KR20010049480A - 반도체 장치, 반도체 장치의 제조 방법 및 시험 방법 - Google Patents

반도체 장치, 반도체 장치의 제조 방법 및 시험 방법 Download PDF

Info

Publication number
KR20010049480A
KR20010049480A KR1020000030396A KR20000030396A KR20010049480A KR 20010049480 A KR20010049480 A KR 20010049480A KR 1020000030396 A KR1020000030396 A KR 1020000030396A KR 20000030396 A KR20000030396 A KR 20000030396A KR 20010049480 A KR20010049480 A KR 20010049480A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor device
mark
alignment mark
semiconductor
Prior art date
Application number
KR1020000030396A
Other languages
English (en)
Other versions
KR100765397B1 (ko
Inventor
마루야마시게유끼
이또야수유끼
혼다데쓰로우
다시로가즈히로
하세야마마꼬또
나가시게겐이찌
요네다요시유끼
마쓰끼히로히사
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010049480A publication Critical patent/KR20010049480A/ko
Application granted granted Critical
Publication of KR100765397B1 publication Critical patent/KR100765397B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/11—Vacuum
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49998—Work holding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 복수의 반도체 소자가 이어진 상태에서 봉지되고, 화상 인식에 의해 위치 결정되어 시험에 제공되는 반도체 장치, 반도체 장치의 시험 제조 방법 및 반도체 장치의 시험 방법에 관한 것이며, 기존의 웨이퍼 프로버에서 인식가능한 얼라인먼트 마크를 용이하게 형성하는 것을 과제로 한다.
반도체 칩(14)의 전극을 소정의 위치에 배치된 전극 패드에 접속하기 위한 재배선층(18)을 반도체 칩(14) 상에 형성한다. 땜납볼(22)이 형성되는 메탈 포스트(16)를 재배선층의 전극 패드 상에 형성한다. 재배선층(18) 상에 메탈 포스트(16)와 소정의 위치 관계로 배치된 얼라인먼트 마크를 제공하는 마크 부재(24)를 형성한다. 마크 부재(24)는 메탈 포스트(16)와 같은 재질로 형성된다.

Description

반도체 장치, 반도체 장치의 제조 방법 및 시험 방법 {SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURING THE SAME AND METHOD OF TESTING THE SAME}
본 발명은 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 시험 방법에 관한 것이며, 특히, 복수의 반도체 소자가 이어진 상태에서 봉지되고, 화상 인식에 의해 위치 결정되어 시험에 제공되는 반도체 장치, 반도체 장치의 시험 제조 방법 및 반도체 장치의 시험 방법에 관한 것이다.
반도체 칩을 패키징하여 형성된 반도체 장치에는 제조 공정 종료 후에, 동작 확인 등의 시험이 행해진다. 시험 공정에서 이러한 반도체 장치를 시험 장치에 탑재할 때, 반도체 장치의 패키지의 외형을 기준으로 하여 위치 정합이 행해진다. 이러한 위치 정합은 핸들링 장치에 의해 행해진다. 즉, 시험에 제공되는 반도체 장치는 핸들링 장치에 의해 시험 장치의 소켓에 조립시에, 패키지의 외형을 기준으로 하여 위치 정합이 행해진다.
근년, 반도체 칩의 소형화가 현저히 진행되고, 반도체 장치의 패키지 사이즈도 단기간에 보다 작은 사이즈로 변경되어 있다. 따라서, 패키지 외형을 기준으로 하여 위치 정합을 행하는 핸들링 장치를 사용하는 경우, 패키지의 외형 치수가 변경될 때마다 핸들링 장치도 개조하지 않으면 안 된다. 또, 반도체 칩의 외형 치수를 그대로 패키지의 치수로 한 반도체 장치가 증가하고 있다. 이러한 반도체 장치의 경우, 한 종류의 반도체 칩마다 핸들링 장치의 변경 지그(jig)를 준비할 필요가 있다. 또, 동일 종류의 반도체 장치에서도, 반도체 칩의 사이즈가 축소될 때마다 핸들링 장치의 변경이 필요하다. 따라서, 핸들링 장치의 변경에 소비되는 비용이 현저히 증대한다.
또, 반도체 칩의 소형화에 따라, 반도체 장치의 전극의 피치도 보다 좁게 되어 있다. 이 때문에, 반도체 장치의 외형을 이용하여 위치 정합을 행하는 방법에서는 필요한 위치 결정 정밀도를 확보할 수 없는 우려가 있다.
이상과 같은 상황으로부터, 단일 반도체 칩을 패키지하는 것이 아니라, 복수의 칩이 이어진 그대로 패키징한 반도체 장치를 형성하여 시험하는 것이 제안되어 있다. 즉, 반도체 칩이 웨이퍼 상에 형성된 상태에서 복수의 반도체 칩이 일체가 된 그대로 웨이퍼로부터 잘라내어 그대로 패키징하여 반도체 장치로 하는 것이다. 이 경우, 반도체 장치의 외형을 어느 정도 표준화할 수 있다.
또, 반도체 장치의 단자와 시험 장치의 소켓(또는 프로브)과의 위치 정합을 외형 기준에 의한 방법에서가 아니라 화상 인식에 의한 방법을 이용하여 행하는 것이 제안되어 있다. 그러나, 1회의 시험 공정으로 시험하는 반도체 장치의 개수가 많을 경우는 화상 인식에 의한 방법은 적합하지 않다. 반도체 메모리 장치 등은 32개에서 64개의 장치가 1회의 시험 공정으로 시험된다. 이러한 수의 반도체 메모리 장치의 각각을 개별적으로 화상 인식법에 의해 위치 정합하는 것은 설비 비용의 면에서 현실적이 아니다. 즉, 핸들링 장치에, 32개에서 64개의 화상 인식 장치와 그것에 대응한 위치 보정 기구를 설치할 필요가 있으므로, 시험 장치가 대형화하고 복잡하게 되기 때문이다.
이러한 경우, 단일 메모리 칩을 반도체 메모리 장치로 한 후에 시험하는 것이 아니라, 복수의 메모리 칩이 정밀도 좋게 일체로 된 상태를 형성하고, 그대로 복수의 메모리 칩을 화상 인식하여 시험을 행하므로, 핸들링 장치에서의 화상 인식 장치 및 위치 보정 기구의 수를 줄일 수 있다.
그러한 예로서, 웨이퍼에 형성된 반도체 칩을 개별적으로 잘라내기 전에 시험하는 것이 고려된다. 웨이퍼 상태에서 수지 봉지된 반도체 장치, 소위 웨이퍼 레벨 패키지된 반도체 장치를 개별 반도체 장치로 잘라내기 전에 시험에 제공하는 것이다. 또는 복수의 반도체 칩을 일체로 잘라낸 것을 시험해도 좋다. 이 경우, 복수의 반도체 칩을 일체적으로 잘라낸 것에 대한 웨이퍼 프로버(prober, 화상 인식 장치)를 준비하여 핸들링 장치에 설치할 필요가 있다. 또, 웨이퍼 프로버가 아니라, 위치 인식 장치를 핸들링 장치에 설치해도 좋다.
단, 종래 사용되고 있는 웨이퍼 프로버를 그대로 사용하여, 웨이퍼 레벨 패키지된 반도체 장치를 웨이퍼 상태 그대로 시험하는 것이 핸들링 장치에 소비되는 비용의 관점에서 가장 합리적인 방법이다.
웨이퍼 상태에서 반도체 칩의 시험을 행하는 소위 베어 웨이퍼 시험에서는 웨이퍼 프로버가 사용된다. 웨이퍼 레벨 패키지된 반도체 칩을 종래의 웨이퍼 프로버로 화상 인식하는데는 이하에 기재한 A)~D)와 같은 문제가 있다. 여기서, 웨이퍼 레벨 패키지된 반도체 칩으로서, 웨이퍼 상태에서 형성된 소위 칩 사이즈 패키지(CSP)를 사용한 경우에 대한 문제점에 대하여 기술한다.
A) 프로버의 인식 장치에서는 CSP의 위치 인식이 어렵다.
A-1) 반도체 장치의 단자를 직접 인식하는 것은 어렵다.
a) CSP에 설치된 단자는 반도체 칩 상에 형성되는 전극 패드보다 크기 때문에, 통상의 프로버의 인식 시야에서 벗어나 인식은 곤란하다.
b) CSP에 설치된 단자 중 대표적인 땜납볼(solder ball)과 같이 구형의 외형을 갖는 단자는 특히 인식이 어렵다. 즉, 그러한 구형 단자는 평면 부분을 가지고 있지 않기 때문에, 초점을 맞추기 어렵다.
c) 개개의 단자의 높이의 차이가 크므로(50μm정도), 얼라인먼트의 기준으로서 적합하지 않다.
A-2) 단자 이외에 위치 인식용의 마크가 되는 것이 없다.
CSP의 표면에는 단자와의 위치 관계가 알려진 마크가 존재하지 않는다.
A-3) CSP의 표면에 위치 인식용의 마크를 설치하기에는 마크의 위치 정밀도 및 마크 부착 비용의 점에서 제약이 있다.
CSP의 표면에 위치 인식용 마크를 붙이는 수단으로서, 스탬프로 마크를 붙이는 방법이 고려되지만, 표면에 배치된 전극에 대한 위치를 정밀도 좋게 유지하면서 마크를 스탬프하는 것은 어렵다. 또, 스탬프 공정이 추가되므로, 제조 비용이 증대된다.
A-4) 큰 단자를 인식할 수 있도록 프로버의 인식 시야를 넓히는 것은 비용이 증가한다.
이하에 종래의 웨이퍼 프로버에 의한 마크 인식 방법에 대하여 설명한다.
현재 사용되어 있는 프로버에 설치되어 있는 얼라인먼트 마크 인식 장치의 최대 시야는 약200μm~300μm이다. 일반적으로는 인식 시야는 1변이 200μm정도의 정방형으로 되어 있다. 인식되는 마크의 크기가 인식 시야의 1/2이하이면, 양호한 인식율을 얻을 수 있다. 즉, 마크의 특징부가 되는 단면(에지)을 시야의 중심으로 가져 온 경우에도, 마크 전체가 인식 시야에 들어가면, 높은 인식율을 얻을 수 있다.
종래의 웨이퍼 프로버는 반도체 칩 상의 전극 패드를 인식하는 것을 상정하고 있다. 전극 패드는 한 변이 약 100μm정도의 정방형이 일반적이다. 따라서, 종래의 웨이퍼 프로버에 설치된 인식 장치의 인식 시야는 한 변이 200μm정도의 정방형으로 충분했다.
인식 방법으로서는 패턴 매칭법이 사용된다. 일반적으로 한 변이 200μm인 정방형의 인식 시야는 한 변이 50μm인 16개의 정방형 영역으로 분할되며, 각 영역마다 기본 패턴과의 비교 조회가 행해진다.
마크의 형상에 불균형이 없으면, 원형을 포함하는 임의의 형상의 마크를 사용할 수 있다.
그러나, 마크의 형상에 불균형이 있는 경우, 예를 들면 마크의 어딘가에 결함이 있는 경우, 원형 같은 마크는 다른 형상으로 오인식되기 쉽다. 즉, 원형은 전체가 한결같은 변화를 나타내기 때문에, 그 특징을 잡기 어렵고, 결함 등의 불완전한 곳이 있으면 다른 형상으로 인식될 가능성이 크다. 한편, 직선 성분으로 구성된 형은 부분적으로 결함이 있어도, 전체적으로 보면 직선으로 인식하기 쉽기 때문에 인식율은 높게 된다. 또, 각부(에지)가 있는 형상은 각부가 변극점으로 되는 인식이 용이하게 된다.
B) CSP용의 프로브 카드에 설치되어 있는 촉침(프로브)은 기존의 프로버로는 인식할 수 없다. (여기서, 프로브 카드란, 시험되는 CSP의 전극 단자에 접촉하도록 촉침이 배치된 카드형의 부재이다. 프로브 카드는 시험되는 CSP마다 교환된다.)
이유는 상기 A)와 같으며, 프로버에 설치되어 있는 프로브 인식 장치의 시야에 대하여, CSP용의 프로브 카드에 설치되어 있는 프로버의 선단이 너무 커진다. 종래의 프로브 카드에 설치되어 있는 프로버의 선단의 직경은 통상 100μm이하이다. 한편, CSP의 단자(땜납볼)의 직경은 약 400μm이며, 프로브 인식 장치의 시야에 들어오지 않는다.
C) CSP가 형성된 웨이퍼는 종래의 반도체 칩이 형성된 웨이퍼에 비해 흡인 고정이 어렵다. 수지 몰드형의 CSP의 경우, 봉지 수지의 열팽창 계수는 웨이퍼 본체(Si)의 열팽창 계수보다 크다. 이 때문에, 고온에서 몰드된 후, 웨이퍼가 상온으로 돌아오면, 봉지 수지 쪽이 웨이퍼 본체보다 수축량이 커서, 웨이퍼 본체측에 볼록하게 된 뒤틀림이 발생된다. 웨이퍼 본체의 두께가 작은 경우는 특히 뒤틀림이 크게 되어, 웨이퍼를 진공 척 테이블에 흡인 고정할 수 없다.
D) 웨이퍼 상태에서 봉지 수지에 버(burr)가 발생하는 경우, 핸들링 장치에서 핸들링 중에 버가 떨어져, 핸들링 장치 내에 버가 축적될 우려가 있다.
본 발명은 상술의 문제점을 고려하여 된 것이며, 웨이퍼 레벨 패키지의 제조 공정을 변경하지 않고 기존의 웨이퍼 프로버로 인식가능한 얼라인먼트 마크가 설치된 반도체 장치를 제공하는 것을 목적으로 한다. 또, 본 발명은 웨이퍼 상태에서 반도체 장치를 시험할 때에 바람직한 위치 인식의 기준을 설정하는 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시 형태에 의한 반도체 장치의 평면도.
도 2는 본 발명의 제1 실시 형태에 의한 반도체 장치의 측면도.
도 3은 얼라인먼트 마크의 윤곽에 결함 또는 일그러짐이 있는 경우의 인식예를 나타내는 도.
도 4는 얼라인먼트 마크의 윤곽에 결함 또는 일그러짐이 있는 경우의 다른 인식예를 나타내는 도.
도 5는 정방형의 윤곽을 갖는 얼라인먼트 마크의 인식예를 나타내는 도.
도 6은 인식 시야에 비하여 큰 사이즈의 얼라인먼트 마크의 인식예를 나타내는 도.
도 7은 인식 시야에 비하여 작은 사이즈의 얼라인먼트 마크의 인식예를 나타내는 도.
도 8은 얼라인먼트 마크가 인식 시야에서 어긋난 경우에 오인식하는 예를 나타내는 도.
도 9는 인식 시야의 75%의 사이즈의 얼라인먼트 마크를 나타내는 도.
도 10은 인식 시야의 1/4이하의 사이즈의 얼라인먼트 마크를 나타내는 도.
도 11은 본 발명의 제2 실시 형태에 의한 반도체 장치의 평면도.
도 12는 본 발명의 제2 실시 형태에 의한 반도체 장치의 입면도.
도 13은 본 발명의 제2 실시 형태에 의한 반도체 장치의 변형예의 평면도.
도 14는 본 발명의 제3 실시 형태에 의한 웨이퍼 상태의 반도체 장치의 평면도.
도 15는 본 발명의 제4 실시 형태에 의한 웨이퍼 상태의 반도체 장치를 나타내는 도.
도 16은 외주부를 남기고 웨이퍼를 수지 봉지하기 위한 몰드형을 나타내는 도.
도 17은 외주부를 남기고 수지 봉지된 웨이퍼를 나타내는 도.
도 18은 외주부에 웨이퍼가 노출한 웨이퍼 상태의 반도체 장치의 측면도.
도 19는 외주부의 일부를 남기고 수지 봉지된 웨이퍼 상태의 반도체 장치를 나타내는 도.
도 20은 스크라이브 라인에 따라 홈을 형성한 웨이퍼 상태의 반도체 장치를 나타내는 도.
도 21은 수개 걸러 스크라이브 라인에 따라 홈을 형성한 웨이퍼 상태의 반도체 장치를 나타내는 도.
도 22는 반도체 장치 시험 장치의 프로브 카드의 일례를 나타내는 도.
도 23은 프로브 카드에 설치된 프로브의 단면도.
도 24는 반도체 장치 시험 장치의 프로브 카드의 일례를 나타내는 도.
도 25는 더미 프로브와 마크 부재의 위치가 일치하도록 구성된 예를 나타내는 도.
도 26은 더미 프로브와 전극 패드를 결선한 예를 나타내는 도.
도 27은 더미 프로브를 2개 설치한 예를 나타내는 도.
도 28은 더미 프로브를 2개 설치하여 서로 결선한 예를 나타내는 도.
도 29는 웨이퍼 맵 기점을 설치한 웨이퍼 상태의 반도체 장치의 평면도.
도 30은 반도체 시험 장치의 진공 척 테이블의 일례를 나타내는 도.
도 31은 진공 척 테이블의 다른 예를 나타내는 도.
도 32는 진공 척 테이블의 다른 예를 나타내는 도.
도 33는 불량으로 된 반도체 장치에 땜납볼을 형성하지 않은 웨이퍼 상태의 반도체 장치의 일부의 측면도.
도 34는 불량으로 된 반도체 장치의 땜납볼을 눌러 깬 웨이퍼 상태의 반도체 장치의 일부의 측면도.
도 35는 불량으로 된 반도체 장치의 땜납볼을 피복한 웨이퍼 상태의 반도체 장치의 일부의 측면도.
부호의 설명
10, 30 반도체 장치
12 웨이퍼
14,62 반도체 칩
16,38,52 재배선층
18 메탈 포스트
20,54,64 봉지 수지
22,38,56 땜납볼
24,40 마크 부재
36 전극 패드
50 마크 부재
60 웨이퍼
66 홈
70 프로브 카드
72 프로브
74 코일 스프링
76 더미 프로브
78 웨이퍼 맵 기점
80,86,90 진공 척 테이블
82 흡인 홈
92 테이블 본체
92a 홈
94 세공판
94a 관통공
상술의 목적을 달성하기 위하여, 청구항 1에 기재한 발명에 의한 반도체 장치는
복수의 전극을 갖는 반도체 소자와,
상기 반도체 소자의 전극을 소정의 위치에 배치된 전극 패드에 접속하기 위한 재배선층과,
상기 전극 패드 상에 형성되어, 외부 접속용 단자가 설치된 메탈 포스트와,
상기 메탈 포스트와 소정의 위치 관계로 배치된 얼라인먼트 마크를 제공하는 마크 부재로 되며, 상기 마크 부재는 상기 메탈 포스트와 같은 재질로 형성된 구성으로 한다.
청구항 2에 기재한 발명에 의한 반도체 장치는
복수의 전극을 갖는 반도체 소자와,
상기 반도체 소자의 전극을 소정의 위치에 배치된 전극 패드에 접속하기 위한 재배선층과,
상기 전극 패드와 소정의 위치 관계로 배치된 얼라인먼트 마크를 제공하는 마크 부재로 되며,
상기 마크 부재는 상기 전극 패드와 같은 재질로 형성된 구성으로 한다.
청구항 3에 기재한 발명에 의한 반도체 장치는 청구항 1 또는 2에 기재한 반도체 장치이며, 상기 얼라인먼트 마크는 원형 이외의 형상인 구성으로 한다.
청구항 4에 기재한 발명에 의한 반도체 장치는 청구항 1에 기재한 반도체 장치이며, 상기 얼라인먼트 마크의 폭은 상기 메탈 포스트의 높이보다 큰 구성으로 한다.
청구항 5에 기재한 발명에 의한 반도체 장치의 시험 방법은
웨이퍼 상태의 반도체 장치에 재배선층을 설치하고, 상기 재배선층 상에 메탈 포스트를 형성함과 함께, 상기 메탈 포스트에 대하여 소정의 위치에 얼라인먼트 마크를 제공하는 마크 부재를 상기 재배선층 상에 형성하여, 상기 얼라인먼트 마크를 인식함으로써 웨이퍼 상태의 상기 반도체 장치의 전극 위치를 인식하면서 상기 반도체 장치의 시험을 행하는 구성으로 한다.
청구항 6에 기재한 발명에 의한 반도체 장치의 시험 방법은 청구항 5에 기재한 반도체 장치의 시험 방법이며, 상기 마크 부재를 웨이퍼의 외주부에서의 상기 재배선층 상에 적어도 2개 형성하는 구성으로 한다.
청구항 7에 기재한 발명에 의한 반도체 장치의 제조 방법은
웨이퍼 상태에서의 반도체 장치에 재배선층을 설치하고, 웨이퍼의 외주부에서 반도체 장치가 형성되지 않은 부분을 남기고 수지 봉지하는 구성으로 한다.
청구항 8에 기재한 발명에 의한 반도체 장치의 제조 방법은 청구항 7에 기재한 반도체 장치의 제조 방법이며, 수지 봉지되어 있지 않은 부분에 위치 인식용 얼라인먼트 마크를 형성하는 구성으로 한다.
청구항 9에 기재한 발명에 의한 반도체 장치의 제조 방법은
웨이퍼 상태에서의 반도체 장치에 재배선층을 설치하고, 상기 재배선층 상에 웨이퍼를 수지 봉지하는 수지층을 형성하고, 상기 수지층을 관통하여 웨이퍼까지 도달하는 깊이의 홈을 스크라이브 라인에 따라 형성하고, 상기 홈의 내부에 노출한 웨이퍼를 기준 위치로서 인식하면서 웨이퍼 상태의 반도체 장치의 시험을 행하고, 시험 종료 후에 상기 홈에 따라 개개의 반도체 장치로 분리하는 구성으로 한다.
청구항 10에 기재한 발명에 의한 반도체 장치의 시험 방법은 청구항 9에 기재한 반도체 장치의 시험 방법이며, 모든 스크라이브 라인 중 소정의 위치에 있는 스크라이브 라인에만 따라 상기 홈을 형성하는 구성으로 한다.
청구항 11에 기재한 발명에 의한 웨이퍼의 흡인 고정 방법은 반도체 소자용 웨이퍼를 진공 척 테이블에 흡인 고정하는 방법이며,
웨이퍼의 뒤틀림이 가장 작은 부분을 최초로 흡인하고, 이 흡인한 부분에 인접한 부분을 다음에 흡인하고, 순차 부분적으로 흡인하여 감에 의해 웨이퍼의 전체를 흡인 고정하는 구성으로 한다.
청구항 12에 기재한 발명에 의한 웨이퍼의 흡인 고정 장치는 반도체 소자용 웨이퍼의 흡인 고정 장치이며,
복수의 흡인 홈을 갖는 진공 척 테이블과,
상기 복수의 흡인 홈을 복수의 군으로 분할하고, 복수의 군의 각각에 대하여 독립적으로 설치된 흡인 통로
를 가지며,
상기 흡인 통로의 각각에 다른 타이밍으로 흡인력을 도입하도록 구성한다.
상기의 각 수단은 다음과 같이 작용한다.
청구항 1에 기재한 발명에 의하면, 얼라인먼트 마크를 제공하는 마크 부재와 외부 접속 단자가 설치된 메탈 포스트가 소정의 위치 관계로 배치되기 때문에, 얼라인먼트 마크와 외부 접속용 단자도 소정의 위치 관계가 된다. 따라서, 얼라인먼트 마크의 위치를 화상 인식함으로써, 외부 접속용 단자의 위치를 판단할 수 있다. 마크 부재는 메탈 포스트와 같은 재질로 형성된다. 즉, 마크 부재는 메탈 포스트와 같은 방법에 의해 같은 공정에서 형성된다. 이것에 의해 얼라인먼트 마크를 설치하기 위한 공정을 별도로 설치할 필요가 없어져, 제조 공정이 간략화된다. 또, 마크 부재와 메탈 포스트가 같은 공정에 형성되기 때문에, 마크 부재와 메탈 포스트를 정밀도가 높은 위치 관계로 배치할 수 있다.
또, 마크 부재는 메탈 포스트와는 다른 형상으로 형성할 수 있으므로, 기존의 시험 장치의 인식 장치에 의해 얼라인먼트 마크를 인식하는데 바람직한 형상을 마크 부재의 형상으로서 선정할 수 있다. 또, 마크 부재의 형상은 용이하게 인식가능한 것에 더하여, 봉지 수지의 흐름을 저해하지 않도록 형상을 선정할 수 있으며, 수지 봉지에 악영향을 미치지 않고 마크 부재를 형성할 수 있다.
또한, 마크 부재가 메탈 포스트와 같은 재질로 형성되어 있으므로, 반도체 장치의 시험 공정에서 마크 부재를 전극으로서 이용하는 것이 가능해진다. 이것에 의해, 마크 부재는 얼라인먼트 마크를 제공할 뿐만 아니라, 반도체 장치의 시험에서 다른 기능도 제공할 수 있다.
청구항 2에 기재한 발명에 의하면, 얼라인먼트 마크를 제공하는 마크 부재와 전극 패드가 소정의 위치 관계로 배치되기 때문에, 얼라인먼트 마크와 전극 패드도 소정의 위치 관계로 된다. 따라서, 얼라인먼트 마크의 위치를 화상 인식함으로써, 전극 패드의 위치를 판단할 수 있다. 마크 부재는 전극 패드와 같은 재질로 형성된다. 즉, 마크 부재는 전극 패드와 같은 방법에 의해 같은 공정에서 형성된다. 이것에 의해 얼라인먼트 마크를 설치하기 위한 공정을 별도로 설치할 필요가 없어져, 제조 공정이 간략화된다. 또, 마크 부재와 전극 패드가 같은 공정에 형성되기 때문에, 마크 부재와 전극 패드를 정밀도가 높은 위치 관계로 배치할 수 있다.
또, 마크 부재는 전극 패드와는 다른 형상으로 형성할 수 있으므로, 기존의 시험 장치의 인식 장치에 의해 얼라인먼트 마크를 인식하기에 바람직한 형상을 마크 부재의 형상으로서 선정할 수 있다.
또한, 마크 부재가 전극 패드와 같은 재질로 형성됨으로써, 반도체 장치의 시험 공정에서 마크 부재를 전극으로서 이용하는 것이 가능해진다. 이것에 의해, 마크 부재는 얼라인먼트 마크를 제공할 뿐만 아니라, 반도체 장치의 시험에서 다른 기능도 제공할 수 있다.
청구항 3에 기재한 발명에 의하면, 얼라인먼트 마크를 원형 이외의 형상으로 함으로써, 얼라인먼트 마크의 윤곽에 급격한 변화를 가지게 할 수 있다. 이것에 의해, 얼라인먼트 마크의 인식율을 향상할 수 있다.
청구항 4에 기재한 발명에 의하면, 얼라인먼트 마크의 폭은 메탈 포스트의 높이보다 큰 구성으로 된다. 얼라인먼트 마크의 폭은 마크 부재의 폭에 상당하며, 메탈 포스트의 높이는 마크 부재의 높이에 상당한다. 따라서, 마크 부재의 종횡비(폭/높이)가 1이상이 되어, 예를 들면 마크 부재를 도금법에 의해 형성하는 경우에, 마크 부재를 용이하게 형성할 수 있다.
청구항 5에 기재한 발명에 의하면, 웨이퍼 상태에서 반도체 장치를 제조하는 공정에서 얼라인먼트 마크를 제공하는 마크 부재가 형성된다. 이 때문에, 웨이퍼 상태 그대로의 복수의 반도체 장치를 한 번에 시험할 수 있으며, 반도체 장치를 시험 장치에 탑재하는 공정이 간략화된다.
청구항 6에 기재한 발명에 의하면, 마크 부재를 웨이퍼의 외주부에서의 재배선층 상에 적어도 2개 형성함으로써, 웨이퍼 상에 형성되어 있는 반도체 장치 내에 마크 부재를 형성하지 않고 얼라인먼트 마크를 제공할 수 있다. 1개의 웨이퍼 상에 형성된 반도체 장치는 정밀도가 높은 위치 관계를 유지하고 있으므로, 마크 부재는 적어도 2개 있으면 각 반도체 장치의 위치 결정으로서 충분하다.
청구항 7에 기재한 발명에 의하면, 웨이퍼 상태에서의 반도체 장치에 재배선층을 설치하고, 웨이퍼의 외주부의 반도체 장치가 형성되지 않는 부분을 남기고 수지 봉지하기 때문에, 수지층과 재배선층과의 경계가 웨이퍼의 외주 측면이 아니라, 재배선층의 표면이 된다. 따라서, 금형에 의한 수지 봉지시에 금형의 맞춤선(parting line)에 발생하는 수지 버가 웨이퍼의 측면에 발생하지 않는다. 이 때문에, 웨이퍼 상태에서의 반도체 장치의 시험에서, 수지 버의 영향없이 웨이퍼를 핸들링할 수 있다. 또, 수지가 시험 장치 내에서 웨이퍼로부터 낙하하여 시험 장치 내에 퇴적하는 것을 방지할 수 있다.
청구항 8에 기재한 발명에 의하면, 수지 봉지되지 않는 부분에 위치 인식용 얼라인먼트 마크를 형성함으로써, 얼라인먼트 마크를 봉지 수지면에 형성하는 것보다, 인식 판별하기 쉬운 마크를 형성할 수 있다. 즉, 수지 봉지하지 않은 웨이퍼면 또는 재배선층 면에 얼라인먼트 마크를 형성하는 경우는 마크 부재의 두께를 작게 할 수 있으며, 또, 봉지 수지의 유동성을 고려할 필요가 없기 때문에, 얼라인먼트 마크의 형상을 자유롭게 선택할 수 있다.
청구항 9에 기재한 발명에 의하면, 스크라이브 라인에 따라 홈을 붙임으로써 홈의 바닥부에 노출한 웨이퍼를 얼라인먼트 마크 대신에 화상 인식하여 위치 결정의 기준으로 할 수 있다. 일반적으로 봉지 수지는 흑색이며, 웨이퍼는 백색 내지 은색이므로, 봉지 수지면에 붙여진 홈의 위치를 용이하게 화상 인식할 수 있다. 스크라이브 라인은 반도체 장치의 전극과 정밀도가 높은 위치 관계를 가지고 있으므로, 홈의 위치를 기준으로 하여 전극의 위치를 판단할 수 있다.
또, 스크라이브 라인에 따라 봉지 수지에 홈을 붙임으로써, 봉지 수지가 다수의 작은 영역으로 분할되어, 봉지 수지와 웨이퍼의 열팽창율의 차이에 기인한 웨이퍼의 뒤틀림을 억제할 수 있으며, 웨이퍼의 취급이 용이하게 된다.
홈은 다이싱 소오에 의해 형성할 수 있으며, 스크라이브 라인에 따라 형성되므로, 반도체의 시험이 종료된 후에, 홈에 따라 웨이퍼를 완전히 절단하므로 반도체 장치를 개별적으로 분리할 수 있다.
청구항 10에 기재한 발명에 의하면, 모든 스크라이브 라인에 대하여 홈을 형성하지 않고, 웨이퍼의 뒤틀림을 억제하는데 충분한 정도의 수의 홈을 형성함으로써, 홈을 형성하는 공정을 단축할 수 있다.
청구항 11에 기재한 발명에 의하면, 웨이퍼의 뒤틀림이 적은 부분에서 순차 흡인 고정하므로써, 큰 뒤틀림을 갖는 웨이퍼에서도 확실히 흡인 고정할 수 있다.
청구항 12에 기재한 발명에 의하면, 흡인 통로의 각각에 다른 타이밍으로 흡인력을 도입하기 때문에, 진공 척 테이블 상의 웨이퍼의 부분에서, 뒤틀림이 가장 작은 부분으로부터 흡인 고정을 개시하고, 인접한 부분을 순차 흡인 고정함으로써, 큰 뒤틀림을 갖는 웨이퍼에서도 확실히 흡인 고정할 수 있다.
실시 형태
이하, 도면을 참조하여 본 발명에서의 실시 형태를 상세히 설명한다.
도 1은 본 발명의 제1 실시 형태에 의한 반도체 장치의 평면도이며, 도 2는 본 발명의 제 1 실시형태에 의한 반도체 장치의 단면도이다.
본 발명의 제1 실시 형태에 의한 반도체 장치(10)는 실리콘 웨이퍼(12)를 사용하여 형성하고, 복수의 반도체 장치(10)가 1개의 웨이퍼(12)에 형성된다. 또한, 도 1 및 도 2에는 반도체 장치(10)를 웨이퍼(12)로부터 개개로 잘라내기 전의 상태, 즉 웨이퍼 상태에서의 반도체 장치(10)를 나타낸다. 반도체 장치(10)는 도 2에 나타낸 바와 같이, 소위 칩 사이즈 패키지(CSP)로서 형성되어 있다. 즉, 반도체 장치(10)는 반도체 칩(14)상에 재배선층(16)이 형성되며, 재배선층(16)상에 메탈 포스트(구리 포스트)(18)가 형성되며, 메탈 포스트(18)가 봉지 수지(20)에 의해 봉지된 것이다. 메탈 포스트(18)의 정상면에는 돌기 전극으로서의 땜납볼(22)이 형성된다.
상술의 구성에서, 반도체 칩(14)의 전극은 재배선층(18)에 형성된 도체 패턴(도시하지 않음)에 의해, 마찬가지로 재배선층에 형성된 랜드(도시하지 않음)에 접속되어 있다. 메탈 포스트(16)는 이 랜드 상에, 무전해 도금법 등에 의해 금속을 퇴적함으로써 형성된다. 메탈 포스트(16)가 형성된 후, 봉지 수지(20)에 의해 메탈 포스트(16)를 봉지한다. 그 후, 메탈 포스트(16)의 단면에 땜납볼(22)을 형성한다.
본 발명의 제1 실시 형태에 의한 반도체 장치(10)에서는 상술한 메탈 포스트(16)를 형성하는 단계에서, 얼라인먼트 마크를 제공하는 마크 부재(24)를 재배선층(18)상에 형성한다. 마크 부재(24)는 메탈 포스트(16)의 형성 공정에서 동시에 형성된다. 따라서, 마크 부재(24)와 메탈 포스트(16)는 같은 재료로 형성된다.
마크 부재 상에는 땜납볼(22)이 형성되지 않으므로, 마크 부재(24)의 정상면은 반도체 장치(10)의 표면에 노출한다. 이 마크 부재(24)의 정상면이 얼라인먼트 마크에 상당하는 것이며, 후 공정의 시험 공정에서 반도체 장치(10)의 위치 정합에 사용된다.
상술한 바와 같이, 마크 부재(24)는 반도체 장치 제조 프로세스 기술에 의해 메탈 포스트(16)와 같은 공정으로 형성되기 때문에, 마크 부재(24)는 메탈 포스트(16)에 대하여 고 정밀도로 배치할 수 있다. 따라서, 마크 부재(24)에 의해 제공되는 얼라인먼트 마크는 메탈 포스트(16)상에 형성되는 땜납볼(22)에 대하여 고 정밀도로 배치된다. 그러므로, 시험 공정에서 얼라인먼트 마크를 화상 인식함으로써, 땜납볼(22)의 위치를 정확히 구할 수 있다.
다음에, 마크 부재(24)의 형상에 대하여 설명한다. 얼라인먼트 마크는 반도체 장치(10)가 웨이퍼 상태로 완성한 후에 행해지는 시험에서 사용된다. 이 시험은 반도체 장치(10)의 전극(땜납볼(22))에 촉침(프로브)을 접촉하여 행해지므로, 시험 장치에서 반도체 장치(10)를 정확히 위치 결정할 필요가 있다. 이 때문에, 시험 장치에는 위치 인식 카메라가 설치되어 있으며, 얼라인먼트 마크를 위치 인식 카메라로 인식하여 그 위치를 확인하고, 얼라인먼트 마크의 위치에서 반도체 장치(10)의 전극의 위치를 산출한다. 그리고, 구한 전극의 위치와 촉침(프로브)의 위치가 일치하도록 반도체 장치(10)를 이동한다.
도 3 및 도 4는 마크 부재의 수평 단면 형상을 원형으로 하고, 얼라인먼트 마크를 원형으로 한 경우의 화상 인식예를 나타낸다. 도 3a는 실제의 얼라인먼트 마크의 일례의 윤곽을 나타내며, 도 3b는 도 3a의 화상을 위치 인식 카메라로 화상 인식한 결과를 나타내는 도이다. 도 3a에 나타낸 바와 같이, 얼라인먼트 마크의 윤곽은 마크 부재(24)의 제조상의 요인에 의해 결함이나 일그러짐을 가지고 있다. 이러한 얼라인먼트 마크를 화상 인식하면, 도 3b에 나타낸 바와 같은 다각형으로서 인식된다.
또, 도 4a는 실제의 얼라인먼트 마크의 다른 일례의 윤곽을 나타내며, 도 4b는 도 4a의 화상을 위치 인식 카메라로 화상 인식한 결과를 나타내는 도이다. 여기서, 도 3a에 나타낸 얼라인먼트 마크의 화상 인식 결과, 즉 도 3b에 나타낸 형상과, 도 4a에 나타낸 얼라인먼트 마크의 화상 인식 결과, 즉 도 4b에 나타낸 형상과는 다른 것을 알 수 있다.
본래는 도 3a에 나타낸 얼라인먼트 마크와 도 4a에 나타낸 얼라인먼트 마크는 같은 원형으로서 인식되어야 하지만, 도 3b에서의 인식 결과와 도 4b에 나타낸 인식 결과는 다르다. 즉, 원형은 곡율이 일정하여, 형상에 현저한 변화가 없기 때문에, 윤곽의 사행이나 결함이 원형의 곡율보다 매우 크면, 이것이 최대의 특징으로서 취해진다. 따라서, 윤곽의 사행이나 결함이 다른 위치에 발생하면, 다른 형상으로서 인식된다.
한편, 직선 성분을 갖는 다각형의 얼라인먼트 마크는 오인식의 가능성이 낮다. 도 5는 다각형의 일례로서 정방형의 얼라인먼트 마크를 인식하는 경우의 인식예를 나타낸다. 도 5a 및 도 5b는 다른 결함이나 일그러짐을 갖는 정방형의 얼라인먼트 마크를 나타내며, 도 5c는 그 인식 결과를 나타낸다.
정방형의 변과 같은 직선 부분은 사행이 있어도 사행의 전후로부터 판단하여 전체로서 직선으로 인식할 수 있다. 이 때문에, 사행의 위치나 정도가 차이가 나도, 정방형과 같은 다각형은 그대로 정방형으로 인식하는 확률이 높다. 즉, 정방형을 다른 형상으로 오인식할 가능성은 낮다. 또, 도형의 최대의 특징은 그 변화점 혹은 변곡점이며, 다각형의 각부(코너)가 최대의 특징부이다. 따라서, 코너의 각도가 예각일수록, 코너 이상의 특징이 있는 사행이나 결함이 있을 가능성이 적게 되어, 도형의 인식율은 높게 된다.
또, 도 6a에 나타낸 바와 같이 인식 시야의 크기에 대하여 큰 원형의 마크인 경우, 곡율이 크기 때문에 윤곽의 변화율이 적다. 따라서, 사행이나 결함이 있는 경우, 도 6b에 나타낸 바와 같이 용이하게 마크를 다른 형상으로서 오인식한다. 또, 인식 시야에 마크 전체가 들어가지 않는 경우, 마크의 전체로서의 형상을 인식할 수 없고, 완전히 다른 도형으로 오인식한다.
한편, 도 7a에 나타낸 바와 같이 원형의 마크이어도, 인식 시야의 크기에 대하여 충분히 작으면, 도 7b에 나타낸 바와 같이 마크는 옳은 형상으로서 인식되고, 위치도 판단할 수 있다.
또, 직선 성분을 갖는 마크이어도, 인식 시야의 사이즈보다 큰 마크는 위치 차이에 의해 오인식되는 일이 있다. 즉, 도 8a에 나타낸 정방형의 마크와, 도 8b에 나타낸 정방형의 마크는 도 8c에 나타낸 바와 같이 인식되어, 같은 마크인 것으로 인식되는 경우가 있다. 이 경우, 정방형의 마크의 2변에 기초하여 마크의 형상을 인식하고 있지만, 정방형이면 4변의 특징에 기초하여 인식하는 편이 보다 정확히 인식할 수 있다. 마크의 외형의 전체를 인식하는데는 마크의 크기를 도 9에 나타낸 바와 같이 시야의 3/4정도로 하는 것이 바람직하다. 이와 같이 함으로써, 인식 시야와 마크의 위치 차이가 있어도 어느 정도 위치 차이이면 마크 전체가 인식 시야 내에 들어가기 때문이다.
이상의 이유에 의해, 도 10a에 나타낸 바와 같이, 인식 시야의 1/4보다 작고, 정방형과 같은 직선 성분을 갖는 형상의 마크가 가장 바람직하다고 할 수 있다.
도 1 및 도 2에 나타낸 본 발명의 제1 실시 형태에 의한 반도체 장치(10)에서는 마크 부재(24)는 메탈 포스트(16)와 같은 높이에 형성된다. 즉, 마크 부재의 높이는 반도체 장치(10)의 봉지 수지(20)의 두께보다 크지 않으면 안 된다. 마크 부재(24)는 메탈 포스트와 같이 도금에 의해 형성되므로, 어느 정도의 높이를 확보하기 위해서는 저면의 면적을 크게 하지 않으면 안 된다. 즉 마크 부재(24)의 종단면의 종횡비(폭/높이)는 바람직하게는 1이상, 보다 바람직하게는 2정도이다.
기존의 프로버의 인식 카메라의 시야의 형상은 최대에서도 1변이 약 200μm의 정방형을 채용하고 있다. 따라서, 반도체 장치(10)의 봉지 수지(20)의 두께를 100μm로 하면 마크 부재(24)의 수평 단면인 정방형의 1변의 길이는 종횡비를 고려하면 100μm~150μm정도가 바람직하다. 또, 봉지 수지(20)의 성형시의 유동성을 고려하여, 마크 부재(24)의 정방형의 각부에 작은 환을 붙이는 것이 바람직하다.
상술한 바와 같이, 마크 부재(24)의 수평 단면의 크기는 마크 부재(24)의 높이에 의존한다. 그러므로, 봉지 수지(20)의 두께가 얇으면, 마크 부재의 높이도 대응하여 얇게 할 수 있으며, 이것에 의해 마크 부재(24)의 수평 단면을 보다 작게, 예를 들면 1변이 50μm의 정방형으로 할 수 있다. 이 경우, 프로버의 인식 시야에 대하여 얼라인먼트 마크가 작게 되므로, 얼라인먼트 마크의 인식율을 향상할 수 있다.
다음에, 본 발명의 제2 실시 형태에 대하여 도 11 및 도 12를 참조하면서 설명한다. 도 11은 본 발명의 제2 실시 형태에 의한 반도체 장치(30)의 평면도(s)이다. 도 12는 본 발명의 제2 실시 형태에 의한 반도체 장치(30)의 측면도이다. 또한, 도 11 및 도 12는 반도체 장치(30)가 웨이퍼에 의해 형성되어 잘라내기 전의 상태를 나타낸다.
반도체 장치(30)는 웨이퍼에 형성된 반도체 칩(32)과, 반도체 칩(32)상에 형성된 재배선층(34)과, 재배선층(34)에 형성된 전극 패드(36)와, 전극 패드(36)상에 형성된 돌기 전극으로서의 땜납볼(38)로 된다. 재배선층(34)은 반도체 칩(32)의 전극을 반도체 칩(32)상의 소정의 위치에 배치하여 바로잡기 위하여 형성되는 것이다.
반도체 장치(30)는 수지 봉지를 행하지 않은 타입의 것이며, 본 발명의 제1 실시 형태에 의한 반도체 장치(10)와 같은 메탈 포스트는 형성되지 않는다. 따라서, 얼라인먼트 마크를 제공하는 마크 부재(40)는 재배선층(34)상에 형성된다. 마크 부재(40)는 재배선층(34)상에 형성된 땜납볼(38)용의 전극 패드(36)와 같은 공정으로 같은 방법에 의해 형성된다. 본 실시 형태에서, 전극 패드(36)는 폴리이미드 절연층 위에 구리 도금에 의해 형성되므로, 마크 부재(40)도 구리 도금에 의해 10μm정도의 두께로 형성된다. 따라서, 마크 부재(40)의 형상은 두께8(높이)에 의존하지 않고, 1변이 100μm이하인 정방형으로서 형성하는 것도 가능하다.
또, 수지 봉지하지 않기 때문에, 수지의 유동성을 고려할 필요가 없고, 얼라인먼트 마크의 형상은 비교적 자유롭게 선정할 수 있다. 도 13은 마크 부재(40)의 형상을 십자형으로 한 예를 나타낸다. 얼라인먼트 마크의 형상을 십자형으로 함으로써, 형상의 특징을 정방형보다 명확하게 인식할 수 있어서, 얼라인먼트 마크의 인식율을 보다 높일 수 있다.
또한, 본 실시 형태에 의한 반도체 장치(30)는 수지 봉지되지 않는 것이지만, 재배선층 및 전극 패드의 제조 방법으로서는 상술의 제1 실시 형태에 의한 반도체 장치(10)와 같다. 즉, 반도체 장치(10)는 반도체 장치(30)의 패드 전극(36)상에 메탈 포스트를 도금법에 의해 형성하고, 마크 부재를 도금 방법에 의해 형성한 것이다. 따라서, 반도체 장치(30)는 메탈 포스트를 형성하기 전의 반도체 장치(10)와 같은 제조 방법으로 형성되어 있으며, 반도체 장치(30)는 반도체 장치(10)의 제조 공정 도중의 상태와 같다. 그러므로, 반도체 장치(10)를 제조 공정 도중의 단계에서 시험에 제공하는 것도 가능하다.
다음에, 본 발명의 제3 실시 형태에 대하여 도 14를 참조하면서 설명한다. 도 14는 본 발명의 제3 실시 형태에 의한 반도체 장치의 시험 방법으로 사용되는 웨이퍼 상태의 반도체 장치를 나타내는 평면도이다.
도 14에 나타낸 웨이퍼 상태의 반도체 장치에서는 얼라인먼트 마크가 웨이퍼의 외주부에 4개 설치되어 있다. 즉, 얼라인먼트 마크를 제공하는 마크 부재(50)가 웨이퍼의 외주부에 4개 설치되어 있다. 도 14에 나타낸 반도체 장치는 기본적으로 상술의 반도체 장치(10) 또는 반도체 장치(30)와 같은 구성을 갖는다. 단, 도 14에 나타낸 반도체 장치는 돌기 전극(땜납볼)이 반도체 장치의 표면 전체에 배치되어 있으므로, 마크 부재(50)를 형성하는 장소가 없든가, 또는 개개의 반도체 장치에 마크 부재(50)를 안정하게 형성할 수 없다. 그러므로, 웨이퍼의 표면 중, 반도체가 형성되는 부분 이외의 부분, 즉 웨이퍼의 외주 부분에 마크 부재(50)를 형성하고, 웨이퍼 상태 그대로 반도체 장치를 시험하는 것이다.
도 14에 나타낸 마크 부재(50)는 1변이 약 150μm인 정방형으로서 형성되어 있다. 반도체 장치는 웨이퍼 상태 그대로 반도체 시험 장치(프로버)에 탑재되고, 얼라인먼트 마크(마크 부재(50))를 인식 카메라에 의해 인식한다. 마크 부재(50)의 인식 결과에 기초하여, 웨이퍼의 중심 위치를 산출하고, 각각의 반도체 장치의 돌기 전극(땜납볼)의 위치를 구하여, 프로브를 땜납볼에 접촉함으로써 반도체 장치를 시험한다. 웨이퍼 상태에서 시험된 반도체 장치는 시험 후에 개개의 반도체 장치로 잘라낸다.
다음에, 본 발명의 제4 실시 형태에 대하여 도 15를 참조하면서 설명한다. 본 발명의 제4 실시 형태에서는 본 발명의 제1 실시 형태에 의한 반도체 장치(10)와 같이 웨이퍼 상태에서 반도체 칩을 봉지 수지에 봉지하지만, 웨이퍼의 외주부를 남기고 수지 봉지하고, 그 외주부에 얼라인먼트 마크(마크 부재)(50)를 형성한다.
웨이퍼 상태의 반도체 칩 상에 재배선층(52)을 형성하고 메탈 포스트(도시하지 않음)를 형성한 후, 도 16에 나타낸 바와 같이, 웨이퍼 전체를 하형에 배치하고, 봉지 수지를 상형에 의해 형성한다. 즉, 상형의 저면이 웨이퍼 상의 재배선층(52)의 표면의 외주부에 접하도록, 상형의 봉지 수지를 형성하는 부분은 웨이퍼의 외형(직경)보다 작게 형성된다. 도 17a는 이러한 몰드형에 의해 수지 봉지된 웨이퍼 상태의 반도체 칩의 평면도이며, 도 17b는 측면도이다. 도 17에 나타낸 바와 같이, 도 15에 나타낸 몰드형으로 봉지한 웨이퍼 상태의 반도체 칩은 웨이퍼의 외주부 전체를 남기고 봉지 수지(54)에 의해 수지 봉지된다.
상술한 바와 같이 수지 봉지된 웨이퍼 상태의 반도체 장치에 대하여, 도 15b에 나타낸 바와 같이, 돌기 전극으로서의 땜납볼(56)이 형성된다. 그 후, 반도체 장치는 웨이퍼 상태 그대로 반도체 시험 장치에 공급되고, 도 14에 나타낸 반도체 장치와 같은 방법으로 땜납볼(56)의 위치를 인식하고, 프로브를 땜납볼(56)에 접촉시키면서 시험이 행해진다.
또한, 도 18에 나타낸 바와 같이, 재배선층(52)을 웨이퍼의 외주부에는 형성하지 않고, 마크 부재(50)를 직접 웨이퍼 상에 형성해도 좋다. 웨이퍼를 노출시키는데는 재배선층의 형성 공정에서, 웨이퍼를 노출시키는 부분에 재배선층이 형성되지 않도록 마스크를 설치하면 좋다.
외주부를 남기고 수지 봉지한 웨이퍼 상태의 반도체 장치를 시험하는 경우, 다음과 같은 이점도 있다. 웨이퍼 상태에서 수지 봉지된 반도체 장치를 반도체 시험 장치에 탑재한 경우, 통상의 봉지 상태에서는 상형과 하형의 맞춤 부분(파팅 라인)이 웨이퍼의 외주 측면 부분으로 된다. 이 경우, 파팅 라인에 따라 웨이퍼의 반경 방향으로 봉지 수지의 버가 발생한다. 이 버가 붙은 채로의 웨이퍼 상태의 반도체 장치가 시험 장치에 탑재되면, 버가 시험 장치 내에서 떨어져 시험 장치 내에 축적될 염려가 있다.
한편, 웨이퍼의 외주부를 남기고 봉지하는 방법이면, 상형과 하형의 맞춤선은 웨이퍼의 표면 상으로 되며, 상형을 비교적 탄력성의 웨이퍼에 접하므로써 버의 발생을 감소할 수 있다. 또, 버가 발생해도 웨이퍼의 표면상이기 때문에, 버가 웨이퍼로부터는 떨어질 가능성이 적다. 따라서, 웨이퍼의 외주부를 남기고 수지 봉지하는 것은 봉지 수지의 버에 의한 반도체 시험 장치의 오염을 방지하는 효과가 있다.
또, 웨이퍼의 외주부에 수지 봉지되지 않는 부분을 남김으로써, 이 수지 봉지되지 않는 부분에 마크 부재(50)를 형성할 뿐만 아니라, 반도체 장치의 품종 코드 등을 표현하는 기호나 마크를 설치할 수 있다.
웨이퍼의 외주부를 남기고 수지 봉지하는 방법으로서, 수지 봉지하고 싶지 않은 부분에 몰드 공정에서 사용하는 약간 두꺼운 템포러리 필름을 형성하든가 붙인 후 수지 봉지하고, 봉지 후 에 템포러리 필름을 제거해도 좋다.
도 19는 웨이퍼 상태의 반도체 장치의 외주부의 일부만을 남기고 수지 봉지하여, 얼라인먼트 마크를 제공하는 마크 부재(50)를 형성한 예를 나타낸다. 이 예에서는 얼라인먼트 마크의 성형 자유도를 확보하면서, 반도체 장치를 봉지한 봉지 수지의 나머지가 웨이퍼 외주부에 삐져 나오기 때문에, 반도체 장치에서의 봉지 수지의 두께를 균일하게 유지할 수 있다는 이점을 갖는다.
다음에, 본 발명의 제5 실시 형태에 대하여 도 20를 참조하면서 설명한다. 도 20a는 본 발명의 제5 실시 형태에 의한 반도체 장치의 시험 방법에 사용되는 웨이퍼의 평면도이며, 도 20b는 웨이퍼의 측면도이다.
본 발명의 제5 실시 형태에 의한 반도체 장치의 시험 방법에서는 웨이퍼(60)로부터 잘라내기 전의 반도체 칩(62)상에 재배선층을 설치하고, 메탈 포스트를 형성하여 수지 봉지한다. 그리고, 개개의 반도체 장치로 잘라내기 위한 스크라이브 라인에 따라 봉지 수지에 홈(66)을 넣는다. 이 홈(66)은 다이싱(dicing) 공정과 같이 다이싱 소오(dicing saw)에 의해 형성한다. 즉, 도 20b에 나타낸 바와 같이, 다이싱 소오의 잘라내는 깊이를 적어도 봉지 수지(64)의 두께를 초과하도록 설정한다. 따라서, 홈(66)의 바닥부에 웨이퍼(60)가 노출한 상태가 된다.
봉지 수지(64)는 일반적으로 어두운 색(흑)이지만, 실리콘 웨이퍼(60)는 밝은 색(은색 내지 백)이다. 따라서, 봉지 수지면에 형성된 상기 홈(66)의 바닥부는 인식 카메라에 의해 용이하게 인식할 수 있다. 특히, 홈과 홈의 교점은 얼라인먼트 마크로서 인식하는 것이 용이하다. 따라서, 이와 같이 스크라이브 라인에 따라 홈을 넣은 웨이퍼 상태의 반도체 장치를 그대로 반도체 시험 장치에 탑재하고, 홈을 얼라인먼트 마크 대신에 이용하여 위치 결정함으로써, 얼라인먼트 마크를 설치하지 않아도 반도체 장치 상의 전극 패드의 위치 정합을 정밀도 좋게 행할 수 있다.
또한, 도 20에 나타낸 웨이퍼(60)에서는 모든 스크라이브 라인에 대하여 홈(66)을 형성하고 있지만, 도 21에 나타낸 바와 같이, 수 개의 스크라이브 라인마다 홈(66)을 형성해도 좋다.
홈(66)은 얼라인먼트 마크의 대용이 될 뿐만 아니라, 웨이퍼(60)의 뒤틀림을 방지하는 효과도 가지고 있다. 웨이퍼 상태에서 봉지 수지(64)를 설치하면, 웨이퍼(60)와 봉지 수지(64)와의 열팽창율의 차이에 의해 웨이퍼(60)에 뒤틀림이 생긴다. 이 뒤틀림에 의해, 웨이퍼(60)는 봉지 수지(64)측이 열린 접시형으로 변형한다. 이러한 뒤틀림이 생긴 웨이퍼(60)를 진공 척으로 고정하려고 하면, 웨이퍼(60)의 주위측이 척 테이블로부터 부상한다. 이러한 상태에서는 아무리 진공 척 테이블에 의해 흡인해도, 공기가 새어 버려, 능숙하게 고정할 수 없다.
그런데, 웨이퍼(60)의 봉지 수지(64)에 홈(66)을 형성함으로써, 봉지 수지(64)는 작은 부분으로 분리된다. 그 결과, 웨이퍼(60)의 뒤틀림이 억제되어, 웨이퍼(60)를 확실히 진공 척에 의해 고정할 수 있다.
시험이 끝난 웨이퍼(60)는 다시 다이싱 공정을 거쳐, 이번은 완전히 절단되어 개개의 반도체 장치로 분리된다. 그 후, 봉지 수지면에 노출한 전극 패드에 돌기 전극으로서의 땜납볼이 형성된다. 또한, 웨이퍼 상태에서 땜납볼을 형성한 후에 홈(66)을 형성하여, 시험해도 좋다.
다음에, 상술의 반도체 장치의 시험에 사용하는 시험 장치에 대하여 설명한다.
도 22는 반도체 장치 시험 장치의 프로브 카드의 일례를 나타낸 도이며, 도 22a는 프로브 카드의 일부의 측면도, 도 22b는 프로브 카드의 일부의 평면도이다. 또, 도 23은 프로브 카드에 설치된 프로브의 단면도이다.
프로브 카드(70)에는 시험되는 반도체 장치의 전극 위치에 맞춘 프로브(72)가 설치되어 있다. 프로브(72)는 소위 POGO-PIN으로 불리는 수직 스프링 프로브이며, 도 23에 나타낸 바와 같이, 코일 스프링(74)에 의해 프로브(72)가 힘을 받고 있다. 이것에 의해, 프로브(72)는 축방향으로 거리(S)만큼 이동할 수 있으며, 반도체 장치의 땜납볼과의 접촉시에, 적당한 접촉 압력을 얻을 수 있다. 프로브(72)는 땜납볼에 접촉하기 쉽게 하기 위하여, 선단부의 직경은 약 300μm로 되며, 그 정상부에는 땜납볼에 대응한 오목부가 설치되어 있다.
프로브 카드(70)에는 프로브(72) 이외에 더미 프로브(76)가 설치되어 있다. 더미 프로브(76)는 프로브(72)와 같이 축방향으로 거리(S)만큼 이동할 수 있다. 더미 프로브(76)는 위치 인식 전용으로 설치된 프로브이며, 실제로 땜납볼과는 접촉하지 않는다. 더미 프로브(76)의 선단 부분의 직경은 100μm이하이며, 특히 정상부에는 직경 30μm의 평탄 부분이 설치되어 있다. 더미 프로브(76)를 이러한 형상으로 한 것은 프로버(시험 장치)의 인식 카메라로는 직경 300μm의 프로브(72)를 인식하지 못하기 때문이며, 또, 평탄부가 없으면 초점을 맞추기 어렵기 때문이다.
프로브(72)를 위치 인식용 프로브로서 겸용한 경우, 프로브(72)는 돌기 전극과 접촉하기 때문에 오물이 부착되는 일이 있다. 특히, 돌기 전극으로서 땜납볼이 사용되는 경우는 고온 시험 등에서 땜납이 프로브(72)의 선단에 부착하기 쉽다. 프로브(72)의 선단에 오물이 부착된 경우, 프로브(72)의 인식 정밀도가 떨어질 가능성이 있다. 그러나, 상술한 바와 같이 인식 전용의 더미 프로브(76)를 설치함으로써, 인식해야 할 프로브의 오물에 의한 인식 정밀도의 악화를 방지할 수 있다. 특히, 더미 프로브(76)를 반도체 장치에 접촉하지 않는 구성으로 하면, 오물에 의한 오인식은 거의 전무로 할 수 있다.
더미 프로브(76)는 복수의 반도체 장치를 동시에 시험하는 경우는 반도체 장치의 각각에 대해서도 받을 필요는 없다. 도 24는 4개의 반도체 장치를 동시에 시험하는 경우의 인식 전용 더미 프로브(76)의 배치를 나타내는 예이며, 도 24a는 프로브 카드의 평면도, 도 24b는 프로브 카드의 측면도이다. 도 24에 나타낸 바와 같이, 인식 전용의 더미 프로브(76)는 4개의 반도체 장치에 대하여 2개 설치된다.
또, 도 25에 나타낸 예는 위치 인식용 더미 프로브(76)를 반도체 장치의 얼라인먼트 마크에 대응한 위치에 설치한 것이다. 도 25에 나타낸 반도체 장치는 도 1에 나타낸 반도체 장치(10)와 같은 구성이다. 즉, 프로버 카드의 프로브(72)와 더미 프로브(76)의 위치 관계는 반도체 장치의 마크 부재(24)와 땜납볼(22)의 위치 관계와 같다. 따라서, 시험 장치에서 더미 프로브(76)의 인식 위치와 얼라인먼트 마크(마크 부재(24))의 인식 위치가 일치하기 때문에, 더미 프로브의 위치와 얼라인먼트 마크의 위치 사이의 옵셋값을 입력할 필요가 없다. 이 때문에, 옵셋 위치로서 잘못된 값을 입력하는 문제를 방지할 수 있다.
또, 도 26에 나타낸 바와 같이, 마크 부재(24)와 전극 패드를 전기적으로 접속하고, 더미 프로브가 마크 부재(24)에 접촉한 것을 시험 장치측에서 전기적으로 검출할 수 있도록 해도 좋다. 예를 들면, 반도체 장치의 마크 부재(24)를 재배선층 상에서 GND단자에 결선하고, 프로브 카드(70)의 더미 프로브(76)도 테스터 채널 또는 프로버의 I/0 포트에 결선한다. 이것에 의해, 더미 프로브의 전기적 레벨을 검출가능하게 한다. 또, 프로브(72)가 반도체 장치의 땜납볼(22)에 접촉했을 때에, 더미 프로브(76)가 마크 부재(24)에 적절히 접촉하도록 더미 프로브(76)의 높이 위치를 조정한다.
상기와 같은 구성으로 함으로써 이하의 효과를 얻을 수 있다.
1) 더미 프로브(76)가 마크 부재(24)와 접촉한 것을 검출하므로, 프로브(72)가 정상적으로 땜납볼(22)에 접촉하고 있다고 판단할 수 있다.
2) 더미 프로브(76)가 마크 부재(24)와 접촉한 것을 검출하므로, 프로브 카드(70)가 이 이상 반도체 장치에 접근해서는 안 되는 한계 위치에 있다고 판단할 수 있다.
3) 상기의 효과 1) 및 2)를 동시에 얻을 수도 있다. 즉, 도 27에 나타낸 바와 같이, 2개의 더미 프로브(76)를 설치하고, 1개는 상기 효과 1)를 얻을 수 있는 높이 위치에 설치하고, 다른 1개는 상기 효과 2)를 얻을 수 있는 높이 위치에 설치한다. 도 27에서, 좌측의 더미 프로브(76)가 프로브(72)와 땜납볼(22)과의 접촉을 판단하기 위한 프로브이며, 우측의 더미 프로브(76)가 프로브 카드(70)의 접근 한계 위치를 판단하기 위한 프로브이다.
또, 도 28에 나타낸 예는 프로브 카드와 시험되는 반도체 장치와의 평행도 및 위치 차이를 검출하기 위한 예이다. 즉, 도 28에서, 2개의 마크 부재(24)와, 그것에 대응하는 2개의 더미 프로브(76)가 설치되어 있다. 마크 부재(24)에 대한 더미 프로브(76)의 높이 위치는 같으며, 마크 부재(24)는 서로 결선되어 도통한다. 따라서, 2개의 더미 프로브(76)가 동시에 접촉하고 있는지 여부를 검출함으로써, 프로브 카드(70)와 반도체 장치의 평행도 및 회전 방향의 위치 차이(θ엇갈림)를 검출할 수 있다.
도 29는 도 14에 나타낸 웨이퍼 상태의 반도체 장치에서, 웨이퍼 맵 시스템에서 기준점으로서 사용되는 웨이퍼 맵 기점(78)을 얼라인먼트 마크(50)와 같은 방법으로 형성한 예이다. 웨이퍼 맵 시스템이란, 웨이퍼 상의 어떤 일점을 기점으로 하여 웨이퍼 상의 반도체 장치를 이 기점에서의 위치 정보와 함께 관리하는 시스템이다. 웨이퍼 맵 기점을 얼라인먼트 마크(50)와 같은 방법으로 형성함으로써, 반도체 칩이 웨이퍼 상태에서 반도체 장치로서 형성된 후에도 (즉 웨이퍼 상태에서 수지 봉지가 행해진 후에도) 웨이퍼 맵 시스템을 이용할 수 있다.
다음에, 웨이퍼 상태의 반도체를 시험하기 위한 프로버(웨이퍼 프로버)에 설치된 진공 척 테이블에 대하여 설명한다.
종래의 진공 척 테이블에서는 테이블의 표면에 5mm 간격 이상으로 수개의 흡인 홈을 설치한 것이었다. 그러나, 봉지 수지가 설치된 웨이퍼는 종래의 웨이퍼보다 뒤틀림이 크게 되므로, 종래와 같은 수개의 흡인 홈에서는 완전히 흡인 고정할 수 없는 경우가 생긴다. 이러한 문제를 회피하기 위하여, 웨이퍼 상태에서의 반도체 장치를 시험하는 경우, 진공 척 테이블의 흡인 홈의 간격을 좁히고, 홈의 수를 증가시킴으로써, 완전히 웨이퍼 상태의 반도체 장치를 고정하는 것이 가능해진다.
도 30은 진공 척 테이블(80)의 흡인 영역 전역에 걸쳐 2.5mm 간격으로 폭 0.5mm의 흡인 홈(82)을 설치한 경우의 예를 나타낸다. 이와 같이 흡인 홈(82)을 좁은 간격으로 배열함으로써, 웨이퍼에 큰 뒤틀림이 생겨도, 내측의 흡인 홈(82)으로부터 차례로 웨이퍼를 흡착할 수 있으므로, 최종적으로 웨이퍼 전체를 흡인할 수 있다. 또한, 도 30a는 진공 척 테이블(80)의 부분 단면 정면도, 도 30b는 진공 척 테이블(80)의 평면도, 도 30c는 진공 척 테이블(80)의 측면도이다.
또, 도 30b에 나타낸 바와 같이, 흡인 홈(82)은 수개씩 묶어서 진공원에로의 통로(도에서 점선으로 나타냄)에 접속되어 있다. 이러한 구성에서, 내측의 흡인 홈(82)으로부터 차례로 흡인함으로써, 흡인해야 할 웨이퍼에 뒤틀림이 있어도 확실히 흡인할 수 있다. 즉, 뒤틀림을 갖는 웨이퍼를 흡인하는 경우, 뒤틀림이 작고 진공 척 테이블에 가까운 웨이퍼의 부분에서부터 순차 흡인하여 감에 따라, 뒤틀림의 영향을 저감하면서 웨이퍼를 흡인 고정할 수 있다.
특히, 수지 봉지형의 반도체 장치를 웨이퍼 상태에서 형성한 경우, 웨이퍼에는 오목상의 뒤틀림이 발생된다. 이러한 웨이퍼 레벨에서 수지 봉지한 반도체 장치를 진공 척 테이블(80)상에 배치한 경우, 웨이퍼의 외주부로 갈수록 점점 진공 척 테이블(80)의 배치면으로부터 멀어진다. 따라서, 도 30b에 나타낸 바와 같이, 진공 척 테이블(80)의 배치면에 가까운 부분, 즉 웨이퍼의 내측 부분에서 차례로 흡인함으로써(도에서, (1)-〉(2)-〉(3)-〉(4)의 순), 다음에 흡인하는 부분을 흡인 홈(82)에 접근하면서 흡인 고정을 할 수 있다. 이것에 의해, 뒤틀림이 큰 웨이퍼이어도, 확실히 흡인 고정할 수 있다.
또, 도 31은 진공 척 테이블의 다른 예의 평면도이다. 도 31에 나타낸 진공 척 테이블(86)에서는 흡인 홈(82)의 간격이 외측으로 갈수록 좁게 되도록 형성된다. 즉, 웨이퍼의 뒤틀림이 그다지 크지 않은 내측의 흡인 홈의 간격은 종래와 같이 5mm 간격으로 하고, 뒤틀림의 큰 외측은 흡인 홈(82)의 간격을 2.5mm로 하고 있다.
또, 도 32는 진공 척 테이블의 흡인 홈을 다수의 세공으로 치환한 예를 나타낸다. 도 32에서, 진공 척 테이블(90)은 테이블 본체(92)와 세공판(94)으로 된다. 테이블 본체(92)의 표면에는 복수의 동심원형의 홈(92a)이 형성되며, 각각이 진공원에 접속되어 있다. 세공판(94)은 테이블 본체(92) 위에 배치된다. 세공판(94)에는 다수의 가는 관통공(94a)이 설치되어 있다. 웨이퍼는 세공판(94) 위에 배치되며, 관통공(94a)에 의해 흡인되어 고정된다.
또한, 도 32a에서, 관통공(94a)은 그 일부만이 나타나 있으며, 실제로는 세공판(94)의 전면에 걸쳐 설치되어 있다. 또, 세공판(94)으로서 다공질의 재료로 된 판을 사용해도 좋다.
상술한 바와 같은 진공 척 테이블을 사용함으로써, 수지 봉지된 웨이퍼 상태의 반도체 장치를 확실히 고정할 수 있어서 반도체 시험을 확실히 할 수 있다.
다음에, 반도체 장치의 예비 시험(PT 시험)에서 불량으로 판정된 반도체 장치의 처리에 대하여 설명한다.
반도체 장치의 PT 시험이 웨이퍼 상태에서 행해지며, 그 결과 불량의 반도체 장치가 발견된 경우, 불량으로 판정된 반도체 장치에는 도 33에 나타낸 바와 같이 땜납볼을 형성하지 않도록 처리를 행한다.
대신에, 도 34에 나타낸 바와 같이, 불량으로 판정된 반도체 장치에도 땜납볼을 형성하지만, 불량으로 판정된 반도체 장치의 땜납볼을 눌러 깨던가, 혹은 제거한다.
또, 도 35에 나타낸 바와 같이, 불량으로 판정된 반도체에도 땜납볼을 형성하지만, 불량으로 판정된 반도체 장치의 땜납볼을 절연성 수지 등에 의해 피복한다.
이상과 같이 불량으로 판정된 반도체 장치가 그 후의 반도체 시험에서 전기적인 접촉을 할 수 없도록 한다. 이로써, 예를 들면, 불량의 원인이 DC 불량인 경우에, 프로브에서 잘못 접촉하여 과잉 전류를 흘려 프로브 카드 등을 손상시킨다는 문제를 회피할 수 있다.
이상 설명한 바와 같이, 청구항 1에 기재한 발명에 의하면, 얼라인먼트 마크를 제공하는 마크 부재와 외부 접속 단자가 설치된 메탈 포스트가 소정의 위치 관계로 배치되기 때문에, 얼라인먼트 마크와 외부 접속용 단자도 소정의 위치 관계가 된다. 따라서, 얼라인먼트 마크의 위치를 화상 인식함으로써, 외부 접속용 단자의 위치를 판단할 수 있다. 마크 부재는 메탈 포스트와 같은 재질로 형성된다. 즉, 마크 부재는 메탈 포스트와 같은 방법에 의해 같은 공정에서 형성된다. 이로써 얼라인먼트 마크를 설치하기 위한 공정을 별도로 설치할 필요가 없어져, 제조 공정이 간략화된다. 또, 마크 부재와 메탈 포스트가 같은 공정으로 형성되기 때문에, 마크 부재와 메탈 포스트를 정밀도 높은 위치 관계로 배치할 수 있다.
또, 마크 부재는 메탈 포스트와는 다른 형상으로 형성할 수 있으므로, 기존의 시험 장치의 인식 장치에 의해 얼라인먼트 마크를 인식하는데 바람직한 형상을 마크 부재의 형상으로서 선정할 수 있다. 또, 마크 부재의 형상은 용이하게 인식가능한 것에 더하여, 봉지 수지의 흐름을 저해하지 않도록 형상을 선정할 수 있으며, 수지 봉지에 악영향을 미치지 않고 마크 부재를 형성할 수 있다.
또한, 마크 부재가 메탈 포스트와 같은 재질로 형성되어 있으므로, 반도체 장치의 시험 공정에서 마크 부재를 전극으로서 이용하는 것이 가능해진다. 이것에 의해, 마크 부재는 얼라인먼트 마크를 제공할 뿐만 아니라, 반도체 장치의 시험에서 다른 기능도 제공할 수 있다.
또, 청구항 2에 기재한 발명에 의하면, 얼라인먼트 마크를 제공하는 마크 부재와 전극 패드가 소정의 위치 관계로 배치되기 때문에, 얼라인먼트 마크와 전극 패드도 소정의 위치 관계로 된다. 따라서, 얼라인먼트 마크의 위치를 화상 인식함으로써, 전극 패드의 위치를 판단할 수 있다. 마크 부재는 전극 패드와 같은 재질로 형성된다. 즉, 마크 부재는 전극 패드와 같은 방법에 의해 같은 공정에서 형성된다. 이것에 의해 얼라인먼트 마크를 설치하기 위한 공정을 별도로 설치할 필요가 없어져, 제조 공정이 간략화된다. 또, 마크 부재와 전극 패드가 같은 공정으로 형성되기 때문에, 마크 부재와 전극 패드를 정밀도가 높은 위치 관계로 배치할 수 있다.
또, 마크 부재는 전극 패드와는 다른 형상으로 형성할 수 있으므로, 기존의 시험 장치의 인식 장치에 의해 얼라인먼트 마크를 인식하기에 바람직한 형상을 마크 부재의 형상으로서 선정할 수 있다.
또한, 마크 부재가 전극 패드와 같은 재질로 형성됨으로써, 반도체 장치의 시험 공정에서 마크 부재를 전극으로서 이용하는 것이 가능해진다. 이것에 의해, 마크 부재는 얼라인먼트 마크를 제공할 뿐만 아니라, 반도체 장치의 시험에서 다른 기능도 제공할 수 있다.
청구항 3에 기재한 발명에 의하면, 얼라인먼트 마크를 원형 이외의 형상으로 함으로써, 얼라인먼트 마크의 윤곽에 급격한 변화를 가지게 할 수 있다. 이것에 의해, 얼라인먼트 마크의 인식율을 향상할 수 있다.
청구항 4에 기재한 발명에 의하면, 얼라인먼트 마크의 폭은 메탈 포스트의 높이보다 큰 구성으로 된다. 얼라인먼트 마크의 폭은 마크 부재의 폭에 상당하며, 메탈 포스트의 높이는 마크 부재의 높이에 상당한다. 따라서, 마크 부재의 종횡비(폭/높이)가 1이상이 되어, 예를 들면 마크 부재를 도금법에 의해 형성하는 경우에, 마크 부재를 용이하게 형성할 수 있다.
청구항 5에 기재한 발명에 의하면, 웨이퍼 상태에서 반도체 장치를 제조하는 공정에서 얼라인먼트 마크를 제공하는 마크 부재가 형성된다. 이 때문에, 웨이퍼 상태 그대로의 복수의 반도체 장치를 한 번에 시험할 수 있으며, 반도체 장치를 시험 장치에 탑재하는 공정이 간략화된다.
청구항 6에 기재한 발명에 의하면, 마크 부재를 웨이퍼의 외주부에서의 재배선층 상에 적어도 2개 형성함으로써, 웨이퍼 상에 형성되어 있는 반도체 장치 내에 마크 부재를 형성하지 않고 얼라인먼트 마크를 제공할 수 있다. 1개의 웨이퍼 상에 형성된 반도체 장치는 정밀도가 높은 위치 관계를 유지하고 있으므로, 마크 부재는 적어도 2개 있으면 각 반도체 장치의 위치 결정으로서 충분하다.
청구항 7에 기재한 발명에 의하면, 웨이퍼 상태에서의 반도체 장치에 재배선층을 설치하고, 웨이퍼의 외주부의 반도체 장치가 형성되지 않는 부분을 남기고 수지 봉지하기 때문에, 수지층과 재배선층과의 경계가 웨이퍼의 외주 측면이 아니라, 재배선층의 표면이 된다. 따라서, 금형에 의한 수지 봉지시에 금형의 맞춤선(파팅 라인)에 발생하는 수지 버가 웨이퍼의 측면에 발생하지 않는다. 이 때문에, 웨이퍼 상태에서의 반도체 장치의 시험에서, 수지 버의 영향없이 웨이퍼를 핸들링할 수 있다. 또, 수지가 시험 장치 내에서 웨이퍼로부터 낙하하여 시험 장치 내에 퇴적하는 것을 방지할 수 있다.
청구항 8에 기재한 발명에 의하면, 수지 봉지되지 않는 부분에 위치 인식용 얼라인먼트 마크를 형성함으로써, 얼라인먼트 마크를 봉지 수지면에 형성하는 것보다, 인식 판별하기 쉬운 마크를 형성할 수 있다. 즉, 수지 봉지하지 않은 웨이퍼면 또는 재배선층 면에 얼라인먼트 마크를 형성하는 경우는 마크 부재의 두께를 작게 할 수 있으며, 또, 봉지 수지의 유동성을 고려할 필요가 없기 때문에, 얼라인먼트 마크의 형상을 자유롭게 선택할 수 있다.
청구항 9에 기재한 발명에 의하면, 스크라이브 라인에 따라 홈을 붙임으로써 홈의 바닥부에 노출한 웨이퍼를 얼라인먼트 마크 대신에 화상 인식하여 위치 결정의 기준으로 할 수 있다. 일반적으로 봉지 수지는 흑색이며, 웨이퍼는 백색 내지 은색이므로, 봉지 수지면에 붙여진 홈의 위치를 용이하게 화상 인식할 수 있다. 스크라이브 라인은 반도체 장치의 전극과 정밀도가 높은 위치 관계를 가지고 있으므로, 홈의 위치를 기준으로 하여 전극의 위치를 판단할 수 있다.
또, 스크라이브 라인에 따라 봉지 수지에 홈을 붙임으로써, 봉지 수지가 다수의 작은 영역으로 분할되어, 봉지 수지와 웨이퍼의 열팽창율의 차이에 기인한 웨이퍼의 뒤틀림을 억제할 수 있으며, 웨이퍼의 취급이 용이하게 된다.
홈은 다이싱 소오에 의해 형성할 수 있으며, 스크라이브 라인에 따라 형성되므로, 반도체의 시험이 종료된 후에, 홈에 따라 웨이퍼를 완전히 절단하므로 반도체 장치를 개별적으로 분리할 수 있다.
청구항 10에 기재한 발명에 의하면, 모든 스크라이브 라인에 대하여 홈을 형성하지 않고, 웨이퍼의 뒤틀림을 억제하는데 충분한 정도의 수의 홈을 형성함으로써, 홈을 형성하는 공정을 단축할 수 있다.
청구항 11에 기재한 발명에 의하면, 웨이퍼의 뒤틀림이 적은 부분에서 순차 흡인 고정하므로, 큰 뒤틀림을 갖는 웨이퍼에서도 확실히 흡인 고정할 수 있다.
청구항 12에 기재한 발명에 의하면, 흡인 통로의 각각에 다른 타이밍으로 흡인력을 도입하기 때문에, 진공 척 테이블 상의 웨이퍼의 부분에서, 뒤틀림이 가장 작은 부분으로부터 흡인 고정을 개시하고, 인접한 부분을 순차 흡인 고정함으로써, 큰 뒤틀림을 갖는 웨이퍼에서도 확실히 흡인 고정할 수 있다.

Claims (12)

  1. 복수의 전극을 갖는 반도체 소자와,
    상기 반도체 소자의 전극을 소정의 위치에 배치된 전극 패드에 접속하기 위한 재배선층과,
    상기 전극 패드 상에 형성되어, 외부 접속용 단자가 설치된 메탈 포스트와,
    상기 메탈 포스트와 소정의 위치 관계로 배치된 얼라인먼트 마크를 제공하는 마크 부재로 되며, 상기 마크 부재는 상기 메탈 포스트와 같은 재질로 형성된 것을 특징으로 하는 반도체 장치.
  2. 복수의 전극을 갖는 반도체 소자와,
    상기 반도체 소자의 전극을 소정의 위치에 배치된 전극 패드에 접속하기 위한 재배선층과,
    상기 전극 패드와 소정의 위치 관계로 배치된 얼라인먼트 마크를 제공하는 마크 부재로 되며,
    상기 마크 부재는 상기 전극 패드와 같은 재질로 형성된 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 얼라인먼트 마크는 원형 이외의 형상인 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 얼라인먼트 마크의 폭은 상기 메탈 포스트의 높이보다 큰 것을 특징으로 하는 반도체 장치.
  5. 웨이퍼 상태의 반도체 장치에 재배선층을 설치하고, 상기 재배선층 상에 메탈 포스트를 형성함과 함께, 상기 메탈 포스트에 대하여 소정의 위치에 얼라인먼트 마크를 제공하는 마크 부재를 상기 재배선층 상에 형성하여, 상기 얼라인먼트 마크를 인식함으로써 웨이퍼 상태의 상기 반도체 장치의 전극 위치를 인식하면서 상기 반도체 장치의 시험을 행하는 것을 특징으로 하는 반도체 장치의 시험 방법.
  6. 제5항에 있어서,
    상기 마크 부재를 웨이퍼의 외주부에서의 상기 재배선층 상에 적어도 2개 형성하는 것을 특징으로 하는 반도체 장치의 시험 방법.
  7. 웨이퍼 상태에서의 반도체 장치에 재배선층을 설치하고, 웨이퍼의 외주부에서 반도체 장치가 형성되지 않은 부분을 남기고 수지 봉지하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    수지 봉지되어 있지 않은 부분에 위치 인식용 얼라인먼트 마크를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 웨이퍼 상태에서의 반도체 장치에 재배선층을 설치하고, 상기 재배선층 상에 웨이퍼를 수지 봉지하는 수지층을 형성하고, 상기 수지층을 관통하여 웨이퍼까지 도달하는 깊이의 홈을 스크라이브 라인에 따라 형성하고, 상기 홈의 내부에 노출한 웨이퍼를 기준 위치로서 인식하면서 웨이퍼 상태의 반도체 장치의 시험을 행하고, 시험 종료 후에 상기 홈에 따라 개개의 반도체 장치로 분리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    모든 스크라이브 라인 중 소정의 위치에 있는 스크라이브 라인에만 따라 상기 홈을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 반도체 소자용 웨이퍼를 진공 척 테이블에 흡인 고정하는 방법이며,
    웨이퍼의 뒤틀림이 가장 작은 부분을 최초로 흡인하고, 이 흡인한 부분에 인접한 부분을 다음에 흡인하고, 순차 부분적으로 흡인함에 의해 웨이퍼의 전체를 흡인 고정하는 것을 특징으로 하는 웨이퍼의 흡인 고정 방법.
  12. 반도체 소자용 웨이퍼의 흡인 고정 장치이며,
    복수의 흡인 홈을 갖는 진공 척 테이블과,
    상기 복수의 흡인 홈을 복수의 군으로 분할하고, 복수의 군의 각각에 대하여 독립적으로 설치된 흡인 통로
    를 가지며,
    상기 흡인 통로의 각각에 다른 타이밍으로 흡인력을 도입하도록 구성한 것을 특징으로 하는 웨이퍼 흡인 고정 장치.
KR1020000030396A 1999-11-11 2000-06-02 반도체 장치, 반도체 장치의 제조 방법 및 시험 방법 KR100765397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-321590 1999-11-11
JP32159099A JP2001144197A (ja) 1999-11-11 1999-11-11 半導体装置、半導体装置の製造方法及び試験方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063337A Division KR100778425B1 (ko) 1999-11-11 2006-07-06 반도체 웨이퍼의 흡인 고정 장치

Publications (2)

Publication Number Publication Date
KR20010049480A true KR20010049480A (ko) 2001-06-15
KR100765397B1 KR100765397B1 (ko) 2007-10-11

Family

ID=18134252

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020000030396A KR100765397B1 (ko) 1999-11-11 2000-06-02 반도체 장치, 반도체 장치의 제조 방법 및 시험 방법
KR1020060063337A KR100778425B1 (ko) 1999-11-11 2006-07-06 반도체 웨이퍼의 흡인 고정 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060063337A KR100778425B1 (ko) 1999-11-11 2006-07-06 반도체 웨이퍼의 흡인 고정 장치

Country Status (4)

Country Link
US (3) US7112889B1 (ko)
JP (1) JP2001144197A (ko)
KR (2) KR100765397B1 (ko)
TW (1) TW452963B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100981097B1 (ko) * 2008-04-24 2010-09-09 엘아이지에이디피 주식회사 불투명 레이어 코팅을 갖는 템플릿 및 그 제조 방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7053495B2 (en) 2001-09-17 2006-05-30 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for fabricating the same
JP4002143B2 (ja) * 2002-07-10 2007-10-31 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004140037A (ja) 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP4010244B2 (ja) 2002-12-20 2007-11-21 ヤマハ株式会社 表面実装型パッケージ
US7944064B2 (en) 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4257844B2 (ja) * 2003-11-04 2009-04-22 パナソニック株式会社 半導体装置およびその製造方法
JP2005310843A (ja) * 2004-04-16 2005-11-04 Sony Corp プリント配線基板、部品実装方法及び搭載位置確認方法
FR2875624A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation deterministe d'un numero d'identifiant d'un circuit integre
JP2006134968A (ja) * 2004-11-02 2006-05-25 Sharp Corp 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置
US7749882B2 (en) * 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
JP4506780B2 (ja) * 2007-05-17 2010-07-21 カシオ計算機株式会社 半導体基板の製造方法
CN101689540B (zh) * 2007-07-12 2014-06-25 Nxp股份有限公司 制造集成电路的方法
US20090031955A1 (en) * 2007-07-30 2009-02-05 Applied Materials, Inc. Vacuum chucking heater of axisymmetrical and uniform thermal profile
WO2009022401A1 (ja) * 2007-08-10 2009-02-19 Fujitsu Microelectronics Limited 半導体素子の選別取得方法、半導体装置の製造方法及び半導体装置
JP5509851B2 (ja) * 2007-08-27 2014-06-04 日本電気株式会社 半導体素子及びその製造方法
JP5403944B2 (ja) * 2008-05-26 2014-01-29 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体装置の製造方法および分割前基板
US8242616B1 (en) * 2008-08-29 2012-08-14 Renesas Electronics Corporation Method for manufacturing semiconductor device and molded structure
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
JP4987910B2 (ja) * 2009-05-21 2012-08-01 株式会社テラミクロス 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JP5691189B2 (ja) * 2010-02-15 2015-04-01 富士通株式会社 給電装置及び給電方法
JP2012043953A (ja) * 2010-08-18 2012-03-01 Renesas Electronics Corp 電子部品および電子部品の製造方法
US8545290B2 (en) * 2010-12-08 2013-10-01 Edmond Arzuman Abrahamians Wafer polishing apparatus and method
TWI464857B (zh) * 2011-05-20 2014-12-11 Xintec Inc 晶片封裝體、其形成方法、及封裝晶圓
US8836363B2 (en) * 2011-10-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card partition scheme
CN102664156B (zh) * 2012-05-15 2015-05-06 日月光半导体制造股份有限公司 吸取焊球的吸头及装置及半导体工艺
JP6001326B2 (ja) * 2012-05-23 2016-10-05 東京エレクトロン株式会社 プローブ装置及びプローブ装置用ウエハ載置台
JP5966653B2 (ja) * 2012-06-20 2016-08-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6037876B2 (ja) * 2013-02-12 2016-12-07 東芝情報システム株式会社 半導体装置、積層ズレ測定装置及び積層ズレ測定方法
JP6072638B2 (ja) * 2013-07-29 2017-02-01 東京エレクトロン株式会社 プローブ装置
US9064873B2 (en) 2013-07-30 2015-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Singulated semiconductor structure
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
JP2015220286A (ja) * 2014-05-15 2015-12-07 住友電気工業株式会社 半導体素子のオン抵抗測定方法および半導体素子のオン抵抗測定装置
US9523735B2 (en) * 2014-10-08 2016-12-20 Eastman Kodak Company Electrical test system with vision-guided alignment
KR20160045284A (ko) * 2014-10-17 2016-04-27 삼성전자주식회사 트레이, 트레이 분리용 지그 및 그것을 포함하는 전자 장치
JP6510349B2 (ja) * 2015-07-27 2019-05-08 京セラ株式会社 配線基板
US10439313B2 (en) * 2016-12-05 2019-10-08 Texas Instruments Incorporated Integrated circuit (IC) chip socket
JP6741264B2 (ja) * 2017-03-31 2020-08-19 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
JP2019102640A (ja) * 2017-12-01 2019-06-24 東京エレクトロン株式会社 プローブ針の針先位置調整方法および検査装置
JP2019169608A (ja) * 2018-03-23 2019-10-03 株式会社ディスコ 研削装置
US10748861B2 (en) * 2018-05-16 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
KR102581387B1 (ko) 2018-09-11 2023-09-21 삼성전자주식회사 프로브 및 이를 포함하는 프로브 카드
KR102528016B1 (ko) * 2018-10-05 2023-05-02 삼성전자주식회사 솔더 부재 실장 방법 및 시스템
JP7282450B2 (ja) * 2019-02-05 2023-05-29 株式会社ディスコ パッケージ基板の加工方法
KR102079740B1 (ko) 2019-07-02 2020-02-20 이병호 반도체용 쿼츠제품 제작을 위한 진공흡착지그

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627338A (en) * 1969-10-09 1971-12-14 Sheldon Thompson Vacuum chuck
JPS55160439U (ko) 1979-05-04 1980-11-18
JPS55160439A (en) 1979-05-31 1980-12-13 Chiyou Lsi Gijutsu Kenkyu Kumiai Device for fixing thin plate
JPS629642A (ja) * 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63210148A (ja) * 1987-02-26 1988-08-31 Nikko Rika Kk 真空チヤツク用プラスチツクス焼結体
JPH01129432A (ja) 1987-11-16 1989-05-22 Nec Corp 集積回路
JP2630326B2 (ja) 1988-02-02 1997-07-16 富士通株式会社 半導体装置用バンプ形成方法
US5414297A (en) * 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
JPH0329333A (ja) * 1989-06-27 1991-02-07 Nec Corp 半導体集積回路装置
JPH0341716A (ja) * 1989-07-07 1991-02-22 Fujitsu Ltd 半導体装置の製造方法
CA2138032A1 (en) * 1992-06-19 1994-01-06 Allen D. Hertz Self-aligning electrical contact array
JPH06143073A (ja) * 1992-10-27 1994-05-24 Sony Corp バキュームチャックプレート
US5657394A (en) * 1993-06-04 1997-08-12 Integrated Technology Corporation Integrated circuit probe card inspection system
US5594273A (en) * 1993-07-23 1997-01-14 Motorola Inc. Apparatus for performing wafer-level testing of integrated circuits where test pads lie within integrated circuit die but overly no active circuitry for improved yield
JPH0758191A (ja) * 1993-08-13 1995-03-03 Toshiba Corp ウェハステージ装置
JPH07221414A (ja) 1994-02-08 1995-08-18 Fuji Xerox Co Ltd 半導体回路基板
JPH07226369A (ja) * 1994-02-09 1995-08-22 Nikon Corp アライメント方法及び装置
US5497258A (en) * 1994-05-27 1996-03-05 The Regents Of The University Of Colorado Spatial light modulator including a VLSI chip and using solder for horizontal and vertical component positioning
JPH07335722A (ja) 1994-06-10 1995-12-22 Nikon Corp 基板の位置合わせ方法
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
JP3449796B2 (ja) 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
US5733083A (en) * 1995-09-18 1998-03-31 United Industries Corporation Adhesive insert anchor
US5807051A (en) * 1995-09-18 1998-09-15 United Industries Corporation Dielectric adhesive insert anchor
JP3218984B2 (ja) 1995-10-02 2001-10-15 ウシオ電機株式会社 半導体ウエハ上の不要レジストを除去するためのウエハ周辺露光方法および装置
TW316322B (ko) * 1995-10-02 1997-09-21 Ushio Electric Inc
JPH09107011A (ja) 1995-10-11 1997-04-22 Sharp Corp 半導体装置、およびこの半導体装置の位置合わせ方法
JPH09155747A (ja) * 1995-12-11 1997-06-17 Disco Abrasive Syst Ltd 平面出し研削ホイール
JPH09174364A (ja) * 1995-12-20 1997-07-08 Shibayama Kikai Kk 半導体ウエハのユニバーサルチャックテーブル
JPH09260443A (ja) 1996-03-19 1997-10-03 Sharp Corp 半導体装置及びそのテスト方法
US5726502A (en) * 1996-04-26 1998-03-10 Motorola, Inc. Bumped semiconductor device with alignment features and method for making the same
EP0853337B1 (en) 1996-07-12 2004-09-29 Fujitsu Limited Method for manufacturing semiconductor device
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
JPH10107131A (ja) 1996-09-25 1998-04-24 Teikoku Seiki Kk 吸着テーブル及びそのエレメント
KR0178134B1 (ko) * 1996-10-01 1999-04-15 삼성전자주식회사 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
JP3469999B2 (ja) 1996-10-30 2003-11-25 京セラ株式会社 吸着盤の製造方法
DE69735240T2 (de) * 1996-12-13 2006-09-21 Matsushita Electric Industrial Co., Ltd., Kadoma Elektronisches bauteil und bestückungsverfahren und -vorrichtung
JP2991155B2 (ja) * 1997-05-09 1999-12-20 日本電気株式会社 電子部品およびその実装構造
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JPH10335205A (ja) 1997-05-29 1998-12-18 Nec Yamagata Ltd 半導体集積回路のパターン設計方法
US5923996A (en) * 1997-06-02 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd Method to protect alignment mark in CMP process
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
JP3622435B2 (ja) * 1997-08-06 2005-02-23 富士通株式会社 半導体装置とその製造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JPH11204576A (ja) 1998-01-19 1999-07-30 Citizen Watch Co Ltd 半導体配線の構造
JPH11233390A (ja) 1998-02-13 1999-08-27 Citizen Watch Co Ltd 半導体の製造方法
JPH11260768A (ja) 1998-03-09 1999-09-24 Casio Comput Co Ltd 半導体装置及びその製造方法
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
JP2001024051A (ja) * 1999-07-09 2001-01-26 Tokyo Seimitsu Co Ltd ウェーハ吸着パッド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100981097B1 (ko) * 2008-04-24 2010-09-09 엘아이지에이디피 주식회사 불투명 레이어 코팅을 갖는 템플릿 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060088860A (ko) 2006-08-07
TW452963B (en) 2001-09-01
US20060279003A1 (en) 2006-12-14
KR100765397B1 (ko) 2007-10-11
JP2001144197A (ja) 2001-05-25
US7112889B1 (en) 2006-09-26
KR100778425B1 (ko) 2007-11-21
US20130171748A1 (en) 2013-07-04
US8759119B2 (en) 2014-06-24
US8404496B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
KR100778425B1 (ko) 반도체 웨이퍼의 흡인 고정 장치
KR100470970B1 (ko) 반도체 검사장치용 프로브카드의 니들고정장치 및 방법
US6680213B2 (en) Method and system for fabricating contacts on semiconductor components
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
US6373143B1 (en) Integrated circuit having wirebond pads suitable for probing
US20040173794A1 (en) Wafer level testing and bumping process
US9612278B2 (en) Wafer prober integrated with full-wafer contacter
CN1329970C (zh) 半导体器件的制造方法
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
US7282931B2 (en) Full wafer contacter and applications thereof
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
US7977957B2 (en) Method and apparatus for electrical testing of a unit under test, as well as a method for production of a contact-making apparatus which is used for testing
KR100626243B1 (ko) 표면 장착 칩 패키지
US20040185585A1 (en) Method of testing semiconductor device
JPH07193106A (ja) バーンインテスト用チップのホールディング装置及びその製造方法
US20070054514A1 (en) Socket measurement apparatus and method
CN112185926B (zh) 芯片焊盘引出装置及方法
KR102442065B1 (ko) 반도체 장치를 테스트하는 장치 및 그 방법
KR20240057791A (ko) 플로팅플레이트 및 이를 포함하는 반도체 테스트 장치
KR20030070552A (ko) 부품들의 어레이를 처리하기 위한 방법 및 장치
CN116705640A (zh) 一种测试方法
JPH11237435A (ja) ベアチップの製造方法およびベアチップキャリア
KR20020085993A (ko) 이형의 탐침을 갖는 프로브카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee