JP6037876B2 - 半導体装置、積層ズレ測定装置及び積層ズレ測定方法 - Google Patents
半導体装置、積層ズレ測定装置及び積層ズレ測定方法 Download PDFInfo
- Publication number
- JP6037876B2 JP6037876B2 JP2013024125A JP2013024125A JP6037876B2 JP 6037876 B2 JP6037876 B2 JP 6037876B2 JP 2013024125 A JP2013024125 A JP 2013024125A JP 2013024125 A JP2013024125 A JP 2013024125A JP 6037876 B2 JP6037876 B2 JP 6037876B2
- Authority
- JP
- Japan
- Prior art keywords
- metal bump
- metal
- stacked
- connection resistance
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
12〜20 配線
101 半導体チップ
102〜110 配線パターン
111〜119 金属バンプ
121 半導体チップ
122 配線パターン
131〜139 金属バンプ
201 半導体チップ
221 半導体チップ
Claims (5)
- 積層される二枚の半導体チップと、
二枚の半導体チップが対向する面の一方に、第1の間隔で整列されて並べられて設けられた第1の金属バンプの群と、
二枚の半導体チップが対向する面の他方に、第1の間隔と異なる第2の間隔で整列され、前記二枚の半導体チップが重ねられた状態において、重なりのズレに応じて第1の金属バンプとの間の接続抵抗値が変化する位置に並べられて設けられた第2の金属バンプの群と、
前記二枚の半導体チップが重ねられた状態において接触する第1の金属バンプと第2の金属バンプとによる対の接続抵抗値を取り出すための配線と
を具備することを特徴とする半導体装置。 - 金属バンプは、二枚の各半導体チップにおいて一列またはマトリックス状に整列されていることを特徴とする請求項1に記載の半導体装置。
- 前記二枚の半導体チップがズレなく重ねられた状態においては、積層される二枚の半導体チップに設けられた一対の金属バンプのみが最低の接続抵抗値となる状態で接触することを特徴とする請求項1または2に記載の半導体装置。
- 請求項1乃至3のいずれか1項に記載の半導体装置と、
前記半導体装置の配線に接続して、第1の金属バンプと第2の金属バンプとによる対の接続抵抗値を取り出す検出手段と、
前記検出手段により測定された接続抵抗値に基づいて二枚の半導体チップにおける重なりのズレの量及び方向を測定する測定手段と
を具備することを特徴とする積層ズレ測定装置。 - 請求項1乃至3のいずれか1項に記載の半導体装置を用い、
前記半導体装置の配線に接続して、第1の金属バンプと第2の金属バンプとによる対の接続抵抗値を取り出し、
取り出された接続抵抗値に基づいて二枚の半導体チップにおける重なりのズレの量及び方向を測定することを特徴とする積層ズレ測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013024125A JP6037876B2 (ja) | 2013-02-12 | 2013-02-12 | 半導体装置、積層ズレ測定装置及び積層ズレ測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013024125A JP6037876B2 (ja) | 2013-02-12 | 2013-02-12 | 半導体装置、積層ズレ測定装置及び積層ズレ測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014154738A JP2014154738A (ja) | 2014-08-25 |
JP6037876B2 true JP6037876B2 (ja) | 2016-12-07 |
Family
ID=51576295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013024125A Expired - Fee Related JP6037876B2 (ja) | 2013-02-12 | 2013-02-12 | 半導体装置、積層ズレ測定装置及び積層ズレ測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6037876B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11222873B2 (en) | 2019-12-13 | 2022-01-11 | Samsung Electronics Co., Ltd. | Semiconductor packages including stacked substrates and penetration electrodes |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5883853A (ja) * | 1981-11-13 | 1983-05-19 | Nippon Kogaku Kk <Nikon> | 投影光学系のディストーシヨン検査方法 |
JPS62273725A (ja) * | 1986-05-21 | 1987-11-27 | Toshiba Corp | マスク合わせ精度評価用バ−ニアパタ−ン |
JPS6329541A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0364944A (ja) * | 1989-08-03 | 1991-03-20 | Matsushita Electron Corp | 電子回路装置の検査装置 |
JP2001144197A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
JP4445163B2 (ja) * | 2001-07-13 | 2010-04-07 | パナソニック株式会社 | 電子部品の実装装置 |
US7200830B2 (en) * | 2003-09-05 | 2007-04-03 | Sun Microsystems, Inc. | Enhanced electrically-aligned proximity communication |
KR101137064B1 (ko) * | 2004-01-07 | 2012-04-19 | 가부시키가이샤 니콘 | 적층 장치 및 집적 회로 소자의 적층 방법 |
US7898662B2 (en) * | 2006-06-20 | 2011-03-01 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
JP5549339B2 (ja) * | 2010-04-12 | 2014-07-16 | 株式会社ニコン | 基板相対位置検出方法、積層デバイス製造方法および検出装置 |
-
2013
- 2013-02-12 JP JP2013024125A patent/JP6037876B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11222873B2 (en) | 2019-12-13 | 2022-01-11 | Samsung Electronics Co., Ltd. | Semiconductor packages including stacked substrates and penetration electrodes |
US11621250B2 (en) | 2019-12-13 | 2023-04-04 | Samsung Electronics Co., Ltd. | Semiconductor packages |
US11935873B2 (en) | 2019-12-13 | 2024-03-19 | Samsung Electronics Co., Ltd. | Methods of inspection of semiconductor packages including measurement of alignment accuracy among semiconductor chips |
Also Published As
Publication number | Publication date |
---|---|
JP2014154738A (ja) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3093705B1 (en) | Electronic component | |
KR102379591B1 (ko) | 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법 | |
KR101582634B1 (ko) | 프로브 모듈 및 프로브 모듈의 제조 방법 | |
JP2009147397A (ja) | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 | |
WO2018171187A1 (zh) | 面板测试装置 | |
JP4542587B2 (ja) | 電子部品検査装置用配線基板 | |
JP6037876B2 (ja) | 半導体装置、積層ズレ測定装置及び積層ズレ測定方法 | |
JP2009094152A (ja) | 半導体装置、その製造方法及び半導体搭載用フレキシブル基板 | |
CN112067899B (zh) | 面板结构、显示装置及面板结构的对位检测方法 | |
JP2012013719A (ja) | Cofアライメントマーク | |
WO2016031512A1 (ja) | 検査端子ユニットおよびプローブカードおよび検査端子ユニットの製造方法 | |
JP2014038091A (ja) | 電気検査用治具の製造方法 | |
JP2014526040A (ja) | 半導体素子テスト用コンタクトの製造方法 | |
CN203707088U (zh) | 用于监测集成电路套刻精度的测试结构 | |
CN102867796B (zh) | 3d集成电路结构以及检测芯片结构是否对齐的方法 | |
JP2019066449A (ja) | プローブヘッド | |
US11561248B2 (en) | Resistance mapping device, resistance measurement method, and recording medium | |
JP4229110B2 (ja) | コンタクトの合わせズレ検出方法 | |
KR101373267B1 (ko) | 3d-ics 본딩 기술을 응용하는 전기적 테스트 구조에 의한 적층 에러 측정 | |
CN102097414B (zh) | 具有标记导通柱的半导体装置 | |
JP5811062B2 (ja) | 電圧監視装置 | |
CN214068725U (zh) | 晶圆的测试结构 | |
JP5232193B2 (ja) | 電子部品検査装置用配線基板 | |
JP2007214217A (ja) | 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法 | |
TW201701444A (zh) | 對準圖形及其配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6037876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |