JP2006134968A - 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置 - Google Patents
分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置 Download PDFInfo
- Publication number
- JP2006134968A JP2006134968A JP2004319952A JP2004319952A JP2006134968A JP 2006134968 A JP2006134968 A JP 2006134968A JP 2004319952 A JP2004319952 A JP 2004319952A JP 2004319952 A JP2004319952 A JP 2004319952A JP 2006134968 A JP2006134968 A JP 2006134968A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor circuit
- circuit board
- division
- position recognition
- recognition mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Structure Of Printed Boards (AREA)
- Dicing (AREA)
Abstract
【課題手段】複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ライン3の近傍に、分割位置を認識するための分割位置認識マーク1を形成する分割位置認識マークの形成方法であって、前記分割位置認識マーク1を、該分割位置認識マーク1において前記分割ライン3に最も近接する部位が、一点(あるいは、120μm以下の線)となるような形状に形成する。
【選択図】図4
Description
つまり、本願請求項6又は15記載の発明にあっては、前記分割位置認識マークを、前記分割ラインを挟んで少なくとも一対形成し、この一対の分割位置認識マークを、前記分割ラインとの距離が略同一となるように配置させる構成を採用することが好ましい。これにより、分割ラインを挟んで対向する一対の分割位置認識マークによって分割の際に発生する応力の調和が期待される利点を有する。また、切断後における分割精度の認定も容易に行うことができる。
〔比較例〕
1a:近接マーク(分割位置認識マーク)
1b:離間マーク(分割位置認識マーク)
2:バリ
3:分割ライン
10:半導体回路基板
100:半導体回路基板母材
Claims (33)
- 複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成する分割位置認識マークの形成方法であって、
前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状に形成することを特徴とする分割位置認識マークの形成方法。 - 複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域ごとに分割する分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成する分割位置認識マークの形成方法であって、
前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が120μm以下の長さとなるように形成することを特徴とする分割位置認識マークの形成方法。 - 請求項1又は2記載の分割位置認識マークの形成方法であって、
前記分割位置認識マークの個別面積が5000μm2以下であることを特徴とする分割位置認識マークの形成方法。 - 請求項1又は2記載の分割位置認識マークの形成方法であって、
前記分割位置認識マークを、非平行な2つの前記分割ラインの交差点から500μm以上離れた位置に形成することを特徴とする分割位置認識マークの形成方法。 - 請求項1又は2記載の分割位置認識マークの形成方法であって、
前記分割位置認識マークを、非平行な2つの前記分割ラインの交差点から5000μm以下の位置に形成することを特徴とする分割位置認識マークの形成方法。 - 請求項1又は2記載の分割位置認識マークの形成方法であって、
前記分割位置認識マークを、前記分割ラインを挟んで少なくとも一対形成し、この一対の分割位置認識マークを、前記分割ラインとの距離が略同一となるように配置させることを特徴とする分割位置認識マークの形成方法。 - 請求項6記載の分割位置認識マークの形成方法であって、
前記一対の分割位置認識マークを、前記分割ラインに対して略線対称の形状に形成することを特徴とする分割位置認識マークの形成方法。 - 請求項1乃至7の何れかに記載の分割位置認識マークの形成方法であって、
前記半導体回路基板母材は、前記個別半導体回路基板領域としての液晶表示パネル基板領域に区分けされた液晶表示パネル基板母材であることを特徴とする分割位置認識マークの形成方法。 - 請求項1乃至8の何れかに記載の分割位置認識マークの形成方法により前記分割位置認識マークが形成された前記半導体回路基板母材を、前記分割ラインに沿って各個別半導体回路基板領域ごとに分割する半導体回路基板分割工程を有することを特徴とする半導体回路基板の製造方法。
- 複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域に所望の加工を施す半導体回路基板加工工程と、
該半導体回路基板加工工程において加工された半導体回路基板母材を個別半導体回路基板領域ごとに分割ラインに沿って分割する半導体回路基板分割工程とを備えた半導体回路基板の製造方法であって、
前記半導体回路基板分割工程よりも前の工程で、前記半導体回路基板母材に、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成するマーク形成手順を有し、
該マーク形成手順で、前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状に形成することを特徴とする半導体回路基板の製造方法。 - 複数の個別半導体回路基板領域に区分けされてなる半導体回路基板母材に対して、各個別半導体回路基板領域に所望の加工を施す半導体回路基板加工工程と、
該半導体回路基板加工工程において加工された半導体回路基板母材を個別半導体回路基板領域ごとに分割ラインに沿って分割する半導体回路基板分割工程とを備えた半導体回路基板の製造方法であって、
前記半導体回路基板分割工程よりも前の工程で、前記半導体回路基板母材に、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークを形成するマーク形成手順を有し、
該マーク形成手順で、前記分割位置認識マークを、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が120μm以下の長さとなるように形成することを特徴とする半導体回路基板の製造方法。 - 請求項10又は11記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記分割位置認識マークの個別面積が5000μm2以下となるように形成することを特徴とする半導体回路基板の製造方法。 - 請求項10又は11記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記分割位置認識マークを、非平行な2つの前記分割ラインの交差点から500μm以上離れた位置に形成することを特徴とする半導体回路基板の製造方法。 - 請求項10又は11記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記分割位置認識マークを、非平行な2つの前記分割ラインの交差点から5000μm以下の位置に形成することを特徴とする半導体回路基板の製造方法。 - 請求項10又は11記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記分割位置認識マークを、前記分割ラインを挟んで少なくとも一対形成し、この一対の分割位置認識マークを、前記分割ラインとの距離が略同一となるように配置させることを特徴とする半導体回路基板の製造方法。 - 請求項15記載の半導体回路基板の製造方法であって、
前記マーク形成手順で、前記一対の分割位置認識マークを、前記分割ラインに対して略線対称の形状に形成することを特徴とする半導体回路基板の製造方法。 - 請求項9乃至16の何れかに記載の半導体回路基板の製造方法により製造された半導体回路基板。
- 請求項10乃至16の何れかに記載の半導体回路基板の製造方法によって液晶表示パネル基板を製造する液晶パネル製造工程を有することを特徴とする液晶表示装置の製造方法。
- 請求項18記載の液晶表示装置の製造方法によって製造されたことを特徴とする液晶表示装置。
- 基板端縁に近接して分割位置認識マークが形成された半導体回路基板であって、
前記分割位置認識マークは、該分割位置認識マークにおいて前記基板端縁に最も近接する部位が一点となるような形状であることを特徴とする半導体回路基板。 - 基板端縁に近接して分割位置認識マークが形成された半導体回路基板であって、
前記分割位置認識マークは、該分割位置認識マークにおいて前記基板端縁に最も近接する部位が線となるような形状で、且つ、この最も近接する線が120μm以下の長さであることを特徴とする半導体回路基板。 - 請求項20又は21記載の半導体回路基板であって、
前記分割位置認識マークは、面積が5000μm2以下であることを特徴とする半導体回路基板。 - 請求項20又は21記載の半導体回路基板であって、
前記分割位置認識マークが、半導体回路基板本体の隅部から500μm以上離れた位置に形成されていることを特徴とする半導体回路基板。 - 請求項20又は21記載の半導体回路基板であって、
前記分割位置認識マークが、半導体回路基板本体の隅部から5000μm以下の位置に形成されていることを特徴とする半導体回路基板。 - 請求項20乃至24の何れかに記載の半導体回路基板を有する液晶表示装置。
- 分割予定の分割ラインによって複数の個別半導体回路基板領域に区分けされており、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークが形成された半導体回路基板母材であって、
前記分割位置認識マークは、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が一点となるような形状であることを特徴とする半導体回路基板母材。 - 分割予定の分割ラインによって複数の個別半導体回路基板領域に区分けされており、前記分割ラインの近傍に、分割位置を認識するための分割位置認識マークが形成された半導体回路基板母材であって、
前記分割位置認識マークは、該分割位置認識マークにおいて前記分割ラインに最も近接する部位が線となるような形状で、且つ、この最も近接する線が120μm以下の長さであることを特徴とする半導体回路基板母材。 - 請求項26又は27記載の半導体回路基板母材であって、
前記分割位置認識マークは、面積が5000μm2以下に形成されていることを特徴とする半導体回路基板母材。 - 請求項26又は27記載の半導体回路基板母材であって、
前記分割位置認識マークは、非平行な2つの前記分割ラインの交差点から500μm以上離れた位置に形成されていることを特徴とする半導体回路基板母材。 - 請求項26又は27記載の半導体回路基板母材であって、
前記分割位置認識マークは、非平行な2つの前記分割ラインの交差点から5000μm以下の位置に形成されていることを特徴とする半導体回路基板母材。 - 請求項26又は27記載の半導体回路基板母材であって、
前記分割位置認識マークは、前記分割ラインを挟んで少なくとも一対形成され、該一対の分割位置認識マークは、前記分割ラインとの距離が略同一となるように配置されていることを特徴とする半導体回路基板母材。 - 請求項31記載の半導体回路基板母材であって、
前記一対の分割位置認識マークは、前記分割ラインに対して略線対称の形状に形成されていることを特徴とする半導体回路基板母材。 - 請求項26乃至32の何れかに記載の半導体回路基板母材であって、
前記個別半導体回路基板領域は、分割されることにより液晶表示装置において用いられる個別液晶表示パネル基板領域であることを特徴とする半導体回路基板母材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319952A JP2006134968A (ja) | 2004-11-02 | 2004-11-02 | 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319952A JP2006134968A (ja) | 2004-11-02 | 2004-11-02 | 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006134968A true JP2006134968A (ja) | 2006-05-25 |
Family
ID=36728263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004319952A Pending JP2006134968A (ja) | 2004-11-02 | 2004-11-02 | 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006134968A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010008455A (ja) * | 2008-06-24 | 2010-01-14 | Epson Imaging Devices Corp | 表示パネル及びその製造方法 |
JP2011014603A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US8405083B2 (en) | 2008-08-20 | 2013-03-26 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array substrate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02116145A (ja) * | 1988-10-26 | 1990-04-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPH05251556A (ja) * | 1992-01-06 | 1993-09-28 | Rohm Co Ltd | 半導体チップ |
JPH11142825A (ja) * | 1997-11-05 | 1999-05-28 | Seiko Epson Corp | 液晶表示装置の製造方法及び液晶表示装置 |
JP2000260733A (ja) * | 1999-03-11 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2001144197A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
-
2004
- 2004-11-02 JP JP2004319952A patent/JP2006134968A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02116145A (ja) * | 1988-10-26 | 1990-04-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPH05251556A (ja) * | 1992-01-06 | 1993-09-28 | Rohm Co Ltd | 半導体チップ |
JPH11142825A (ja) * | 1997-11-05 | 1999-05-28 | Seiko Epson Corp | 液晶表示装置の製造方法及び液晶表示装置 |
JP2000260733A (ja) * | 1999-03-11 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2001144197A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010008455A (ja) * | 2008-06-24 | 2010-01-14 | Epson Imaging Devices Corp | 表示パネル及びその製造方法 |
US8405083B2 (en) | 2008-08-20 | 2013-03-26 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array substrate |
JP2011014603A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100574722B1 (ko) | 다이싱 장치 및 반도체 장치의 제조 방법 | |
CN107634032B (zh) | 晶片及晶片制造方法 | |
JP2009099840A (ja) | 半導体基板、及び半導体装置の製造方法 | |
US20080227234A1 (en) | Method of manufacturing a semiconductor device | |
JP2007328289A (ja) | レチクル,半導体チップ,及び半導体装置の製造方法 | |
CN113646149A (zh) | 氮化物陶瓷基板的制造方法及氮化物陶瓷基材 | |
JP2006134968A (ja) | 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置 | |
US7723826B2 (en) | Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer | |
CN108054110A (zh) | 切割道宽度定义方法、裸芯片扫描方法及裸芯片扫描设备 | |
JP2006339481A (ja) | 接合基板の切断方法およびチップ | |
JP4211892B2 (ja) | 半導体ウェハ | |
US6389680B1 (en) | Method of manufacturing electronic component | |
JP2008164427A (ja) | プローブユニット基板 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JPH07221166A (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
JPH11233458A (ja) | 半導体素子の製造方法およびその製造に用いる半導体ウエハ | |
JP2005223270A (ja) | 半導体薄板のスクライブ装置 | |
US20110267569A1 (en) | Substrate for a display panel, and a display panel having the same | |
CN108630743A (zh) | 半导体装置及其制造方法 | |
CN112876056A (zh) | 分割方法及分割装置 | |
JP2007155701A (ja) | 半導体素子のcd測定方法及びその測定装置 | |
JP4998203B2 (ja) | 半導体装置の製造方法 | |
TWI703906B (zh) | 減少印刷電路板乾膜殘留的方法 | |
JP2008166351A (ja) | 半導体装置 | |
JP2004022631A (ja) | 半導体装置およびパターン配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070328 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |