TWI703906B - 減少印刷電路板乾膜殘留的方法 - Google Patents
減少印刷電路板乾膜殘留的方法 Download PDFInfo
- Publication number
- TWI703906B TWI703906B TW108119182A TW108119182A TWI703906B TW I703906 B TWI703906 B TW I703906B TW 108119182 A TW108119182 A TW 108119182A TW 108119182 A TW108119182 A TW 108119182A TW I703906 B TWI703906 B TW I703906B
- Authority
- TW
- Taiwan
- Prior art keywords
- dry film
- printed circuit
- value
- reference value
- line width
- Prior art date
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
一種減少印刷電路板乾膜殘留的方法,用以解決習知印刷電路板剝膜不完全而影響產品電性良率的問題。係包含:搜尋一印刷電路板上的數個乾膜圖案;量測各該乾膜圖案之數個寬度值;判斷各該寬度值是否小於一第一基準值;及若判斷結果為是,則修改該寬度值大於或等於該第一基準值,且小於一第二基準值。
Description
本發明係關於一種電子材料的製程方法,尤其是一種可避免電性不良的減少印刷電路板乾膜殘留的方法。
印刷電路板係用於承載及整合連接大量的電子元件,而因應電子產品微型化、高密度、高功能性及低成本的發展趨勢,印刷電路板上的連接線路規劃必須考慮空間運用、圖案線寬細化,而印刷電路板的線路圖案製作完成後,還需要製作成底片,再經由曝光、顯影、電鍍、蝕刻等流程,將線路圖案成型於基板上。
惟,提升印刷電路板的線路圖案之精細度,相對增加各項製程的難度,而導致產品良率下降及產生額外的製造成本,因此,印刷電路板的線路規劃與製程技術之間必須取得平衡,使印刷電路板的線路佈局(Layout)除了考慮高效能及微型化,還必須兼顧製程技術是否能夠順利實現。
習知印刷電路板的製造流程中,在電鍍後、蝕刻前必須要剝除乾膜(Dry Film),使線路佈局中的空白區域裸露,再經由蝕刻製程將該空白區域的導電材料清除,但是,當剝除不完全而導致乾膜殘留時,印刷電路板的線路之間會留下未能蝕刻乾淨的導電材料,將增加電路之間發生短路的機率及使產品的電性良率降低。
有鑑於此,習知印刷電路板的剝除乾膜方法確實仍有加以改善之必要。
為解決上述問題,本發明的目的是提供一種減少印刷電路板乾膜殘留的方法,係可以減少零散的小面積區域發生乾膜殘留的情形。
本發明的次一目的是提供一種減少印刷電路板乾膜殘留的方法,係可以簡化剝除乾膜的製程。
本發明的又一目的是提供一種減少印刷電路板乾膜殘留的方法,係可以避免因乾膜圖案而縮減電路板線路之空間。
本發明全文所記載的元件及構件使用「一」或「一個」之量詞,僅是為了方便使用且提供本發明範圍的通常意義;於本發明中應被解讀為包括一個或至少一個,且單一的概念也包括複數的情況,除非其明顯意指其他意思。
本發明的減少印刷電路板乾膜殘留的方法,包含:搜尋一印刷電路板上的數個乾膜圖案;量測各該乾膜圖案之數個寬度值;判斷各該寬度值是否小於一第一基準值;及若判斷結果為是,則修改該寬度值大於或等於該第一基準值,且小於一第二基準值。
據此,本發明的減少印刷電路板乾膜殘留的方法,係藉由擴大面積、增加線寬及合併圖案等修改方式,使覆蓋於乾膜圖案上的乾膜材料容易剝除乾淨,係具有減少零散的小面積區域發生乾膜殘留的情形,及可以簡化剝除乾膜製程,且可以避免縮減電路板線路空間的功效。
其中,該乾膜圖案為矩形,該數個寬度值為矩形之各邊長。如此,係可以由測量邊長得知乾膜圖案的面積大小,具有調整適當圖案面積的功效。
其中,該第一基準值為150微米,及該第二基準值為250微米。如此,係可以限制面積的修改範圍,具有避免縮減電路板線路空間的功效。
其中,該乾膜圖案為三角形,該數個寬度值為三角形之各邊中心點相互間的距離。如此,係具有調整適當圖案面積的功效。
其中,該第一基準值為80微米,及該第二基準值為250微米。如此,係可以限制面積的修改範圍,具有避免縮減電路板線路空間的功效。
本發明的減少印刷電路板乾膜殘留的方法,包含:搜尋一印刷電路板上的數個線狀乾膜圖案;量測各該線狀乾膜圖案之一線長值及一線寬值;判斷該線長值是否小於一臨界值;若判斷結果為是,則修改該線寬值大於或等於一第一線寬,且小於一線寬上限值;及若判斷結果為否,則修改該線寬值大於或等於一第二線寬,且小於一線寬上限值。
其中,該第一線寬大於該第二線寬,該線寬上限值為臨界值的2倍。如此,線長值大之乾膜圖案搭配較小之線寬值,係具有限制乾膜圖案面積大小的功效。
其中,該臨界值為200微米,該第一線寬是80微米,該第二線寬是20微米。如此,係可以限制線狀乾膜圖案之粗細,具有避免壓縮線路空間的功效。
本發明的減少印刷電路板乾膜殘留的方法,包含:搜尋一印刷電路板上相鄰的數個乾膜圖案;量測各該乾膜圖案之數個寬度值;判斷各該寬度值是否小於一第三基準值;若判斷結果為是,則修改該寬度值大於或等於該第三基準值,且小於該第三基準值的二倍;繼續判斷任意相鄰二該乾膜圖案之一間隔距離是否小於該第三基準值之五分之一;及若判斷結果為是,則合併至少二相鄰之該乾膜圖案,合併後的乾膜圖案具有數個增幅寬度值,各該增幅寬度值係大於或等於該第三基準值。
其中,修改後任意相鄰二該乾膜圖案之該間隔距離大於或等於該第三基準值之五分之一,該第三基準值為100微米。如此,係可以在乾膜圖案之間有充足間隔距離時,以擴大面積取代合併圖案,係具有避免壓縮線路空間的功效。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂,下文特舉本發明之較佳實施例,並配合所附圖式,作詳細說明如下:
請參照第1及2圖所示,其係本發明第一實施例之實施情形圖,係包含搜尋一印刷電路板1上的數個乾膜圖案2;量測各該乾膜圖案2之數個寬度值S;判斷各該寬度值S是否小於一第一基準值;若判斷結果為是,則修改該寬度值S大於或等於該第一基準值,且小於一第二基準值。如第1圖所示,當該乾膜圖案2為矩形時,該數個寬度值S可以分別為矩形之各邊長,其中,該第一基準值較佳為150微米,及該第二基準值較佳為250微米;另外,如第2圖所示,當該乾膜圖案2為三角形時,該數個寬度值S可以分別為三角形之各邊中心點相互間的距離,其中,該第一基準值較佳為80微米,及該第二基準值較佳為250微米。
請參照第3圖所示,其係本發明第二實施例之實施情形圖,係包含搜尋一印刷電路板1上的數個線狀乾膜圖案3;量測各該線狀乾膜圖案3之一線長值L及一線寬值W,其中,該線長值L極大於該線寬值W;判斷該線長值L是否小於一臨界值;若判斷結果為是,則修改該線寬值W大於或等於一第一線寬,且小於一線寬上限值;若判斷結果為否,則修改該線寬值W大於或等於一第二線寬,且小於一線寬上限值。其中,該臨界值較佳為200微米,及該第一線寬較佳大於該第二線寬,該第一線寬可以是80微米,該第二線寬可以是20微米,該線寬上限值為臨界值的2倍。
請參照第4及5圖所示,其係本發明第三實施例之實施情形圖,係包含搜尋一印刷電路板1上相鄰的數個乾膜圖案2;量測各該乾膜圖案2之數個寬度值S;判斷各該寬度值S是否小於一第三基準值;若判斷結果為是,則修改該寬度值S大於或等於該第三基準值,且小於該第三基準值的二倍,再繼續判斷任意相鄰二該乾膜圖案之一間隔距離R是否小於該第三基準值之五分之一;若判斷結果為是,則合併至少二相鄰之該乾膜圖案2,合併後的乾膜圖案2具有數個增幅寬度值E,各該增幅寬度值E係大於或等於該第三基準值,係可以避免修改後的乾膜圖案2完全涵蓋該間隔距離R,甚至與相鄰之乾膜圖案2重疊而縮減電路板線路之空間,其中,該第三基準值較佳為100微米。
另外,當至少三個該乾膜圖案2相鄰時,還可以將該至少三個乾膜圖案2分拆合併為至少二個新的乾膜圖案2,如第5圖所示,係將三個該乾膜圖案2修改為二個新的乾膜圖案2。
綜上所述,本發明的減少印刷電路板乾膜殘留的方法,係藉由擴大面積、增加線寬及合併圖案等修改方式,使覆蓋於乾膜圖案上的乾膜材料容易剝除乾淨,係具有減少零散的小面積區域發生乾膜殘留的情形,及可以簡化剝除乾膜製程,且可以避免縮減電路板線路空間的功效。
雖然本發明已利用上述較佳實施例揭示,然其並非用以限定本發明,任何熟習此技藝者在不脫離本發明之精神和範圍之內,相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1:印刷電路板
2:乾膜圖案
3:線狀乾膜圖案
S:寬度值
L:線長值
W:線寬值
R:間隔距離
E:增幅寬度值
[第1圖] 本發明第一實施例的乾膜圖案修改情形圖。
[第2圖] 本發明第一實施例的乾膜圖案另一修改情形圖。
[第3圖] 本發明第二實施例的乾膜圖案修改情形圖。
[第4圖] 本發明第三實施例的乾膜圖案修改情形圖。
[第5圖] 本發明第三實施例的乾膜圖案另一修改情形圖。
1:印刷電路板
2:乾膜圖案
S:寬度值
Claims (10)
- 一種減少印刷電路板乾膜殘留的方法,包含: 搜尋一印刷電路板上的數個乾膜圖案; 量測各該乾膜圖案之數個寬度值; 判斷各該寬度值是否小於一第一基準值;及 若判斷結果為是,則修改該寬度值大於或等於該第一基準值,且小於一第二基準值。
- 如申請專利範圍第1項所述之減少印刷電路板乾膜殘留的方法,其中,該乾膜圖案為矩形,該數個寬度值為矩形之各邊長。
- 如申請專利範圍第2項所述之減少印刷電路板乾膜殘留的方法,其中,該第一基準值為150微米,及該第二基準值為250微米。
- 如申請專利範圍第1項所述之減少印刷電路板乾膜殘留的方法,其中,該乾膜圖案為三角形,該數個寬度值為三角形之各邊中心點相互間的距離。
- 如申請專利範圍第4項所述之減少印刷電路板乾膜殘留的方法,其中,該第一基準值為80微米,及該第二基準值為250微米。
- 一種減少印刷電路板乾膜殘留的方法,包含: 搜尋一印刷電路板上的數個線狀乾膜圖案; 量測各該線狀乾膜圖案之一線長值及一線寬值; 判斷該線長值是否小於一臨界值; 若判斷結果為是,則修改該線寬值大於或等於一第一線寬,且小於一線寬上限值;及 若判斷結果為否,則修改該線寬值大於或等於一第二線寬,且小於一線寬上限值。
- 如申請專利範圍第6項所述之減少印刷電路板乾膜殘留的方法,其中,該第一線寬大於該第二線寬,該線寬上限值為臨界值的2倍。
- 如申請專利範圍第7項所述之減少印刷電路板乾膜殘留的方法,其中,該臨界值為200微米,該第一線寬是80微米,該第二線寬是20微米。
- 一種減少印刷電路板乾膜殘留的方法,包含: 搜尋一印刷電路板上相鄰的數個乾膜圖案; 量測各該乾膜圖案之數個寬度值; 判斷各該寬度值是否小於一第三基準值; 若判斷結果為是,則修改該寬度值大於或等於該第三基準值,且小於該第三基準值的二倍; 繼續判斷任意相鄰二該乾膜圖案之一間隔距離是否小於該第三基準值之五分之一;及 若判斷結果為是,則合併至少二相鄰之該乾膜圖案,合併後的乾膜圖案具有數個增幅寬度值,各該增幅寬度值係大於或等於該第三基準值。
- 如申請專利範圍第9項所述之減少印刷電路板乾膜殘留的方法,其中,修改後任意相鄰二該乾膜圖案之該間隔距離大於或等於該第三基準值之五分之一,該第三基準值為100微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108119182A TWI703906B (zh) | 2019-06-03 | 2019-06-03 | 減少印刷電路板乾膜殘留的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108119182A TWI703906B (zh) | 2019-06-03 | 2019-06-03 | 減少印刷電路板乾膜殘留的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI703906B true TWI703906B (zh) | 2020-09-01 |
TW202046837A TW202046837A (zh) | 2020-12-16 |
Family
ID=73643949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108119182A TWI703906B (zh) | 2019-06-03 | 2019-06-03 | 減少印刷電路板乾膜殘留的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI703906B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200710576A (en) * | 2005-07-26 | 2007-03-16 | Fujifilm Corp | Positive resist composition and method of pattern formation with the same |
TW201609429A (zh) * | 2014-08-01 | 2016-03-16 | Asahi Glass Co Ltd | 附無機膜之支撐基板與玻璃積層體、以及彼等之製造方法與電子裝置之製造方法 |
-
2019
- 2019-06-03 TW TW108119182A patent/TWI703906B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200710576A (en) * | 2005-07-26 | 2007-03-16 | Fujifilm Corp | Positive resist composition and method of pattern formation with the same |
TW201609429A (zh) * | 2014-08-01 | 2016-03-16 | Asahi Glass Co Ltd | 附無機膜之支撐基板與玻璃積層體、以及彼等之製造方法與電子裝置之製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202046837A (zh) | 2020-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007201085A (ja) | 配線回路基板集合体シート | |
TWI606765B (zh) | 電路板及其製作方法 | |
TWI470677B (zh) | 觸控結構之成形方法 | |
KR20070082038A (ko) | 배선 회로 기판 및 그 제조 방법 | |
US10021780B2 (en) | Wired circuit board and producing method thereof | |
TWI703906B (zh) | 減少印刷電路板乾膜殘留的方法 | |
CN108124386A (zh) | 线路板及其生产方法、图形转移方法 | |
US20160020166A1 (en) | Trace structure of fine-pitch pattern | |
CN113873771A (zh) | 一种适用于超精细fpc线路的制作工艺 | |
TWI605741B (zh) | 線路板及其製作方法 | |
TW202013548A (zh) | 印刷電路板佈線系統 | |
WO2023127157A1 (ja) | タッチパネル及びタッチパネル製造方法 | |
CN109788654A (zh) | 一种提高蚀刻因子的柔性线路板的制作方法 | |
TWM584583U (zh) | 印刷電路板 | |
US20180279480A1 (en) | Circuit board and method for manufacturing the same | |
US11637060B2 (en) | Wiring board and method of manufacturing the same | |
CN108401361B (zh) | 电路板与其制作方法 | |
TWI663522B (zh) | 印刷電路板佈線校正系統 | |
TWI420993B (zh) | 電路板製作方法 | |
JP4182340B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3159898U (ja) | プリント回路基板用基材 | |
JP2666383B2 (ja) | 半導体装置 | |
JP2006134968A (ja) | 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置 | |
JPH06334061A (ja) | 半導体搭載用基板 | |
TW201719845A (zh) | 電子封裝體及形成電氣封裝體之方法 |