TW201719845A - 電子封裝體及形成電氣封裝體之方法 - Google Patents

電子封裝體及形成電氣封裝體之方法 Download PDF

Info

Publication number
TW201719845A
TW201719845A TW105121527A TW105121527A TW201719845A TW 201719845 A TW201719845 A TW 201719845A TW 105121527 A TW105121527 A TW 105121527A TW 105121527 A TW105121527 A TW 105121527A TW 201719845 A TW201719845 A TW 201719845A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
circular
conductive
opening
layer
Prior art date
Application number
TW105121527A
Other languages
English (en)
Other versions
TWI694574B (zh
Inventor
克里斯多夫 達爾瑪維卡塔
丹尼爾 索比斯基
李奎五
斯里倫加 S. 波野帕提
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201719845A publication Critical patent/TW201719845A/zh
Application granted granted Critical
Publication of TWI694574B publication Critical patent/TWI694574B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一些實例形式涉及一種電子封裝體。該電子封裝體包括：一第一介電層，該第一介電層包括在該第一介電層之一表面上形成之一電氣跡線；以及位於該第一介電層之該表面上之一第二介電層。該第二介電層包括一開口。該電氣跡線位於該開口內。該電子封裝體包括一電氣互連件，該電氣互連件填充該開口，且在該第二介電層之一上表面上方延伸，以使得該電氣互連件電氣連接至在該第一介電層上之該電氣跡線。

Description

電子封裝體及形成電氣封裝體之方法
本發明係有關於電子封裝體及形成電氣封裝體之方法。
圖1為包括可於習知之電子封裝體4內使用之微孔1、導電襯墊2及導電跡線3的示意性俯視圖。在最為習知之電子封裝體內，雷射鑽孔用於形成微孔，該等微孔在電子封裝體中之金屬(銅)層之間提供電氣連接。
電子封裝體實際面積主要由襯墊尺寸，以及電氣跡線寬度及電氣跡線之間間距指定。襯墊尺寸通常藉由以下測定：(i)基礎uVia之尺寸；以及(ii)至襯墊對準之通孔(例如，參見圖1)。
作為一實例，在9/12 um之跡線寬度與跡線間距之情形下，襯墊直徑可為77 um，及通孔直徑為49 um。此意謂用於製造此特定組配之基礎製程必須具有14 um或14 um以下之對準能力。
需要最小化通孔尺寸以符合對更高密度之佈線的不斷增加之需求。然而，由於可靠性問題，最小化通孔尺寸可能相當具有挑戰性。
依據本發明之一實施例，係特地提出一種電子封裝體，其包含：一第一介電層，其包括在該第一介電層之一表面上形成之一電氣跡線；位於該第一介電層之該表面上之一第二介電層，其中該第二介電層包括一開口，其中該電氣跡線係位於該開口內；以及一電氣互連件，其填充該開口並且在該第二介電層之一上表面上方延伸，以使得該電氣互連件被電氣連接至位於該第一介電層上之該電氣跡線。
以下描述及圖式充分說明具體實施例，以使得熟習此項技術者能夠實踐本發明。其他實施例可併有結構、邏輯、電氣、製程及其他改變。一些實施例之部分及特徵可包括於其他實施例之部分及特徵中，或由其他實施例之部分及特徵取代。申請專利範圍中所闡述之實施例涵蓋彼等申請專利範圍之所有可用等效者。
如本申請案中所使用的諸如「水平」之定向術語係相對於平行於晶圓或基體之習知平面或表面的平面而界定，而不管晶圓或基體之定向如何。術語「垂直」指代垂直於如上文界定之水平的方向。諸如「上」、「側」(如在「側壁」中)、「更高」、「更低」、「上方」、及「下」之介詞係相對於晶圓或基體之頂表面上之習知平面或表面而界定，而不管電氣互連件或電子封裝體之定向如何。
本文所描述之電氣通孔及方法可實現在不改變有效垂直互連件區域之情形下，製造包括具有細微間距之電氣跡線之電子封裝體。在一些形式中，本文所描述之電氣通孔及方法可能能夠在封裝體中減少一個積累層，藉此降低製造電子封裝體之成本。
圖2展示說明一實例電子封裝體10之部分的示意性俯視圖及側視圖。圖3A、圖3B說明用於製作類似於圖2中所示之電子封裝體10之電子封裝體10的實例步驟。電子封裝體10包括第一介電層11，該第一介電層11包括在該第一介電層11之表面13上形成之電氣跡線12。
電子封裝體10進一步包括位於第一介電層11之表面13上之第二介電層14。第二介電層14包括開口15，以使得電氣跡線12處於開口15內。
電子封裝體10進一步包括電氣互連件16，該電氣互連件16填充開口15，且在第二介電層14之上表面17上方延伸。電氣互連件16電氣連接至位於第一介電層11上之電氣跡線12。
在圖2、圖3A、圖3B中所說明之實例形式中，電氣互連件16包括填充開口15之通孔18(例如，微孔)。通孔18電氣連接至位於第一介電層11上之電氣跡線12(如圖3B中所示，有時穿過無電極銅之層20)。
在一些形式中，電氣互連件16包括襯墊19，該襯墊19電氣連接至通孔18，且在第二介電層14之上表面17上方延伸。作為一實例，通孔18可與襯墊19整合在一起。
應注意，當從上方觀察時，儘管圖2將通孔18展示為圓形，但通孔18可具有多種形狀。通孔18的類型、尺寸及形狀將部分取決於電子封裝體10之設計(以及其他因素)。
圖4展示說明一實例電子封裝體40之部分的示意性俯視圖及側視圖。圖5說明用於製作類似於圖4中所示之電子封裝體40之電子封裝體40的實例步驟。電子封裝體40包括第一介電層41，該第一介電層41包括位於該第一介電層41之表面43上之導電襯墊42。
電子封裝體40進一步包括位於第一介電層41之表面43上之第二介電層44。第二介電層44包括非圓形開口45，以使得導電襯墊42靠近非圓形開口45。
電子封裝體40進一步包括非圓形電氣互連件46，該非圓形電氣互連件46填充非圓形開口45，且在第二介電層44之上表面47上方延伸。非圓形電氣互連件46電氣連接至位於第一介電層41上之導電襯墊42。
在圖4及5所說明之實例形式中，電氣互連件46包括填充非圓形開口45之非圓形通孔48。非圓形通孔48電氣連接至位於第一介電層41上之導電襯墊42。
在一些形式中，電氣互連件46包括非圓形襯墊49，該非圓形襯墊49電氣連接至非圓形通孔48，且在第二介電層44之上表面47上方延伸。作為一實例，非圓形通孔48可與非圓形襯墊49整合在一起。
應注意，當從上方觀察時，儘管圖4將非圓形通孔48及非圓形襯墊49展示為矩形，但非圓形通孔48及非圓形襯墊49可具有除圓形以外之多種形狀。作為一實例，非圓形通孔48可小於非圓形襯墊49。
圖6展示圖4及5中所示之電子封裝體之更大部分的俯視圖。如圖4及6中所示，非圓形襯墊49可長於及寬於非圓形通孔48。非圓形通孔48及非圓形襯墊49之類型、尺寸及形狀將部分取決於電子封裝體40之設計(以及其他因素)。
圖7為說明形成電子封裝體10之一實例方法[700]的流程圖。方法[700]包括[710]在第一介電層11上形成電氣跡線12，及[720]將第二介電層14安裝至第一介電層11上。
在一些形式中，[720]將第二介電層14安裝至第一介電層11上可包括安裝第二介電層14，該第二介電層14包括金屬遮罩，以准許第二介電層14之電漿蝕刻，從而形成非圓形開口15。作為一實例，金屬遮罩可為使用微影技術形成之銅遮罩。金屬遮罩25界定非圓形開口15，且蝕刻(例如，閃蝕)去除銅遮罩。應注意，涵蓋形成非圓形開口15之其他方法。
方法[700]進一步包括[730]在第二介電層14內形成開口15以使得電氣跡線12曝露於開口15內。在一些形式中，電漿蝕刻(例如，CF4及O2電漿之混合物)可用於在第二介電層14內形成開口15(例如，微孔)。
此外，氮化矽薄膜(參見圖3B)可被用作蝕刻終止層以防止電漿蝕刻損害電氣跡線12。氮化矽可充當電遷移障壁及非蝕刻增黏劑層。對於需要經減小之導電跡線之尺寸及更高操作頻率的多種基體架構而言，此等特性亦可合乎需要。
方法[700]進一步包括[740]在第二介電層14之上表面17上及在第二介電層14中之開口15內形成第一導電層(參見圖3A、圖3B)。作為一實例，[740]在第二介電層14之上表面17上形成第一導電層(參見圖3B)可包括在第二介電層14之上表面17上及在第二介電層14中之開口15內無電極電鍍或濺鍍(以及現今已知或將來發現之其他技術)第一導電材料。
方法[700]進一步包括[750]在第一導電層上形成第二導電層(參見圖3B)以在第二介電層14中之開口15內形成通孔18。通孔18與電氣跡線12電氣連接。在一些形式中，[750]在第一導電層上形成第二導電層可包括在第一導電材料上電解電鍍(以及現今已知或將來發現之其他技術)第二導電材料。作為一實例，在第一導電材料上電解電鍍第二導電材料可包括在第二介電層14中之開口15內形成通孔18，該通孔18電氣連接至電氣跡線12。
方法[700]進一步包括[760]圖案化第二導電層以在第二介電層14上形成與通孔18整合在一起之導電襯墊19。作為一實例，導電襯墊19可部分地藉由在第二導電材料上形成經圖案化之遮罩製造，其中該經圖案化之遮罩位於導電襯墊19上。
圖8為說明形成電子封裝體40之一實例方法[800]的流程圖。方法[800]包括[810]在第一介電層41上形成第一導電襯墊42，及[820]將第二介電層44安裝至第一介電層41上。
方法[800]進一步包括[830]在第二介電層44中形成非圓形開口45，以使得第一導電襯墊42在靠近非圓形開口45處曝露。在一些形式中，電漿蝕刻可用於在第二介電層44中形成非圓形開口45。當使用電漿蝕刻以形成非圓形開口45時，非圓形開口45之尺寸及形狀可僅由抗蝕劑分辨率及電漿蝕刻之各向異性程度限制，以使得佈線密度可顯著增加。
此外，氮化矽薄膜可用作蝕刻終止層以防止電漿蝕刻損害第一導電襯墊42。氮化矽可充當電遷移障壁及非蝕刻增黏劑層。對於需要經減小之尺寸及更高操作頻率之多種基體架構而言，此等特性可合乎需要。
方法[800]進一步包括[840]在第二介電層44之上表面47上及在第二介電層44中之非圓形開口45內形成第一導電層81(參見圖5)。作為一實例，[840]在第二介電層44之上表面47上形成第一導電層81可包括在第二介電層44之上表面47上及在第二介電層44中之非圓形開口45內無電極電鍍或濺鍍(以及現今已知或將來發現之其他技術)第一導電材料。第一導電材料電氣連接至第一導電襯墊42。
方法[800]進一步包括[850]在第一導電層81上形成第二導電層以在第二介電層44中之非圓形開口45內形成非圓形通孔48。非圓形通孔48與第一導電襯墊42電氣連接。
在一些形式中，[850]在第一導電層81上形成第二導電層可包括在第一導電材料上電解電鍍(以及現今已知或將來發現之其他技術)第二導電材料。作為一實例，在第一導電材料上電解電鍍第二導電材料可包括在第二介電層44中之非圓形開口45內形成非圓形通孔48，該非圓形通孔48電氣連接至第一導電襯墊42。
方法[800]進一步包括[860]圖案化第二導電層以在第二介電層44上形成與非圓形通孔48整合在一起之非圓形第二導電襯墊49(參見圖4及5)。作為一實例，非圓形第二導電襯墊49可部分地藉由在第二導電材料上形成經圖案化之遮罩製造，其中該經圖案化之遮罩位於第二導電襯墊49上。
在一些形式中，[820]將第二介電層44安裝至第一介電層41上可包括安裝第二介電層44，該第二介電層44包括金屬遮罩，以准許第二介電層44之電漿蝕刻，從而形成非圓形開口45。作為一實例，金屬遮罩可為使用微影技術形成之銅遮罩。金屬遮罩85界定開口45，且蝕刻(例如，閃蝕)去除銅遮罩。應注意，涵蓋形成非圓形開口45之其他方法。
在一些形式中，[820]圖案化第二導電層以在第二介電層44上形成與非圓形通孔48整合在一起之第二非圓形導電襯墊49包括形成大於非圓形通孔48之第二非圓形導電襯墊49。作為一實例，形成大於非圓形通孔48之第二非圓形導電襯墊49包括形成寬於及長於非圓形通孔48之第二非圓形導電襯墊49。
在製造電子封裝體10、40期間，所有通孔18、48及襯墊19、49經受製造變化。圖式展示在通孔18、48及襯墊19、49之間沒有任何實際未對準之情形下所製造出之電子封裝體10、40。本文所描述之電子封裝體10、40對任何通孔18、48及襯墊19、49未對準可更不敏感。本文所描述之電子封裝體10、40及方法[700]、[800]可用於多種應用中。
圖9為併有本文所描述之至少一個電子封裝體10、40及/或方法[700]、[800]之電子設備900的方塊圖。電子設備900僅為電子設備之一個實例，其中可使用本文所描述之電子封裝體10、40之形式及/或方法[700]、[800]。
電子設備900之實例包括(但不限於)個人電腦、平板電腦、行動電話、遊戲裝置、MP3或其他數位音樂播放器等。在此實例中，電子設備900包含資料處理系統，該資料處理系統包括系統匯流排902以耦接電子設備900之各種組件。系統匯流排902提供電子設備900之各種組件間的通訊鏈路，且可實施為單一匯流排、實施為匯流排之組合或以任一其他合適方式來實施。
如本文中所描述，包括本文中所描述之電子封裝體10、40及/或方法[700]、[800]中之任一者的電子總成910可耦接至系統匯流排902。電子總成910可包括任何電路或電路之組合。在一個實施例中，電子總成910包括可為任一類型之處理器912。如本文中所使用，「處理器」意謂任一類型之計算電路，諸如(但不限於)微處理器、微控制器、複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、圖形處理器、數位信號處理器(DSP)、多核處理器或任一其他類型之處理器或處理電路。
可包括於電子總成910中之其他類型之電路為常規電路、特殊應用積體電路(ASIC)或類似者，諸如用於如行動電話、平板電腦、膝上型電腦、雙向收音機及類似電子系統之無線裝置之一或多個電路(諸如，通訊電路914)。IC可執行任何其他類型之功能。
電子設備900亦可包括外部記憶體920，其又可包括適合於特定應用之一或多個記憶體元件，諸如，呈隨機存取記憶體(RAM)之形式的主記憶體922、一或多個硬碟機924及/或處置抽取式媒體926(諸如，緊密光碟(CD)、快閃記憶卡、數位視訊磁碟(DVD)及類似者)之一或多個碟機。
電子設備900亦可包括顯示裝置916、一或多個揚聲器918及鍵盤及/或控制器930，該鍵盤及/或控制器930可包括滑鼠、軌跡球、觸控式螢幕、語音辨識裝置或准許系統使用者將資訊輸入至電子設備900內及自電子設備900接收資訊的任一其他裝置。
為了更好地說明本文中揭示之方法及設備，本文中提供實施例之非限制性清單：
實例1包括一種電子封裝體。該電子封裝體包括：第一介電層，該第一介電層包括在該第一介電層之表面上形成之電氣跡線；以及位於第一介電層之表面上之第二介電層。第二介電層包括開口。電氣跡線位於開口內。電子封裝體包括電氣互連件，該電氣互連件填充開口，且在第二介電層之上表面上方延伸，以使得電氣互連件電氣連接至位於第一介電層上之電氣跡線。
實例2包括實例1之電子封裝體，其中電氣互連件包括填充開口之通孔，且電氣連接至位於第一介電層上之電氣跡線。
實例3包括實例1至2中之任一者之電子封裝體，其中電氣互連件包括電氣連接至通孔且在第二介電層之上表面上方延伸的襯墊。
實例4包括實例1至3中之任一者之電子封裝體，其中通孔與襯墊整合在一起。
實例5包括實例1至4中之任一者之電子封裝體，其中通孔為圓形，且襯墊為圓形。
實例6包括電子封裝體，該電子封裝體包括第一介電層及位於第一介電層之表面上之第二介電層，該第一介電層包括在第一介電層之表面上形成之導電襯墊。第二介電層包括非圓形開口，且導電襯墊靠近該開口。電子封裝體進一步包括非圓形電氣互連件，該電氣互連件填充非圓形開口，並在第二介電層上方延伸。非圓形電氣互連件電氣連接至導電襯墊。
實例7包括實例6之電子封裝體，其中非圓形電氣互連件包括非圓形通孔，該非圓形通孔填充非圓形開口，且電氣連接至位於第一介電層上之導電襯墊。
實例8包括實例6至7中之任一者之電子封裝體，其中非圓形電氣互連件包括位於第二介電層之上表面上之非圓形導電襯墊，其中非圓形導電襯墊電氣連接至非圓形通孔。
實例9包括實例6至8中之任一者之電子封裝體，其中非圓形通孔小於非圓形導電襯墊。
實例10包括實例6至9中之任一者之電子封裝體，其中非圓形導電襯墊寬於及長於非圓形通孔。
實例11包括一種方法。方法包括在第一介電層上形成電氣跡線，及將第二介電層安裝至第一介電層上。方法進一步包括在第二介電層中形成開口，以使得電氣跡線曝露於開口內，以及在第二介電層之上表面上及在第二介電層中之開口內形成第一導電層。方法進一步包括在第一導電層上形成第二導電層以在第二介電層中之開口內形成通孔，該開口將通孔與電氣跡線電氣連接，以及圖案化第二導電層以在第二介電層上形成與通孔整合在一起之導電襯墊。
實例12包括實例11之方法，其中在第二介電層之上表面上形成第一導電層包括在第二介電層之上表面上及在第二介電層中之開口內無電極電鍍第一導電材料，其中第一導電材料電氣連接至電氣跡線。
實例13包括實例11至12中之任一者之方法，其中在第一導電層上形成第二導電層包括在第一導電材料上電解電鍍第二導電材料。
實例14包括實例11至13中之任一者之方法，其中在第一導電材料上電解電鍍第二導電材料包括在第二介電層中之開口內形成通孔，該通孔電氣連接至電氣跡線。
實例15包括實例11至14中之任一者之方法，其中將第二介電層安裝至第一介電層上包括安裝第二介電層，該第二介電層包括金屬遮罩，以准許第二介電層之電漿蝕刻，從而形成開口。
實例16包括一種方法，該方法包括在第一介電層上形成第一導電襯墊，及將第二介電層安裝至第一介電層上。方法進一步包括在第二介電層中形成非圓形開口以使得第一導電襯墊在靠近非圓形開口處曝露，以及在第二介電層之上表面上及在第二介電層中之非圓形開口內形成第一導電層。方法進一步包括在第一導電層上形成第二導電層，以在第二介電層中之非圓形開口內形成非圓形通孔，該開口將非圓形通孔與第一導電襯墊電氣連接，及圖案化第二導電層以在第二介電層上形成與非圓形通孔整合在一起之第二非圓形導電襯墊。
實例17包括實例16之方法，其中在第二介電層之上表面上形成第一導電層包括在第二介電層之上表面上及在第二介電層中之非圓形開口內無電極電鍍第一導電材料，其中第一導電材料電氣連接至第一導電襯墊。
實例18包括實例16至17中之任一者之方法，其中在第一導電層上形成第二導電層包括在第一導電材料上電解電鍍第二導電材料以在非圓形開口內形成非圓形通孔，該非圓形開口將電氣跡線與非圓形通孔電氣連接。
實例19包括實例16至18中之任一者之方法，其中圖案化第二導電層以形成與非圓形通孔整合在一起之第二非圓形導電襯墊包括形成大於非圓形通孔之第二非圓形導電襯墊。
實例20包括實例16至19中之任一者之方法，其中形成大於非圓形通孔之第二非圓形導電襯墊包括形成寬於及長於非圓形通孔之第二非圓形導電襯墊。
此概述意欲提供本標的物之非限制性實例。不意欲提供排他性或窮盡性解釋。包括詳細描述以提供關於方法之其他資訊。
上文之詳細描述包括對隨附圖式之參考，該等隨附圖式形成詳細描述之部分。圖式藉由說明展示本發明可實踐之具體實施例。此等實施例在本文中亦稱為「實例」。此等實例可包括除所展示或描述之彼等元件之外的元件。然而，本發明人亦預期到僅提供所展示或描述之彼等元件的實例。此外，本發明人亦預期到使用相對於特定實例(或其一或多個態樣)，抑或相對於本文中所展示或描述之其他實例(或其一或多個態樣)而展示或描述之彼等元件的任何組合或排列的實例(或其一或多個態樣)。
在此文件中，如在專利文件中所常見，術語「一」獨立於「至少一個」或「一或多個」之任何其他例項或用法而用以包括一個或一個以上。在此文件中，術語「或」用以指代非排他性或使得除非另外指示，否則「A或B」包括「A而非B」、「B而非A」以及「A及B」。在此文件中，術語「包括」及「其中(in which)」被用作相應術語「包含」及「其中(wherein)」的通俗(plain-English)等效術語。又，在以下申請專利範圍中，術語「包括」及「包含」為開放式，亦即，包括除了在請求項中列舉於此術語之後的元件以外之元件的系統、裝置、物品、組合物、調配物或製程仍被認為在彼請求項之範疇內。此外，在以下申請專利範圍中，術語「第一」、「第二」及「第三」等僅用作標示，且並不意欲對其對象施加數值要求。
以上描述意欲為說明性的而非限定性的。例如，上述實例(或其一或多個態樣)可與彼此組合使用。此外，本文所描述之方法之次序可為准許製造電氣互連件及/或包括電氣互連件之封裝體的任何次序。諸如一般熟習此項技術者在審閱以上描述後可使用其他實施例。
提供發明摘要以符合37 C.F.R. §1.72(b)，從而允許讀者快速地確定技術揭示內容之本質。該摘要在具有以下理解的情況下提交：其不應用以解釋或限制申請專利範圍之範疇或意義。
又，在以上實施方式中，可將各種特徵分組在一起以簡化本發明。不應將此解釋為預期未主張之揭示特徵對任何申請專利範圍而言均為必需的。實情為，本發明標的物可在於比特定所揭示實施例之所有特徵少。因此，據此將以下申請專利範圍併入實施方式中，其中每一請求項作為一單獨實施例而獨立存在，且預期此等實施例可與彼此以各種組合或排列組合。應參考所附申請專利範圍連同此等申請專利範圍所具有的等效物之全部範圍來判定本發明之範疇。
1‧‧‧微孔
2、19‧‧‧導電襯墊
3‧‧‧導電跡線
4、10、40‧‧‧電子封裝體
11、41‧‧‧第一介電層
12‧‧‧電氣跡線
13、43‧‧‧第一介電層之表面
14、44‧‧‧第二介電層
15、45‧‧‧非圓形開口
16‧‧‧電氣互連件
17、47‧‧‧第二介電層之上表面
18‧‧‧通孔
20‧‧‧無電極銅之層
25、85‧‧‧金屬遮罩
42‧‧‧第一導電襯墊
46‧‧‧非圓形電氣互連件
48‧‧‧非圓形通孔
49‧‧‧非圓形第二導電襯墊/第二非圓形導電襯墊
81‧‧‧導電層
700、800‧‧‧方法
900‧‧‧電子設備
902‧‧‧系統匯流排
910‧‧‧電子總成
912‧‧‧處理器
914‧‧‧通訊電路
916‧‧‧顯示裝置
918‧‧‧揚聲器
920‧‧‧外部記憶體
922‧‧‧主記憶體
924‧‧‧硬碟機
926‧‧‧抽取式媒體
930‧‧‧鍵盤及/或控制器
圖1說明一實例先前技術電子封裝體。
圖2展示說明一實例電子封裝體之部分的示意性俯視圖及側視圖。
圖3A、圖3B說明用於製作類似於圖2中所示之電子封裝體之電子封裝體的實例步驟。
圖4展示說明另一實例電子封裝體之部分的示意性俯視圖及側視圖，該電子封裝體包括非圓形通孔及非圓形襯墊。
圖5說明用於製作類似於圖4中所示之電子封裝體之電子封裝體的實例步驟。
圖6為說明包括非圓形通孔及非圓形襯墊之另一實例電子封裝體的俯視圖。
圖7為說明形成電子封裝體之一實例方法的流程圖。
圖8為說明形成電子封裝體之另一實例方法的流程圖。
圖9為包括電氣互連件及/或本文所描述之電子封裝體之電子設備的方塊圖。
10‧‧‧電子封裝體
11‧‧‧第一介電層
12‧‧‧電氣跡線
13‧‧‧第一介電層之表面
14‧‧‧第二介電層
15‧‧‧非圓形開口
16‧‧‧電氣互連件
17‧‧‧第二介電層之上表面
18‧‧‧通孔

Claims (20)

  1. 一種電子封裝體，其包含： 一第一介電層，其包括在該第一介電層之一表面上形成之一電氣跡線； 位於該第一介電層之該表面上之一第二介電層，其中該第二介電層包括一開口，其中該電氣跡線係位於該開口內；以及 一電氣互連件，其填充該開口並且在該第二介電層之一上表面上方延伸，以使得該電氣互連件被電氣連接至位於該第一介電層上之該電氣跡線。
  2. 如請求項第1項之電子封裝體，其中該電氣互連件包括一通孔，其填充該開口並且被電氣連接至位於該第一介電層上之該電氣跡線。
  3. 如請求項第2項之電子封裝體，其中該電氣互連件包括一襯墊，其被電氣連接至該通孔並且在該第二介電層之該上表面上方延伸。
  4. 如請求項第3項之電子封裝體，其中該通孔與該襯墊被整合在一起。
  5. 如請求項第3項之電子封裝體，其中該通孔為圓形，且該襯墊為圓形。
  6. 一種電子封裝體，其包含： 一第一介電層，其包括在該第一介電層之一表面上形成之一導電襯墊； 在該第一介電層之該表面上之一第二介電層，其中該第二介電層包括一非圓形開口，其中該導電襯墊係靠近於該開口； 一非圓形電氣互連件，其填充該非圓形開口並且在該第二介電層上方延伸，其中該非圓形電氣互連件被電氣連接至該導電襯墊。
  7. 如請求項第6項之電子封裝體，其中該非圓形電氣互連件包括一非圓形通孔，其填充該非圓形開口並且被電氣連接至位於該第一介電層上之該導電襯墊。
  8. 如請求項第7項之電子封裝體，其中該非圓形電氣互連件包括位於該第二介電層之該上表面上之一非圓形導電襯墊，其中該非圓形導電襯墊被電氣連接至該非圓形通孔。
  9. 如請求項第8項之電子封裝體，其中該非圓形通孔係小於該非圓形導電襯墊。
  10. 如請求項第9項之電子封裝體，其中該非圓形導電襯墊係寬於及長於該非圓形通孔。
  11. 一種方法，其包含： 在一第一介電層上形成一電氣跡線； 將一第二介電層安裝至該第一介電層上； 在該第二介電層中形成一開口，以使得該電氣跡線係曝露於該開口內； 在該第二介電層之一上表面上及在該第二介電層中之該開口內形成一第一導電層； 在該第一導電層上形成一第二導電層以在該第二介電層中之該開口內形成一通孔，該開口將該通孔與該電氣跡線電氣連接；以及 圖案化該第二導電層以在該第二介電層上形成與該通孔被整合在一起之一導電襯墊。
  12. 如請求項第11項之方法，其中在該第二介電層之一上表面上形成一第一導電層包括在該第二介電層之一上表面上及在該第二介電層中之該開口內無電極電鍍一第一導電材料，其中該第一導電材料被電氣連接至該電氣跡線。
  13. 如請求項第12項之方法，其中在該第一導電層上形成一第二導電層包括在該第一導電材料上電解電鍍一第二導電材料。
  14. 如請求項第13項之方法，其中在該第一導電材料上電解電鍍一第二導電材料包括在該第二介電層中之該開口內形成被電氣連接至該電氣跡線之該通孔。
  15. 如請求項第14項之方法，其中將一第二介電層安裝至該第一介電層上包括安裝一第二介電層，其包括為了要形成該開口而用以准許該第二介電層之電漿蝕刻的一金屬遮罩。
  16. 一種方法，其包含： 在一第一介電層上形成一第一導電襯墊； 將一第二介電層安裝至該第一介電層上； 在該第二介電層中形成一非圓形開口以使得該第一導電襯墊在靠近該非圓形開口處被曝露； 在該第二介電層之一上表面上及在該第二介電層中之該非圓形開口內形成一第一導電層； 在該第一導電層上形成一第二導電層以在該第二介電層中之該非圓形開口內形成一非圓形通孔，該非圓形開口將該非圓形通孔與該第一導電襯墊電氣連接；以及 圖案化該第二導電層以在該第二介電層上形成與該非圓形通孔被整合在一起之一第二非圓形導電襯墊。
  17. 如請求項第16項之方法，其中在該第二介電層之一上表面上形成一第一導電層包括在該第二介電層之該上表面上及在該第二介電層中之該非圓形開口內無電極電鍍該第一導電材料，其中該第一導電材料被電氣連接至該第一導電襯墊。
  18. 如請求項第17項之方法，其中在該第一導電層上形成一第二導電層包括在該第一導電材料上電解電鍍一第二導電材料以在該非圓形開口內形成一非圓形通孔，該非圓形開口將該電氣跡線與該非圓形通孔電氣連接。
  19. 如請求項第18項之方法，其中圖案化該第二導電層以形成與該非圓形通孔被整合在一起之一第二非圓形導電襯墊包括形成大於該非圓形通孔之一第二非圓形導電襯墊。
  20. 如請求項第19項之方法，其中形成大於該非圓形通孔之一第二非圓形導電襯墊包括形成寬於及長於該非圓形通孔之一第二非圓形導電襯墊。
TW105121527A 2015-08-31 2016-07-07 電子封裝體及形成電氣封裝體之方法 TWI694574B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/840,979 US20170064821A1 (en) 2015-08-31 2015-08-31 Electronic package and method forming an electrical package
US14/840,979 2015-08-31

Publications (2)

Publication Number Publication Date
TW201719845A true TW201719845A (zh) 2017-06-01
TWI694574B TWI694574B (zh) 2020-05-21

Family

ID=58096365

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121527A TWI694574B (zh) 2015-08-31 2016-07-07 電子封裝體及形成電氣封裝體之方法

Country Status (3)

Country Link
US (2) US20170064821A1 (zh)
TW (1) TWI694574B (zh)
WO (1) WO2017039866A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220201852A1 (en) * 2020-12-18 2022-06-23 Rohm And Haas Electronic Materials Llc Method for manufactunring a multilayer circuit structure having embedded trace layers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265691C (zh) * 1996-12-19 2006-07-19 揖斐电株式会社 多层印刷布线板及其制造方法
US7071424B1 (en) * 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
US6287959B1 (en) * 1998-04-23 2001-09-11 Advanced Micro Devices, Inc. Deep submicron metallization using deep UV photoresist
JP2002525854A (ja) * 1998-09-10 2002-08-13 ビアシステムズ グループ、インコーポレイテッド 非円形のマイクロ孔
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
FI114585B (fi) * 2000-06-09 2004-11-15 Nokia Corp Siirtojohdin monikerrosrakenteissa
US6908787B2 (en) * 2003-07-01 2005-06-21 Stmicroelectronics, Inc. System and method for increasing the strength of a bond made by a small diameter wire in ball bonding
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
KR20100042021A (ko) * 2008-10-15 2010-04-23 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
US8749032B2 (en) * 2008-12-05 2014-06-10 Sige Semiconductor, Inc. Integrated circuit with improved transmission line structure and electromagnetic shielding between radio frequency circuit paths
JP2010199318A (ja) * 2009-02-25 2010-09-09 Kyocera Corp 配線基板及びそれを備えた実装構造体
US8445329B2 (en) * 2009-09-30 2013-05-21 Ati Technologies Ulc Circuit board with oval micro via
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
US8680684B2 (en) * 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US8759977B2 (en) * 2012-04-30 2014-06-24 International Business Machines Corporation Elongated via structures
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
US9117813B2 (en) * 2012-06-15 2015-08-25 General Electric Company Integrated circuit package and method of making same
US9576884B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TW201517709A (zh) * 2013-10-30 2015-05-01 Subtron Technology Co Ltd 基板結構及其製作方法
CN205726710U (zh) * 2014-02-07 2016-11-23 株式会社村田制作所 树脂多层基板及元器件模块
TWI591762B (zh) * 2014-06-30 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法

Also Published As

Publication number Publication date
WO2017039866A1 (en) 2017-03-09
US20170064821A1 (en) 2017-03-02
TWI694574B (zh) 2020-05-21
US20170318669A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
TWI610474B (zh) 形成磁性隨機存取記憶體蝕刻間隙壁之方法及藉由該方法所形成之結構
TWI713621B (zh) 具有可變的重分佈層厚度之半導體封裝體
TWI495416B (zh) 多層基板
US9679841B2 (en) Substrate and method of forming the same
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
TWI558288B (zh) 中介基板及其製法
US10734282B2 (en) Substrate conductor structure and method
US10448508B2 (en) Printed circuit board and semiconductor package including the same
US9633837B2 (en) Methods of providing dielectric to conductor adhesion in package structures
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
KR20160144367A (ko) 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판
TW202109778A (zh) 玻璃層板基材上之emib補塊
US20160183379A1 (en) Substrate comprising an embedded capacitor
JP2005311289A (ja) 回路接続構造体とその製造方法
CN107431022B (zh) 具有带有整体附接结构的嵌入式迹线层的微电子衬底
TW201719845A (zh) 電子封裝體及形成電氣封裝體之方法
TWI727996B (zh) 具有暴露在側壁上之導電佈線的中介件
TWI614867B (zh) 用於電子封裝體之電氣互連件
TWI522020B (zh) 透過增建程序形成電子互連件的技術
US10026691B2 (en) Package substrate having noncircular interconnects
JP2008124260A (ja) 多層配線基板及びその製造方法
TWI712347B (zh) 混合式微電子基板及其製造方法
JP2008124107A (ja) 配線基板、半導体部品及び配線基板の製造方法