TWI663522B - 印刷電路板佈線校正系統 - Google Patents

印刷電路板佈線校正系統 Download PDF

Info

Publication number
TWI663522B
TWI663522B TW107141252A TW107141252A TWI663522B TW I663522 B TWI663522 B TW I663522B TW 107141252 A TW107141252 A TW 107141252A TW 107141252 A TW107141252 A TW 107141252A TW I663522 B TWI663522 B TW I663522B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
channel
width
reference value
Prior art date
Application number
TW107141252A
Other languages
English (en)
Other versions
TW202020694A (zh
Inventor
蔡金保
夏志雄
黃信揚
蘇盈君
Original Assignee
易華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 易華電子股份有限公司 filed Critical 易華電子股份有限公司
Priority to TW107141252A priority Critical patent/TWI663522B/zh
Application granted granted Critical
Publication of TWI663522B publication Critical patent/TWI663522B/zh
Publication of TW202020694A publication Critical patent/TW202020694A/zh

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種印刷電路板佈線校正系統，用以解決習知印刷電路板的線路凹陷而降低產品可靠度的問題。係包含：一資料庫，用以儲存數種佈線圖案、各該佈線圖案的數個規格條件，及各該規格條件之基準值；及一處理模組，用以測量及修改一印刷電路板之線路圖，該處理模組耦合連接該資料庫，由該處理模組比較該線路圖，與該資料庫內的數種佈線圖案及其數個規格條件，當該規格條件超出其基準值的限制範圍時，該處理模組以數個改變條件增加一凸塊於該轉折通道之外側的圖案區塊。

Description

印刷電路板佈線校正系統
本發明係關於一種印刷電路板的製程改善技術，尤其是一種對容易產生凹陷問題之線路進行局部寬度調整的印刷電路板佈線校正系統。
印刷電路板的線路佈局（Layout）技術，已經能夠完成高密度佈線及圖案線寬細化的產品，係可以運用於微型化、輕量化及高性能化的電子商品。其中，印刷電路板的圖案製作完成後，還需要製作成底片，再經由曝光、蝕刻、印刷等流程，將線路圖案成型於基板上。
請參照第1a圖，其係一種習知的印刷電路板之線路圖案，當習知印刷電路板具有線寬細化之圖案時，在二線路之間隔距離由寬變窄且線路發生轉折的區域，線路圖案容易在蝕刻製程中遭受侵蝕，如第1b圖所示，侵蝕結果係造成線路的轉折區域產生凹陷，導致線路的線寬小於印刷電路板的線路規格，使線路的導電性不良，甚至當印刷電路板彎折使用時容易斷裂而斷路，降低產品的可靠度。
有鑑於此，習知的印刷電路板之線路佈局確實仍有加以改善之必要。
為解決上述問題，本發明的目的是提供一種印刷電路板佈線校正系統，係可以補強蝕刻製程對佈線圖案的侵蝕，以提升印刷電路板的電性測試良率。
本發明的次一目的是提供一種印刷電路板佈線校正系統，係可以應用於各種不同的佈線圖案，增加線路修改的工作範圍。
本發明的又一目的是提供一種印刷電路板佈線校正系統，係可以辨識侵蝕效果強的區域，有效進行補強校正。
本發明的印刷電路板佈線校正系統，包含：一資料庫，用以儲存數種佈線圖案、各該佈線圖案的數個規格條件，及各該規格條件之基準值，該佈線圖案係由數個圖案區塊之間形成的轉折通道，該數個規格條件係包含該轉折通道之一第一通道寬、一第二通道寬及一節距，該節距係該第二通道寬加上一邊的圖案寬度，該數個基準值係包含一節距基準值及一通道差異基準值；及一處理模組，用以測量及修改一印刷電路板之線路圖，該處理模組耦合連接該資料庫，由該處理模組比較該線路圖，與該資料庫內的數種佈線圖案及其數個規格條件，當該節距小於該節距基準值，且該第一通道寬與該第二通道寬之差值大於該通道差異基準值時，該處理模組以數個改變條件增加一凸塊於該轉折通道之外側的圖案區塊。
據此，本發明的印刷電路板佈線校正系統，藉由比較印刷電路板之佈線圖案的各該規格條件與其基準值，並依據數個改變條件修改佈線圖案，係可以避免過度蝕刻導致圖案線寬低於規格，具有確保線路功能及提升產品良率等功效。
其中，該佈線圖案係由二線路圖案之間形成的偏折通道。如此，處理模組係可以辨識需要進行校正之佈線圖案，具有提升校正效率的功效。
其中，該偏折通道之夾角大於100°。如此，處理模組係可以針對過度侵蝕的區域，具有避免頻繁校正的功效。
其中，該佈線圖案係由數個圖案區塊之間形成的T字型通道。如此，處理模組係可以辨識需要進行校正之佈線圖案，具有提升校正效率的功效。
其中，該佈線圖案係由數個圖案區塊之間形成的L型通道。如此，處理模組係可以辨識需要進行校正之佈線圖案，具有提升校正效率的功效。
其中，該節距基準值為27μm。如此，係可以限制需修改線路之尺寸條件，具有避免過度校正的功效。
其中，該通道差異基準值為7μm。如此，係可以限制需修改線路之尺寸條件，具有避免過度校正的功效。
其中，該數個改變條件係包含一凸塊厚度、一轉折通道寬及一凸塊弧角，該凸塊厚度係修改後之圖案寬度增加量，該轉折通道寬係修改後在轉折區域的通道寬度，該凸塊弧角係該凸塊之導角弧線。如此，係可以使蝕刻後的線路符合規格，具有提升產品良率的功效。
其中，該凸塊厚度為0.5μm~2μm。如此，該凸塊可以承受過度侵蝕，具有避免產生凹陷的功效。
其中，當該第二通道寬大於或等於一通道基準值時，該轉折通道寬等於該第二通道寬，當該第二通道寬小於該通道基準值時，該轉折通道寬等於該第二通道寬加上0.5μm~1.5μm。如此，係可以限制通道的內縮幅度，具有防止侵蝕效果增加的功效。
其中，該通道基準值為11μm。如此，係具有確保線路之間保持足夠距離的功效。
其中，該凸塊弧角之半徑為10~50mm。如此，係可以藉由弧角分散蝕刻效果，具有降低侵蝕的功效。
本發明的印刷電路板佈線校正系統，包含：一資料庫，用以儲存數種佈線圖案、各該佈線圖案的規格條件，及該規格條件之基準值，該佈線圖案係由導電圖案中挖空形成數個封閉的非導電區域，該規格條件係一鄰接線寬，該鄰接線寬係二相鄰的封閉區域之間的導線寬度，該基準值係一線寬基準值；及一處理模組，用以測量及修改一印刷電路板之線路圖，該處理模組耦合連接該資料庫，由該處理模組比較該線路圖，與該資料庫內的數種佈線圖案及其規格條件，當該鄰接線寬小於或等於該線寬基準值時，該修改單元以數個改變條件分別於各該封閉區域之末端增加一U型補強。
其中，該線寬基準值為18μm。如此，係可以限制需修改線路之尺寸條件，具有避免過度校正的功效。
其中，該數個改變條件係包含一厚度及一延伸長度，該厚度係修改後該封閉區域的內縮幅度，該延伸長度係該U型補強沿封閉區域側緣的延伸距離。如此，係可以使蝕刻後的線路符合規格，具有提升產品良率的功效。
其中，該厚度為0.5μm~0.85μm。如此，該U型補強可以承受過度侵蝕，具有避免產生凹陷的功效。
其中，該延伸長度為15μm~20μm。如此，係可以避免修改後的通道過窄且長，具有避免蝕刻不良的功效。
其中，該處理模組具有一辨識單元及一修改單元，該辨識單元測量該印刷電路板之線路圖，該修改單元調整該線路圖。如此，係具有分工進行分析及改善佈線的功效。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式，作詳細說明如下：
請參照第2圖所示，其係本發明印刷電路板佈線校正系統的較佳實施例，係包含一資料庫1及一處理模組2，該處理模組2耦合連接該資料庫1，該處理模組2處理印刷電路板之一線路圖G。
該資料庫1可以是以任何型式（如：電、磁、光等方式）記錄數位化資訊的儲存裝置，該資料庫1係用以儲存、擷取及分類數種佈線圖案、各該佈線圖案的數個規格條件，及各該規格條件之基準值。
請參照第3a~5a圖所示，其係印刷電路板之各種佈線圖案，如第3a圖所示，該佈線圖案可以是由二線路圖案之間形成的偏折通道，且偏折通道之夾角較佳大於100°；又，如第4a圖所示，該佈線圖案還可以是由數個圖案區塊之間形成的T字型通道；又，如第5a圖所示，該佈線圖案還可以是由數個圖案區塊之間形成的L型通道，且上述各該佈線圖案的數個規格條件係包含一第一通道寬S1、一第二通道寬S2及一節距P，該第一通道寬S1及該第二通道寬S2分別是轉折區域前後兩端的通道寬度，其中，該第一通道寬S1大於該第二通道寬S2，該節距P係該第二通道寬S2加上一邊的圖案寬度。
另外，請參照第6a圖所示，該佈線圖案係由導電圖案中挖空形成數個封閉的非導電區域，該佈線圖案的規格條件係一鄰接線寬W，該鄰接線寬W係二相鄰的封閉區域之間的導線寬度。
請參照第2圖所示，該處理模組2可以具有一辨識單元21及一修改單元22，該辨識單元21係可以測量及分析一印刷電路板之線路圖G的佈線圖案及其規格條件，該修改單元22係可以依據各該規格條件與其基準值的比較結果，以數個改變條件調整該線路圖G的佈線圖案。該處理模組2較佳具有資料處理、圖像輸出及演算等功能，如：個人電腦，如此，該處理模組2係可以與該資料庫1快速地交換數據，且即時顯示該線路圖G的修改結果，該處理模組2還可以搭載電子設計自動化（Electronic Design Automation, EDA）軟體，用以自動分析及驗證線路佈局。
請參照第2、3a~5a及3b~5b圖所示，據由前述結構，該辨識單元21找出待修改之線路圖G上的各轉折區域，並測量該第一通道寬S1、該第二通道寬S2及該節距P，再由該處理模組2比較該節距P與一節距基準值，當該節距P小於該節距基準值時，繼續將該第一通道寬S1與該第二通道寬S2之差值，與一通道差異基準值作比較，其中，該節距基準值較佳為27μm，且該通道差異基準值較佳為7μm。
請再參照第3c~5c圖所示，當該差值大於該通道差異基準值時，該修改單元22以該數個改變條件增加一凸塊於轉折區域，該凸塊較佳位於該第一通道往該第二通道轉向外側的圖案區塊，該數個改變條件係包含一凸塊厚度T、一轉折通道寬S及一凸塊弧角R，其中，該凸塊厚度T係修改後之圖案寬度增加量，該凸塊厚度T較佳為0.5μm~2μm；該轉折通道寬S係修改後在轉折區域的通道寬度，當該第二通道寬S2大於或等於一通道基準值時，該轉折通道寬S等於該第二通道寬S2，當該第二通道寬S2小於該通道基準值時，該轉折通道寬S等於該第二通道寬S2加上0.5μm~1.5μm，該通道基準值較佳為11μm；該凸塊弧角R係該凸塊於轉折區域通道側形成之導角弧線，該凸塊弧角R之半徑較佳為10~50mm。藉由增加該凸塊於容易受蝕刻液侵蝕的轉折區域，係可以避免線路圖案過度侵蝕而凹陷。另外，藉由限制該轉折通道寬S，係可以避免修改後的通道過窄而導致侵蝕效果更劇烈。又，圓頭及圓角之圖案係可以分散蝕刻液影響範圍，因此，藉由形成圓頭及圓角狀之該凸塊弧角R，係可以減緩蝕刻液的影響。
請參照第2、6a及6b圖所示，據由前述結構，該辨識單元21找出待修改之線路圖G上相鄰的數個封閉區域，並測量該鄰接線寬W，再由該處理模組2比較該鄰接線寬W與一線寬基準值，該線寬基準值較佳為18μm，請再參照第6c圖所示，當該鄰接線寬W小於或等於該線寬基準值時，該修改單元22以該數個改變條件分別於各該封閉區域之末端增加一U型補強，該數個改變條件係包含一厚度D及一延伸長度L，其中，該厚度D係修改後該封閉區域的內縮幅度，該厚度D較佳為0.5μm~0.85μm；該延伸長度L係該U型補強沿封閉區域側緣的延伸距離，該延伸長度L較佳為15μm~20μm。藉由增加該U型補強，係可以避免線路圖案過度侵蝕而凹陷。另外，藉由限制延伸長度L，係可以避免修改後的通道過窄且長，而導致蝕刻不良。
綜上所述，本發明的印刷電路板佈線校正系統，藉由比較印刷電路板之佈線圖案的各該規格條件與其基準值，並依據數個改變條件修改佈線圖案，係可以避免過度蝕刻導致圖案線寬低於規格，具有確保線路功能及提升產品良率等功效。
雖然本發明已利用上述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧資料庫
2‧‧‧處理模組
21‧‧‧辨識單元
22‧‧‧修改單元
G‧‧‧線路圖
S1‧‧‧第一通道寬
S2‧‧‧第二通道寬
P‧‧‧節距
W‧‧‧鄰接線寬
T‧‧‧凸塊厚度
S‧‧‧轉折通道寬
R‧‧‧凸塊弧角
D‧‧‧厚度
L‧‧‧延伸長度
［第1a圖］ 一種習知的印刷電路板之線路圖案。 ［第1b圖］ 如第1圖所示的蝕刻後產生凹陷之線路圖案。 ［第2圖］ 本發明一較佳實施例的系統方塊圖。 ［第3a圖］ 印刷電路板之一偏折佈線圖案。 ［第3b圖］ 本發明一較佳實施例判別第3a圖的待修改部位。 ［第3c圖］ 本發明一較佳實施例作用於第3a圖的修改後圖案。 ［第4a圖］ 印刷電路板之一T型佈線圖案。 ［第4b圖］ 本發明一較佳實施例判別第4a圖的待修改部位。 ［第4c圖］ 本發明一較佳實施例作用於第4a圖的修改後圖案。 ［第5a圖］ 印刷電路板之一L型佈線圖案。 ［第5b圖］ 本發明一較佳實施例判別第5a圖的待修改部位。 ［第5c圖］ 本發明一較佳實施例作用於第5a圖的修改後圖案。 ［第6a圖］ 印刷電路板之一封閉區域佈線圖案。 ［第6b圖］ 本發明一較佳實施例判別第6a圖的待修改部位。 ［第6c圖］ 本發明一較佳實施例作用於第6a圖的修改後圖案。

Claims (18)

  1. 一種印刷電路板佈線校正系統，包含： 一資料庫，用以儲存數種佈線圖案、各該佈線圖案的數個規格條件，及各該規格條件之基準值，該佈線圖案係由數個圖案區塊之間形成的轉折通道，該數個規格條件係包含該轉折通道之一第一通道寬、一第二通道寬及一節距，該節距係該第二通道寬加上一邊的圖案寬度，該數個基準值係包含一節距基準值及一通道差異基準值；及 一處理模組，用以測量及修改一印刷電路板之線路圖，該處理模組耦合連接該資料庫，由該處理模組比較該線路圖，與該資料庫內的數種佈線圖案及其數個規格條件，當該節距小於該節距基準值，且該第一通道寬與該第二通道寬之差值大於該通道差異基準值時，該處理模組以數個改變條件增加一凸塊於該轉折通道之外側的圖案區塊。
  2. 如申請專利範圍第1項所述之印刷電路板佈線校正系統，其中，該佈線圖案係由二線路圖案之間形成的偏折通道。
  3. 如申請專利範圍第2項所述之印刷電路板佈線校正系統，其中，該偏折通道之夾角大於100°。
  4. 如申請專利範圍第1項所述之印刷電路板佈線校正系統，其中，該佈線圖案係由數個圖案區塊之間形成的T字型通道。
  5. 如申請專利範圍第1項所述之印刷電路板佈線校正系統，其中，該佈線圖案係由數個圖案區塊之間形成的L型通道。
  6. 如申請專利範圍第1項所述之印刷電路板佈線校正系統，其中，該節距基準值為27μm。
  7. 如申請專利範圍第1項所述之印刷電路板佈線校正系統，其中，該通道差異基準值為7μm。
  8. 如申請專利範圍第1項所述之印刷電路板佈線校正系統，其中，該數個改變條件係包含一凸塊厚度、一轉折通道寬及一凸塊弧角，該凸塊厚度係修改後之圖案寬度增加量，該轉折通道寬係修改後在轉折區域的通道寬度，該凸塊弧角係該凸塊之導角弧線。
  9. 如申請專利範圍第8項所述之印刷電路板佈線校正系統，其中，該凸塊厚度為0.5μm~2μm。
  10. 如申請專利範圍第8項所述之印刷電路板佈線校正系統，其中，當該第二通道寬大於或等於一通道基準值時，該轉折通道寬等於該第二通道寬，當該第二通道寬小於該通道基準值時，該轉折通道寬等於該第二通道寬加上0.5μm~1.5μm。
  11. 如申請專利範圍第10項所述之印刷電路板佈線校正系統，其中，該通道基準值為11μm。
  12. 如申請專利範圍第8項所述之印刷電路板佈線校正系統，其中，該凸塊弧角之半徑為10~50mm。
  13. 一種印刷電路板佈線校正系統，包含： 一資料庫，用以儲存數種佈線圖案、各該佈線圖案的規格條件，及該規格條件之基準值，該佈線圖案係由導電圖案中挖空形成數個封閉的非導電區域，該規格條件係一鄰接線寬，該鄰接線寬係二相鄰的封閉區域之間的導線寬度，該基準值係一線寬基準值；及 一處理模組，用以測量及修改一印刷電路板之線路圖，該處理模組耦合連接該資料庫，由該處理模組比較該線路圖，與該資料庫內的數種佈線圖案及其規格條件，當該鄰接線寬小於或等於該線寬基準值時，該修改單元以數個改變條件分別於各該封閉區域之末端增加一U型補強。
  14. 如申請專利範圍第13項所述之印刷電路板佈線校正系統，其中，該線寬基準值為18μm。
  15. 如申請專利範圍第13項所述之印刷電路板佈線校正系統，其中，該數個改變條件係包含一厚度及一延伸長度，該厚度係修改後該封閉區域的內縮幅度，該延伸長度係該U型補強沿封閉區域側緣的延伸距離。
  16. 如申請專利範圍第15項所述之印刷電路板佈線校正系統，其中，該厚度為0.5μm~0.85μm。
  17. 如申請專利範圍第15項所述之印刷電路板佈線校正系統，其中，該延伸長度為15μm~20μm。
  18. 如申請專利範圍第1或13項所述之印刷電路板佈線校正系統，其中，該處理模組具有一辨識單元及一修改單元，該辨識單元測量該印刷電路板之線路圖，該修改單元調整該線路圖的佈線圖案。
TW107141252A 2018-11-20 2018-11-20 印刷電路板佈線校正系統 TWI663522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107141252A TWI663522B (zh) 2018-11-20 2018-11-20 印刷電路板佈線校正系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141252A TWI663522B (zh) 2018-11-20 2018-11-20 印刷電路板佈線校正系統

Publications (2)

Publication Number Publication Date
TWI663522B true TWI663522B (zh) 2019-06-21
TW202020694A TW202020694A (zh) 2020-06-01

Family

ID=67764250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141252A TWI663522B (zh) 2018-11-20 2018-11-20 印刷電路板佈線校正系統

Country Status (1)

Country Link
TW (1) TWI663522B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826751A (en) * 2006-12-06 2008-06-16 Inventec Corp PCB circuit layout method
TW201301070A (zh) * 2011-06-21 2013-01-01 United Microelectronics Corp 半導體結構以及製作半導體佈局之方法
TW201411384A (zh) * 2012-09-12 2014-03-16 Wistron Corp 印刷電路板之電路設計模擬系統及其電路設計方法
TW201702914A (zh) * 2015-03-25 2017-01-16 英特爾股份有限公司 用於使用標準元件改善在電子設計上的效能與功率的方法及設備

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200826751A (en) * 2006-12-06 2008-06-16 Inventec Corp PCB circuit layout method
TW201301070A (zh) * 2011-06-21 2013-01-01 United Microelectronics Corp 半導體結構以及製作半導體佈局之方法
TW201411384A (zh) * 2012-09-12 2014-03-16 Wistron Corp 印刷電路板之電路設計模擬系統及其電路設計方法
TW201702914A (zh) * 2015-03-25 2017-01-16 英特爾股份有限公司 用於使用標準元件改善在電子設計上的效能與功率的方法及設備

Also Published As

Publication number Publication date
TW202020694A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
JP4068541B2 (ja) 集積回路パターン検証装置と検証方法
JP3085259B2 (ja) 露光パターン及びその発生方法
CN107479331B (zh) 一种图形转角的opc修正方法
US20070034596A1 (en) Printed wiring board fabrication method, printed wiring board photomask, and program for creating a photomask
US7818709B2 (en) Circuit-pattern-data correction method and semiconductor-device manufacturing method
US9451705B2 (en) Touch panel and production method thereof
TWI663522B (zh) 印刷電路板佈線校正系統
JP5082902B2 (ja) フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク
TWI682480B (zh) 印刷電路板佈線系統
TWM584427U (zh) 印刷電路板交錯線路改善系統
US20140208283A1 (en) Dummy shoulder structure for line stress reduction
TW480697B (en) Integrated semiconductor-chip
CN113050365B (zh) 光学邻近修正方法及系统、掩模版、设备与介质
CN211959668U (zh) 卷收式电路基板
TWI710290B (zh) 電路結構及其製造方法
TWM606521U (zh) 提升印刷電路板乾膜附著力之佈局系統
TW202046837A (zh) 減少印刷電路板乾膜殘留的方法
CN109548319B (zh) 指纹识别载板及提高指纹识别载板平整度的制作方法
TWM587421U (zh) 印刷電路板之對位圖案系統
TWI850029B (zh) 分段式金手指電鍍金的方法
US11506970B2 (en) Method of forming photomask
JP2638318B2 (ja) 印刷配線板
TWI452950B (zh) 印刷電路板及其佈線方法
JP2927319B2 (ja) 配線情報加工方式
JP2000201000A (ja) 回路基板の位置決め方法及び回路基板