JP2006339481A - 接合基板の切断方法およびチップ - Google Patents
接合基板の切断方法およびチップ Download PDFInfo
- Publication number
- JP2006339481A JP2006339481A JP2005163658A JP2005163658A JP2006339481A JP 2006339481 A JP2006339481 A JP 2006339481A JP 2005163658 A JP2005163658 A JP 2005163658A JP 2005163658 A JP2005163658 A JP 2005163658A JP 2006339481 A JP2006339481 A JP 2006339481A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- substrate
- region
- chip
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
【解決手段】チップ領域24と、チップ領域を区画するスクライブ領域22とを備えた第1主面18及び第2主面19を有する第1基板12の第2主面と、第3主面26及び第4主面27を有する第2基板14の第4主面とを接合した接合基板10を、スクライブ領域に沿って切断してチップ25毎に分離するにあたり、(1)スクライブ領域の第3主面への正射影で与えられる領域に対して、ウエットエッチングを行って、第2主面を露出させることにより凹溝28を形成する工程と、(2)スクライブ領域に沿って、露出された第2主面に到達するまで、ダイシングを行って、接合基板を切断する工程とを含む。
【選択図】図2
Description
一方の主面にチップ領域を備えた基板を準備し、チップ領域を保護膜等により保護したうえで、切断予定域にウエットエッチングにより溝を形成する。そして、一方の主面側から、回転砥石(ダイシングブレード)を用いて、溝の幅よりも狭い幅で切断を行い、個々のチップを分離する(たとえば、特許文献1参照)。
一方の主面にチップ領域を備えた基板を準備し、この基板の他方の主面側からOF(オリエンテーション・フラット)に対して垂直方向にウエットエッチングを行い、一方の主面に至る分離溝を形成する。そして、一方の主面側から、回転砥石を用いて、OFに対して平行な方向に切断を行い、個々のチップを分離する(たとえば、特許文献2参照)。
一方の主面にチップ領域を備えた基板を準備し、この基板の一方の主面側からOFに対して平行な方向にハーフカットダイシングを行い、切削溝を形成する。そして、この基板の他方の主面から、この切削溝に至るまで基板全面を薄化する。最後に、他方の主面側からOFに対して垂直な方向にウエットエッチングを行うことで、個々のチップを分離する(たとえば、特許文献3参照)。
図1〜図3を参照して、この発明の実施の形態1の接合基板の切断方法について説明する。図1(A)は、接合基板の一例の要部拡大平面図である。図1(B)は、図1(A)のA−A線に沿った断面図である。図2(A)〜図2(D)は、図1(A)のB−B線に沿った要部拡大工程断面図である。図3(A)〜図3(D)は、図2(A)〜図2(D)に対応する接合基板の要部拡大工程平面図である。
続いて、図2(B)および図3(B)に示すように、接合基板10をポジ型フォトレジスト30により被覆する。
続いて、図2(C)および図3(C)に示すように、接合基板10のガラス基板側主面26から、スクライブ領域22に沿って、ウエットエッチングを行う。このウエットエッチングにより、ガラス基板14の第3主面26にSi基板12の第2主面19が露出する深さの凹溝28を形成する。よって、ウエットエッチングされた部分は、接合面16に至るまで接合基板10が薄化される。
続いて、図2(D)に示すように、接合基板10のSi基板側主面18から、スクライブ領域22の幅方向の中央部の切断線23に沿って、ダイシングブレードによるダイシングを行う。
図4および図5を参照して、この発明の実施の形態2の接合基板の切断方法について説明する。
続いて、図4(B)および図5(B)に示すように、接合基板10のSi基板側主面18から、スクライブ領域22の幅方向の中央線に沿って、ダイシングブレードによるダイシングを行う。これによりSi基板側主面18から接合面16に至るまで接合基板10が薄化されて、ガラス基板14の第4主面27が露出した凹溝42が形成される。すなわち、ダイシングブレードのSi基板12への侵入深さを100μmに調節したうえでダイシングを行うことで凹溝42が形成される。
続いて、図4(C)および図5(C)に示すように、接合基板10をポジ型フォトレジスト30により被覆する。
続いて、図4(D)に示すように、接合基板10のガラス基板側主面26から、スクライブ領域22に沿って、ウエットエッチングを行う。これにより、ガラス基板側主面26の凹溝42に対応する領域において、ガラス基板14の第4主面27に至るまで、接合基板10が薄化され、個々のチップ領域24が切断分離されたチップ25が得られる。その後、ポジ型フォトレジスト30,34をアッシング等により除去する。この作業の具体的な手順は実施の形態1の(工程1−ii)と同様である。
図6〜図7を参照して、この発明の実施の形態3の接合基板の切断方法について説明する。
図6(B)および図7(B)に示すように、接合基板10をポジ型フォトレジスト30により被覆する。より詳細には、まず、Si基板側主面18の全面をポジ型フォトレジスト30で被覆する。この作業の具体的な手順は、実施の形態1の(工程1−i)と同様である。
続いて、図6(C)および図7(C)に示すように、接合基板10のガラス基板側主面26から、スクライブ領域22に沿って、ウエットエッチングを行う。このウエットエッチングにより、エッチング予定領域43において、ガラス基板14の第3主面26にSi基板12の第2主面19が露出する深さの凹溝46を形成する。これにより、ウエットエッチングされた部分は、接合面16に至るまで接合基板10が薄化される。その後、ポジ型フォトレジスト30,34をアッシング等により除去する。この作業の具体的な手順は実施の形態1の(工程1−ii)と同様である。
続いて、図6(D)に示すように、接合基板10のSi基板側主面18から、スクライブ領域22の幅方向の中央部の切断線47に沿って、ダイシングブレードによるダイシングを行う。
12 Si基板
14 ガラス基板
16 接合面
18 第1主面(Si基板側主面)
19 第2主面
20 集積回路
20a 集積回路領域
22 スクライブ領域
23,47 切断線
24 チップ領域
25 チップ
26 第3主面(ガラス基板側主面)
27 第4主面
28,42,46,46a,46b 凹溝
30,34 ポジ型フォトレジスト
32,43 エッチング予定領域
35 凸部40に対応する領域
36 非エッチング領域
38 外縁
40 凸部
44 溝
48 肉厚部
50 線状凹凸構造
Claims (11)
- 複数のチップ領域と、複数の該チップ領域を互いに区画するスクライブ領域とが備わる第1主面、および該第1主面に対向する第2主面を有する第1基板の当該第2主面と、
第3主面および該第3主面に対向する第4主面を有する、前記第1基板よりも硬い第2基板の当該第4主面と
を接合してなる接合基板を、前記スクライブ領域に沿って、切断してチップ毎に分離するにあたり、
(1)前記スクライブ領域の前記第3主面への正射影で与えられる領域に対して、前記第3主面からウエットエッチングを行って、前記第2主面を露出させることにより前記接合基板に凹溝を形成する工程と、
(2)前記第1主面の前記スクライブ領域に沿って、前記露出された第2主面に到達するまで、ダイシングブレードによるダイシングを行って、前記接合基板を切断する工程と
を含むことを特徴とする接合基板の切断方法。 - 前記工程(1)において、前記凹溝の幅を、前記ダイシングブレードの幅より広く形成することを特徴とする請求項1に記載の接合基板の切断方法。
- 前記工程(1)において、前記ウエットエッチングで残存した前記チップ領域の非エッチング領域の外縁の凹凸形状を、該チップ領域の中心点を回転軸として、前記第1基板の第1主面に平行な平面内において前記チップ領域に回転操作を行った場合に、1回以上2回未満の回転対称性を有するように、形成するとともに、複数の前記チップ領域の前記外縁の凹凸形状を同一に形成することを特徴とする請求項2に記載の接合基板の切断方法。
- 複数のチップ領域と、複数の該チップ領域を互いに区画するスクライブ領域とが備わる第1主面、および該第1主面に対向する第2主面を有する第1基板の当該第2主面と、
第3主面および該第3主面に対向する第4主面を有する、前記第1基板よりも硬い第2基板の当該第4主面と
を接合してなる接合基板を、前記スクライブ領域に沿って、切断してチップ毎に分離するにあたり、
(1)前記第1主面から、ダイシングブレードを用いて、前記スクライブ領域に沿って、前記第4主面が露出するまでダイシングを行って、前記接合基板に凹溝を形成する工程と、
(2)前記スクライブ領域の前記第3主面への正射影で与えられる領域に対して、前記露出された第4主面に到達するまで、前記第3主面からウエットエッチングを行って前記接合基板を切断して前記チップを得る工程と
を含むことを特徴とする接合基板の切断方法。 - 前記工程(2)において、前記ウエットエッチングで残存した前記チップの非エッチング領域の外縁の凹凸形状を、該チップの中心点を回転軸として、前記第1基板の第1主面に平行な平面内において前記チップに回転操作を行った場合に、1回以上2回未満の回転対称性を有するように、形成するとともに、複数の前記チップの前記外縁の凹凸形状を同一に形成することを特徴とする請求項4に記載の接合基板の切断方法。
- 複数のチップ領域と、複数の該チップ領域を互いに区画するスクライブ領域とが備わる第1主面、および該第1主面に対向する第2主面を有する第1基板の当該第2主面と、
第3主面および該第3主面に対向する第4主面を有する、前記第1基板よりも硬い第2基板の当該第4主面と
を接合してなる接合基板を、前記スクライブ領域に沿って、切断してチップ毎に分離するにあたり、
(1)前記スクライブ領域の前記第3主面への正射影で与えられる領域に対して、前記第3主面からウエットエッチングを行って、前記第2主面が露出する凹溝を断続的に形成し、
前記スクライブ領域の前記第3主面への正射影で与えられる領域に沿って隣り合う前記凹溝同士が非エッチング領域としての肉厚部により隔てられた線状凹凸構造を形成する工程と
(2)前記第1主面から、ダイシングブレードを用いて、前記スクライブ領域に対して前記凹溝に対応する部分では前記露出した前記第2主面まで、前記肉厚部に対応する部分では前記第3主面まで、ダイシングを行って、前記接合基板を切断する工程と
を含むことを特徴とする接合基板の切断方法。 - 前記工程(1)において、前記凹溝の幅を、前記ダイシングブレードの幅より広く形成することを特徴とする請求項6に記載の接合基板の切断方法。
- 前記工程(1)において、前記チップ領域の外縁である4辺に形成された前記線状凹凸構造における前記凹溝と前記肉厚部との配列を、前記チップ領域の中心点を回転軸として、前記第1主面に平行な平面内において前記チップ領域に回転操作を行った場合に、1回以上2回未満の回転対称性を有するように、形成するとともに、複数の前記チップ領域の前記凹溝と前記肉厚部との配列を同一に形成することを特徴とする請求項7に記載の接合基板の切断方法。
- 前記配列が、前記チップ領域の4辺のそれぞれに1個ずつ設けられた前記肉厚部と、該肉厚部に隣接する前記凹溝とからなる場合、
前記肉厚部の前記スクライブ領域に沿った方向における中点を、当該肉厚部が設けられる前記チップ領域の辺の中点からずらして、前記配列を形成することを特徴とする請求項8に記載の接合基板の切断方法。 - 前記第1基板としてシリコン基板を用い、前記第2基板としてガラス基板を用い、前記ウエットエッチング用のエッチング液として、フッ酸を用いることを特徴とする請求項1〜9のいずれか一項に記載の接合基板の切断方法。
- 請求項1〜10のいずれか一項の接合基板の切断方法を用いることにより得られるチップ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163658A JP4694263B2 (ja) | 2005-06-03 | 2005-06-03 | 接合基板の切断方法 |
US11/415,148 US7358153B2 (en) | 2005-06-03 | 2006-05-02 | Method for cutting junction board, and chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163658A JP4694263B2 (ja) | 2005-06-03 | 2005-06-03 | 接合基板の切断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339481A true JP2006339481A (ja) | 2006-12-14 |
JP4694263B2 JP4694263B2 (ja) | 2011-06-08 |
Family
ID=37494697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005163658A Expired - Fee Related JP4694263B2 (ja) | 2005-06-03 | 2005-06-03 | 接合基板の切断方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7358153B2 (ja) |
JP (1) | JP4694263B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076615A (ja) * | 2013-10-07 | 2015-04-20 | 精材科技股▲ふん▼有限公司 | チップパッケージおよびそれを形成する方法 |
KR20230046518A (ko) * | 2021-09-30 | 2023-04-06 | 주식회사 에스에프에이반도체 | Cis 웨이퍼 다이싱 방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888236B2 (en) * | 2007-05-14 | 2011-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabrication methods thereof |
CN102501662B (zh) * | 2011-11-23 | 2014-04-16 | 贵州劲嘉新型包装材料有限公司 | 一种加工图片凹凸区域的方法 |
US9786643B2 (en) * | 2014-07-08 | 2017-10-10 | Micron Technology, Inc. | Semiconductor devices comprising protected side surfaces and related methods |
CN105336686B (zh) * | 2015-09-30 | 2019-10-25 | 中国电子科技集团公司第五十五研究所 | 一种复合结构SiC衬底器件的切割方法 |
CN116913773B (zh) * | 2023-09-12 | 2024-01-26 | 威海市泓淋电力技术股份有限公司 | 一种半导体芯片及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162647A (ja) * | 1990-10-25 | 1992-06-08 | Mitsubishi Electric Corp | 半導体装置 |
JPH0661345A (ja) * | 1992-06-20 | 1994-03-04 | Robert Bosch Gmbh | 接合ウェーファーの分断法 |
JPH06325991A (ja) * | 1993-05-12 | 1994-11-25 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
JPH07183255A (ja) * | 1993-12-24 | 1995-07-21 | Nippondenso Co Ltd | 接合基板の切断方法 |
JP2002231994A (ja) * | 2001-01-30 | 2002-08-16 | Kyocera Corp | Ledアレイおよびその製造方法ならびにledヘッド |
JP2005032895A (ja) * | 2003-07-10 | 2005-02-03 | Hitachi Cable Ltd | ダイシング方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05285935A (ja) | 1992-04-13 | 1993-11-02 | Sumitomo Electric Ind Ltd | 半導体基板の分割方法 |
JPH05285937A (ja) | 1992-04-13 | 1993-11-02 | Sumitomo Electric Ind Ltd | 半導体基板の分割方法 |
JPH06268060A (ja) | 1993-03-10 | 1994-09-22 | Toshiba Corp | 半導体装置の製造方法 |
US6995032B2 (en) * | 2002-07-19 | 2006-02-07 | Cree, Inc. | Trench cut light emitting diodes and methods of fabricating same |
-
2005
- 2005-06-03 JP JP2005163658A patent/JP4694263B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-02 US US11/415,148 patent/US7358153B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162647A (ja) * | 1990-10-25 | 1992-06-08 | Mitsubishi Electric Corp | 半導体装置 |
JPH0661345A (ja) * | 1992-06-20 | 1994-03-04 | Robert Bosch Gmbh | 接合ウェーファーの分断法 |
JPH06325991A (ja) * | 1993-05-12 | 1994-11-25 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
JPH07183255A (ja) * | 1993-12-24 | 1995-07-21 | Nippondenso Co Ltd | 接合基板の切断方法 |
JP2002231994A (ja) * | 2001-01-30 | 2002-08-16 | Kyocera Corp | Ledアレイおよびその製造方法ならびにledヘッド |
JP2005032895A (ja) * | 2003-07-10 | 2005-02-03 | Hitachi Cable Ltd | ダイシング方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076615A (ja) * | 2013-10-07 | 2015-04-20 | 精材科技股▲ふん▼有限公司 | チップパッケージおよびそれを形成する方法 |
KR20230046518A (ko) * | 2021-09-30 | 2023-04-06 | 주식회사 에스에프에이반도체 | Cis 웨이퍼 다이싱 방법 |
KR102688332B1 (ko) | 2021-09-30 | 2024-07-25 | 주식회사 에스에프에이반도체 | Cis 웨이퍼 다이싱 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20060276009A1 (en) | 2006-12-07 |
JP4694263B2 (ja) | 2011-06-08 |
US7358153B2 (en) | 2008-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4694263B2 (ja) | 接合基板の切断方法 | |
KR100588412B1 (ko) | 반도체 웨이퍼 분할방법 | |
KR20090038358A (ko) | 기판 개편화 방법 | |
US7405137B2 (en) | Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves | |
US20070264803A1 (en) | Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device | |
JP2009088252A (ja) | ウエハのダイシング方法および半導体チップ | |
US8030180B2 (en) | Method of manufacturing a semiconductor device | |
WO2006075725A2 (en) | Manufacturing method for semiconductor chips and semiconductor wafer | |
JP2004055852A (ja) | 半導体装置及びその製造方法 | |
JP2008006809A (ja) | シリコンノズルプレートの製造方法及びインクジェットヘッドの製造方法 | |
US20180076150A1 (en) | Semiconductor chip, semiconductor apparatus, semiconductor wafer, and semiconductor wafer dicing method | |
JP2010080769A (ja) | 半導体装置の製造方法 | |
KR101192526B1 (ko) | 웨이퍼로부터 반도체 칩을 제조하기 위한 방법 및 반도체 구성 요소 | |
JPH11274559A (ja) | 窒化ガリウム系半導体ウエハ及びその製造方法 | |
JP2005164798A (ja) | 表示パネルの製造方法 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JP2002118055A (ja) | アライメントマーク、半導体装置および半導体装置の製造方法 | |
JP2007142795A (ja) | 圧電振動片の製造方法およびアライメントマーカーの形成方法 | |
JP4214790B2 (ja) | ダイシング方法 | |
JP2006108341A (ja) | 半導体装置の製造方法、半導体装置、及び金型 | |
US20130224958A1 (en) | Through hole forming method | |
JP2004349550A (ja) | 半導体デバイス及びその製造方法 | |
JPH02305207A (ja) | 弾性表面波素子の製造方法 | |
JPH07335594A (ja) | 半導体装置および半導体装置の面取り方法 | |
JP2009289964A (ja) | 貫通配線基板、多層貫通配線基板、貫通配線基板の製造方法および多層貫通配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |