KR20000053542A - 용장 셀을 갖는 메모리 디바이스 - Google Patents

용장 셀을 갖는 메모리 디바이스 Download PDF

Info

Publication number
KR20000053542A
KR20000053542A KR1020000002588A KR20000002588A KR20000053542A KR 20000053542 A KR20000053542 A KR 20000053542A KR 1020000002588 A KR1020000002588 A KR 1020000002588A KR 20000002588 A KR20000002588 A KR 20000002588A KR 20000053542 A KR20000053542 A KR 20000053542A
Authority
KR
South Korea
Prior art keywords
redundant
memory area
memory
cell
column
Prior art date
Application number
KR1020000002588A
Other languages
English (en)
Other versions
KR100656215B1 (ko
Inventor
나가이에이이치
오노치카이
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20000053542A publication Critical patent/KR20000053542A/ko
Application granted granted Critical
Publication of KR100656215B1 publication Critical patent/KR100656215B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 용장 셀을 갖는 메모리 디바이스에 관한 것이다. 본 발명은 용장 셀로 치환해야 할 불량 셀인지의 치환 정보를 기록하는 용장 파일 메모리를 통상의 메모리 셀과 동일한 구성의 메모리 셀로 구성하여 통상의 메모리 셀로 액세스함과 동시에 용장 파일 메모리에 액세스 가능하게 한다. 또, 통상의 메모리 셀로의 액세스시에 용장 파일 메모리에 기록된 치환 정보를 동시에 판독하고, 그 치환 정보에 따라 불량 셀로부터 용장 셀로 치환한다. 본 발명은 이러한 구성을 취함으로써 용장 파일 메모리의 구성을 통상의 메모리 셀과 용장 셀과 동일하게 할 수 있기 때문에 용장 회로 구성을 간단히 할 수 있다. 또한, 용장 파일 메모리에는 통상의 메모리 셀과 동일하게 기록할 수 있기 때문에, 메모리 칩이 패키지내에 저장된 후라도 불량 셀로부터 용장 셀로의 치환과 그 치환 정보의 기록을 할 수 있는 효과가 있다.

Description

용장 셀을 갖는 메모리 디바이스{MEMORY DEVICE HAVING REDUNDANCY CELLS}
본 발명은 용장 셀을 갖는 메모리 디바이스에 관한 것으로서, 특히 용장 셀로의 치환 정보를 기록하는 용장 파일을 통상 셀과 동등한 구성으로 하여, 예컨대 웨이퍼 단계는 물론 패키지에 수납된 후에도 불량 셀을 용장 셀로 대체할 수 있는 메모리 디바이스에 관한 것이다.
반도체를 이용한 메모리 디바이스는 대용량화에 따른 불량 셀을 구제하기 위해 용장 셀을 갖는다. 컴퓨터의 캐쉬 메모리로 이용되는 DRAM은 용장 셀을 갖고, 용장 셀에 치환된 불량 셀의 어드레스 정보를 퓨즈 ROM(용장 ROM) 내에 기억한다. 그리고, 공급되는 어드레스와 용장 ROM의 기억 어드레스를 비교하여 일치하는 경우에 통상 셀로의 액세스를 금지하고 용장 셀로의 액세스를 허가한다.
한편, 반도체를 이용한 하나의 메모리 디바이스가 있다. 강유전체 재료의 잔류 분극 작용(residual polarizing action)을 이용한 강유전체 메모리(이하, FeRAM이라 한다)는 DRAM정도의 고속 기록이 가능한 비휘발성 메모리로서 주목받고 있다. DRAM의 메모리 셀과 동일하게 FeRAM측의 메모리 셀도 선택 트랜지스터와 커패시터로 이루어지는 간단한 구성이며, 장래 대용량화의 가능성을 갖는다. 커패시터의 유전체는 상기한 바와 같은 유전체 재료가 사용되고 커패시터의 전극 사이에 일정 방향의 전계를 인가하면 강유전체가 분극되고, 그 전계가 없어지더라도 잔류 분극이 남아 데이터를 기억할 수 있다. 따라서, FeRAM은 전원을 끄더라도 기억 데이터가 유지되는 비휘발성 메모리이다. 더구나, FeRAM은 현재 보급되고 있는 이이피롬(EEPROM)이나 플래쉬 메모리(flash memory)에 비해 기록이나 소거에 필요한 시간이 짧고, DRAM을 대체할 만한 대용량의 비휘발성 메모리로서 기대되고 있다.
FeRAM은 아직 개발이 시작되었을 뿐이며 현재 시점에서 그만큼 큰 용량의 디바이스는 개발되어 있지 않다. 따라서, 용장 셀과 용장 셀로의 치환 구성에 관한 제안은 없다. 그러나, 장래의 대용량화에 따른 FeRAM에서도 용장 셀 구성이 필요로 되는 것은 분명하고, 이를 위해 용장 셀과 치환 구성에 관하여 제안하는 것이 필요하다.
FeRAM이 DRAM 등과 다른 점은 다음과 같다. 첫째, 제조 프로세스가 아직 초기 단계이며, 용장 셀 구성을 될 수 있는 한 간단한 회로 구성으로 할 필요가 있다. 둘째, FeRAM은 웨이퍼 시험에 의해서 불량 셀이 검출됨과 동시에, 패키지내에 메모리 칩이 수납된 후에 행해지는 가속 시험 후에 불량 셀이 검출되는 빈도가 적지 않고, 패키지에 수납된 후에도 불량 셀을 용장 셀로 치환할 필요가 있다.
따라서, DRAM에서 채용되고 있는 레이저에 의해 절단되는 퓨즈 ROM을 용장 ROM에 사용하는 것은 메모리 셀과 다른 구조의 메모리를 용장 ROM으로서 칩 내에 형성해야 한다. 또한, 웨이퍼 단계에서밖에 불량 셀을 구제할 수 없으며, 패키지 내에 수납된 후에 불량 셀을 구제할 수는 없다.
또한, DRAM에서도 현재의 퓨즈 R0M에 의해서 용장 ROM을 구성함에 있어서, 첫째 패키지에 수납된 후에 검출된 불량 셀을 구제할 수 없다. 또, 통상의 DRAM에서 불량 셀을 포함하는 컬럼은 용장 컬럼과 치환하는 것이 일반적이다. 이러한 치환 방법에서 불량 셀이 칩내에서 분산적으로 발생한 경우, 치환 가능한 용장 컬럼의 수에 한계가 있기 때문에 구제할 수 없게 되는 경우가 있다. 따라서, 구제 확률에는 자연히 한계가 있게 된다.
본 발명의 목적은 용장 셀과 용장 셀로의 치환 정보를 기록하는 용장 파일 메모리를 간단한 구성으로 실현한 메모리 디바이스를 제공하는 것이다.
또한, 본 발명의 목적은 메모리 칩이 패키지에 수납된 후에도 불량 셀을 용장 셀로 대체할 수 있는 메모리 디바이스를 제공하는 것이다.
또한, 본 발명의 목적은 용장 셀의 구제 확률을 높인 메모리 디바이스를 제공하는 것이다.
또한, 본 발명의 목적은 용장 셀과 용장 셀로의 치환 정보를 기록하는 용장 파일 메모리를 간단한 구성으로 실현한 FeRAM을 제공하는 것이다.
또한, 본 발명의 목적은 메모리 칩이 패키지에 수납된 후에도 불량 셀을 용장 셀로 대체할 수 있는 FeRAM을 제공하는 것이다.
또한, 본 발명의 목적은 용장 셀의 구제 확률을 높인 FeRAM을 제공하는 것이다.
도 1은 본 실시예의 FeRAM의 메모리 셀 구성을 나타낸 도면.
도 2는 강유전체막의 히스테리시스 특성도.
도 3은 FeRAM의 판독 동작 파형도.
도 4는 FeRAM에서의 메모리 셀의 다른 구성예를 나타내는 도면.
도 5는 FeRAM의 판독 동작 파형도.
도 6은 FeRAM의 메모리 영역에서의 컬럼의 구성예를 나타내는 도면.
도 7은 용장 셀을 갖는 메모리 디바이스의 전체 구성도.
도 8은 제1 실시예의 메모리 디바이스를 나타낸 도면.
도 9는 제1 실시예에서의 메모리 디바이스를 나타낸 도면.
도 10은 제2 실시예에서의 메모리 디바이스를 나타낸 도면.
도 11은 제2 실시예에서의 메모리 디바이스를 나타낸 도면.
도 12는 제3 실시예에서의 메모리 디바이스를 나타낸 도면.
도 13은 제3 실시예에서의 메모리 디바이스를 나타낸 도면.
도 14는 제4 실시예에서의 메모리 디바이스를 나타낸 도면.
도 15는 제4 실시예에서의 메모리 디바이스를 나타낸 도면.
도 16은 제5 실시예에서의 메모리 디바이스를 나타낸 도면.
도 17은 제5 실시예에서의 메모리 디바이스를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
100 : 통상의 메모리 영역
102 : 컬럼 데이터 및 비교 회로
200 : 치환 정보 신호 발생부
COL0-COL7 : 통상의 메모리 영역 내 컬럼
RCOL : 용장 메모리 영역 컬럼
RFL : 용장 파일 메모리 영역
CS0-CS7 : 컬럼 선택 회로
RCS : 용장 선택 회로
S0-S7 : 치환 정보 신호
S100, S101 : 치환 신호
상기 목적을 달성하기 위해서, 본 발명은 용장 셀로 치환해야 할 불량 셀인지의 치환 정보를 기록하는 용장 파일 메모리를 통상의 메모리 셀과 동일한 구성의 메모리 셀로 구성하여, 통상의 메모리 셀로의 액세스시와 동시에 용장 파일 메모리에 액세스할 수 있게 한다. 그리고, 통상의 메모리 셀로의 액세스시에 용장 파일 메모리에 기록된 치환 정보를 동시에 판독하고, 그 치환 정보에 따라서 불량 셀로부터 용장 셀로의 치환을 행한다.
이러한 구성을 포함함으로써 용장 파일 메모리의 구성을 통상의 메모리 셀 및 용장 셀과 동일하게 할 수 있기 때문에 용장 회로 구성을 간단히 할 수 있다. 또한, 용장 파일 메모리에는 통상의 메모리 셀과 동일하게 기록할 수 있기 때문에 메모리 칩이 패키지내에 수납된 후에도 불량 셀로부터 용장 셀로의 치환과 그 치환 정보를 기록할 수 있다. 즉, 메모리 칩이 패키지내에 수납된 후에도 불량 셀을 구제할 수 있다. 또, 용장 파일 메모리에는 불량 셀인지의 치환 정보가 기록되기 때문에 그 치환 정보를 워드선마다 변경하는 것이 가능하며, 이러한 구성을 포함으로써 불량 셀단위로 용장 셀로의 치환을 할 수 있다. 따라서, 이렇게 구성하는 경우 컬럼 단위, 워드 단위로 용장 셀에 치환하는 것보다 불량 셀의 구제 확률을 높일 수 있다.
상기 목적을 달성하기 위해서, 본 발명은 통상의 메모리 영역과 용장 메모리 영역을 구비하고, 상기 통상의 메모리 영역 내의 불량 셀을 상기 용장 메모리 영역 내의 용장 셀로 치환 가능하게 한 메모리 디바이스에 있어서, 상기 통상의 메모리 영역 및 용장 메모리 영역 내의 셀과 동일한 구성의 셀을 갖고, 상기 통상의 메모리 영역 내의 액세스된 셀의 치환 정보를 기록하고, 상기 통상의 메모리 영역이 액세스될 때와 동시에 액세스되어 상기 치환 정보 신호를 출력하는 용장 파일 메모리와, 불량 셀에 대응하는 상기 치환 정보 신호에 응답하고, 통상의 메모리 영역의 선택을 금지하여 상기 용장 메모리 영역의 선택을 허가하는 선택 회로를 포함하는 것을 특징으로 한다.
상기 발명에 따르면, 치환 정보를 기록하는 용장 파일 메모리를 통상의 메모리 셀과 동일한 구성으로 할 수 있기 때문에, 특별한 용장 파일 메모리용의 ROM을 설치할 필요가 없고, 구성을 간단화할 수 있다. 또한, 메모리 칩을 패키지내에 수납한 후에도 용장 셀로의 치환과 치환 정보의 기록이 가능하다.
또, 상기 목적을 달성하기 위해서 본 발명은 통상의 메모리 영역 내의 불량 셀을 용장 메모리 영역 내의 용장 셀에 치환 가능한 메모리 디바이스에 있어서, 복수의 워드선과, 상기 워드선과 교차하는 복수의 비트선과, 상기 워드선과 비트선의 교차 위치에 배치된 복수의 셀을 갖는 메모리 영역을 구비하고, 상기 메모리 영역은 통상의 메모리 영역, 용장 메모리 영역 및 불량 셀의 치환 정보를 기록하는 용장 파일 메모리 영역을 지니고, 상기 워드선에 접속되는 불량 셀의 치환 정보가 상기 워드선에 접속되는 상기 용장 파일 메모리 영역 내의 셀에 기록되고, 상기 워드선의 선택에 응답하여 용장 파일 메모리 영역에서 치환 정보가 출력되고, 또 상기 치환 정보에 응답하여 통상의 메모리 영역의 선택을 금지하여 상기 용장 메모리 영역의 선택을 허가하는 선택 회로를 포함하는 것을 특징으로 한다.
상기 발명에 따르면, 치환 정보를 기록하는 용장 파일 메모리를 통상의 메모리 셀과 동일한 구성으로 할 수 있기 때문에, 특별한 용장 파일 메모리용의 ROM을 설치할 필요가 없고, 구성을 간단화할 수 있다. 또한, 메모리 칩이 패키지내에 수납된 후에도 용장 셀로의 치환과 치환 정보의 기록이 가능하다.
상기 발명에 있어서, 본 발명의 통상의 메모리 영역은 치환 단위마다의 복수의 컬럼을 추가로 구비하고,
상기 용장 파일 메모리 영역은 복수의 컬럼에 대응하여 설치되어 치환 여부에 대한 치환 정보를 기록하는 복수의 셀을 상기 워드선을 따라 갖고, 상기 선택 회로는 워드선의 구동에 따라서 복수의 셀로부터 출력되는 각각의 치환 정보 신호에 응답하여 대응하는 컬럼의 선택을 금지하여 상기 용장 메모리 영역 내의 컬럼 선택을 허가하는 것을 특징으로 한다.
또한, 상기 한 발명에 있어서, 본 발명의 통상의 메모리 영역은 치환 단위마다의 복수 컬럼을 구비하고, 상기 용장 파일 메모리 영역은 복수의 컬럼 중 치환되는 컬럼의 어드레스에 대한 치환 정보를 기록하는 복수의 셀을 상기 워드선을 따라구비하고,
상기 선택 회로는 워드선의 구동에 따라 복수의 셀로부터 출력되는 각각의 치환 정보 신호가 복수의 컬럼에 대한 공급 어드레스와 일치할 때, 상기 공급 어드레스에 대응하는 컬럼의 선택을 금지하고, 상기 용장 메모리내의 컬럼 선택을 허가하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시예에 대해 설명한다. 그러나, 이러한 실시예가 본 발명의 기술적 범위를 한정하는 것은 아니다.
본 발명은 강유전체막을 이용한 FeRAM에 한정되지 않고, 다른 종류의 메모리 디바이스에도 적용할 수 있지만, 이하의 실시예에서는 FeRAM을 예로 삼아 설명한다.
도 1은 본실시예의 FeRAM의 메모리 셀 구성을 나타낸 도면이다. FeRAM의 메모리 셀(MC)은 워드선(WL)과 비트선(BL)에 접속된 선택용 트랜지스터(Q)와, 강유전체막을 갖는 기억용 커패시터(CF)로 구성된다. 커패시터(CF)의 한편의 전극은 트랜지스터(Q)에 접속되고, 다른 쪽의 전극은 플레이트선(PL)에 접속된다. 트랜지스터(Q)에 접속된 비트선(BL)은 반대측의 비트선(/BL)과 함께 센스 앰프(SA)에 접속된다.
도 2는 강유전체막의 히스테리시스 특성도이다. 횡축이 강유전체막의 막방향으로 인가되는 전계(전압)을 나타내고, 종축이 분극작용에 의한 전하(Q)를 나타낸다. 도 2에 도시된 바와 같이, 점 "H2"의 상태로부터 강유전체막에 플러스 전계를 인가하면 화살표 방향을 따라서 분극의 방향이 변화되며, 점 "H3"의 상태가 되어 이후 전계가 걸리지 않게 되면, 점 "H4"의 상태로 잔류 분극을 유지한다. 또한, 점 "H4"의 상태로부터 강유전체막에 부의 전계를 인가하면 화살표 방향을 따라 분극의 방향이 변화되며, 점 "H1"의 상태가 되어 이후 전계가 걸리지 않게 되면 점 "H2"의 상태로 잔류 분극을 유지한다. 따라서, 점 "H2"의 상태를 데이터「1」의 상태, 점 "H4"의 상태를 데이터「0」의 상태로 함으로써 2치의 데이터를 기록할 수 있다.
상기한 원리를 이용하여, 도 1의 메모리 셀(MC)로의 기록은 비트선(BL)을 H레벨로 해서 플레이트선(PL)을 L레벨로 하고, 워드선(WL)을 H레벨로 해서 트랜지스터(Q)를 도통시키면, 커패시터(CF)의 강유전체막에 제1 방향의 전계가 인가되고, 예컨대 점 "H1"의 상태로 된다. 그 후, 워드선(WL)을 L레벨 해서 트랜지스터(Q)를 도통되지 않도록 하여 커패시터(CF)의 강유전체막의 전계가 없어지더라도 강유전체막은 상태 "H2"의 데이터「1」을 기억한 분극 상태를 유지한다. 또한, 비트선(BL)을 L레벨, 플레이트선(PL)을 H레벨, 워드선을 H레벨로 하여 커패시터의 강유전체막에 상기와 반대인 제2 방향의 전계를 인가하며, 그 후 워드선을 L레벨로 하면 강유전체막은 상태 "H4"의 데이터「O」을 기억한 분극 상태를 유지한다.
도 3는 FeRAM의 판독 동작 파형도이다. 도 1의 메모리 셀(MC)의 판독은 비트선(BL)을 L레벨(그라운드 레벨)로 리셋하고, 워드선(WL)을 H레벨로 하는 동시에 플레이트선(PL)도 H레벨로 함으로써 행해진다. 플레이트선(PL)을 H레벨로 한 결과, 커패시터(CF)의 강유전체막에는 상기한 데이터「0」을 기록하는 경우의 전계가 인가되고, 도 2의 상태 "H3"로 된다. 그 결과, 데이터「1」이 기억되어 있는 경우는 상태 "H2"로부터 상태 "H3"로 변화되어 큰 전하(△Q1)가 비트선(BL)에 유출된다. 또한, 데이터「0」이 기억되어 있는 경우는 상태 "H4"로부터 상태 "H3"로 변화되어 작은 전하(△Q0)가 비트선(BL)에 유출된다. 따라서, 기억 데이터를 따라 비트선(BL)의 레벨은 크게 상승하기도 하고(데이터「1」), 작게 상승하기도 한다(데이터「0」). 이 변화된 레벨은 센스 앰프(SA)가 기준 전압(Vref)과 비교함으로써 검출된다.
FeRAM은 상기한 바와 같이 파괴 판독이기 때문에, 비트선(BL)의 레벨이 H레벨 또는 L레벨로 충분히 증폭된 후에 플레이트선(PL)이 L레벨로 하강하고, 각각의 검출된 데이터에 대응하는 기록 상태의 전계가 강유전체막에 인가된다. 그 후, 워드선(WL)을 하강시킴으로써 각각의 데이터를 기억한 상태로 되돌아감으로써 재기록이 종료한다.
도 4는 FeRAM 에서의 메모리 셀의 별도의 구성예를 나타내는 도면이다. 이 예의 메모리 셀(MC)은 도 1의 셀을 한쌍으로 한 2트랜지스터·2커패시터형이다. 이런 타입의 메모리 셀(MC)의 경우는 한쌍의 커패시터(CF0, CF1)에 서로 반전하는 데이터를 기록함으로써 판독 동작시 비트선쌍 사이의 차동 전압를 이용하여 데이터를 용이하게 검출하고 있다.
도 5는 도 4의 메모리 셀의 판독 동작을 나타내는 파형도이다. 판독시에 양비트선(BL, /BL)을 L레벨로 리셋트한 후, 워드선(WL)을 H레벨에 상승시키는 동시에 플레이트선(PL)도 H레벨로 구동한다. 이에 의해, 도 3의 경우와 동일하게 하여 데이터「1」을 기억하는 커패시터(CF0)측의 비트선(BL)의 레벨은 크게 상승하는 데 대하여, 데이터「0」을 기억하는 커패시터(CF1)측의 비트선(BL)의 레벨은 근소하게 상승할 뿐이다. 이들 비트선의 전위차가 센스 앰프(SA)에 의해 검출되어 증폭된다. 이후의 재기록 동작은 상기와 동일하다.
도 6은 FeRAM의 메모리 영역에서의 컬럼의 구성예를 나타내는 도면이다. 컬럼은 8쌍의 비트선(BL0,/BL0∼BL7,/BL7)과, 복수의 워드선(WLO∼WL511)을 구비하고, 8쌍의 비트선쌍은 각각 컬럼 선택 신호(CO)에 의해 동시에 도통하는 컬럼 게이트(CL0,/CL0∼CL7,/CL7)를 통해 8쌍의 데이터 버스선(DB0,/DB0∼DB7,/DB7)에 동시에 접속된다. 비트선과 워드선과의 교차 위치에 메모리 셀(MC)이 배치된다. 플레이트선(PL0)은 짝수측 워드선(WL0)과 홀수측 워드선(WL1)에서 공용된다. 따라서, 짝수측 워드선(WL0)이 선택되는 경우 판독 데이터는 비트선(BLO) 측에 출력되어 데이터 버스선(DBO) 측에 출력된다. 또한, 짝수측 워드선(WL1)이 선택되는 경우 판독 데이터는 비트선(/BL0) 측에 출력되어 데이터 버스선(/DBO) 측에 출력된다. 따라서, 데이터 버스선쌍은 구동되는 워드선이 홀수측인지 짝수측인지에 따라 어느 일방의 출력이 유효화된다.
이상과 같이, FeRAM의 컬럼 구성은 8쌍의 비트선(BL)이 동시에 8쌍의 데이터 버스선(DB)에 접속된다. 따라서, 컬럼내에 불량 셀이 존재하는 경우는 컬럼 전체가 용장 메모리 영역 내의 컬럼과 치환된다.
FeRAM의 비트선(BL)은 판독 동작을 적절히 행하기 위하여 어느 정도 길게 하여 그 기생 용량(CBL)과 어느 정도 크게 할 필요가 있다. FeRAM의 판독 동작으로서는 전술한 바와 같이, 비트선(BL)을 플로우팅 상태로 하고 나서, 플레이트선(PL)을 L레벨로부터 H레벨로 구동하여 셀의 커패시터(CCEL)에 전계를 인가하여 도 2에 도시된 원리에 의해 정보를 판독한다. 각 셀내의 커패시터(CCEL)는 셀 트랜지스터를 통해 비트선(BL, /BL)에 접속되기 때문에, 비트선의 기생 용량(CBL)을 어느 정도 크게 하지 않으면 플레이트선(PL)의 구동에 따르는 전계를 셀 커패시터(CCEL)에 유효하게 인가할 수 없게 된다. 이러한 이유로부터 FeRAM에서는 비트선의 길이를 비교적 길게 하여 워드선의 수를 비교적 많게 하는 구성을 취하는 것이 일반적이다.
따라서, 통상의 FeRAM에서는 도 6의 컬럼이 여러 개 설치되어 컬럼 어드레스를 디코드하여 이들 컬럼을 선택한다. 비트선의 길이를 비교적 길게 한 결과, 컬럼수는 비교적 적고 워드선이나 플레이트선의 길이는 비교적 짧다. 비트선의 길이가 비교적 길고 워드선의 길이가 비교적 짧기 때문에, 복수의 불량 셀이 발생할 확률은 비트선 방향쪽이 워드선 방향보다도 높게 되는 경향이 있게 된다. 따라서, FeRAM의 메모리 디바이스에서는 이와 같은 비트선 방향의 복수의 불량 셀을 구제할 수 있는 것이 요구된다.
도 7은 용장 셀을 갖는 메모리 디바이스의 전체 구성도이다. 도 7의 메모리 디바이스는 통상의 메모리 영역내에 8개의 컬럼(COLl0∼COL7)이 설치되어 통상의 메모리 영역 내의 불량 셀을 구제하기 위한 용장 컬럼(RCOL)이 1컬럼분 설치된다. 또한, 불량 셀을 용장 셀로 대체하기 위한 치환 정보를 기록하는 용장 파일 메모리 (RFL)도 8쌍의 비트선쌍으로 이루어지는 1컬럼분의 용량을 갖는다.
도 7의 예에서는 동일한 워드선(WL)을 따라 용장 파일 메모리(RFL) 내에 치환 정보가 기록된다. 임시로, 워드선(WL0)에 대해 설명하면, 컬럼(C0L0)내의 워드선(WLO)에 접속되는 메모리 셀 중 어느 것이 불량 셀인 경우, 워드선(WLO)이 선택된 경우는 통상의 메모리 영역 내의 컬럼(C0L0)에 교대하여 용장 메모리 영역의 용장 컬럼(RCOL)이 선택된다. 그 치환을 유효하게 하기 위해서, 용장 파일 메모리 (RFL0)내의 동일한 워드선 상에 위치하여 용장 파일 메모리(RFL) 내의 컬럼(C0L0)에 대응하는 메모리 셀에 치환해야 할 것을 나타내는 치환 정보가 기록된다.
따라서, 워드선(WL0)이 선택되어 구동되면 용장 파일 메모리 영역(RFL) 내의 치환 정보를 기록하는 셀(RMCoo)가 선택되어 치환해야 할 것을 나타내는 치환 정보 신호(S0)가 용장 파일 메모리(RFL0)로부터 출력된다. 이 치환 정보 신호(S0)가 컬럼 선택 회로(CS0)에 공급되어 컬럼 선택 신호(C0)를 비선택 상태로 한다. 동시에, 치환 정보 신호(SO)가 용장 선택 회로(RCS)에도 공급되어 용장 메모리 영역의 컬럼(RCOL)의 선택 신호(RC)를 선택 상태로 한다. 그 결과, 불량 셀을 갖는 컬럼 (COL0)은 용장 메모리 영역의 컬럼(RCOL)로 치환된다.
통상의 메모리 영역의 컬럼(COLl1)내에 불량 셀이 존재하는 경우는 도 7의 예에 도시된 바와 같이, 동일한 워드선(WL1) 상에서 대응하는 용장 파일 메모리 (RFL1)내의 메모리 셀(RMC11)에 불량 셀인 것을 나타내는 치환 정보가 기록된다. 따라서, 워드선(WL1)이 선택되어 구동되면 용장 파일 메모리(RFL1) 내의 메모리 셀 (RMC11)도 선택되어 치환해야 할 것을 나타내는 치환 정보 신호(S1)가 용장 파일 메모리(RFL1)로부터 출력된다. 이 치환 정보 신호(S1)에 응답하여 컬럼 선택 회로 (CS1)는 그 컬럼의 선택을 금지하여 용장 선택 회로(RCS)는 용장 메모리 영역의 용장 컬럼(RCOL0의 선택을 허가한다.
도 7의 용장 파일 메모리 구성은 컬럼내의 불량 셀을 워드선마다 용장 메모리 영역 내의 용장 컬럼로 대체하는 것을 가능하게 한다. 또, 워드선을 선택하여 구동하면 그것에 대응하는 용장 파일 메모리로부터 치환 정보가 판독되기 때문에, 그 치환 정보 신호를 이용하여 통상의 메모리 영역의 선택을 금지함으로써 용장 메모리 영역의 선택을 허가할 수 있다. 따라서, 용장 메모리 영역에 하나의 용장 컬럼밖에 설치하지 않더라도 통상의 메모리 영역 내의 복수의 컬럼에 발생하는 불량 셀을 구제할 수 있다. 단지, 동일 워드선상에 복수의 컬럼내에 불량 셀이 발생하는 경우는 도 7의 구성예로서 구제할 수 없다. 단지, 상술한 대로 FeRAM에서는 워드선 방향이 비교적 짧고, 비트선 방향이 비교적 길기 때문에, 워드선 방향으로 복수의 불량 셀이 발생할 확률은 비트선 방향과 비교하여 낮고, 도 7의 구성이라도 충분히 불량 셀의 구제 확률을 높일 수 있다.
도 7의 용장 파일 메모리에는 치환 단위의 컬럼에 대응하여 불량 셀인가에 대한 치환 정보가 기록된다. 따라서, 용장 파일 메모리(RFL)에는 워드선 방향을 따라 8비트의 치환 정보 기록용의 메모리 셀을 설치할 필요가 있다. 그래서, 별도의 예로서는 용장 파일 메모리에 불량 셀을 갖는 컬럼 어드레스를 기록할 수도 있다. 그 경우는 통상의 메모리 영역내에 8컬럼이 존재하기 때문에, 용장 파일 메모리내에는 3비트의 어드레스를 나타내는 치환 정보가 기록된다. 이 예에 대해서는 후술한다.
도 8 및 도 9는 제1 실시예에서의 메모리 디바이스를 나타낸 도면이다. 도 8이 좌측반을, 도 9가 우측반을 각각 나타낸다. 도 8에 도시된 바와 같이 통상의 메모리 영역(100)내에는 도 6에 나타낸 컬럼이 8개(COLl0∼COL7) 설치된다. 각각의 컬럼내에는 도 6과 동일하게 8쌍의 비트선(BL0,/BL0∼BL7,/BL7)과 512개의 워드선(WL) 및 256개의 플레이트선(PL)이 설치된다. 그리고, 8쌍의 비트선은 각각의 컬럼 선택 신호(C0, C1)에 의해서 도통되는 컬럼 게이트(CL0,/CL0∼CL7,/CL7)를 통해 8쌍의 데이터 버스선(DB0,/DBO∼DB7,/DB7)에 접속된다.
또한, 컬럼 선택 회로(CSO, CS1)는 각각 컬럼 디코더(40)로부터 공급되는 컬럼 어드레스 선택 신호(CAO, CA)에 응답하여 치환 정보 신호(SO, S1)가 비치환 상태시에 컬럼 선택 신호(C0, C1)를 선택 상태로 한다. 즉, 컬럼 선택 회로(CS0)의 경우는 컬럼 어드레스 선택 신호(CAQ)가 선택 상태의 H레벨로 치환 정보 신호(SO)가 비치환 상태의 H레벨이면 NAND 게이트(10)의 출력이 L레벨이 되고, 인버터(1l)에 의해 컬럼 선택 정보(C0)가 H레벨이 되어 컬럼 게이트 트렌지스터(CLO, /CLO)가 도통된다. 또한, 컬럼 어드레스 선택 신호(CAO)가 선택 상태의 H레벨이라도 치환 정보 신호(SO)가 치환 상태의 L레벨이면 NAND 게이트(10)의 출력이 H레벨이 되고, 인버터(11)에 의해 컬럼 선택 신호(C0)가 L레벨이 되어 컬럼 게이트 트렌지스터 (CL0, CL0)가 도통되지 않으며, 컬럼(COLl0)의 출력 또는 입력(컬럼 선택)이 금지된다.
도 9에 도시된 바와 같이, 용장 메모리 영역의 용장 컬럼(RCOL)은 통상의 메모리 영역(100)내의 컬럼과 동일한 구성이다. 그리고, 이 용장 컬럼(RCOL)의 8쌍의 비트선쌍(RBL0,/RBL0∼RBL7,/RBL7)은 용장 선택 회로(RCS)의 용장 선택 신호(RC)에 응답하여 8쌍의 데이터 버스선쌍(DB∼/DB7)에 접속된다.
용장 파일 메모리(RFL)도 통상의 메모리 영역(100)내의 컬럼과 동일한 구성 이며, 8쌍의 비트선(RFBL0,/RFBL0∼RFBL7,/RFBL7)을 갖는다. 이들 비트선은 용장 파일 메모리 선택 신호(RFCL0에 응답하여 도통하는 트랜지스터를 통해 데이터 버스선에 접속된다. 이에 의해, 용장 파일 메모리로 치환 정보의 기록이 행해진다. 또한, 이들 비트선은 직접 치환 정보 신호 생성부(200)에 접속된다.
메모리 셀영역에서 짝수 워드선과 홀수 워드선이 플레이트선을 공유하여 짝수 워드선이 선택될 때 메모리 셀의 데이터는 좌측의 비트선(예컨대, RFBL0)에 출력되고, 홀수 워드선이 선택될 때 메모리 셀의 데이터는 우측의 비트선(예컨대, /RFBLO)에 출력된다. 이 때문에, 치환 정보 신호생성부(200)는 이들의 비트선 신호를 예컨대, 짝수 워드선 선택 신호(WLe)에 의해서 적절히 선택하여 치환 정보 신호(S0∼S7)를 생성한다. 이 때문에, 치환 정보 신호생성부(200)는 NAND 게이트(22, 23)와 NA 즉, 게이트(24) 및 인버터(25)를 갖는다. NAND 게이트(22, 23)는 짝수 워드선 선택 신호(WLe)에 의해서 어느 하나의 비트선의 치환 정보 신호가 선택되고, NAND 게이트(24)와 인버터(25)로 이루어지는 회로를 경유하여 치환 정보 신호(S0)가 생성된다.
임시로, 도 8의 통상의 메모리 영역의 컬럼(C0L0)에 있는 셀(MCe)가 불량 셀이라고 하면, 도 9의 용장 파일 메모리(RFL) 내의 셀(RFMCe)로 치환해야 할 것을 나타내는 H레벨이 기록된다. 그리고, 워드선(WLO)이 선택되어 구동되면 비트선 (RFBL0)에 H레벨이 판독되어 짝수 워드선 선택 신호(WLe)의 H레벨에 의해 NAND 게이트(22)의 출력이 L레벨이 되고, 치환 정보 신호(SO)는 치환 상태의 L레벨이 된다. 이 L레벨의 치환 정보 신호(S0)에 따라서 통상의 메모리 영역의 컬럼(C0LO)의 선택이 금지되기 때문에 용장 메모리 영역의 컬럼(RCOL)의 선택이 허가된다.
동일하게, 도 8의 통상의 메모리 영역의 컬럼(C0L0)에 있는 셀(MCo)이 불량 셀이라고 하면, 도 9의 용장 파일 메모리(RFL) 내의 셀(RFMCo)로 치환해야 할 것을 나타내는 H레벨이 기록된다. 그리고, 워드선(WL1)이 선택되면 짝수 워드선 선택 신호(WLe)가 L레벨이 되고, 홀수 워드선 선택 신호(WLo)가 H레벨이 되며, 동일하게 하여 치환 정보 신호(S0)가 치환 상태의 L레벨이 된다.
용장 선택 회로(RCS)는 NAND 게이트(15, 16)와 N0R 게이트(17) 및 인버터(18)에 의해 어느 하나의 치환 정보 신호(S0∼S7)가 치환 상태의 L레벨이면, 인버터(18)의 출력이 H레벨이 되며, 컬럼 선택 타이밍 신호(CL)에 응답하여 용장 선택 신호(RC)를 H레벨로 하여 용장 메모리의 판독 또는 기록을 허가한다. 치환 정보 신호(S0∼S7)가 전부 비치환 상태의 H레벨이면, 인버터(18)의 출력이 L레벨이 되고, 용장 선택 신호(RC)는 L레벨이 되어 용장 메모리의 선택은 행해지지 않는다.
이상과 같이, 제l 실시예에서는 용장 파일 메모리(RFL) 내에 치환 단위의 컬럼에 대응하여 설치된 메모리 셀내에 불량 셀인지의 정보(치환 정보)기록된다. 따라서, 통상의 메모리에 대한 워드선이 선택되어 구동되면, 그것에 따른 용장 파일 메모리로부터 기록데이터가 판독되고, 그 기록 정보에 기초하여 치환 정보 신호(S0∼S7)가 출력되어 불량 셀을 용장 셀로 치환한다.
도 10 및 도 11은 제2 실시예에서의 메모리 디바이스의 회로도이다. 동일하게, 도 10이 좌측반을, 도 11이 우측반을 각각 나타낸다. 또한, 도 8 및 9와 동일한 부분에는 동일한 인용 부호를 붙였다.
제2 실시예에 있어서, 통상의 메모리 영역, 용장 메모리 영역 및 용장 파일 메모리 영역은 제1 실시예와 동일한 구성이다. 또한, 제2 실시예에서도 용장 파일 메모리(RFL) 내의 통상의 메모리의 컬럼에 대응하는 메모리 셀에 불량 셀의 존재를 나타내는 치환 정보가 기록된다. 그리고, 치환 정보 신호 발생부(200)에 의해 대응하는 치환 정보 신호(S0)∼S7가 생성된다. 제2 실시예에 있어서, 제1 실시예와 다른 것은 용장 선택 회로(RCS)내의 NOR 게이트(17)의 출력이 치환 정보 신호(SO∼S7)를 통합한 치환 신호(S100)로서 통상의 메모리의 컬럼 선택 회로(CS0, CS1)에 공급된다. 이와 같이, 치환 정보 신호를 통합하여 치환 신호(S100)를 공급 함으로써 다수의 치환 정보 신호선을 통상의 메모리 영역에 배치할 필요가 없고, 집적도 향상에 기여할 수 있다. 그것 이외에 제2 실시예는 제1 실시예와 동일하게 동작된다.
도 12 및 도 13은 제3 실시예에서의 메모리 디바이스를 나타낸 도면이다. 도 12가 좌측반, 도 13이 우측반을 나타낸다. 제3 실시예에서 용장 파일 메모리(RFL)에는 불량 셀이 존재하는 컬럼의 어드레스 정보가 기록된다. 따라서, 제1 및 제2 실시예와 같이, 통상의 메모리 영역의 컬럼에 대응하는 메모리 셀에 불량 셀의 유무를 나타내는 치환 정보가 기록되는 것은 아니다. 따라서, 용장 파일 메모리(RFL)은 3쌍의 비트선으로 이루어지고, 그 용량은 제1 및 제2 실시예보다 작다. 즉, 제3 실시예에서는 통상의 메모리 영역의 치환 대상의 컬럼수가 많아지더라도 그다지 용장 파일 메모리의 용량을 크게 할 필요는 없다.
제3 실시예에서는 용장 파일 메모리(RFL) 내에 불량 셀을 갖는 컬럼의 어드레스 정보를 치환 정보로서 기록한다. 따라서, 워드선의 선택 및 구동에 따라 용장 파일 메모리(RFL)에서는 치환해야 할 컬럼의 어드레스가 출력된다. 그래서, 제3 실시예에서는 도 13에 도시된 바와 같이, 컬럼 디코더 및 비교 회로(102)가 설치된다. 컬럼 디코더 및 비교 회로(102)게는 컬럼 어드레스(CAdd)와 타이밍 신호(CL)가 공급되고, 치환 정보 신호 발생부(200)로부터 3비트의 치환 어드레스신호(S0∼S2)가 공급된다. 치환 정보 신호 발생부(200)는 제1 내지 제3 실시예와 같이, 짝수 워드선과 홀수 워드선에 대응하는 용장 파일 메모리의 신호를 선택한다. 그 선택 동작은 제1 실시예와 동일하다.
컬럼 디코더 및 비교 회로(102)는 컬럼 어드레스(CAdd)와 치환 정보 신호(S0, S1, S2)를 비교한다. 일치하는 경우는 컬럼 디코더 및 비교 회로(102)는 용장 어드레스 선택 신호(CAR)를 H레벨로 하고, 그 결과 용장 선택 신호(RC0)는 H레벨이 되어 용장 메모리(RC0L)는 선택 상태가 된다. 또한, 통상의 메모리로의 컬럼 어드레스 선택 신호(CA0∼CA7)를 전부 L레벨로 하고, 모든 컬럼 선택 신호(C0∼C7)가 L레벨이 되어 통상의 메모리로의 액세스는 금지된다. 불일치의 경우, 용장 어드레스 선택 신호(CAR)가 L레벨이 되고, 용장 선택 신호(RC0는 L레벨이 되어 용장 메모리(RCO)로의 액세스는 금지된다. 그리고, 컬럼 디코더 및 비교 회로(102)는 컬럼 어드레스(CAdd)를 디코드하여 선택된 컬럼 어드레스 선택 신호(CA0∼CA7)의 어느 것을 H레벨로 하여 선택된 컬럼으로의 액세스를 허가한다.
도 14 및 도 15은 제4 실시예에서의 메모리 디바이스를 나타낸 도면이다. 제4 실시예는 제2 실시예의 용장 구성을 개량한 것이다. 제2 실시예에서 용장 메모리 영역은 하나의 컬럼밖에 갖고 있지 않지만, 제4 실시예에서는 용장 메모리 영역에 2개의 용장 컬럼(RCOLO, RCOL1)을 설치하여 불량 셀의 구제 확률을 높이고 있다. 즉, 용장 컬럼(RCOLO, RCOL1)는 통상의 메모리 영역 내의 컬럼(COL0∼COL7)과 동일한 8쌍의 비트선(RBL)을 갖는다. 또한, 용장 컬럼(RCOLO, RCOLl)에 대응하여 용장 선택 회로(RCSO, RCS1)가 설치되어 각각의 용장 선택 신호(RCO, RC1)가 생성된다.
또한 이에 따른 제4 실시예에서는 용장 파일 메모리 영역이 2개의 용장 파일 컬럼(RFL0, RFL1)으로 나누어지고, 치환 신호 발생부도 2개의 발생부(200, 201)로 나누어진다. 이 발생부의 회로 구성은 제1 및 제2 실시예와 동일하다.
제4 실시예에 있어서도 제1 및 제2 실시예와 동일하게, 용장 파일 메모리 영역에 치환 단위의 컬럼에 대응하는 메모리를 설치하여 거기에 불량 셀의 유무, 즉 치환할 것인지의 치환 정보가 기록된다. 따라서, 통상의 메모리 영역이 8컬럼 (COL0∼COL7)으로 구성되는 것에 대응하여 용장 파일 컬럼(RFL0, RFL1)는 각각 4쌍씩의 비트선(RFBL)을 갖는다. 그 결과, 2개에 나누어진 용장 파일 컬럼 전체로 8개의 컬럼(COLO∼COL7) 각각에 대한 치환 정보를 기록한다.
통상의 메모리 영역 내의 컬럼(COL0∼COL3) 내에 불량 셀이 존재하는 경우는 그 정보는 용장 파일 메모리(RFL0)내의 메모리 셀에 기록된다. 그 결과, 워드선이 선택되어 구동되면, 용장 파일 메모리(RFLO) 내의 4쌍의 비트선 중 어느 것에 H레벨이 생성되고, 치환 정보 발생부(200)에 의해 치환 정보 신호(S0∼S3) 중 어느 것이 L레벨이 된다. 그리고, 용장 선택 회로(RCSO) 내의 NAND 게이트(15)의 출력이 H레벨이 되어 인버터(60)의 출력의 치환 신호(S100)를 L레벨로 하여 통상의 메모리 영역 내의 컬럼(COL0∼C0L3)의 선택을 금지한다. 또한, NAND 게이트(15)의 출력의 H레벨에 따라 컬럼 타이밍 신호(CL0)에 응답하여 제1 용장 선택 회로(RCSQ)가 제1 용장 선택 신호(RC0)를 H레벨로 하여 제1 용장 컬럼(RC0LO)를 선택한다.
통상의 메모리 영역 내의 컬럼(COL4∼COL7) 내에 불량 셀이 존재하는 경우, 그 정보는 용장 파일 메모리(RFL1)내의 메모리 셀에 기록된다. 그 후의 동작은 상기와 동일하고, 컬럼(COL4∼COL7)의 선택이 금지되어 제2 용장 컬럼(RCOL1)의 선택이 허가된다.
제4 실시예에서는 불량 셀이 컬럼(COLO∼COL3) 내와 컬럼(COL4∼COL7) 내에 각각 존재하는 경우에도 2개의 용장 컬럼(RCOL0, RCOL1)에 의해서 구제되기 때문에 불량 셀의 구제 확률을 높일 수 있다. 또한, 제4 실시예에서 치환 신호(S100∼101) 대신에 제1 실시예와 같이 치환 정보 신호(S0∼S7)를 그대로 컬럼 선택 회로(CS0∼CS7)에 공급하여도 좋다.
도 l6 및 도 17은 제5 실시예에서의 메모리 디바이스를 나타낸 도면이다. 제5 실시예에서의 메모리 디바이스는 제3 실시예를 개량한 것이다. 제5 실시예도 용장 파일 메모리에는 불량 셀이 존재하는 컬럼의 어드레스가 기록된다. 그리고, 치환 가능한 용장 메모리는 2개의 용장 컬럼(RCOL0, RCOL1)을 구비하고, 통상의 메모리 영역 내의 2개의 불량 셀을 갖는 컬럼을 구제할 수 있다. 또한, 그것에 따른 용장 파일 메모리도 2개의 용장 파일(RFLO, RFL1)을 구비하고, 각각 불량 셀을 갖는 컬럼의 컬럼 어드레스가 기록된다. 따라서, 용장 파일(RFLO, RFL1)은 각각 3비트의 어드레스가 기록될 수 있도록 3쌍의 비트선(RFBL)을 갖는다.
치환 정보 신호 발생부(200, 201)는 제3 실시예와 동일한 구성이며, 이들이 생성하는 치환 정보 신호(S0∼S3, S4∼S7)를 생성하고, 컬럼 디코더 및 비교 회로(102)에 공급한다. 컬럼 디코더 및 비교 회로(102)는 제3 실시예와 같은 기능을 갖고, 외부로부터의 컬럼 어드레스(CAdd) 및 2셋트의 치환 정보 신호(S0∼S3, S4∼S7)를 각각 비교하여 어느 하나가 일치하는 경우는 컬럼 어드레스 선택 신호 (CA0∼CA7)를 전부 L레벨로 해서 통상의 메모리의 컬럼의 선택을 금지한다. 그리고, 일치한 측의 치환 정보 신호의 셋트에 대응하는 용장 컬럼 어드레스 선택 신호(CAR0, CAR1)를 H레벨로 해서 용장 선택 회로(RCSO, RCS1)에 공급한다. 그 결과, 대응하는 용장 선택 신호(RC0, RC1)가 H레벨이 되어 어느 하나의 용장 컬럼 어드레스 신호(RCOLO, RCOL1)가 선택된다. 또한, 불일치의 경우는 외부 컬럼 어드레스(CAdd)를 디코드하여 선택되는 컬럼 어드레스 선택 신호(CA0∼CA7) 중 어느 것을 H레벨로 해서 통상의 메모리의 컬럼의 선택을 허가한다. 그 경우는 용장 선택 회로(RCSO, RCS1)에 L레벨의 용장 선택 신호(RCO, RCl)를 생성하여 용장 컬럼의 선택을 금지한다.
제5 실시예에서는 용장 파일 메모리(RFL0, RFL1)내에 불량 셀이 존재하는 컬럼의 어드레스를 기록한다. 따라서, 8개의 컬럼(COLO∼COL7) 내의 어떠한 조합에서 불량 셀이 존재하더라도 2개의 통상 컬럼까지 용장 컬럼(RCOLO, RCOL1)과 치환할 수 있다. 예컨대, 컬럼(COLO)에 불량 셀이 존재하는 경우는 용장 파일 메모리(RFL0)내에 그 어드레스「000」를 기록함으로써 컬럼(COLO)을 용장 컬럼 (RCOLO)과 치환할 수 있다. 또한, 컬럼(COL1)내에 불량 셀이 존재하는 경우는 용장 파일 메모리(RFL1)내에 그 어드레스「001」를 기록함으로써 컬럼(COL1)을 용장 컬럼(RCOL1)과 치환할 수 있다. 따라서, 제5 실시예에서는 불량 셀의 구제 확률을 제3 실시예보다 높게 할 수 있음과 동시에 제4 실시예보다도 불량 셀의 발생에 대하여 유연성 좋게 대응하여 구제할 수 있다.
상기한 실시예에서는 FeRAM을 예로 하여 설명했지만, FeRAM의 경우는 상술한 대로 워드선이 비교적 짧고, 비트선이 비교적 길기 때문에, 상기와 같이 용장 구성을 채용하는 것이 바람직하다. 단지, 이러한 용장 구성은 다른 비휘발성 메모리 인 플로팅 게이트(floating gate)를 이용한 메모리 디바이스에서도 이용할 수 있다. 또, DRAM에도 적용할 수 있다. 단지, DRAM의 경우는 용장 파일 메모리의 기록 정보가 비휘발성이 아니기 때문에 전원 기동시 등에 다른 비휘발성 메모리로부터 로딩하는 등의 구성을 필요로 한다. 또한, 상기 실시예에서는 하나의 트랜지스터와 하나의 커패시터로 이루어지는 메모리 셀 구성의 FeRAM을 설명했지만, 도 4와 같은 두 개의 트랜지스터 및 두 개의 커패시터로 이루어지는 메모리 셀 구성의 FeRAM에도 동일하게 적용할 수 있다.
상기한 5개의 실시예에 있어서, 치환해야할 불량 셀의 정보를 기록하는 용장 파일 메모리를 통상의 메모리 및 용장 메모리와 동일한 메모리 셀로 구성했다. 이에 의해, 한 종류의 메모리 셀을 제공할 뿐만 아니라 퓨즈 ROM 등을 이용하는 방식과 비교하여 메모리 디바이스의 구성을 간단히 할 수 있다. 또, 용장 파일 메모리로의 치환 정보 기록은 전기적으로 행해지기 때문에, 메모리 칩을 패키지내에 저장한 후에도 불량 셀의 구제 처치를 가능하게 한다.
상기와 같이 본 발명에 따르면, 용장 셀로의 치환 정보를 기록하는 메모리의 구성을 단순히 할 수 있다. 또한, 메모리 칩을 패키지내에 저장한 후에도 불량 셀을 구제할 수 있다.

Claims (5)

  1. 통상의 메모리 영역과 용장 메모리 영역을 갖고, 상기 통상의 메모리 영역 내의 불량 셀을 용장 메모리 영역 내의 용장 셀로 치환할 수 있는 메모리 디바이스에 있어서,
    상기 통상의 메모리 영역 및 용장 메모리 영역 내의 셀과 동일한 구성의 셀을 구비하고, 상기 통상의 메모리 영역 내의 액세스된 셀의 치환 정보를 기록하고 상기 통상의 메모리 영역이 액세스될 때와 동시에 액세스되어 상기 치환 정보 신호를 출력하는 용장 파일 메모리와;
    불량 셀에 대응하는 상기 치환 정보 신호에 응답하여 통상의 메모리 영역의 선택을 금지하고, 상기 용장 메모리 영역의 선택을 허가하는 선택 회로를 포함하는 것을 특징으로 하는 메모리 디바이스.
  2. 제1항에 있어서, 상기 통상의 메모리 영역, 용장 메모리 영역 및 용장 파일 메모리는 동시에 구동되는 워드선을 구비하고, 상기 워드선의 구동에 따라 상기 용장 파일 메모리에서 상기 치환 정보 신호가 출력되는 것인 메모리 디바이스.
  3. 제2항에 있어서, 상기 통상의 메모리 영역은 치환 단위마다의 복수의 컬럼을 구비하며, 상기 용장 파일 메모리는 복수의 컬럼에 대응하여 설치되고 치환 여부에 대한 치환 정보를 기록하는 복수의 셀을 상기 워드선에 따라 구비하고,
    상기 선택 회로는 워드선의 구동에 따라 상기 복수의 셀에서 출력되는 각각의 상기 치환 정보 신호에 응답하여 대응하는 컬럼의 선택을 금지하고 상기 용장 메모리 영역 내의 컬럼의 선택을 허가하는 것인 메모리 디바이스.
  4. 제2항에 있어서, 상기 통상의 메모리 영역은 치환 단위마다의 복수의 컬럼을 구비하며, 상기 용장 파일 메모리는 상기 복수의 컬럼 중 치환되는 컬럼의 어드레스에 대한 치환 정보를 기록하는 복수의 셀을 상기 워드선에 따라 구비하고,
    상기 선택 회로는 워드선의 구동에 따라 상기 복수의 셀에서 출력되는 치환 정보 신호가 상기 복수의 컬럼에 대한 공급 어드레스와 일치할 때, 상기 공급 어드레스에 대응하는 컬럼의 선택을 금지하고 상기 용장 메모리 영역내의 컬럼의 선택을 허가하는 것인 메모리 디바이스.
  5. 통상의 메모리 영역 내의 불량 셀을 용장 메모리 영역 내의 용장 셀로 치환할 수 있는 메모리 디바이스에 있어서,
    복수의 워드선과, 상기 워드선과 교차하는 복수의 비트선과, 상기 워드선과 비트선의 교차 위치에 배치된 복수의 셀을 갖는 메모리 영역을 구비하는데, 상기 메모리 영역은 통상의 메모리 영역, 용장 메모리 영역 및 불량 셀의 치환 정보를 기록하는 용장 파일 메모리 영역을 구비하며, 상기 워드선에 접속되는 불량 셀의 치환 정보는 상기 워드선에 접속되는 용장 파일 메모리 영역 내의 셀에 기록되고 상기 워드선의 선택에 응답해서 용장 파일 메모리 영역으로부터 상기 치환 정보가 출력되며;
    상기 치환 정보에 응답하여 통상의 메모리 영역의 선택을 금지하고 상기 용장 메모리 영역의 선택을 허가하는 선택 회로를 포함하는 것을 특징으로 하는 메모리 디바이스.
KR1020000002588A 1999-01-21 2000-01-20 용장 셀을 갖는 메모리 디바이스 KR100656215B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-13613 1999-01-21
JP11013613A JP2000215687A (ja) 1999-01-21 1999-01-21 冗長セルを有するメモリデバイス

Publications (2)

Publication Number Publication Date
KR20000053542A true KR20000053542A (ko) 2000-08-25
KR100656215B1 KR100656215B1 (ko) 2006-12-15

Family

ID=11838090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000002588A KR100656215B1 (ko) 1999-01-21 2000-01-20 용장 셀을 갖는 메모리 디바이스

Country Status (4)

Country Link
US (1) US6246616B1 (ko)
JP (1) JP2000215687A (ko)
KR (1) KR100656215B1 (ko)
TW (1) TW469427B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002008390A (ja) * 2000-06-16 2002-01-11 Fujitsu Ltd 冗長セルを有するメモリデバイス
JP4398574B2 (ja) 2000-07-19 2010-01-13 富士通マイクロエレクトロニクス株式会社 半導体記憶装置とその冗長方法
KR100753131B1 (ko) * 2000-12-30 2007-08-30 주식회사 하이닉스반도체 강유전체 메모리의 로우 리페어 장치
US6496428B2 (en) * 2001-01-19 2002-12-17 Fujitsu Limited Semiconductor memory
JP2002216491A (ja) * 2001-01-19 2002-08-02 Fujitsu Ltd 半導体メモリ
US7055074B2 (en) * 2001-04-25 2006-05-30 Hewlett-Packard Development Company, L.P. Device to inhibit duplicate cache repairs
JP2003045195A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体メモリ
JP5119563B2 (ja) * 2001-08-03 2013-01-16 日本電気株式会社 不良メモリセル救済回路を有する半導体記憶装置
KR100447224B1 (ko) * 2001-09-20 2004-09-04 주식회사 하이닉스반도체 비휘발성 강유전체 메모리 장치의 칼럼 리페어 회로
JP2003122638A (ja) 2001-10-18 2003-04-25 Fujitsu Ltd 半導体集積回路装置
US6941493B2 (en) * 2002-02-27 2005-09-06 Sun Microsystems, Inc. Memory subsystem including an error detection mechanism for address and control signals
US20030163769A1 (en) * 2002-02-27 2003-08-28 Sun Microsystems, Inc. Memory module including an error detection mechanism for address and control signals
US7017074B2 (en) * 2002-03-12 2006-03-21 Sun Microsystems, Inc. System architecture providing redundant components to improve die yields and system reliability
KR100449953B1 (ko) * 2002-05-16 2004-09-30 주식회사 하이닉스반도체 강유전체 메모리 장치의 셀어레이
US6996766B2 (en) * 2002-06-28 2006-02-07 Sun Microsystems, Inc. Error detection/correction code which detects and corrects a first failing component and optionally a second failing component
US6976194B2 (en) * 2002-06-28 2005-12-13 Sun Microsystems, Inc. Memory/Transmission medium failure handling controller and method
US6973613B2 (en) * 2002-06-28 2005-12-06 Sun Microsystems, Inc. Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure
JP3851856B2 (ja) * 2002-09-06 2006-11-29 株式会社東芝 半導体記憶装置
JP4679036B2 (ja) * 2002-09-12 2011-04-27 ルネサスエレクトロニクス株式会社 記憶装置
US6996686B2 (en) * 2002-12-23 2006-02-07 Sun Microsystems, Inc. Memory subsystem including memory modules having multiple banks
US7779285B2 (en) * 2003-02-18 2010-08-17 Oracle America, Inc. Memory system including independent isolated power for each memory module
US7530008B2 (en) * 2003-08-08 2009-05-05 Sun Microsystems, Inc. Scalable-chip-correct ECC scheme
US7188296B1 (en) 2003-10-30 2007-03-06 Sun Microsystems, Inc. ECC for component failures using Galois fields
JP3940730B2 (ja) * 2004-04-16 2007-07-04 株式会社東芝 半導体記憶装置
CN101151544B (zh) 2005-03-28 2011-08-03 株式会社半导体能源研究所 半导体器件、其制造方法、及其测量方法
US7411844B2 (en) * 2005-11-30 2008-08-12 Infineon Technologies Flash Gmbh & Co. Kg Semiconductor memory device having a redundancy information memory directly connected to a redundancy control circuit
US7996736B2 (en) * 2008-10-26 2011-08-09 Sandisk 3D Llc Bad page marking strategy for fast readout in memory
US7898859B2 (en) * 2009-06-15 2011-03-01 Micron Technology, Inc. Use of emerging non-volatile memory elements with flash memory
CN116324736A (zh) * 2020-10-08 2023-06-23 索尼半导体解决方案公司 存储器控制电路、存储器以及存储器模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346850B2 (ja) * 1993-08-25 2002-11-18 株式会社東芝 不揮発性半導体メモリ
JPH098247A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体記憶装置
JPH09128991A (ja) 1995-08-25 1997-05-16 Sharp Corp 冗長救済回路
US5959878A (en) * 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same

Also Published As

Publication number Publication date
US6246616B1 (en) 2001-06-12
TW469427B (en) 2001-12-21
KR100656215B1 (ko) 2006-12-15
JP2000215687A (ja) 2000-08-04

Similar Documents

Publication Publication Date Title
KR100656215B1 (ko) 용장 셀을 갖는 메모리 디바이스
KR100497164B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
KR100195606B1 (ko) 반도체메모리장치 및 그 구동방법
JP3916837B2 (ja) 強誘電体メモリ
US5680344A (en) Circuit and method of operating a ferrolectric memory in a DRAM mode
JP3862330B2 (ja) 半導体記憶装置
KR100603671B1 (ko) 비휘발성 메모리에 데이터를 저장하기 위한 방법
KR100284716B1 (ko) 반도체 기억 장치
JPH07114077B2 (ja) 不揮発性半導体記憶装置
US6826712B2 (en) Memory device having redundant cells
JP5119563B2 (ja) 不良メモリセル救済回路を有する半導体記憶装置
WO2018081403A1 (en) Ferroelectric random access memory (feram) array with segmented plate lines
US6992911B2 (en) Semiconductor memory device
JP3717097B2 (ja) 強誘電体メモリ
US6906943B2 (en) Ferroelectric memory device comprising extended memory unit
US6950328B2 (en) Imprint suppression circuit scheme
CA2223222C (en) Data-bit redundancy for semiconductor memories
US6421285B2 (en) Semiconductor storage device using redundancy method
TW484136B (en) Integrated memory with memory-cells and reference-cells
KR100673669B1 (ko) 메모리 셀 및 기준 셀을 포함하는 집적 메모리
JPH07254298A (ja) 半導体記憶装置
KR100351000B1 (ko) 반도체 집적회로장치
KR100439446B1 (ko) 기록 가능한 메모리 셀을 갖춘 집적 메모리의 작동 방법및 상응하는 집적 메모리
JP2006107664A (ja) 半導体記憶装置
JP2002216491A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10