KR102237398B1 - 발광 다이오드를 포함하는 광전자 디바이스 제조 방법 - Google Patents

발광 다이오드를 포함하는 광전자 디바이스 제조 방법 Download PDF

Info

Publication number
KR102237398B1
KR102237398B1 KR1020167007890A KR20167007890A KR102237398B1 KR 102237398 B1 KR102237398 B1 KR 102237398B1 KR 1020167007890 A KR1020167007890 A KR 1020167007890A KR 20167007890 A KR20167007890 A KR 20167007890A KR 102237398 B1 KR102237398 B1 KR 102237398B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
optoelectronic device
forming
Prior art date
Application number
KR1020167007890A
Other languages
English (en)
Other versions
KR20160064108A (ko
Inventor
크리스토프 부비에
에밀 포우제와스
자비에 휴곤
카를로 칼리
티파니 듀퐁
필리페 지베르
나세르 에트마니
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 알레디아 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority to KR1020217009597A priority Critical patent/KR102343220B1/ko
Publication of KR20160064108A publication Critical patent/KR20160064108A/ko
Application granted granted Critical
Publication of KR102237398B1 publication Critical patent/KR102237398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

본 발명은 광전자 디바이스를 제조하는 방법에 관한 것으로서, 제 1 면을 갖는 기판(10)을 제공하는 단계; 상기 제 1 면 상에 와이어형, 원추형 또는 원추대형 반도체 요소를 포함하는 일련의 발광 다이오드를 형성하는 단계; 상기 발광 다이오드를 캡슐화하는 층(40)으로 상기 제 1 면의 전부를 피복하는 단계; 상기 기판으로부터 절연되는, 그리고 상기 제 2 면으로부터 적어도 상기 제 1 면까지 상기 기판을 통해 연장되는 전도성 요소(56)를 형성하는 단계; 상기 기판의 두께를 감소시키는 단계; 및 각각의 세트의 발광 다이오드를 분리하기 위해 얻어진 구조물을 절단하는 단계의 연속 단계를 포함한다.

Description

발광 다이오드를 포함하는 광전자 디바이스 제조 방법{METHOD FOR PRODUCING OPTOELECTRONIC DEVICES COMPRISING LIGHT-EMITTING DIODES}
본 출원에서 참조된 프랑스 출원 FR13/59413의 우선권을 주장한다.
본 발명은 일반적으로 반도체 재료에 기초한 광전자 디바이스의 제조 방법에 관한 것이다. 본 발명은 더 구체적으로 3 차원 요소, 특히 반도체 마이크로와이어 또는 나노와이어에 의해 형성되는 발광 다이오드를 포함하는 광전자 디바이스의 제조 방법에 관한 것이다. "발광 다이오드를 포함하는 광전자 디바이스"라는 용어는 전기 신호를 전자기 복사로 변환시킬 수 있는 디바이스, 특히 전자기 복사, 특히 광의 방출에 사용되는 디바이스를 표시한다. 발광 다이오드를 형성할 수 있는 3 차원 요소의 실시예는 이하 III-V 화합물이라고 부르는 적어도 하나의 III족 원소 및 하나의 V족 원소(예를 들면, 갈륨 질화물 GaN)를 주로 포함하거나, 이하 II-VI 화합물이라고 부르는 적어도 하나의 II족 원소 및 하나의 VI족 원소(예를 들면, 아연 산화물 ZnO)를 주로 포함하는 화합물에 기초한 반도체 재료를 포함하는 마이크로와이어 또는 나노와이어이다.
3 차원 요소, 특히 반도체 마이크로와이어 또는 나노와이어는 일반적으로 기판 상에 형성되고, 다음에 이것은 개별 광전자 디바이스를 형성하도록 소잉(sawing)된다. 다음에 각각의 광전자 디바이스는 특히 이 3 차원 요소를 보호하기 위해 패키지 내에 배치된다. 이 패키지는 지지체, 예를 들면, 인쇄 회로에 부착될 수 있다.
이러한 광전자 디바이스 제조 방법의 단점은 3 차원 반도체 요소를 보호하는 단계가 각각의 광전자 디바이스에 대해 개별적으로 수행되어야 한다는 것이다. 더욱이, 패키지의 부피가 발광 다이오드를 포함하는 광전자 디바이스의 활성 영역에 비해 상당히 클 수 있다.
따라서, 일 실시형태의 목적은 발광 다이오드, 특히 마이크로와이어 또는 나노와이어를 구비하는 이전에 설명된 광전자 디바이스의 단점 중 적어도 일부를 극복하는 것이다.
일 실시형태의 다른 목적은 발광 다이오드를 포함하는 광전자 디바이스의 개별적인 보호 패키지를 억제하는 것이다.
일 실시형태의 다른 목적은 산업적 규모 및 낮은 비용으로 제조될 수 있는 반도체 재료로 제조되는 발광 다이오드를 포함하는 광전자 디바이스를 위한 것이다.
따라서, 일 실시형태는 광전자 디바이스를 제조하는 방법을 제공하고, 이 방법은:
(a) 제 1 표면을 포함하는 기판을 제공하는 단계;
(b) 상기 제 1 표면 상에 원추형 또는 테이퍼형, 와이어 형상의 반도체 요소를 포함하는 발광 다이오드의 어셈블리를 형성하는 단계;
(c) 각각의 발광 다이오드의 어셈블리를 위해 상기 어셈블리의 각각의 발광 다이오드를 피복하는 전극층 및 상기 어셈블리의 상기 발광 다이오드의 주위에서 상기 전극층을 피복하는 전도층을 형성하는 단계;
(d) 상기 발광 다이오드를 캡슐화하는 층의 전체의 제 1 표면을 피복하는 단계;
(e) 상기 기판 두께를 감소시키는 단계 - 상기 기판은 단계 (e) 후에 제 1 표면의 반대측의 제 2 표면을 포함함 -;
(f) 상기 기판으로부터 절연되고, 상기 제 2 표면으로부터 적어도 상기 제 1 표면까지 상기 기판을 횡단하는 전도성 요소를 형성하는 단계 - 상기 전도성 요소는 상기 전도층과 접촉됨 -;
(g) 상기 제 2 표면 상에 상기 기판과 접촉하는 적어도 하나의 제 1 전도성 패드를 형성하는 단계; 및
(h) 각각의 발광 다이오드의 어셈블리를 분리시키기 위해 얻어진 구조물을 절단하는 단계의 연속 단계를 포함한다.
일 실시형태에 따르면, 이 방법은 단계 (f)에서 상기 제 2 표면 상에 상기 전도성 요소와 접촉하는 적어도 하나의 제 2 전도성 패드를 형성하는 단계를 포함한다.
일 실시형태에 따르면, 이 방법은 상기 기판으로부터 절연되고, 상기 제 2 표면으로부터 적어도 상기 제 1 표면까지 상기 기판을 횡단하고, 상기 발광 다이오드 중 적어도 하나의 베이스와 접촉하는 적어도 하나의 추가의 전도성 요소를 형성하는 단계를 포함한다.
일 실시형태에 따르면, 상기 전도성 요소를 형성하는 단계는, 상기 단계 (e) 후에, 상기 제 2 표면으로부터 상기 기판 내에 개구를 에칭하는 단계, 상기 개구의 적어도 측벽 상에 절연층을 형성하는 단계, 및 상기 절연층을 피복하는 전도층을 형성하는 단계, 또는 전도성 재료로 상기 개구를 충전시키는 단계를 연속적으로 포함한다.
일 실시형태에 따르면, 상기 전도성 요소를 형성하는 단계는, 상기 단계 (b) 전에, 기판 두께의 일부를 가로질러 상기 제 1 표면으로부터 상기 기판 내에 개구를 형성하는 단계를 포함하고, 상기 개구는 기판의 두께를 감소시키는 단계 후에 상기 제 2 표면 상에 개방된다.
일 실시형태에 따르면, 전극층과 전도층이 상기 개구 내에 더 형성된다.
일 실시형태에 따르면, 이 방법은 상기 단계 (b) 전에 상기 개구의 적어도 측벽 상에 절연 부분을 형성하는 단계 및 전도성 재료로 상기 개구를 충전하는 단계를 포함한다.
일 실시형태에 따르면, 단계 (e)에서, 기판이 완전히 제거된다.
일 실시형태에 따르면, 이 방법은 각각의 발광 다이오드의 어셈블리를 위해 상기 어셈블리의 다이오드의 베이스와 접촉하는 적어도 하나의 전도층을 침착시키는 단계를 더 포함한다.
일 실시형태에 따르면, 이 방법은, 상기 단계 (e) 전에, 상기 발광 다이오드를 캡슐화하는 상기 층에 지지체를 부착하는 단계를 포함한다.
일 실시형태에 따르면, 발광 다이오드를 캡슐화하는 층은 발광 다이오드들 사이에 형광물질을 포함한다.
일 실시형태에 따르면, 이 방법은 상기 발광 다이오드를 캡슐화하는 상기 층을 피복하거나 또는 상기 지지체를 피복하는 형광물질의 층을 형성하는 단계를 포함한다.
일 실시형태에 따르면, 이 방법은 상기 발광 다이오드를 캡슐화하는 층과 상기 발광 다이오드에 의해 방출되는 광선을 전송할 수 있고, 상기 형광물질에 의해 방출되는 광선을 반사할 수 있는 상기 형광물질 층 사이에 층을 형성하는 단계를 포함한다.
일 실시형태에 따르면, 이 방법은 상기 발광 다이오드를 캡슐화하는, 그리고 상기 발광 다이오드의 높이보다 50%만큼 더 높은 높이를 갖는 상기 층과 상기 기판 사이에서 상기 발광 다이오드의 주위에 반사체를 형성하는 단계를 포함한다.
전술한 그리고 기타의 특징과 장점은 이하의 첨부한 도면과 관련된 특정 실시형태의 비제한적 설명에서 상세히 설명된다.
도 1은 외면 상에 형성된 마이크로와이어 또는 나노와이어를 포함하는 복수의 광전자 디바이스를 갖는 반도체 기판 웨이퍼의 일 실시예의 단순화된 부분 평면도이고;
도 2a 내지 도 2f는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 일 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
도 3a 및 도 3b는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
도 4 및 도 5는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태에 의해 얻어지는 구조의 단순화된 부분 단면도이고;
도 6a 내지 도 6c는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
도 7a 및 도 7b는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
도 8 내지 도 10은 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태에 의해 얻어지는 구조의 단순화된 부분 단면도이고;
도 11a 내지 도 11d는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
도 12a 내지 도 12e는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
도 13은 기판의 소잉 전에 기판 웨이퍼 상에 형성되는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스의 일 실시형태의 단순화된 부분 단면도이고;
도 14는 도 13의 광전자 디바이스의 단순화된 부분 평면도이고;
도 15 내지 도 27은 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스의 실시형태의 단순화된 부분 단면도이다.
명확히 하기 위해, 동일한 요소는 다양한 도면에서 동일한 참조 번호로 표시되었고, 더욱이 전자 회로의 도면에서 통상적인 바와 같이 다양한 도면은 축척에 따르지 않는다. 더욱이, 본 설명의 이해에 유용한 요소만이 도시되었고, 설명된다. 특히, 이하에서 설명되는 광전자 디바이스 제어 수단은 본 기술분야의 당업자의 능력의 범위 내에 있으므로 설명되지 않는다.
이하의 설명에서, 다른 지적이 없는 경우, 용어 "실질적으로", "대략", 및 "약"은 "10% 내까지"를 의미한다. 더욱이, "어떤 재료로 주로 형성되는 화합물" 또는 "어떤 재료에 기초한 화합물"은 화합물이 상기 재료의 95% 이상의 비율을 포함하는 것을 의미하고, 이 비율이 99%를 초과하는 것이 우선적이다.
본 설명은 3 차원 요소, 예를 들면, 마이크로와이어, 나노와이어, 원추형 요소, 또는 테이퍼형 요소를 포함하는 광전자 디바이스에 관한 것이다. 이하의 설명에서, 실시형태는 마이크로와이어 또는 나노와이어를 포함하는 광전자 디바이스에 대해 설명된다. 그러나, 이들 실시형태는 마이크로와이어 또는 나노와이어 이외의 3 차원 요소, 예를 들면, 피라미드 형상의 3 차원 요소를 위해 구현될 수도 있다.
용어 "마이크로와이어" 또는 "나노와이어"는 5 nm 내지 2.5 μm, 바람직하게는 50 nm 내지 2.5 μm의 범위의 단차원(minor dimension)이라고 부르는 적어도 2 개의 차원 및 최대 단차원의 적어도 1 배, 바람직하게는 적어도 5 배, 더 바람직하게는 적어도 10 배인 장차원(major dimension)이라고 부르는 제 3 차원을 갖는 우선적인 방향을 따라 세장 형상을 갖는 3 차원 구조물을 나타낸다. 특정의 실시형태에서, 이 단차원은 대략 1 μm 이하, 바람직하게는 100 nm 내지 1 μm의 범위, 더 바람직하게는 100 nm 내지 300 nm의 범위일 수 있다. 특정의 실시형태에서, 각각의 마이크로와이어 또는 나노와이어의 높이는 500 nm 이상, 바람직하게는 1 μm 내지 50 μm의 범위일 수 있다.
이하의 설명에서, 용어 "와이어"는 "마이크로와이어 또는 나노와이어"를 의미하는 것으로 사용된다. 바람직하게, 와이어의 우선 방향에 수직인 평면에서 단면의 질량 중심을 관통하는 와이어의 평균선은 실질적으로 직선이고, 이하 와이어의 "축선"이라고 부른다.
도 1은 외면에 형성된 와이어를 갖는 반도체 기판의 웨이퍼(10)의 단순화된 부분 평면도이다. 일 실시예로서, 이것은 500 μm 내지 1,500 μm의 범위, 예를 들면, 대략 725 μm의 초기 두께를 갖고, 100 mm 내지 300 mm의 범위, 예를 들면, 대략 200 mm의 직경을 갖는 단결정 실리콘 웨이퍼이다. 유리하게, 이것은 특히 금속-산화물 전계-효과 트랜지스터 또는 MOS 트랜지스터에 기초한 마이크로일렉트로닉스에서 회로 제조 방법에서 현재 사용되는 실리콘 웨이퍼이다. 변형례로서, 게르마늄과 같은 마이크로일렉트로닉스 제조 방법에 적합한 임의의 다른 단결정 반도체가 사용될 수도 있다. 바람직하게, 반도체 기판은 발광 다이오드의 직렬 저항을 위한 허용가능한 레벨까지, 그리고 금속의 저항률에 근접하는 저항률, 바람직하게는 수 mohm.cm 미만의 저항률까지 기판의 전기 저항률을 감소시키기 위해 도핑된다.
발광 다이오드(DEL)를 포함하는 복수의 광전자 디바이스(14)는 웨이퍼(10) 상에 형성된다. 점선(12)은 광전자 디바이스(14)들 사이의 분리 한계의 일 실시예를 도시한다. 발광 다이오드의 수는 광전자 디바이스(14)에 따라 달라질 수 있다. 광전자 디바이스(14)는 상이한 표면적을 갖는 웨이퍼(10)의 부분을 취할 수 있다. 광전자 디바이스(14)는 선(12)에 의해 도시되는 소잉 경로를 따라 웨이퍼(10)를 소잉하는 단계에 의해 분리된다.
일 실시형태에 따르면, 3 차원 요소, 특히 반도체 와이어로 형성되는 발광 다이오드를 포함하는 광전자 디바이스(14)의 제조 방법은 다음의 단계를 포함한다:
웨이퍼(10)의 제 1 표면 상에 광전자 디바이스의 발광 다이오드를 형성하는 단계;
캡슐화 층으로 발광 다이오드의 어셈블리를 보호하는 단계;
상기 캡슐화 층의 반대측 상에 각각의 광전자 디바이스를 위한 발광 다이오드의 바이어싱(biasing)을 위한 접촉 패드를 형성하는 단계; 및
상기 광전자 디바이스를 분리하기 위해 웨이퍼(10)를 소잉하는 단계.
캡슐화 층은 접촉 패드 형성 단계 중에 발광 다이오드를 보호하고, 광전자 디바이스가 분리된 후에 유지된다. 이 캡슐화 층은 기판이 소잉된 후에도 발광 다이오드의 보호를 지속한다. 그러면 광전자 디바이스가 분리된 후에 디바이스에 부착되는 발광 다이오드를 위한 보호 패키지를 각각의 광전자 디바이스에 제공할 필요가 없다. 광전자 디바이스의 부피가 감소될 수 있다.
더욱이, 광전자 디바이스(14)의 발광 다이오드를 보호하는 단계는 웨이퍼(10)를 소잉하는 단계 전에 웨이퍼(10)의 전체에 걸쳐 침착되는 캡슐화 층 내에 와이어를 캡슐화하는 것에 의해 실시된다. 따라서, 이 단계는 웨이퍼(10) 상에 형성되는 모든 광전자 디바이스(14)에 대해 단지 1 회만 실시된다. 따라서 각각의 광전자 디바이스의 제조 비용이 감소된다.
따라서, 마이크로와이어 또는 나노와이어 제조 단계 후에 웨이퍼의 규모에서 완전히 수행된다. 이러한 웨이퍼 규모에서의 집단적 캡슐화에 의해 캡슐화에 전용되는 단계의 수 및 이에 따라 캡슐화 비용이 감소될 수 있다. 더욱이, 최종 캡슐화된 광전자 컴포넌트의 표면적은 발광에 참여하는 칩의 활성 영역의 표면적과 거의 동일하고, 이것은 광전자 컴포넌트의 치수를 감소시킬 수 있다.
도 2a 내지 도 2f는 이전에 설명된 바와 같은 와이어로 형성되고, 전자기 복사를 방출할 수 있는 광전자 디바이스를 제조하는 방법의 일 실시형태의 연속 단계에서 얻어진 광전자 디바이스에 대응하는 구조의 단순화된 부분 단면도이다. 도 2a 내지 도 2f는 기판(10) 상에 형성되는 광전자 디바이스 중 하나에 대응한다.
도 2a는 도 2a의 저면으로부터 상면까지 다음의 요소를 포함하는 구조를 도시한다:
상면(22)을 포함하는 반도체 기판(10);
와이어의 성장을 촉진하고, 표면(22) 상에 배치되는 시드 패드(24);
높이 H1의 와이어(26)(2 개의 와이어가 도시됨) - 각각의 와이어(26)는 시드 패드(24) 중 하나와 접촉되고, 각각의 와이어(26)는 시드 패드(24)와 접촉되는 높이 H2의 하부 부분(28) 및 하부 부분(28)에 연속되는 높이 H3의 상부 부분(30)을 포함함 -;
기판(10)의 표면(22) 상 및 각각의 와이어(26)의 하부 부분(28)의 횡측면 상에서 연장되는 절연층(32);
각각의 상부 부분(30)을 피복하는 반도체 층의 스택(stack)을 포함하는 셸(shell; 34);
각각의 셸(30)을 피복하는 제 2 전극을 형성하고, 절연층(32) 상에서 더욱 연장되는 층(36);
와이어(26) 상에서 연장되지 않고 와이어(26)들 사이에서 전극 층(36)을 피복하는 전도성 층(38);
각각의 와이어(26)에 의해 형성되는 어셈블리, 관련된 시드 패드(24), 및 셸(34)은 발광 다이오드(DEL)를 형성한다. 다이오드(DEL)의 베이스는 시드 패드(24)에 대응한다. 셸(34)은 특히 발광 다이오드(DEL)에 의해 공급되는 전자기 복사의 대부분이 방출되는 층인 활성층을 포함한다.
기판(10)은 일체형 구조에 대응할 수 있거나 또는 다른 재료로 제조되는 지지체를 피복하는 층에 대응할 수 있다. 기판(10)은 반도체 기판, 바람직하게는 마이크로일렉트로닉스에서 구현되는 제조 방법에 적합한 반도체 기판, 예를 들면, 실리콘, 게르마늄, 또는 이들 화합물의 합금으로 제조되는 기판이다. 이 기판은 기판 저항률이 수 mohm.cm 미만이 되도록 도핑된다.
바람직하게, 기판(10)은 실리콘 기판과 같은 반도체 기판이다. 기판(10)은 제 1 전도율 유형으로 도핑될 수 있고, 예를 들면, N형 도핑될 수 있다. 기판(20)의 표면(22)은 <100> 면일 수 있다.
시드 패드(24)(또한 시드 아일랜드라고도 부름)는 와이어(26)의 성장을 촉진하는 재료로 제조된다. 변형례로서, 시드 패드(24)는 기판(10)의 표면(22)을 피복하는 시드 층으로 대체될 수 있다. 시드 패드의 경우, 시드 패드의 횡연부 상에서 그리고 시드 패드로 피복되지 않은 기판 부분의 표면 상에서 와이어가 성장하는 것을 방지하기 위해 시드 패드로 피복되지 않은 기판 부분의 표면 및 시드 패드의 횡측을 보호하기 위한 처리가 더 제공될 수 있다. 이 처리는 시드 패드의 횡측 상에 기판의 상면 및/또는 내부에서 연장되는 다이일렉트릭 영역을 형성하는 단계, 및 다이일렉트릭 영역 상에서 와이어가 성장하지 않은 상태에서 각각의 쌍의 패드에 대해 상기 쌍의 패드 중 하나를 상기 쌍의 다른 패드에 접속시키는 단계를 포함할 수 있다.
일 실시예로서, 시드 패드(24)를 형성하는 재료는 원소의 주기율표의 IV, V, 또는 VI족으로부터의 천이 금속의 질화물, 탄화물, 또는 붕화물 또는 이들 화합물의 조합일 수 있다. 일 실시예로서, 시드 패드(24)는 알루미늄 질화물(AlN), 붕소(B), 붕소 질화물(BN), 타이타늄(Ti), 타이타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 하프늄(Hf), 하프늄 질화물(HfN), 니오븀(Nb), 니오븀 질화물(NbN), 지르코늄(Zr), 지르코늄 붕산염(ZrB2), 지르코늄 질화물(ZrN), 실리콘 탄화물(SiC), 탄탈럼 탄질화물(TaCN), MgxNy 형태의 마그네슘 질화물 - 여기서, x는 대략 3이고, y는 대략 2이고, 예를 들면, Mg3N2 형태의 마그네슘 질화물 또는 마그네슘 갈륨 질화물(MgGaN) -, 텅스텐(W), 텅스텐 질화물(WN), 또는 이들의 조합으로 제조될 수 있다.
시드 패드(24)는 기판(10)과 동일한 전도율 유형으로 또는 반대의 전도율 유형으로 도핑될 수 있다.
절연층(32)은 다이일렉트릭 재료, 예를 들면, 실리콘 산화물(SiO2), 실리콘 질화물(SixNy, 여기서 x는 대략 3이고, y는 대략 4인, 예를 들면, Si3N4), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2), 또는 다이아몬드로 제조될 수 있다. 일 실시예로서, 절연층(32)의 두께는 5 nm 내지 800 nm의 범위, 예를 들면, 대략 30 nm이다.
와이어(26)는 적어도 부분적으로 적어도 하나의 반도체 재료에 기초하여 형성된다. 이 반도체 재료는 실리콘, 게르마늄, 실리콘 탄화물, III-V 화합물, II-VI 화합물, 또는 이들 화합물의 조합일 수 있다.
와이어(26)는 III-V 화합물, 예를 들면, III-N 화합물을 주로 포함하는 반도체 재료로 적어도 부분적으로 형성될 수 있다. III족 원소의 실시예는 갈륨(Ga), 인듐(In), 또는 알루미늄(Al)을 포함한다. III-N 화합물의 실시예는 GaN, AlN, InN, InGaN, AlGaN, 또는 AlInGaN이다. 기타 V족 원소, 예를 들면, 인 또는 비소가 사용될 수도 있다. 일반적으로, III-V 화합물 내의 원소는 상이한 몰분율로 결합될 수 있다.
와이어(26)는 II-VI 화합물을 주로 포함하는 반도체 재료에 기초하여 적어도 부분적으로 형성될 수 있다. II족 원소의 실시예는 IIA족 원소(특히 베릴륨(Be) 및 마그네슘(Mg)) 및 IIB족 원소(특히 아연(Zn) 및 카드뮴(Cd))을 포함한다. VI족 원소의 실시예는 VIA족 원소, 특히 산소(O) 및 텔루륨(Te)을 포함한다. II-VI 화합물의 실시예는 ZnO, ZnMgO, CdZnO, 또는 CdZnMgO이다. 일반적으로, II-VI 화합물 내의 원소는 상이한 몰분율로 결합될 수 있다.
와이어(26)는 도펀트를 포함할 수 있다. 일 실시예로서, III-V 화합물의 경우, 도펀트는 II족 P형 도펀트, 예를 들면, 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 또는 수은(Hg), IV족 P형 도펀트, 예를 들면, 탄소(C), 또는 IV족 N형 도펀트, 예를 들면, 실리콘(Si), 게르마늄(Ge), 셀레늄(Se), 황(S), 테르븀(Tb), 또는 주석(Sn)을 포함하는 그룹으로부터 선택될 수 있다.
와이어(26)의 횡단면은 예를 들면, 타원형, 원형, 또는 다각형 형상, 특히 삼각형, 직사각형, 정사각형, 또는 육각형과 같은 상이한 형상을 가질 수 있다. 따라서, 와이어의 횡단면 또는 이 와이어 상에 침착된 층과 관련하여 언급되는 "직경"이라는 용어는 예를 들면, 이 횡단면에서 대상으로 된 구조물의 표면적과 관련되는 와이어 횡단면과 동일한 표면적을 갖는 디스크의 직경에 대응하는 양을 표시하는 것으로 이해되어야 한다. 각각의 와이어(26)의 평균 직경은 50 nm 내지 2.5 μm의 범위일 수 있다. 각각의 와이어(26)의 높이 H1는 250 nm 내지 50 μm의 범위일 수 있다.
각각의 와이어(26)는 표면(22)에 실질적으로 수직인 축선(D)을 따르는 세장형 반도체 구조를 가질 수 있다. 각각의 와이어(26)는 대체로 원주형 형상을 가질 수 있다.
2 개의 와이어(26)의 축선은 0.5 μm 내지 10 μm, 바람직하게는 1.5 μm 내지 4 μm 만큼 이격될 수 있다. 일 실시예로서, 와이어(26)는 규칙적으로 분포될 수 있다. 일 실시예로서, 와이어(26)는 육각형 네트워크로 분포될 수 있다.
일 실시예로서, 각각의 와이어(26)의 하부 부분(28)은 제 1 전도율 유형, 예를 들면, 실리콘의 도핑을 갖는 III-N 화합물, 예를 들면, 갈륨 질화물로 주로 형성된다. 하부 부분(28)은 100 nm 내지 25 μm의 범위일 수 있는 높이 H2까지 연장된다.
일 실시예로서, 각각의 와이어(26)의 상부 부분(30)은 III-N 화합물, 예를 들면, GaN으로 적어도 부분적으로 제조된다. 상부 부분(30)은 제 1 전도율 유형으로 도핑될 수 있거나, 또는 의도적으로 도핑되지 않을 수 있다. 상부 부분(30)은 100 nm 내지 25 μm의 범위일 수 있는 높이 H3까지 연장된다.
주로 GaN으로 제조되는 와이어(26)의 경우에, 와이어(26)의 결정 구조는 우르자이트(wurtzite) 유형일 수 있고, 와이어는 축선(C)을 따라 연장된다. 와이어(26)의 결정 구조는 입방정 유형일 수도 있다.
셸(34)은 관련되는 와이어(26)의 상부 부분(30)을 피복하는 활성층 또는 이 활성층과 전극(36) 사이의 접합층의 스택을 포함할 수 있다.
이 활성층은 발광 다이오드(DEL)에 의해 전달되는 복사의 대부분이 방출되는 층이다. 일 실시예에 따르면, 이 활성층은 다중의 양자 우물과 같은 구속 수단을 포함할 수 있다. 이것은, 예를 들면, 각각 5 내지 20 nm(예를 들면, 8 nm) 및 1 내지 10 nm(예를 들면, 2.5 nm)의 두께를 갖는 GaN 층 및 InGaN 층의 교호체(alternation)로 형성된다. 예를 들면, 유형 N 또는 P인 GaN 층이 도핑될 수 있다. 다른 실시예에 따르면, 이 활성층은, 예를 들면, 10 nm를 초과하는 두께를 갖는 단일의 InGaN 층을 포함할 수 있다.
이 접합층은 반도체 층 또는 반도체 층의 스택에 대응할 수 있고, 활성층 및/또는 상부 부분(30)과 함께 P-N 접합 또는 P-I-N 접합을 형성할 수 있다. 이것은 전극(36)을 통해 활성층 내에 공공을 주입할 수 있다. 반도체 층의 스택은 활성층과 접촉되는 3원 합금, 예를 들면, 알루미늄 갈륨 질화물(AlGaN) 또는 알루미늄 인듐 질화물(AlInN)으로 제조되는 전자 장벽층 및 전극(36)과 활성층 사이에 우수한 전기적 접촉을 제공하기 위한, 예를 들면, 전자 장벽층 및 전극(36)과 접촉하는 갈륨 질화물(GaN)로 제조되는 추가의 층을 포함할 수 있다. 접합층은 부분(30)의 전도율 유형과 반대인 전도율 유형으로 도핑될 수 있고, 예를 들면, P형 도핑될 수 있다.
전극(36)은 각각의 와이어(26)의 활성층을 바이어싱할 수 있고, 발광 다이오드(DEL)에 의해 방출되는 전자기 복사를 관통시킬 수 있다. 전극(36)을 형성하는 재료는 인듐 주석 산화물(ITO), 알루미늄 아연 산화물, 또는 그래핀과 같은 투명한 전도성 재료일 수 있다. 일 실시예로서, 전극(36)은 원하는 방출 파장에 따라 10 nm 내지 150 nm의 범위의 두께를 갖는다.
전도층(38)은 단일의 층일 수 있거나, 또는 2 개의 층 또는 2 개를 초과하는 층의 스택에 대응할 수 있다. 전도층(38)은 더욱이 발광 다이오드(DEL)에 의해 방출되는 복사를 적어도 부분적으로 반사할 수 있다. 일 실시예로서, 전도층(38)은 금속 단층에 대응한다. 다른 실시예에 따르면, 전도층(38)은 하나의 다이일렉트릭 층 또는 복수의 다이일렉트릭 층으로 피복되는, 예를 들면, 금속층을 포함하는 층의 스택에 대응한다. 전도층(38)의 금속층은, 예를 들면, 티타늄으로 제조되는 접합층 상에 형성될 수 있다. 일 실시예로서, 전도층(38)(단층 또는 다층)의 금속층을 형성하는 재료는 알루미늄, 알루미늄에 기초한 합금, 특히 AlSiz, AlxCuy(예를 들면, x는 1, y는 0.8%임), 은, 금, 니켈, 크롬, 로듐, 루테늄, 팔라듐, 또는 이들 화합물 중 2 개의 합금 또는 이들 화합물 중 2 개를 초과하는 합금일 수 있다. 일 실시예로서, 전도층(38)(단층 또는 다층)은 100 nm 내지 2,000 nm의 범위의 두께를 갖는다.
도 2a에 도시된 구조를 제공하는 제조 방법의 일 실시형태는 다음의 단계를 포함한다:
1) 기판(10)의 표면(22) 상에 시드 패드(24)를 형성하는 단계.
시드 패드(24)는 화학 증착(CVD) 또는 금속-유기 화학 증착(MOCVD)(금속-유기 증기상 에피택시(MOVPE)라고도 알려져 있음)과 같은 방법에 의해 얻어질 수 있다. 그러나, 분자선 애피택시(MBE), 가스-소스 MBE(GSMBE), 금속-유기 MBE(MOMBE), 플라즈마-지원 MBE(PAMBE), 원자층 에피택시(ALE), 수소화물 증기상 에피택시(HVPE)와 같은 방법 뿐만 아니라 원자층 침착(ALD)이 사용될 수 있다. 더욱이, 증착 또는 반응성 캐소드 스퍼터링과 같은 방법이 사용될 수 있다.
시드 패드(24)가 알루미늄 질화물로 제조되는 경우, 이것은 실질적으로 텍스처링(texturing)될 수 있고, 바람직한 극성을 가질 수 있다. 패드(24)의 텍스처링은 시드 패드(24)의 침착 후에 실시되는 추가의 처리에 의해 얻어질 수 있다. 이것은, 예를 들면, 암모니아 유동(NH3) 하에서의 어닐링이다.
(2) 기판(10)의 표면(22)의 부분 상에서 와이어의 후속 성장을 방지하기 위해 시드 패드(24)로 피복되지 않은 기판(10)의 표면(12)의 부분을 보호하는 단계. 이것은 기판(10)의 표면에서 시드 패드(24)들 사이에서 실리콘 질화물 영역(예를 들면, Si3N4)의 형성을 유발하는 질화 단계에 의해 얻어질 수 있다.
(3) 높이 H2까지 각각의 와이어(20)의 하부 부분(28)을 성장시키는 단계. 각각의 와이어(26)는 하측의 시드 패드(24)의 상면으로부터 성장한다.
와이어(26)는 CVD, MOCVD, MBE, GSMBE, PAMBE, ALE, HVPE 유형의 프로세스에 의해 성장될 수 있다. 더욱이, 전기화학적 프로세스, 예를 들면, 화학욕 침착(CBD), 하이드로써멀(hydrothermal) 프로세스, 액체 에어로솔 열분해, 또는 전착이 사용될 수 있다.
일 실시예로서, 와이어 성장 방법은 III족 원소의 전구물질 및 V족 원소의 전구물질을 반응기 내에 주입하는 단계를 포함할 수 있다. III족 원소의 전구물질의 실시예는 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa), 트리메틸인듐(TMIn), 또는 트리메틸알루미늄(TMAl)이다. V족 원소의 전구물질의 실시예는 암모니아(NH3), 터셔리부틸포스핀(TBP), 아르신(AsH3), 또는 비대칭 디메틸히드라진(UDMH)이다.
본 발명의 일 실시형태에 따르면, III-V 화합물의 와이어의 성장의 제 1 상에서, III-V 화합물의 전구물질에 더하여 추가의 원소의 전구물질이 과잉으로 첨가된다. 추가의 원소는 실리콘(Si)일 수 있다. 실리콘의 전구물질의 일 실시예는 실레인(SiH4)이다.
일 실시예로서, 상부 부분(28)이 고농도-도핑된 N형 GaN으로 제조되는 경우에, MOCVD-형 방법 갈륨 전구물질 기체, 예를 들면, 트리메틸갈륨(TMGa) 및 a 질소 전구물질 기체, 예를 들면, 암모니아(NH3)를 샤워헤드-형 MOCVD 반응기 내에 주입함으로써 구현될 수 있다. 일 실시예로서, AIXTRON이 시판하는 샤워헤드-형 3x2" MOCVD 반응기가 사용될 수 있다. 5-200의 범위, 바람직하게 10-100 범위 내의 트리메틸갈륨과 암모니아 사이의 분자 유량비(flow ratio)는 와이어의 성장을 촉진시킬 수 있다. 일 실시예로서, 반응기까지 유기금속 원소의 확산을 보장하는 운반 기체는 TMGa 버블러(bubbler) 내에서 유기금속 원소를 함유한다. 후자는 표준 작동 조건에 따라 설정된다. TMGa의 경우에는, 예를 들면, 60 sccm(표준 입방 센티미터/분)의 유량이 선택되고, 한편 NH3(표준 NH3 바틀(bottle))의 경우에는 300 sccm의 유량이 사용된다. 대략 800 mbar(800 hPa)의 압력이 사용된다. 이 기체 혼합물은 MOCVD 반응기내로 주입되는 실레인을 더 포함하고, 이 재료는 실리콘의 전구물질이다. 실레인은 1,000 ppm으로 수소 내에서 희석될 수 있고, 20 sccm의 유량이 제공된다. 반응기 내의 온도는, 예를 들면, 950℃ 내지 1,100℃의 범위, 바람직하게 990℃ 내지 1,060℃의 범위이다. 버블러의 유출구로부터 2 개의 반응기 플레넘(plenum)에 화학종을 이송하기 위해, 2 개의 플레넘 사이에 분포된 2,000 sccm 유량의 운반 기체, 예를 들면, N2가 사용된다. 이전에 표시된 기체 유량은 지표로서 제공되고, 이것은 반응기의 크기 및 특이성에 따라 조절되어야 한다.
전구물질 기체 중에 실레인의 존재는 GaN 화합물 내에 실리콘의 결합을 유발한다. 따라서 하부의 N형 도핑된 부분(28)이 얻어진다. 이것은 더욱이 부분(28)가 성장함에 따라 상면을 제외한 높이 H2의 부분(28)의 주변을 피복하는 도시되지 않은 실리콘 질화물 층의 형성으로서 전환된다.
(4) 하부 부분(28)의 상면 상의 각각의 와이어(26)의 높이 H3의 상부 부분(30)을 성장시키는 단계. 상부 부분(30)의 성장을 위해, 일 실시예로서 MOCVD 반응기의 이전에 설명된 가동 조건이 유지되지만, 단 반응기 내의 실레인 유동은, 예를 들면, 10 배 이상 감소되거나 또는 정지된다. 실레인 유동이 정지되는 경우에도, 상부 부분(30)은 인접하는 부동태화된 부분으로부터 유래되는 도펀트의 이러한 활성 부분에서의 확산에 기인되거나 또는 GaN의 잔류 도핑에 기인되어 N형 도핑될 수 있다.
(5) 각각의 와이어(26)의 경우에 셸(34)을 형성하는 층을 에피택시에 의해 형성하는 단계. 하부 부분(28)의 주변을 피복하는 실리콘 질화물 층의 존재한다면, 셸(34)을 형성하는 층의 침착은 와이어(26)의 상부 부분(30) 상에서만 일어난다.
(6) 예를 들면, 단계 5에서 얻어진 전체 구조물 상에 절연층을 공형으로(conformally) 침착시킴으로써 절연층(32)을 형성하고, 각각의 와이어(26)의 셸(34)을 노출시키기 위해 이 층을 에칭시키는 단계. 이전에 설명된 실시형태에서, 절연층(32)은 셸(34)을 피복하지 않는다. 변형례로서, 절연층(32)은 셸(34)의 일부를 피복할 수 있다. 더욱이, 절연층(32)은 셸(34) 전에 형성될 수 있다.
(7) 예를 들면, 공형(conformal) 침착에 의해 전극(36)을 형성하는 단계.
(8) 예를 들면, 단계 7에서 얻어진 전체 구조물 상에 물리 증착(PVD)에 의해 전도성 층(38)을 형성하고, 각각의 와이어(26)를 노출시키기 위해 이 층을 에칭시키는 단계; 도 2b는 전체 웨이퍼(10) 상에 캡슐화 층(40)을 침착시킨 후에 얻어지는 구조를 도시한다. 캡슐화 층(40)의 최대 두께는 캡슐화 층(40)이 발광 다이오드(DEL)의 상면에서 전극(36)을 완전히 피복하도록 12 μm 내지 1,000 μm의 범위, 예를 들면, 대략 50 μm이다. 캡슐화 층(40)은 적어도 부분적으로 투명한 절연 재료로 제조된다.
캡슐화 층(40)은 적어도 부분적으로 투명한 무기 재료로 제조될 수 있다.
일 실시예로서, 이 무기 재료는 유형 SiOx의 실리콘 산화물(여기서, x는 1 내지 2의 실수), 또는 SiOyNz의 실리콘 산화물(여기서, y 및 z는 0 내지 1의 실수), 및 알루미늄 산화물(예를 들면, Al2O3)을 포함하는 그룹으로부터 선택된다. 그러면 이 무기 재료는 특히 300℃ - 400℃ 미만의 온도에서의 저온 CVD에 의해, 예를 들면, PECVD(플라즈마 화학증착법)에 의해 침착될 수 있다.
캡슐화 층(40)은 적어도 부분적으로 투명한 유기 재료로 제조될 수 있다. 일 실시예로서, 캡슐화 층(40)은 실리콘(silicone) 폴리머, 에폭시드 폴리머, 아크릴 폴리머, 또는 폴리카보네이트이다. 그 결과 캡슐화 층(40)은 스핀 코팅 방법, 잉크젯 인쇄 방법, 또는 실크-스크리닝 방법에 의해 침착될 수 있다. 프로그램가능한 설비 상의 자동화 모드에서 시간/압력 디스펜서 또는 체적 디스펜서에 의해 분주(dispensing)하는 방법이 또한 가능하다.
도 2c는 캡슐화 층(40) 상에 핸들(handle)이라고 부르는 추가의 지지체(42)를 부착한 후에 얻어지는 구조를 도시한다. 일 실시예로서, 이 핸들은 200 μm 내지 1,000 μm의 범위의 두께를 갖는다.
일 실시형태에 따르면, 핸들(42)은 소잉된 광전자 디바이스 상에 유지되도록 되어 있다. 핸들(42)은 적어도 부분적으로 투명한 재료로 제조된다. 이것은 유리, 특히 붕규산 유리, 예를 들면, 파이렉스, 또는 사파이어일 수 있다. 관찰자는 캡슐화 층(40)의 반대측의 핸들(42)의 표면(43)을 통과하는 발광 다이오드(DEL)에 의해 방출되는 광선을 감지한다.
다른 실시형태에 따르면, 핸들(42)은 본 제조 방법의 후속 단계에서 제거되도록 되어 있다. 이 경우, 핸들(42)은 본 제조 방법의 후속 단계에 적합한 임의의 유형의 재료로 제조될 수 있다. 이것은 실리콘 또는 마이크로일렉트로닉스 평탄성 기준에 적합한 임의의 평면의 기판일 수 있다.
핸들(42)은 임의의 수단, 예를 들면, 결합에 의해, 예를 들면, 도시되지 않은 유기질 온도-가교결합가능한 접착제의 층을 이용함으로써, 또한 분자 결합(직접 결합) 또는 UV 경화되는 접착제를 이용한 광학적 결합에 의해 캡슐화 층(40)에 부착될 수 있다. 캡슐화 층(40)이 유기질 재료로 제조되는 경우, 이 재료는 핸들(42)을 위한 접착제로서 사용될 수 있다. 접착제 층이 사용되는 경우, 이것은 적어도 부분적으로 투명해야 한다.
도 2d는 기판(10)의 두께를 감소시키는 단계 후에 얻어지는 구조를 도시한다. 두께의 감소 후, 기판(10)의 두께는 20 μm 내지 200 μm의 범위, 예를 들면, 대략 30 μm일 수 있다. 두께를 감소시키는 단계는 하나 이상의 밀링 단계 또는 에칭 단계에 의해, 그리고/또는 화학적 기계적 폴리싱 방법(CMP)에 의해 실시될 수 있다. 얇아진 기판(10)은 표면(22)의 반대측의 표면(44)을 포함한다. 표면(22, 44)은 평행한 것이 바람직하다.
도 2e는 하기의 단계 후에 얻어지는 구조를 도시한다:
- 기판(10)의 인접 표면 상에, 예를 들면, 실리콘 산화물(SiO2) 또는 실리콘 산질화물(SiON)로 제조되는 절연층(45)을 형성하는 단계. 절연층(45)은, 예를 들면, PECVD에 의한 공형 침착에 의해 실시된다;
- 각각의 광전자 디바이스를 위해 금속층(38)의 일부를 노출시키기 위해 절연층(45), 기판(10), 절연층(32), 및 전극(36)을 횡단하는 적어도 하나의 개구(46)를 에칭하는 단계. 기판(10)의 에칭은 심반응성 이온 에칭(DRIE)일 수 있다. 절연층(32)의 부분의 에칭은 또한 절연층(32)에 적합된 화학작용을 갖는 플라즈마 에칭에 의해 수행된다. 동시에, 전극층(36)이 에칭될 수도 있다. 변형례로서, 층(36)은 금속층(38)을 형성하는 단계 전에 바이어(46)가 형성되는 영역으로부터 제거될 수 있다. 개구(46)는 원형 횡단면을 가질 수 있다. 그러면 개구(46)의 직경은 도 1에 도시된 바와 같은 단위 광전자 컴포넌트(14)의 크기에 따라 5 μm 내지 200 μm의 범위, 예를 들면, 대략 15 μm일 수 있다. 그러면 복수의 원형 개구(46)가 동시에 형성되어 평행한 접속부를 형성한다. 이것에 의해 접속부의 저항이 감소될 수 있다. 이러한 접속부는 발광 다이오드(DEL)가 형성되는 영역의 주변에 배치될 수 있다. 변형례로서, 개구(46)는, 예를 들면, 광전자 디바이스의 적어도 일측면을 따라 연장되는 트렌치에 대응할 수 있다. 바람직하게, 이 트렌치 폭은 도 1에 도시된 바와 같은 단위 광전자 컴포넌트(14)의 크기에 따라 15 μm 내지 200 μm의 범위, 예를 들면, 대략 15 μm이다;
- 개구(46)의 내벽 상에 그리고 경우에 따라 층(45) 상에, 예를 들면, SiO2 또는 SiON로 제조되는 절연층(48)을 형성하는 단계(층(45)을 피복하는 층(48)으 부분은 도면에 도시되어 있지 않음). 절연층(48)은, 예를 들면, 공형 PECVD에 의해 형성된다. 절연층(48)은 200 nm 내지 5,000 nm의 범위, 예를 들면, 대략 3 μm의 두께를 갖는다.
- 개구(46)의 저면에서 전도층(38)을 노출시키기 위해 절연층(48)을 에칭시키는 단계. 이 에칭 단계는 등방성이다;
- 기판(10)의 표면(44)의 일부를 노출시키기 위해 절연층(45) 내에 적어도 하나의 개구(50)를 에칭시키는 단계. 이러한 에칭을 수행하기 위해, 개구(46)는, 예를 들면, 수지로 일시적으로 봉쇄될 수 있다.
도 2f는 개구(50) 내에 제 2 전극(52)을, 그리고 절연층(48) 상에 전도층(54)을 형성 한 후에 얻어지는 구조를 도시한다. 전도층(54)은 금속 부분(36)과 접촉하도록 개구(46)의 내벽을 피복하고, 개구(46)의 주위의 표면(44) 상에 연장된다. 전극(52) 및 전도층(54)은 도면에 도시된 바와 같이 2 개의 층, 또는 2 개를 초과하는 층의 스택을 포함할 수 있다. 이것은, 예를 들면, TiCu 또는 TiAl이다. 이 층은 납땜 방법을 구현하기 위해 다른 금속층, 예를 들면, 금, 구리, 또는 공정 합금(Ni/Au 또는 Sn/Ag/Cu)으로 피복될 수 있다. 제 2 전극(52) 및 전도층(54)은 특히 구리의 경우에 전기화학적 침착(ECD)에 의해 형성될 수 있다. 전극층(52) 및 전도층(54)의 두께는 1 μm 내지 10 μm의 범위, 예를 들면, 대략 5 μm일 수 있다.
개구(46), 절연층(48), 및 전도층(54)을 포함하는 어셈블리는 수직 접속부(56) 또는 TSV(Through Silicon Via)를 형성한다. 수직 접속부(56)에 의해 제 1 전극(36)은 기판(10)의 후면으로부터 바이어싱할 수 있고, 한편 와이어(26)의 바이어싱은 기판(10)을 통해 제 2 전극(52)에 의해 얻어진다.
도 3a 및 도 3b는 도 2a 내지 2e에 관련하여 설명되는 모든 단계를 포함하는 와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속 단계에서 얻어지는 구조의 단순화된 부분 단면도이다.
도 3a는 하기의 단계 후에 얻어지는 구조를 도시한다:
- 절연층(44)의 개구(50) 내에 전도성 패드(60)를 형성하는 단계;
- 특히 금속 패드(60)를 피복하는 절연층(62)을 침착시키는 단계. 절연층(62)은 실리콘 산화물 또는 실리콘 질화물로 제조될 수 있거나, 또는 2 개 이상의 스택 층의 스택에 대응할 수 있고, 200 nm 내지 1,000 nm의 범위의 두께를 가질 수 있다;
- 전도성 패드(60)의 일부를 노출시키기 위해 절연층(62) 내에 개구(64)를 에칭하는 단계.
도 3b는 개구(64) 내에 제 2 전극(66)을 형성하고, 개구(46) 내에 전도층(54)을 형성하기 위해 도 2f와 관련되어 이전에 설명된 것과 유사한 단계 후에 얻어지는 구조를 도시한다.
도 3a 및 3b와 관련하여 설명된 실시형태에 의해 유리하게도 제 1 전극(66)의 위치 및 치수를 조절하는 것이 가능하다.
도 4는 도 2f와 관련하여 이전에 설명된 단계 후의 제조 방법의 하기의 단계를 포함하는 다른 실시형태를 도시한 것이다:
- 특히 패드(52)를 피복시키는 절연층(68)을 침착시키고, 개구(46)를 충전하는 단계. 이것은 절연 폴리머, 예를 들면, 2 μm 내지 20 μm의 범위의 두께를 갖는 BCB(벤조시클로부텐) 레지스트(resist), 또는 200 nm 내지 1,000 nm의 범위의 두께를 갖는 실리콘 산화물, 또는 실리콘 질화물, 또는 양자 모두일 수 있다.
- 제 2 전극(52) 및 전도층(54)의 일부를 노출시키기 위해 절연층(68) 내에 개구(70)를 형성하는 단계. 이것은 절연층(68)이 무기 재료로 제조되는 경우 플라즈마-형 에칭일 수 있고, 절연층(68)이 레지스트로 제조된 경우 조사(illumination) 및 현상(development)의 단계일 수 있고,
- 개구(70) 내에 전도성 범프(72)를 형성하는 단계. 범프(72)는 전자장치의 납땜 작업에 적합한 재료, 예를 들면, 주석계 합금이나 금계 합금으로 제조된다. 범프(72)는 도시되지 않은 지지체에 광전자 디바이스를 부착하기 위해 사용될 수 있다.
이전에 설명된 실시형태에서, 기판(10)을 통한 제 1 전극(36)과 제 2 전극(52, 66) 사이의 전류의 흐름.
도 5는 발광 다이오드가 와이어(26)의 베이스에서 직접적으로 바이어싱되는 다른 실시형태를 도시된다. 와이어(26)는 시드 층(74) 상에 형성되고, 이것은 광전자 디바이스의 발광 다이오드의 어셈블리 DEL에 공통된다. 수직 접속부(76)는, 예를 들면, 수직 접속부(56)와 유사하게 기판(10) 내에 형성되고, 단 이 수직 접속부(76)는 시드 층(74)에 접속된다.
도 6a 및 도 6c는 도 2a 내지 2e에 관련하여 설명되는 모든 단계를 포함하는 와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속 단계에서 얻어지는 구조의 단순화된 부분 단면도이다.
도 6a는 두꺼운 금속층(80), 예를 들면, 구리의 침착 후에 얻어지는 구조를 도시한다. 이것은 ECD일 수 있다. 절연층(80)의 두께는, 예를 들면, 약 10 μm이다. 금속층(80)은 개구(46)를 충전하도록 충분한 두께를 갖는다.
도 6b는 개구(50) 내의 금속 부분(82) 및 개구(46) 내의 금속 부분(84)를 형성하도록 금속층(80)을 폴리싱하는 단계 후에 얻어지는 구조를 도시한다. 층(80)을 평탄화하는 단계는 CMP에 의해 실시될 수 있다.
도 6c는 기판(10)의 전체 후면 상에 절연층(86)을 침착하는 단계 및 금속 부분(82)과 접촉하는 층(86)을 횡단하는 제 2 전극(88)과 금속 부분(84)와 접촉하는 층(86)을 횡단하는 전도성 패드(90)를 형성하는 단계를 포함하는 도 3a 및 도 3b와 관련하여 이전에 설명된 것과 유사한 단계 후의 구조를 도시한다. 특히 폴리머로 제조되는 부동태화 층이 이 구조물의 후면측 상에 침착될 수 있고, 전극(88) 및 전도성 패드(90)를 노출시키기 위해 부동태화 층 내에 개구가 형성된다.
개구(46), 절연층(48), 금속 부분(84), 및 금속 패드(90)를 포함하는 어셈블리는 이전에 설명된 TSV(56)와 동일한 역할을 하는 TSV(91)를 형성한다. 그 최종 지지체, 예를 들면, 인쇄 회로 상에 캡슐화된 광전자 컴포넌트를 조립하기 위해 금속 패드(88, 90)가 사용된다. 이 조립 방법은 납땜에 의해 실시될 수 있다. 금속 스택은 전자장치에서 사용되는 납땜 작업, 및 Sn, Sn-Ag, Ni-Pd-Au, Sn-Ag-Cu, Ti-Wn-Au, ENEPIG(무전해 니켈/무전해 팔라듐/침지 금) 또는 특히 유기질 납땜성 방부 마감(OSP) 또는 Ni-Au 마감(화학적(ENIG, 무전해 니켈 침지 금) 또는 전기화학적일 수 있는 프로세스에 의함)을 구비하는, 예를 들면, Cu에서 사용되는 납땜에 적합하도록 선택된다.
도 7a 및 도 7b는 와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
초기 단계는 도 2a와 관련하여 이전에 설명된 단계를 포함할 수 있고, 단, 단계 5 내지 단계 7 전에 개구(92)가 기판(10) 내에 형성된다. 개구(92)는 DRIE-형 에칭에 의해 형성될 수 있다. 개구(92)의 깊이는 두께를 감소시키는 단계 후에 기판(10)의 두께보다 단연 더 크다. 일 실시예로서, 개구(92)의 깊이는 10 μm 내지 200 μm의 범위, 예를 들면, 약 35 μm이다.
단계 5 내지 단계 7 중에, 절연층(32), 전극(36), 및 전도층(38)이 또한 개구(92) 내에 형성된다.
도 7b는 하기의 단계를 실시한 후에 얻어지는 구조를 도시한다:
- 도 2b와 관련하여 이전에 설명된 것과 유사하게 캡슐화 층(40)을 침착시키는 단계. 캡슐화 층(40)은 부분적으로 또는 완전히 개구(92) 내로 침투된다;
- 도 2c와 관련하여 이전에 설명된 것과 유사하게 핸들(42)을 설치하는 단계;
- 개구(92)까지 도 2d와 관련하여 이전에 설명된 것과 유사하게 기판(10)의 두께를 감소시키는 단계;
- 개구(92)를 보호함과 동시에 기판(10)의 후면(44) 상에 절연층(94)을 형성하는 단계; 및
- 기판(10)의 일부를 노출시키기 위해 절연층(94) 내에 개구(96)를 형성하는 단계.
개구(92), 절연층(32)의 부분, 전극층(36)의 부분, 및 개구(92) 내에 연장되는 전도층(38) 부분을 포함하는 어셈블리는 이전에 설명된 TSV(56)와 동일한 역할을 하는 TSV(98)를 형성한다.
이 방법의 후속 단계는 도 2f와 관련하여 이전에 설명된 것과 유사할 수 있다.
도 8은 기판(10)이 이전에 설명된 TSV(56, 91, 또는98) 중 하나에 대응할 수 있는 TSV의 레벨에서 적어도 1 회 소잉되는 일 실시형태를 도시한다. 이 소잉에 의해 TSV의 내벽 상에 연장되는 전도층의 일부가 노출된다. 다음에 광전자 디바이스의 일측으로부터 발광 다이오드(DEL)의 제 1 전극(36)의 바이어싱이 수행될 수 있다. 일 실시예로서, 광전자 디바이스는 기판(10)의 후면에 접촉되는 접속 패드(102)에 의해, 그리고 TSV의 측면의 노출된 부분과 접촉되는 접속 패드(104)에 의해 지지체(100)에 부착될 수 있다.
도 9는 TSV(106)가 광전자 디바이스의 각각의 와이어(26)의 레벨에 제공되는 일 실시형태를 도시한다. 각각의 TSV(106)는 관련된 와이어(26)의 시드 패드(24)와 접촉된다. TSV(106)는 상호 분리될 수 있다. 그러면 와이어(26)는 개별적으로 바이어싱될 수 있다. 변형례로서, 기판(10)의 후면(44) 측 상에 제공되는 전극(도시되지 않음)은 동일한 광전자 디바이스와 관련되는 모든 수직 접속부(106)에 접속될 수 있다.
도 10은 TSV(110)가 복수의 와이어(26)의 시드 패드(24)와 동시에 접촉되는 일 실시형태를 도시한다. 수직 접속부(106, 110)는 TSV(56, 91, 98)의 형성을 위해 이전에 설명된 제조 방법 중 임의의 방법에 따라 형성될 수 있다.
도 11a 내지 도 11d는 와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
도 11a 및 도 11b는 도 2a에 관련하여 이전에 설명된 단계 (1) 전의 단계를 실시한 후에 얻어지는 구조를 도시한다.
도 11a는 다음의 단계들 후에 얻어지는 구조를 도시한다:
- 기판(10) 내에 개구(120)를 에칭하는 단계. 개구(120)는 반응성 이온 에칭 유형의 에칭, 예를 들면, DRIE 에칭에 의해 형성될 수 있다. 개구(120)의 깊이는 두께를 감소시키는 단계 후에 기판(10)의 표적화된 두께보다 단연 더 크다. 일 실시예로서, 개구(120)의 깊이는 10 μm 내지 200 μm의 범위, 예를 들면, 약 35 μm이다. 개구(120)의 측벽들 사이의 거리는 1 내지 10 μm의 범위, 예를 들면, 2 μm이다;
- 예를 들면, 열 산화 방법에 의해 개구(120)의 측벽 상에, 예를 들면, 실리콘 산화물로 제조되는 절연 부분(122)을 형성하는 단계. 이 단계에서, 절연 부분은 개구(120)의 저부 및 기판(10)의 나머지 상에도 형성될 수 있다. 절연 부분의 두께는 100 nm 내지 3,000 nm의 범위, 예를 들면, 대략 200 nm일 수 있다.
도 11b는 다음의 단계들을 실시한 후에 얻어지는 구조를 도시한다:
- 개구(120)의 횡측면 상에 절연 부분(122)을 유지하기 위해 개구(120)의 저부의 절연 부분 및 기판(10)의 표면(22)을 피복하는 절연 부분을 비등방성 에칭하는 단계. 일 실시예로서, 기판(10)의 표면(22)을 피복하는 절연 부분의 에칭은 생략될 수 있다. 이 경우, 상기 에칭되지 않은 절연 부분을 보호하기 위해 포토리소그래피에 의해 형성되는 마스크가 제공될 수 있다;
- 예를 들면, LPCVD에 의해 침착되는 특히 단계 2a 내지 단계 2d와 관련되는 고온에서 실시되는 이전에 설명된 단계 중에 써멀 버짓(thermal budget)을 지지하는, 예를 들면, 내화 금속 재료, 텅스텐, 폴리실리콘과 같은 충전 재료로 개구(120)를 충전하는 단계. 폴리실리콘은 유리하게도 실리콘의 열팽창 계수에 근접하는 열팽창 계수를 갖고, 따라서 특히 단계 2a 내지 단계 2d와 관련된 고온에서 실시되는 이전에 설명된 단계 중에 기계적 응력을 감소시킬 수 있다.
- 예를 들면, CMP형 방법에 의해 충전 재료의 층을 제거하는 단계. 기판(10)의 표면(22)을 피복하는 절연 부분의 에칭이 개구(120)의 저부의 절연 부분의 비등방성 에칭 중에 생략된 경우, 상기 에칭되지 않은 층은 유리하게도 충전 재료의 층의 제거 중에 스톱층(stop layer)으로서 사용될 수 있다. 이 경우, 충전 재료의 층의 제거 후에 기판(10)의 표면(22)을 피복하는 절연 부분을 에칭하는 단계가 뒤따른다. 따라서, 충전 재료의 부분(124)이 얻어진다.
도 11c는 도 2a 내지 도 2d와 관련하여 이전에 설명된 것과 유사한 단계의 구현 후에 얻어지는 구조를 도시한 것이고, 단 이것은 전도층(38)의 형성 전에 전도층(38)이 부분(124)과 접촉하도록 절연층(32)과 전극층(36) 내에 개구(125)를 에칭하는 단계를 포함한다.
도 11d는 도 7b, 도 3a, 및 도 3b와 관련하여 이전에 설명된 것과 유사한 다음의 단계의 구현 후에 얻어지는 구조를 도시한다:
- 전도성 부분(124)에 도달하도록 기판(10)의 두께를 감소시키는 단계;
- 기판(10)의 후면(44) 상에 절연층(126)을 형성하는 단계;
- 기판(10)의 후면(44)의 일부를 노출시키기 위한 개구(128) 및 전도성 부분(124)을 노출시키기 위한 개구(130)를 절연층(126) 내에 형성하는 단계;
- 기판(10)과 접촉하는 개구(128) 내의 전도성 패드(132) 및 전도성 부분(124)과 접촉하는 개구(130) 내의 전도성 패드(134)를 형성하는 단계;
- 절연층(126)을 피복하는 절연층(136) 및 전도성 패드(132, 134)를 형성하는 단계;
- 전도성 패드(132)의 일부를 노출시키기 위한 개구(138) 및 전도성 패드(134)를 노출시키기 위한 개구(140)를 절연층(136) 내에 형성하는 단계; 및
- 전도성 패드(132)와 접촉하는 개구(138) 내의 제 2 전극(142) 및 전도성 패드(134)와 접촉하는 개구(130) 내의 전도성 패드(144)를 형성하는 단계.
절연 부분(122)에 의해 형성되는 충전 재료의 부분(124)을 포함하는 어셈블리는 이전에 설명된 TSV(56)와 동일한 역할을 하는 TSV(145)를 형성한다. 금속층(38)에 패드(144)를 접속시키는 전도성 부분(124)은 충전 재료의 부분(124)에 의해 형성된다.
변형례로서, 절연층(126)는 생략될 수 있고,전도성 패드(132, 144)는 기판(10) 상에 직접적으로 형성될 수 있다.
다른 변형례에 따르면, 절연 부분에 의해 기판(10)으로부터 절연되는 충전 재료의 부분(124)을 형성하는 대신, 본 방법은 부분(124)의 역할을 하는 기판의 부분을 형성하는 절연 트렌치를 형성하는 단계를 포함할 수 있다. 이 접속부의 저항을 감소시키기 위해, 예를 들면, 1019 원자/cm3 이상의 도펀트 농도를 갖는 고농도-도핑된 실리콘이 사용되는 것이 바람직하다. 이 전도성 부분은 활성 영역 주위의 하나 또는 복수의 실리콘 트렌치에 의해, 또는 하나 또는 복수의 절연된 실리콘 바이어에 의해 형성될 수 있다.
도 11a 내지 도 11d와 관련하여 이전에 설명된 이 실시형태는 도 9 및 도 10과 관련하여 이전에 설명된 수직 접속부(106, 110)를 형성하기 위해 구현될 수 있다.
도 12a 내지 도 12e는 와이어를 포함하는 광전자 디바이스를 제조하는 방법의 다른 실시형태의 연속적 단계에서 얻어지는 구조의 단순화된 부분 단면도이고; 초기 단계는 도 2a 내지 도 2c와 관련하여 이전에 설명된 단계를 포함할 수 있고, 단 전도층(38)은 존재하지 않는다.
도 12a는 기판(10)을 제거하는 단계 후에 얻어지는 구조를 도시한다. 기판(10)의 제거는 하나 이상의 에칭 단계에 의해 수행될 수 있다. 따라서 기판의 제거 후에 노출되는 구조물의 후면은 참조 번호 150으로 표시된다. 도 12a에서, 에칭은 절연층(32) 및 시드 패드(24) 상에서 중단된다. 변형례로서, 이 방법은 시드 패드(24)를 제거하는 단계를 더 포함할 수 있다.
도 12b는 다음의 단계를 실시한 후에 얻어지는 구조를 도시한다.
- 절연층(32) 내에 개구(152)를 에칭하는 단계;
- 후면(150) 상에 그리고 개구(152) 내에 거울층(154)을 침착시키는 단계; 및
- 거울층(154)을 피복하는 전도층(156)을 침착시키는 단계.
거울층(154)은 단일의 층일 수 있거나, 또는 2 개의 층 또는 2 개를 초과하는 층의 스택에 대응할 수 있다. 일 실시예로서, 거울층(154)은 금속 단층에 대응한다. 다른 실시예에 따르면, 거울층(154)은 하나의 다이일렉트릭 층 또는 복수의 다이일렉트릭 층으로 피복되는 금속층을 포함하는 층의 스택에 대응한다. 거울층(154)의 금속층은, 예를 들면, 티타늄으로 제조되는 접합층 상에 형성될 수 있다. 거울층(154)(단층 또는 다층)의 두께는 15 nm를 초과하는, 예를 들면, 30 nm 내지 2 μm의 범위이다. 거울층(154)은 ECD에 의해 침착될 수 있다.
일 실시형태에 따르면, 거울층(154)은 발광 다이오드(DEL)에 의해 방출되는 복사를 적어도 부분적으로 반사할 수 있다.
일 실시형태에 따르면, 시드 패드(24) 및 거울층(154)(단층 또는 다층)를 형성하는 재료의 복합 광학 지수 및 시드 패드(24) 및 거울층(154)의 두께는 시드 패드(24) 및 거울층(154)의 평균 반사율을 증가시키도록 선택된다. 층 또는 층 스택의 평균 반사율은 층 또는 층의 스택에 의해 반사되는 전자기 에너지 대 소정의 파장의 모든 가능한 입사각을 위한 입사 에너지의 비율의 평균이다. 평균 반사율은 가능한 높은 것, 바람직하게는 80%를 초과하는 것이 바람직하다.
복합 굴절율이라고도 부르는 복합 광학 지수는 매체의 광학 특성 특히 흡수 및 확산을 나타내는 무차원 수이다. 이 굴절율은 복합 광학 지수의 실수 부분과 같다. 감쇠 계수라고도 부르는 흡광 계수는 이 재료를 횡단하는 전자기 복사의 에너지 손실을 평가한다. 흡광 계수는 복합 굴절율의 허수 부분의 역과 같다. 재료의 굴절율 및 흡광 계수는, 예를 들면, 편광해석법에 의해 결정될 수 있다. 편광해석 데이터를 분석하는 방법은 "분광 편광해석법, 원리 및 응용"(Hiroyuki Fujiwara, published by John Wiley & Sons, Ltd(2007))이라는 제목의 논문에 기재되어 있다.
일 실시예로서, 거울층(154)(단층 또는 다층)의 금속층을 형성하는 재료는 알루미늄, 은, 크롬, 로듐, 루테늄, 팔라듐, 또는 이들 화합물 중 2 개 또는 2 개를 초과하는 화합물의 합금일 수 있다.
일 실시형태에 따르면, 각각의 시드 패드(24)의 두께는 20 nm 이하이다.
일 실시형태에 따르면, 각각의 시드 패드(24)의 굴절률은 380 nm 내지 650 nm의 범위의 파장의 경우에 1 내지 3의 범위이다.
일 실시형태에 따르면, 각각의 시드 패드(24)의 흡광 계수는 380 nm 내지 650 nm의 범위의 파장의 경우에 3 이하이다.
일 실시예로서, 각각의 시드 패드(24)를 형성하는 재료는 이전에 나타낸 실시예에 대응할 수 있다.
전도층(156)은 알루미늄, 은, 또는 임의의 다른 전도성 재료로 제조될 수 있다. 일 실시예로서, 이것은 30 nm 내지 2,000 nm의 범위의 두께를 가질 수 있다. 전도층(156)은 ECD에 의해 침착될 수 있다. 거울층(154) 및 전도층(156)은 교락(confound)될 수 있다.
도 12c는 패드(158)를 형성하기 위해 전도층(156) 및 거울층(154)을 에칭하는 단계 후에 얻어지는 구조를 도시한 것으로, 패드(158)는 전극층(36)과 패드(164)에 접속되는 전도층(156)의 부분(162) 및 거울층(154)의 부분(160)을 포함하고, 패드(164)는 시드 패드(24)에 접속되는 전도층(156)의 부분(168) 및 거울층(154)의 부분(166)을 포함한다.
도 12d는 다음의 단계 후에 얻어지는 구조를 도시한다:
- 패드(158, 164) 상에 그리고 패드(158, 164) 사이에 연장되는 절연층(170)을 침착시키는 단계;
- 전도성 패드(158)를 노출시키는 개구(172) 및 전도성 패드(164)를 노출시키는 개구(174)를 절연층(170) 내에 에칭시키는 단계; 및
- 절연층(170)을 피복하고, 개구(172, 174) 내에 침투되는 전도층(176)을 침착시키는 단계.
절연층(170)은 저온 PECVD에 의해 침착된 실리콘 이산화물 또는 BCB의 유기질 재료, 수 마이크론의 두께, 전형적으로는 3-5 μm의 두께를 갖는 에폭시 유형으로 제조될 수 있다.
전도층(176)은 TiCu 또는 TiAl으로 제조될 수 있다. 일 실시예로서, 이것은 500 nm 내지 2 μm의 범위의 두께를 갖는다.
도 12e는 전도성 패드(158)에 접속되는 전도성 패드(178), 전도성 패드(164)에 접속되는 제 2 전극(180), 및 절연층(170)과 접촉되는 전도성 부분(182)을 형성하기 위해 전도층(176)을 에칭시키는 단계 후에 얻어지는 구조를 도시한다. 전도성 부분(182)은 방열기의 역할을 할 수 있다. 절연층(170)은 특히 전기 접촉 패드(158)로부터 그리고/또는 전도층(156)으로부터 히트싱크(182)를 전기적으로 절연시킬 수 있다.
도 12a 내지 도 12e와 관련하여 설명된 실시형태는 기판(10)에 기인되는 직렬 저항을 억제하는 장점을 갖는다.
도 13 및 도 14는 각각 기판(10)의 두께를 감소시키는 단계 후 및 기판(10)의 소잉 단계 전에 기판의 웨이퍼(10) 상에 형성된 와이어를 포함하는 광전자 디바이스(190)의 일 실시형태의 단순화된 부분 횡단면도 및 평면도이다. 도 13에서, 광전자 디바이스(190)에 인접하는 광전자 디바이스(192)는 부분도로 도시되어 있다.
각각의 광전자 디바이스(190, 192)는 얇아진 기판(10)의 전체 두께를 횡단하여 연장되는 절연 재료로 충전된 하나 또는 복수의 트렌치(192)(본 실시예에서는 2 개의 트렌치)로 둘러싸여 있다. 일 실시예로서, 각각의 트렌치는 1 μm 초과하는, 예를 들면, 대략 2 μm의 폭을 갖는다. 2 개의 트렌치(194) 사이의 거리는 5 μm를 초과하고, 예를 들면, 대략 6 μm이다. 점선(196)에 의해 도시되는 기판(10)의 소잉 라인은 광전자 디바이스(190)의 트렌치(194)와 인접하는 이 광전자 디바이스(192)의 트렌치(194) 사이에 형성된다. 트렌치(194)는 실리콘 기판 및 이에 따라 소잉 후의 광전자 디바이스(190)의 횡측 전기 절연을 제공한다.
도 14에 도시된 바와 같이, 추가의 트렌치(198)는 2 개의 인접한 광전자 디바이스(190, 192)의 외부 트렌치(194)에 연결된다. 소잉 후, 기판(10)의 부분(200)은 각각의 광전자 디바이스(190, 192)의 주변에 유지된다. 트렌치(198)는 복수의 절연된 세그먼트(202)로 주변 부분(200)을 분할시킬 수 있다. 이것은 전도성 패드가 이들 세그먼트와 접촉되는 경우에 단락의 위험을 감소시킬 수 있다.
일 실시형태에 따르면, 이 광전자 디바이스는 발광 다이오드에 의해 방출되는 광에 의해 여기되는 경우에 발광 다이오드에 의해 방출되는 광의 파장과 상이한 파장의 광을 방출할 수 있는 형광물질을 더 포함한다. 일 실시예로서, 발광 다이오드는 청색광을 방출할 수 있고, 형광물질은 청색광에 의해 여기된 경우에 황색광을 방출할 수 있다. 그 결과, 관찰자는 청색광 및 황색광의 조성에 대응하는 광을 감지하고, 이것은 각각의 광의 비율에 따라 실질적으로 백색이 될 수 있다. 관찰자에 의해 감지되는 최종 색은 국제 조명 위원회의 표준에 의해 규정된 바와 같은 색좌표에 의해 특징이 부여된다.
일 실시형태에 따르면, 형광물질의 층은 캡슐화 층(40) 내에 제공된다. 바람직하게, 형광물질의 평균 직경은 캡슐화 층(40)의 형성 단계 중에 형광물질의 적어도 일부가 와이어(26)들 사이에 분포되도록 선택된다. 바람직하게, 형광물질은 45 nm 내지 500 nm의 범위의 직경을 갖는다. 형광물질 층의 형광물 농도 두께는 표적화된 색좌표에 따라 조절된다.
광전자 디바이스의 추출비(extraction ratio)는 일반적으로 이 광전자 디바이스로부터 누출되는 광자의 수 대 발광 다이오드에 의해 방출되는 광자의 양의 비로 정의된다. 각각의 발광 다이오드는 모든 방향으로, 그리고 특히 이웃하는 발광 다이오드를 향해 광을 방출한다. 발광 다이오드의 활성층은 전송 파장 이하의 파장을 갖는 광자를 포획하는 경향이 있다. 그 결과, 발광 다이오드에 의해 방출되는 광의 일부는 이웃하는 발광 다이오드의 활성층에 의해 대체로 포획된다. 와이어(26)들 사이에 형광물질을 배치하는 것의 장점은 형광물질이 광의 일부를 전환시키는 것으로, 예를 들면, 발광 다이오드에 의해 방출되는 청색광을, 이 청색광이 이웃하는 발광 다이오드에 도달하기 전에, 더 높은 파장의 광, 예를 들면, 황색광으로 전환시킨다. 황색광은 이웃하는 발광 다이오드의 활성층에 의해 흡수되지 않으므로, 광전자 디바이스의 추출비는 증가한다.
다른 장점은 형광물질이 기판(10)에 근접하여 위치되므로 동작 시 이 형광물질의 가열 중에 발생되는 열의 기판에 의한 방출이 개선된다.
다른 장점은 형광물질이 별도의 층 내에 배열되지 않으므로 광전자 디바이스의 총 두께가 감소하는 것이다.
다른 장점은 광전자 디바이스에 의해 방출되는 광의 균일성이 향상되는 것이다. 실제로, 캡슐화 층(40)으로부터 모든 방향으로 방출되는 광은 발광 다이오드에 의해 방출되는 광 및 형광물질에 의해 방출되는 광의 조성에 대응한다.
도 15는 도 2f에 도시된 모든 요소를 포함하고, 캡슐화 층(40)과 핸들(42) 사이에 캡슐화 층(40) 상에 연장되는 형광물질 층(206) 및 경우에 따라 형광물질(206) 층에 연장되는 접착제(208)의 층을 더 포함하는 광전자 디바이스(205)의 일 실시형태를 도시하고, 핸들(42)은 접착제 층(208) 상에 연장된다. 형광물질 층(206)의 두께는 50 μm 내지 100 μm의 범위일 수 있다. 형광물질 층(206)은 형광물질을 매설하고 있는 실리콘(silicone)의 층 또는 에폭시드 폴리머에 대응할 수 있다. 형광물질 층(206)은 스핀 코팅 방법, 잉크젯 인쇄 방법, 또는 실크-스크리닝 방법 또는 시트 침착 방법에 의해 침착될 수 있다. 형광물질 층(206)의 형광물질 농도 및 두께는 표적화된 색좌표에 따라 조절된다. 형광물질이 캡슐화 층(40) 내에 제공되는 실시형태에 비해 더 큰 직경의 형광물질이 사용될 수 있다. 더욱이, 형광물질 층(206) 내의 형광물질 분포 및 형광물질 층(206)의 두께는 더 용이하게 제어될 수 있다.
도 16은 도 15에 도시된 광전자 디바이스(205)의 모든 요소를 포함하는 광전자 디바이스(210)의 일 실시형태를 도시한 것이고, 단 형광물질 층(206)이 핸들(42)을 피복하고 있다. 도시되지 않은 보호층이 형광물질 층(206)을 피복할 수 있다. 본 실시형태에서, 형광물질 층(206)은 유리하게도 광전자 디바이스의 제조 방법의 최종 단계에서 형성된다. 따라서 광전자 디바이스의 발색(colorimetric) 특성은 광전자 디바이스의 제조 방법의 대부분 중에 더 수정될 수 있다. 더욱이, 광전자 디바이스의 발색 특성은 프로세스의 말기에 필요하면 형광물질 층을 개질시킴으로써, 예를 들면 추가의 형광물질 층을 첨가함으로써 쉽게 교정될 수 있다.
도 17은 도 16에 도시된 광전자 디바이스(210)의 모든 컴포넌트를 포함하고, 핸들(42) 내에 연장되는 그리고 형광물질 층(206)으로 충전되는 트렌치(216)를 더 포함하는 광전자 디바이스(215)의 일 실시형태를 도시한다. 바람직하게, 트렌치(216)는 핸들(42)의 전체 두께를 횡단하여 연장된다. 각각의 트렌치(216)의 측벽들 사이의 거리는 핸들(42)을 피복하는 형광물질 층(206)의 두께와 실질적으로 동일한 것이 바람직하다.
도 16에 도시된 광전자 디바이스(210)의 경우, 발광 다이오드(DEL)에 의해 방출되는 광의 일부는 형광물질 층(206)을 횡단하지 않고 핸들(42)의 측연부로부터 누출될 수 있다. 따라서, 횡방향으로 누출되는 광의 색은 형광물질 층(206)을 통과한 광의 색과 다르고, 이것은 균일한 색의 광이 요구되는 경우에 바람직하지 않을 수 있다. 광전자 디바이스(215)의 경우, 핸들(42)로부터 횡방향으로 누출되는 광은 형광물질 층(206)로 충전된 트렌치(216)를 통과한다. 핸들(42)로부터 표면(43)을 통해 또는 횡방향으로 누출되는 광은 유리하게도 균일한 색을 갖는다.
도 18은 도 15에 도시된 광전자 디바이스(205)의 모든 요소를 포함하는 광전자 디바이스(220)의 일 실시형태를 도시하고, 단 접착제 층(208)은 도시되어 있지 않고, 중간층(222)이 캡슐화 층(40)과 형광물질 층(206) 사이에 개재된다.
중간층(222)은 제 1 파장이나 또는 제 1 파장 범위로 발광 다이오드(DEL)에 의해 방출되는 광선을 통과시킬 수 있고, 제 2 파장이나 또는 제 2 파장 범위로 형광물질에 의해 방출되는 광선을 반사시킬 수 있다. 그러므로 광전자 디바이스(220)의 추출비는 유리하게도 증가된다. 일 실시예로서, 중간층(222)은 다이크로익 미러(dichroic mirror)에 대응하는 것으로서, 이것은 특정 범위 내의 파장을 갖는 광선을 반사하고, 이 범위 내에 속하지 않는 파장을 갖는 광선을 통과시키는 거울이다. 다이크로익 미러는 상이한 광학 지수를 갖는 다이일렉트릭 층의 스택으로 형성될 수 있다.
다른 실시예에 따르면, 중간층(222)은 캡슐화 층(40)의 굴절률보다 작은 굴절률 및 형광물질 층의 굴절률보다 작은 굴절률을 갖는 재료로 제조되는 단층일 수 있다. 중간층(222)은 실리콘 또는 에폭시드 폴리머 층에 대응할 수 있다. 더욱이, 표면(224) 상에 상승된 영역을 형성하기 위해 중간층(222)의 형성 전에 텍스처링(texturing)이라고 부르는 표면 처리가 캡슐화 층(40)의 표면(224)에 가해진다. 중간층(222)과 형광물질 층(206) 사이의 계면은 실질적으로 평면적이다.
발광 다이오드(DEL)에 의해 방출되는 광선은 중간층(222)의 굴절률이 캡슐화 층(40)의 굴절률보다 작은 경우에도 불규칙한 계면(224)을 통과하고, 한편 계면(224)이 평면이고, 중간층(222)의 굴절률이 형광물질 층(206)의 굴절률보다 작은 경우, 형광물질에 의해 방출되는 광선은 계면(224) 상에서 주로 반사된다.
표면에서 상승된 영역을 형성하는 것을 유발하는 텍스처링 방법은 핸들(42)의 자유 표면(43) 및/또는 핸들(42)과 접촉되는 형광물질 층(206)의 표면(228)에 적용될 수 있다.
무기 재료로 제조된 층의 경우, 층의 표면을 텍스처링하는 방법은, 경우에 따라 표면에서의 상승된 영역의 형성을 촉진하기 위해 처리된 표면의 부분을 보호하는 마스크의 존재 하에서, 화학적 에칭 단계 또는 기계적 마모 단계를 포함할 수 있다. 유기질 재료로 제조된 층의 경우, 층의 표면을 텍스처링하는 방법은 엠보싱, 몰딩 등의 단계를 포함할 수 있다.
이전에 설명된 광전자 디바이스의 경우, 발광 다이오드(DEL)에 의해 방출되는 광의 일부는 캡슐화 층(40)의 측연부를 통해 누출될 수 있다. 이 광은 광전자 디바이스의 정상 작동 조건에서 관찰자에 의해 감지될 수 없으므로 일반적으로 이것은 바람직하지 않다. 일 실시형태에 따르면, 이 광전자 디바이스는 핸들(42)의 표면(43)으로부터 누출되는 광의 양을 증가시키기 위해 광전자 디바이스로부터 횡방향으로 누출되는 광선을 반사할 수 있는 수단을 더 포함한다.
도 19는 도 2f에 도시된 광전자 디바이스의 모든 컴포넌트를 포함하고, 절연층(32) 상에 배치되는, 그리고 발광 다이오드(DEL)의 어셈블리를 적어도 부분적으로 둘러싸는 블록(232)을 더 포함하는 광전자 디바이스(230)의 일 실시형태를 도시한다. 각각의 블록(232)은, 예를 들면, 전도층(38)의 연장부에 대응하는 금속층(234)으로 피복된다. 일 실시예로서, 블록(232)은 캡슐화 층(40)의 침착 전에 절연층(32) 상에 형성되는 레지스트(resist) 블록에 대응할 수 있다. 바람직하게, 블록(232)의 높이는 캡슐화 층(40)의 최대 높이보다 작다. 도 19에서, 블록(232)의 측연부(236)는 기판(10)의 표면(22)에 실질적으로 수직이다. 변형례로서, 횡측면(236)은 핸들(42)의 표면(22)을 향한 광선의 반사를 촉진시키기 위해 표면(22)에 대해 경사를 이룰 수 있다.
도 20은 도 2f에 도시된 광전자 디바이스의 모든 컴포넌트를 포함하고, 절연층(32) 상에 배치되는, 그리고 발광 다이오드(DEL)의 어셈블리를 적어도 부분적으로 둘러싸는 블록(242)을 더 포함하는 광전자 디바이스(240)의 일 실시형태를 도시한다. 블록(242)은 반사성 재료로 제조된다. 이것은 반사성 입자, 예를 들면, 티타늄 산화물 입자(TiO2)로 충전된 실리콘(silicone)일 수 있다. 일 실시예로서, 블록(242) 은 캡슐화 층(40)의 침착 전에 실크-스크리닝 방법에 의해 절연층(32) 상에 형성될 수 있다. 바람직하게, 블록(242)의 높이는 캡슐화 층(40)의 최대 높이보다 작다. 도 20에서, 블록(242)의 측연부(244)는 기판(10)의 표면(22)에 실질적으로 수직이다. 변형례로서, 횡연부(244)는 핸들(42)의 표면(22)을 향한 광선의 반사를 촉진시키기 위해 표면(22)에 대해 경사를 이룰 수 있다.
도 21은 도 2f에 도시된 광전자 디바이스의 모든 컴포넌트를 포함하는 광전자 디바이스(245)의 일 실시형태를 도시하고, 단 발광 다이오드(DEL)는 기판(10) 내에 형성된 공동(246) 내에 형성된다. 공동(246)의 횡측면(248)은, 예를 들면, 절연층(32)의 연장부에 대응하는 절연층(250)과, 예를 들면, 전도층(38)의 연장부에 대응하는 금속층(252)으로 피복된다. 바람직하게, 공동(246)의 깊이는 캡슐화 층(40)의 최대 높이보다 작다. 도 21에서, 공동의 횡측면(248)은 핸들(42)의 표면(43)에 실질적으로 수직이다. 변형례로서, 횡측면(248)은 핸들(42)의 표면(43)을 향한 광선의 반사를 촉진시키기 위해 표면(22)에 대해 경사를 이룰 수 있다.
도 22는 도 2f에 도시된 광전자 디바이스의 모든 컴포넌트를 포함하고, 발광 다이오드(DEL)를 둘러싸고 있는 트렌치(256)를 더 포함하는 광전자 디바이스(255)의 일 실시형태를 도시한 것으로서, 도 22에는 단일의 트렌치가 도시되어 있다. 트렌치(256)는 기판(10) 및 캡슐화 층(40)을 횡단한다. 각각의 트렌치(256)의 내벽은 반사층(258), 예를 들면, 은 또는 알루미늄으로 제조되는 금속층으로, 또는 30 nm 내지 2,000 nm의 범위의 두께를 갖는 바니시 층으로 피복된다. 기판(10)으로부터 반사층(258)을 절연시키기 위해 도시되지 않은 절연층이 제공될 수 있다. 트렌치(256)는 도 2d와 관련하여 이전에 설명된 기판(10)의 두께를 감소시키는 단계 후에 형성될 수 있다. 광전자 디바이스(230, 240, 245)에 비한 장점은 캡슐화 층(40)이 평면의 표면 상에 형성되는 것으로, 이것은 침착을 더 용이하게 한다.
도 23은 도 2f에 도시된 광전자 디바이스의 모든 컴포넌트를 포함하고, 캡슐화 층(40) 내에 형성되는, 그리고 발광 다이오드(DEL)를 둘러싸는 트렌치(262)를 더 포함하는 광전자 디바이스(260)의 일 실시형태를 도시한 것으로, 도 23에는 단일 트렌치가 도시되어 있다. 트렌치(262)는 공기로 충전될 수 있다. 트렌치(262)는 캡슐화 층(40)이 무기 재료로 제조되는 경우에 캡슐화 층(40)을 형성하는 단계 후에 에칭에 의해 형성될 수 있다. 트렌치(262)는 캡슐화 층(40) 내에서 발광 다이오드를 매설하고 있는 중심 블록(264) 및 이 중심 블록(264)을 적어도 부분적으로 둘러싸는 주변 블록(266)을 형성한다. 각각의 주변 블록(266)은, 예를 들면, 은 또는 알루미늄으로 제조되는, 그리고 30 nm 내지 2,000 nm의 범위의 두께를 갖는 금속층(268)으로 피복된다. 접착제 층(269)이 핸들(42)과 블록(264, 266) 사이에 제공될 수 있다. 도 23에서, 주변 블록(266)의 횡측면(270)은 기판(10)의 표면(22)에 실질적으로 수직이다. 변형례로서, 횡측면(270)은 핸들(42)의 표면(22)을 향한 광선의 반사를 촉진시키기 위해 표면(22)에 대해 경사를 이룰 수 있다. 광전자 디바이스(230, 240, 245)에 비한 장점은 캡슐화 층(40)이 평면의 표면 상에 형성되는 것으로, 이것은 침착을 더 용이하게 한다.
도 24는 도 2f에 도시된 광전자 디바이스의 모든 컴포넌트를 포함하고, 발광 다이오드(DEL)를 피복하지 않고, 발광 다이오드(DEL)들 사이에서 전극층(32) 상에 연장되는 절연층(276)을 더 포함하는 광전자 디바이스(275)의 일 실시형태를 도시한다. 절연층(276)은 반사층(278)으로 피복된다. 반사층(278)은, 예를 들면, 알루미늄, 알루미늄계 합금, 특히 AlSiz, AlxCuy(예를 들면, x는 1이고, y는 0.8%임), 은, 금, 니켈, 또는 팔라듐으로 제조되는 금속층에 대응하는 것이 바람직하다. 일 실시예로서, 반사층(278)은 30 nm 내지 2,000 nm의 범위의 두께를 갖는다. 반사층(278)은, 예를 들면, 티타늄으로 제조되는 접합층을 포함하는 복수의 층의 스택을 포함할 수 있다. 절연층(276) 및 반사층(278)의 두께는 캡슐화 층(40)에 접촉되는 반사층이 셸(34)의 단부에 근접하도록, 예를 들면, 셸(34)의 단부로부터 1 μm 미만으로 이격되도록 선택된다. 이전에 설명된 실시형태에 비해, 반사면(280)은 유리하게도 발광 다이오드의 외측의 발광 다이오드(DEL)의 셸(34)에 의해 방출되는 광선이 발광 다이오드의 하부 부분(28) 또는 이웃하는 발광 다이오드의 하부 부분(28) 내에 침투하는 것을 저지할 수 있다. 따라서 추출비는 증가한다.
도 25는 도 24에 도시된 광전자 디바이스(275)의 모든 컴포넌트를 포함하는 광전자 디바이스(285)의 일 실시형태를 도시한 것이고, 단 절연층(276) 및 반사면(280)은 발광 다이오드(DEL)를 피복하지 않고 발광 다이오드(DEL)들 사이의 전극층(32) 상에 연장되는 반사층(286)으로 대체된다. 이것은 반사성 입자, 예를 들면, TiO2 입자, 또는 TiO2 층으로 충전되는 실리콘 층일 수 있다.. 반사층(286)의 두께는 캡슐화 층(40)과 접촉되는 반사층(286)의 표면(288)이 셸(34)의 단부에 근접하도록, 예를 들면, 셸(34)의 단부로부터 1 μm 미만으로 이격되도록 선택된다. 따라서 추출비는 증가한다.
일 실시형태에 따르면, 하나 또는 복수의 렌즈가 핸들(42)의 표면(43) 상에 제공된다. 이 렌즈는 표면(43)에 수직인 방향으로 따라 표면(43)으로부터 누출되는 광선의 집속을 증대시킬 수 있고, 따라서 표면(43)을 관찰하고 있는 사용자에 의해 감지되는 광선의 양을 증대시킬 수 있다.
도 26은 도 19에 도시된 광전자 디바이스(230)의 모든 컴포넌트를 포함하는 광전자 디바이스(290)의 일 실시형태를 도시한 것이고, 단 핸들(42)은 제공되어 있지 않다. 더욱이, 광전자 디바이스(290)는 각각의 발광 다이오드(DEL)를 위해 캡슐화 층(40) 상에 배치되는 수렴 렌즈(292)를 포함한다.
도 27은 렌즈(296)가 복수의 발광 다이오드(DEL)와 관련되는 일 실시형태(295)인 도 26과 유사도이다
본 발명 구체적인 실시형태가 설명되었다. 다양 변경 및 개조가 본 기술분야의 당업자에게 상도될 것이다. 더욱이, 비록, 이전에 설명된 실시형태에서, 각각의 와이어(26)는 시드 패드(24) 중의 하나와 접촉되는 와이어의 베이스에 부동태화된 부분(28)를 포함하고 있으나, 동태화된 부분(28)은 생략될 수 있다.
더욱이, 비록 실시형태가 셸(34)이 관련된 와이어(26)의 상부 및 와이어(26)의 횡측의 일부를 피복하는 광전자 디바이스에 대해 설명되어 있으나, 와이어(26)의 상부에만 셸을 제공하는 것이 가능하다.

Claims (12)

  1. 광전자 디바이스(14)를 제조하는 방법으로서:
    (a) 제 1 표면(22)을 갖는 기판(10)을 제공하는 단계;
    (b) 상기 제 1 표면(22) 상에 원추형 또는 테이퍼형, 와이어 형상의 반도체 요소를 포함하는 발광 다이오드(DEL)의 어셈블리를 형성하는 단계;
    (c) 각각의 발광 다이오드의 어셈블리를 위해 상기 어셈블리의 각각의 발광 다이오드를 피복하는 전극층(36) 및 상기 어셈블리의 상기 발광 다이오드의 주위에서 상기 전극층을 피복하는 전도층(38)을 형성하는 단계;
    (d) 상기 제 1 표면(22) 전체를 상기 발광 다이오드를 캡슐화하는 층(40)으로 피복하는 단계;
    (e) 상기 기판 두께를 감소시키는 단계 - 상기 기판은 단계 (e) 후에 상기 제 1 표면(22)의 반대측의 제 2 표면(44)을 가짐 -;
    (f) 상기 기판으로부터 절연되고, 상기 제 2 표면(44)으로부터 적어도 상기 제 1 표면(22)까지 상기 기판을 횡단하는 전도성 요소(56)를 형성하는 단계 - 상기 전도성 요소는 상기 전도층과 접촉됨 -;
    (g) 상기 제 2 표면(44) 상에 상기 기판과 접촉하는 적어도 하나의 제 1 전도성 패드(52; 60; 82; 102; 132)를 형성하는 단계; 및
    (h) 각각의 발광 다이오드의 어셈블리를 분리시키기 위해 얻어진 구조물을 절단하는 단계의 연속 단계를 포함하는 광전자 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 광전자 디바이스 제조 방법은, 상기 단계 (f)에서, 상기 제 2 표면(44) 상에 상기 전도성 요소(56)와 접촉하는 적어도 하나의 제 2 전도성 패드(72; 90; 134)를 형성하는 단계를 포함하는 광전자 디바이스 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 광전자 디바이스 제조 방법은 상기 기판으로부터 절연되고, 상기 제 2 표면(44)으로부터 적어도 상기 제 1 표면(22)까지 상기 기판을 횡단하고, 상기 발광 다이오드(DEL) 중 적어도 하나의 베이스와 접촉하는 적어도 하나의 추가의 전도성 요소(106, 110)를 형성하는 단계를 포함하는 광전자 디바이스 제조 방법.
  4. 제 1 항에 있어서,
    상기 전도성 요소(56)를 형성하는 단계는, 상기 단계 (e) 후에, 상기 제 2 표면(44)으로부터 상기 기판(10) 내에 개구(46)를 에칭하는 단계, 상기 개구의 적어도 측벽 상에 절연층(48)을 형성하는 단계, 및 상기 절연층을 피복하는 전도층(54)을 형성하는 단계, 또는 전도성 재료로 상기 개구를 충전시키는 단계를 연속적으로 포함하는 광전자 디바이스 제조 방법.
  5. 제 1 항에 있어서,
    상기 단계 (f)는, 상기 단계 (b) 전에, 적어도 부분적으로 실시되고, 상기 단계 (b) 전에 상기 기판 두께의 일부를 횡단하여 상기 제 1 표면(22)으로부터 상기 기판 내에 개구(92)를 에칭하는 단계를 포함하고, 상기 개구는 상기 단계 (e)에서 상기 제 2 표면(44) 상에 개방되는 광전자 디바이스 제조 방법.
  6. 제 5 항에 있어서,
    상기 전극층(36) 및 상기 전도층(38)은 상기 개구(92) 내에 더 형성되는 광전자 디바이스 제조 방법.
  7. 제 5 항에 있어서,
    상기 광전자 디바이스 제조 방법은, 상기 단계 (b) 전에, 상기 개구(92)의 적어도 측벽 상에 절연 부분(122)을 형성하는 단계 및 전도성 재료로 상기 개구를 충전하는 단계를 포함하는 광전자 디바이스 제조 방법.
  8. 제 1 항, 제 2 항 및 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 광전자 디바이스 제조 방법은, 상기 단계 (e) 전에, 상기 발광 다이오드(DEL)를 캡슐화하는 상기 층(40)에 지지체(42)를 부착하는 단계를 포함하는 광전자 디바이스 제조 방법.
  9. 제 1 항, 제 2 항 및 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 발광 다이오드(DEL)를 캡슐화하는 층(40)은 상기 발광 다이오드(DEL)들 사이에 형광물질을 포함하는 광전자 디바이스 제조 방법.
  10. 제 8 항에 있어서,
    상기 광전자 디바이스 제조 방법은 상기 발광 다이오드(DEL)를 캡슐화하는 상기 층(40)을 피복하거나 또는 상기 지지체(42)를 피복하는 형광물질의 층(206)을 형성하는 단계를 포함하는 광전자 디바이스 제조 방법.
  11. 제 10 항에 있어서,
    상기 광전자 디바이스 제조 방법은 상기 발광 다이오드에 의해 방출되는 광선을 전송할 수 있는, 그리고 상기 형광물질에 의해 방출되는 광선을 반사할 수 있는 상기 형광물질 층(206)과 상기 발광 다이오드(DEL)를 캡슐화하는 층(40) 사이에 층(222)을 형성하는 단계를 포함하는 광전자 디바이스 제조 방법.
  12. 제 1 항, 제 2 항 및 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 광전자 디바이스 제조 방법은 상기 발광 다이오드(DEL)를 캡슐화하는, 그리고 상기 발광 다이오드의 높이보다 50%만큼 더 높은 높이를 갖는 상기 층(40)과 상기 기판(10) 사이에서 상기 발광 다이오드(DEL)의 주위에 반사체(232; 242)를 형성하는 단계를 포함하는 광전자 디바이스 제조 방법.
KR1020167007890A 2013-09-30 2014-09-30 발광 다이오드를 포함하는 광전자 디바이스 제조 방법 KR102237398B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217009597A KR102343220B1 (ko) 2013-09-30 2014-09-30 발광 다이오드를 포함하는 광전자 디바이스 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1359413 2013-09-30
FR1359413A FR3011383B1 (fr) 2013-09-30 2013-09-30 Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
PCT/FR2014/052472 WO2015044620A1 (fr) 2013-09-30 2014-09-30 Procédé de fabrication de dispositifs optoélectroniques a diodes électroluminescentes

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009597A Division KR102343220B1 (ko) 2013-09-30 2014-09-30 발광 다이오드를 포함하는 광전자 디바이스 제조 방법

Publications (2)

Publication Number Publication Date
KR20160064108A KR20160064108A (ko) 2016-06-07
KR102237398B1 true KR102237398B1 (ko) 2021-04-07

Family

ID=50489149

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217009597A KR102343220B1 (ko) 2013-09-30 2014-09-30 발광 다이오드를 포함하는 광전자 디바이스 제조 방법
KR1020167007890A KR102237398B1 (ko) 2013-09-30 2014-09-30 발광 다이오드를 포함하는 광전자 디바이스 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217009597A KR102343220B1 (ko) 2013-09-30 2014-09-30 발광 다이오드를 포함하는 광전자 디바이스 제조 방법

Country Status (7)

Country Link
US (1) US10211365B2 (ko)
EP (2) EP3053199B1 (ko)
JP (2) JP6522594B2 (ko)
KR (2) KR102343220B1 (ko)
CN (2) CN105593999B (ko)
FR (1) FR3011383B1 (ko)
WO (1) WO2015044620A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190094471A (ko) * 2016-12-29 2019-08-13 알레디아 발광다이오드를 구비한 광전자장치

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3041148A1 (fr) * 2015-09-14 2017-03-17 Valeo Vision Source lumineuse led comprenant un circuit electronique
DE102015116865A1 (de) * 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
DE102015121056A1 (de) * 2015-12-03 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
FR3053530B1 (fr) * 2016-06-30 2018-07-27 Aledia Dispositif optoelectronique a pixels a contraste et luminance ameliores
US10480719B2 (en) * 2016-08-16 2019-11-19 King Abdullah University Of Science And Technology Ultrabroad linewidth orange-emitting nanowires LED for high CRI laser-based white lighting and gigahertz communications
US10290779B2 (en) * 2016-12-15 2019-05-14 Panasonic Intellectual Property Management Co., Ltd. Light emitting element
FR3061357B1 (fr) * 2016-12-27 2019-05-24 Aledia Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
FR3061607B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
FR3068515B1 (fr) * 2017-06-30 2019-10-25 Aledia Dispositif optoélectronique comprenant des diodes électroluminescentes
FR3068514B1 (fr) 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique
FR3069378B1 (fr) 2017-07-21 2019-08-23 Aledia Dispositif optoelectronique
FR3069379B1 (fr) 2017-07-21 2019-08-23 Aledia Dispositif optoelectronique
US10559727B2 (en) * 2017-07-25 2020-02-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of colorful Micro-LED, display modlue and terminals
DE102017117414A1 (de) 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
FR3077653A1 (fr) 2018-02-06 2019-08-09 Aledia Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
FR3082657B1 (fr) 2018-06-19 2021-01-29 Aledia Procede de fabrication d’un dispositif optoelectronique a parois de confinement lumineux auto alignes
US11201265B2 (en) 2018-09-27 2021-12-14 Lumileds Llc Micro light emitting devices
FR3090199B1 (fr) 2018-12-18 2021-10-22 Aledia Dispositif optoélectronique pour l'acquisition d'images selon plusieurs points de vue et/ou l'affichage d'images selon plusieurs points de vue
TWI690102B (zh) * 2019-01-04 2020-04-01 友達光電股份有限公司 發光裝置及其製造方法
JP7230650B2 (ja) 2019-04-05 2023-03-01 Tdk株式会社 無機材料基板の加工方法、デバイス、およびデバイスの製造方法
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
US11674795B2 (en) 2019-12-18 2023-06-13 Lumileds Llc Miniature pattern projector using microLEDs and micro-optics
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
RU2739863C1 (ru) * 2020-03-23 2020-12-29 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Способ создания диодных оптоэлектронных пар, стойких к гамма-нейтронному излучению
FR3111235A1 (fr) * 2020-06-04 2021-12-10 Aledia Dispositif optoélectronique pour affichage lumineux à parois de confinement lumineux conductrices et procédé de fabrication
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
WO2023036543A1 (en) * 2021-09-08 2023-03-16 Osram Opto Semiconductors Gmbh Optoelectronic component, component unit and method for producing the same
FR3128311A1 (fr) * 2021-10-15 2023-04-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'un dispositif optoélectronique
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050189474A1 (en) 2004-02-20 2005-09-01 Taizo Tomioka Semiconductor relay apparatus and wiring board fabrication method
JP2008505508A (ja) 2004-06-30 2008-02-21 クリー　インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
US20100032705A1 (en) 2008-08-05 2010-02-11 Samsung Electro-Mechanics Co. Ltd. Light emitting diode package and method of manufacturing the same
JP2010153742A (ja) 2008-12-26 2010-07-08 Seiko Instruments Inc 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法
JP2011135058A (ja) 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
US20110198646A1 (en) 2010-02-12 2011-08-18 Shang-Yi Wu High-reflection submount for light-emitting diode package and fabrication method thereof
JP2013511142A (ja) 2009-11-13 2013-03-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 保護ダイオード構造を備える薄膜半導体デバイス、および薄膜半導体デバイスを製造する方法
WO2013080174A1 (fr) 2011-12-01 2013-06-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoélectronique comprenant des nanofils de structure cœur/coquille
JP2013534050A (ja) 2010-06-18 2013-08-29 グロ アーベー ナノワイヤｌｅｄの構造体およびそれを製作する方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1359413A (fr) 1963-04-04 1964-04-24 Shell Int Research Procédé de préparation de composés organiques oxygénés
JP2985691B2 (ja) * 1994-03-23 1999-12-06 株式会社デンソー 半導体装置
JP2001144173A (ja) * 1999-11-17 2001-05-25 Denso Corp 半導体装置の製造方法
JP2003008069A (ja) 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 発光装置
US6724794B2 (en) * 2001-06-29 2004-04-20 Xanoptix, Inc. Opto-electronic device integration
KR20040029385A (ko) * 2001-08-01 2004-04-06 남 영 김 화상표시장치
CN1453884A (zh) * 2002-04-25 2003-11-05 诠兴开发科技股份有限公司 纳米线发光元件及显示装置
US9000461B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic element and manufacturing method thereof
KR101332771B1 (ko) * 2004-02-20 2013-11-25 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
JP4740795B2 (ja) * 2005-05-24 2011-08-03 エルジー エレクトロニクス インコーポレイティド ロッド型発光素子及びその製造方法
JP2007059864A (ja) * 2005-07-29 2007-03-08 Toshiba Lighting & Technology Corp 照明装置および発光ダイオード装置
JP4690870B2 (ja) * 2005-11-29 2011-06-01 京セラ株式会社 光電気集積配線基板及び光電気集積配線システム
KR100746784B1 (ko) 2006-03-02 2007-08-06 엘지전자 주식회사 나노선을 갖는 발광 소자 및 그의 제조 방법
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
SG170094A1 (en) * 2006-03-10 2011-04-29 Stc Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
KR100764742B1 (ko) 2006-06-16 2007-10-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN101669219B (zh) * 2006-12-22 2011-10-05 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
EP2095426A4 (en) * 2006-12-22 2012-10-10 Qunano Ab NANOELECTRONIC STRUCTURE AND PRODUCTION METHOD THEREOF
JP4982176B2 (ja) * 2006-12-28 2012-07-25 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP5268043B2 (ja) * 2007-03-08 2013-08-21 独立行政法人物質・材料研究機構 極微小ダイオード及びその製造方法
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
JP2009010012A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 半導体発光素子、その製造方法及び発光装置
JP5112761B2 (ja) * 2007-06-26 2013-01-09 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
FR2922685B1 (fr) * 2007-10-22 2011-02-25 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils et procedes correspondants
TWI372478B (en) 2008-01-08 2012-09-11 Epistar Corp Light-emitting device
JP5221166B2 (ja) 2008-02-20 2013-06-26 スタンレー電気株式会社 ＺｎＯ系半導体素子とその製造方法及び光半導体素子
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
JP5836122B2 (ja) * 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
CN101771025A (zh) * 2008-12-26 2010-07-07 富准精密工业(深圳)有限公司 发光二极管
KR101007130B1 (ko) * 2009-02-18 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US8587017B2 (en) * 2009-07-05 2013-11-19 Industrial Technology Research Institute Light emitting device and method of fabricating a light emitting device
JP2011035198A (ja) * 2009-08-03 2011-02-17 Ccs Inc Ｌｅｄ発光デバイスの製造方法
JP2011113877A (ja) * 2009-11-27 2011-06-09 Sharp Corp 光電気混載基板および半導体装置
JP4586934B2 (ja) * 2010-03-17 2010-11-24 パナソニック電工株式会社 半導体発光素子およびそれを用いる照明装置
JP2011258856A (ja) * 2010-06-11 2011-12-22 Toshiba Corp 発光素子および発光装置
TWI540754B (zh) * 2010-12-27 2016-07-01 鴻海精密工業股份有限公司 發光二極體及其形成方法
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
CN103548158B (zh) * 2011-05-23 2016-10-19 并木精密宝石株式会社 发光元件的制造方法以及发光元件
JP5250707B2 (ja) * 2011-05-26 2013-07-31 有限会社 ナプラ 電子機器用基板及び電子機器
JP6062429B2 (ja) * 2011-07-15 2017-01-18 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 半導体デバイスを支持基板に接合する方法
US8350251B1 (en) * 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
JP2013074245A (ja) * 2011-09-29 2013-04-22 Oki Electric Ind Co Ltd 発光ダイオードの製造方法及び発光ダイオード
JP5929115B2 (ja) * 2011-11-17 2016-06-01 富士通株式会社 半導体ナノデバイス
KR20130083721A (ko) * 2012-01-13 2013-07-23 삼성전자주식회사 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
KR101958418B1 (ko) * 2013-02-22 2019-03-14 삼성전자 주식회사 발광 소자 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050189474A1 (en) 2004-02-20 2005-09-01 Taizo Tomioka Semiconductor relay apparatus and wiring board fabrication method
JP2008505508A (ja) 2004-06-30 2008-02-21 クリー　インコーポレイテッド 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
US20100032705A1 (en) 2008-08-05 2010-02-11 Samsung Electro-Mechanics Co. Ltd. Light emitting diode package and method of manufacturing the same
JP2010153742A (ja) 2008-12-26 2010-07-08 Seiko Instruments Inc 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法
JP2013511142A (ja) 2009-11-13 2013-03-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 保護ダイオード構造を備える薄膜半導体デバイス、および薄膜半導体デバイスを製造する方法
JP2011135058A (ja) 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
US20110198646A1 (en) 2010-02-12 2011-08-18 Shang-Yi Wu High-reflection submount for light-emitting diode package and fabrication method thereof
JP2013534050A (ja) 2010-06-18 2013-08-29 グロ アーベー ナノワイヤｌｅｄの構造体およびそれを製作する方法
WO2013080174A1 (fr) 2011-12-01 2013-06-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoélectronique comprenant des nanofils de structure cœur/coquille

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190094471A (ko) * 2016-12-29 2019-08-13 알레디아 발광다이오드를 구비한 광전자장치
KR102468911B1 (ko) 2016-12-29 2022-11-18 알레디아 발광다이오드를 구비한 광전자장치

Also Published As

Publication number Publication date
EP3401964B1 (fr) 2019-05-22
EP3401964A1 (fr) 2018-11-14
JP2016535434A (ja) 2016-11-10
JP6522594B2 (ja) 2019-05-29
EP3053199A1 (fr) 2016-08-10
WO2015044620A1 (fr) 2015-04-02
US10211365B2 (en) 2019-02-19
CN105593999B (zh) 2020-05-19
US20160218240A1 (en) 2016-07-28
FR3011383A1 (fr) 2015-04-03
JP2019145830A (ja) 2019-08-29
KR102343220B1 (ko) 2021-12-23
EP3053199B1 (fr) 2018-09-12
CN111668204A (zh) 2020-09-15
CN111668204B (zh) 2023-09-15
KR20210038722A (ko) 2021-04-07
CN105593999A (zh) 2016-05-18
KR20160064108A (ko) 2016-06-07
FR3011383B1 (fr) 2017-05-26
JP6891214B2 (ja) 2021-06-18

Similar Documents

Publication Publication Date Title
KR102237398B1 (ko) 발광 다이오드를 포함하는 광전자 디바이스 제조 방법
KR102225302B1 (ko) 발광 다이오드를 포함하는 광전자 디바이스
US11398579B2 (en) Method for producing optoelectronic devices comprising light-emitting diodes
KR102140315B1 (ko) 광전자 장치 및 이의 제조 방법
TWI460888B (zh) 發光裝置
US10177288B2 (en) Optoelectronic device comprising light-emitting diodes with improved light extraction
US10062808B2 (en) Optoelectronic device with improved reflectivity
KR102662481B1 (ko) 반사층을 갖는 장착부 상의 발광 디바이스
KR20130066308A (ko) 발광소자
KR20130072825A (ko) 발광소자
TWI647864B (zh) 用於製造具有發光二極體之光電裝置的方法
TWM517915U (zh) 金屬裝置之磊晶結構
US11605759B2 (en) Optoelectronic device comprising light-emitting diodes
KR20120138903A (ko) 발광 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant