KR102140165B1 - 스퍼터링 타깃의 제조 방법 및 반도체 장치의 제작 방법 - Google Patents

스퍼터링 타깃의 제조 방법 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR102140165B1
KR102140165B1 KR1020120130983A KR20120130983A KR102140165B1 KR 102140165 B1 KR102140165 B1 KR 102140165B1 KR 1020120130983 A KR1020120130983 A KR 1020120130983A KR 20120130983 A KR20120130983 A KR 20120130983A KR 102140165 B1 KR102140165 B1 KR 102140165B1
Authority
KR
South Korea
Prior art keywords
layer
sputtering target
film
oxide semiconductor
electrode layer
Prior art date
Application number
KR1020120130983A
Other languages
English (en)
Other versions
KR20130060123A (ko
Inventor
순페이 야마자키
테츠노리 마루야마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130060123A publication Critical patent/KR20130060123A/ko
Application granted granted Critical
Publication of KR102140165B1 publication Critical patent/KR102140165B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605Treating the starting powders individually or as mixtures
    • C04B35/6261Milling
    • C04B35/6262Milling of calcined, sintered clinker or ceramics
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • C04B35/645Pressure sintering
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • C04B35/645Pressure sintering
    • C04B35/6455Hot isostatic pressing
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3232Titanium oxides or titanates, e.g. rutile or anatase
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3287Germanium oxides, germanates or oxide forming salts thereof, e.g. copper germanate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658Atmosphere during thermal treatment
    • C04B2235/6583Oxygen containing atmosphere, e.g. with changing oxygen pressures
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658Atmosphere during thermal treatment
    • C04B2235/6583Oxygen containing atmosphere, e.g. with changing oxygen pressures
    • C04B2235/6585Oxygen containing atmosphere, e.g. with changing oxygen pressures at an oxygen percentage above that of air
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/666Applying a current during sintering, e.g. plasma sintering [SPS], electrical resistance heating or pulse electric current sintering [PECS]
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/94Products characterised by their shape
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/403Refractory metals
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/405Iron metal group, e.g. Co or Ni
    • C04B2237/406Iron, e.g. steel
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/407Copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Abstract

본 발명은 산화물 반도체를 스퍼터링 방법에 의하여 형성하는 경우, 스퍼터링 타깃의 조성과, 그 스퍼터링 타깃을 사용하여 형성한 막의 조성을 비교하면 산화물 반도체의 재료에 따라 조성에 차이가 나는 경우가 있다.
산화 아연을 함유하는 스퍼터링 타깃의 제작에 있어서, 미리 산화 아연을 함유하는 결정을 형성한 다음에, 그 결정을 분쇄한 후, 정해진 양의 산화 아연을 가하여 혼합하고, 이 후에 소결시켜, 스퍼터링 타깃을 제작한다. 이 스퍼터링 타깃의 조성은 최종적으로 얻어지는 원하는 조성을 갖는 막보다도 아연을 많이 함유시켜, 스퍼터링 방법에 의하여 성막시에 감소하는 아연의 양, 또한 소결시에 감소하는 아연의 양 등을 고려하여 조정한다.

Description

스퍼터링 타깃의 제조 방법 및 반도체 장치의 제작 방법{METHOD FOR MANUFACTURING SPUTTERING TARGET AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 스퍼터링 타깃 및 그 제조 방법에 관한 것이다. 또한 상기 스퍼터링 타깃을 사용하여 제조된, 산화물 반도체를 이용한 반도체 장치의 제작 방법에 관한 것이다.
또한, 본 명세서중에서 제시하는 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기 광학 장치, 반도체 회로, 및 전자 기기는 모두 반도체 장치이다.
액정 표시 장치로 대표되는 바와 같이, 유리 기판 등의 평판에 형성되는 트랜지스터는 주로 아모퍼스 실리콘, 또는 다결정 실리콘 등의 반도체 재료를 사용하여 제작된다. 아모퍼스 실리콘을 사용한 트랜지스터는 전계 효과 이동도가 낮은 한편 유리 기판의 대면적화에 대응할 수 있고, 다결정 실리콘을 사용한 트랜지스터는 전계 효과 이동도가 높은 한편 레이저 어닐링 등의 결정화 공정이 필요하며 유리 기판의 대면적화에 반드시 적응하는 것은 아니다는 특성을 갖는다.
상술한 트랜지스터에 대하여, 반도체 재료로서 산화물 반도체를 사용하여 트랜지스터를 제작하고, 상기 트랜지스터를 전자 디바이스나 광 디바이스에 응용하는 기술이 주목을 받고 있다. 예를 들어, 반도체 재료로서 산화 아연, In-Ga-Zn계 산화물 반도체를 사용하여 트랜지스터를 제작하고 화상 표시 장치의 스위칭 소자 등에 사용하는 기술이 특허문헌 1 및 특허문헌 2에서 공개된다.
산화물 반도체에 채널 형성 영역(채널 영역이라고도 함)을 제공한 트랜지스터는 아모퍼스 실리콘을 사용한 트랜지스터보다 높은 전계 효과 이동도를 얻게 된다. 산화물 반도체층은, 스퍼터링 방법 등을 사용하면 비교적 저온으로 막을 형성하는 것이 가능하며, 다결정 실리콘을 사용한 트랜지스터보다 제조 공정을 간략화할 수 있다.
이와 같은 산화물 반도체를 사용하여 유리 기판, 플라스틱 기판 등에 트랜지스터를 형성하고, 액정 디스플레이, 일렉트로루미네선스(electroluminescent) 디스플레이(EL 디스플레이라고도 함), 또는 전자 페이퍼 등의 표시 장치에 응용하는 것이 기대된다.
일본국 특개 2007-123861호 공보 일본국 특개 2007-96055호 공보
산화물 반도체를 스퍼터링 방법을 사용하여 형성하는 경우, 스퍼터링 타깃의 조성과, 그 스퍼터링 타깃을 사용하여 형성한 막의 조성을 비교하면 산화물 반도체 재료에 따라 조성에 차이가 나는 경우가 있다.
특히 산화 아연을 함유하는 스퍼터링 타깃을 사용한 스퍼터링 방법에 의하여 얻어지는 막은 스퍼터링 타깃과 비교하면 아연이 감소한다.
또한, 막의 결정성을 높이는 경우, 막의 조성은 결정 구조의 형성에 대한 영향이 크고, 예를 들어 결정 구조를 형성할 때 필요한 원소의 개수가 부족하면 비정질이 될 우려가 있다.
산화 아연을 함유하는 스퍼터링 타깃의 제작에 있어서, 미리 산화 아연을 함유하는 결정을 형성한 다음에, 그 결정을 분쇄한 후, 산화 아연을 정해진 양만 가하여 혼합하고, 그 후에 소결시켜, 스퍼터링 타깃을 제작한다. 이 스퍼터링 타깃의 조성은 최종적으로 얻어지는 원하는 조성을 갖는 막보다도 아연을 많이 함유시켜, 스퍼터링 방법을 사용하여 막을 형성할 때 감소하는 아연의 양, 또한 소결시킬 때 감소하는 아연의 양 등을 고려하여 조정한다.
상술한 바와 같이 얻어진 스퍼터링 타깃을 사용하여 스퍼터링 방법에 의하여 막을 형성하면, 원하는 조성을 갖는 막을 얻을 수 있다.
또한 스퍼터링 타깃의 제작 방법에 의하여 형성하는 막의 조성을 제어할 수 있다.
본 명세서에서 제시하는 구성은, 산화 아연을 함유하는 스퍼터링 타깃의 제작에 있어서, 미리 산화 아연을 함유하는 결정을 형성한 다음에, 그 결정을 분쇄한 후, 산화 아연을 정해진 양만 가하여 소결시켜, 스퍼터링 타깃을 제작하는 것을 특징으로 하는 스퍼터링 타깃의 제작 방법이다.
상기 구성에 있어서, 스퍼터링 타깃은 인듐, 갈륨, 티타늄, 또는 게르마늄을 함유하는 것을 특징 중 하나로 한다.
또한 본 명세서에서 제시하는 구성은, 제 1 원소 및 제 2 원소를 함유하는 스퍼터링 타깃의 제작에 있어서, 제 1 원소를 함유하는 산화물의 분말 및 제 2 원소를 함유하는 산화물의 분말을 칭량(秤量)하고, 가열하여 제 1 원소 및 제 2 원소를 함유하는 결정을 형성하고, 결정을 분쇄하여 제 1 분말을 형성하고, 제 1 분말에 제 1 원소를 함유하는 산화물 분말을 더 가하고 혼합하여 제 2 분말을 형성하고, 제 2 분말을 소성하여 스퍼터링 타깃을 제작하고 제 1 원소는 아연인 것을 특징으로 하는 스퍼터링 타깃의 제작 방법이다.
상기 구성에 있어서 제 2 원소는 인듐, 갈륨, 티타늄, 게르마늄, 주석 중 어느 하나이다.
성막시에 감소하는 원소를 고려하여 조성을 조정하는 스퍼터링 타깃의 제작 방법에 의하여, 스퍼터링 방법에 의하여 형성된 막이 화학량론비에 일치하거나 또는 그 근방값이 되도록 할 수 있다.
또한 원하는 조성을 갖는 막을 얻을 수 있으며, 그 막을 결정화시킨 경우 높은 결정성을 얻을 수 있다.
도 1은 스퍼터링 타깃의 제조 방법을 도시한 플로차트.
도 2(A) 및 도 2(B)는 스퍼터링 타깃의 상면을 도시한 도면, 도 2(C)는 스퍼터링 타깃의 단면의 일부를 도시한 도면.
도 3(A) 및 도 3(C)는 본 발명의 일 양태를 도시한 평면도, 도 3(B) 및 도 3(D)는 본 발명의 일 양태를 도시한 단면도.
도 4(A) 및 도 4(C)는 본 발명의 일 양태를 도시한 평면도, 도 4(B) 및 도 4(D)는 본 발명의 일 양태를 도시한 단면도.
도 5(A), 도 5(C) 및 도 5(E)는 본 발명의 일 양태를 도시한 평면도, 도 5(B) 및 도 5(D)는 본 발명의 일 양태를 도시한 단면도.
도 6(A)는 본 발명의 일 양태를 도시한 단면도, 도 6(B) 및 도 6(C)는 본 발명의 일 양태를 도시한 평면도.
도 7(A) 내지 도 7(C)는 반도체 장치의 일 양태를 설명한 평면도.
도 8(A)는 반도체 장치의 일 양태를 설명한 평면도, 도 8(B)는 반도체 장치의 일 양태를 설명한 단면도.
도 9(A) 및 도 9(B)는 반도체 장치의 일 양태를 도시한 단면도.
도 10(A)는 반도체 장치의 일 양태를 도시한 회로도, 도 10(B)는 반도체 장치의 일 양태를 도시한 사시도.
도 11(A)는 반도체 장치의 일 양태를 도시한 단면도, 도 11(B)는 반도체 장치의 일 양태를 도시한 평면도.
도 12(A) 내지 도 12(C)는 전자 기기를 도시한 도면.
도 13(A) 내지 도 13C는 전자 기기를 도시한 도면.
이하에서는 본 발명의 실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 손쉽게 이해된다. 또한 본 발명은 이하에서 제시하는 실시형태를 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 양태인 스퍼터링 타깃의 제조 방법에 대하여 도 1을 참조하여 설명한다. 도 1은 본 실시형태에 관한 스퍼터링 타깃의 제조 방법의 일례를 도시한 플로차트이다.
우선, 스퍼터링 타깃의 재료를 구성하는 복수의 단체 원소(Zn, Ti, Zr, In, Ga, Ge, Sn 등)를 각각 증류, 승화, 또는 재 결정을 반복하여 정제한다(S101). 이 후에 정제한 각각 금속을 분말상으로 가공한다. 또한 스퍼터링 타깃의 재료로서 Ga, Si, Ge를 사용하는 경우, 존 멜팅(Zone Melting)법이나 초크랄스키(Czochralski)법을 사용하여 단결정이 얻어진 후, 분말상으로 가공한다. 그리고 이 각각 스퍼터링 타깃 재료를 고순도의 산소 분위기하에서 소성하여 산화시킨다. 이렇게 하여 얻어진 각 산화물 분말을 적절히 칭량하고, 그 칭량한 각 산화물 분말을 혼합한다(S102).
고순도의 산소 분위기는 예를 들어, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)의 순도로 한다.
본 실시형태에서는 In-Ga-Zn계 산화물 반도체용 스퍼터링 타깃을 제조하는 것으로 하고, 예를 들어 In2O3, Ga2O3, 및 ZnO를 In2O3: Ga2O3: ZnO=2: 2: 1[mol수비]이 되도록 칭량한다.
다음에 고순도의 산소 분위기하에서 가열하여 In-Ga-Zn계의 결정을 얻는다(S103). 그리고, 그 결정을 분쇄하여 분말상으로 가공한다(S104).
다음에 성막시에 감소하는 산화 아연의 양과 엇비슷한 양의 산화 아연을 첨가한다. 성막을 하는 막의 조성이 In: Ga: Zn=1: 1: 1인 경우, In: Ga: Zn=1: 1: 1.1 내지 1: 1: 2가 되도록 산화 아연을 첨가한다. 또한 성막시에 스퍼터링 타깃과 비교하여 막에 조성에 어느 정도 차이가 나는지를 미리 조사하는 것이 필수적이다. 이하에서 실험을 하여 얻어진 조성의 차이를 설명한다.
In: Ga: Zn=1: 1: 1의 스퍼터링 타깃을 사용하여, 유리 기판 위에 50nm의 막을 형성하고, 유도 결합 플라즈마 질량 분석법(ICP-MS: Inductively Coupled Plasma Mass Spectrometry)을 사용하여 측정을 행하였다. 성막 조건은 압력 0.4Pa, T-S간 거리 60mm, 성막시 기판 온도 250℃, 아르곤 유량 30sccm, 산소 유량 15sccm으로 하였다. 이 결과 막의 조성은 아연이 감소하여 In: Ga: Zn=1: 1: 0.7이 되었다.
본 실시형태에서는 In: Ga: Zn=1: 1: 1.5가 되도록 산화 아연을 첨가하여 혼합한다(S105).
다음에, 혼합물을 정해진 형상으로 성형하고, 소성하여, 금속 산화물의 소결체를 얻는다(S106). 스퍼터링 타깃 재료를 소성함으로써 스퍼터링 타깃에 수소나 수분, 하이드로카본 등이 혼입하는 것을 방지할 수 있다. 소성은 불활성 가스 분위기(질소 또는 희가스 분위기)하, 고순도 산소 분위기하, 진공중 또는 고압 분위기중에서 행할 수 있고, 또한 기계적인 압력을 가하면서 행하여도 좋다. 소성법으로서는, 상압 소성법, 가압 소성법 등을 적절히 사용할 수 있다. 또한 가압 소성법으로서는, 핫 프레스법, 열간 등방 가압(HIP; Hot Isostatic Pressing)법, 방전 플라즈마 소결법, 또는 충격법을 적용하는 것이 바람직하다. 소성을 행하는 최고 온도는 스퍼터링 타깃 재료의 소결 온도에 따라 선택하지만, 1000℃ 내지 2000℃ 정도로 하는 것이 바람직하고, 1200℃ 내지 1500℃로 하는 것이 더 바람직하다. 또한 최고 온도 유지 시간은 스퍼터링 타깃 재료에 따라 선택하지만 0.5시간 내지 3시간으로 하는 것이 바람직하다.
또한 본 실시형태의 산화물 반도체용 스퍼터링 타깃은 충전율이 90% 이상 100% 이하, 보다 바람직하게는 95% 이상 99.9% 이하로 하는 것이 바람직하다.
다음에, 원하는 치수, 원하는 형상, 및 원하는 표면 거칠기를 갖는 스퍼터링 타깃에 성형하기 위한 기계 가공을 행한다(S107). 가공 수단으로서는 예를 들어 기계적 연마, 화학적 기계 연마(CMP; Chemical Mechanical Polishing), 또는 상술한 수단을 병용한 것 등을 사용할 수 있다.
다음에, 기계 가공에 의하여 발생는 미세한 먼지나 연삭액 성분을 제거하기 위하여 세정을 행하여도 좋다. 다만, 물이나 유기 용매에 침지시킨 초음파 세정, 유수 세정 등에 의하여 스퍼터링 타깃을 세정하는 경우, 이 후에 스퍼터링 타깃 내부 및 표면에 함유된 수소 농도가 충분히 저감되기 위한 가열 처리를 행하는 것이 바람직하다.
이 후에 스퍼터링 타깃에 가열 처리를 행한다(S108). 가열 처리는 불활성 가스 분위기(질소 또는 희가스 분위기)중에서 행하는 것이 바람직하고, 가열 처리의 온도는 스퍼터링 타깃 재료에 따라 다르지만, 스퍼터링 타깃 재료가 변성하지 않는 온도로 한다. 구체적으로는 150℃ 이상 750℃ 이하, 바람직하게는 425℃ 이상 750℃ 이하로 한다. 또한 가열 시간은 구체적으로는 0.5 시간 이상 바람직하게는 1시간 이상으로 한다. 또한 가열 처리는 진공중 또는 고압 분위기중에서 행하여도 좋다.
이 후에 스퍼터링 타깃을 배킹 플레이트란 금속판에 접합한다(S109). 배킹 플레이트는 스퍼터링 타깃 재료의 냉각과 스퍼터 전극의 역할을 갖기 때문에 열전도성 및 도전성이 뛰어난 구리를 사용하는 것이 바람직하다. 또한 구리 외에도 티타늄, 구리 합금, 스테인리스 합금 등을 사용하는 것도 가능하다.
또한 배킹 플레이트에 스퍼터링 타깃을 접합하는 경우, 스퍼터링 타깃을 분할한 후에 1장의 배킹 플레이트에 본딩하여도 좋다. 도 2(A) 및 도 2(B)는 스퍼터링 타깃을 분할하여 1장의 배킹 플레이트에 접합하는(본딩하는) 예를 도시한 것이다.
도 2(A)는 배킹 플레이트(850)에 스퍼터링 타깃(851)을 스퍼터링 타깃(851a), 스퍼터링 타깃(851b), 스퍼터링 타깃(851c), 스퍼터링 타깃(851d)의 4개로 분할하여 접합하는 예를 도시한 것이다. 또한 도 2(B)는 스퍼터링 타깃을 더 많이 분할한 예를 도시한 것이며, 배킹 플레이트(850)에 스퍼터링 타깃(852)을 스퍼터링 타깃(852a), 스퍼터링 타깃(852b), 스퍼터링 타깃(852c), 스퍼터링 타깃(852d), 스퍼터링 타깃(852e), 스퍼터링 타깃(852f), 스퍼터링 타깃(852g), 스퍼터링 타깃(852h), 스퍼터링 타깃(852i)의 9개로 분할하여 접합한다. 또한 스퍼터링 타깃의 분할 수 및 스퍼터링 타깃 형상은 도 2(A) 및 도 2(B)에 한정되지 않는다. 스퍼터링 타깃을 분할하면, 배킹 플레이트에 접합할 때 스퍼터링 타깃이 휘는 것을 완화할 수 있다. 이렇게 분할한 스퍼터링 타깃은, 대면적 기판에 성막을 하는 경우, 대면적 기판 크기에 따라 대형화하는 스퍼터링 타깃에 대하여 특히 바람직하게 사용할 수 있다. 물론 1장의 배킹 플레이트에 1장의 스퍼터링 타깃을 접합하여도 좋다.
또한, 스퍼터링 방법으로 인하여 생기는 산화물반도체층의 성막시의 막 두께 불균일을 저감하기 위하여 도 2(C)에 도시한 바와 같이 스퍼터링 타깃의 단면 형상에 테이퍼부를 제공하여도 좋다. 도 2(C)는 도 2(B)의 단면도의 일부를 도시한 것이다.
또한 가열 처리를 행한 후의 스퍼터링 타깃은, 수분, 수소, 알칼리 금속 등의 불순물이 다시 혼입하는 것을 방지하기 위하여, 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 공기(노점이 -40℃ 이하, 바람직하게는 -60℃ 이하) 분위기중에서 반송, 보존 등을 하는 것이 바람직하다. 또한, 스테인리스 합금 등의 투수성이 낮은 재료로 형성된 보호재로 덮어도 좋고, 또한 그 보호재와 스퍼터링 타깃 간극에 상술한 가스를 도입하여도 좋다. 산소 가스 또는 N2O 가스에는 물, 수소 등이 함유되지 않는 것이 바람직하다. 또한 산소 가스 또는 N2O 가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 산소 가스 또는 N2O 가스중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
상술한 바와 같이, 본 실시형태의 스퍼터링 타깃을 제조할 수 있다. 본 실시형태에서 제시하는 스퍼터링 타깃은, 제조 공정에 있어서 성막시에 감소하는 아연을 고려하여 스퍼터링 타깃을 제작하고 그 스퍼터링 타깃을 사용함으로써 원하는 조성을 갖는 막을 얻을 수 있다.
또한 상기 스퍼터링 타깃의 제조에 있어서, 대기에 노출시키지 않고 불활성 가스 분위기(질소 또는 희가스 분위기)하에서 행하는 것이 바람직하다.
또한 스퍼터링 타깃을 스퍼터 장치에 장착할 때도, 대기에 노출시키지 않고 불활성 가스 분위기(질소 또는 희가스 분위기)하에서 행함으로써 스퍼터링 타깃에 수소, 수분, 알칼리 금속 등이 부착되는 것을 방지할 수 있다.
또한 스퍼터링 타깃을 스퍼터 장치에 장착한 후, 스퍼터링 타깃 표면이나 스퍼터링 타깃 재료중에 잔존하는 수소를 제거하기 위하여 탈 수소 처리를 행하는 것이 바람직하다. 탈 수소 처리로서는, 성막 체임버 내를 감압하에서 200℃ 내지 600℃에 가열하는 방법이나, 가열하면서 질소나 불활성 가스의 도입과 배기를 반복하는 방법 등이 있다.
또한, 스퍼터링 타깃을 장착한 스퍼터 장치는, 누설율을 1×10-6Pa·m3/초보다 늦게 하고, 바람직하게는 1×10-10Pa·m3초보다 늦게 하고, 특히 배기 수단으로서 크라이오 펌프를 사용하여 물의 불순물로서 혼입하는 것을 저감하고 역류 방지도 도모하는 것이 바람직하다.
또한 본 실시형태에 있어서 제조되는 산화물 반도체용 스퍼터링 타깃으로서는, 형성되는 막이 In: Ga: Zn=1: 1: 1이 되는 스퍼터링 타깃으로 하였으나 특별히 한정되지 않아, 형성되는 막이 In: Ga: Zn=3: 1: 2가 되는 스퍼터링 타깃, 형성되는 막이 In: Ga: Zn=5: 1: 3이 되는 스퍼터링 타깃, 형성되는 막이 In: Ga: Zn=7: 1: 4가 되는 스퍼터링 타깃, 형성되는 막이 In: Ga: Zn=7: 2: 3이 되는 스퍼터링 타깃을 제조할 수 있다.
또한 본 실시형태에 있어서 제조되는 산화물 반도체용 스퍼터링 타깃으로서는 In-Ga-Zn계 산화물 반도체용 스퍼터링 타깃에 한정되는 것은 아니라, 이 외에도 In-Sn-Zn계 산화물 반도체용 스퍼터링 타깃, Sn-Ga-Zn계 산화물 반도체용 스퍼터링 타깃 등을 들 수 있다.
또한 In-Ga-Ti-Zn계 산화물 반도체용 스퍼터링 타깃, In-Ga-Zr-Zn계 산화물 반도체용 스퍼터링 타깃, In-Ga-Ge-Zn계 산화물 반도체용 스퍼터링 타깃, In-Ga-Sn-Zn계 산화물 반도체용 스퍼터링 타깃 등을 들 수 있다.
상기 공정에 의하여 얻어진 스퍼터링 타깃이 장착된 스퍼터 장치를 사용하여 트랜지스터를 제작하면 원하는 조성을 갖는 산화물 반도체층을 채널 형성 영역으로 하는 트랜지스터를 실현할 수 있다.
(실시형태 2)
본 실시형태에서는 반도체 장치 및 반도체 장치의 제작 방법의 일 양태를 도 3(A) 및 도 3(B)를 사용하여 설명한다.
도 3(A) 및 도 3(B)는 반도체 장치의 일례로서 트랜지스터(420)의 평면도 및 단면도를 도시한 것이다. 도 3(A)는 트랜지스터(420)의 평면도를 도시한 것이며, 도 3(B)는 도 3(A)의 A-B에서 절단된 단면도를 도시한 것이다. 또한, 도 3(A)에서는 번거로워지는 것을 회피하기 위하여 트랜지스터(420)의 구성 요소의 일부(예를 들어 절연층(407))를 생략하여 도시하였다.
도 3(A) 및 도 3(B)에 도시한 트랜지스터(420)는 기판(400) 위에 하지 절연층(436)과, 하지 절연층(436) 위에 산화물 반도체층(403)과, 산화물 반도체층(403) 위에 제공된 게이트 절연층(402)과, 게이트 절연층(402)을 개재(介在)하여 산화물 반도체층(403) 위에 제공된 게이트 전극층(401)과, 게이트 전극층(401) 위에 제공된 절연층(406), 절연층(407)과, 게이트 절연층(402), 절연층(406), 및 절연층(407)의 개구를 통하여 산화물 반도체층(403)과 전기적으로 접속되는 소스 전극층(405a) 또는 드레인 전극층(405b)을 포함하여 구성된다.
또한 트랜지스터(420)에 있어서 산화물 반도체층(403)은 게이트 전극층(401)과 중첩되는 채널 형성 영역(403c)과, 채널 형성 영역(403c)을 끼우고 채널 형성 영역(403c)보다 저항이 낮고 도펀트를 포함하는 저저항 영역(403a) 및 저저항 영역(403b)을 포함하는 것이 바람직하다. 저저항 영역(403a) 및 저저항 영역(403b)은 게이트 전극층(401)을 형성한 후에 상기 게이트 전극층(401)을 마스크로 하여 불순물 원소를 도입함으로써 자기 정합적으로 형성할 수 있다. 또한 상기 영역은 트랜지스터(420)의 소스 영역 또는 드레인 영역으로서 기능시킬 수 있다. 저저항 영역(403a) 및 저저항 영역(403b)을 제공함으로써 상기 한 쌍의 저저항 영역 사이에 제공된 채널 형성 영역(403c)에 가해지는 전계를 완화시킬 수 있다. 또한 소스 전극층(405a) 및 드레인 전극층(405b)이 각각 저저항 영역과 접하는 구성으로 함으로써 산화물 반도체층(403)과, 소스 전극층(405a) 및 드레인 전극층(405b) 사이의 콘택트 저항을 저감할 수 있다.
본 실시형태에서는 산화물 반도체층(403)으로서 In: Ga: Zn=3: 1: 3이 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법을 사용함으로써 성막시에 아연이 감소하고, In: Ga: Zn=3: 1: 2의 조성을 갖는 막을 산화물 반도체층(403)에 사용한다.
또한 산화물 반도체층(403)을 형성하기 전에 기판(400)을 가열하여, 기판 등에 부착되는 수분 등의 제거를 행하는 것이 바람직하다. 기판(400)은 실리콘이나 탄소화 실리콘등으로 이루어지는 단결정 반도체 기판, 다결정 반도체 기판, 또는 실리콘 게르마늄등으로 이루어지는 화합물 반도체 기판, 또는 SOI 기판 등을 사용할 수 있고, 유리 기판, 세라믹스 기판, 석영 기판, 사파이어 기판 등도 사용할 수 있다. 또한 하지 절연층(436)을 형성한 후, 표면에 부착되는 수분 등을 제거하는 가열 처리를 행하여도 좋다.
가열 처리는 가열된 가스 등의 매체로부터의 열 전도 또는 열 복사(輻射)에 의한 가열(RTA(Rapid Thermal Anneal)을 사용하여 행해져도 좋다. 예를 들어, RTA로서 GRTA(Gas Rapid Thermal Anneal), LRTA(Lamp Rapid Thermal Anneal) 등을 사용할 수 있다. LRTA는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의하여 피처리물을 가열한다. GRTA는 고온의 가스를 사용하여 열 처리를 행한다. 가스로서는 불활성 가스를 사용한다. RTA에 의하여 짧은 시간 동안 행하는 열 처리는 기판의 변형점 이상의 온도라도 기판을 어그러지지 않게 할 수 있음으로 효율 좋게 탈수화 처리 또는 탈수소화 처리를 할 수 있다.
또한, 저항 가열 방식을 사용하여도 좋고, 예를 들어 기판 온도를 500℃ 이상 650℃ 이하로 하며, 처리 시간을 1분 이상 10분 이하로 하면 좋다. 가열 처리 온도는 300℃ 이상 기판의 변형점 미만, 바람직하게는 400℃ 이상 650℃ 이하로 하고, 불활성 분위기, 감압 분위기 또는 건조 공기 분위기에서 행한다. 불활성 분위기란, 불활성 가스(질소, 희가스(헬륨, 네온, 아르곤, 크립톤, 크세논) 등)를 주성분으로 하는 분위기이며, 수소가 포함되지 않는 것이 바람직하다. 예를 들어, 도입하는 불활성 가스의 순도를 8N(99.999999%) 이상, 바람직하게는 9N(99.9999999%) 이상으로 한다. 또는 불활성 분위기란, 불활성 가스를 주성분으로 하며, 반응성 가스가 0.1ppm 미만인 분위기를 제시한다. 반응성 가스란, 반도체나 금속 등과 반응하는 가스를 제시한다. 감압 분위기란, 압력이 10Pa 이하를 제시한다. 건조 공기 분위기는 노점 -40℃ 이하, 바람직하게는 노점 -50℃ 이하로 하면 좋다.
또한, 본 실시형태에 있어서, 산화물 반도체층(403)은 구리, 알루미늄, 염소 등의 불순물이 거의 함유되지 않는 고순도화된 것이 바람직하다. 트랜지스터의 제조 공정에 있어서, 이들의 불순물이 혼입 또는 산화물 반도체층 표면에 부착될 우려가 없는 공정을 적절히 선택하는 것이 바람직하고, 산화물 반도체층 표면에 부착된 경우에는 옥살산이나 희불산 등에 노출함으로써, 또는 플라즈마 처리(N2O 플라즈마 처리 등)를 행함으로써 산화물 반도체층의 표면의 불순물을 제거하는 것이 바람직하다. 구체적으로는 산화물 반도체층의 구리 농도는 1×1018atoms/cm3 이하, 바람직하게는 1×1017atoms/cm3 이하로 한다. 또한 산화물 반도체층의 알루미늄 농도는 1×1018atoms/cm3 이하로 한다. 또한 산화물 반도체층의 염소 농도는 2×1018atoms/cm3 이하로 한다.
또한 산화물 반도체층은 형성된 직후에 있어서는 화학량론비 조성보다 산소가 많은 과잉 포화의 상태로 하는 것이 바람직하여, 스퍼터 가스의 산소가 차지하는 비율이 높은 조건으로 형성되는 것이 바람직하고, 산소 분위기(산소 가스 100%)에서 형성되는 것이 보다 바람직하다. 스퍼터 가스의 산소가 차지하는 비율이 높은 조건, 특히 산소 가스 100% 분위기에서 성막을 행하면 성막 온도를 300℃ 이상으로 올려도 막 내로부터 Zn이 방출되는 것을 억제할 수 있다.
산화물 반도체층은 수소 등의 불순물이 충분히 제거됨으로써 또는 충분히 산소가 공급되어 산소가 과잉 포화의 상태로 됨으로써 고순도화시킨된 것이 바람직하다. 구체적으로는 산화물 반도체층의 수소 농도는 5×1019atoms/cm3 이하, 바람직하게는 5×1018atoms/cm3 이하, 보다 바람직하게는 5×1017atoms/cm3 이하로 한다. 또한, 상술한 산화물 반도체층 내의 수소 농도는 2차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 측정되는 것이다.
또한, 본 실시형태에 있어서, 산화물 반도체층(403)은 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)막인 것이 바람직하다.
CAAC-OS막은 완전히 단결정인 것도 아니고 완전히 비정질인 것도 아니다. CAAC-OS막은 비정질상에 결정부를 갖는 결정-비정질 혼상 구조의 산화물 반도체층이다. 또한 상기 결정부는 한 변이 100nm 미만의 입방체 내에 들어가는 크기인 경우가 많다. 또한 투과형 전자 현미경(TEM: Transmission Electron Microscope)으로 보는 관찰상에서는 CAAC-OS막에 포함되는 비정질부와 결정부의 경계는 명확하지 않다. 또한 TEM을 사용하여 CAAC-OS막에는 입계(그레인 바운더리(Grain Boundary)라고도 함)는 확인할 수 없다. 이로써 CAAC-OS막은 입계에 기인하는 전자 이동의 저하가 억제된다.
CAAC-OS막에 포함되는 결정부는, c축이 CAAC-OS막의 피형성면 또는 표면에 수직인 방향으로 단정하게 정렬되고, 또 ab면에 수직인 방향으로부터 보아 삼각 형상 또는 육각 형상의 원자 배열을 갖고, c축에 수직인 방향으로부터 보아 금속 원자가 층상 또는 금속 원자와 산소 원자가 층상으로 배열되고 있다. 또한 상이한 결정부 사이에서 각각 a축 및 b축이 상이한 방향을 향하여도 좋다. 본 명세서 등에 있어서 단순히 수직이라고 기재하는 경우에는 85˚ 이상 95˚ 이하의 범위도 포함되는 것으로 한다.
또한 CAAC-OS막에 있어서, 결정부의 분포가 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 형성 과정에 있어서 산화물 반도체층의 표면 측에서 결정을 성장시키는 경우, 피형성면의 근방에 대하여 표면의 근방에서는 결정부가 차지하는 비율이 높아지는 경우가 있다.
CAAC-OS막에 포함되는 결정부의 c축은 CAAC-OS막의 피형성면 또는 표면에 수직인 방향으로 단정하게 정렬되기 때문에, CAAC-OS막의 형상(피형성면의 단면 형상 또는 표면의 단면 형상)에 따라 서로 상이한 방향을 향하는 경우가 있다. 또한 결정부의 c축의 방향은 CAAC-OS막이 형성되었을 때의 피형성면 또는 표면에 수직인 방향으로 된다. 성막을 함으로써 또는 성막을 한 후에 가열 처리 등의 결정화 처리를 행함으로써 결정부는 형성된다.
CAAC-OS막을 산화물 반도체층(403)으로서 사용한 트랜지스터는 가시광이나 자외광의 조사에 의한 트랜지스터의 전기 특성의 변동이 저감되는 것이 가능하다. 따라서 상기 트랜지스터는 신뢰성이 높다.
산화물 반도체층(403)으로서 조성이 조정된 스퍼터링 타깃을 사용함으로써 산화물 반도체층(403)의 결정성을 높일 수 있다. 산화물 반도체층(403)의 결정성을 높임으로써 신뢰성이 향상된다.
또한 충분히 산소가 공급되어 산소가 과잉 포화인 상태로 하기 위하여, 산화물 반도체층을 감싸도록 과잉으로 산소를 함유하는 절연층(SiOx 등)을 접하도록 제공하는 것이 바람직하다. 하지 절연층(436) 및 게이트 절연층(402)에 과잉으로 산소를 함유하는 절연층(SiOx 등)을 사용한다.
또한 과잉으로 산소를 함유하는 절연층의 수소 농도도 트랜지스터의 특성에 영향을 미치기 때문에 중요한 것이다.
과잉으로 산소를 함유하는 절연층의 수소 농도는 7.2×1020atoms/cm3 이상인 경우에는 트랜지스터의 초기 특성의 편차가 증대하고 L 길이(채널 길이) 의존성이 커지고, 또 BT 스트레스 시험에 있어서 크게 열화함으로써 과잉으로 산소를 함유하는 절연층의 수소 농도는 7.2×1020atoms/cm3 미만으로 한다. 즉 산화물 반도체층의 수소 농도는 5×1019atoms/cm3 이하, 또 과잉으로 산소를 함유하는 절연층의 수소 농도는 7.2×1020atoms/cm3 미만으로 하는 것이 바람직하다.
과잉으로 산소를 함유하는 절연층의 외측에 배치되도록 산화물 반도체층의 산소가 방출하는 것을 억제하는 블로킹층(AlOx 등)을 제공하는 것이 바람직하다. 블로킹층은 절연층(406)으로 한다.
산화물 반도체층의 상하에 과잉으로 산소를 함유하는 절연층 또는 블로킹층을 제공함으로써, 산화물 반도체층에 있어서 화학량론비 조성보다 산소가 많은 과잉 포화의 상태로 할 수 있다. 예를 들어 산화물 반도체층이 IGZO인 경우, 화학량론비 조성의 일례는 In: Ga: Zn: O가 1: 1: 1: 4인 경우 IGZO에 함유되는 산소의 원자수비가 4보다 많은 상태가 된다.
조성이 조정된 스퍼터링 타깃을 사용함으로써 막이 형성된 산화물 반도체층의 조성이 화학량론비 조성과 대충 일치한 상태로 할 수 있고, 또한 과잉으로 산소를 함유하는 절연층이나 블로킹층을 제공함으로써 화학량론비 조성보다 산소가 많은 과잉 포화의 상태로 할 수 있다. 이러한 산화물 반도체층(403)을 트랜지스터에 사용함으로써 양호한 트랜지스터의 초기 특성과 트랜지스터의 신뢰성을 확보할 수 있다.
(실시형태 3)
본 실시형태에서는 실시형태 2와 다른 구조의 예를 도 3(C) 및 도 3(D)에 도시하였다. 또한 실시형태 2와 동일한 부분은 같은 부호를 사용하여, 여기에서는 간략화를 하기 위하여 자세한 설명은 생략하는 것으로 한다.
도 3(C)는 트랜지스터(421)의 평면도를 도시한 것이고, 도 3(D)는 도 3(C)의 C-D로 절단된 단면도를 도시한 것이다. 도 3(C) 및 도 3(D)에 도시한 트랜지스터(421)는 기판(400) 위에 하지 절연층(436)과, 하지 절연층(436) 위에 산화물 반도체층(403)과, 산화물 반도체층(403) 위에 제공된 게이트 절연층(402)과, 게이트 절연층(402)을 개재하여 산화물 반도체층(403) 위에 제공된 게이트 전극층(401)과, 게이트 전극층(401) 위에 제공된 절연층(406), 절연층(407)과, 게이트 절연층(402), 절연층(406) 및 절연층(407)의 개구를 개재하여 산화물 반도체층(403)과 전기적으로 접속하는 소스 전극층(405a) 또는 드레인 전극층(405b)과, 소스 전극층(405a) 또는 드레인 전극층(405b) 위에 접하여 제공된 소스 배선층(465a) 또는 드레인 배선층(465b)을 포함하여 구성된다.
트랜지스터(421)에 있어서, 소스 전극층(405a) 및 드레인 전극층(405b)은 게이트 절연층(402), 절연층(406), 및 절연층(407)에 제공된 개구가 매립되도록 제공되어 있고, 산화물 반도체층(403)과 각각 접한다. 이러한 전극층은, 산화물 반도체층(403)에 도달하는 게이트 절연층(402), 절연층(406), 및 절연층(407)의 개구가 매립되도록 절연층(407) 위에 도전막을 형성하여 상기 도전막에 연마 처리를 행함으로써 절연층(407) 위(적어도 게이트 전극층(401)과 중첩되는 영역)에 제공된 도전막을 제거함으로써 도전막이 분단되어 형성된 것이다.
또한 트랜지스터(421)에 있어서 채널 길이 방향에서의 소스 전극층(405a)과 드레인 전극층(405b) 사이의 폭은 채널 길이 방향에서의 소스 배선층(465a)과 드레인 배선층(465b) 사이의 폭보다 작다. 또한 트랜지스터(421)에 있어서 채널 길이 방향에서의 소스 전극층(405a)과 드레인 전극층(405b) 사이의 폭은 실시형태 2에서 제시한 트랜지스터(420)의 채널 길이 방향에서의 소스 전극층(405a)과 드레인 전극층(405b) 사이의 폭보다 작고 미세한 트랜지스터를 실현한다.
또한 게이트 전극층(401), 소스 전극층(405a), 드레인 전극층(405b), 소스 배선층(465a), 및 드레인 배선층(465b)은 몰리브덴, 티타늄, 탄탈, 텅스텐, 알루미늄, 구리, 크롬, 네오디뮴, 스칸듐 중에서 선택된 원소를 함유하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막) 등을 사용할 수 있다.
본 실시형태에서는, 산화물 반도체층(403)으로서 In: Ga: Zn=1: 1: 1.5가 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법에 의하여 성막시의 아연이 감소하여 In: Ga: Zn=1: 1: 1의 조성을 갖는 막을 산화물 반도체층(403)에 사용한다.
또한 산화물 반도체층(403)으로서 조성이 조정된 스퍼터링 타깃을 사용함으로써 산화물 반도체층(403)의 결정성을 높일 수 있다. 산화물 반도체층(403)의 결정성을 높임으로써 신뢰성이 향상한다.
또한 본 실시형태는 실시형태 2와 자유롭게 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 실시형태 2와 다른 구조의 예를 도 4(A) 및 도 4(B)에 도시하였다. 또한 실시형태 2와 동일한 부분에는 같은 부호를 사용하고 여기에서는 간략화를 하기 위하여 자세한 설명은 생략하는 것으로 한다.
도 4(A)는 트랜지스터(422)의 평면도를 도시한 것이고, 도 4(B)는 도 4(A)의 E-F로 절단된 단면도를 도시한 것이다.
채널 길이 방향의 단면도인 도 4(B)에 도시한 대로, 트랜지스터(422)는 하지 절연층(436)이 제공된 기판(400) 위에 채널 형성 영역(403c), 저저항 영역(403a), 저저항 영역(403b)을 포함하는 산화물 반도체층(403)과, 소스 전극층(405a)과, 드레인 전극층(405b)과, 게이트 절연층(402)과, 게이트 전극층(401)과, 게이트 전극층(401)의 측면에 제공된 측벽 절연층(412a), 측벽 절연층(412b)과, 게이트 전극층(401) 위에 제공된 절연층(413)과, 소스 전극층(405a) 및 드레인 전극층(405b) 위에 제공된 절연층(406) 및 절연층(407)과, 트랜지스터(422)를 덮는 절연층(415)을 갖는다. 소스 전극층(405a) 또는 드레인 전극층(405b)에 도달하는 개구가 절연층(406), 절연층(407), 및 절연층(415)에 형성되고, 절연층(415) 위에 소스 배선층(465a) 및 드레인 배선층(465b)을 제공한다.
소스 전극층(405a) 및 드레인 전극층(405b)은 측벽 절연층(412a), 측벽 절연층(412b)을 덮도록 절연층(413) 위에 도전막을 형성하고, 상기 도전막에 연마 처리를 행함으로써 절연층(413) 위(적어도 게이트 전극층(401)과 중첩되는 영역)에 제공된 도전막을 제거함으로써 도전막이 분단되어 형성된 것이다.
또한 소스 전극층(405a) 및 드레인 전극층(405b)은, 노출된 산화물 반도체층(403) 상면, 및 측벽 절연층(412a) 또는 측벽 절연층(412b)과 접하여 제공되어 있다. 따라서 소스 전극층(405a) 또는 드레인 전극층(405b)과 산화물 반도체층(403)이 접하는 영역(콘택트 영역)과 게이트 전극층(401) 사이의 거리는 측벽 절연층(412a), 측벽 절연층(412b)의 채널 길이 방향의 폭으로 되고, 트랜지스터의 미세화를 달성할 수 있다는 것 외에도, 제작 공정에 의한 트랜지스터의 전기 특성의 편차를 저감시킬 수 있다.
상술한 바와 같이, 소스 전극층(405a) 또는 드레인 전극층(405b)과 산화물 반도체층(403)이 접하는 영역(콘택트 영역)과 게이트 전극층(401) 사이의 거리를 짧게 할 수 있으므로, 소스 전극층(405a) 또는 드레인 전극층(405b)과 산화물 반도체층(403)이 접하는 영역(콘택트 영역) 및 게이트 전극층(401) 사이의 저항이 감소하여, 트랜지스터(422)의 온 특성을 향상시킬 수 있다.
게이트 절연층(402)의 재료로서는, 산화 실리콘, 산화 갈륨, 산화 알루미늄, 질화 실리콘, 산화 질화 실리콘, 산화 질화 알루미늄, 또는 질화 산화 실리콘 등을 사용할 수 있다. 게이트 절연층(402)은 산화물 반도체층(403)과 접하는 부분에 있어서 산소를 함유하는 것이 바람직하다. 특히 게이트 절연층(402)은 막 내(벌크 내)에 적어도 화학량론적 조성을 초과할 양의 산소가 존재하는 것이 바람직하고, 예를 들어 게이트 절연층(402)으로서 산화 실리콘막을 사용하는 경우에는 SiO2 (다만 α>0)로 하는 것이 바람직하다. 본 실시형태에서는 게이트 절연층(402)으로서 SiO2 (다만 α>0)인 산화 실리콘막을 사용한다. 이 산화 실리콘막을 게이트 절연층(402)으로서 사용함으로써 산화물 반도체층(403)에 산소를 공급할 수 있고, 특성을 양호하게 할 수 있다. 또한 게이트 절연층(402)은 제작하는 트랜지스터의 크기나 게이트 절연층(402)의 단차 피복성을 고려하여 형성하는 것이 바람직하다.
또한 게이트 절연층(402)의 재료로서는, 산화 하프늄, 산화 이트륨, 하프늄 실리케이트(HfSixOy(x>0, y>0)), 질소가 첨가된 하프늄 실리케이트(HfSiOxNy(x>0, y>0)), 하프늄 알루미네이드(HfAlxOy(x>0, y>0)), 산화 란탄 등의 high-k 재료를 사용함으로써 게이트 누설 전류를 저감할 수 있다. 또한 게이트 절연층(402)은 단층 구조로 하여도 좋고, 적층 구조로 하여도 좋다.
또한 하지 절연층(436), 절연층(413), 측벽 절연층(412a), 측벽 절연층(412b), 절연층(406), 절연층(407), 절연층(415)은 게이트 절연층에 사용하는 상기 재료 중에서 적절히 선택하여 사용할 수 있다. 또한 절연층(407), 절연층(415)은 상기 재료 외에 폴리이미드, 아크릴 수지, 벤조사이클로부텐계 수지 등의 유기 재료를 사용할 수 있다.
본 실시형태에서는 산화물 반도체층(403)으로서 In: Ga: Zn=1: 1: 1.5가 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법에 의하여 성막시의 아연이 감소하여, In: Ga: Zn=1: 1: 1의 조성을 갖는 막을 산화물 반도체층(403)에 사용한다.
또한 산화물 반도체층(403)으로서는, 조성이 조정된 스퍼터링 타깃을 사용함으로써 산화물 반도체층(403)의 결정성을 높일 수 있다. 산화물 반도체층(403)의 결정성을 높임으로써 신뢰성이 향상한다.
또한 본 실시형태는 실시형태 2 또는 실시형태 3과 자유롭게 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 실시형태 2와 다른 구조의 예를 도 4(C) 및 도 4(D)에 도시하였다. 또한 실시형태 2와 동일한 부분에는 같은 부호를 사용하고, 여기에서는 간략화를 하기 위하여 자세한 설명은 생략하는 것으로 한다.
도 4(C)는 트랜지스터(423)의 평면도를 도시한 것이고, 도 4(D)는 도 4(C)의 G-H로 절단된 단면도를 도시한 것이다.
도 4(C) 및 도 4(D)에 도시한 트랜지스터(423)는, 기판(400) 위에 하지 절연층(436)과, 소스 전극층(405a) 및 드레인 전극층(405b)과, 소스 전극층(405a) 및 드레인 전극층(405b) 사이에 끼워진 채널 형성 영역(403c), 및 저저항 영역(403a), 저저항 영역(403b)을 포함하는 산화물 반도체층(403)과, 산화물 반도체층(403), 소스 전극층(405a) 및 드레인 전극층(405b)의 상면과 접하는 게이트 절연층(402)과, 게이트 절연층(402)을 개재하여 산화물 반도체층(403) 위에 제공된 게이트 전극층(401)과, 게이트 전극층(401)의 채널 길이 방향의 측면의 한 쪽과 접하는 측벽 절연층(412a)과, 게이트 전극층(401)의 채널 길이 방향의 측면의 다른 쪽과 접하는 측벽 절연층(412b)과, 게이트 전극층(401)을 덮는 절연층(406) 및 절연층(407)과, 절연층(407) 위에 소스 전극층(405a) 또는 드레인 전극층(405b)과 접하여 제공된 소스 배선층(465a) 또는 드레인 배선층(465b)을 포함하여 구성된다.
또한 산화물 반도체층(403)에 저저항 영역(403a), 저저항 영역(403b)을 제공하지 않는 구성으로 할 수도 있다. 이 경우, 채널 형성 영역(403c)은 채널 길이 방향의 한 쪽의 측면에 있어서 소스 전극층(405a)과 접하고, 채널 길이 방향의 다른 쪽의 측면에 있어서 드레인 전극층(405b)과 접한다.
산화물 반도체층(403)과, 드레인 전극층(405b)과, 소스 전극층(405a)의 상면은 대충 일치하고, 섬 형상의 산화물 반도체층 위에 소스 전극층 및 드레인 전극층(이것과 같은 층으로 형성되는 배선을 포함함)이 되는 도전막을 형성한 후, 연마(절삭, 연삭) 처리를 행하여 산화물 반도체층(403)의 상면이 노출되도록 도전막의 일부를 제거한다.
본 실시형태에서는 산화물 반도체층(403)으로서, In: Ga: Zn=1: 1: 1.5가 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법에 의하여 성막시의 아연이 감소하고, In: Ga: Zn=1: 1: 1의 조성을 갖는 막을 산화물 반도체층(403)에 사용한다.
또한, 산화물 반도체층(403)으로서는, 조성이 조정된 스퍼터링 타깃을 사용함으로써 산화물 반도체층(403)의 결정성을 높일 수 있다. 산화물 반도체층(403)의 결정성을 높임으로써 신뢰성이 향상한다.
또한 본 실시형태는 실시형태 2 내지 실시형태 4 중 어느 하나와 자유롭게 조합할 수 있다.
(실시형태 6)
실시형태 2 내지 실시형태 5는 톱 게이트형 구조의 예를 제시한 것이지만, 본 실시형태에서는 보텀 게이트형 구조(채널 스톱형이라고도 함)의 예를 제시한다.
도 5(A)는 트랜지스터(424)의 평면도를 도시한 것이고, 도 5(B)는 도 5(A)의 I-J로 절단된 단면도를 도시한 것이다.
채널 길이 방향의 단면도인 도 5(B)에 도시한 대로, 트랜지스터(424)는 하지 절연층(436)이 제공된 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 절연층(414), 소스 전극층(405a), 드레인 전극층(405b)을 갖는다.
또한 기판(400)으로서, 알루미노실리케이트 유리, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등의 전자 공업용에 사용되는 각종 유리 기판을 사용할 수 있다. 또한 기판으로서는 열 팽창 계수가 25×10-7/℃ 이상 50×10-7/℃ 이하(바람직하게는 30×10-7/℃ 이상 40×10-7/℃ 이하)이며, 변형점이 650℃ 이상 750℃ 이하(바람직하게는 700℃ 이상 740℃ 이하)인 기판을 사용하는 것이 바람직하다.
제 5세대(1000mm×1200mm 또는 1300mm×1500mm), 제 6세대(1500mm×1800mm), 제 7세대(1870mm×2200mm), 제 8세대(2200mm×2500mm), 제 9세대(2400mm×2800mm), 제 10세대(2880mm×3130mm) 등의 대형 유리 기판을 사용하는 경우, 반도체 장치의 제작 공정에 있어서 가열 처리 등으로 기판의 수축이 발생함으로써, 미세한 가공이 어려워지는 경우가 있다. 이로써, 상술한 바와 같이 대형 유리 기판을 기판으로서 사용하는 경우, 수축이 적은 것을 사용하는 것이 바람직하다. 예를 들어, 기판으로서 450℃, 바람직하게는 500℃의 온도로 1시간 동안 가열 처리를 행한 후 수축한 양이 20ppm 이하, 바람직하게는 10ppm 이하, 보다 바람직하게는 5ppm 이하인 대형 유리 기판을 사용하면 좋다.
산화물 반도체층(403)에 접하는 절연층(414)은 게이트 전극층(401)과 중첩되는 산화물 반도체층(403)의 채널 형성 영역 위에 제공되고, 일부분은 채널 보호막으로서 기능한다. 또한, 절연층(414)은 산화물 반도체층(403)에 도달하고 또 소스 전극층(405a) 또는 드레인 전극층(405b)이 내벽을 덮도록 제공된 개구(435a), 개구(435b)를 갖는다. 따라서 산화물 반도체층(403)의 주연부는 절연층(414)으로 덮여 있고, 절연층(414)은 층간 절연막으로서도 기능한다. 게이트 배선과 소스 배선의 교차부에 있어서 게이트 절연층(402)뿐만 아니라 절연층(414)도 층간 절연막으로 배치함으로써 기생 용량을 저감시킬 수 있다.
절연층(414)의 재료로서는 산화 실리콘, 산화 갈륨, 산화 알루미늄, 질화 실리콘, 산화 질화 실리콘, 산화 질화 알루미늄, 또는 질화 산화 실리콘 등을 사용할 수 있다.
또한 절연층(414)은 단층으로 하여도 적층으로 하여도 좋다. 또한, 적층으로 하는 경우, 복수의 에칭 공정을 행함으로써 각각 패턴 형상을 바꾸고, 하층의 단부와 상층의 단부가 일치하지 않는 형상, 즉 하층의 단부가 상층보다 돌출한 단면 구조로 하여도 좋다.
본 실시형태에서는 산화물 반도체층(403)으로서 In: Ga: Zn=1: 1: 1.5가 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법에 의하여 성막시의 아연이 감소하고, In: Ga: Zn=1: 1: 1의 조성을 갖는 막을 산화물 반도체층(403)에 사용한다.
또한 산화물 반도체층(403)으로서 조성이 조정된 스퍼터링 타깃을 사용함으로써 산화물 반도체층(403)의 결정성을 높일 수 있다. 산화물 반도체층(403)의 결정성을 높임으로써 신뢰성이 향상한다.
또한 본 실시형태는 실시형태 2 내지 실시형태 5 중 어느 하나와 자유롭게 조합할 수 있다.
(실시형태 7)
본 실시형태에서는 실시형태 6과 일부분 다른 구조의 트랜지스터의 예를 도 5(C) 및 도 5(D)에 도시하였다.
도 5(C)는 트랜지스터(425)의 평면도를 도시한 것이고, 도 5(D)는 도 5(C)의 K-L로 절단된 단면도를 도시한 것이다.
채널 길이 방향의 단면도인 도 5(D)에 도시한 대로, 트랜지스터(425)는 하지 절연층(436)이 제공된 기판(400) 위에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 절연층(414), 소스 전극층(405a), 드레인 전극층(405b)을 갖는다.
산화물 반도체층(403)에 접하는 절연층(414)은 게이트 전극층(401)과 중첩되는 산화물 반도체층(403)의 채널 형성 영역 위에 제공되어 있고, 채널 보호막으로서 기능한다.
또한, 도 5(C)에서는, 산화물 반도체층(403)의 주연을 덮도록 소스 전극층(405a) 또는 드레인 전극층(405b)을 제공하는 평면도를 도시하였지만 특별히 한정되지 않고, 예를 들어 평면도인 도 5(E)에 도시한 대로 산화물 반도체층(403)의 주연부가 노출되도록 소스 전극층(405a), 또는 드레인 전극층(405b)을 제공하여도 좋다. 이 경우에는 소스 전극층(405a) 또는 드레인 전극층(405b)을 에칭하여 형성하는 경우, 에칭 가스 등으로 산화물 반도체층(403)의 노출부가 오염될 우려가 있다. 산화물 반도체층(403)의 노출부가 오염될 우려가 있는 경우에는 소스 전극층(405a) 및 드레인 전극층(405b)을 에칭하여 형성한 후, 산화물 반도체층(403)의 노출부에 플라즈마 처리(N2O 가스나 O2 가스)나, 세정(물 또는 옥살산 또는 희불산(100배 희석))을 행하는 것이 바람직하다. 또한 도 5(E)는 도 5(C)와 산화물 반도체층(403)의 패턴 형상이 달라질 뿐이고, 다른 구성은 동일한 것이다.
본 실시형태에서는 산화물 반도체층(403)으로서는, In: Ga: Zn=1: 1: 1.5가 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법에 의하여 성막시의 아연이 감소하고, In: Ga: Zn=1: 1: 1의 조성을 갖는 막을 산화물 반도체층(403)에 사용한다.
또한 산화물 반도체층(403)으로서 조성이 조정된 스퍼터링 타깃을 사용함으로써 산화물 반도체층(403)의 결정성을 높일 수 있다. 산화물 반도체층(403)의 결정성을 높임으로써 신뢰성이 향상된다.
또한 본 실시형태는 실시형태 2 내지 실시형태 6 중 어느 하나와 자유롭게 조합할 수 있다.
(실시형태 8)
본 실시형태에서는 실시형태 6과 일부분 상이한 구조의 트랜지스터의 예를 도 6(A) 및 도 6(B)에 도시하였다.
본 실시형태에서는 보텀 게이트형 구조(채널 에칭형이라고도 함)의 예를 제시한다.
도 6(B)는 트랜지스터(426)의 평면도를 도시한 것이고, 도 6(A)는 도 6(B)의 M-N으로 절단된 단면도를 도시한 것이다.
채널 길이 방향의 단면도인 도 6(A)에 도시한 대로, 트랜지스터(426)는 하지 절연층(436)이 제공된 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 드레인 전극층(405b)을 갖는다.
또한 도 6(B)에서는 산화물 반도체층(403)의 주연을 덮도록 소스 전극층(405a) 또는 드레인 전극층(405b)을 제공하는 평면도를 도시하였지만, 특별히 한정되지 않아, 예를 들어 평면도인 도 6(C)에 도시한 대로 산화물 반도체층(403)의 주연부가 노출되도록 소스 전극층(405a) 또는 드레인 전극층(405b)을 제공하여도 좋다. 이 경우, 소스 전극층(405a) 및 드레인 전극층(405b)을 에칭하여 형성하는 경우 에칭 가스 등으로 산화물 반도체층(403)의 노출부가 오염될 우려가 있다. 산화물 반도체층(403)의 노출부가 오염될 우려가 있는 경우에는 소스 전극층(405a) 및 드레인 전극층(405b)을 에칭하여 형성한 후, 산화물 반도체층(403)의 노출부에 플라즈마 처리(N2O 가스나 O2 가스)나 세정(물 또는 옥살산 또는 희불산(100배 희석))을 행하는 것이 바람직하다. 또한 도 6(C)는, 도 6(B)와 산화물 반도체층(403)의 패턴 형상이 상이할 뿐이고 다른 구성은 동일한 것이다.
본 실시형태에서는 산화물 반도체층(403)으로서 In: Ga: Zn=1: 1: 1.5가 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법에 의하여 성막시의 아연이 감소하고, In: Ga: Zn=1: 1: 1의 조성을 갖는 막을 산화물 반도체층(403)에 사용한다.
또한, 산화물 반도체층(403)으로서 조성이 조정된 스퍼터링 타깃을 사용함으로써 산화물 반도체층(403)의 결정성을 높일 수 있다. 산화물 반도체층(403)의 결정성을 높임으로써 신뢰성이 향상한다.
또한 본 실시형태는 실시형태 2 내지 실시형태 7 중 어느 하나와 자유롭게 조합할 수 있다.
(실시형태 9)
실시형태 6 또는 실시형태 7 또는 실시형태 8에서 제시하는 트랜지스터를 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또한 트랜지스터를 포함하는 구동 회로의 일부 또는 전체를 화소부와 같은 기판 위에 일체로 형성하고, 시스템 온 패널을 형성할 수 있다.
도 7(A)에 있어서, 제 1 기판(4001) 위에 제공된 화소부(4002)를 둘러싸도록 실재(4005)가 제공되고, 제 2 기판(4006)에 의하여 밀봉되어 있다. 도 7(A)에 있어서는 제 1 기판(4001) 위의 실재(4005)에 의하여 둘러싸이는 영역과 다른 영역에 별도로 제공된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 주사선 구동 회로(4004), 신호선 구동 회로(4003)가 실장되어 있다. 또한 별도로 형성된 신호선 구동 회로(4003)와 주사선 구동 회로(4004) 및 화소부(4002)로는 FPC(Flexible Printed Circuit)(4018a), FPC(4018b)로부터 각종 신호 및 전위가 공급되고 있다.
도 7(B) 및 도 7(C)에 있어서, 제 1 기판(4001) 위에 제공된 화소부(4002)와 주사선 구동 회로(4004)를 둘러싸도록 실재(4005)가 제공되어 있다. 또한 화소부(4002)와 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 제공되어 있다. 따라서 화소부(4002)와 주사선 구동 회로(4004)는 제 1 기판(4001)과 실재(4005)와 제 2 기판(4006)에 의하여 표시 소자와 함께 밀봉되어 있다. 도 7(B) 및 도 7(C)에 있어서는 제 1 기판(4001) 위에 실재(4005)에 의하여 둘러싸여 있는 영역과 다른 영역에 별도로 제공된 기판 위에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장되어 있다. 도 7(B) 및 도 7(C)에 있어서는 별도로 형성된 신호선 구동 회로(4003)와 주사선 구동 회로(4004) 및 화소부(4002)로는 FPC(4018)로부터 각종 신호 및 전위가 공급되고 있다.
도 7(B) 및 도 7(C)에 있어서는 신호선 구동 회로(4003)를 별도로 형성하여, 제 1 기판(4001)에 실장되어 있는 예를 도시하였지만, 이 구성에 한정되지는 않는다. 주사선 구동 회로를 별도로 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도로 형성하여 실장하여도 좋다.
또한, 별도로 형성한 구동 회로의 접속 방법은 특별히 한정되는 것이 아니라 COG(Chip On Glass) 방법, 와이어 본딩 방법, 또는 TAB(Tape Automated Bonding) 방법 등을 사용할 수 있다. 도 7(A)는 COG 방법에 의하여 신호선 구동 회로(4003), 주사선 구동 회로(4004)를 실장하는 예를 도시한 것이고, 도 7(B)는 COG 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예를 도시한 것이고, 도 7(C)는 TAB 방법에 의하여 신호선 구동 회로(4003)를 실장하는 예를 도시한 것이다.
또한 표시 장치는 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 명세서중에 있어서 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 또는 광원(조명 장치를 포함함)을 가리킨다. 또한, 커넥터, 예를 들어 FPC 또는 TAB 테이프 또는 TCP가 장착된 모듈, TAB 테이프나 TCP 끝에 프린트 배선판이 제공된 모듈, 또는 표시 소자에 COG 방법에 의하여 IC(집적 회로)가 직접 실장된 모듈도 모두 다 표시 장치에 포함하는 것으로 한다.
또한 제 1 기판 위에 제공된 화소부 및 주사선 구동 회로는 복수의 트랜지스터를 갖고, 실시형태 6 또는 실시형태 7 또는 실시형태 8에서 제시하는 트랜지스터를 적용할 수 있다.
표시 장치에 제공되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하여 있고, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한 전자 잉크 등 전기적 작용에 의하여 콘트라스트가 변화하는 표시 매체도 적용할 수 있다.
또한 반도체 장치의 일 양태에 대하여 도 7(A) 내지 도 9(B)를 사용하여 설명한다. 도 9(A) 및 도 9(B)는 도 7(B)의 M-N으로 절단된 단면도에 상당한다.
도 7(A) 내지 도 7(C), 그리고 도 9(A) 및 도 9(B)에서 도시한 대로 반도체 장치는 접속 단자 전극(4015) 및 단자 전극(4016)을 갖고, 접속 단자 전극(4015) 및 단자 전극(4016)은 FPC(4018), FPC(4018b)가 갖는 단자와 이방성 도전막(4019)을 개재하여 전기적으로 접속되고 있다.
접속 단자 전극(4015)은 제 1 전극층(4030)과 같은 도전막을 사용하여 형성되고, 단자 전극(4016)은 트랜지스터(4010), 트랜지스터(4011)의 게이트 전극층과 같은 도전막을 사용하여 형성된다.
또한 제 1 기판(4001) 위에 제공된 화소부(4002)와 주사선 구동 회로(4004)는 복수의 트랜지스터를 갖고, 도 7(A) 내지 도 7(C), 그리고 도 9(A) 및 도 9(B)에서는 화소부(4002)에 포함되는 트랜지스터(4010)와 주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)를 예시한 것이다. 도 9(A)에서는 트랜지스터(4010), 트랜지스터(4011) 위에는 절연막(4020)이 제공되며, 도 9(B)에서는 절연막(4021)이 추가적으로 제공되어 있다. 또한 절연막(4023)은 하지막으로서 기능하는 절연막이다.
트랜지스터(4010), 트랜지스터(4011)로서는 실시형태 6 또는 실시형태 7 또는 실시형태 8에서 제시하는 트랜지스터를 적용할 수 있다. 본 실시형태에서는 실시형태 7에서 제시하는 트랜지스터(425)와 동일한 구조를 갖는 트랜지스터를 적용하는 예를 제시한다. 트랜지스터(4010), 트랜지스터(4011)는 산화물 반도체층 위에 채널 보호막으로서 기능하는 절연층이 제공된 보텀 게이트 구조의 트랜지스터이다.
실시형태 7에서 제시하는 트랜지스터(425)와 동일한 구조를 갖는 트랜지스터(4010), 트랜지스터(4011)는 산화물 반도체층으로서 In: Ga: Zn=1: 1: 1.5가 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법에 의하여 성막시의 아연이 감소하여 In: Ga: Zn=1: 1: 1의 조성을 갖는 막을 산화물 반도체층에 사용한다. 산화물 반도체층으로서 조성이 조정된 스퍼터링 타깃을 사용함으로써 산화물 반도체층의 결정성을 높일 수 있다. 산화물 반도체층의 결정성을 높임으로써 신뢰성이 향상한다.
또한 트랜지스터(4010), 트랜지스터(4011)에 실시형태 6에서 제시하는 트랜지스터(424)와 동일한 구조를 적용하여도 좋다.
또한 구동 회로용 트랜지스터(4011)의 산화물 반도체층의 채널 형성 영역과 중첩되는 위치에 추가적으로 도전층을 제공하여도 좋다. 도전층을 산화물 반도체층의 채널 형성 영역과 중첩되는 위치에 제공함으로써 바이어스-열 스트레스 시험(BT 시험) 전후에서의 트랜지스터(4011)의 임계값 전압의 변화량을 더욱 저감할 수 있다. 또한 도전층은 전위가 트랜지스터(4011)의 게이트 전극층의 전위와 동일하여도 좋고 상이하여도 좋고, 제 2 게이트 전극층으로서 기능시킬 수도 있다. 또한 도전층의 전위가 GND, 0V, 또는 부유 상태이어도 좋다.
또한 상기 도전층은 외부의 전기장(電氣場)을 차폐하는, 즉 외부의 전기장이 내부(트랜지스터를 포함하는 회로부)에 작용하지 않도록 하는 기능(특히 정전기에 대한 정전 차폐 기능)도 갖는다. 도전층의 차폐 기능에 의하여 정전기 등의 외부의 전기장에 의하여 트랜지스터의 전기적 특성이 변동하는 것을 방지할 수 있다.
화소부(4002)에 제공된 트랜지스터(4010)는 표시 소자와 전기적으로 접속하고, 표시 패널을 구성한다. 표시 소자는 표시를 행할 수 있으면 특별히 한정되지 않고, 다양한 표시 소자를 사용할 수 있다.
도 9(A)에 표시 소자로서 액정 소자를 사용한 액정 표시 장치의 예를 도시하였다. 도 9(A)에 있어서 표시 소자인 액정 소자(4013)는 제 1 전극층(4030), 제 2 전극층(4031) 및 액정층(4008)을 포함한다. 또한 액정층(4008)을 협지하도록 배향막으로서 기능하는 절연막(4032), 절연막(4033)이 제공되어 있다. 제 2 전극층(4031)은 제 2 기판(4006)측에 제공되며, 제 1 전극층(4030)과 제 2 전극층(4031)은 액정층(4008)를 개재하여 적층하는 구성이 되어 있다.
또한 스페이서(4035)는 절연막을 선택적으로 에칭함으로써 얻어지는 기둥 형상의 스페이서이며, 액정층(4008)의 막 두께(셀 갭)를 제어하기 위하여 제공되어 있다. 또한 구(球) 형상의 스페이서를 사용하여도 좋다.
표시 소자로서 액정 소자를 사용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반 강유전성 액정 등을 사용할 수 있다. 이러한 액정 재료(액정 조성물)는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 제시한다.
또한 액정층(4008)에 블루상을 발현하는 액정 조성물을 사용하여도 좋다. 이 경우, 액정층(4008)과, 제 1 전극층(4030) 및 제 2 전극층(4031)이 접하는 구조가 된다. 블루상은 액정상 중의 하나이며, 콜레스테릭 액정을 계속 승온하면 콜레스테릭상으로부터 등방상으로 전이(轉移)하는 직전에 발현하는 상이다. 블루상은, 액정 및 키랄제를 혼합한 액정 조성물을 사용하여 발현시킬 수 있다. 또한 블루상이 발현하는 온도 범위를 넓게 하기 위하여, 블루상을 발현하는 액정 조성물에 중합성 모노머 및 중합 개시제 등을 첨가하고 고분자 안정화시키는 처리를 행하여 액정층을 형성할 수도 있다. 블루상을 발현하는 액정 조성물은 응답 속도가 짧고, 광학적으로 등방상이기 때문에 배향 처리를 할 필요가 없고 또 시야각 의존성도 작다. 또한 배향막을 제공하지 않아도 좋기 때문에 러빙 처리를 할 필요도 없어 이 러빙 처리에 의하여 발생하는 정전 파괴를 방지할 수 있으며 제작 공정중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 따라서 액정 표시 장치의 생산성을 향상시키는 것이 가능하게 된다. 산화물 반도체층을 사용하는 트랜지스터는 정전기의 영향에 의하여 트랜지스터의 전기적 특성이 뚜렷하게 변동하여 설계 범위를 벗어날 우려가 있다. 따라서 산화물 반도체층을 사용하는 트랜지스터를 갖는 액정 표시 장치에 블루상을 발현하는 액정 조성물을 사용하는 것은 보다 효과적이다.
또한 액정 재료의 고유 저항은 1×109Ω·cm 이상이며, 바람직하게는 1×1011Ω·cm 이상이며, 보다 바람직하게는 1×1012Ω·cm 이상이다. 또한 본 명세서중에서의 고유 저항의 값은 20℃로 측정한 값으로 한다.
액정 표시 장치에 제공되는 유지 용량의 크기는, 화소부에 배치되는 트랜지스터의 누설 전류 등을 고려하여 정해진 기간 동안 전하를 유지할 수 있도록 설정된다. 유지 용량의 크기는 트랜지스터의 오프 전류 등을 고려하여 설정하면 좋다.
액정 표시 장치에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
또한 노멀리 블랙형의 액정 표시 장치, 예를 들어 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치로 하여도 좋다. 수직 배향 모드로서는 몇 가지나 들 수 있지만 예를 들어, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드 등을 사용할 수 있다. 또한 VA형의 액정 표시 장치에도 적용할 수 있다. VA형의 액정 표시 장치란, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식 중의 하나이다. VA형의 액정 표시 장치는 전압이 인가되지 않을 때 패널 면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 또한 화소(픽셀)를 여러 영역(서브 픽셀)으로 나눠 각각 다른 방향으로 분자를 배향하도록 궁리되어 있는 멀티 도메인화 또는 멀티 도메인 설계란 방법을 사용할 수 있다.
또한 표시 장치에 있어서 블랙 매트릭스(차광층), 편광부재, 위상차부재, 반사 방지부재 등의 광학부재(광학 기판) 등은 적절히 제공한다. 예를 들어, 편광 기판 및 위상차 기판에 의한 원 편광을 사용하여도 좋다. 또한 광원으로서 백 라이트, 사이드 라이트 등을 사용하여도 좋다.
또한 화소부의 표시 방식은, 프로그레시브 방식이나 인터 레이스 방식 등을 사용할 수 있다. 또한 컬러 표시를 하는 경우 화소에서 제어하는 색 요소로서는 RGB(R은 적색, G는 녹색, B는 청색을 나타냄)의 3색에 한정되지는 않는다. 예를 들어 RGBW(W는 백색을 나타냄), 또는 RGB에 옐로(黃色), 시안, 마젠다 등을 1색 이상 추가한 것이 있다. 또한, 색 요소의 점마다 그 표시 영역의 크기가 상이하여도 좋다. 다만, 제시하는 발명은 컬러 표시의 표시 장치에 한정되는 것이 아니라 흑백 표시의 표시 장치에 적용할 수도 있다.
또한 표시 장치에 포함되는 표시 소자로서, 일렉트로루미네선스를 이용하는 발광 소자를 적용할 수 있다. 일렉트로루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지 무기 화합물인지에 따라 구별되고, 일반적으로 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 한다.
유기 EL 소자는 발광 소자에 전압을 인가함으로써 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 추입되고, 전류가 흘린다. 그리고 그 캐리어(전자 및 정공)가 재결합함으로써 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 돌아올 때 발광한다. 이러한 메커니즘에 있어서, 이러한 발광 소자는 전륜 여기형의 발광 소자라고 한다. 본 실시형태에서는 발광 소자로서 유기 EL 소자를 사용하는 예를 제시한다.
발광 소자는, 발광을 추출하기 위하여 적어도 한 쌍의 전극의 한 쪽이 투광성이면 좋다. 또한, 기판 위에 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대 측의 면으로부터 발광을 추출하는 상면 사출 구조의 발광 소자, 기판 측의 면으로부터 발광을 추출하는 하면 사출 구조의 발광 소자, 기판 측 및 기판과는 반대 측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 어느 사출 구조의 발광 소자도 적용할 수 있다.
도 8(A), 도 8(B), 및 도 9(B)는 표시 소자로서 발광 소자를 사용한 발광 장치의 예를 도시한 것이다.
도 8(A)는 발광 장치의 평면도를 도시한 것이며, 도 8(B)는 도 8(A)중의 일점 쇄선 V1-W1, V2-W2, 및 V3-W3으로 절단된 단면을 도시한 것이다. 또한, 도 8(A)의 평면도에 있어서는 전계 발광층(542) 및 제 2 전극층(543)은 생략하여 도시하지 않았다.
도 8(A) 및 도 8(B)에 도시한 발광 장치는 하지막으로서 기능하는 절연막(501)이 제공된 기판(500) 위에 트랜지스터(510), 용량 소자(520), 배선층 교차부(530)를 갖고, 트랜지스터(510)는 발광 소자(540)와 전기적으로 접속한다. 또한 도 8(A) 및 도 8(B)는 기판(500)을 통과하여 발광 소자(540)로부터의 광을 추출하는, 하면 사출형 구조의 발광 장치이다.
트랜지스터(510)로서는 실시형태 6 또는 실시형태 7 또는 실시형태 8에서 제시한 트랜지스터를 적용할 수 있다. 본 실시형태에서는 실시형태 6에서 제시한 트랜지스터(424)와 동일한 구조를 갖는 트랜지스터를 적용하는 예를 제시한다. 트랜지스터(510)는 산화물 반도체층 위에 채널 보호막으로서 기능하는 절연층이 제공된 보텀 게이트 구조의 역스태거형 트랜지스터이다.
트랜지스터(510)는 게이트 전극층(511a), 게이트 전극층(511b), 게이트 절연층(502), 산화물 반도체층(512), 절연층(503), 소스 전극층 또는 드레인 전극층으로서 기능하는 도전층(513a), 도전층(513b)을 포함한다.
실시형태 6에서 제시하는 트랜지스터(424)와 동일한 구조를 갖는 트랜지스터(510)는 채널 보호막으로서 기능하는 절연층(503)이 적어도 게이트 전극층(511a), 게이트 전극층(511b)이 중첩되는 산화물 반도체층(512)의 채널 형성 영역상을 포함한 산화물 반도체층(512) 위에 제공되어 있고, 또한 산화물 반도체층(512)에 도달하며 또 소스 전극층 또는 드레인 전극층으로서 기능하는 도전층(513a), 도전층(513b)이 내벽을 덮도록 제공된 개구를 갖는다.
또한 트랜지스터(510)에 실시형태 7에 제시하는 트랜지스터(425)와 동일한 구조를 적용하여도 좋다.
따라서 도 8(A) 및 도 8(B)에서 제시하는 본 실시형태의 산화물 반도체층(512)을 사용한 안정적인 전기적 특성을 갖는 트랜지스터(510)를 포함하는 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한 이러한 신뢰성이 높은 반도체 장치를 수율 좋게 제작하고, 고생산화를 달성할 수 있다.
용량 소자(520)는 도전층(521a), 도전층(521b), 게이트 절연층(502), 산화물 반도체층(522), 도전층(523)을 포함하고, 도전층(521a), 도전층(521b), 도전층(523)이 게이트 절연층(502) 및 산화물 반도체층(522)을 끼운 구성으로 함으로써 용량을 형성할 수 있다.
배선층 교차부(530)는 게이트 전극층(511a), 게이트 전극층(511b), 도전층(533)의 교차부이며, 게이트 전극층(511a), 게이트 전극층(511b)과 도전층(533) 사이에는 게이트 절연층(502), 및 절연층(503)을 개재하여 교차한다. 본 실시형태에서 제시하는 구조로 하면, 배선층 교차부(530)는 게이트 전극층(511a), 게이트 전극층(511b)과 도전층(533) 사이에 게이트 절연층(502)뿐만 아니라 절연층(503)도 배치될 수 있음으로 게이트 전극층(511a), 게이트 전극층(511b)과, 도전층(533) 사이에서 발생하는 기생 용량을 저감시킬 수 있다.
본 실시형태에 있어서는 게이트 전극층(511a) 및 도전층(521a)으로서 막 두께 30nm의 티타늄막을 사용하여, 게이트 전극층(511b) 및 도전층(521b)으로서 막 두께 200nm의 구리 박막을 사용한다. 따라서 게이트 전극층은 티타늄막과 구리막의 적층 구조가 된다.
산화물 반도체층(512), 산화물 반도체층(522)으로서는 In: Ga: Zn=3: 1: 3이 되도록 산화 아연을 첨가하여 혼합한 스퍼터링 타깃을 사용한다. 스퍼터링 방법을 사용함으로써 성막시의 아연이 감소하여, In: Ga: Zn=3: 1: 2의 조성을 갖는 막 두께 25nm의 In-Ga-Zn-O막을 산화물 반도체층(512), 산화물 반도체층(522)에 사용한다.
트랜지스터(510), 용량 소자(520), 및 배선층 교차부(530) 위에는 층간 절연막(504)이 형성되고, 층간 절연막(504) 위에 있어서 발광 소자(540)와 중첩되는 영역에 컬러 필터층(505)이 제공되어 있다. 층간 절연막(504) 및 컬러 필터층(505) 위에는 평탄화 절연막으로서 기능하는 절연막(506)이 제공되어 있다.
절연막(506) 위에 제 1 전극층(541), 전계 발광층(542), 제 2 전극층(543)을 순차적으로 적층한 적층 구조를 포함하는 발광 소자(540)가 제공되어 있다. 발광 소자(540)와 트랜지스터(510)는 도전층(513a)에 도달하는 절연막(506) 및 층간 절연막(504)에 형성된 개구에 있어서 제 1 전극층(541) 및 도전층(513a)은 접함으로써 전기적으로 접속되고 있다. 또한 제 1 전극층(541)의 일부 및 상기 개구를 덮도록 격벽(507)이 제공되어 있다.
층간 절연막(504)에는 플라즈마 CVD법에 의한 막 두께 200nm 이상 600nm 이하의 산화 질화 실리콘막을 사용할 수 있다. 또한 절연막(506)에는 막 두께 1500nm의 감광성 아크릴막, 격벽(507)에는 막 두께 1500nm의 감광성의 폴리이미드막을 사용할 수 있다.
컬러 필터층(505)으로서는 예를 들어, 유채색의 투광성 수지를 사용할 수 있다. 유채색의 투광성 수지로서는 감광성, 비감광성의 유기 수지를 사용할 수 있지만, 감광성의 유기 수지층을 사용하면 레지스트 마스크의 개수를 삭감할 수 있으므로 공정이 간략화되어 바람직하다.
유채색은 흑색, 회색, 백색 등의 무채색을 뺀 색을 가리키며, 컬러 필터층은 착색된 유채색의 광만을 투과하는 재료로 형성된다. 유채색으로서는 적색, 녹색, 청색 등을 사용할 수 있다. 또한 시안, 마젠다, 옐로 등을 사용하여도 좋다. 착색된 유채색의 광만을 투과한다는 것은, 컬러 필터층의 투과광은 그 유채색 광의 파장의 피크를 갖는다는 것이다. 컬러 필터층은 함유시키는 착색 재료의 농도와 광의 투과율 관계를 고려하여 최적인 막 두께를 적절히 제어하면 좋다. 예를 들어, 컬러 필터층(505)의 막 두께는 1500nm 이상 2000nm 이하로 하면 좋다.
도 9(B)에 도시한 발광 장치에 있어서, 표시 소자인 발광 소자(4513)는, 화소부(4002)에 제공된 트랜지스터(4010)와 전기적으로 접속되고 있다. 또한 발광 소자(4513)의 구성은 제 1 전극층(4030), 전계 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 제시한 구조에 한정되지는 않는다. 발광 소자(4513)로부터 추출하는 광의 방향 등에 맞추도록 발광 소자(4513)의 구성은 적절히 바꿀 수 있다.
격벽(4510), 격벽(507)은 유기 절연 재료, 또는 무기 절연 재료를 사용하여 형성한다. 특히 감광성의 수지 재료를 사용하여 제 1 전극층(4030), 제 1 전극층(541) 위에 개구부를 형성하여 그 개구부의 측벽이 연속된 곡률을 가지며 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(4511), 전계 발광층(542)은 단층으로 구성되어 있어도 좋고, 복수의 층이 적층되도록 구성되어 있어도 좋다.
발광 소자(4513), 발광 소자(540)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록 제 2 전극층(4031), 제 2 전극층(543) 및 격벽(4510), 격벽(507) 위에 보호막을 형성하여도 좋다. 보호막으로서는 질화 실리콘막, 질화 산화 실리콘막, DLC막 등을 형성할 수 있다.
또한 발광 소자(4513), 발광 소자(540)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록 발광 소자(4513), 발광 소자(540)를 덮는 유기 화합물을 포함하는 층을 증착법에 의하여 형성하여도 좋다.
또한 제 1 기판(4001), 제 2 기판(4006), 및 실재(4005)에 의하여 밀봉된 공간에는 충전재(4514)가 제공되며 밀봉되어 있다. 이로써, 외기에 노출되지 않도록 기밀성이 높고, 탈 가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는 질소나 아르곤 등의 불활성 기체 외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수도 있고, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐브티랄) 또는 EVA(에틸렌 비닐 아세테이트)를 사용할 수 있다. 예를 들어 충전재로서 질소를 사용하면 좋다.
또한 필요하면 발광 소자의 사출면에 편광판 또는 원 편광판(타원 편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 제공하여도 좋다. 또한 편광판 또는 원 편광판에 반사 방지막을 제공하여도 좋다. 예를 들어, 표면의 요철에 따라 반사광을 확산시켜, 눈부심을 저감할 수 있는 안티 글레어 처리를 행할 수 있다.
또한 도 7(A) 내지 도 9(B)에 있어서, 제 1 기판(4001), 제 1 기판(500), 제 2 기판(4006)으로서는 유리 기판 외에 가요성을 갖는 기판을 사용할 수도 있고, 예를 들어 투광성을 갖는 플라스틱 기판 등을 사용할 수 있다. 플라스틱으로서는 FRP(Fiberglass-Reinforced Plastics) 판, PVF(폴리비닐플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 사용할 수 있다. 또한 투광성이 필요하지 않으면 알루미늄, 스테인리스 등의 금속 기판(금속 필름)을 사용하여도 좋다. 예를 들어 알루미늄 포일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.
본 실시형태에서는 절연막(4020)으로서 산화 알루미늄막을 사용한다. 절연막(4020)은 스퍼터링 방법이나 플라즈마 CVD법에 의하여 형성할 수 있다.
산화물 반도체층 위에 절연막(4020)으로서 제공된 산화 알루미늄막은 수소, 수분 등의 불순물, 및 산소의 양쪽 모두가 막을 통과하지 않도록 하는 차단 효과(블로킹 효과)가 높다.
따라서, 산화 알루미늄막은 제작 공정중 및 제작 후에 있어서, 변동 요인이 되는 수소, 수분 등의 불순물이 산화물 반도체층으로 혼입하는 것, 및 산화물 반도체를 구성하는 주성분 재료인 산소의 산화물 반도체층으로부터 방출되는 것을 방지하는 보호막으로서 기능한다.
또한 평탄화 절연막으로서 기능하는 절연막(4021), 절연막(506)은 아크릴, 폴리이미드, 벤조사이클로부텐계 수지, 폴리아미드 수지, 에폭시 수지 등의 내열성을 갖는 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 외에, 저유전율 재료(low-k재료), 실록산계 수지, PSG(인 유리), BPSG(인 보론 유리) 등을 사용할 수 있다. 또한 이러한 재료로 형성되는 복수의 절연막을 적층시킴으로써 절연막을 형성하여도 좋다.
절연막(4021), 절연막(506)의 형성법은 특별히 한정되지 않으며, 그 재료에 따라 스퍼터링 방법, SOG법, 스핀 코팅법, 딥, 스프레이 도포, 액적 토출법(잉크젯법 등), 스크린 인쇄, 오프셋 인쇄 등을 사용할 수 있다.
표시 장치는 광원 또는 표시 소자로부터의 광을 투과시켜 표시를 행한다. 따라서 광이 투과하는 화소부에 제공되는 기판, 절연막, 도전막 등의 박막은 모두 다 가시광의 파장 영역의 광에 대하여 투광성으로 한다.
표시 소자에 전압을 인가하는 제 1 전극층 및 제 2 전극층(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 함)에 있어서는 추출하는 광의 방향, 전극층이 제공되는 장소, 및 전극층의 패턴 구조에 따라 투광성, 반사성을 선택하면 좋다.
제 1 전극층(4030), 제 1 전극층(541), 제 2 전극층(4031), 제 2 전극층(543)은, 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티타늄을 함유하는 인듐 산화물, 산화 티타늄을 함유하는 인듐 주성 산화물, 인듐 주석 산화물(이하, ITO라고 제시함), 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물, 크래핀 등의 투광성을 갖는 도전성 재료를 사용할 수 있다.
또한 제 1 전극층(4030), 제 1 전극층(541), 제 2 전극층(4031), 제 2 전극층(543)은, 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속 또는 그 합금, 또는 그 금속 질화물 중에서 하나 또는 복수종을 사용하여 형성할 수 있다.
본 실시형태에 있어서는 도 8(A) 및 도 8(B)에 도시한 발광 장치는 하면 사출형이므로 제 1 전극층(541)은 투광성을 갖고, 제 2 전극층(543)은 반사성을 갖는다. 따라서 제 1 전극층(541)에 금속막을 사용하는 경우에는 투광성을 유지할 수 있을 정도 막 두께를 얇게 하고, 제 2 전극층(543)에 투광성을 갖는 도전막을 사용하는 경우에는 반사성을 갖는 도전막은 적층하면 좋다.
또한 제 1 전극층(4030), 제 1 전극층(541), 제 2 전극층(4031), 제 2 전극층(543)으로서, 도전성 고분자(도전성 중합체라고도 함)를 포함하는 도전성 조성물을 사용하여 형성할 수 있다. 도전성 고분자로서는 소위 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리어닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 어닐린, 피롤, 및 티오펜 중 2종 이상으로 이루어지는 공중합체 또는 그 유도체 등을 들 수 있다.
또한 트랜지스터는 정전기 등에 의하여 파괴되기 쉽기 때문에 구동 회로 보호용의 보호 회로를 제공하는 것이 바람직하다. 보호 회로는 비선형 소자를 사용하여 구성하는 것이 바람직하다.
상술한 바와 같이, 실시형태 6 또는 실시형태 7 또는 실시형태 8에서 제시하는 트랜지스터를 적용함으로써 다양한 기능을 갖는 반도체 장치를 제공할 수 있다.
본 실시형태에서 제시하는 구성, 방법 등은 다른 실시형태에서 제시하는 구성, 방법 등을 적절히 조합하여 사용할 수 있다.
(실시형태 10)
본 실시형태에서는 본 명세서에서 제시하는 트랜지스터를 사용하여 전력이 공급되지 않는 상황에서도 기억 내용의 유지가 가능하며, 또 기록을 하는 횟수도 제한이 없는 반도체 장치의 일례를 도면을 사용하여 설명한다.
도 10(A)는 반도체 장치의 회로 구성의 일례를 도시한 것이고, 도 10(B)는 반도체 장치의 일례를 도시한 개념도이다. 이하에서, 우선 도 10(A)에 도시한 반도체 장치에 대하여 설명을 하고, 잇따라 도 10(B)에 도시한 반도체 장치에 대하여 설명한다.
도 10(A)에 도시한 반도체 장치에 있어서, 비트선 BL과 트랜지스터(162)의 소스 전극 또는 드레인 전극과는 전기적으로 접속되고 있고, 워드선 WL과 트랜지스터(162)의 게이트 전극과는 전기적으로 접속되고 있고, 트랜지스터(162)의 소스 전극 또는 드레인 전극과 용량 소자(254)의 제 1 단자는 전기적으로 접속되고 있다.
다음에 도 10(A)에서 도시한 반도체 장치(메모리 셀(250))에 정보의 기록 및 유지를 행하는 경우에 대하여 설명한다.
우선, 워드선 WL의 전위를 트랜지스터(162)가 온 상태가 되는 전위로 하여 트랜지스터(162)를 온 상태로 한다. 이로써, 비트선 BL의 전위가 용량 소자(254)의 제 1 단자에 공급된다(기록). 이 후에 워드선 WL의 전위를 트랜지스터(162)가 오프 상태가 되는 전위로 하여 트랜지스터(162)를 오프 상태로 함으로써 용량 소자(254)의 제 1 단자의 전위가 유지된다(유지).
산화물 반도체를 사용한 트랜지스터(162)는, 사용하는 재료에 따라 다르지만 오프 전류가 극히 작다는 특징을 갖는다. 이것에 의하여 오프 전류가 극히 작아지는 산화물 반도체 재료를 사용하는 경우, 트랜지스터(162)를 오프 상태로 함으로써 용량 소자(254)의 제 1 단자의 전위(또는 용량 소자(254)에 축적된 전하)를 극히 긴 시간에 걸쳐 유지할 수 있다.
다음에 정보의 판독에 대하여 설명한다. 트랜지스터(162)가 온 상태가 되면 부유 상태인 비트선 BL과, 용량 소자(254)가 도통하고, 비트선 BL과 용량 소자(254) 사이에서 전하가 재분배된다. 그 결과, 비트선 BL의 전위가 변화한다. 비트선 BL의 전위의 변화량은 용량 소자(254)의 제 1 단자의 전위(또는 용량 소자(254)에 축적된 전하)에 따라 다른 값을 취한다.
예를 들어, 용량 소자(254)의 제 1 단자의 전위를 V, 용량 소자(254)의 용량을 C, 비트선 BL이 갖는 용량 성분(이하, 비트선 용량이라고도 함)을 CB, 전하가 재분배되기 전의 비트선 BL의 전위를 VB0으로 하면 전하가 재분배된 후의 비트선 BL의 전위는 (CB×VB0+C×V)/(CB+C)가 된다. 따라서 메모리 셀(250)의 상태로서 용량 소자(254)의 제 1 단자의 전위가 V1과 V0(V1>V0)의 2상태로 되는 경우, 전위 V1을 유지하는 경우의 비트선 BL의 전위(=CB×VB0+C×V1)/(CB+C)는 전위 V0을 유지하는 경우의 비트선 BL의 전위(=CB×VB0+C×V0)/(CB+C)보다 높아지는 것을 알게 된다.
따라서, 비트선 BL의 전위를 정해진 전위와 비교함으로써 정보를 판독할 수 있다.
상술한 바와 같이, 도 10(A)에 도시한 반도체 장치는 트랜지스터(162)의 오프 전류가 극히 작아지는 산화물 반도체 재료를 트랜지스터(162)의 채널 형성 영역으로서 사용하는 경우, 용량 소자(254)에 축적된 전하는 긴 시간에 걸쳐 유지할 수 있다. 따라서 리프레시 동작이 필요 없게 되거나, 또는 리프레시 동작의 빈도를 극히 낮게 하는 것이 가능하기 때문에, 소비 전력을 충분히 저감시킬 수 있다. 또한, 전력의 공급이 없는 경우에도 오랜 기간에 걸쳐 기억 내용을 유지하는 것이 가능하다.
다음에 도 10(B)에 도시한 반도체 장치에 대하여 설명한다.
도 10(B)에 도시한 반도체 장치는, 기억 회로로서 도 10(A)에 도시한 복수의 메모리 셀(250)을 갖는 메모리 셀 어레이(251)(메모리 셀 어레이(251a) 및 메모리 셀 어레이(251b))를 상부에 갖고, 하부에는 메모리 셀 어레이(251)(메모리 셀 어레이(251a) 및 메모리 셀 어레이(251b))를 동작시키기 위하여 필요한 주변 회로(253)를 갖는다. 또한 주변 회로(253)는 메모리 셀 어레이(251)와 전기적으로 접속되고 있다.
도 10(B)에서 도시한 구성으로 함으로써, 주변 회로(253)를 메모리 셀 어레이(251)(메모리 셀 어레이(251a) 및 메모리 셀 어레이(251b))의 직하에 제공할 수 있기 때문에 반도체 장치의 소형화를 도모할 수 있다.
주변 회로(253)에 제공되는 트랜지스터는 트랜지스터(162)와 다른 반도체 재료를 사용하는 것이 바람직하다. 예를 들어, 실리콘, 게르마늄, 실리콘 게르마늄, 탄소화 실리콘, 또는 갈륨 비소 등을 사용할 수 있어 단결정 반도체를 사용하는 것이 바람직하다. 이 재료 외에도 유기 반도체 재료 등을 사용하여도 좋다. 이러한 반도체 재료를 사용한 트랜지스터는 충분한 고속 동작이 가능하다. 따라서 상기 트랜지스터에 의하여 고속 동작이 요구되는 각종 회로(논리 회로, 구동 회로 등)를 호적하게 실현하는 것이 가능하다.
또한 도 10(B)에 도시한 반도체 장치에서는 2개의 메모리 셀 어레이(251)(메모리 셀 어레이(251a) 및 메모리 셀 어레이(251b))가 적층된 구성을 도시하였지만, 적층되는 메모리 셀 어레이의 개수는 이것에 한정되지는 않는다. 3개 이상의 메모리 셀 어레이를 적층하는 구성으로 하여도 좋다.
다음에 도 10(A)에 도시한 메모리 셀(250)의 구체적인 구성에 대하여 도 11(A) 및 도 11(B)를 사용하여 설명한다.
도 11(A) 및 도 11(B)는 메모리 셀(250)의 구성의 일례이다. 도 11(A)는 메모리 셀(250)의 단면도를 도시한 것이고, 도 11(B)는 메모리 셀(250)의 평면도를 도시한 것이다. 여기에서 도 11(A)는 도 11(B)의 F1-F2 및 G1-G2로 절단된 단면에 상당한다.
도 11(A) 및 도 11(B)에서 도시한 트랜지스터(162)는 실시형태 2에서 제시하는 트랜지스터(420)와 동일한 구성으로 할 수 있다.
트랜지스터(162) 위에는 절연막(256)이 단층 또는 적층으로 제공되어 있다. 또한 절연막(256)을 개재하여 트랜지스터(162)의 전극층(142a)과 중첩되는 영역에는 도전층(262)이 제공되어 있고, 전극층(142a)과, 절연층(135)과, 절연막(256)과, 도전층(262)에 의하여 용량 소자(254)가 구성된다. 즉, 트랜지스터(162)의 전극층(142a)은 용량 소자(254)의 한쪽 전극으로서 기능하고, 도전층(262)은 용량 소자(254)의 다른 쪽 전극으로서 기능한다.
트랜지스터(162) 및 용량 소자(254) 위에는 절연막(258)이 제공되어 있다. 또한 절연막(258) 위에는 메모리 셀(250)과 인접하는 메모리 셀(250)을 접속하기 위한 배선(260)이 제공되어 있다. 도시하지 않았지만, 배선(260)은 절연막(256) 및 절연막(258) 등에 형성된 개구를 통하여 트랜지스터(162)의 전극층(142a)과 전기적으로 접속되고 있다. 다만 개구에 다른 도전층을 제공하고, 상기 다른 도전층을 개재하여 배선(260)과 전극층(142a)을 전기적으로 접속하여도 좋다. 또한 배선(260)은 도 10(A)의 회로도의 비트선 BL에 상당한다.
도 11(A) 및 도 11(B)에 있어서, 트랜지스터(162)의 전극층(142b)은 인접하는 메모리 셀에 포함되는 트랜지스터의 소스 전극으로서 기능할 수도 있다.
도 11(B)에 도시한 평면 레이아웃을 채용함으로써 반도체 장치의 점유 면적의 저감을 도모할 수 있기 때문에 고집적화를 도모할 수 있다.
상술한 바와 같이, 상부에 다층으로 형성된 복수의 메모리 셀은 산화물 반도체를 사용한 트랜지스터에 의하여 형성되어 있다. 산화물 반도체를 사용한 트랜지스터는 오프 전류가 작기 때문에 이것을 사용함으로써 오랜 기간에 걸쳐 기억 내용을 유지하는 것이 가능하다. 즉, 리프레시 동작의 빈도를 극히 낮게 하는 것이 가능하기 때문에 소비 전력을 충분히 저감시킬 수 있다.
상술한 바와 같이 산화물 반도체 외의 재료를 사용한 트랜지스터(바꿔 말하면 충분히 고속 동작을 하는 것이 가능한 트랜지스터)를 사용한 주변 회로와, 산화물 반도체를 사용한 트랜지스터(보다 폭넓은 의미로서는 충분히 오프 전류가 작은 트랜지스터)를 사용한 기억 회로를 일체로 구비함으로써 원래의 반도체 장치와는 다른 새로운 특징을 갖는 반도체 장치를 실현할 수 있다. 또한 주변 회로와 기억 회로를 적층 구조로 함으로써 반도체 장치의 집적화를 도모할 수 있다.
상술한 바와 같이 미세화 및 고집적화를 실현하고, 또 높은 전기적 특성을 부여한 반도체 장치 및 상기 반도체 장치의 제작 방법을 제공할 수 있다.
본 실시형태는 다른 실시형태에서 제시하는 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 11)
본 명세서에서 제시하는 반도체 장치는 다양한 전자 기기(게임기도 포함함)에 적용할 수 있다. 전자 기기로서는 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 게임기(파칭코기(pachinko machine), 슬롯 머신 등), 게임기의 하우징을 들 수 있다. 상술한 전자 기기의 구체적인 예를 도 12(A) 내지 도 12(C)에 도시하였다.
도 12(A)는 표시부를 갖는 테이블(9000)을 도시한 것이다. 테이블(9000)은 하우징(9001)에 표시부(9003)가 내장되어 있고, 표시부(9003)에 의하여 영상을 표시하는 것이 가능하다. 또한 4개의 다리부(9002)에 의하여 하우징(9001)을 지탱한 구성을 도시하였다. 또한 하우징(9001)은 전력 공급을 하기 위한 전원 코드(9005)를 갖는다.
실시형태 2 내지 실시형태 9 중 어느 것에서 제시하는 반도체 장치는, 표시부(9003)에 사용하는 것이 가능하며, 전자 기기에 높은 신뢰성을 부여할 수 있다.
표시부(9003)는 터치 입력 기능을 갖고, 테이블(9000)의 표시부(9003)에 표시된 표시 버튼(9004)을 손가락 등으로 터치함으로써 화면을 조작하거나, 정보를 입력할 수 있고, 또한 다른 가정 제품과 통신을 가능하게 함으로써, 또는 제어를 가능하게 함으로써 화면 조작에 의하여 다른 가정 제품을 컨트롤하는 제어 장치로 하여도 좋다. 예를 들어, 이미지 센서 기능을 갖는 반도체 장치를 사용하면 표시부(9003)에 터치 입력 기능을 갖게 할 수 있다.
또한 하우징(9001)에 제공된 힌지에 의하여, 표시부(9003)의 화면을 바닥에 대하여 수직으로 세울 수도 있고, 텔레비전 장치로서도 이용할 수 있다. 좁은 방에서는, 화면이 큰 텔레비전 장치는 설치하면 자유로운 공간이 좁아지지만, 테이블에 표시부가 내장되어 있으면 방의 공간을 유효하게 이용할 수 있다.
도 12(B)는 텔레비전 장치(9100)를 도시한 것이다. 텔레비전 장치(9100)는 하우징(9101)에 표시부(9103)가 내장되어 있고, 표시부(9103)에 의하여 영상을 표시하는 것이 가능하다. 또한 여기에서는 스탠드(9105)를 사용하여 하우징(9101)을 지탱한 구성을 도시하였다.
텔레비전 장치(9100)는 하우징(9101)이 구비하는 조작 스위치나 별체의 리모컨 조작기(9110)를 사용하여 조작할 수 있다. 리모컨 조작기(9110)가 구비하는 조작기(9109)에 의하여 채널이나 음량 조작을 행할 수 있으며, 또한 표시부(9103)에 표시되는 영상을 조작할 수 있다. 또한 리모컨 조작기(9110)에, 상기 리모컨 조작기(9110)로부터 출력하는 정보를 표시하는 표시부(9107)를 제공하는 구성으로 하여도 좋다.
도 12(B)에 도시한 텔레비전 장치(9100)는 수신기나 모뎀 등을 구비한다. 텔레비전 장치(9100)는 수신기에 의하여 일반 텔레비전 방송을 수신할 수 있고, 또한 모뎀을 통하여 우선 또는 무선으로 통신 네트워크에 접속함으로써 일 방향(송신자에게서 수신자) 또는 쌍 방향(송신자와 수신자, 또는 수신자끼리 등)의 정보 통신을 행하는 것도 가능하다.
실시형태 2 내지 실시형태 9 중 어느 것에서 제시하는 반도체 장치는 표시부(9103), 표시부(9107)에 사용하는 것이 가능하고, 텔레비전 장치, 및 리모컨 조작기에 높은 신뢰성을 부여할 수 있다.
도 12(C)는 컴퓨터이며, 본체(9201), 하우징(9202), 표시부(9203), 키보드(9204), 외부 접속 포트(9205), 포인팅 디바이스(9206) 등을 포함한다. 컴퓨터는 본 발명의 일 양태를 사용하여 제작되는 반도체 장치를 그 표시부(9203)에 사용함으로써 제작된다. 상술한 실시형태에서 제시하는 반도체 장치를 이용하면 신뢰성이 높은 컴퓨터로 하는 것이 가능하다.
도 13(A) 및 도 13(B)는 접는 것이 가능한 태블릿형 단말을 도시한 것이다. 도 13(A)는 펼친 상태를 도시한 것이고, 태블릿형 단말은 하우징(9630), 표시부(9631a), 표시부(9631b), 표시 모드 전환 스위치(9034), 전원 스위치(9035), 전력 절약 모드 전환 스위치(9036), 후크(9033), 조작 스위치(9038)를 갖는다.
도 13(A) 및 도 13(B)에서 도시한 휴대 기기에 있어서는, 화상 데이터를 일시적으로 기억 등을 할 때 메모리로서 SRAM 또는 DRAM이 사용되어 있다. 예를 들어, 실시형태 10에서 설명한 반도체 장치를 메모리로서 사용할 수 있다. 상술한 실시형태에서 설명한 반도체 장치를 메모리에 채용함으로써 고속으로 정보를 기록하는 것 또는 판독하는 것이 가능하고, 또 기억을 오랜 기간 동안 유지하는 것이 가능하고, 또 소비 전력을 충분히 저감시키는 것이 가능하다.
실시형태 2 내지 실시형태 9 중에서 제시하는 반도체 장치는 표시부(9631a), 표시부(9631b)에 사용하는 것이 가능하며, 신뢰성이 높은 태블릿형 단말로 하는 것이 가능하다.
또한 표시부(9631a)는 일부분을 터치 패널의 영역(9632a)으로 할 수 있고, 표시된 조작 키(9638)에 터치함으로써 데이터를 입력할 수 있다. 또한 표시부(9631a)에 있어서는, 일례로서 절반 영역이 표시 만의 기능을 갖는 구성, 또 다른 절반 영역이 터치 패널의 기능을 갖는 구성을 제시하지만 상기 구성에 한정되는 것은 아니다. 표시부(9631a)의 모든 영역이 터치 패널의 기능을 갖는 구성으로 하여도 좋다. 예를 들어, 표시부(9631a)의 전체 면을 키보드 버튼을 표시시켜 터치 패널로 하여, 표시부(9631b)를 표시 화면으로서 사용할 수도 있다.
또한 표시부(9631b)에 있어서도, 표시부(9631a)와 마찬가지로 표시부(9631b)의 일부분을 터치 패널의 영역(9632b)으로 할 수 있다. 또한 터치 패널의 키보드 표시 전환 버튼(9639)이 표시되어 있는 위치를 손가락이나 스타일러스 등으로 터치함으로써 표시부(9631b)에 키보드 버튼을 표시하도록 조작할 수 있다.
또한 터치 패널의 영역(9632a)과 터치 패널의 영역(9632b)에 대하여 동시에 터치 입력을 할 수도 있다.
또한 표시 모드 전환 스위치(9034)는 세로 표시 또는 가로 표시 등의 표시 방향을 전환하여, 흑백 표시나 컬러 표시의 전환 등을 선택할 수 있다. 전력 절약 모드 전환 스위치(9036)는 태블릿형 단말에 내장되어 있는 광 센서로 검출되는 사용시의 외광 광량에 따라, 표시의 휘도를 최적인 것으로 할 수 있다. 태블릿형 단말은 광 센서뿐만 아니라 자이로스코프(gyroscope), 가속도 센서 등의 기울어짐을 검출하는 센서 등 다른 검출 장치를 내장시켜도 좋다.
도 13(A)는 표시부(9631b)와 표시부(9631a)의 표면 면적이 같은 예를 도시한 것이지만 특별히 한정되는 것은 아니라, 한 쪽 크기와 다른 쪽 크기가 상이하여도 좋고, 표시의 품질이 상이하여도 좋다. 예를 들어, 한 쪽이 다른 쪽보다 고정세하게 표시를 행할 수 있는 표시 패널로 하여도 좋다.
도 13(B)는 접은 상태를 도시한 것이고, 태블릿형 단말은 하우징(9630), 태양 전지(9633), 충방전 제어 회로(9634), 배터리(9635), DCDC 컨버터(9636)를 갖는다. 또한, 도 13(B)에서는 충방전 제어 회로(9634)의 일례로서 배터리(9635), DCDC 컨버터(9636)를 갖는 구성에 대하여 도시하였다.
또한 태블릿형 단말은 접는 것이 가능하며, 사용하지 않을 때 하우징(9630)을 접은 상태로 할 수 있다. 따라서, 표시부(9631a), 표시부(9631b)를 보호할 수 있기 때문에 내구성이 뛰어나고, 오랜 기간 동안 사용한다는 관점에서 보아도 신뢰성이 높은 태블릿형 단말을 제공할 수 있다.
또한, 도 13(A) 및 도 13(B)에 도시한 태블릿형 단말은 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 터치 입력 조작 또는 편집하는 터치 입력 기능, 다양한 소프트 웨어(프로그램)에 의하여 처리를 제어하는 기능 등을 갖는 것이 가능하다.
태블릿형 단말의 표면에 부착된 태양 전지(9633)에 의하여 전력을 터치 패널, 표시부, 또는 영상 신호 처리부 등에 공급할 수 있다. 또한 태양 전지(9633)는 하우징(9630)의 한쪽 면 또는 양쪽 면에 제공할 수 있고, 배터리(9635)의 충전을 효율적으로 행할 수 있다. 또한 배터리(9635)로서는 리튬 이온 전지를 사용하면 소형화를 도모할 수 있다 등의 이점이 있다.
또한 도 13C에는 도 13(B)에 도시한 충방전 제어 회로(9634)의 구성 및 동작에 대하여, 블록 도를 도시하여 설명한다. 도 13C는 태양 전지(9633), 배터리(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치 SW1 내지 스위치 SW3, 표시부(9631)에 대하여 도시한 것이고, 배터리(9635), DCDC 컨버터(9636), 컨버터(9637), 스위치 SW1 내지 스위치 SW3이 도 13(B)에 도시한 충방전 제어 회로(9634)에 대응하는 부분이다.
우선 외광 이용한 태양 전지(9633)에 의하여 발전되는 경우의 동작 예에 대하여 설명한다. 태양 전지로 발전한 전력은 배터리(9635)를 충전하기 위한 전압이 되도록 DCDC 컨버터(9636)로 승압 또는 강압이 행해진다. 또한, 표시부(9631)의 동작에 태양 전지(9633)로부터의 전력이 사용되는 경우에는 스위치 SW1을 온으로 하고, 컨버터(9637)에서 표시부(9631)에 필요한 전압에 승압 또는 강압을 행하게 된다. 또한 표시부(9631)에서 표시를 행하지 않을 때에는 스위치 SW1을 오프로 하고, 스위치 SW2를 온으로 하여 배터리(9635) 충전을 행하는 구성으로 하면 좋다.
또한 태양 전지(9633)에 대해서는 발전 수단의 일례로서 제시하지만, 특별히 한정되지 않아, 압전 소자(피에조 소자), 열전 변환 소자(펠티에 소자) 등 다른 발전 수단을 사용하여 배터리(9635) 충전을 행하는 구성으로 하여도 좋다. 예를 들어, 무선(비접촉)으로 전력을 송수신하여 충전하는 무접점 전력 전송 모듈, 또한 다른 충전 수단을 조합하여 행하는 구성으로 하여도 좋다.
본 실시형태에서 제시하는 구성, 방법 등은 다른 실시형태에서 제시하는 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
400: 기판
401: 게이트 전극층
402: 게이트 절연층
403: 산화물 반도체층
403a: 저저항 영역
403b: 저저항 영역
403c: 채널 형성 영역
405a: 소스 전극층
405b: 드레인 전극층
406: 절연층
407: 절연층
412a: 측벽 절연층
412b: 측벽 절연층
413: 절연층
414: 절연층
415: 절연층
420: 트랜지스터
421: 트랜지스터
422: 트랜지스터
423: 트랜지스터
424: 트랜지스터
425: 트랜지스터
426: 트랜지스터
435a, 435b: 개구
436: 하지 절연층
465a: 소스 배선층
465b: 드레인 배선층

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 스퍼터링 타깃의 제조 방법으로서,
    산화 인듐, 산화 갈륨, 및 제 1 산화 아연을 포함하는 혼합 재료를 준비하는 단계;
    상기 혼합 재료에 제 1 소성을 행하여 결정을 형성하는 단계;
    상기 결정을 제 1 분말로 분쇄하는 단계;
    상기 제 1 분말에 제 2 산화 아연을 첨가하여 제 2 분말을 얻는 단계;
    상기 제 2 분말에 제 2 소성을 행하여 소결체를 형성하는 단계;
    상기 소결체에 기계적으로 가공을 행하여 타깃을 형성하는 단계;
    상기 타깃에 가열 처리를 행하는 단계; 및
    상기 타깃을 배킹 플레이트에 접합하는 단계를 포함하고,
    상기 스퍼터링 타깃은 스퍼터링에 의해 막을 형성하고,
    상기 막의 인듐, 갈륨, 및 아연의 비율은 준비된 상기 혼합 재료의 인듐, 갈륨, 및 아연의 비율과 일치하는, 스퍼터링 타깃의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제 1 소성과 상기 제 2 소성을 행할 때 각각의 온도는 1200℃ 이상 1500℃ 이하로 하는, 스퍼터링 타깃의 제조 방법.
  11. 제 9 항에 있어서,
    상기 제 1 소성과 상기 제 2 소성은 기계적인 압력을 가하면서 행해지는, 스퍼터링 타깃의 제조 방법.
  12. 제 9 항에 있어서,
    상기 타깃의 단면 형상은 테이퍼부를 갖는, 스퍼터링 타깃의 제조 방법.
  13. 제 9 항에 있어서,
    상기 가열 처리의 온도는 425℃ 이상 750℃ 이하인, 스퍼터링 타깃의 제조 방법.
  14. 제 9 항에 있어서,
    상기 제 1 소성과 상기 제 2 소성은 산소 가스 분위기하에서 행해지고,
    상기 산소 가스 분위기에 포함되는 산소 가스의 순도는 99.9999%보다 높은, 스퍼터링 타깃의 제조 방법.
  15. 제 9 항에 있어서,
    상기 배킹 플레이트는 구리, 티타늄, 구리 합금, 또는 스테인리스 합금을 포함하는, 스퍼터링 타깃의 제조 방법.
  16. 삭제
  17. 제 9 항에 있어서,
    정제된 인듐, 갈륨, 및 아연을 준비하는 단계;
    상기 정제된 인듐, 갈륨, 및 아연을 분말 형태로 가공하는 단계;
    상기 정제된 인듐, 갈륨, 및 아연을 가공한 후, 순도가 99.9999% 이상인 산소 분위기에서 상기 정제된 인듐, 갈륨, 및 아연을 소성하여 상기 산화 인듐, 상기 산화 갈륨, 및 상기 제 1 산화 아연을 얻는 단계; 및
    상기 산화 인듐, 상기 산화 갈륨, 및 상기 제 1 산화 아연을 혼합하여 상기 혼합 재료를 얻는 단계를 더 포함하는, 스퍼터링 타깃의 제조 방법.
  18. 삭제
KR1020120130983A 2011-11-29 2012-11-19 스퍼터링 타깃의 제조 방법 및 반도체 장치의 제작 방법 KR102140165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-260448 2011-11-29
JP2011260448 2011-11-29

Publications (2)

Publication Number Publication Date
KR20130060123A KR20130060123A (ko) 2013-06-07
KR102140165B1 true KR102140165B1 (ko) 2020-07-31

Family

ID=48465734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120130983A KR102140165B1 (ko) 2011-11-29 2012-11-19 스퍼터링 타깃의 제조 방법 및 반도체 장치의 제작 방법

Country Status (5)

Country Link
US (1) US9057126B2 (ko)
JP (2) JP6071478B2 (ko)
KR (1) KR102140165B1 (ko)
CN (2) CN103132030A (ko)
TW (1) TWI580808B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9885108B2 (en) * 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015023161A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法ならびに電子機器
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
JP5688179B1 (ja) * 2014-09-10 2015-03-25 Jx日鉱日石金属株式会社 酸化物焼結体、スパッタリングターゲット及び薄膜並びに酸化物焼結体の製造方法
JP6794850B2 (ja) * 2016-02-08 2020-12-02 三菱マテリアル株式会社 スパッタリングターゲット及びスパッタリングターゲットの製造方法
CN112111718A (zh) * 2020-09-10 2020-12-22 深圳市华星光电半导体显示技术有限公司 一种靶材装置及其制备方法、应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011122238A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd スパッタリングターゲットおよびその製造方法、並びにトランジスタ

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0731950B2 (ja) 1985-11-22 1995-04-10 株式会社リコー 透明導電膜の製造方法
JPS63143258A (ja) * 1986-12-05 1988-06-15 Mitsubishi Metal Corp スパツタリング用タ−ゲツト
JPH0244256B2 (ja) * 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) * 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3128861B2 (ja) 1991-06-06 2001-01-29 東ソー株式会社 スパッタリングターゲット及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4470008B2 (ja) 2001-03-08 2010-06-02 Dowaエレクトロニクス株式会社 ターゲット材およびその製造方法、並びに酸化物超電導体薄膜
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6599405B2 (en) * 2001-05-30 2003-07-29 Praxair S.T. Technology, Inc. Recessed sputter target
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005105389A (ja) * 2003-10-01 2005-04-21 Asahi Techno Glass Corp 分割型スパッタリングターゲット
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
CN101513672B (zh) * 2005-02-01 2011-09-14 东曹株式会社 成型模
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7488526B2 (en) * 2005-11-22 2009-02-10 Ricoh Company, Ltd. Sputtering target and manufacturing method therefor, and optical recording medium and manufacturing method therefor
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5358891B2 (ja) * 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN102105619B (zh) * 2008-06-06 2014-01-22 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
JPWO2009157535A1 (ja) * 2008-06-27 2011-12-15 出光興産株式会社 InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP5024226B2 (ja) * 2008-08-06 2012-09-12 日立金属株式会社 酸化物焼結体およびその製造方法、スパッタリングターゲット、半導体薄膜
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5387248B2 (ja) 2009-09-07 2014-01-15 住友電気工業株式会社 半導体酸化物薄膜
JP5333144B2 (ja) 2009-10-14 2013-11-06 住友金属鉱山株式会社 薄膜製造用焼結体ターゲットとその製造方法
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2012029612A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
WO2012036079A1 (ja) * 2010-09-15 2012-03-22 シャープ株式会社 半導体装置の製造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
WO2012153522A1 (ja) * 2011-05-10 2012-11-15 出光興産株式会社 In2O3-ZnO系スパッタリングターゲット
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011122238A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd スパッタリングターゲットおよびその製造方法、並びにトランジスタ

Also Published As

Publication number Publication date
US20130133808A1 (en) 2013-05-30
JP2013136835A (ja) 2013-07-11
KR20130060123A (ko) 2013-06-07
CN103132030A (zh) 2013-06-05
JP2017108142A (ja) 2017-06-15
JP6071478B2 (ja) 2017-02-01
TWI580808B (zh) 2017-05-01
TW201329266A (zh) 2013-07-16
CN110079772A (zh) 2019-08-02
JP6412549B2 (ja) 2018-10-24
US9057126B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
KR102162326B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR102174289B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6220470B2 (ja) 酸化物半導体膜及び半導体装置
CN107275411B (zh) 半导体装置及半导体装置的制造方法
TWI605590B (zh) 半導體裝置及其製造方法
KR102128117B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN107403730B (zh) 半导体装置及半导体装置的制造方法
JP6343122B2 (ja) 半導体装置の作製方法
CN107302031B (zh) 半导体装置以及半导体装置的制造方法
KR102140165B1 (ko) 스퍼터링 타깃의 제조 방법 및 반도체 장치의 제작 방법
TWI539599B (zh) 半導體裝置及其製造方法
JP6523374B2 (ja) 半導体装置
KR102053762B1 (ko) 반도체 장치
KR20130075671A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant