KR101925760B1 - 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치 - Google Patents

납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치 Download PDF

Info

Publication number
KR101925760B1
KR101925760B1 KR1020187000900A KR20187000900A KR101925760B1 KR 101925760 B1 KR101925760 B1 KR 101925760B1 KR 1020187000900 A KR1020187000900 A KR 1020187000900A KR 20187000900 A KR20187000900 A KR 20187000900A KR 101925760 B1 KR101925760 B1 KR 101925760B1
Authority
KR
South Korea
Prior art keywords
mass
solder
lead
alloy
solder alloy
Prior art date
Application number
KR1020187000900A
Other languages
English (en)
Other versions
KR20180008883A (ko
Inventor
마사야 아라이
다께시 나가노
아쯔시 호리
쯔까사 가쓰야마
유리까 무네가와
다이스께 마루야마
Original Assignee
가부시키가이샤 다무라 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016057712A external-priority patent/JP6047254B1/ja
Priority claimed from JP2016182809A external-priority patent/JP6230674B2/ja
Priority claimed from JP2016224592A external-priority patent/JP6125084B1/ja
Priority claimed from JP2017015245A external-priority patent/JP6560272B2/ja
Application filed by 가부시키가이샤 다무라 세이사쿠쇼 filed Critical 가부시키가이샤 다무라 세이사쿠쇼
Publication of KR20180008883A publication Critical patent/KR20180008883A/ko
Application granted granted Critical
Publication of KR101925760B1 publication Critical patent/KR101925760B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016Brazing of electronic components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • B23K35/025Pastes, creams, slurries
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • B23K35/3618Carboxylic acids or salts
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/42Printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/13294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045Protection against vibrations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

한란의 차가 심하고 진동이 부하되는 가혹한 환경 하에서도 땜납 접합부의 균열 진전을 억제할 수 있고 또한 Ni/Pd/Au 도금 등이 이루어져 있지 않은 전자 부품을 사용해도 계면 부근에 있어서의 균열 진전을 억제할 수 있는 납 프리 땜납 합금, 산화성이 높은 합금 원소를 포함하는 땜납 합금 분말을 사용해도 땜납 접합부의 보이드의 발생을 억제하고 땜납 접합부의 균열 진전을 더욱 억제 또한 땜납볼의 발생을 억제하면서 양호한 인쇄성을 발휘할 수 있는 솔더 페이스트 조성물 및 땜납 접합부와 이것을 갖는 전자 회로 기판 및 전자 제어 장치의 제공을 그 목적으로 한다. 당해 목적을 달성하기 위해 본 발명의 납 프리 땜납 합금은 Ag를 2질량% 이상 3.1질량% 이하로, Cu를 1질량% 이하로, Sb를 1질량% 이상 5질량% 이하로, Bi를 3.1질량% 이상 4.5질량% 이하로, Ni를 0.01질량% 이상 0.25질량% 이하 포함하고, 잔부가 Sn을 포함하는 것을 그 특징으로 한다.

Description

납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치{LEAD-FREE SOLDER ALLOY, FLUX COMPOSITION, SOLDER PASTE COMPOSITION, ELECTRONIC CIRCUIT BOARD AND ELECTRONIC CONTROL DEVICE}
본 발명은 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 및 당해 납 프리 땜납 합금 및 솔더 페이스트 조성물을 사용하여 형성되는 땜납 접합부를 갖는 전자 회로 기판 및 전자 제어 장치에 관한 것이다.
종래부터 프린트 배선판이나 실리콘 웨이퍼와 같은 기판 상에 형성되는 전자 회로에 전자 부품을 접합할 때에는, 땜납 합금을 사용한 땜납 접합 방법이 채용되고 있다. 이 땜납 합금에는 납을 사용하는 것이 일반적이었다. 그러나 환경 부하의 관점에서 RoHS 지령 등에 의해 납의 사용이 제한되었기 때문에, 최근에는 납을 함유하지 않는, 소위 납 프리 땜납 합금에 의한 땜납 접합 방법이 일반화되고 있다.
이 납 프리 땜납 합금으로서는, 예를 들어 Sn-Cu계, Sn-Ag-Cu계, Sn-Bi계, Sn-Zn계 땜납 합금 등이 잘 알려져 있다. 그 중에서도 텔레비전, 휴대 전화 등에 사용되는 민간용 전자 기기나 자동차에 탑재되는 차량 탑재용 전자 기기에는, Sn-3Ag-0.5Cu 땜납 합금이 많이 사용되고 있다.
납 프리 땜납 합금은, 납 함유 땜납 합금과 비교하여 납땜성이 다소 떨어지지만, 플럭스나 납땜 장치의 개량에 의해 이 납땜성의 문제는 커버되고 있다. 그 때문에, 예를 들어 차량 탑재용 전자 회로 기판이라도, 자동차의 차실내와 같이 한란차는 있지만 비교적 온화한 환경 하에 놓이는 것에 있어서는, Sn-3Ag-0.5Cu 땜납 합금을 사용하여 형성한 땜납 접합부에서도 큰 문제는 발생하고 있지 않다.
그러나 최근에는, 예를 들어 전자 제어 장치에 사용되는 전자 회로 기판과 같이, 엔진 컴파트먼트나 엔진 직재, 또는 모터와의 기전 일체화와 같은 한란차가 특히 심하고(예를 들어 -30℃ 내지 110℃, -40℃ 내지 125℃, -40℃ 내지 150℃ 등의 한란차), 더하여 진동 부하를 받는 가혹한 환경 하에서의 전자 회로 기판의 배치 검토 및 실용화가 이루어지고 있다.
이와 같은 한란차가 매우 심한 환경 하에서는, 실장된 전자 부품과 기판의 선팽창 계수의 차에 의한 땜납 접합부의 열변위 및 이것에 수반되는 응력이 발생하기 쉽다. 그리고 한란차에 의한 소성 변형의 반복은 땜납 접합부에 균열을 야기하기 쉽고, 또한 시간의 경과와 함께 반복하여 부여되는 응력은 상기 균열의 선단 부근에 집중되기 때문에, 당해 균열은 땜납 접합부의 심부까지 횡단적으로 진전하기 쉬워진다. 이와 같이 현저하게 진전된 균열은, 전자 부품과 기판 상에 형성된 전자 회로와의 전기적 접속의 절단을 야기해 버린다. 특히 심한 한란차에 더하여 전자 회로 기판에 진동이 부하되는 환경 하에 있어서는, 상기 균열 및 그 진전은 더욱 발생하기 쉽다.
그 때문에, 상술한 가혹한 환경 하에 놓이는 차량 탑재용 전자 회로 기판 및 전자 제어 장치가 증가하는 가운데, 충분한 균열 진전 억제 효과를 발휘할 수 있는 Sn-Ag-Cu계 땜납 합금이나 이것을 사용한 솔더 페이스트 조성물에의 요망은, 금후 점점 커질 것이 예상된다.
또한, 차량 탑재용 전자 회로 기판에 탑재되는 QFP(Quad Flat Package), SOP(Small Outline Package) 등의 전자 부품의 리드 부분에는, 종래, Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어진 부품이 다용되었다. 그러나 최근의 전자 부품의 저비용화나 기판의 다운 사이징화에 수반하여, 리드 부분을 Sn 도금으로 교체한 전자 부품이나 Sn 도금된 하면 전극을 갖는 전자 부품의 검토 및 실용화가 이루어지고 있다.
땜납 접합 시에 있어서, Sn 도금된 전자 부품은, Sn 도금 및 땜납 접합부에 포함되는 Sn과 리드 부분이나 상기 하면 전극에 포함되는 Cu의 상호 확산을 발생시키기 쉽다. 이 상호 확산에 의해, 땜납 접합부와 상기 리드 부분이나 상기 하면 전극과의 계면 부근의 영역(이하, 본 명세서에 있어서는 「계면 부근」이라 함)에서, 금속간 화합물인 Cu3Sn층이 요철 형상으로 크게 성장한다. 상기 Cu3Sn층은 원래 단단하여 깨지기 쉬운 성질을 갖고 있는 데다가, 요철 형상으로 크게 성장한 Cu3Sn층은 더욱 깨지기 쉽다. 그 때문에, 특히 상술한 가혹한 환경 하에서는, 상기 계면 부근은 땜납 접합부와 비교하여 균열이 발생하기 쉽고, 또한 발생한 균열은 이것을 기점으로 하여 단숨에 진전되기 때문에, 전기적 단락이 발생하기 쉽다.
따라서, 금후에는 상술한 가혹한 환경 하에서 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용한 경우라도 상기 계면 부근에 있어서의 균열 진전 억제 효과를 발휘할 수 있는 납 프리 땜납 합금에의 요망도 커질 것이 예상된다.
지금까지도 Sn-Ag-Cu계 땜납 합금에 Ag나 Bi와 같은 원소를 첨가함으로써 땜납 접합부의 강도와 이것에 수반되는 열 피로 특성을 향상시키고, 이에 의해 땜납 접합부의 균열 진전을 억제하는 방법은 몇 가지 개시되어 있다(특허문헌 1 내지 특허문헌 7 참조).
땜납 합금에 Bi를 첨가한 경우, Bi는 땜납 합금의 원자 배열의 격자에 들어가 Sn과 치환됨으로써 원자 배열의 격자를 왜곡시킨다. 이에 의해 Sn 매트릭스가 강화되어 합금 강도가 향상되기 때문에, Bi의 첨가에 의한 땜납 균열 진전 특성의 일정한 향상은 예상된다.
그러나 Bi의 첨가에 의해 고강도화된 납 프리 땜납 합금은 연신성이 악화되고, 취성이 강해진다는 단점이 있다. 출원인이 Bi를 첨가한 종래의 납 프리 땜납 합금을 사용하여 기판과 칩 저항 부품을 땜납 접합하고 이것을 한란차가 심한 환경 하에 둔 결과, 칩 저항 부품측에 있는 필렛 부분에 있어서, 칩 저항 부품의 긴 변 방향에 대하여 약 45°의 방향으로부터 균열이 직선 형상으로 생겨 전기적 단락이 발생하였다. 따라서, 특히 한란의 차가 심한 환경 하에 놓이는 차량 탑재용 기판에 있어서는 종래와 같은 고강도화만으로는 균열 진전 억제 효과는 충분하지 않고, 고강도화에 더하여 새로운 균열 진전 억제 방법의 출현이 요망된다.
또한, Sn-3Ag-0.5Cu계 땜납 합금은, 종래의 Sn-Pb 공정 땜납에 비해 고상선 온도ㆍ액상선 온도가 약 40℃ 이상이나 높고, 또한 점성이 높은 Cu도 함유되어 있다. 그 때문에, 특히 솔더 페이스트 조성물에 있어서, 플럭스 조성물이 상기 땜납 합금 분말의 산화막을 충분히 제거할 수 없으면, 땜납 접합 중에 보이드가 발생하기 쉬워지고, 또한 형성된 땜납 접합부에 보이드가 잔류하기 쉬워질 우려가 있다.
특히 Sn-Ag-Cu계 땜납 합금에 Bi나 In 및 Sb와 같은 산화성이 높은 원소를 첨가하는 경우, Sn-3Ag-0.5Cu계 땜납 합금보다도 그 합금 분말의 표면 산화막을 충분히 제거하기 어려운 경향이 있다. 그 때문에 특히 솔더 페이스트 조성물에 있어서는, 사용하는 플럭스 조성물의 활성력이 불충분하면, 용융된 합금 분말의 점성이 떨어지기 어려워져 땜납 접합부에 보이드가 잔류하기 쉽고, 합금 분말끼리가 응집ㆍ융합하기 어려워져 땜납볼이 발생하기 쉬워진다. 땜납볼은 기판 상에 실장된 전자 부품의 전극과 솔더 페이스트 조성물의 미융합 현상과 같은 오픈 불량이나 쇼트의 원인으로 되기 때문에, 특히 고신뢰성이 요구되는 차량 탑재용 전자 회로 기판에 있어서는, 땜납볼의 발생의 억제는 중요한 과제 중 하나이다.
또한 예를 들어 땜납 접합부 중 상기 계면 부근에 보이드가 발생하면, 전자 부품이 좌우 대칭이 아닌 상태에서(기판 상의 전극 상부 또한 전자 부품의 하면 전극의 하부에 위치하는 땜납 접합부의 두께가 균일하지 않은 상태에서) 기판에 접합되기 쉬워진다. 이 때문에, 땜납 접합부 중, 그 두께가 없는(얇은) 부분의 접합 수명은 한층 더 짧아져 버린다. 그리고 이와 같은 땜납 접합부는, 특히 한란의 차 가 심한 환경에 있어서는 그 두께가 없는 부분에서 균열이 생기기 쉽고, 또한 그 균열 진전도 일어나기 쉬워진다.
나아가, 땜납 접합부 중 필렛부에 보이드가 발생하면, 필렛부에 보이드가 없는 땜납 접합부와 비교하여 보이드의 체적분, 균열 경로가 짧아지기 때문에, 땜납 접합부를 횡단하는 균열이 일어나기 쉬워질 우려가 있다.
땜납볼의 발생을 억제하기 위해 활성력이 강한 활성제를 배합하는 것도 생각할 수 있지만, 이와 같은 활성제는 합금 분말과 플럭스 조성물의 혼합 시부터 반응하기 쉬워지기 때문에, 프리히트 중 또는 리플로우 도중에 그 대부분이 휘발되어 버릴 우려가 있다. 이와 같은 사태를 방지하기 위해 당해 활성제를 대량으로 플럭스 조성물에 배합하는 것도 생각할 수 있지만, 이와 같은 대량의 활성제의 배합은 솔더 페이스트 조성물의 인쇄성을 저해할 우려가 있다.
또한 상술한 바와 같이 산화성이 높은 땜납 합금 분말을 사용한 솔더 페이스트 조성물은 형성된 땜납 접합부에 보이드가 발생하기 쉬운 경향이 있다. 이 보이드는 한란의 차가 심한 환경에 있어서의 땜납 접합부의 균열 진전으로 이어지는 것이기 때문에, 전자 회로 기판의 신뢰성의 저하를 초래할 우려가 있다.
나아가, Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용하여 땜납 접합을 한 경우, 상기 계면 부근에서 금속간 화합물인 Cu3Sn층이 요철 형상으로 크게 성장하기 때문에, 이 계면 부근에 있어서의 균열 진전의 억제는 어렵다는 문제도 있다.
일본 특허 공개 평5-228685호 공보 일본 특허 공개 평9-326554호 공보 일본 특허 공개 제2000-190090호 공보 일본 특허 공개 제2000-349433호 공보 일본 특허 공개 제2008-28413호 공보 국제 공개 팸플릿 WO2009/011341호 일본 특허 공개 제2012-81521호 공보
본 발명은 상기 과제를 해결하는 것이며, 한란의 차가 심하고 진동이 부하되는 가혹한 환경 하에서도 땜납 접합부의 균열 진전을 억제할 수 있고 또한 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용하여 땜납 접합을 한 경우에 있어서도 상기 계면 부근에 있어서의 균열 진전을 억제할 수 있는 납 프리 땜납 합금, 산화성이 높은 합금 원소를 포함하는 땜납 합금 분말을 사용해도 땜납 접합부의 보이드의 발생을 한층 억제할 수 있음으로써 땜납 접합부의 균열 진전을 더욱 억제할 수 있고 또한 땜납볼의 발생을 억제하면서 양호한 인쇄성을 발휘할 수 있는 솔더 페이스트 조성물 및 당해 납 프리 땜납 합금 및 솔더 페이스트 조성물을 사용하여 형성되는 땜납 접합부를 갖는 전자 회로 기판 및 전자 제어 장치의 제공하는 것을 그 목적으로 한다.
(1) 본 발명의 납 프리 땜납 합금은, Ag를 2질량% 이상 3.1질량% 이하로, Cu를 0질량% 초과 1질량% 이하로, Sb를 1질량% 이상 5질량% 이하로, Bi를 3.1질량% 이상 4.5질량% 이하로, Ni를 0.01질량% 이상 0.25질량% 이하 포함하고, 잔부가 Sn을 포함하는 것을 그 특징으로 한다.
(2) 상기 (1)에 기재된 구성에 있어서, 본 발명의 납 프리 땜납 합금은 Co를 0.001질량% 이상 0.25질량% 이하 더 포함하는 것을 그 특징으로 한다.
(3) 본 발명의 납 프리 땜납 합금은, Ag를 2질량% 이상 3.1질량% 이하로, Cu를 0질량% 초과 1질량% 이하로, Sb를 1질량% 이상 5질량% 이하로, Bi를 3.1질량% 이상 4.5질량% 이하로, Ni를 0.01질량% 이상 0.25질량% 이하로, Co를 0.001질량% 이상 0.25질량% 이하 포함하고 잔부가 Sn을 포함하며, Ag와 Cu와 Sb와 Bi와 Ni와 Co의 각각의 함유량(질량%)이 하기 식 (A) 내지 (D) 모두를 만족시키는 것을 그 특징으로 한다.
Figure 112018003133711-pat00001
(4) 상기 (1) 내지 (3) 중 어느 하나에 기재된 구성에 있어서, 본 발명의 납 프리 땜납 합금은, In을 0질량% 초과 6질량% 이하 더 포함하는 것을 그 특징으로 한다.
(5) 상기 (1) 내지 (4) 중 어느 하나에 기재된 구성에 있어서, 본 발명의 납 프리 땜납 합금은, P, Ga 및 Ge 중 적어도 1종을 합계로 0.001질량% 이상 0.05질량% 이하 더 포함하는 것을 그 특징으로 한다.
(6) 상기 (1) 내지 (5) 중 어느 하나에 기재된 구성에 있어서, 본 발명의 납 프리 땜납 합금은, Fe, Mn, Cr 및 Mo 중 적어도 1종을 합계로 0.001질량% 이상 0.05질량% 이하 더 포함하는 것을 그 특징으로 한다.
(7) 본 발명의 솔더 페이스트 조성물은, 상기 (1) 내지 (6) 중 어느 하나에 기재된 납 프리 땜납 합금의 분말과, (A) 베이스 수지와, (B) 활성제와, (C) 틱소제와, (D) 용제를 포함하는 플럭스 조성물을 포함하는 것을 그 특징으로 한다.
(8) 상기 (7)에 기재된 구성에 있어서, 상기 플럭스 조성물은, 상기 활성제 (B)의 배합량이 플럭스 조성물 전량에 대하여 4.5질량% 이상 35질량% 이하이고, 상기 활성제 (B)로서, (B-1) 탄소수가 3 내지 4인 직쇄의 포화 디카르복실산을 플럭스 조성물 전량에 대하여 0.5질량% 이상 3질량% 이하, (B-2) 탄소수가 5 내지 13인 디카르복실산을 플럭스 조성물 전량에 대하여 2질량% 이상 15질량% 이하, 및 (B-3) 탄소수가 20 내지 22인 디카르복실산을 플럭스 조성물 전량에 대하여 2질량% 이상 15질량% 이하 포함하는 것을 그 특징으로 한다.
(9) 상기 (8)에 기재된 구성에 있어서, 상기 탄소수가 3 내지 4인 직쇄의 포화 디카르복실산 (B-1)은 말론산 및 숙신산 중 적어도 한쪽이고, 상기 탄소수가 5 내지 13인 디카르복실산 (B-2)는 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라산, 2-메틸아젤라산, 세바스산, 운데칸이산, 2,4-디메틸-4-메톡시카르보닐운데칸이산, 도데칸이산, 트리데칸이산 및 2,4,6-트리메틸-4,6-디메톡시카르보닐트리데칸이산으로부터 선택되는 적어도 1종이고, 상기 탄소수가 20 내지 22인 디카르복실산 (B-3)은 에이코사이산, 8-에틸옥타데칸이산, 8,13-디메틸-8,12-에이코사디엔이산 및 (11)-비닐-8-옥타데센이산으로부터 선택되는 적어도 1종인 것을 그 특징으로 한다.
(10) 본 발명의 전자 회로 기판은, 상기 (1) 내지 (6) 중 어느 하나 기재된 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부를 갖는 것을 그 특징으로 한다.
(11) 본 발명의 전자 회로 기판은, 상기 (7) 내지 (9) 중 어느 하나에 기재된 솔더 페이스트 조성물을 사용하여 형성되는 땜납 접합부를 갖는 것을 그 특징으로 한다.
(12) 본 발명의 전자 제어 장치는, 상기 (10) 또는 (11)에 기재된 전자 회로 기판을 갖는 것을 그 특징으로 한다.
본 발명의 납 프리 땜납 합금은, 한란의 차가 심하고 진동이 부하되는 가혹한 환경 하에서도 이것을 사용하여 형성된 땜납 접합부의 균열 진전을 억제할 수 있고 또한 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 사용하여 땜납 접합을 한 경우에 있어서도 상기 계면 부근에 있어서의 균열 진전을 억제할 수 있고, 또한 본 발명의 솔더 페이스트 조성물은 산화성이 높은 합금 원소를 포함하는 땜납 합금 분말을 사용해도 땜납 접합부의 보이드의 발생을 한층 더 억제할 수 있음으로써 땜납 접합부의 균열 진전을 더욱 억제할 수 있고 또한 땜납볼의 발생을 억제하면서 양호한 인쇄성을 발휘할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 것이며, 전자 회로 기판의 일부를 도시한 부분 단면도.
도 2는 본 발명의 비교예에 관한 시험 기판에 있어서, 칩 부품의 필렛부에 보이드가 발생한 단면을 나타내는 전자 현미경 사진.
도 3은 본 발명의 실시예 및 비교예에 있어서 보이드 발생의 유무를 관찰하는 「칩 부품의 전극 아래의 영역」 및 「필렛이 형성되어 있는 영역」을 나타내기 위해 일반적인 칩 부품 실장 기판을 X선 투과 장치를 사용하여 칩 부품측으로부터 촬영한 사진.
도 4는 본 발명의 실시예 및 비교예에 있어서 계측한 보이드의 면적률을 나타낸 그래프.
이하, 본 발명의 납 프리 땜납 합금, 솔더 페이스트 조성물 및 전자 회로 기판 및 전자 제어 장치의 일 실시 형태를 상세하게 설명한다. 또한, 본 발명이 이하의 실시 형태에 한정되지 않는 것은 물론이다.
(1) 납 프리 땜납 합금
본 실시 형태의 납 프리 땜납 합금에는, 1질량% 이상 3.1질량% 이하의 Ag를 함유시킬 수 있다. 이 범위 내에서 Ag를 첨가함으로써, 납 프리 땜납 합금의 Sn 입계 중에 Ag3Sn 화합물을 석출시켜, 기계적 강도를 부여할 수 있다.
단, Ag의 함유량이 1질량% 미만인 경우, Ag3Sn 화합물의 석출이 적어, 납 프리 땜납 합금의 기계적 강도 및 내열충격성이 저하되므로 바람직하지 않다. 또한 Ag를 3.1질량%를 초과하여 첨가해도 인장 강도는 대폭적으로는 향상되지 않아, 비약적인 내열 피로 특성의 향상으로는 이어지지 않는다. 또한 고가의 Ag의 함유량을 증가시키는 것은 경제적으로 바람직하지 않다. 또한 Ag의 함유량이 4질량%를 초과하는 경우, 납 프리 땜납 합금의 연신성이 저해되고, 이것을 사용하여 형성되는 땜납 접합부가 전자 부품의 전극 박리 현상을 일으킬 우려가 있으므로 바람직하지 않다.
또한 Ag의 함유량을 2질량% 이상 3.1질량% 이하로 하면, 납 프리 땜납 합금의 강도와 연신성의 밸런스를 보다 양호하게 할 수 있다. 더욱 바람직한 Ag의 함유량은 2.5질량% 이상 3.1질량% 이하이다.
본 실시 형태의 납 프리 땜납 합금에는, 0질량% 초과 1질량% 이하의 Cu를 함유시킬 수 있다. 이 범위에서 Cu를 첨가함으로써, 전자 회로의 Cu 랜드에 대한 Cu 부식 방지 효과를 발휘함과 함께, Sn 입계 중에 Cu6Sn5 화합물을 석출시킴으로써 납 프리 땜납 합금의 내열충격성을 향상시킬 수 있다.
Cu의 함유량을 0.5질량% 이상 1질량% 이하로 하면 양호한 Cu 부식 방지 효과를 발휘할 수 있다. 특히 Cu의 함유량이 0.7질량% 이하인 경우, Cu 랜드에 대한 Cu 부식 방지 효과를 발휘할 수 있음과 함께, 용융 시의 납 프리 땜납 합금의 점도를 양호한 상태로 유지할 수 있어, 리플로우 시에 있어서의 보이드의 발생을 보다 억제하여, 형성되는 땜납 접합부의 내열충격성을 향상시킬 수 있다. 나아가, 용융된 납 프리 땜납 합금의 Sn 결정립계에 미세한 Cu6Sn5가 분산됨으로써, Sn의 결정 방위의 변화를 억제하여, 땜납 접합 형상(필렛 형상)의 변형을 억제할 수 있다.
또한 Cu의 함유량이 1질량%를 초과하면, 땜납 접합부의 전자 부품 및 전자 회로 기판과의 계면 근방에 Cu6Sn5 화합물이 석출되기 쉬워져, 접합 신뢰성이나 땜납 접합부의 연신성을 저해할 우려가 있기 때문에 바람직하지 않다.
여기서 일반적으로 Sn, Ag 및 Cu를 함유하는 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부는, Sn 입자끼리의 계면에 금속간 화합물(예를 들어 Ag3Sn, Cu6Sn5 등)이 분산되어, 땜납 접합부에 인장의 힘이 가해진 경우라도 Sn 입자끼리가 미끄러져 변형되는 등의 현상을 방지할 수 있는 구조체로 되고, 이에 의해 소위 기계적 특성을 발현할 수 있다. 즉, 상기 금속간 화합물이 Sn 입자의 미끄럼 방지적인 역할을 한다.
따라서 상기 납 프리 땜납 합금의 경우, Ag와 Cu의 함유량의 밸런스를 Ag를 1질량% 이상 3.1질량% 이하, Cu를 0질량% 초과 1질량% 이하로 하고, Ag의 함유량을 Cu의 함유량보다도 동량 이상으로 함으로써, 상기 금속간 화합물로서 Ag3Sn이 형성되기 쉬워져, Cu의 함유량이 비교적 적어도 양호한 기계적 특성을 발현할 수 있다. 즉, Cu의 함유량이 1질량% 이하이었다고 해도, 그 일부가 금속간 화합물로 되면서 Ag3Sn의 미끄럼 방지 효과에 기여하기 때문에, Ag3Sn과 Cu의 양쪽에 있어서 양호한 기계적 특성을 발휘할 수 있다고 생각된다.
본 실시 형태의 납 프리 땜납 합금에는, 1질량% 이상 5질량% 이하의 Sb를 함유시킬 수 있다. 이 범위에서 Sb를 첨가함으로써, Sn-Ag-Cu계 땜납 합금의 연신성을 저해하지 않고 땜납 접합부의 균열 진전 억제 효과를 향상시킬 수 있다. 또한 당해 균열 진전 억제 효과를 보다 향상시키기 위해, Sb의 함유량을 2질량% 이상 4질량% 이하로 하는 것이 바람직하다.
여기서, 한란의 차가 심한 가혹한 환경 하에 장시간 노출된다고 하는 외부 응력에 견디기 위해서는, 납 프리 땜납 합금의 인성(응력-왜곡 곡선으로 둘러싸인 면적의 크기)을 높여, 연신성을 양호하게 하고, 또한 Sn 매트릭스에 고용되는 원소를 첨가하여 고용 강화를 하는 것이 유효하다고 생각된다. 그리고, 충분한 인성 및 연신성을 확보하면서, 납 프리 땜납 합금의 고용 강화를 행하기 위해서는 Sb가 최적의 원소로 된다.
즉, 실질적으로 모재(본 명세서에 있어서는 납 프리 땜납 합금의 주요한 구성 요소를 가리킴. 이하 동일함)를 Sn으로 하는 납 프리 땜납 합금에 상기 범위에서 Sb를 첨가함으로써, Sn의 결정 격자의 일부가 Sb로 치환되어, 그 결정 격자에 왜곡이 발생한다. 그 때문에, 이와 같은 납 프리 땜납 합금을 사용하여 형성되는 땜납 접합부는, Sn 결정 격자의 일부의 Sb 치환에 의해 상기 결정 중의 전이에 필요한 에너지가 증대되어 그 금속 조직이 강화된다. 나아가, Sn 입계에 미세한 SnSb, ε-Ag3(Sn, Sb) 화합물이 석출됨으로써, Sn 입계의 미끄럼 변형을 방지함으로써 땜납 접합부에 발생하는 균열의 진전을 억제할 수 있다.
또한, Sn-3Ag-0.5Cu 땜납 합금에 비해, 상기 범위에서 Sb를 첨가한 납 프리 땜납 합금을 사용하여 형성한 땜납 접합부의 조직은, 한란의 차가 심한 가혹한 환경 하에 장시간 노출시킨 후에도 Sn 결정이 미세한 상태를 확보하고 있어, 균열이 진전되기 어려운 구조인 것을 확인하였다. 이것은 Sn 입계에 석출되어 있는 SnSb, ε-Ag3(Sn, Sb) 화합물이 한란의 차가 심한 가혹한 환경 하에 장시간 노출된 후에도 땜납 접합부 내에 미세하게 분산되어 있기 때문에, Sn 결정의 조대화가 억제되어 있는 것으로 생각된다. 즉, 상기 범위 내에서 Sb를 첨가한 납 프리 땜납 합금을 사용한 땜납 접합부는, 고온 상태에서는 Sn 매트릭스 중으로의 Sb의 고용이, 저온 상태에서는 SnSb, ε-Ag3(Sn, Sb) 화합물의 석출이 일어나기 때문에, 한란의 차가 심한 가혹한 환경 하에 장시간 노출된 경우에도, 고온 하에서는 고용 강화, 저온 하에서는 석출 강화의 공정이 반복됨으로써, 우수한 내냉열충격성을 확보할 수 있다고 생각된다.
또한, 상기 범위에서 Sb를 첨가한 납 프리 땜납 합금은, Sn-3Ag-0.5Cu 땜납 합금에 대하여 연신성을 저하시키지 않고 그 강도를 향상시킬 수 있기 때문에, 외부 응력에 대한 충분한 인성을 확보할 수 있고, 잔류 응력도 완화할 수 있다. 여기서, 연신성이 낮은 땜납 합금을 사용하여 형성된 땜납 접합부를 한란의 차가 심한 환경 하에 둔 경우, 반복하여 발생하는 응력은 당해 땜납 접합부의 전자 부품측에 축적되기 쉬워진다. 그 때문에, 심부 균열은 전자 부품의 전극 근방의 땜납 접합부에서 발생하는 경우가 많다. 이 결과, 이 균열 근방의 전자 부품 전극에 응력이 집중되어 버려, 땜납 접합부가 전자 부품측의 전극을 박리해 버리는 현상이 발생할 수 있다. 그러나 본 실시 형태의 땜납 합금은 상기 범위에서 Sb를 첨가한 것에 의해, Bi와 같은 땜납 합금의 연신성에 영향을 미치는 원소를 함유시켜도 그 자체의 연신성이 저해되기 어렵고, 따라서 상술한 바와 같은 가혹한 환경 하에 장시간 노출된 경우라도 전자 부품의 전극 박리 현상도 억제할 수 있다.
단, Sb의 함유량이 5질량%를 초과하면, 납 프리 땜납 합금의 용융 온도(고상선 온도ㆍ액상선 온도)가 상승해 버려, 고온 하에서 Sb가 재고용되지 않게 된다. 그 때문에, 한란의 차가 심한 가혹한 환경 하에 장시간 노출된 경우, SnSb, ε-Ag3(Sn, Sb) 화합물에 의한 석출 강화만이 행해지기 때문에, 시간의 경과와 함께 이들 금속간 화합물이 조대화되어, Sn 입계의 미끄럼 변형의 억제 효과가 실효되어 버린다. 또한 이 경우, 납 프리 땜납 합금의 용융 온도의 상승에 의해 전자 부품의 내열 온도도 문제로 되기 때문에, 바람직하지 않다.
본 실시 형태의 납 프리 땜납 합금에는, 0.5질량% 이상 4.5질량% 이하의 Bi를 함유시킬 수 있다. 본 실시 형태의 납 프리 땜납 합금의 구성이면, 이 범위 내에서 Bi를 첨가함으로써, 납 프리 땜납 합금의 연신성에 영향을 미치지 않고, 그 강도를 향상시킴과 함께 Sb 첨가에 의해 상승한 용융 온도를 저하시킬 수 있다. 즉, Bi도 Sb와 마찬가지로 Sn 매트릭스 중으로 고용되기 때문에, 납 프리 땜납 합금을 더욱 강화할 수 있다. 단, Bi의 함유량이 4.5질량%를 초과하면 납 프리 땜납 합금의 연신성을 저하시켜 취성이 강해지기 때문에, 한란의 차가 심한 가혹한 환경 하에 장시간 노출되었을 때, 당해 납 프리 땜납 합금에 의해 형성된 땜납 접합부에는 심부 균열이 발생하기 쉬워지기 때문에 바람직하지 않다.
또한 Bi의 함유량을 2질량% 이상 4.5질량% 이하로 하면, 땜납 접합부의 강도를 보다 향상시킬 수 있다. 또한 후술하는 Ni 및/또는 Co와 병용하는 경우, Bi의 바람직한 함유량은 3.1질량% 이상 4.5질량% 이하이다.
본 실시 형태의 납 프리 땜납 합금에는, 0.01질량% 이상 0.25질량% 이하의 Ni를 함유시킬 수 있다. 본 실시 형태의 납 프리 땜납 합금의 구성이면, 이 범위에서 Ni를 첨가함으로써, 용융된 납 프리 땜납 합금 중에 미세한 (Cu, Ni)6Sn5가 형성되어 모재 중에 분산되기 때문에, 땜납 접합부에 있어서의 균열의 진전을 억제하고, 또한 그 내열 피로 특성을 향상시킬 수 있다.
또한, 본 실시 형태의 납 프리 땜납 합금은, Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 땜납 접합하는 경우라도, 땜납 접합 시에 Ni가 상기 계면 부근으로 이동하여 미세한 (Cu, Ni)6Sn5를 형성하기 때문에, 그 계면 부근에 있어서의 Cu3Sn층의 성장을 억제할 수 있어, 상기 계면 부근의 균열 진전 억제 효과를 향상시킬 수 있다.
단, Ni의 함유량이 0.01질량% 미만이면, 상기 금속간 화합물의 개질 효과가 불충분해지기 때문에, 상기 계면 부근의 균열 억제 효과는 충분히는 얻어지기 어렵다. 또한 Ni의 함유량이 0.25질량%를 초과하면, 종래의 Sn-3Ag-0.5Cu 합금에 비해 과냉각이 발생하기 어려워져, 땜납 합금이 응고되는 타이밍이 빨라져 버린다. 그 때문에, 형성되는 땜납 접합부의 필렛에서는, 땜납 합금의 용융 중에 밖으로 빠져나가려고 한 가스가 그 안에 남은 채로 응고되어 버려, 필렛 중에 가스에 의한 구멍(보이드)이 발생해 버리는 케이스가 확인된다. 이 필렛 중의 보이드는, 본래는 합금이 있어야 할 부분이 공동으로 되어 있게 되기 때문에, 특히 -40℃ 내지 140℃, -40℃ 내지 150℃라는 한란차가 심한 환경 하에서 땜납 접합부의 내열 피로 특성을 저하시켜 버리게 되어, 보이드를 기인으로 한 균열이 발생하기 쉬워진다.
또한, 상술한 바와 같이 Ni는 필렛 중에 보이드를 발생시키기 쉬운 것이지만, 본 실시 형태의 납 프리 땜납 합금의 구성에 있어서는, Ni와 다른 원소의 함유량의 밸런스로부터, Ni를 0.25질량% 이하 함유시켜도 상기 보이드의 발생을 억제할 수 있다.
또한 Ni의 함유량을 0.01질량% 이상 0.15질량% 이하로 하면 양호한 상기 계면 부근의 균열 진전 억제 효과 및 내열 피로 특성을 향상시키면서, 보이드 발생의 억제를 향상시킬 수 있다.
본 실시 형태의 납 프리 땜납 합금에는, Ni에 더하여 0.001질량% 이상 0.25질량% 이하의 Co를 함유시킬 수 있다. 본 실시 형태의 납 프리 땜납 합금의 구성이면, 이 범위에서 Co를 첨가함으로써, Ni 첨가에 의한 상기 효과를 높임과 함께 용융된 납 프리 땜납 합금 중에 미세한 (Cu, Co)6Sn5가 형성되어 모재 중에 분산되기 때문에, 땜납 접합부의 크리프 변형의 억제 및 균열의 진전을 억제하면서, 특히 한란차가 심한 환경 하에서도 땜납 접합부의 내열 피로 특성을 향상시킬 수 있다. 또한, 본 실시 형태의 납 프리 땜납 합금은, Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품을 땜납 접합하는 경우에도, Ni 첨가에 의한 상기 효과를 높임과 함께, Co가 땜납 접합 시에 상기 계면 부근으로 이동하여 미세한 (Cu, Co)6Sn5를 형성하기 때문에, 그 계면 부근에 있어서의 Cu3Sn층의 성장을 억제할 수 있어, 상기 계면 부근의 균열 진전 억제 효과를 향상시킬 수 있다.
단, Co의 함유량이 0.001질량% 미만이면, 상기 금속간 화합물의 개질 효과가 불충분해지기 때문에, 상기 계면 부근의 균열 억제 효과는 충분히는 얻어지기 어렵다. 또한 Co의 함유량이 0.25질량%를 초과하면, 종래의 Sn-3Ag-0.5Cu 합금에 비해 과냉각이 발생하기 어려워져, 땜납 합금이 응고되는 타이밍이 빨라져 버린다. 그 때문에, 형성되는 땜납 접합부의 필렛에서는, 땜납 합금의 용융 중에 밖으로 빠져나가려고 한 가스가 그 안에 남은 채로 응고되어 버려, 필렛 중에 가스에 의한 보이드가 발생해 버리는 케이스가 확인된다. 이 필렛 중의 보이드는, 본래는 합금이 있어야 할 부분이 공동으로 되어 있게 되기 때문에, 특히 -40℃ 내지 140℃, -40℃ 내지 150℃라는 한란차가 심한 환경 하에서 땜납 접합부의 내열 피로 특성을 저하시켜 버리게 되어, 보이드를 기인으로 한 균열이 발생하기 쉬워진다.
또한, 상술한 바와 같이 Co는 필렛 중에 보이드를 발생시키기 쉬운 것이지만, 본 실시 형태의 납 프리 땜납 합금의 구성에 있어서는, Co와 다른 원소의 함유량의 밸런스로부터, Co를 0.25질량% 이하 함유시켜도 상기 보이드의 발생을 억제할 수 있다.
또한 Co의 함유량을 0.001질량% 이상 0.15질량% 이하로 하면 양호한 균열 진전 억제 효과 및 내열 피로 특성을 향상시키면서, 보이드 발생의 억제를 향상시킬 수 있다.
여기서 본 실시 형태의 납 프리 땜납 합금에 Ni와 Co를 병용하는 경우, Ag와 Cu와 Sb와 Bi와 Ni와 Co의 각각의 함유량(질량%)은 하기 식 (A) 내지 (D) 모두를 만족시키는 것이 바람직하다.
Figure 112018003133711-pat00002
Ag와 Cu와 Sb와 Bi와 Ni와 Co의 함유량을 상기 범위 내로 함으로써, 땜납 접합부의 연신성 저해 및 취성 증대의 억제, 땜납 접합부의 강도 및 열 피로 특성의 향상, 필렛 중에 발생하는 보이드의 억제, 한란의 차가 심한 가혹한 환경 하에 있어서의 땜납 접합부의 균열 진전 억제, Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 전자 부품의 땜납 접합 시에 있어서의 상기 계면 부근의 균열 진전 억제 효과 모두 밸런스 좋게 발휘시킬 수 있어, 땜납 접합부의 신뢰성을 한층 더 향상시킬 수 있다.
또한 본 실시 형태의 납 프리 땜납 합금에는, 0질량% 초과 6질량% 이하의 In을 함유시킬 수 있다. 이 범위 내에서 In을 첨가함으로써, Sb의 첨가에 의해 상승한 납 프리 땜납 합금의 용융 온도를 저하시킴과 함께 균열 진전 억제 효과를 향상시킬 수 있다. 즉, In도 Sb와 마찬가지로 Sn 매트릭스 중으로 고용되기 때문에, 납 프리 땜납 합금을 더욱 강화할 수 있을 뿐만 아니라, AgSnIn 및 InSb 화합물을 형성하고 이것을 Sn 입계에 석출시킴으로써 Sn 입계의 미끄럼 변형을 억제하는 효과를 발휘한다.
본 발명의 땜납 합금에 첨가하는 In의 함유량이 6질량%를 초과하면, 납 프리 땜납 합금의 연신성을 저해함과 함께, 한란의 차가 심한 가혹한 환경 하에 장시간 노출되어 있는 동안에 γ-InSn4가 형성되어, 납 프리 땜납 합금이 자기 변형되어 버리기 때문에 바람직하지 않다.
또한, In의 보다 바람직한 함유량은, 0질량% 초과 4질량% 이하이고, 1질량% 이상 2질량% 이하가 특히 바람직하다.
또한 본 실시 형태의 납 프리 땜납 합금에는, P, Ga 및 Ge 중 적어도 1종을 합계로 0.001질량% 이상 0.05질량% 이하 함유시킬 수 있다. 이 합계량의 범위 내에서 P, Ga 및 Ge 중 적어도 1종을 첨가함으로써, 납 프리 땜납 합금의 산화를 방지할 수 있다. 단, 이들 합계량이 0.05질량%를 초과하면 납 프리 땜납 합금의 용융 온도가 상승하고, 또한 땜납 접합부에 보이드가 발생하기 쉬워지기 때문에 바람직하지 않다.
또한 본 실시 형태의 납 프리 땜납 합금에는, Fe, Mn, Cr 및 Mo 중 적어도 1종을 합계로 0.001질량% 이상 0.05질량% 이하 함유시킬 수 있다. 이 합계량의 범위 내에서 Fe, Mn, Cr 및 Mo 중 적어도 1종을 첨가함으로써, 납 프리 땜납 합금의 균열 진전 억제 효과를 향상시킬 수 있다. 단, 이들 합계량이 0.05질량%를 초과하면 납 프리 땜납 합금의 용융 온도가 상승하고, 또한 땜납 접합부에 보이드가 발생하기 쉬워지기 때문에 바람직하지 않다.
또한, 본 실시 형태의 납 프리 땜납 합금에는, 그 효과를 저해하지 않는 범위에서, 다른 성분(원소), 예를 들어 Cd, Tl, Se, Au, Ti, Si, Al, Mg, Zn 등을 함유시킬 수 있다. 또한 본 실시 형태의 납 프리 땜납 합금에는, 당연히 불가피 불순물도 포함되는 것이다.
또한 본 실시 형태의 납 프리 땜납 합금은, 그 잔부는 Sn을 포함하는 것이 바람직하다. 또한 바람직한 Sn의 함유량은 79.8질량% 이상 97.49질량% 미만이다.
본 실시 형태의 땜납 접합부의 형성은, 예를 들어 플로우 방법, 땜납볼에 의한 실장, 솔더 페이스트 조성물을 사용한 리플로우 방법 등, 땜납 접합부를 형성할 수 있는 것이면 어떤 방법을 사용해도 된다. 또한 그 중에서도 특히 솔더 페이스트 조성물을 사용한 리플로우 방법이 바람직하게 사용된다.
(2) 솔더 페이스트 조성물
본 실시 형태의 솔더 페이스트 조성물은, 예를 들어 분말 상태로 한 상기 납 프리 땜납 합금과 (A) 베이스 수지와, (B) 활성제와, (C) 틱소제와, (D) 용제를 포함하는 플럭스 조성물을 혼련하여 페이스트상으로 함으로써 제작된다.
(A) 베이스 수지
상기 베이스 수지 (A)로서는, 예를 들어 (A-1) 로진계 수지 및 (A-2) 합성 수지 중 적어도 한쪽을 사용하는 것이 바람직하다.
상기 로진계 수지 (A-1)로서는, 예를 들어 톨유 로진, 검 로진, 우드 로진 등의 로진; 로진을 중합화, 수소 첨가화, 불균일화, 아크릴화, 말레화, 에스테르화 혹은 페놀 부가 반응 등을 행한 로진 유도체; 이들 로진 또는 로진 유도체와 불포화 카르복실산(아크릴산, 메타크릴산, 무수 말레산, 푸마르산 등)을 딜스-알더 반응시켜 얻어지는 변성 로진 수지 등을 들 수 있다. 이들 중에서도 특히 변성 로진 수지가 바람직하게 사용되고, 아크릴산을 반응시켜 수소 첨가한 수소 첨가 아크릴산 변성 로진 수지가 특히 바람직하게 사용된다. 또한 이들은 1종 단독으로 또는 복수종을 혼합하여 사용해도 된다.
또한 상기 로진계 수지 (A-1)의 산가는 140㎎KOH/g 내지 350㎎KOH/g인 것이 바람직하고, 그 질량 평균 분자량은 200Mw 내지 1,000Mw인 것이 바람직하다.
상기 합성 수지 (A-2)로서는, 예를 들어 아크릴 수지, 스티렌-말레산 수지, 에폭시 수지, 우레탄 수지, 폴리에스테르 수지, 페녹시 수지, 테르펜 수지, 폴리알킬렌카르보네이트 및 카르복실기를 갖는 로진계 수지와 다이머산 유도체 유연성 알코올 화합물을 탈수 축합하여 이루어지는 유도체 화합물을 들 수 있다. 또한 이들은 1종 단독으로 또는 복수종을 혼합하여 사용해도 된다. 이들 중에서도 특히 아크릴 수지가 바람직하게 사용된다.
상기 아크릴 수지는, 예를 들어 탄소수 1 내지 20의 알킬기를 갖는 (메트)아크릴레이트를 단중합 또는 당해 아크릴레이트를 주성분으로 하는 단량체를 공중합함으로써 얻어진다. 이와 같은 아크릴 수지 중에서도, 특히 메타크릴산과 탄소쇄가 직쇄상인 탄소수 2 내지 20의 포화 알킬기를 2개 갖는 단량체를 포함하는 단량체류를 중합하여 얻어지는 아크릴 수지가 바람직하게 사용된다. 또한 당해 아크릴 수지는, 1종 단독으로 또는 복수종을 혼합하여 사용해도 된다.
상기 카르복실기를 갖는 로진계 수지와 다이머산 유도체 유연성 알코올 화합물을 탈수 축합하여 이루어지는 유도체 화합물(이하, 「로진 유도체 화합물」이라 함)에 대하여, 우선 카르복실기를 갖는 로진계 수지로서는, 예를 들어 톨유 로진, 검 로진, 우드 로진 등의 로진; 수소 첨가 로진, 중합 로진, 불균일화 로진, 아크릴산 변성 로진, 말레산 변성 로진 등의 로진 유도체 등을 들 수 있고, 이들 이외에도 카르복실기를 갖는 로진이면 사용할 수 있다. 또한 이들은 1종 단독으로 또는 복수종을 혼합하여 사용해도 된다.
다음에 상기 다이머산 유도체 유연성 알코올 화합물로서는, 예를 들어 다이머디올, 폴리에스테르폴리올, 폴리에스테르다이머디올과 같은 다이머산으로부터 유도되는 화합물로서, 그 말단에 알코올기를 갖는 것 등을 들 수 있고, 예를 들어 PRIPOL2033, PRIPLAST3197, PRIPLAST1838(이상, 구로다재팬(주)제) 등을 사용할 수 있다.
상기 로진 유도체 화합물은, 상기 카르복실기를 갖는 로진계 수지와 상기 다이머산 유도체 유연성 알코올 화합물을 탈수 축합함으로써 얻어진다. 이 탈수 축합의 방법으로서는 일반적으로 사용되는 방법을 사용할 수 있다. 또한, 상기 카르복실기를 갖는 로진계 수지와 상기 다이머산 유도체 유연성 알코올 화합물을 탈수 축합할 때의 바람직한 질량 비율은, 각각 25 : 75 내지 75 : 25이다.
상기 합성 수지 (A-2)의 산가는 10㎎KOH/g 내지 150㎎KOH/g인 것이 바람직하고, 그 질량 평균 분자량은 1,000Mw 내지 30,000Mw인 것이 바람직하다.
또한 상기 베이스 수지 (A)의 배합량은, 플럭스 조성물 전량에 대하여 10질량% 이상 60질량% 이하인 것이 바람직하고, 30질량% 이상 55질량% 이하인 것이 보다 바람직하다. 또한 베이스 수지 (A)의 산가는 10㎎KOH/g 이상 250㎎KOH/g 이하인 것이 바람직하고, 그 질량 평균 분자량은 300Mw 내지 30,000Mw인 것이 바람직하다.
상기 로진계 수지 (A-1)을 단독으로 사용하는 경우, 그 배합량은 플럭스 조성물 전량에 대하여 20질량% 이상 60질량% 이하인 것이 바람직하고, 30질량% 이상 55질량% 이하인 것이 더욱 바람직하다. 로진계 수지 (A-1)의 배합량을 이 범위로 함으로써, 양호한 납땜성으로 할 수 있다.
또한 상기 합성 수지 (A-2)를 단독으로 사용하는 경우, 그 배합량은 플럭스 조성물 전량에 대하여 10질량% 이상 60질량% 이하인 것이 바람직하고, 15질량% 이상 50질량% 이하인 것이 보다 바람직하다.
또한 상기 로진계 수지 (A-1)과 상기 합성 수지 (A-2)를 병용하는 경우, 그 배합 비율은 20 : 80 내지 50 : 50인 것이 바람직하고, 25 : 75 내지 40 : 60인 것이 보다 바람직하다.
또한 상기 베이스 수지 (A)로서는, 로진계 수지 (A-1) 단독 또는 로진계 수지 (A-1) 및 합성 수지 (A-2)로서 아크릴 수지의 병용이 바람직하다.
(B) 활성제
상기 활성제 (B)로서는, 예를 들어 유기 아민의 할로겐화수소염 등의 아민 염(무기산염이나 유기산염), 유기산, 유기산염, 유기 아민염 등을 들 수 있다. 구체적으로는, 디페닐구아니딘브롬화수소산염, 시클로헥실아민브롬화수소산염, 디에틸아민염, 다이머산, 레불린산, 락트산, 아크릴산, 벤조산, 살리실산, 아니스산, 시트르산, 1,4-시클로헥산디카르복실산, 안트라닐산, 피콜린산 및 3-히드록시-2-나프토산 등을 들 수 있다. 상기 활성제 (B)의 배합량은, 플럭스 조성물 전량에 대하여 4.5질량% 이상 35질량% 이하인 것이 바람직하다. 또한 하기의 활성제 (B-1), (B-2) 및 (B-3)에 든 활성제를 포함하여, 상기 활성제 (B)는 1종 단독 또는 복수종을 혼합하여 사용해도 된다.
본 실시 형태의 솔더 페이스트 조성물에 있어서는, 플럭스 조성물에 상기 활성제 (B)로서, (B-1) 탄소수가 3 내지 4인 직쇄의 포화의 디카르복실산을 플럭스 조성물 전량에 대하여 0.5질량% 이상 3질량% 이하, (B-2) 탄소수가 5 내지 13인 디카르복실산을 플럭스 조성물 전량에 대하여 2질량% 이상 15질량% 이하, 및 (B-3) 탄소수가 20 내지 22인 디카르복실산을 플럭스 조성물 전량에 대하여 2질량% 이상 15질량% 이하 배합시키는 것이 바람직하다. 이들 활성제 (B-1), (B-2) 및 (B-3)의 합계의 배합량은 4.5질량% 이상 35질량% 이하인 것이 바람직하고, 4.5질량% 이상 20질량% 이하인 것이 보다 바람직하다.
상기 탄소수가 3 내지 4인 직쇄의 포화 디카르복실산 (B-1)은 말론산 및 숙신산 중 적어도 한쪽인 것이 바람직하다.
또한 당해 탄소수가 3 내지 4인 직쇄의 포화 디카르복실산 (B-1)의 보다 바람직한 배합량은, 플럭스 조성물 전량에 대하여 0.5질량% 내지 2질량%이다.
상기 탄소수가 5 내지 13인 디카르복실산 (B-2)에 있어서의 탄소쇄는 직쇄여도 분쇄여도 어느 것이어도 되지만, 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라산, 2-메틸아젤라산, 세바스산, 운데칸이산, 2,4-디메틸-4-메톡시카르보닐운데칸이산, 도데칸이산, 트리데칸이산, 및 2,4,6-트리메틸-4,6-디메톡시카르보닐트리데칸이산으로부터 선택되는 적어도 1종인 것이 바람직하다. 이들 중에서도 특히 아디프산, 수베르산, 세바스산 및 도데칸이산이 바람직하게 사용된다.
또한 상기 탄소수가 5 내지 13인 디카르복실산 (B-2)의 보다 바람직한 배합량은, 플럭스 조성물 전량에 대하여 3질량% 내지 12질량%이다.
상기 탄소수가 20 내지 22인 디카르복실산 (B-3)에 있어서의 탄소쇄는 직쇄여도 분쇄여도 어느 것이어도 되지만, 에이코사이산, 8-에틸옥타데칸이산, 8,13-디메틸-8,12-에이코사디엔이산 및 11-비닐-8-옥타데센이산으로부터 선택되는 적어도 1종인 것이 바람직하다.
또한 상기 탄소수가 20 내지 22인 디카르복실산 (B-3)으로서는, 상온에서 액상 또는 반고체상인 것이 보다 바람직하게 사용된다. 또한 본 명세서에 있어서, 상온이란 5℃ 내지 35℃의 범위를 말한다. 또한 반고체상이란 액상과 고체상 사이에 해당하는 상태를 말하고, 그 일부가 유동성을 갖는 상태 및 유동성은 없지만 외력을 부여하면 변형되는 상태를 말한다. 이와 같은 상기 탄소수가 20 내지 22인 디카르복실산 (B-3)으로서 특히 8-에틸옥타데칸이산이 바람직하게 사용된다.
또한, 상기 탄소수가 20 내지 22인 디카르복실산 (B-3)의 보다 바람직한 배합량은, 플럭스 조성물 전량에 대하여 3질량% 내지 12질량%이다.
상기 활성제 (B)에 상기 활성제 (B-1), (B-2) 및 (B-3)의 각각의 탄소수의 범위에 해당하는 디카르복실산을 상기 배합량에 의해 배합하는 경우, Bi나 In 및 Sb와 같은 산화성이 높은 원소를 첨가한 납 프리 땜납 합금을 포함하는 합금 분말을 사용한 경우라도 충분히 그 산화막을 제거할 수 있기 때문에, 이와 같은 솔더 페이스트 조성물은 합금 분말끼리의 응집력의 향상 및 땜납 용융 시의 점성의 저감을 도모할 수 있고, 이에 의해 전자 부품 옆에 발생하는 땜납볼을 저감할 수 있고, 또한 땜납 접합부에 발생하는 보이드를 더욱 저감할 수 있다.
즉, 상기 탄소수가 3 내지 4인 직쇄의 포화 디카르복실산 (B-1)은 상기 플럭스 조성물과 상기 합금 분말을 혼련할 때에, 그 일부는 상기 합금 분말의 표면을 코팅하여 그 표면 산화를 억제할 수 있다. 또한 상기 탄소수가 20 내지 22인 디카르복실산 (B-3)은 반응성이 느리기 때문에 장시간에 걸치는 기판에의 솔더 페이스트 조성물의 인쇄 공정에 있어서도 안정적이며 또한 리플로우 가열 중에 있어서도 휘발하기 어렵기 때문에, 용융된 상기 합금 분말의 표면을 피복하여 환원 작용에 의해 산화를 억제할 수 있다.
단 상기 탄소수 20 내지 22의 디카르복실산 (B-3)은 활성력이 낮아, 상기 탄소수 3 내지 4의 직쇄의 포화 디카르복실산 (B-1)과의 조합만으로는 합금 분말 표면의 산화막을 충분히 제거할 수 없을 우려가 있다. 그 때문에 특히 Bi나 In 및 Sb 등을 많이 포함하는 상기 납 프리 땜납 합금을 포함하는 합금 분말을 사용한 경우, 합금 분말에의 산화 작용이 불충분해지기 쉬워, 땜납볼이나 보이드의 억제 효과를 충분히 발휘하기 어려울 우려가 있다. 그러나 상기 플럭스 조성물은 프리히트 중에서 강력한 활성력을 발휘하는 탄소수가 5 내지 13인 디카르복실산 (B-2)를 상기 범위 내에서 함유하기 때문에, 플럭스 잔사의 신뢰성을 확보하면서, 이와 같은 합금 분말을 사용한 경우라도 충분히 산화막을 제거할 수 있게 된다.
그 때문에, 본 실시 형태의 솔더 페이스트 조성물은, 상기 합금 분말끼리의 응집력을 향상시키고, 또한 땜납 용융 시의 점성을 저감시킴으로써, 전자 부품 옆에 발생하는 땜납볼을 억제하고, 또한 땜납 접합부에 발생하는 보이드를 더욱 저감할 수 있다. 또한 이와 같은 활성제를 조합한 플럭스 조성물은 양호한 인쇄성도 발휘할 수 있다.
상술한 바와 같이, 본 실시 형태의 납 프리 땜납 합금은, 납 프리 땜납 합금 자체가 상기의 조성 및 함유량의 밸런스에 의해, 형성되는 땜납 접합부에의 균열 진전 억제와 함께, 보이드 발생을 억제할 수 있다. 그리고 또한 플럭스 조성물에 상기 활성제 (B-1), (B-2) 및 (B-3)이라는 특정한 탄소수의 범위에 해당하는 디카르복실산을 소정의 배합량으로 조합하여 사용하는 경우, 양호한 땜납 합금에의 산화 환원 작용을 발휘할 수 있다. 그 때문에 이 경우, Bi나 In 및 Sb와 같은 산화성이 높은 원소를 첨가하고 있는 본 실시 형태의 납 프리 땜납 합금에 있어서, 그 합금 분말의 표면 산화막을 보다 충분히 제거할 수 있다. 이에 의해, 땜납 접합부에의 보이드의 잔류를 보다 한층 더 억제할 수 있음과 함께 땜납 접합부의 균열 진전을 더욱 억제할 수 있다. 또한 이와 같은 솔더 페이스트 조성물은 합금 분말끼리가 응집ㆍ융합하기 어려워지는 것에 의한 땜납볼의 발생을 억제하고, 또한 양호한 인쇄성을 발휘할 수 있다.
(C) 틱소제
상기 틱소제 (C)로서는, 예를 들어 수소 첨가 피마자유, 지방산 아미드류, 포화 지방산 비스 아미드류, 옥시 지방산, 디벤질리덴소르비톨류를 들 수 있다. 이들은 1종 단독으로 또는 복수종을 혼합하여 사용해도 된다.
상기 틱소제 (C)의 배합량은, 플럭스 조성물 전량에 대하여 2질량% 이상 15질량% 이하인 것이 바람직하고, 2질량% 이상 10질량% 이하인 것이 보다 바람직하다.
(D) 용제
상기 용제 (D)로서는, 예를 들어 이소프로필알코올, 에탄올, 아세톤, 톨루엔, 크실렌, 아세트산에틸, 에틸셀로솔브, 부틸셀로솔브, 헥실디글리콜, (2-에틸헥실)디글리콜, 페닐글리콜, 부틸카르비톨, 옥탄디올, α테르피네올, β테르피네올, 테트라에틸렌글리콜디메틸에테르, 트리멜리트산트리스(2-에틸헥실), 세바스산비스이소프로필 등을 들 수 있다. 이들은 1종 단독으로 또는 복수종을 혼합하여 사용해도 된다.
상기 용제 (D)의 배합량은, 플럭스 조성물 전량에 대하여 20질량% 이상 50질량% 이하인 것이 바람직하고, 25질량% 이상 40질량% 이하인 것이 보다 바람직하다.
상기 플럭스 조성물에는, 상기 합금 분말의 산화를 억제할 목적으로 산화 방지제를 배합할 수 있다. 이 산화 방지제로서는, 예를 들어 힌더드 페놀계 산화 방지제, 페놀계 산화 방지제, 비스페놀계 산화 방지제, 중합체형 산화 방지제 등을 들 수 있다. 그 중에서도 특히 힌더드 페놀계 산화제가 바람직하게 사용된다. 이들은 1종 단독으로 또는 복수종을 혼합하여 사용해도 된다.
상기 산화 방지제의 배합량은 특별히 한정되지 않지만, 일반적으로는 플럭스 조성물 전량에 대하여 0.5질량% 이상 5질량% 정도 이하인 것이 바람직하다.
상기 플럭스 조성물에는, 필요에 따라서 첨가제를 배합할 수 있다. 상기 첨가제로서는, 예를 들어 소포제, 계면 활성제, 소광제 및 무기 필러 등을 들 수 있다. 이들은 단독으로 또는 복수종을 혼합하여 사용해도 된다.
상기 첨가제의 배합량은, 플럭스 조성물 전량에 대하여 0.5질량% 이상 20질량% 이하인 것이 바람직하고, 1질량% 이상 15질량% 이하인 것이 보다 바람직하다.
본 실시 형태의 솔더 페이스트 조성물에 있어서, 상기 납 프리 땜납 합금의 분말과 상기 플럭스 조성물의 배합 비율은, 땜납 합금 분말 : 플럭스의 비율로 65 : 35 내지 95 : 5인 것이 바람직하다. 보다 바람직한 배합 비율은 85 : 15 내지 93 : 7이고, 특히 바람직한 배합 비율은 87 : 13 내지 92 : 8이다.
또한 당해 합금 분말의 평균 입자 직경은 1㎛ 이상 40㎛ 이하인 것이 바람직하고, 5㎛ 이상 35㎛ 이하인 것이 보다 바람직하고, 10㎛ 이상 30㎛ 이하인 것이 특히 바람직하다.
(3) 전자 회로 기판
본 실시 형태의 전자 회로 기판의 구성을 도 1을 사용하여 설명한다. 본 실시 형태의 전자 회로 기판(100)은 기판(1)과, 절연층(2)과, 전극부(3)와, 전자 부품(4)과, 땜납 접합체(10)를 갖는다. 땜납 접합체(10)는 땜납 접합부(6)와 플럭스 잔사(7)를 갖고, 전자 부품(4)은 외부 전극(5)과, 단부(8)를 갖는다.
기판(1)으로서는, 프린트 배선판, 실리콘 웨이퍼, 세라믹 패키지 기판 등, 전자 부품의 탑재, 실장에 사용되는 것이면 이들에 한하지 않고 기판(1)으로서 사용할 수 있다.
전극부(3)는 땜납 접합부(6)를 통해 전자 부품(4)의 외부 전극(5)과 전기적으로 접합하고 있다.
또한 땜납 접합부(6)는 본 실시 형태에 따른 납 프리 땜납 합금을 사용하여 형성되어 있다.
이와 같은 구성을 갖는 본 실시 형태의 전자 회로 기판(100)은 땜납 접합부(6)가 균열 진전 억제 효과를 발휘하는 합금 조성이기 때문에, 땜납 접합부(6)에 균열이 발생한 경우라도 그 균열의 진전을 억제할 수 있다. 특히 전자 부품(4)에 Ni/Pd/Au 도금이나 Ni/Au 도금이 이루어져 있지 않은 경우라도, 땜납 접합부(6)와 전자 부품(4)의 계면 부근에 있어서의 균열 진전 억제 효과도 발휘할 수 있다. 또한 이에 의해 전자 부품(4)의 전극 박리 현상도 억제할 수 있다. 또한 땜납 접합부(6)는 본 실시 형태의 납 프리 땜납 합금을 사용하고 있기 때문에, 보이드의 발생을 억제할 수 있다.
이와 같은 전자 회로 기판(100)은 예를 들어 이하와 같이 제작된다.
우선, 소정의 패턴으로 되도록 형성된 절연층(2) 및 전극부(3)를 구비한 기판(1) 상에 상기 솔더 페이스트 조성물을 상기 패턴에 따라서 인쇄한다.
계속해서 인쇄 후의 기판(1) 상에 전자 부품(4)을 실장하고, 이것을 230℃ 내지 260℃의 온도에서 리플로우를 행한다. 이 리플로우에 의해 기판(1) 상에 땜납 접합부(6) 및 플럭스 잔사(7)를 갖는 땜납 접합체(10)가 형성됨과 함께, 기판(1)과 전자 부품(4)이 전기적 접합된 전자 회로 기판(100)이 제작된다.
또한 땜납 접합체(10)가 플럭스 조성물에 상기 활성제 (B-1), (B-2) 및 (B-3)이라는 특정한 탄소수의 범위에 해당하는 디카르복실산을 소정의 배합량으로 조합한 솔더 페이스트 조성물을 사용하는 경우, 본 실시 형태의 납 프리 땜납 합금의 합금 분말의 표면 산화막을 보다 충분히 제거할 수 있다. 그 때문에, 땜납 접합부에의 보이드의 잔류를 보다 한층 더 억제할 수 있음과 함께 땜납 접합부의 균열 진전을 한층 더 억제할 수 있다. 또한 이와 같은 솔더 페이스트 조성물은 합금 분말끼리가 응집ㆍ융합하기 어려워지기 때문에, 기판(1) 상에 있어서의 땜납볼의 발생을 억제할 수 있어, 한층 더 높은 신뢰성을 갖는 전자 회로 기판(100)을 제공할 수 있다.
또한 이와 같은 전자 회로 기판(100)을 내장함으로써, 본 실시 형태의 전자 제어 장치가 제작된다.
실시예
이하, 실시예 및 비교예를 들어 본 발명을 상세하게 설명한다. 또한, 본 발명은 이들 실시예에 한정되는 것은 아니다.
<실시예 1 내지 33 및 비교예 1 내지 20>
플럭스 조성물의 제작
이하의 각 성분을 혼련하고, 실시예 1 내지 33 및 비교예 1 내지 20에 따른 플럭스 조성물을 얻었다.
ㆍ베이스 수지 (A)
수소 첨가 산변성 로진(제품명 : KE-604, 아라까와 가가꾸 고교(주)제) 51질량%
ㆍ활성제 (B)
도데칸이산 10질량%(제품명 : SL-12, 오카무라세이유(주)제)
말론산 1질량%
디페닐구아니딘브롬화수소산염 2질량%
ㆍ틱소제 (C)
경화 피마자유 6질량%
ㆍ용제(D)
디에틸렌글리콜모노헥실에테르 29질량%
ㆍ산화 방지제
힌더드 페놀계 산화 방지제(제품명 : 이르가녹스245, BASF재팬(주)제) 1질량%
솔더 페이스트 조성물의 제작
상기 플럭스 조성물 11.0질량%와, 표 1 내지 표 2에 기재된 각 납 프리 땜납 합금의 분말(분말 입경 20㎛ 내지 38㎛) 89.0질량%를 혼합하고, 실시예 23, 24, 27 내지 33, 참고예 1 내지 20, 25, 26 및 비교예 1 내지 19에 관한 각 솔더 페이스트 조성물을 제작하였다.
Figure 112018003133711-pat00003
Figure 112018003133711-pat00004
(1) 땜납 균열 시험(-40℃ 내지 125℃)
ㆍ3.2㎜×1.6㎜ 칩 부품(칩 A)
3.2㎜×1.6㎜의 사이즈의 칩 부품(Ni/Sn 도금)과, 당해 사이즈의 칩 부품을 실장할 수 있는 패턴을 갖는 솔더 레지스트 및 상기 칩 부품을 접속하는 전극(1.6㎜×1.2㎜)을 구비한 유리 에폭시 기판과, 동일 패턴을 갖는 두께 150㎛의 메탈 마스크를 준비하였다.
상기 유리 에폭시 기판 상에 상기 메탈 마스크를 사용하여 각 솔더 페이스트 조성물을 인쇄하고, 각각 상기 칩 부품을 탑재하였다.
그 후, 리플로우로(제품명 : TNP-538EM, (주)다무라 세이사꾸쇼제)를 사용하여 상기 각 유리 에폭시 기판을 가열하여 각각에 상기 유리 에폭시 기판과 상기 칩 부품을 전기적으로 접합하는 땜납 접합부를 형성하고, 상기 칩 부품을 실장하였다. 이때의 리플로우 조건은, 프리히트를 170℃ 내지 190℃에서 110초간, 피크 온도를 245℃로 하고, 200℃ 이상의 시간이 65초간, 220℃ 이상의 시간이 45초간, 피크 온도로부터 200℃까지의 냉각 속도를 3℃ 내지 8℃/초로 하고, 산소 농도는 1500±500ppm으로 설정하였다.
다음에, -40℃(30분간) 내지 125℃(30분간)의 조건으로 설정한 냉열 충격 시험 장치(제품명 : ES-76LMS, 히타치 어플리언스(주)제)를 사용하여, 냉열 충격 사이클을 1,000, 1,500, 2,000, 2,500, 3,000사이클 반복하는 환경 하에 상기 각 유리 에폭시 기판을 각각 노출시킨 후 이것을 취출하여, 각 시험 기판을 제작하였다.
계속해서 각 시험 기판의 대상 부분을 잘라내고, 이것을 에폭시 수지(제품명 : 에포마운트(주제 및 경화제), 리파인테크(주)제)를 사용하여 밀봉하였다. 또한 습식 연마기(제품명 : TegraPol-25, 마루모토 스트루어스(주)제)를 사용하여 각 시험 기판에 실장된 상기 칩 부품의 중앙 단면을 알 수 있는 상태로 하고, 형성된 땜납 접합부에 발생한 균열이 땜납 접합부를 완전히 횡단하여 파단에 이르렀는지 여부를 주사 전자 현미경(제품명 : TM-1000, (주)히타치 하이테크놀러지즈제)을 사용하여 관찰하고, 이하의 기준에서 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다. 또한, 각 냉열 충격 사이클에 있어서의 평가 칩수는 10개로 하였다.
◎ : 3,000사이클까지 땜납 접합부를 완전히 횡단하는 균열이 발생하지 않음
○ : 2,501 내지 3,000사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생
△ : 2,001 내지 2,500사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생
× : 2,000사이클 이하에서 땜납 접합부를 완전히 횡단하는 균열이 발생
ㆍ2.0×1.2㎜ 칩 부품(칩 B)
2.0㎜×1.2㎜의 사이즈의 칩 부품(Ni/Sn 도금)과, 당해 사이즈의 칩 부품을 실장할 수 있는 패턴을 갖는 솔더 레지스트 및 상기 칩 부품을 접속하는 전극(1.25㎜×1.0㎜)을 구비한 유리 에폭시 기판을 사용한 것 이외는 3.2㎜×1.6㎜ 칩 부품과 동일한 조건에서 시험 기판을 제작하고, 또한 동일한 방법에 의해 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다.
(2) Sn 도금 SON에 있어서의 땜납 균열 시험
6㎜×5㎜×0.8t㎜ 사이즈의 1.3㎜ 피치 SON(Small Outline Non-leaded package) 부품(단자수 8핀, 제품명 : STL60N3LLH5, STMicroelectronics사제)과, 당해 SON 부품을 실장할 수 있는 패턴을 갖는 솔더 레지스트 및 상기 SON 부품을 접속하는 전극(메이커 권장 설계에 준거)을 구비한 유리 에폭시 기판과, 동일 패턴을 갖는 두께 150㎛의 메탈 마스크를 준비하였다.
상기 유리 에폭시 기판 상에 상기 메탈 마스크를 사용하여 각 솔더 페이스트 조성물을 인쇄하고, 각각에 상기 SON 부품을 탑재하였다. 그 후, 냉열 충격 사이클을 1,000, 2,000, 3,000사이클 반복하는 환경 하에 각 유리 에폭시 기판을 두는 것 이외는 상기 땜납 균열 시험 (1)과 동일 조건에서 상기 유리 에폭시 기판에 냉열 충격을 부여하여, 각 시험 기판을 제작하였다.
계속해서 각 시험 기판의 대상 부분을 잘라내고, 이것을 에폭시 수지(제품명 : 에포마운트(주제 및 경화제), 리파인테크(주)제)를 사용하여 밀봉하였다. 또한 습식 연마기(제품명: TegraPol-25, 마루모토 스트루어스(주)제)를 사용하여 각 시험 기판에 실장된 상기 SON 부품의 중앙 단면을 알 수 있도록 하는 상태로 하고, 땜납 접합부에 발생한 균열이 땜납 접합부를 완전히 횡단하여 파단에 이르렀는지 여부에 대하여 주사 전자 현미경(제품명 : TM-1000, (주)히타치 하이테크놀러지즈제)을 사용하여 관찰하였다. 이 관찰에 기초하여, 땜납 접합부에 대하여, 땜납 모재(본 명세서에 있어서 땜납 모재란, 땜납 접합부 중 SON 부품의 전극의 계면 및 그 부근 이외의 부분을 가리킴. 이하 동일함. 또한 표 3 및 표 4에 있어서는 간단히 「모재」로 표기함)에 발생한 균열과, 땜납 접합부와 SON 부품의 전극의 계면(의 금속간 화합물)에 발생한 균열로 나누어 이하와 같이 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다. 또한, 각 냉열 충격 사이클에 있어서의 평가 SON수는 20개로 하고, SON 1개당 게이트 전극의 1단자를 관찰하고, 합계 20단자의 단면을 확인하였다.
ㆍ땜납 모재에 발생한 균열
◎ : 3,000사이클까지 땜납 모재를 완전히 횡단하는 균열이 발생하지 않음
○ : 2,001 내지 3,000사이클 동안에 땜납 모재를 완전히 횡단하는 균열이 발생
△ : 1,001 내지 2,000사이클 동안에 땜납 모재를 완전히 횡단하는 균열이 발생
× : 1,000사이클 이하에서 땜납 모재를 완전히 횡단하는 균열이 발생
ㆍ땜납 접합부와 SON 부품의 전극의 계면에 발생한 균열
◎ : 3,000사이클까지 상기 계면을 완전히 횡단하는 균열이 발생하지 않음
○ : 2,001 내지 3,000사이클 동안에 상기 계면을 완전히 횡단하는 균열이 발생
△ : 1,001 내지 2,000사이클 동안에 상기 계면을 완전히 횡단하는 균열이 발생
× : 1,000사이클 이하에서 상기 계면을 완전히 횡단하는 균열이 발생
(3) 땜납 균열 시험(-40℃ 내지 150℃)
차량 탑재용 기판 등은 한란차가 매우 심한 가혹한 환경 하에 놓이기 때문에, 이것에 사용되는 땜납 합금은, 이와 같은 환경 하에서도 양호한 균열 진전 억제 효과를 발휘하는 것이 요구된다. 그 때문에, 본 실시예에 따른 땜납 합금이 이와 같은 보다 가혹한 조건 하에서도 당해 효과를 발휘할 수 있는지 여부를 명확히 하기 위해, 액조식 냉열 충격 시험 장치를 사용하여 -40℃ 내지 150℃의 한란차에 있어서의 땜납 균열 시험을 행하였다. 그 조건은 이하와 같다.
땜납 접합부 형성 후의 각 유리 에폭시 기판을 -40℃(5분간) 내지 150℃(5분간)의 조건으로 설정한 액조식 냉열 충격 시험 장치(제품명 : ETAC WINTECH LT80, 구스모토(주)제)를 사용하여 냉열 충격 사이클을 1,000, 2,000, 3,000사이클 반복하는 환경 하에 노출시키는 것 이외는 상기 땜납 균열 시험 (1)과 동일한 조건에서, 3.2㎜×1.6㎜ 칩 부품(칩 A) 탑재 및 2.0㎜×1.2㎜ 칩 부품(칩 B) 탑재의 각 시험 기판을 제작하였다.
계속해서 각 시험 기판의 대상 부분을 잘라내고, 이것을 에폭시 수지(제품명 : 에포마운트(주제 및 경화제), 리파인테크(주)제)를 사용하여 밀봉하였다. 또한 습식 연마기(제품명 : TegraPol-25, 마루모토 스트루어스(주)제)를 사용하여 각 시험 기판에 실장된 상기 칩 부품의 중앙 단면을 알 수 있는 상태로 하고, 형성된 땜납 접합부에 발생한 균열이 땜납 접합부를 완전히 횡단하여 파단에 이르렀는지 여부를 주사 전자 현미경(제품명 : TM-1000, (주)히타치 하이테크놀러지즈제)을 사용하여 관찰하고, 이하의 기준에서 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다. 또한, 각 냉열 충격 사이클에 있어서의 평가 칩수는 10개로 하였다.
◎ : 3,000사이클까지 땜납 접합부를 완전히 횡단하는 균열이 발생하지 않음
○ : 2,001 내지 3,000사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생
△ : 1,001 내지 2,000사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생
× : 1,000사이클 이하에서 땜납 접합부를 완전히 횡단하는 균열이 발생
(4) 보이드 시험
2.0㎜×1.2㎜의 사이즈의 칩 부품(칩 B : Ni/Sn 도금)과, 당해 사이즈의 칩 부품을 실장할 수 있는 패턴을 갖는 솔더 레지스트 및 상기 칩 부품을 접속하는 전극(1.25㎜×1.0㎜)을 구비한 유리 에폭시 기판과, 동일 패턴을 갖는 두께 150㎛의 메탈 마스크를 준비하였다.
상기 유리 에폭시 기판 상에 상기 메탈 마스크를 사용하여 각 솔더 페이스트 조성물을 인쇄하고, 각각 상기 칩 부품을 탑재하고, 리플로우로(제품명 : TNP-538EM, (주)다무라 세이사꾸쇼제)를 사용하여 상기 각 유리 에폭시 기판을 가열하여 각각에 상기 유리 에폭시 기판과 상기 칩 부품을 전기적으로 접합하는 땜납 접합부를 형성하고, 상기 칩 부품을 탑재한 각 시험 기판을 제작하였다. 또한 리플로우 조건은 상기 땜납 균열 시험 (1)과 동일한 조건에서 행하였다.
계속해서 각 시험 기판의 표면 상태를 X선 투과 장치(제품명 : SMX-160E, (주)시마즈 세이사꾸쇼제)로 관찰하고, 각 시험 기판 중 40개소의 랜드에 있어서, 칩 부품의 전극 아래의 영역(도 3의 파선으로 둘러싼 영역 (a))에 차지하는 보이드의 면적률(보이드의 총 면적의 비율. 이하 동일함)과 필렛이 형성되어 있는 영역(도 3의 파선으로 둘러싼 영역 (b))에 차지하는 보이드의 면적률의 평균값을 구하고, 각각에 대하여 이하와 같이 평가하였다. 그 결과를 표 3 및 표 4에 나타낸다.
◎ : 보이드의 면적률의 평균값이 3% 이하로서, 보이드 발생의 억제 효과가 매우 양호
○ : 보이드의 면적률의 평균값이 3% 초과 5% 이하로서, 보이드 발생의 억제 효과가 양호
△ : 보이드의 면적률의 평균값이 5% 초과 8% 이하로서, 보이드 발생의 억제 효과가 충분
× : 보이드의 면적률의 평균값이 8%를 초과하여, 보이드 발생의 억제 효과가 불충분
Figure 112018003133711-pat00005
Figure 112018003133711-pat00006
이상에 나타내는 바와 같이, 실시예 1 내지 33에 따른 납 프리 땜납 합금을 사용하여 형성한 땜납 접합부는, 한란의 차가 심하고 진동이 부하되는 가혹한 환경 하에 있어도, 그 칩의 사이즈를 막론하고, 또한 전극에 Ni/Pd/Au 도금이나 Ni/Au 도금이 되어 있는지 여부를 막론하고, 땜납 접합부 및 상기 계면 부근에 있어서의 균열 진전 억제 효과를 발휘할 수 있다. 특히 액조식 냉열 충격 시험 장치를 사용하여 한란의 차를 -40℃ 내지 150℃로 한 매우 가혹한 환경 하에서도, 실시예의 땜납 접합부는 양호한 균열 억제 효과를 발휘하는 것을 알 수 있다.
특히 Ni와 Co를 병용한 실시예 16 내지 실시예 33에 있어서는, 어느 조건 하에 있어도 양호한 땜납 접합부 및 상기 계면 부근의 균열 진전 억제 효과를 발휘할 수 있다.
또한, 본 실시예에서는, 산화성이 높은 Bi, Sb, Ni, Co 등을 일정 이상 함유시킨 경우라도, 양호한 보이드 억제 효과를 발휘하면서, 균열 진전 억제 효과를 향상시킬 수 있다. 또한 예를 들어 실시예 17이나 실시예 22와 같이 Ni나 Co를 0.25질량% 함유시킨 경우에도, 필렛에 있어서의 보이드의 발생을 억제할 수 있다.
나아가, 실시예 15에 따른 납 프리 땜납 합금은, 산화성이 높은 Bi를 4.5질량% 및 Sb를 5질량% 함유시킨 경우라도, 다른 합금 원소와의 조합 및 이들의 함유 밸런스에 의해, 균열 진전 억제 효과와 함께 양호한 보이드 억제 효과를 발휘할 수 있는 것을 알 수 있다. 한편, Bi를 4.5질량% 및 Sb를 5질량% 함유하고 Ag의 함유량이 4질량%인 비교예 11에 따른 납 프리 땜납 합금에서는, 보이드 시험 (4)의 결과에 있어서, 필렛의 보이드는 ×로 되어 있다.
따라서, 이와 같은 땜납 접합부를 갖는 전자 회로 기판은 차량 탑재용 전자 회로 기판 등의 한란차가 심하고 또한 높은 신뢰성이 요구되는 전자 회로 기판에도 적합하게 사용할 수 있다.
또한 이와 같은 전자 회로 기판은, 보다 한층 더 높은 신뢰성이 요구되는 전자 제어 장치에 적합하게 사용할 수 있다.
또한 상기 플럭스 조성물과, 이하의 2종의 땜납 합금 분말(분말 입경 20㎛ 내지 38㎛) 89중량%를 혼합하여, 각 솔더 페이스트 조성물(실시예 34 및 비교예 21)을 제작하였다.
땜납 합금 분말
실시예 34 : Sn-3.1Ag-0.7Cu-3.2Bi-3Sb-0.03Ni
비교예 21 : Sn-3.4Ag-0.7Cu-3.2Bi-3Sb-0.03Ni
상기 보이드 시험 (4)와 동일한 조건에서 각 시험 기판을 제작하고, 동일한 조건에서 보이드의 면적률을 계측하였다. 그 결과를 표 5에 나타낸다. 또한, 보이드에는 각각 n1, n2로 번호를 매기고, 각 랜드에서의 보이드의 면적률을 표시하고 있다. 또한 수치의 단위는 %이다. 또한 이하의 결과를 그래프화한 것을 도 4에 나타낸다.
Figure 112018003133711-pat00007
표 5에 나타내는 바와 같이, 본 실시예의 납 프리 땜납 합금은, 소정의 합금 원소를 소정의 범위 내에서 함유함으로써, 칩 부품의 전극 아래의 영역 및 필렛이 형성되어 있는 영역 중 어느 것에 있어서도 보이드의 발생을 억제할 수 있는 것을 명확하게 알 수 있다.
<실시예 35 내지 46 및 비교예 22 내지 35>
ㆍ아크릴 수지의 합성
메타크릴산 10질량%, 2-에틸헥실메타크릴레이트 51질량%, 라우릴아크릴레이트 39질량%를 혼합한 용액을 제작하였다.
그 후, 교반기, 환류관 및 질소 도입관을 구비한 500ml의 4구 플라스크에 디에틸헥실글리콜 200g을 투입하고, 이것을 110℃에서 가열하였다. 계속해서 상기 용액 300g에 아조계 라디칼 개시제로서 디메틸2,2'-아조비스(2-메틸프로피오네이트)(제품명 : V-601, 와코준야쿠(주)제)를 0.2질량% 내지 5질량%를 첨가하여 이것을 용해시켰다.
이 용액을 상기 4구 플라스크에 1.5시간에 걸쳐 적하하고, 당해 4구 플라스크 내에 있는 성분을 110℃에서 1시간 교반한 후에 반응을 종료시켜, 합성 수지를 얻었다. 또한, 합성 수지의 중량 평균 분자량은 7,800Mw, 산가는 40㎎KOH/g, 유리 전이 온도는 -47℃이었다.
표 6 및 표 7에 기재된 각 성분을 혼련하고, 실시예 35 내지 46 및 비교예 22 내지 35에 따른 각 플럭스 조성물을 얻었다. 또한, 특별히 기재가 없는 한, 표 6 및 표 7에 배합량의 단위는 질량%이다.
Figure 112018003133711-pat00008
Figure 112018003133711-pat00009
※1 아라까와 가가꾸 고교(주)제 수소 첨가 산변성 로진
※2 니혼가세이(주)제 헥사메틸렌비스히드록시스테아르산아미드
※3 BASF재팬(주)제 힌더드 페놀계 산화 방지제
솔더 페이스트 조성물의 제작
상기 플럭스 조성물 11.2질량%와 이하의 땜납 합금의 분말 88.8질량을 각각 혼련하여, 실시예 35 내지 46(합금 (a) 내지 (c)를 사용한 것은 참고예 35 내지 46) 및 비교예 22 내지 35에 따른 각 솔더 페이스트 조성물을 제작하였다.
<실시예>
합금 (d) : Sn-3Ag-0.7Cu-3.2Bi-3Sb-0.03Ni-0.01Co-0.05Fe 땜납 합금
<참고예>
합금 (a) : Sn-3Ag-0.7Cu-3.5Bi-3Sb-0.04Ni-0.01Co 땜납 합금
합금 (b) : Sn-3Ag-0.5Cu-4.5Bi-3Sb-0.03Ni 땜납 합금
합금 (c) : Sn-3Ag-0.5Cu-3.0Bi-2Sb-0.03Ni 땜납 합금
<비교예>
합금 (a) : Sn-3Ag-0.7Cu-3.5Bi-3Sb-0.04Ni-0.01Co 땜납 합금
합금 (e) : Sn-0.5Ag-0.5Cu-3.0Bi-2Sb-0.04Ni 땜납 합금
※ 상기 땜납 합금 분말의 입경은 모두 20㎛ 내지 36㎛이다.
(5) 보이드 시험
상기 보이드 시험 (4)와 동일한 조건에서 각 시험 기판을 제작하고, 동일한 조건에서 평가하였다. 그 결과를 표 8 및 표 9에 나타낸다.
(6) 땜납볼 시험
리플로우 조건의 피크 온도를 260℃, 200℃ 이상의 시간을 70초간, 220℃ 이상의 시간을 60초간으로 하는 것 이외는 상기 보이드 시험 (4)와 동일한 조건에서 각 시험 기판을 제작하고, 이들을 각 시험 기판의 표면 상태를 X선 투과 장치(제품명 : SMX-160E, (주)시마즈 세이사꾸쇼제)로 관찰하고, 칩 부품의 주변 및 하면에 발생한 땜납볼수를 카운트하고, 이하와 같이 평가하였다. 그 결과를 표 8 및 표 9에 각각 나타낸다.
◎ : 2.0㎜×1.2㎜ 칩 저항 10개 근처에 발생한 볼수가 0개
○ : 2.0㎜×1.2㎜ 칩 저항 10개 근처에 발생한 볼수가 0개를 초과하고 5개 이하
△ : 2.0㎜×1.2㎜ 칩 저항 10개 근처에 발생한 볼수가 5개를 초과하고 10개 이하
× : 2.0㎜×1.2㎜ 칩 저항 10개 근처에 발생한 볼수가 10개를 초과함
(7) 동판 부식 시험
JIS 규격 Z 3284(1994)에 규정된 조건에 따라서 시험을 행하고, 이하와 같이 평가하였다. 그 결과를 표 8 및 표 9에 각각 나타낸다.
○ : Cu판의 변색 없음
× : Cu판의 변색 있음
(8) 인쇄성 시험
100핀 0.5㎜ 피치의 BGA를 실장할 수 있는 패턴을 갖는 솔더 레지스트와 전극(직경 0.25㎜)을 구비한 유리 에폭시 기판과, 동일 패턴을 갖는 두께 120㎛의 메탈 마스크를 준비하였다.
상기 유리 에폭시 기판 상에 상기 메탈 마스크를 사용하여 각 솔더 페이스트 조성물을 각각 6매 연속으로 인쇄하고, 직경 0.25㎜에 있어서의 전사 체적률을 화상 검사기(제품명 : aspire2, (주)고영 테크놀로지제)를 사용하여 이하의 기준에서 평가하였다. 그 결과를 표 8 및 표 9에 각각 나타낸다.
◎ : 전사 체적률 35% 이하의 개수가 0개
○ : 전사 체적률 35% 이하의 개수가 0개를 초과하고 10개 이하
△ : 전사 체적률 35% 이하의 개수가 10개를 초과하고 50개 이하
× : 전사 체적률 35% 이하의 개수가 50개를 초과함
(9) 땜납 균열 시험
3.2㎜×1.6㎜의 사이즈의 칩 부품과, 당해 사이즈의 칩 부품을 실장할 수 있는 패턴을 갖는 솔더 레지스트 및 상기 칩 부품을 접속하는 전극(1.6㎜×1.2㎜)을 구비한 유리 에폭시 기판과, 동일 패턴을 갖는 두께 150㎛의 메탈 마스크를 준비하였다.
상기 유리 에폭시 기판 상에 상기 메탈 마스크를 사용하여 각 솔더 페이스트 조성물을 인쇄하고, 각각 상기 칩 부품을 탑재하고, 땜납 접합부를 형성하였다. 이때의 리플로우 조건은, 프리히트를 170℃ 내지 190℃에서 110초간, 피크 온도를 245℃로 하고, 200℃ 이상의 시간이 65초간, 220℃ 이상의 시간이 45초간, 피크 온도로부터 200℃까지의 냉각 속도를 3℃ 내지 8℃/초로 하고, 산소 농도는 1500±500ppm으로 설정하였다.
상기 땜납 접합부 형성 후의 각 유리 에폭시 기판을 -40℃(5분간) 내지 150℃(5분간)의 조건으로 설정한 액조식 냉열 충격 시험 장치(제품명 : ETAC WINTECH LT80, 구스모토(주)제)를 사용하여 냉열 충격 사이클을 1,000, 2,000, 3,000사이클 반복하는 환경 하에 노출시켜, 각 시험 기판을 제작하였다.
계속해서 각 시험 기판의 대상 부분을 잘라내고, 이것을 에폭시 수지(제품명 : 에포마운트(주제 및 경화제), 리파인테크(주)제)를 사용하여 밀봉하였다. 또한 습식 연마기(제품명 : TegraPol-25, 마루모토 스트루어스(주)제)를 사용하여 각 시험 기판에 실장된 상기 칩 부품의 중앙 단면을 알 수 있는 상태로 하고, 형성된 땜납 접합부에 발생한 균열이 땜납 접합부를 완전히 횡단하여 파단에 이르렀는지 여부를 주사 전자 현미경(제품명 : TM-1000, (주)히타치 하이테크놀러지즈제)을 사용하여 관찰하고, 이하의 기준에서 평가하였다. 그 결과를 표 8 및 표 9에 나타낸다. 또한, 각 냉열 충격 사이클에 있어서의 평가 칩수는 10개로 하였다.
◎ : 3,000사이클까지 땜납 접합부를 완전히 횡단하는 균열이 발생하지 않음
○ : 2,001 내지 3,000사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생
△ : 1,001 내지 2,000사이클 동안에 땜납 접합부를 완전히 횡단하는 균열이 발생
× : 1,000사이클 이하에서 땜납 접합부를 완전히 횡단하는 균열이 발생
Figure 112018003133711-pat00010
Figure 112018003133711-pat00011
실시예 35 내지 46의 솔더 페이스트 조성물은, 형성되는 땜납 접합부에의 보이드 발생을 억제하고 또한 양호한 균열 진전 억제 효과를 발휘할 수 있는 납 프리 땜납 합금과 아울러, 플럭스 조성물에 상기 활성제 (B-1), (B-2) 및 (B-3)이라는 특정한 탄소수의 범위에 해당하는 디카르복실산을 소정의 배합량으로 조합하여 사용하고 있다. 그 때문에 양호한 땜납 합금에의 산화 환원 작용을 발휘할 수 있어, 납 프리 땜납 합금 분말의 표면 산화막을 보다 충분히 제거할 수 있다. 그 때문에, 한란의 차가 심하고 진동이 부하되는 가혹한 환경 하에서, 특히 가혹한 조건인 -40℃ 내지 150℃의 한란차에 있어서도, 땜납 접합부에의 보이드의 잔류를 더욱 억제할 수 있음과 함께 땜납 접합부의 균열 진전을 한층 더 억제할 수 있다. 또한 이와 같은 솔더 페이스트 조성물은, 합금 분말끼리가 응집ㆍ융합하기 어려워지는 것에 의한 땜납볼의 발생을 억제하고, 또한 양호한 인쇄성을 발휘할 수 있는 것을 알 수 있다.
이상, 본 발명의 납 프리 땜납 합금 및 솔더 페이스트 조성물은, 차량 탑재용 전자 회로 기판 등의 높은 신뢰성이 요구되는 전자 회로 기판에도 적합하게 사용할 수 있다. 또한 이와 같은 전자 회로 기판은, 보다 높은 신뢰성이 요구되는 전자 제어 장치에 적합하게 사용할 수 있다.
1 : 기판
2 : 절연층
3 : 전극부
4 : 전자 부품
5 : 외부 전극
6 : 땜납 접합부
7 : 플럭스 잔사
8 : 단부
10 : 땜납 접합체
100 : 전자 회로 기판

Claims (13)

  1. Ag를 2질량% 초과 3.1질량% 이하로, Cu를 0.7질량% 이상 1질량% 이하로, Sb를 3질량% 이상 5질량% 이하로, Bi를 3.1질량% 이상 4.5질량% 이하로, Ni를 0.01질량% 이상 0.03질량% 이하로, Co를 0.008질량% 이상 0.15질량% 이하 포함하고, 잔부가 Sn을 포함하며,
    Ag, Cu, Sb, Bi, Ni 및 Co 각각의 함유량(질량%)이 하기 식 (A) 내지 (D) 모두를 만족시키는 것을 특징으로 하는 납 프리 땜납 합금.
    3.4 < Ag 함유량 + (Cu 함유량 /0.5) ≤ 4.4 ... A
    1.69 ≤ (Ag 함유량 /3) + (Bi 함유량 /4.5) ≤ 2.03 ... B
    6.0 ≤ Ag 함유량 + Sb 함유량 ≤ 8.1 ... C
    0.07 ≤ (Ni 함유량 /0.25)+(Co 함유량 /0.25) ≤ 0.16 ... D.
  2. 삭제
  3. 제1항에 있어서,
    Cu의 함유량이 0.7질량%인 것을 특징으로 하는 납 프리 땜납 합금.
  4. 제1항에 있어서,
    Bi의 함유량이 3.5질량% 이상 4.5질량% 이하인 것을 특징으로 하는 납 프리 땜납 합금.
  5. 제3항에 있어서,
    Bi의 함유량이 3.5질량% 이상 4.5질량% 이하인 것을 특징으로 하는 납 프리 땜납 합금.
  6. 제1항에 있어서,
    Co의 함유량이 0.008질량%인 것을 특징으로 하는 납 프리 땜납 합금.
  7. 제3항에 있어서,
    Co의 함유량이 0.008질량%인 것을 특징으로 하는 납 프리 땜납 합금.
  8. 제4항에 있어서,
    Co의 함유량이 0.008질량%인 것을 특징으로 하는 납 프리 땜납 합금.
  9. 제5항에 있어서,
    Co의 함유량이 0.008질량%인 것을 특징으로 하는 납 프리 땜납 합금.
  10. 제1항에 있어서,
    P, Ga 및 Ge 중 적어도 1종을 합계로 0.001질량% 이상 0.05질량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
  11. 제1항에 있어서,
    Fe, Mn, Cr 및 Mo 중 적어도 1종을 합계로 0.001질량% 이상 0.05질량% 이하 더 포함하는 것을 특징으로 하는 납 프리 땜납 합금.
  12. 삭제
  13. 삭제
KR1020187000900A 2016-03-22 2017-03-21 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치 KR101925760B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2016057712A JP6047254B1 (ja) 2016-03-22 2016-03-22 鉛フリーはんだ合金、電子回路基板および電子制御装置
JPJP-P-2016-057712 2016-03-22
JPJP-P-2016-182809 2016-09-20
JP2016182809A JP6230674B2 (ja) 2016-09-20 2016-09-20 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP2016224592A JP6125084B1 (ja) 2016-11-17 2016-11-17 鉛フリーはんだ合金を用いたソルダペースト組成物、電子回路基板および電子制御装置
JPJP-P-2016-224592 2016-11-17
JP2017015245A JP6560272B2 (ja) 2017-01-31 2017-01-31 ソルダペースト、電子回路基板及び電子制御装置
JPJP-P-2017-015245 2017-01-31
PCT/JP2017/011284 WO2017164194A1 (ja) 2016-03-22 2017-03-21 鉛フリーはんだ合金、フラックス組成物、ソルダペースト組成物、電子回路基板および電子制御装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000028A Division KR102052448B1 (ko) 2016-03-22 2017-03-21 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치

Publications (2)

Publication Number Publication Date
KR20180008883A KR20180008883A (ko) 2018-01-24
KR101925760B1 true KR101925760B1 (ko) 2018-12-05

Family

ID=59899401

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187000900A KR101925760B1 (ko) 2016-03-22 2017-03-21 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치
KR1020187000028A KR102052448B1 (ko) 2016-03-22 2017-03-21 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187000028A KR102052448B1 (ko) 2016-03-22 2017-03-21 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치

Country Status (10)

Country Link
US (1) US10926360B2 (ko)
EP (1) EP3321025B1 (ko)
KR (2) KR101925760B1 (ko)
CN (2) CN107427969B (ko)
BR (1) BR112018068596A2 (ko)
ES (1) ES2840124T3 (ko)
HU (1) HUE052698T2 (ko)
MX (1) MX2018011176A (ko)
PH (1) PH12018500431A1 (ko)
WO (1) WO2017164194A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101925760B1 (ko) 2016-03-22 2018-12-05 가부시키가이샤 다무라 세이사쿠쇼 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치
JP6522674B2 (ja) * 2017-01-31 2019-05-29 株式会社タムラ製作所 フラックス組成物、ソルダペースト及び電子回路基板
JP6230737B1 (ja) * 2017-03-10 2017-11-15 株式会社タムラ製作所 鉛フリーはんだ合金、ソルダペースト及び電子回路基板
WO2018181873A1 (ja) 2017-03-31 2018-10-04 千住金属工業株式会社 はんだ合金、ソルダペースト及びはんだ継手
JP6998557B2 (ja) * 2017-09-29 2022-01-18 パナソニックIpマネジメント株式会社 はんだ合金およびそれを用いた接合構造体
US11732330B2 (en) 2017-11-09 2023-08-22 Alpha Assembly Solutions, Inc. High reliability lead-free solder alloy for electronic applications in extreme environments
US11577343B2 (en) * 2017-11-09 2023-02-14 Alpha Assembly Solutions Inc. Low-silver alternative to standard SAC alloys for high reliability applications
JP6824208B2 (ja) * 2018-02-26 2021-02-03 株式会社タムラ製作所 フラックス及びソルダペースト
JP6578393B2 (ja) * 2018-02-27 2019-09-18 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路実装基板及び電子制御装置
JP6540869B1 (ja) * 2018-03-30 2019-07-10 千住金属工業株式会社 はんだペースト
CN108611522B (zh) * 2018-05-03 2020-05-26 绍兴市天龙锡材有限公司 一种锡合金线
JP7048435B2 (ja) 2018-06-27 2022-04-05 株式会社神戸製鋼所 積層造形物の積層計画方法、積層造形物の製造方法及び製造装置
CN110883428A (zh) * 2018-09-10 2020-03-17 株式会社田村制作所 喷射分配器用焊料组合物、及电子基板的制造方法
CN108994480A (zh) * 2018-10-10 2018-12-14 云南锡业锡材有限公司 一种SnBiAgCu高可靠性无铅焊料合金
TWI725664B (zh) * 2018-12-14 2021-04-21 日商千住金屬工業股份有限公司 焊料合金、焊料膏、焊料預形體及焊料接頭
JP6731034B2 (ja) * 2018-12-25 2020-07-29 株式会社タムラ製作所 鉛フリーはんだ合金、はんだ接合用材料、電子回路実装基板及び電子制御装置
CN109698046B (zh) * 2019-01-15 2020-09-15 中国科学院电工研究所 一种铁基超导加强带及其制备方法
JP6624322B1 (ja) 2019-03-27 2019-12-25 千住金属工業株式会社 はんだ合金、はんだボール、はんだプリフォーム、はんだペースト及びはんだ継手
JP7089491B2 (ja) * 2019-04-23 2022-06-22 株式会社タムラ製作所 フラックス組成物、ソルダペースト及び電子回路基板
CN113423851B (zh) * 2019-05-27 2022-07-26 千住金属工业株式会社 焊料合金、焊膏、焊球、焊料预制件、焊接接头和电路
WO2020241437A1 (ja) * 2019-05-27 2020-12-03 千住金属工業株式会社 はんだ合金、ソルダペースト、はんだボール、ソルダプリフォーム、はんだ継手、車載電子回路、ecu電子回路、車載電子回路装置、およびecu電子回路装置
JP6700568B1 (ja) * 2019-08-09 2020-05-27 千住金属工業株式会社 鉛フリーかつアンチモンフリーのはんだ合金、はんだボール、Ball Grid Arrayおよびはんだ継手
TWI742813B (zh) * 2019-09-02 2021-10-11 美商阿爾發金屬化工公司 高溫超高可靠性合金
EP3834980B1 (de) * 2019-12-10 2023-02-22 Heraeus Deutschland GmbH & Co. KG Lotpaste
JP6928284B1 (ja) * 2020-02-14 2021-09-01 千住金属工業株式会社 鉛フリーかつアンチモンフリーのはんだ合金、はんだボール、およびはんだ継手
TWI782423B (zh) * 2020-04-10 2022-11-01 日商千住金屬工業股份有限公司 焊料合金、焊料粉末、焊膏、焊料球、焊料預成形物及焊料接頭
JP6889387B1 (ja) 2020-06-23 2021-06-18 千住金属工業株式会社 はんだ合金、ソルダペースト、はんだボール、ソルダプリフォーム、はんだ継手、車載電子回路、ecu電子回路、車載電子回路装置、及びecu電子回路装置
JP6836040B1 (ja) * 2020-07-31 2021-02-24 千住金属工業株式会社 はんだ合金
JP2023060639A (ja) * 2021-10-18 2023-04-28 Tdk株式会社 はんだ組成物および電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015077601A (ja) * 2013-04-02 2015-04-23 千住金属工業株式会社 鉛フリーはんだ合金
JP5723056B1 (ja) 2014-12-15 2015-05-27 ハリマ化成株式会社 はんだ合金、ソルダペーストおよび電子回路基板
JP2016026879A (ja) * 2014-06-27 2016-02-18 株式会社タムラ製作所 鉛フリーはんだ合金含有ソルダペースト組成物、はんだ接合体構造および電子回路基板

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2722917B2 (ja) 1992-02-21 1998-03-09 松下電器産業株式会社 高温はんだ
JP3643008B2 (ja) 1996-02-09 2005-04-27 松下電器産業株式会社 はんだ付け方法
JPH09326554A (ja) 1996-06-06 1997-12-16 Matsushita Electric Ind Co Ltd 電子部品接合用電極のはんだ合金及びはんだ付け方法
JP3353640B2 (ja) 1997-04-16 2002-12-03 富士電機株式会社 はんだ合金
JP3363393B2 (ja) 1998-12-21 2003-01-08 千住金属工業株式会社 鉛フリーはんだ合金
US20020155024A1 (en) * 2000-10-27 2002-10-24 H-Technologies Group, Inc. Lead-free solder compositions
TW592872B (en) * 2001-06-28 2004-06-21 Senju Metal Industry Co Lead-free solder alloy
JP3702418B2 (ja) * 2002-03-07 2005-10-05 株式会社 東京第一商興 ソルダペースト用フラックス及びソルダペースト
DE10319888A1 (de) * 2003-04-25 2004-11-25 Siemens Ag Lotmaterial auf SnAgCu-Basis
GB2419137A (en) * 2004-10-15 2006-04-19 Alpha Fry Ltd Solder alloy
EP2177304B1 (en) 2007-07-13 2016-10-26 Senju Metal Industry Co., Ltd Vehicle-mounted electronic circuit
WO2009011392A1 (ja) 2007-07-18 2009-01-22 Senju Metal Industry Co., Ltd. 車載電子回路用In入り鉛フリーはんだ
JP5230974B2 (ja) 2007-07-25 2013-07-10 新日鉄住金マテリアルズ株式会社 ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
JP4612661B2 (ja) 2007-09-13 2011-01-12 パナソニック株式会社 電子部品のはんだ付け方法
JP5722302B2 (ja) 2010-02-16 2015-05-20 株式会社タムラ製作所 鉛フリーはんだ合金と、これを用いたソルダペースト及び実装品
EP2578350B1 (en) * 2010-06-01 2018-10-03 Senju Metal Industry Co., Ltd No-clean lead-free solder paste
JP4787384B1 (ja) 2010-10-29 2011-10-05 ハリマ化成株式会社 低銀はんだ合金およびはんだペースト組成物
WO2012127642A1 (ja) * 2011-03-23 2012-09-27 千住金属工業株式会社 鉛フリーはんだ合金
WO2012131861A1 (ja) * 2011-03-28 2012-10-04 千住金属工業株式会社 鉛フリーはんだボール
JP2013252548A (ja) 2012-06-08 2013-12-19 Nihon Almit Co Ltd 微細部品接合用のソルダペースト
WO2014002304A1 (ja) * 2012-06-29 2014-01-03 ハリマ化成株式会社 はんだ合金、ソルダペーストおよび電子回路基板
WO2014013632A1 (ja) 2012-07-19 2014-01-23 ハリマ化成株式会社 はんだ合金、ソルダペーストおよび電子回路基板
JP5893528B2 (ja) 2012-07-27 2016-03-23 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造
JP5766668B2 (ja) * 2012-08-16 2015-08-19 株式会社タムラ製作所 はんだ組成物およびそれを用いたプリント配線基板
JP6204007B2 (ja) * 2012-09-13 2017-09-27 株式会社タムラ製作所 フラックス組成物、ソルダーペースト組成物及びプリント配線基板
JP6042680B2 (ja) * 2012-09-26 2016-12-14 株式会社タムラ製作所 無鉛はんだ合金、ソルダーペースト組成物及びプリント配線板
JP5590272B1 (ja) * 2012-12-18 2014-09-17 千住金属工業株式会社 鉛フリーはんだ合金
JP6152899B2 (ja) * 2014-02-03 2017-06-28 富士電機株式会社 半田付け用フラックス及び半田組成物
JP6713106B2 (ja) 2014-02-24 2020-06-24 株式会社弘輝 鉛フリーはんだ合金、はんだ材料及び接合構造体
JP6390700B2 (ja) 2014-04-02 2018-09-19 千住金属工業株式会社 Led用はんだ合金およびledモジュール
JP6383587B2 (ja) * 2014-06-30 2018-08-29 株式会社タムラ製作所 フラックス組成物、はんだ組成物、および電子基板の製造方法
JP6200534B2 (ja) 2015-03-24 2017-09-20 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置
CN106001978B (zh) 2015-03-24 2020-02-07 株式会社田村制作所 无铅软钎料合金、电子电路基板和电子控制装置
WO2016179358A1 (en) 2015-05-05 2016-11-10 Indium Corporation High reliability lead-free solder alloys for harsh environment electronics applications
JP6053248B1 (ja) * 2015-07-24 2016-12-27 ハリマ化成株式会社 はんだ合金、ソルダペーストおよび電子回路基板
EP3326745B1 (en) 2015-07-24 2020-09-02 Harima Chemicals, Inc. Solder alloy, solder paste, and electronic circuit board
JP6489037B2 (ja) 2016-02-10 2019-03-27 株式会社デンソー 電子装置及びその製造方法
KR101925760B1 (ko) 2016-03-22 2018-12-05 가부시키가이샤 다무라 세이사쿠쇼 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치
JP6047254B1 (ja) 2016-03-22 2016-12-21 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6275178B2 (ja) 2016-03-22 2018-02-07 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6125084B1 (ja) 2016-11-17 2017-05-10 株式会社タムラ製作所 鉛フリーはんだ合金を用いたソルダペースト組成物、電子回路基板および電子制御装置
JP6275318B1 (ja) 2017-10-13 2018-02-07 株式会社タムラ製作所 鉛フリーはんだ合金、電子回路基板および電子制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015077601A (ja) * 2013-04-02 2015-04-23 千住金属工業株式会社 鉛フリーはんだ合金
JP2016026879A (ja) * 2014-06-27 2016-02-18 株式会社タムラ製作所 鉛フリーはんだ合金含有ソルダペースト組成物、はんだ接合体構造および電子回路基板
JP5723056B1 (ja) 2014-12-15 2015-05-27 ハリマ化成株式会社 はんだ合金、ソルダペーストおよび電子回路基板

Also Published As

Publication number Publication date
WO2017164194A1 (ja) 2017-09-28
US20180029169A1 (en) 2018-02-01
MX2018011176A (es) 2019-03-28
KR20180015711A (ko) 2018-02-13
CN107427969B (zh) 2020-07-07
HUE052698T2 (hu) 2021-05-28
EP3321025B1 (en) 2020-11-25
KR102052448B1 (ko) 2019-12-05
ES2840124T3 (es) 2021-07-06
US10926360B2 (en) 2021-02-23
CN107427969A (zh) 2017-12-01
KR20180008883A (ko) 2018-01-24
EP3321025A1 (en) 2018-05-16
BR112018068596A2 (pt) 2019-02-12
EP3321025A4 (en) 2018-08-22
CN108500499B (zh) 2019-10-22
PH12018500431A1 (en) 2018-08-29
CN108500499A (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
KR101925760B1 (ko) 납 프리 땜납 합금, 플럭스 조성물, 솔더 페이스트 조성물, 전자 회로 기판 및 전자 제어 장치
JP6677668B2 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
CN106001978B (zh) 无铅软钎料合金、电子电路基板和电子控制装置
KR102494488B1 (ko) 납 프리 땜납 합금, 솔더 페이스트 및 전자 회로 기판
JP6047254B1 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6275178B2 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6560272B2 (ja) ソルダペースト、電子回路基板及び電子制御装置
JP6275305B2 (ja) はんだ接合体の形成方法、並びに当該形成方法により形成されたはんだ接合体を有する電子回路基板および電子制御装置
JP6275318B1 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP7133397B2 (ja) 鉛フリーはんだ合金、電子回路基板及び電子制御装置
JP6719443B2 (ja) 鉛フリーはんだ合金、電子回路実装基板及び電子制御装置
JP6230674B2 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
CN111093889A (zh) 无铅软钎料合金、电子电路安装基板及电子控制装置
JP6125084B1 (ja) 鉛フリーはんだ合金を用いたソルダペースト組成物、電子回路基板および電子制御装置
KR102373856B1 (ko) 납 프리 땜납 합금, 전자 회로 기판 및 전자 제어 장치
JP6916243B2 (ja) 鉛フリーはんだ合金、電子回路基板及び電子制御装置
JP2018122322A (ja) 鉛フリーはんだ合金、ソルダペースト、電子回路基板及び電子制御装置
WO2019053866A1 (ja) 鉛フリーはんだ合金、電子回路基板及び電子制御装置
JP6795630B2 (ja) 鉛フリーはんだ合金、ソルダペースト組成物、電子回路基板および電子制御装置
JP6467485B2 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置
JP6467484B2 (ja) 鉛フリーはんだ合金、電子回路基板および電子制御装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant