KR101674037B1 - 커패시터 구조의 형성 방법 및 이 방법에 사용되는 실리콘 에칭액 - Google Patents

커패시터 구조의 형성 방법 및 이 방법에 사용되는 실리콘 에칭액 Download PDF

Info

Publication number
KR101674037B1
KR101674037B1 KR1020137023330A KR20137023330A KR101674037B1 KR 101674037 B1 KR101674037 B1 KR 101674037B1 KR 1020137023330 A KR1020137023330 A KR 1020137023330A KR 20137023330 A KR20137023330 A KR 20137023330A KR 101674037 B1 KR101674037 B1 KR 101674037B1
Authority
KR
South Korea
Prior art keywords
compound
silicon
etching solution
film
silicon film
Prior art date
Application number
KR1020137023330A
Other languages
English (en)
Other versions
KR20140051141A (ko
Inventor
아츠시 미즈타니
타다시 이나바
아키코 코야마
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20140051141A publication Critical patent/KR20140051141A/ko
Application granted granted Critical
Publication of KR101674037B1 publication Critical patent/KR101674037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 pH가 11 이상으로 조정된 알칼리 화합물 및 히드록실아민 화합물을 조합하여 함유하는 실리콘 에칭액을 다결정 실리콘막 또는 어모퍼스 실리콘막에 적용하는 공정, 상기 다결정 실리콘막 또는 어모퍼스 실리콘막의 일부 또는 전체를 제거하는 공정, 및 커패시터를 구성하는 요철 형상을 형성하는 공정을 포함하는 커패시터 구조의 형성 방법.

Description

커패시터 구조의 형성 방법 및 이 방법에 사용되는 실리콘 에칭액{A METHOD OF FORMING A CAPACITOR STRUCTURE, AND A SILICON ETCHING LIQUID USED IN THIS METHOD}
본 발명은 커패시터 구조의 형성 방법 및 이 방법에 사용되는 실리콘 에칭액에 관한 것이다.
다이나믹 랜덤 액세스 메모리(DRAM)에서 커패시터 구조에 대해 통상적으로 오목형 구조가 채용되어 왔다. 이 구조에 있어서 실린더 보어 내부에 하부 전극막이 형성되고, 내부 표면만을 전극으로서 기능하게 만든다. 이 구조에 따르면 커패시터에 의해 차지되는 영역을 확실히 작게 만들 수 있지만, 실린더 보어의 직경도 필연적으로 감소된다. 한편, DRAM의 장치 동작에 필요한 용량을 확보하는 것이 필요하다. 이들 두 요구를 만족시키기 위해서, 실린더 보어의 깊이는 더 깊어져 미세 가공 기술면에서 커패시터의 생산에 대응하는 것이 더 어려워지고 있다. 이러한 상황을 고려하여 실린더 구조에서 하부 전극의 내부뿐만 아니라 외부도 사용하여 커패시터의 애스펙트비를 감소시킬 수 있는 크라운형 커패시터가 제안되어 있다(특허문헌 1 참조).
이와 같이, 커패시터 구조의 애스펙트비를 조정하기 위해서 시도되고 있지만, 높은 정확도로 가공함으로써 미세한 실린더 구조나 그 보어를 형성하는 것은 그 가공 자체가 단순하지 않다. 통상, 이 가공은 웨트 에칭에 의해 행해진다. 즉, 나노미터~서브마이크로미터 사이즈 깊이를 갖는 원통형의 벽을 갖는 관 구조를 실리콘 기판에 남기기 위해서, 상기 관 구조의 내부 및 외부의 재료를 에칭액을 사용하여 제거해야 한다. 특히, 상기 실린더 보어 내부의 재료의 제거는 폐쇄 공간으로부터 재료를 긁어내는 방법으로 제거해야하고, 이 가공은 웨트 에칭에 의해 행해지는 가공으로써 어려움을 수반한다. 상기 가공성의 강조를 고려하여 높은 에칭력을 갖는 용제를 적용하는 것도 고려할 수 있지만; 이러한 용제의 작용 하에서 전극 또는 다른 성분이 부식될 우려가 있다. 또한, 상기 애스펙트비를 보다 높게 하기 위해서 충전제의 재료가 SiO2로부터 다결정 실리콘 또는 어모퍼스 실리콘으로 변하는 경향이 있고, 이 경향에 대응하는 충분한 에칭을 가능하게 할 필요가 있다.
JP-A-2010-199136("JP-A"는 일본 특허 출원 공개 공보를 나타낸다)
상술한 바와 같이 최근 채용되고 있는 커패시터 구조뿐만 아니라 실린더 보어로부터 실리콘 등의 만족스러운 제거를 가능하게 하는 에칭액에 대해서, 연구 및 개발은 아직 충분히 행해지고 있지 않다. 특히, 본 발명의 발명자들은 다수의 커패시터 구조를 형성하는데 있어서 웨이퍼의 단부 및 중앙부에서 가능한한 균일하고 밸런스 좋게 에칭을 행하는 것이 웨이퍼가 소자로 가공될 때 제조 품질 향상의 관점에서 중요하다고 생각된다. 또한, 본 발명자들은 특히 최근에 다양한 적용에 점점 더 사용되는 어모퍼스 실리콘 또는 다결정 실리콘의 에칭성에 대한 연구를 행했다.
따라서, 본 발명의 목적은 요철을 갖는 커패시터 구조가 형성되는 영역 주위의 어모퍼스 실리콘 또는 다결정 실리콘의 재료를 효과적으로 제거할 수 있고, 다수의 커패시터 구조가 형성되는 웨이퍼의 중앙부와 단부 사이에서 밸런스 좋게 에칭할 수 있는 실리콘 에칭액 및 이 실리콘 에칭액을 사용하는 커패시터 구조의 형성 방법을 제공하는 것이다. 또한, 본 발명의 목적은 우수한 보관성을 갖고, 커패시터 제조의 실제 분야에서 적용 시간의 변경 또는 연장에 정확하게 대응함으로써 생산성에 있어서의 향상에 기여할 수 있는 다결정 실리콘막 또는 어모퍼스 실리콘막용 실리콘 에칭액 및 이 실리콘 에칭액을 사용하는 커패시터 구조의 형성 방법을 제공하는 것이다.
본 발명의 문제들은 이하의 수단에 의해 해결될 수 있다.
(1) pH가 11 이상으로 조정된 알칼리 화합물 및 히드록실아민 화합물을 조합하여 함유하는 실리콘 에칭액을 다결정 실리콘막 또는 어모퍼스 실리콘막에 적용하는 공정, 상기 다결정 실리콘막 또는 어모퍼스 실리콘막의 일부 또는 전체를 제거하는 공정, 및 커패시터를 구성하는 요철 형상을 형성하는 공정을 포함하는 것을 특징으로 하는 커패시터 구조의 형성 방법.
(2) 상기 (1)에 있어서, 상기 요철 형상을 갖는 영역은 상기 실리콘 에칭액을 사용하는 상기 실리콘막의 제거의 결과로 형성되는 실린더 보어를 갖는 것을 특징으로 하는 커패시터 구조의 형성 방법.
(3) 상기 (1) 또는 (2)에 있어서, 상기 실리콘 에칭액을 적용하기 전에 상기 실리콘막 상에서 형성된 산화막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 커패시터 구조의 형성 방법.
(4) 상기 (2) 또는 (3)에 있어서, 상기 커패시터 구조를 구성하는 상기 요철 형상을 갖는 영역은 TiN을 포함하고, 상기 실린더 보어는 15 이상의 애스펙트비를 갖는 것을 특징으로 하는 커패시터 구조의 형성 방법.
(5) 상기 (1) 내지 (4) 중 어느 하나에 있어서, 상기 알칼리 화합물의 농도는 3~25질량%인 것을 특징으로 하는 커패시터 구조의 형성 방법.
(6) 상기 (1) 내지 (5) 중 어느 하나에 있어서, 상기 히드록실아민 화합물의 농도는 0.1~15질량%인 것을 특징으로 하는 커패시터 구조의 형성 방법.
(7) 상기 (1) 내지 (6) 중 어느 하나에 있어서, 상기 실리콘 에칭액은 알콜 화합물, 술폭시드 화합물 또는 에테르 화합물을 더 함유하는 것을 특징으로 하는 커패시터 구조의 형성 방법.
(8) 다결정 실리콘막 또는 어모퍼스 실리콘막의 일부 또는 전체를 제거하여 커패시터를 구성하는 요철 형상을 형성함으로써 커패시터 구조를 형성하는 실리콘 에칭액으로서, pH가 11 이상으로 조정된 알칼리 화합물 및 히드록실아민 화합물을 조합하여 포함하는 것을 특징으로 하는 실리콘 에칭액.
(9) 상기 (8)에 있어서, 적용의 대상은 다결정 실리콘막인 것을 특징으로 하는 실리콘 에칭액.
(10) 상기 (8)에 있어서, 적용의 대상은 어모퍼스 실리콘막인 것을 특징으로 하는 실리콘 에칭액.
(11) 상기 (8) 내지 (10) 중 어느 하나에 있어서, 상기 커패시터 구조를 구성하는 요철 형상을 갖는 영역은 TiN을 포함하고, 상기 실리콘 에칭액을 사용하는 상기 실리콘막의 제거의 결과로 형성되는 실린더 보어를 갖는 것을 특징으로 하는 실리콘 에칭액.
(12) 상기 (11)에 있어서, 상기 실린더 보어는 15 이상의 애스펙트비를 갖는 것을 특징으로 하는 실리콘 에칭액.
(13) 상기 (8) 내지 (12) 중 어느 하나에 있어서, 상기 알칼리 화합물의 농도는 3~25질량%인 것을 특징으로 하는 실리콘 에칭액.
(14) 상기 (8) 내지 (13) 중 어느 하나에 있어서, 상기 히드록실아민 화합물의 농도는 0.1~15질량%인 것을 특징으로 하는 실리콘 에칭액.
(15) 상기 (8) 내지 (14) 중 어느 하나에 있어서, 상기 알칼리 화합물은 4급 암모늄 히드록시드, 암모니아 및 수산화칼륨으로부터 선택되는 1종 이상의 화합물인 것을 특징으로 하는 실리콘 에칭액.
(16) 상기 (8) 내지 (15) 중 어느 하나에 있어서, 상기 알칼리 화합물은 4급 암모늄 히드록시드인 것을 특징으로 하는 실리콘 에칭액.
(17) 상기 (8) 내지 (16) 중 어느 하나에 있어서, 상기 알칼리 화합물은 테트라메틸암모늄 히드록시드인 것을 특징으로 하는 실리콘 에칭액.
(18) 상기 (8) 내지 (17) 중 어느 하나에 있어서, 상기 실리콘 에칭액은 상기 실리콘막의 표면 상에 형성된 산화막을 제거하는 처리 직후에 사용되는 것을 특징으로 하는 실리콘 에칭액.
(19) 상기 (8) 내지 (18) 중 어느 하나에 있어서, 상기 실리콘 에칭액은 알콜 화합물, 술폭시드 화합물 및 에테르 화합물을 더 함유하는 것을 특징으로 하는 실리콘 에칭액.
(발명의 효과)
본 발명에 따르면, 요철을 갖는 커패시터 구조 영역에 어모퍼스 실리콘, 다결정 실리콘 등의 재료가 정확하고 효과적으로 제거되고, 다수의 커패시터 표면이 형성되는 웨이퍼의 중앙부 및 단부 사이에서 밸런스 좋게 에칭이 달성될 수 있다. 또한, 본 발명은 필요에 따라 우수한 작동 효과를 제공하고, 본 발명은 실린더 구조를 갖는 전극으로 구성된 커패시터 구조에 대응할 수도 있고, 실린더 보어 내부의 다결정 실리콘막 또는 어모퍼스 실리콘막을 선택적으로 제거할 수 있다. 또한, 본 발명의 실리콘 에칭액은 우수한 보관성을 갖고, 커패시터 제조의 실제 분야에서 적용 시간의 변경 또는 연장에 정확하게 대응함으로써 생산성에 있어서의 향상에 기여할 수 있다.
본 발명의 다른 추가적인 특징 및 이점은 도면을 수반함으로써 적절히 참조하여 하기 설명으로부터 보다 충분히 나타낼 것이다.
도 1은 본 발명에 적용되는 커패시터 구조의 제조 공정의 예를 개략적으로 나타내는 단면도이다.
도 2는 본 발명에 적용되는 커패시터 구조의 제조 공정의 예를 개략적으로 나타내는 단면도이다(도 1의 연속).
도 3은 본 발명에 적용되는 커패시터 구조의 제조 공정의 예를 개략적으로 나타내는 단면도이다(도 2의 연속).
도 4는 본 발명에 적용되는 커패시터 구조의 제조 공정의 예를 개략적으로 나타내는 단면도이다(도 3의 연속).
도 5는 본 발명에 적용되는 커패시터 구조의 다른 예를 개략적으로 나타내는 단면도이다.
[커패시터 구조의 형성]
우선, 본 발명의 에칭액의 설명 전에 본 발명에 있어서 적합하게 채용될 수 있는 커패시터 구조의 제조예에 대해서 도 1~5을 참조하여 설명한다.
(공정 a)
본 실시형태의 제조예에 있어서 제 1 절연막(1)과 제 2 절연막(2)이 실리콘 웨이퍼(3) 상에 형성된다. 상기 제 1 절연막(1)은 실린더 보어를 보어링할 때에 에칭 스톱퍼 막의 역할을 하는 막이고, 상기 제 2 절연막(2)과 이방성 드라이 에칭 프로세스에서 에칭 레이트비를 갖는다. 상기 제 1 절연막(1)의 예는 저압 화학 기상 증착(LP-CVD)에 의해 형성된 질화막이어도 좋다. 한편, 상기 제 2 절연막(2)은 다결정 실리콘막 또는 어모퍼스 실리콘막이어도 좋다. 도시되지 않지만, 보호막도 상기 실리콘 웨이퍼(3) 상에 제공되어도 좋다.
상기 실리콘 웨이퍼(3)는 매우 간단한 형태 및 단층으로 구성되어 나타내어져 있지만; 그 상에 소정 회로 구조가 통상적으로 형성된다. 예를 들면, 분리 절연막, 게이트 산화막, 게이트 전극, 확산층 영역, 폴리실리콘 플러그, 산화실리콘막, 질화실리콘막, 비트 라인, 금속 플러그, 질화막, 플라즈마 산화막, 보로포스포실리케이트 유리(BPSG)막 등이 상기 실리콘 웨이퍼(3) 상에 사용되어도 좋다(예를 들면, 특허문헌 1 참조). 도 1~5에 있어서 특별히 해칭 영역을 나타내지 않았지만, 도면은 각 부재의 단면을 나타낸다(도 3(f)의 하부의 도면은 평면도이다). 커패시터 구조(10)에서 하부 전극(50)을 통해서 떠있는 구조로 나타내지만, 상기 구조는 필요에 따라 지속성이 보증된 기판 구조일 수 있다.
(공정 b)
이어서, 포토레지스트(4)가 포토리소그래피 프로세스를 행함으로써 패터닝되고, 이방성 드라이 에칭에 의해 보어가 형성된다(개구부(Ka)). 이 경우, 상기 포토레지스트(4) 및 드라이 에칭의 기술에 대해서 이 타입의 제품에 적용되는 통상의 재료 또는 방법이 적용되어도 좋다.
(공정 c), (공정 d)
또한, 보어가 형성된 후에 전극 보호막(도시되지 않음)이 개구부(Ka)의 벽면을 따라서 형성된다. 상기 전극 보호막은 커패시터 구조의 형성시에 실리콘 재료의 제거에 사용되는 웨트 에칭액에 대해서 충분한 에칭 레이트비를 갖는 절연막인 것이 바람직하다. 상기 실런더 보어(Ka)의 벽면 전체에 걸쳐서 균일하게 형성될 수도 있는 막인 전극 보호막이 보다 바람직하다. 그 예는 원자층 증착(ALD)법에 의해 형성되는 질화막 또는 5산화탄탈(Ta2O5)막을 포함한다. 상기 전극 보호막이 형성된 후에 등방성 에칭에 의해 상기 전극 보호막이 제거된다. 이어서, 도전막(5) 및 도전막(5)을 보호하기 위한 매립막(6)(예를 들면, 다결정 실리콘막 또는 어모퍼스 실리콘막)이 순서대로 형성된다.
(공정 e)
매립막(6)이 형성된 후에 에치백 라인(E)이 노출될 때까지 웨이퍼 표면 상의 매립막(6) 및 도전막(5)의 일부가 화학적 기계적 연마(CMP)에 의해 제거된다. 여기서, 상기 제 2 절연막(2) 및 상기 매립막(6)이 웨트 에칭 프로세스에 의해 제거된다. 본 발명에 있어서, 이 공정은 중요하고, 후술하는 본 발명에 따른 에칭액이 이 공정에서 우수한 효과를 나타낸다. 이 공정이 완료된 후에 실린더 보어(Kc)를 갖는 커패시터의 하부 전극(실린더 벽)(50)이 형성된다(도 3).
(공정 f)
상술한 바와 같이 형성된 커패시터의 하부 전극(50)의 형성 후에 용량 절연막(9)이 형성되고, 그 후에 플레이트 전극(상부 전극)(도시되지 않음)의 형성이 행해진다. 이와 같이 하여, 커패시터 구조(10)가 형성될 수 있다. 또한, 본 명세서에서 사용되는 커패시터 구조는 커패시터 그 자체이어도 좋고, 또는 커패시터의 일부를 구성하는 구조 단위이어도 좋다. 도 4에 나타낸 예에 있어서, 상기 커패시터 구조(10)는 하부 전극(50) 및 용량 절연막(9)으로 구성되는 것을 나타낸다.
도 5는 상술한 실시형태의 커패시터 구조의 변형예를 나타낸다. 이 예에 있어서, 상기 하부 전극(실린더 구조)의 바닥부(81) 및 주요부(82)는 다른 재료로부터 형성된다. 예를 들면, Si3N4로 상기 바닥부(81)가 형성되고, TiN으로 상기 주요부(82)가 형성되는 예가 고려될 수도 있다.
[실리콘 에칭액]
이어서, 상술한 공정 e에서 설명한 웨트 에칭 프로세스에서 매우 효과적으로 사용될 수 있는 본 발명의 실리콘 에칭액의 바람직한 실시형태를 설명한다. 본 실시형태의 에칭액에 대해서, 특정 알칼리 화합물과 특정 히드록실아민 화합물의 조합이 적용될 때 상술한 바와 같이 요철 형상을 갖는 커패시터 구조의 형성에 관한 다결정 실리콘막 또는 어모퍼스 실리콘막의 제거가 전극 등의 부재를 손상시키지 않게 정확하게 행해질 수 있다. 이에 대한 상세한 이유는 몇몇의 측면에 있어서 명확하게 알려져 있지 않지만, 이하와 같이 추정된다.
히드록실아민은 실리콘과 착체를 형성하는 것이 일반적으로 알려져 있다(Wannagat, U., 및 Pump, J., Monatsh. Chem., 94, 141(1963)). 알칼리 화합물이 실리콘을 실란올화하면서 실리콘에서 용해되는 것도 알려져 있다. 본 발명의 실리콘 에칭액에 대해서, 알칼리 화합물과 히드록실아민 화합물을 조합하여 사용될 때 상술한 반응 중 어느 것도 우선적으로 일어나지 않지만, 이들 두 반응이 동시에 진행됨으로써 에칭 레이트가 증가될 수 있다고 추측된다. 이러한 작동 메카니즘이 단결정 실리콘과 작용하는지 알려져 있지 않지만; 이러한 작동 메카니즘은 다결정 실리콘 또는 어모퍼스 실리콘에서 효과적으로 발현된다고 해석된다.
또한, 본 명세서에서 사용되는 용어 특정 에이전트를 조합한 액체는 관련 에이전트를 함유하는 액체 조성물을 의미하고, 또한 사용 전에 각각의 에이전트 또는 이들 에이전트를 함유하는 액체를 혼합한 후에 사용되는 키트를 포함하는 것을 의미한다. 또한, 용어 실리콘 기판은 실리콘 웨이퍼뿐만 아니라 회로 구조 전체로서 그 안에 제공된 회로 구조를 의미하여 사용된다. 상기 실리콘 기판 부재는 상기 정의된 실리콘 기판을 구성하는 부재를 나타내고, 이러한 부재는 단일 재료로 형성되어도 좋고, 또는 복수의 재료로 형성되어도 좋다.
(히드록실아민 화합물)
본 실시형태의 에칭액은 히드록실아민 화합물을 포함한다. 여기서 용어 히드록실아민 화합물은 관련 화합물뿐만 아니라 그 염, 그 이온 등을 의미하여 사용된다. 전형적으로, 상기 히드록실아민 화합물은 관련 화합물 그 자체 및/또는 그 염을 의미한다. 따라서, 용어 히드록실아민 화합물이 사용될 때 상기 화합물은 히드록실암모늄 이온, 히드록실아민 및/또는 그 염을 포함하고, 전형적으로 상기 히드록실아민 화합물은 히드록실아민 및/또는 그 염을 의미한다.
본 실시형태의 에칭액을 형성하는데 사용되는 히드록실아민의 염의 예는 히드록실아민 질산염(HAN이라고도 칭해짐), 히드록실아민 황산염(HAS라고도 칭해짐), 히드록실아민 인산염, 히드록실아민 염산염 등을 들 수 있다. 상기 에칭액에 있어서, 히드록실아민의 유기산염이 사용되어도 좋고, 그 예는 히드록실아민 시트르산염 및 히드록실아민 옥살산염을 들 수 있다. 이들 히드록실아민의 염 중에, 히드록실아민 질산염, 히드록실아민 황산염, 히드록실아민 인산염 및 히드록실아민 염산염 등의 무기산염이 알루미늄, 구리 또는 티탄 등의 금속에 대해서 불활성이기 때문에 바람직하다. 특히, 히드록실아민 질산염 및 히드록실아민 황산염이 바람직하다. 이들 히드록실아민 화합물에 관해서, 그 1종이 단독으로 사용되어도 좋고, 또는 2종 이상이 혼합물로서 사용되어도 좋다.
히드록실아민 화합물은 본 실시형태의 에칭액의 전체 질량에 대해서 0.1~15질량%로 함유되는 것이 바람직하고, 보다 바람직하게는 6~15질량%, 3~8질량%가 더욱 바람직하다. 함량이 상술한 상한값 이하로 조정될 때 높은 에칭 레이트를 유지할 수 있기 때문에 바람직하다. 면내 균일성 및 장기 사용의 관점에서, 상기 함량이 상술한 하한값 이상으로 조정되는 것이 바람직하다.
(알칼리 화합물)
본 실시형태의 에칭액은 알칼리 화합물을 함유하고, 유기 알칼리 화합물을 함유하는 것이 바람직하다. 본 발명에 따르면, 용어 "알칼리 화합물"은 상술한 히드록실아민 화합물을 포함하지 않는 것을 의미하고, "알칼리 화합물"로서 히드록실아민 화합물이 채용되는 경우는 없다. 상기 알칼리 화합물은 염기성 유기 화합물인 것이 바람직하다. 상기 염기성 유기 화합물은 구성 원소로서 탄소 및 질소를 갖는 것이 바람직하고, 아미노기를 갖는 것이 보다 바람직하다. 구체적으로는, 상기 염기성 유기 화합물은 유기 아민 및 제 4급 암모늄 히드록시드로 이루어지는 군으로부터 선택되는 적어도 1종의 화합물인 것이 바람직하다. 본 명세서에서 언급되는 유기 아민은 구성 원소로서 탄소를 함유하는 아민을 의미한다.
상기 알칼리 화합물의 탄소수는 4~30개가 바람직하고, 비등점 및 물에서의 용해도의 관점에서 6~16개가 바람직하다.
본 실시형태의 에칭액의 유기 알칼리 화합물로서 사용되는 유기 아민은 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 디에틸렌글리콜아민, 또는 N-히드록실에틸피페라진 및/또는 에틸아민, 벤질아민, 디에틸아민, n-부틸아민, 3-메톡시프로필아민, tert-부틸아민, n-헥실아민, 시클로헥실아민, n-옥틸아민, 2-에틸헥실아민, o-크실릴렌디아민, m-크실릴렌디아민, 1-메틸부틸아민, 에틸렌디아민(EDA), 1,3-프로판디아민, 2-아미노벤질아민, N-벤질에틸렌디아민, 디에틸렌트리아민, 또는 트리에틸렌테트라아민 등의 히드록실기를 갖지 않는 유기 아민 등의 알칸올아민을 포함한다. 금속의 부식 방지의 관점에서, 히드록실기를 갖지 않는 유기 아민이 알칸올아민보다 바람직하다. 또한, 에틸렌디아민, 1,3-프로판디아민, o-크실릴렌디아민, 및 m-크실릴렌디아민이 금속과 배위할 수 있기 때문에 특히 바람직하다. 본 명세서에 있어서, 기(원자단)가 치환인지 무치환인지 명시되어 있지 않을 때 상기 기는 치환기를 갖지 않는 기 및 치환기를 갖는 기를 모두 포함한다. 예를 들면, "알킬기"는 치환기를 갖지 않는 알킬기(무치환 알킬기)뿐만 아니라 치환기를 갖는 알킬기(치환 알킬기)를 포함한다.
상기 알칼리 화합물로서 사용되는 제 4급 암모늄 히드록시드는 테트라알킬암모늄 히드록시드가 바람직하고, 저급(탄소수 1~4개) 알킬기로 치환된 테트라알킬암모늄 히드록시드가 보다 바람직하고; 그 구체예는 테트라메틸암모늄 히드록시드(TMAH), 테트라에틸암모늄 히드록시드(TEAH), 테트라프로필암모늄 히드록시드(TPAH), 테트라부틸암모늄 히드록시드(TBAH) 등을 들 수 있다. 또한, 상기 제 4급 암모늄 히드록시드의 예는 트리메틸히드록시에틸암모늄 히드록시드(콜린), 메틸트리(히드록시에틸)암모늄 히드록시드, 테트라(히드록시에틸)암모늄 히드록시드, 벤질트리메틸암모늄 히드록시드(BTMAH) 등을 들 수 있다. 이에 추가하여, 암모늄 히드록시드과 1종 이상의 제 4급 암모늄 히드록시드의 조합이 사용되어도 좋다. 이들 중에, TMAH, TEAH, TPAH, TBAH 및 콜린이 보다 바람직하고, TMAH 및 TBAH가 특히 바람직하다.
이들 유기 아민 및 제 4급 암모늄 히드록시드에 대해서, 그 1종이 단독으로 사용되어도 좋고, 2종 이상이 혼합물로서 사용되어도 좋다.
상기 알칼리 화합물의 함량은 본 실시형태의 에칭액의 전체 질량에 대해서 3~25질량%인 것이 바람직하고, 5~15질량%가 보다 바람직하다. 상기 함량이 상기 상한값 이하 및 하한값 이상으로 조정될 때 높은 에칭 레이트를 유지할 수 있기 때문에 바람직하다. 또한, 성능이 포화되기 때문에 이 관점에서도 함량이 상기 상한값 이하로 유지되는 것이 바람직하다.
(실리콘 기판 표면 처리)
본 실시형태에 따르면, 실리콘 기판의 표면 상에 자연스럽게 형성되는 산화막을 제거하는 처리를 조합하여 더 적용하는 것이 바람직하고, 상기 알칼리 화합물 및 히드록실아민 화합물을 적용하기 전에 산화막을 제거하는 처리를 적용하는 것이 바람직하다. 표면 처리의 방법은 실리콘 기판 표면 상에 형성되는 산화막을 제거할 수 있는 방법인 한 특별히 제한되지 않지만, 예를 들면 불소 원자를 함유하는 산성 수용액으로 실리콘 기판 표면을 처리하는 방법이다. 불소 원자를 함유하는 산성 수용액은 불산이 바람직하고, 불산의 함량은 본 실시형태의 액의 전체 질량에 대해서 약 0.1~약 5질량%가 바람직하고, 0.5~1.5질량%가 보다 바람직하다. 함량이 상기 상한값 이하로 조정될 때 부재에의 대미지를 충분히 억제할 수 있어 바람직하다. 함량이 상기 하한값 이상으로 조정될 때 산화막의 제거성을 충분히 발현시킬 수 있기 때문에 바람직하다. 또한, 불산은 염의 형태로 존재해도 좋다.
(pH)
본 발명의 실리콘 에칭액은 알칼리성이고, pH 11 이상으로 조정된다. 이 조정은 상기 알칼리 화합물과 히드록실아민 화합물의 첨가량을 조정함으로써 달성할 수 있다. 그러나, 본 발명의 효과를 손상시키지 않는 한 실리콘 에칭액은 다른 pH 조정제를 사용함으로써 상술한 범위의 pH로 조정되어도 좋다. 상기 실리콘 에칭액은 pH 12 이상이 바람직하다. 이 pH가 상기 하한값 이상일 때 충분한 에칭 레이트를 얻을 수 있다. 상기 pH의 상한은 특별히 정의되지 않지만, 실질적으로 14 이하이다. 본 발명에서 pH는 후술하는 실시예에서 측정되는 값이다.
(기타 성분)
· 유기 용매의 첨가
본 발명의 실리콘 에칭액은 수용성 유기 용매를 더 함유해도 좋다. 웨이퍼의 면내에서 균일한 에칭성을 더 향상시킬 수 있는 관점에서 효과적이다. 상기 수용성 유기 용매의 바람직한 예는 알콜 화합물(예를 들면, 에틸렌글리콜, 글리세린, 1,3-프로판디올, 1,3-부탄디올, 1,4-부탄디올, 프로필렌글리콜, 푸르푸릴알콜 및 2-메틸-2,4-펜탄디올, 디에틸렌글리콜, 디프로필렌글리콜, 디프로필렌글리콜메틸에테르 및 프로필렌글리콜모노프로필렌글리콜), 술폭시드 화합물(디메틸술폭시드 등) 및 에테르 화합물(예를 들면, 에틸렌글리콜 디메틸에테르, 디에틸렌글리콜디메틸에테르, 트리에틸렌글리콜디메틸에테르, 테트라에틸렌글리콜디메틸에테르 및 프로필렌글리콜디메틸에테르)을 들 수 있다. 또한, 한 분자 내에 히드록실기(-OH), 에테르기(-O-) 및 술폭시드기(-SO2-)의 조합을 갖는 화합물이 사용되어도 좋다. 이 경우에, 상기 알콜 화합물, 술폭시드 화합물, 에테르 화합물 중 1종으로 분류되어도 좋다. 첨가량은 상기 에칭액 전체 질량에 대해서 0.1~20질량%가 바람직하고, 1~15질량%가 보다 바람직하다. 이 양이 상기 하한값 이상일 때 상기 에칭의 균일성의 향상을 효과적으로 실현시킬 수 있다. 한편, 첨가량이 상기 상한값 이하일 때 다결정 실리콘막 또는 어모퍼스 실리콘막, 또는 기타 금속막에 대한 습윤성을 확보할 수 있다.
·계면활성제의 첨가
본 발명의 실리콘 에칭액은 계면활성제를 더 함유해도 좋다. 계면활성제로서 비이온성, 음이온성, 양이온성 및 양성 계면활성제가 사용되어도 좋다. 실리콘 에칭액에서 계면활성제의 함량은 상기 실리콘 에칭액의 전체 질량에 대해서 0.0001~5질량%가 바람직하고, 0.0001~1질량%가 보다 바람직하다. 상기 실리콘 에칭액에 계면활성제를 첨가함으로써 실리콘 에칭액의 점도를 조정할 수 있고, 에칭의 면내 균일성을 더 향상시킬 수 있어 바람직하다. 이러한 게면활성제는 일반적으로 시판되는 것을 입수할 수 있다. 이들 계면활성제가 단독으로 사용되어도 좋고, 또는 복수의 종을 조합하여 사용해도 좋다.
비이온 계면활성제의 예는 폴리알킬렌옥시드알킬페닐에테르계 계면활성제, 폴리알킬렌옥시드알킬에테르계 계면활성제, 폴리에틸렌옥시드/폴리프로필렌옥시드 블록폴리머계 계면활성제, 폴리옥시알킬렌디스티렌화 페닐에테르계 계면활성제, 폴리알킬렌트리벤질페닐에테르계 계면활성제 및 아세틸렌폴리알킬렌옥시드계 계면활성제를 들 수 있다.
음이온성 계면활성제의 예는 알킬황산 에스테르, 알킬술폰산, 알킬벤젠술폰산, 알킬나프탈렌술폰산, 알킬디페닐에테르술폰산, 폴리옥시에틸렌알킬에테르카르복실산, 폴리옥시에틸렌알킬에테르아세트산, 폴리옥시에틸렌알킬에테르프로피온산 및 그 염을 들 수 있다.
양이온성 계면활성제의 예는 제 4급 암모늄염계 계면활성제 및 알킬피리듐계 계면활성제를 들 수 있다.
양성 계면활성제의 예는 베타인형 계면활성제, 아미노산형 계면활성제, 이미다졸린형 계면활성제 및 아민옥시드형 계면활성제를 들 수 있다.
(피가공물)
본 실시형태의 에칭액을 적용함으로써 에칭되는 재료는 임의의 재료이어도 좋지만, 커패시터의 제조에서 일반적으로 사용되는 기판 재료로서 다결정 실리콘 또는 어모퍼스 실리콘이 사용되어도 좋다. 한편, 커패시터 구조의 중심부를 구성하는 전극 재료는 질화티탄(TiN)이어도 좋다. 즉, 본 실시형태의 에칭액은 기판 재료의 에칭 레이트(ERs)와 전극 재료의 에칭 레이트(ERe)의 비율(ERs/ERe)이 높은 것이 바람직하다. 비율의 구체적인 값은 재료의 종류 또는 구조에 의존하고, 특별히 제한되지 않는다. 그러나, 상기 비율(ERs/ERe)은 100 이상이 바람직하고, 200 이상이 보다 바람직하다. 본 명세서에 있어서, 실리콘 기판을 에칭하기 위한 에칭액의 사용을 "적용"이라고 칭해지지만, 본 실시형태에서는 특별히 제한되지 않는다. 예를 들면, 배치식 에칭이 침전을 통해 행해져도 좋고, 또는 매엽식 에칭이 토출을 통해 행해져도 좋다.
가공되는 커패시터 구조의 형상이나 치수에 있어서 특별히 제한은 없지만; 상술한 실린더 구조를 갖는 커패시터 구조의 예를 들면, 실린더 보어의 애스펙트비가 5 이상일 때 본 실시형태의 에칭액의 우수한 효과가 특히 적당하게 발현되기 때문에 바람직하다. 유사한 관점에서, 애스펙트비(깊이/폭)는 15 이상이 바람직하고, 20 이상이 보다 바람직하다. 실린더 보어의 개구 지름(d)은 특별히 제한되지 않지만, 본 실시형태의 효과가 발현되는 관점에서, 커패시터 구조의 미세화에 대한 최근 경향을 고려하여 개구 지름은 20~80㎚가 바람직하다.
또한, 여기서 강조해야 할 것은 본 발명에 따르면 웨이퍼의 단부와 중앙부에서 커패시터 구조의 균일한 에칭성이 실현되는 것이다. 에칭 레이트에 대해서, 단부에서의 에칭 레이트(Re)와 중앙부에서의 에칭 레이트(Rc)의 비(Rc/Re)는 0.7~1.5가 바람직하고, 0.85~1.15가 보다 바람직하다. 이로써, 최근 요구되는 커패시터의 제조를 높은 제조 품질과 높은 제조 효율 사이의 밸런스의 실현에 기여할 수 있어 바람직하다.
(실시예)
본 발명은 이하의 실시예에 기초하여 보다 상세하게 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
<실시예 1 및 비교예 1>
이하의 처방에서 나타내는 조성(질량%)에 이하의 표 1에서 나타내는 성분을 포함함으로써 에칭액을 조제했다.
<에칭 테스트>
테스트 웨이퍼: 단결정<100> 실리콘 상에 형성된 500㎚의 두께를 갖는 다결정 실리콘 또는 500㎚의 두께를 갖는 어모퍼스 실리콘을 갖는 웨이퍼를 준비했다. 이 웨이퍼를 이하의 조건 하에서 매엽식 에칭 장치(POLOS(상품명), SPS-Europe B.V. 제작)를 사용하여 에칭하고, 평가 테스트를 행했다. 300㎜의 직경을 갖는 웨이퍼를 사용하고, 중앙부로부터 10㎜의 반경을 갖는 동심원의 원주에서의 에칭 레이트(중앙부에서의 에칭 레이트, Rc)와 단부로부터 30㎜ 떨어진 위치에서의 에칭 레이트(Re)를 비교함으로써 평가를 행했다.
·약액 온도: 80℃
·토출량: 1ℓ/분
·웨이퍼의 회전 속도: 500rpm
상기 테스트의 결과는 이하의 기준에 따라 구분하고, 표에 나타냈다.
[어모퍼스 실리콘에 대한 에칭 레이트]
B: 300㎚/분 미만
A: 300㎚/분 이상, 500㎚/분 미만
AA: 500㎚/분 이상
[다결정 실리콘에 대한 에칭 레이트]
B: 700㎚/분 미만
A: 700㎚/분 이상, 1000㎚/분 미만
AA: 1000㎚/분 이상
표에서 나타낸 pH는 Horiba, Ltd. 제작의 F-51(상표명)을 사용하여 실온(20℃)에서 측정된 값이다.
Figure 112013080523769-pct00001
Figure 112013080523769-pct00002
상기 표에서 나타낸 바와 같이, 본 발명의 실리콘 에칭액이 사용될 때 특히 어모퍼스 실리콘 및 다결정 실리콘에 대해 충분한 에칭 레이트를 실현시킬 수 있고, 웨이퍼의 단부 및 중앙부 사이에 차이를 갖지 않는 에칭 처리를 달성할 수 있는 것을 알았다. 또한, 애칭액이 우수한 저장성을 가져 커패시터 제조에 있어서 생산성과 제조 품질 사이에 양호한 밸런스를 실현시킬 수 있는 것을 명백하게 나타냈다. 또한, 본 발명의 실리콘 에칭액은 소자의 전극 재료인 TiN, SiN, SiO2 등의 다양한 막에 최소한의 대미지를 갖는 것을 확인했다.
비교예의 실리콘 에칭액에 대해서, 웨이퍼의 중앙부와 단부 사이의 에칭 레이트에서 밸런스를 달성하는 것은 어려웠고, 특히 단부에서의 레이트가 크게 감소되는 경향이 있었다. 구체적으로는 단부에서의 레이트에 대한 중앙부에서의 레이트의 비에 대해서, 비교예 2의 비는 1.8배이었고, 비교예 5의 비는 1.35배이었고, 비교예 6의 비는 1.5배이었다. 이와 반대로, 본 발명에 따르면 비교예와 비교하여 크게 향상되는 에칭성을 중앙부 및 단부 모두에 대해 향상된 방법으로 실현시킬 수 있다.
<실시예 2 및 비교예 2>
이하의 표 2에서 나타낸 각 용매의 10질량%, 또한 10질량%의 TMAH 및 5질량%의 히드록실아민을 첨가함으로써 약액을 조제했다(모든 약액은 pH 12 이상이었다). 이와 같이 하여 얻어진 에칭액을 사용하여 실시예 1과 동일한 방법으로 에칭 테스트(중앙부로부터 10㎜에서의 레이트를 측정)를 행했다. 또한, 실리콘 및 TiN의 접촉각을 실온에서 측정했다. 이들 결과는 이하의 표 2에서 나타냈다.
Figure 112013080523769-pct00003
상기 결과로부터 나타낸 바와 같이, 용매가 첨가된 에칭액은 용매가 첨가되지 않은 에칭액과 비교하여 접촉각이 감소되었고, 습윤성의 향상이 확인되었다. 즉, 습윤성의 향상이 확인되었기 때문에 커패시터에서 실리콘 잔사가 쉽게 발생하지 않는 것을 추측할 수 있다. 또한, 이러한 실리콘 잔사의 제거성의 개선은 시너지 효과를 가져오고, 실시예 1에서 확인된 바와 같이 웨이퍼에서 균일한 에칭성과 에칭 레이트의 향상 사이의 밸런스에 상당히 기여할 수 있었다.
또한, 용매가 첨가된 에칭액에 있어서, 용매가 없는 에칭액과 비교하여 적은 실리콘 잔사를 제조하고, 커패시터 구조의 웨이퍼 상에서의 테스트에서 높은 수율을 얻을 수 있었다.
본 실시형태에 관하여 본 발명을 설명함으로써, 별도로 기재되어있지 않는 한 본 발명은 명세서의 세부 사항 중 어느 하나로 제한되지 않는 것이 본 발명자의 의도이지만, 첨부된 청구의 범위에서 명시된 바와 같이 본 발명의 정신 및 범위 내에서 광범위하게 해석될 수 있다.
1 : 제 1 절연막 2 : 제 2 절연막
3 : 실리콘 웨이퍼 4 : 포토레지스트
5 : 도전막 6 : 매립막
9 : 용량 절연막 10, 20 : 커패시터 구조
50 : 하부 전극(실린더 벽)

Claims (23)

  1. pH가 11 이상으로 조정된 알칼리 화합물 및 히드록실아민 화합물을 조합하여 함유하는 실리콘 에칭액을 다결정 실리콘막 또는 어모퍼스 실리콘막에 적용하는 공정, 상기 다결정 실리콘막 또는 어모퍼스 실리콘막의 일부 또는 전체를 제거하는 공정, 및 커패시터를 구성하는 요철 형상을 형성하는 공정을 포함하는 커패시터 구조의 형성 방법으로서,
    상기 요철 형상을 갖는 영역은 TiN을 포함하고,
    상기 실리콘 에칭액을 사용하여 실린더 보어 내부의 상기 실리콘막의 제거의 결과로 형성되는 실린더 보어의 애스펙트비는 15이상이고, 개구 지름은 20~80nm이며,
    웨이퍼 상의 상기 다결정 실리콘막 또는 어모퍼스 실리콘막에 상기 에칭액을 적용하여 복수의 요철 형상을 형성할 경우, 상기 웨이퍼의 단부에서의 에칭 레이트(Re)와 중앙부에서의 에칭 레이트(Rc)의 비(Rc/Re)는 0.7~1.5인 것을 특징으로 하는 커패시터 구조의 형성 방법.
  2. pH가 11 이상으로 조정된 알칼리 화합물 및 히드록실아민 화합물을 조합하여 함유하고, 수용성 유기 용매를 더 함유하는 실리콘 에칭액을 다결정 실리콘막 또는 어모퍼스 실리콘막에 적용하는 공정, 상기 다결정 실리콘막 또는 어모퍼스 실리콘막의 일부 또는 전체를 제거하는 공정, 및 커패시터를 구성하는 요철 형상을 형성하는 공정을 포함하는 커패시터 구조의 형성 방법으로서,
    상기 요철 형상을 갖는 영역은 TiN을 포함하고,
    상기 실리콘 에칭액을 사용하여 실린더 보어 내부의 상기 실리콘막의 제거의 결과로 형성되는 실린더 보어의 애스펙트비는 15이상이고, 개구 지름은 20~80nm인 것을 특징으로 하는 커패시터 구조의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 실리콘 에칭액을 적용하기 전에 상기 실리콘막 상에 형성된 산화막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 커패시터 구조의 형성 방법.
  4. 제 1 항에 있어서,
    상기 실리콘 에칭액은 히드록실기를 2개 이상 포함하는 알콜 화합물, 술폭시드 화합물 또는 에테르 화합물을 더 함유하는 것을 특징으로 하는 커패시터 구조의 형성 방법.
  5. 제 2 항에 있어서,
    상기 수용성 유기 용매는 히드록실기를 2개 이상 포함하는 알콜 화합물, 술폭시드 화합물 또는 에테르 화합물 중에서 선택된 것을 특징으로 하는 커패시터 구조의 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 알칼리 화합물의 농도는 3~25질량%인 것을 특징으로 하는 커패시터 구조의 형성 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 히드록실아민 화합물의 농도는 0.1~15질량%인 것을 특징으로 하는 커패시터 구조의 형성 방법.
  8. 제 1 항에 있어서,
    상기 실리콘 에칭액은 알콜 화합물, 술폭시드 화합물 또는 에테르 화합물을 더 함유하는 것을 특징으로 하는 커패시터 구조의 형성 방법.
  9. 제 2 항에 있어서,
    상기 수용성 유기 용매는 알콜 화합물, 술폭시드 화합물 또는 에테르 화합물 중에서 선택된 것을 특징으로 하는 커패시터 구조의 형성 방법.
  10. 다결정 실리콘막 또는 어모퍼스 실리콘막의 일부 또는 전체를 제거하여 커패시터를 구성하는 요철 형상을 형성함으로써 커패시터 구조를 형성하는 실리콘 에칭액으로서,
    상기 요철 형상을 갖는 영역은 TiN을 포함하고,
    상기 실리콘 에칭액을 사용하여 실린더 보어 내부의 상기 실리콘막의 제거의 결과로 형성되는 실린더 보어의 애스펙트비는 15이상이고, 개구 지름은 20~80nm이고,
    웨이퍼 상의 상기 다결정 실리콘막 또는 어모퍼스 실리콘막에 상기 에칭액을 적용하여 복수의 요철 형상을 형성할 경우, 상기 웨이퍼의 단부에서의 에칭 레이트(Re)와 중앙부에서의 에칭 레이트(Rc)의 비(Rc/Re)가 0.7~1.5이고,
    상기 실리콘 에칭액은 pH가 11 이상으로 조정된 알칼리 화합물 및 히드록실아민 화합물을 조합하여 포함하는 것을 특징으로 하는 실리콘 에칭액.
  11. 다결정 실리콘막 또는 어모퍼스 실리콘막의 일부 또는 전체를 제거하여 커패시터를 구성하는 요철 형상을 형성함으로써 커패시터 구조를 형성하는 실리콘 에칭액으로서,
    상기 요철 형상을 갖는 영역은 TiN을 포함하고,
    상기 실리콘 에칭액을 사용하여 실린더 보어 내부의 상기 실리콘막의 제거의 결과로 형성되는 실린더 보어의 애스펙트비는 15이상이고, 개구 지름은 20~80nm이고,
    상기 실리콘 에칭액은 pH가 11 이상으로 조정된 알칼리 화합물 및 히드록실아민 화합물을 조합하여 포함하고, 수용성 유기 용매를 더 포함하는 것을 특징으로 하는 실리콘 에칭액.
  12. 제 10 항 또는 제 11 항에 있어서,
    적용의 대상은 다결정 실리콘막인 것을 특징으로 하는 실리콘 에칭액.
  13. 제 10 항 또는 제 11 항에 있어서,
    적용의 대상은 어모퍼스 실리콘막인 것을 특징으로 하는 실리콘 에칭액.
  14. 제 10 항에 있어서,
    상기 실리콘 에칭액은 히드록실기를 2개 이상 포함하는 알콜 화합물, 술폭시드 화합물 또는 에테르 화합물을 더 함유하는 것을 특징으로 하는 실리콘 에칭액.
  15. 제 11 항에 있어서,
    상기 수용성 유기 용매는 히드록실기를 2개 이상 포함하는 알콜 화합물, 술폭시드 화합물 또는 에테르 화합물 중에서 선택된 것을 특징으로 하는 실리콘 에칭액.
  16. 제 10 항 또는 제 11 항에 있어서,
    상기 알칼리 화합물의 농도는 3~25질량%인 것을 특징으로 하는 실리콘 에칭액.
  17. 제 10 항 또는 제 11 항에 있어서,
    상기 히드록실아민 화합물의 농도는 0.1~15질량%인 것을 특징으로 하는 실리콘 에칭액.
  18. 제 10 항 또는 제 11 항에 있어서,
    상기 알칼리 화합물은 4급 암모늄 히드록시드, 암모니아 및 수산화칼륨으로부터 선택되는 1종 이상의 화합물인 것을 특징으로 하는 실리콘 에칭액.
  19. 제 10 항 또는 제 11 항에 있어서,
    상기 알칼리 화합물은 4급 암모늄 히드록시드인 것을 특징으로 하는 실리콘 에칭액.
  20. 제 10 항 또는 제 11 항에 있어서,
    상기 알칼리 화합물은 테트라메틸암모늄 히드록시드인 것을 특징으로 하는 실리콘 에칭액.
  21. 제 10 항 또는 제 11 항에 있어서,
    상기 실리콘 에칭액은 상기 실리콘막의 표면 상에 형성된 산화막을 제거하는 처리 직후에 사용되는 것을 특징으로 하는 실리콘 에칭액.
  22. 제 10 항에 있어서,
    상기 실리콘 에칭액은 알콜 화합물, 술폭시드 화합물 및 에테르 화합물을 더 함유하는 것을 특징으로 하는 실리콘 에칭액.
  23. 제 11 항에 있어서,
    상기 수용성 유기 용매는 알콜 화합물, 술폭시드 화합물 및 에테르 화합물 중에서 선택된 것을 특징으로 하는 실리콘 에칭액.
KR1020137023330A 2011-03-04 2012-02-28 커패시터 구조의 형성 방법 및 이 방법에 사용되는 실리콘 에칭액 KR101674037B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2011-048281 2011-03-04
JP2011048281 2011-03-04
JP2012040234A JP5869368B2 (ja) 2011-03-04 2012-02-27 キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液
JPJP-P-2012-040234 2012-02-27
PCT/JP2012/055726 WO2012121263A1 (en) 2011-03-04 2012-02-28 A method of forming a capacitor structure, and a silicon etching liquid used in this method

Publications (2)

Publication Number Publication Date
KR20140051141A KR20140051141A (ko) 2014-04-30
KR101674037B1 true KR101674037B1 (ko) 2016-11-08

Family

ID=46798220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137023330A KR101674037B1 (ko) 2011-03-04 2012-02-28 커패시터 구조의 형성 방법 및 이 방법에 사용되는 실리콘 에칭액

Country Status (6)

Country Link
US (1) US20140001145A1 (ko)
JP (1) JP5869368B2 (ko)
KR (1) KR101674037B1 (ko)
CN (1) CN103403845B (ko)
TW (1) TWI527110B (ko)
WO (1) WO2012121263A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101554190B1 (ko) 2011-12-27 2015-09-18 후지필름 가부시키가이샤 반도체 기판 제품의 제조방법 및 이것에 이용되는 에칭방법
US20150203753A1 (en) * 2014-01-17 2015-07-23 Nanya Technology Corporation Liquid etchant composition, and etching process in capacitor process of dram using the same
US9873833B2 (en) 2014-12-29 2018-01-23 Versum Materials Us, Llc Etchant solutions and method of use thereof
KR102468776B1 (ko) 2015-09-21 2022-11-22 삼성전자주식회사 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
US10177002B2 (en) 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon
US11240111B2 (en) * 2016-06-29 2022-02-01 Nicira, Inc. Analysis of simultaneous multi-point packet capture and display of the analysis
KR102595547B1 (ko) * 2016-11-01 2023-10-30 주식회사 이엔에프테크놀로지 실리콘 식각액 조성물
CN108998032B (zh) * 2017-06-06 2021-06-04 关东鑫林科技股份有限公司 蚀刻液组成物及使用该蚀刻液组成物的蚀刻方法
TWI672360B (zh) * 2018-01-04 2019-09-21 才將科技股份有限公司 具有針對兩種晶格方向低選擇比（Ｓｉ（１００）／Ｓｉ（１１１））及低二氧化矽蝕刻率之矽蝕刻劑組合物
WO2020044789A1 (ja) * 2018-08-31 2020-03-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7170578B2 (ja) 2018-08-31 2022-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11180697B2 (en) * 2018-11-19 2021-11-23 Versum Materials Us, Llc Etching solution having silicon oxide corrosion inhibitor and method of using the same
WO2020129737A1 (ja) * 2018-12-18 2020-06-25 株式会社トクヤマ シリコンエッチング液
US11168253B2 (en) * 2019-01-08 2021-11-09 Samsung Electronics Co., Ltd. Silicon layer etchant composition and method of forming pattern by using the same
TWI686461B (zh) * 2019-02-01 2020-03-01 才將科技股份有限公司 一種具有高矽／二氧化矽蝕刻的選擇比的矽蝕刻劑及其應用
CN113950520B (zh) * 2019-06-13 2024-03-01 弗萨姆材料美国有限责任公司 在半导体器件制造期间相对于p-掺杂硅和硅-锗选择性去除多晶硅的液体组合物
CN112480928A (zh) * 2019-09-11 2021-03-12 利绅科技股份有限公司 硅蚀刻组成物及其作用于硅基材的蚀刻方法
CN111440613B (zh) * 2019-12-09 2022-03-25 杭州格林达电子材料股份有限公司 一种tmah系各向异性硅蚀刻液及其制备方法
KR20220033141A (ko) * 2020-09-09 2022-03-16 동우 화인켐 주식회사 실리콘 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
WO2022138754A1 (ja) 2020-12-24 2022-06-30 株式会社トクヤマ シリコンエッチング液、該エッチング液を用いたシリコンデバイスの製造方法および基板処理方法
US20230274946A1 (en) * 2022-02-28 2023-08-31 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
CN115011348B (zh) * 2022-06-30 2023-12-29 湖北兴福电子材料股份有限公司 一种氮化铝蚀刻液及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070175862A1 (en) * 2004-03-01 2007-08-02 Kenji Yamada Anisotropic etching agent composition used for manufacturing of micro-structures of silicon and etching method
US20080090416A1 (en) * 2006-10-11 2008-04-17 Micro Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
JP2009259949A (ja) * 2008-04-15 2009-11-05 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214449B2 (ja) * 1998-06-12 2001-10-02 日本電気株式会社 半導体記憶装置の製造方法
JP3362839B2 (ja) * 1998-12-24 2003-01-07 日本電気株式会社 半導体装置の製造方法
JP2000294745A (ja) * 1999-04-09 2000-10-20 Sony Corp キャパシタの形成方法
DE10109218A1 (de) * 2001-02-26 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Speicherkondensators
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
JP3994992B2 (ja) * 2004-08-13 2007-10-24 三菱瓦斯化学株式会社 シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
US7329576B2 (en) * 2004-09-02 2008-02-12 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
KR100614803B1 (ko) * 2004-10-26 2006-08-22 삼성전자주식회사 커패시터 제조 방법
JP2006351813A (ja) * 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP2007335745A (ja) * 2006-06-16 2007-12-27 Matsushita Electric Ind Co Ltd 誘電体メモリ装置及びその製造方法
JP5302551B2 (ja) * 2008-02-28 2013-10-02 林純薬工業株式会社 シリコン異方性エッチング液組成物
JP2010034178A (ja) * 2008-07-28 2010-02-12 Mitsubishi Gas Chemical Co Inc シリコンエッチング液およびエッチング方法
JP2010199136A (ja) 2009-02-23 2010-09-09 Elpida Memory Inc キャパシタの製造方法
JP5646882B2 (ja) * 2009-09-30 2014-12-24 富士フイルム株式会社 洗浄組成物、洗浄方法、及び半導体装置の製造方法
CN102576674A (zh) * 2009-10-02 2012-07-11 三菱瓦斯化学株式会社 硅蚀刻液和蚀刻方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070175862A1 (en) * 2004-03-01 2007-08-02 Kenji Yamada Anisotropic etching agent composition used for manufacturing of micro-structures of silicon and etching method
US20080090416A1 (en) * 2006-10-11 2008-04-17 Micro Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
JP2009259949A (ja) * 2008-04-15 2009-11-05 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2012121263A1 (en) 2012-09-13
CN103403845A (zh) 2013-11-20
KR20140051141A (ko) 2014-04-30
TWI527110B (zh) 2016-03-21
TW201241913A (en) 2012-10-16
US20140001145A1 (en) 2014-01-02
JP2012199521A (ja) 2012-10-18
CN103403845B (zh) 2016-08-10
JP5869368B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
KR101674037B1 (ko) 커패시터 구조의 형성 방법 및 이 방법에 사용되는 실리콘 에칭액
KR101941910B1 (ko) 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트
US7192910B2 (en) Cleaning solutions and etchants and methods for using same
WO2004100245A1 (en) Removal of post-etch residues in semiconductor processing
JP5873270B2 (ja) エッチング方法、これに用いられるシリコンエッチング液、及び半導体基板製品の製造方法
JP2002543272A (ja) 半導体デバイス用の、有機残留物およびプラズマエッチングされた残留物を洗浄するための組成物
KR102003235B1 (ko) 커패시터 구조의 형성 방법 및 이것에 사용되는 실리콘 에칭액
CN102484056A (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
JP6151384B2 (ja) 半導体基板製品の製造方法及びこれに利用されるエッチング方法
KR20130114083A (ko) 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법
JP2012227291A (ja) 洗浄組成物、これを用いた洗浄方法及び半導体素子の製造方法
US10593559B2 (en) Etching process in capacitor process of DRAM using a liquid etchant composition
CN102598220A (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
JP5839858B2 (ja) エッチング方法、半導体基板製品の製造方法、及びこれらに用いられるシリコンエッチング液
JP2013153074A (ja) キャパシタ形成方法
CN103098181A (zh) 用于抑制微细结构体的图案倒塌的处理液和使用其的微细结构体的制造方法
CN102640264A (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
KR20220081149A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법
JP2013175719A (ja) キャパシタ形成方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant