KR20130114083A - 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법 - Google Patents

실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20130114083A
KR20130114083A KR1020137004129A KR20137004129A KR20130114083A KR 20130114083 A KR20130114083 A KR 20130114083A KR 1020137004129 A KR1020137004129 A KR 1020137004129A KR 20137004129 A KR20137004129 A KR 20137004129A KR 20130114083 A KR20130114083 A KR 20130114083A
Authority
KR
South Korea
Prior art keywords
etching
silicon
dummy gate
transistor
weight
Prior art date
Application number
KR1020137004129A
Other languages
English (en)
Inventor
켄지 시마다
히로시 마츠나가
Original Assignee
미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 filed Critical 미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Publication of KR20130114083A publication Critical patent/KR20130114083A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 실리콘으로 이루어진 더미 게이트를 제거하여 알루미늄 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 알루미늄 금속 게이트로 이루어진 적층체를 갖는 트랜지스터를 제조하는 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 상기 실리콘으로 이루어진 더미 게이트를 선택적으로 에칭하는 에칭액, 및 이를 이용한 트랜지스터의 제조 방법을 제공한다. 상기한 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)으로 표시되는 다가 알코올로부터 선택되는 적어도 1종을 5~50중량%, 그리고 물을 40~94.9중량%로 함유하는 실리콘 에칭액과, 이것을 이용한 트랜지스터의 제조 방법이다.

Description

실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법{SILICON ETCHANT AND METHOD FOR PRODUCING TRANSISTOR BY USING SAME}
본 발명은, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층된 더미 게이트 적층체를 갖는 구조체를 이용하며, 상기 더미 게이트를 알루미늄 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 상기 실리콘으로 이루어진 더미 게이트를 선택적으로 에칭하는 에칭액 및 이를 이용한 트랜지스터의 제조 방법에 관한 것이다.
지금까지 반도체는 트랜지스터의 게이트 길이, 게이트 두께를 축소시키는 이른바 미세화를 통해, 성능, 비용, 소비전력을 향상시켜 왔다. 그러나, 오늘날 요구되는 미세화를 달성하고자 한다면, 산화 실리콘을 이용하는 종래의 게이트 절연막에서는 게이트 두께가 너무 얇아져서, 터널 전류에 기인한 누설 전류가 증대되고, 소비전력이 커진다. 이에 더하여 최근, 반도체 소자가 사용되는 기기로, 휴대전화나 노트형 퍼스널컴퓨터, 휴대형 음악 플레이어 등 소지하고 다니면서 사용하는 것이 많아졌다. 이 경우, 전력은 충전지로부터 공급되는 경우가 많으므로, 장시간 사용을 목표로 하여 반도체 소자에는 저소비 전력이 요구되고 있다. 이에, 대기(待機) 중인 누설 전류를 감소시킬 목적으로, 트랜지스터를 구성하는 절연재료와 게이트 전극의 조합으로서, 종래부터 이용되고 있는 산화 실리콘과 다결정 실리콘 대신에 고유전 재료와 금속 게이트를 이용하는 기술이 고안되었다. 이때, 선택되는 금속 중 하나로 알루미늄을 들 수 있다(특허문헌 1).
상기 고유전 재료와 금속 게이트의 제조 방법으로는 다양한 방법이 제안되었으며, 방법 중 하나로서, 고유전 재료와 다결정 실리콘의 조합으로 트랜지스터 형상을 제작한 다음에, 다결정 실리콘을 제거하여 금속 게이트로 교체하는, 게이트 라스트(gate-last)라 불리는 방법이 있다(비특허문헌 1). 도 1에 고유전 재료를 이용한 반도체 소자에 있어서의 다결정 실리콘 제거 전의 트랜지스터의 일부를 단면 모식도로 나타내었다. 이 다결정 실리콘을 에칭하는 경우, 상기 다결정 실리콘 주위에는 알루미늄, 층간절연막, 사이드월 및 고유전 재료막이 존재하는데, 이들은 에칭하면 안 되는 부위이다. 따라서, 알루미늄, 층간절연막, 사이드월 및 고유전 재료를 에칭하지 않고, 다결정 실리콘을 에칭하는 기술이 필요해진다.
다결정 실리콘을 에칭하는 방법으로서 드라이 에칭이 알려져 있다(특허문헌 1). 그러나, 드라이 에칭은 알루미늄이나 층간절연막도 에칭하기 때문에, 알루미늄과 층간절연막 위에 포토레지스트 등의 보호막을 마련할 필요가 있다. 보호막을 마련하면 제조 공정이 복잡해져, 수율의 저하, 제조비용의 증대를 초래할 우려가 있다. 그리고, 포토레지스트를 제거하기 위해 행해지는 에싱(ashing) 처리는, 알루미늄과 층간절연막에 데미지를 주기 때문에, 트랜지스터의 성능 저하가 우려된다. 또한, 통상, 미소한 실리콘 잔여물을 방지할 목적으로 실리콘의 단위시간 당 에칭량(이후, 에칭률이라고도 함)으로부터 계산되는 에칭 처리 시간보다 긴 시간 에칭하는 오버 에칭이 행해진다. 드라이 에칭은 오버 에칭시 실리콘의 에칭 후에 노출된 고유전 재료를 에칭하거나, 변질시키기 때문에, 트랜지스터의 성능이 저하되는 경우가 있다.
실리콘을 웨트 에칭법으로 에칭하는 세정액으로서 여러 가지 알칼리성 세정액이 알려져 있다(비특허문헌 2). 그러나, 이 세정액은 다결정 실리콘뿐만 아니라 알루미늄까지 에칭해 버린다(비교예 1을 참조).
알루미늄을 에칭하는 일 없이 실리콘을 에칭하는 기술로서, 수산화테트라메틸암모늄에 실리콘을 용해한 실리콘의 이방성 에칭액이 제안되어 있다(특허문헌 2). 그러나, 이 기술은 고온에서 사용할 것을 전제로 하고 있다는 점에서, 최근, 웨트 에칭에 있어서 파티클을 억제하기 위해 반도체 제조에서 통상 이용되는 1매씩 실리콘 웨이퍼를 세정하는 매엽 세정 장치를 이용한 경우, 안정된 에칭 능력을 제공할 수 없다. 매엽 세정 장치에서 사용할 수 있는 온도에서 이용한 경우, 실리콘의 에칭률이 너무 작기 때문에, 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없다. 또한, 온도가 내려간 경우에 침전이 발생한다는 점에서, 반도체의 트랜지스터부와 같이 미소한 파티클의 잔존 조차 허용할 수 없는 공정에는 사용할 수 없다. 또한, 이 기술은 알루미늄의 에칭이 조금도 허용되지 않는 반도체의 트랜지스터 형성 공정에 적용하기에는 충분하지 않다(비교예 2를 참조).
알루미늄이나 알루미늄 합금을 에칭하는 일 없이 실리콘만을 선택적으로 이방성 에칭할 수 있는 에칭제 조성물로서 알칼리 수용액에 환원성 화합물과 방식제를 첨가한 알칼리계 에칭제 조성물이 제안되어 있다(특허문헌 3). 그러나, 이 기술은 알루미늄의 에칭률이 너무 크기 때문에, 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없다(비교예 3을 참조).
알루미늄의 에칭을 억제하여, 염소를 제거하는 기술로서 제4급 암모늄수산화물, 당류 또는 당알코올을 함유하는 수용액이 제안되어 있다(특허문헌 4). 그러나, 특허문헌 4는 염소의 제거라는 관점에서 알루미늄의 에칭을 방지하는 것에 대한 것으로서, 상기 알칼리성 박리액의 실리콘의 에칭 능력에 대해서 언급되어 있지 않다. 즉, 특허문헌 4는 알루미늄막을 에칭하지 않고 실리콘을 에칭하는 것을 목적으로 하는 본 발명과는 상이한 기술사상이다. 또한, 특허문헌 4에 개시되어 있는 수용액의 실리콘 에칭률은 너무 작기 때문에, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없다(비교예 4를 참조).
또한, 알루미늄의 에칭을 억제하여, 접착필름의 접착력을 약화시키는 박리액이 제안되어 있다(특허문헌 5). 그러나, 특허문헌 5는 접착필름의 접착력을 약화시키는 능력을 저해하지 않는다는 관점에서 알루미늄의 에칭을 방지하는 알칼리성 박리액을 제안하고 있으며, 상기 알칼리성 박리액의 실리콘 에칭 능력에 대해 언급하고 있지 않다. 따라서, 특허문헌 5는 알루미늄막을 에칭하지 않고 실리콘을 에칭하는 것을 목적으로 하는 본 발명과는 상이한 기술이다. 뿐만 아니라, 특허문헌 5에서 사용 가능한 박리액은, 알칼리성을 나타내는 용액이라면 특별히 한정되지 않는다고 개시되어 있다. 그러나, 실리콘의 에칭에 사용할 수 있는 알칼리성을 나타내는 화합물은 한정된다. 즉, 특허문헌 5를 바탕으로 본 발명에 적합한 화합물을 쉽게 유추해 낼 수는 없다(비교예 5를 참조).
알루미늄의 에칭을 억제하여, 폴리이미드 배향막을 제거하는 기술로서 제4급 암모늄수산화물, 트리알킬아민, 알코올 또는 알킬에테르를 함유하는 수용액이 제안되어 있다(특허문헌 6). 그러나, 이 세정액은 실리콘의 에칭 능력이 작으므로, 본 목적으로는 사용할 수 없다(비교예 6을 참조).
이에, 실리콘으로 이루어진 더미 게이트를 제거하여 알루미늄 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 알루미늄 금속 게이트로 이루어진 적층체를 갖는 트랜지스터를 제조하는 방법에 있어서, 상기 더미 게이트를 선택적으로 제거하는 에칭액이 크게 요구되고 있다.
미국특허 제7316949호 명세서 일본특허공개 H4-370932호 공보 일본특허공개 2007-214456호 공보 일본특허공개 H04-48633호 공보 일본특허공개 2005-229053호 공보 일본특허공개 2006-8932호 공보
응용물리 76, 9, 2007, p.1006 마이크로 머신/MEMS 기술대전 2003, p.111
본 발명은, 실리콘으로 이루어진 더미 게이트를 제거하여 알루미늄 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 알루미늄 금속 게이트로 이루어진 적층체를 갖는 트랜지스터를 제조하는 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 상기 실리콘으로 이루어진 더미 게이트를 선택적으로 에칭하는 에칭액, 및 이를 이용한 트랜지스터의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위해 예의 연구를 거듭한 결과, 실리콘으로 이루어진 더미 게이트의 에칭에 대하여 특정 실리콘 에칭액을 이용함으로써, 그 목적을 달성할 수 있다는 것을 발견하였다. 본 발명은, 이러한 지견에 기초하여 완성한 것이다. 즉, 본 발명의 요지는 다음과 같다.
1. 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층된 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간절연막을 갖는 구조체를 이용하며, 상기 더미 게이트를 알루미늄 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)으로 표시되는 다가 알코올로부터 선택되는 적어도 1종을 5~50중량%, 그리고 물을 40~94.9중량%로 함유하는 실리콘 에칭액.
H2N-(CH2CH2NH)m-H …(1)
(m은 2~5의 정수이다.)
H-(CH(OH))n-H …(2)
(n은 3~6의 정수이다.)
2. 디아민 및 일반식(1)으로 표시되는 폴리아민이, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, 디에틸렌트리아민 및 트리에틸렌테트라민으로부터 선택되는 적어도 1종인 상기 1에 기재된 실리콘 에칭액.
3. 일반식(2)으로 표시되는 다가 알코올이, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨로부터 선택되는 적어도 1종인 상기 1에 기재된 실리콘 에칭액.
4. 고유전 재료막을 형성하는 고유전 재료가, HfO2, HfSiO, HfSiON, HfLaO, HfLaON, HfTiSiON, HfAlSiON, HfZrO 또는 Al2O3인 상기 1에 기재된 실리콘 에칭액.
5. 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층된 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간절연막을 갖는 구조체를 이용하고, 이하의 공정(I)을 가지면서, 상기 더미 게이트를 알루미늄 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법.
공정(I) 실리콘을, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)으로 표시되는 다가 알코올로부터 선택되는 적어도 1종을 5~50중량%, 그리고 물을 40~94.9중량%로 함유하는 에칭액을 이용하여 에칭하는 공정.
H2N-(CH2CH2NH)m-H …(1)
(m은 2~5의 정수이다.)
H-(CH(OH))n-H …(2)
(n은 3~6의 정수이다.)
6. 고유전 재료막을 형성하는 고유전 재료가, HfO2, HfSiO, HfSiON, HfLaO, HfLaON, HfTiSiON, HfAlSiON, HfZrO 또는 Al2O3인 상기 5에 기재된 트랜지스터의 제조 방법.
7. 디아민 및 일반식(1)으로 표시되는 폴리아민이, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, 디에틸렌트리아민 및 트리에틸렌테트라민으로부터 선택되는 적어도 1종인 상기 5에 기재된 트랜지스터의 제조 방법.
8. 일반식(2)으로 표시되는 다가 알코올이, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨로부터 선택되는 적어도 1종인 상기 5에 기재된 트랜지스터의 제조 방법.
본 발명에 따르면, 실리콘으로 이루어진 더미 게이트를 제거하여 알루미늄 금속 게이트로 교체하는 방법으로, 적어도 고유전 재료막과 알루미늄 금속 게이트로 이루어진 적층체를 갖는 트랜지스터를 제조하는 방법에 있어서, 실리콘을 선택적으로 제거할 수 있게 되므로, 고정도(高精度), 고품질의 트랜지스터를 수율 좋게 제조할 수 있다.
도 1은, 실리콘 제거 전의 고유전 재료를 이용한 트랜지스터의 단면도이다.
[실리콘 에칭액]
본 발명의 실리콘 에칭액은, 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층된 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간절연막을 갖는 구조체를 이용하며, 상기 더미 게이트를 알루미늄 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되는 것으로서, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)으로 표시되는 다가 알코올로부터 선택되는 적어도 1종을 5~50중량%, 그리고 물을 40~94.9중량%로 함유하는 액이다.
H2N-(CH2CH2NH)m-H …(1)
(m은 2~5의 정수이다.)
H-(CH(OH))n-H …(2)
(n은 3~6의 정수이다.)
본 발명에서 이용되는 알칼리 화합물은, 실리콘을 에칭하는 것으로, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종의 화합물이다. 본 발명의 실리콘 에칭액에 포함되는 디아민으로는, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민 등을 바람직하게 들 수 있고, 일반식(1)으로 표시되는 폴리아민으로는, 디에틸렌트리아민 및 트리에틸렌테트라민 등을 바람직하게 들 수 있다.
에칭액 중의 알칼리 화합물의 농도는, 통상 0.1~40중량%이고, 바람직하게는 0.2~40중량%로, 보다 바람직하게는 0.3~30중량%이다.
본 발명의 실리콘 에칭액에 있어서의 다가 알코올은, 일반식(2)으로 표시되는 화합물로부터 선택되는 1종 이상이다. 일반식(2)으로 표시되는 다가 알코올의 바람직한 구체예로는, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨이다.
에칭액 중의 다가 알코올의 농도는, 통상 5~50중량%이고, 바람직하게는 6~40중량%이고, 보다 바람직하게는 7~30중량%이다. 다가 알코올의 농도가 5중량% 이상이면, 알루미늄의 부식방지 효과를 충분히 얻을 수 있다. 한편, 다가 알코올의 농도가 50중량% 이하이면, 실리콘 에칭 능력은 충분해진다.
본 발명의 실리콘 에칭액에는, 필요하다면 본 발명의 목적을 손상시키지 않는 범위에서 종래부터 에칭액에 사용되고 있는 계면활성제나 방식제와 같은 첨가제를 배합할 수도 있다.
≪구조체≫
본 발명의 실리콘 에칭액은, 기판 상에, 고유전 재료막, 및 실리콘으로 이루어진 더미 게이트를 포함하는 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간절연막을 갖는 구조체의, 실리콘으로 이루어진 더미 게이트의 에칭에 이용된다. 여기서, 도 1에, 본 발명의 에칭액에 의해 에칭되는 더미 게이트를 갖는 구조체의 단면도를 나타낸다. 도 1에 나타낸 구조체는, 기판(7) 상에, 고유전 재료막(2)과 실리콘으로 이루어진 더미 게이트(1)가 적층된 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월(3), 및 상기 사이드월(3)을 덮도록 마련되는 층간절연막(4)을 갖는 구조체다.
도 1에는 도시되어 있지 않지만, 구조체에는, 이미 더미 게이트(1)가 알루미늄 금속 게이트로 교체된 개소(부분)가 있어도 된다. 여기서, 알루미늄 금속 게이트는, 알루미늄 금속을 함유하는 금속 게이트를 말하는데, 상기 금속 게이트가 100% 알루미늄으로 형성되어 있지 않아도 되고, 본 발명의 효과를 유효적으로 얻는 관점으로부터는, 알루미늄의 함유량이 50% 이상인 것이 바람직하다. 또한, 모든 더미 게이트를 알루미늄 금속 게이트로 교체해도 되고, 그 일부를 교체하는 것이어도 된다. 본 발명에서는, 트랜지스터의 일부 부위에 알루미늄이 사용되고 있다면, 그 부위를 에칭하는 일 없이, 더미 게이트를 형성하는 실리콘을 선택적으로 에칭한다는 본 발명의 효과를 얻을 수 있기 때문이다.
또한, 도 1에는 이온 주입 등의 방법에 의해 형성할 수 있는 소스/드레인(6), 아이솔레이션(5)이 도시되어 있는데, 통상 고유전 재료막(2)은, 소스/드레인(6) 사이를 덮도록, 기판(7)의 표면 상에 마련된다.
본 발명의 에칭액을 이용할 수 있는 구조체에서, 기판(7)에 이용되는 기판재료로는, 실리콘, 비정질 실리콘, 폴리실리콘, 유리 등을 바람직하게 들 수 있고, 금속 게이트 등에 이용되는 배선재료로는, 적어도 알루미늄이 이용되고 있으며, 알루미늄 이외의 재료, 예를 들면 구리, 텅스텐, 티타늄-텅스텐, 알루미늄, 알루미늄 합금, 크롬, 크롬 합금 등의 배선재료가 이용되고 있어도 된다.
또한, 층간절연막(4)에 이용되는 재료로는, 고밀도 플라즈마 화학기상법에 의한 산화 실리콘막(HDP), 테트라에톡시실란(TEOS), Boron Phosphor Silicate Glass(BPSG) 등이 바람직하게 사용되고, 사이드월(3)에 이용되는 재료로는, 질화 실리콘(SiN) 등이 바람직하게 사용되고, 고유전 재료로는, HfO2, Al2O3, 혹은 이들에 규소원자 및/또는 질소원자 및/또는 La, Ti, Zr 등의 금속을 포함하는 재료가 바람직하게 사용된다. 층간절연막(4), 사이드월(3), 고유전 재료막(2)에 사용되는 재료는, 이것으로 한정되는 것은 아니다.
도 1로부터 알 수 있는 바와 같이, 본 발명의 실리콘 에칭액은, 실리콘으로 이루어진 더미 게이트(1)를 에칭할 때에는, 우선 상기 구조체의 알루미늄 금속 게이트(도시생략), 층간절연막(4) 및 사이드월(3)에 접하게 된다. 그리고, 상기 더미 게이트(1)의 에칭을 진행하면, 상기 더미 게이트(1)의 아래부터 고유전 재료막(2)이 노출되기 때문에, 상기 고유전 재료막(2)에 접하게 된다. 이와 같은 상황 하에, 본 발명의 실리콘 에칭액은, 알루미늄 금속 게이트(도시생략), 층간절연막(4), 사이드월(3), 그리고 고유전 재료막(2)을 에칭하지 않고, 실리콘으로 이루어진 더미 게이트(1)를 선택적으로 에칭하는 특성을 가지므로, 트랜지스터의 각 부위의 손상을 방지하여, 고정도, 고품질의 트랜지스터를 수율 좋게 제조할 수 있게 한다.
≪더미 게이트의 에칭≫
본 발명의 실리콘 에칭액의 사용 온도, 즉, 더미 게이트의 에칭시의 온도는, 통상 20~80℃ 정도의 범위이고, 바람직하게는 20~70℃이고, 보다 바람직하게는 20~60℃로, 에칭의 조건이나 사용되는 기판의 재료에 따라 적당히 선택하면 된다.
본 발명의 실리콘 에칭액에 의한 처리 시간, 즉, 더미 게이트의 에칭시간은, 통상 0.1~10분 정도의 범위이고, 바람직하게는 0.2~8분이고, 보다 바람직하게는 0.3~5분으로, 에칭의 조건이나 사용되는 기판의 재료에 따라 적당히 선택하면 된다.
[트랜지스터의 제조 방법]
본 발명의 트랜지스터의 제조 방법은, 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층된 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간절연막을 갖는 구조체를 이용하고, 실리콘을, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)으로 표시되는 다가 알코올로부터 선택되는 적어도 1종을 5~50중량%, 그리고 물을 40~94.9중량%로 함유하는 에칭액, 즉, 본 발명의 에칭액을 이용하여 에칭하는 공정을 가지며, 또한 상기 더미 게이트를 알루미늄 금속 게이트로 교체하는 것을 특징으로 하는 것이다.
H2N-(CH2CH2NH)m-H …(1)
(m은 2~5의 정수이다.)
H-(CH(OH))n-H …(2)
(n은 3~6의 정수이다.)
본 발명의 트랜지스터의 제조 방법에서, 구조체, 에칭액은, 상기한 바와 같다. 또한, 본 발명의 에칭액을 이용했을 때의 사용 온도, 처리 시간 역시 상기한 바와 같다.
본 발명의 에칭액을 이용한 에칭 공정에서는, 필요에 따라 초음파를 병용할 수 있다. 또한, 본 발명의 제조 방법에 의해, 기판 상의 에칭 잔사를 제거한 후의 린스액으로는, 알코올과 같은 유기용제를 사용할 필요는 없으며, 물로 린스하는 것 만으로도 충분하다.
≪기타 공정≫
본 발명의 트랜지스터의 제조 방법은, 상기한 본 발명의 에칭액을 이용한 에칭 공정을 갖는다면 특별한 제한되지 않으며, 본 발명의 바람직한 트랜지스터의 제조 방법의 일 태양으로는, 공정(A) 기판 상에 고유전 재료막을 형성하는 공정, 공정(B) 상기 고유전 재료막 상에 실리콘으로 이루어진 더미 게이트를 형성하며, 고유전 재료막 및 더미 게이트를 포함하는 적층체를 형성하는 공정, 공정(C) 상기 적층체의 측면을 덮도록 사이드월을 형성하는 공정, 공정(D) 상기 사이드월을 덮도록 층간절연막을 형성하는 공정, 공정(E) 실리콘 자연산화막의 에칭 공정, 공정(l) 상기한 본 발명의 에칭액을 이용한 더미 게이트의 에칭 공정, 및 공정(F) 상기 고유전 재료막 상에 알루미늄 금속 게이트를 형성하며, 고유전 재료막 및 알루미늄 금속 게이트를 포함하는 적층체로 하는 공정을 순서대로 갖는 제조 방법을 들 수 있다. 상기 공정(A)~(F)에 대해서는, 특별한 제한 없이, 트랜지스터를 제조하는 방법에 있어서의, 각 공정에서 일반적으로 채용되는 방법에 준하면 된다.
<실리콘 자연산화막의 에칭(공정(E))>
도 1에 나타낸 바와 같이, 더미 게이트(1)는 다결정 실리콘 등의 실리콘 재료로 이루어지는데, 상기 실리콘 재료는 트랜지스터의 제조 과정에서 공기와 접촉하기 때문에, 그 표면이 자연산화되어, 실리콘 자연산화막이 형성되는 경우가 있다. 이에, 본 발명의 제조 방법에서는, 본 발명의 에칭액을 이용한 더미 게이트(1)를 에칭 공정(공정(1)) 전에, 실리콘 자연산화막(6)을 미리 에칭하는 것이 바람직하다. 이와 같은 공정을 가짐으로써, 본 발명의 에칭액을 이용한 더미 게이트의 에칭 공정이 효율적으로 행해지게 되므로, 고정도, 고품질의 트랜지스터를 수율 좋게 제조할 수 있게 된다.
본 공정(E)에서 실리콘 자연산화막을 에칭할 때에는, 종래 관용되는, 예를 들면 플루오르화수소산 등의 플루오르 화합물을 포함하는 에칭액 등을 이용할 수 있다. 또한, 본 공정(E)에서는, 구조체의 알루미늄 금속 게이트(도시생략), 층간절연막(4) 및 사이드월(3)에 닿기 때문에, 이들 부위를 손상시키지 않도록, 즉, 실리콘 자연산화막을 선택적으로 에칭하는 성능을 갖는 에칭액을 이용하는 것이 바람직하다. 그러한 에칭액으로는, 0.01~8중량%의 플루오르 화합물, 20~90중량%의 수용성 유기용매 및 물을 함유하는 에칭액을 이용하는 것이 바람직하다.
플루오르 화합물의 바람직한 구체예는, 플루오르화수소산, 플루오르화암모늄, 산성 플루오르화암모늄이다. 보다 바람직하게는 플루오르화암모늄, 산성 플루오르화암모늄이다. 본 발명에서, 이들 플루오르 화합물은, 단독 또는 2종 이상을 조합하여 배합할 수 있다.
수용성 유기용매로는, 바람직하게는 에탄올, 2-프로판올, 에틸렌글리콜, 디에틸렌글리콜 등의 알코올류; 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노부틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노프로필에테르 등의 글리콜에테르류; N,N-디메틸포름아미드, N,N-디메틸아세트아미드, N-메틸-2-피롤리돈 등의 아미드류; 디메틸설폭사이드 등을 바람직하게 들 수 있다. 이들 수용성 유기용매는, 단독으로 이용할 수도 있고 2종류 이상을 조합하여 이용할 수도 있다.
또한, 본 공정(E)에 이용되는 에칭액에는, 염산, 질산, 황산, 인산 등의 무기산; 아세트산, 프로피온산, 옥살산, 메탄설폰산 등의 유기산을, 5중량% 이하 정도의 범위로 첨가할 수도 있다. 이들 산은, 단독으로 이용할 수도 있고 2종류 이상을 조합하여 이용할 수도 있다.
≪트랜지스터≫
본 발명의 제조 방법을 통해 얻어지는 트랜지스터는, 기판(7) 상에, 적어도 고유전 재료막(2)과 알루미늄 금속 게이트(도시생략)가 적층되어 이루어지는 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월(3), 상기 사이드월(3)을 덮도록 마련되는 층간절연막(4)을 갖는 것, 즉, 본 발명의 에칭액에 의해 에칭하는 공정에 제공되는 도 1에 나타낸 구조체에 있어서, 더미 게이트(1)를 알루미늄 금속 게이트로 교체한 것이다. 또한, 도 1에 나타낸 바와 같이, 본 발명의 제조 방법을 통해 얻어지는 트랜지스터는, 소스/드레인(6) 및 아이솔레이션(5)을 갖고 있으며, 고유전 재료막(2)은, 상기 소스/드레인(6) 사이를 덮도록, 기판(7)의 표면 상에 마련되어 있다.
본 발명의 제조 방법에 의해 제조할 수 있는 트랜지스터에 있어서, 기판(7)에 이용되는 기판재료, 층간절연막(4)에 이용되는 재료, 사이드월(3)에 이용되는 재료로는, 상기 구조체에서의 기판(7)에 이용되는 기판재료, 층간절연막(4)에 이용되는 재료, 사이드월(3)에 이용되는 재료와 동일하다.
또한, 본 발명의 제조 방법을 통해 얻어지는 트랜지스터는, 트랜지스터가 통상 갖는 부위, 예를 들면 배리어층이나 절연막 등을 갖고 있을 수도 있다. 배리어층을 형성하는 배리어 재료로는, 티타늄, 질화티탄, 탄탈, 질화탄탈 등을 바람직하게 들 수 있고, 절연막을 형성하는 절연재료로는, 산화 실리콘, 질화 실리콘, 탄화 실리콘 및 이들의 유도체 등을 바람직하게 들 수 있다.
고유전 재료막(2)과 알루미늄 금속 게이트(도시생략)가 적층되어 이루어지는 적층체에서, 상기 알루미늄 금속 게이트를 형성하는 금속 이외의 금속재료로 이루어진 금속 게이트가 추가로 적층되거나, 예를 들면 특성 제어막이라 하는 기능을 갖는 층이 적층되어 있을 수도 있다. 또한, 반도체 재료로는, 갈륨-비소, 갈륨-인, 인듐-인 등의 화합물 반도체나, 크롬 산화물 등의 산화물 반도체 등을 바람직하게 들 수 있다.
본 발명의 제조 방법을 통해 얻어지는 트랜지스터는, 고정도, 고품질의 트랜지스터이다.
(실시예)
다음에, 본 발명을 실시예를 통해, 더욱 상세하게 설명하지만, 본 발명은, 이 예에 의해 한정되는 것은 전혀 아니다.
평가 방법
측정기기;
형광 X선 분석: 형SII NanoTechnology Inc.제, SEA1200VX를 이용하여 측정하였다.
SEM 관찰: Hitachi High-Technologies Corporation제, 초고분해능 전계방출형 주사 전자현미경 S-5500을 이용하여 관찰하였다.
FIB 가공: Hitachi High-Technologies Corporation제, 집속 이온빔 가공 장치 FB-2100을 이용하여 가공하였다.
STEM 관찰: Hitachi High-Technologies Corporation제, 주사투과 전자현미경 HD-2300을 이용하여 관찰하였다.
판정;
(실리콘으로 이루어진 더미 게이트(1)의 에칭 상태)
○: 더미 게이트(1)가 완전히 에칭되었다.
×: 더미 게이트(1)의 에칭이 불충분하였다.
(알루미늄의 방식 능력 평가)
○: 알루미늄의 에칭률이 1nm/min 미만이었다.
×: 알루미늄의 에칭률이 1nm/min 이상이었다.
실시예 1~48
에칭액의 알루미늄에 대한 방식 능력을 알아보기 위하여, 이하에 설명하는 방법을 이용하였다. 기판이 되는 실리콘 웨이퍼 상에 PVD에 의해 알루미늄막 1000Å를 퇴적시켰다. 이 알루미늄막을 표 2에 나타낸 에칭액에 25℃, 30분간 침지하고, 침지 전후의 막두께를 형광 X선 분석계로 측정하여, 에칭액에 의한 알루미늄막의 에칭량을 산출하였다. 산출된 에칭량과 침지시간으로부터 에칭률을 계산하고, 알루미늄의 에칭률이 1nm/min 미만인 경우 에칭액의 알루미늄에 대한 방식 능력이 있는 것으로 판단하였다.
다음에, 에칭액의 실리콘에 대한 에칭 능력과 고유전 재료막, 사이드월, 및 층간절연막에 대한 방식 능력의 시험방법을 설명한다. 기판으로 실리콘 웨이퍼를 채용하고, 상기 실리콘 웨이퍼 상에 트랜지스터 구조를 가지며, 상기 트랜지스터 구조가 표 1에 나타낸 1A~1I인, 도 1에 나타내는 바와 같은 단면도의 구조체를 준비하였다. 각 실시예에 대하여, 표 3에 나타낸 구조체를 이용하고, 실리콘으로 이루어진 더미 게이트(1)의 표면에 존재하는 실리콘 자연산화막을 제거하기 위하여, 0.05중량% 플루오르화수소산의 에칭액에, 25℃, 2분간 침지하고, 초순수에 의한 린스, 건조 질소가스 분사에 의한 건조를 행하였다. 그 후, 표 3에 나타낸 에칭액(각 에칭액의 조성은 표 2를 참조)에 소정의 온도, 시간으로 침지하고, 초순수에 의한 린스, 건조 질소가스 분사에 의한 건조를 행하였다.
에칭 후의 트랜지스터 단면을 SEM으로 관찰함으로써, 실리콘으로 이루어진 더미 게이트(1), 사이드월(3) 및 층간절연막(4)의 상태를 판단하였다.
고유전 재료막(2)은 실리콘으로 이루어진 더미 게이트(1)로 덮여 있다. 따라서, 실리콘으로 이루어진 더미 게이트(1)가 에칭액에 의해 제거되면, 상기 에칭액이 고유전 재료막(2)과 접촉되며, 따라서, 상기 고유전 재료막(2)의 상태를 관찰함으로써 에칭액에 의한 고유전 재료막으로의 데미지를 판단할 수 있다. 이에, 실리콘으로 이루어진 더미 게이트(1)가 에칭된 경우에 한해. 에칭 후의 트랜지스터를, FIB를 이용하여 200nm 이하의 두께로 박막화 가공하고, STEM으로 관찰함으로써, 고유전 재료막(2)의 상태를 판단하였다.
표 2에 나타낸 에칭액의 경우에는, 침지 후, 사이드월(3), 층간절연막(4) 및 고유전 재료막(2)이 에칭되지 않는 것을 확인하였다. 따라서, 표 3과 표 5에 실리콘으로 이루어진 더미 게이트(1)의 상태와 알루미늄의 에칭률 평가 결과를 나타내었다.
표 2에 나타낸 에칭액을 본 발명의 제조 방법에 적용한 실시예 1~48에서는, 표 3에 나타낸 바와 같이, 알루미늄의 에칭률은 1nm/min 미만이며, 실리콘으로 이루어진 더미 게이트(1)가 선택적으로 에칭되어져 있음을 알 수 있다.
비교예 1
트랜지스터 구조(1D)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 비특허문헌 2에 기재된 수산화테트라메틸암모늄의 2중량% 수용액(표 4, 에칭액(4A))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭 능력이 부족했었고, 알루미늄의 에칭률이 1nm/min 이상이었다. 이를 통해, 비특허문헌 2에 기재된 에칭액은, 본 발명의 대상인 고유전 재료와 알루미늄을 함유하는 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 2
트랜지스터 구조(1B)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 특허문헌 2에 기재된 수산화테트라메틸암모늄 0.5중량%와 실리콘 0.1중량%를 포함하는 수용액(표 4, 에칭액(4B))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 알루미늄의 에칭률은 1nm/min 미만이었지만, 실리콘으로 이루어진 더미 게이트(1)의 에칭 능력이 부족했었다. 이를 통해, 특허문헌 2에 기재된 에칭액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 3
트랜지스터 구조(1C)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 특허문헌 3에 기재된 수산화테트라메틸암모늄 10중량%와 하이드록실아민 10중량%와 솔비톨 5중량%의 수용액(표 4, 에칭액(4C))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)는 에칭되어 있었지만, 알루미늄의 에칭률은 1nm/min 이상이었다. 이를 통해, 특허문헌 3에 기재된 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 4
트랜지스터 구조(1G)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 특허문헌 4에 기재된 수산화테트라메틸암모늄 2.4중량%와 솔비톨 5중량%의 수용액(표 4, 에칭액(4D))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭 능력이 부족했었고, 알루미늄의 에칭률은 1nm/min 이상이었다. 이를 통해, 특허문헌 4에 기재된 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 5
트랜지스터 구조(1E)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 특허문헌 5에 기재된 헥사메틸렌디아민(1,6-헥산디아민) 5중량%와 솔비톨 30중량%의 수용액(표 4, 에칭액(4E))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 알루미늄의 에칭률은 1nm/min 미만이었지만, 실리콘으로 이루어진 더미 게이트(1)의 에칭 능력은 부족했었다. 이를 통해, 특허문헌 5에 기재된 박리액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 6
트랜지스터 구조(1I)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 특허문헌 6에 기재된 수산화테트라메틸암모늄 4중량%와 트리메틸아민 0.01중량%와 프로필렌글리콜 80중량%와 글리세린 4중량%의 수용액(표 4, 에칭액(4F))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 알루미늄의 에칭률은 1nm/min 미만이었지만, 실리콘으로 이루어진 더미 게이트(1)의 에칭 능력은 부족했었다. 이를 통해, 특허문헌 6에 기재된 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 7
트랜지스터 구조(1F)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 1,3-프로판디아민 0.5중량%의 수용액(표 4, 에칭액(4G))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)의 에칭 능력이 부족했었고, 알루미늄의 에칭률은 1nm/min 이상이었다. 이를 통해, 알칼리 화합물 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 8
트랜지스터 구조(1H)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 솔비톨 10중량%의 수용액(표 4, 에칭액(4H))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 알루미늄의 에칭률은 1nm/min 미만이었지만, 실리콘으로 이루어진 더미 게이트(1)의 에칭 능력이 부족했었다. 이를 통해, 다가 알코올 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 9
트랜지스터 구조(1A)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 1,3-프로판디아민 5중량%와 이노시톨 10중량%의 수용액(표 4, 에칭액(4I))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)는 에칭되어 있었지만, 알루미늄의 에칭률은 1nm/min 이상이었다. 이를 통해, 알칼리 화합물과 환상 다가 알코올의 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
비교예 10
트랜지스터 구조(1A)를 갖는 구조체를 이용하여, 실시예 1에 나타낸 플루오르화수소산 처리를 행한 후, 에칭액(2G) 대신에 1,3-프로판디아민 5중량%와 수크로오스 10중량%의 수용액(표 4, 에칭액(4J))을 이용하여 에칭 처리를 행한 결과, 표 5에 나타낸 바와 같이, 실리콘으로 이루어진 더미 게이트(1)는 에칭되어 있었지만, 알루미늄의 에칭률이 1nm/min 이상이었다. 이를 통해, 알칼리 화합물과 비환원당의 수용액은, 본 발명의 대상인 고유전 재료와 금속 게이트를 포함한 트랜지스터 형성 공정에서의 실리콘 에칭에는 사용할 수 없음을 알 수 있다.
Figure pct00001
HDP: 고밀도 플라즈마 화학법에 의한 산화실리콘막
TEOS: 테트라에톡시실란
BPSG:Boron Phosphor Silicate Glass
Figure pct00002
Figure pct00003
Figure pct00004
Figure pct00005
(산업상 이용가능성)
본 발명의 에칭액을 사용함으로써, 알루미늄 금속 게이트와 층간절연막과 사이드월과 고유전 재료막을 에칭하지 않고 실리콘으로 이루어진 더미 게이트를 선택적으로 에칭할 수 있음에 따라, 고유전 재료막과 알루미늄을 함유하는 금속 게이트를 포함한 트랜지스터 형성 공정에서 사용할 수 있으므로, 산업상 유용하다.
1 더미 게이트(실리콘)
2 고유전 재료막
3 사이드월
4 층간절연막
5 아이솔레이션
6 소스/드레인
7 기판

Claims (8)

  1. 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층된 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간절연막을 갖는 구조체를 이용하며, 상기 더미 게이트를 알루미늄 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법에 있어서, 상기 실리콘으로 이루어진 더미 게이트의 에칭에 이용되며, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)으로 표시되는 다가 알코올로부터 선택되는 적어도 1종을 5~50중량%, 그리고 물을 40~94.9중량%로 함유하는 실리콘 에칭액.

    H2N-(CH2CH2NH)m-H …(1)
    (m은 2~5의 정수이다.)
    H-(CH(OH))n-H …(2)
    (n은 3~6의 정수이다.)
  2. 제1항에 있어서,
    디아민 및 일반식(1)으로 표시되는 폴리아민이, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, 디에틸렌트리아민 및 트리에틸렌테트라민으로부터 선택되는 적어도 1종인 실리콘 에칭액.
  3. 제1항에 있어서,
    일반식(2)으로 표시되는 다가 알코올이, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨로부터 선택되는 적어도 1종인 실리콘 에칭액.
  4. 제1항에 있어서,
    고유전 재료막을 형성하는 고유전 재료가, HfO2, HfSiO, HfSiON, HfLaO, HfLaON, HfTiSiON, HfAlSiON, HfZrO 또는 Al2O3인 실리콘 에칭액.
  5. 기판 상에, 적어도 고유전 재료막과 실리콘으로 이루어진 더미 게이트가 적층된 더미 게이트 적층체, 상기 적층체의 측면을 덮도록 마련되는 사이드월, 및 상기 사이드월을 덮도록 마련되는 층간절연막을 갖는 구조체를 이용하고, 이하의 공정(I)을 가지면서, 상기 더미 게이트를 알루미늄 금속 게이트로 교체하는 것을 특징으로 하는 트랜지스터의 제조 방법.
    공정(I) 실리콘을, 암모니아, 디아민, 및 일반식(1)으로 표시되는 폴리아민으로부터 선택되는 적어도 1종인 알칼리 화합물을 0.1~40중량%, 일반식(2)으로 표시되는 다가 알코올로부터 선택되는 적어도 1종을 5~50중량%, 그리고 물을 40~94.9중량%로 함유하는 에칭액을 이용하여 에칭하는 공정.

    H2N-(CH2CH2NH)m-H …(1)
    (m은 2~5의 정수이다.)
    H-(CH(OH))n-H …(2)
    (n은 3~6의 정수이다.)
  6. 제5항에 있어서,
    고유전 재료막을 형성하는 고유전 재료가, HfO2, HfSiO, HfSiON, HfLaO, HfLaON, HfTiSiON, HfAlSiON, HfZrO 또는 Al2O3인 트랜지스터의 제조 방법.
  7. 제5항에 있어서,
    디아민 및 일반식(1)으로 표시되는 폴리아민이, 에틸렌디아민, 1,2-프로판디아민, 1,3-프로판디아민, 디에틸렌트리아민 및 트리에틸렌테트라민으로부터 선택되는 적어도 1종인 트랜지스터의 제조 방법.
  8. 제5항에 있어서,
    일반식(2)으로 표시되는 다가 알코올이, 글리세린, meso-에리스리톨, 자일리톨, 솔비톨로부터 선택되는 적어도 1종인 트랜지스터의 제조 방법.
KR1020137004129A 2010-08-31 2011-07-26 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법 KR20130114083A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010194389 2010-08-31
JPJP-P-2010-194389 2010-08-31
PCT/JP2011/066997 WO2012029450A1 (ja) 2010-08-31 2011-07-26 シリコンエッチング液及びそれを用いたトランジスタの製造方法

Publications (1)

Publication Number Publication Date
KR20130114083A true KR20130114083A (ko) 2013-10-16

Family

ID=45772559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137004129A KR20130114083A (ko) 2010-08-31 2011-07-26 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법

Country Status (7)

Country Link
US (1) US20130203263A1 (ko)
EP (1) EP2613345A4 (ko)
JP (1) JPWO2012029450A1 (ko)
KR (1) KR20130114083A (ko)
CN (1) CN103081075A (ko)
TW (1) TW201224120A (ko)
WO (1) WO2012029450A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034985A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101861713B1 (ko) * 2010-08-20 2018-05-29 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 트랜지스터의 제조 방법
US20150203753A1 (en) * 2014-01-17 2015-07-23 Nanya Technology Corporation Liquid etchant composition, and etching process in capacitor process of dram using the same
JP6769760B2 (ja) * 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
WO2020044789A1 (ja) * 2018-08-31 2020-03-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7170578B2 (ja) * 2018-08-31 2022-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11037792B2 (en) 2018-10-25 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution
CN112410036B (zh) * 2020-10-29 2021-09-07 湖北兴福电子材料有限公司 一种低选择性的bpsg和peteos薄膜的蚀刻液
US20240087908A1 (en) * 2022-09-12 2024-03-14 Tokyo Electron Limited Wet etch process and method to provide uniform etching of material formed within features having different critical dimension (cd)
US20240087909A1 (en) * 2022-09-12 2024-03-14 Tokyo Electron Limited Wet etch process and method to control fin height and channel area in a fin field effect transistor (finfet)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906590B2 (ja) 1990-06-14 1999-06-21 三菱瓦斯化学株式会社 アルミニウム配線半導体基板の表面処理剤
JP3027030B2 (ja) 1991-06-19 2000-03-27 株式会社豊田中央研究所 シリコンの異方性エッチング液
JP3417432B2 (ja) * 1994-12-08 2003-06-16 東京応化工業株式会社 レジスト用現像液組成物
JP2002359369A (ja) * 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法
US6858483B2 (en) 2002-12-20 2005-02-22 Intel Corporation Integrating n-type and p-type metal gate transistors
JP2005229053A (ja) 2004-02-16 2005-08-25 Mitsubishi Gas Chem Co Inc 薄葉化半導体ウェーハの製造法
CN1690120A (zh) * 2004-03-01 2005-11-02 三菱瓦斯化学株式会社 具有高减震能力的树脂组合物
JP2006008932A (ja) 2004-06-29 2006-01-12 Sanyo Chem Ind Ltd アルカリ洗浄剤
JP5109261B2 (ja) 2006-02-10 2012-12-26 三菱瓦斯化学株式会社 シリコン微細加工に用いるシリコン異方性エッチング剤組成物
US7879783B2 (en) * 2007-01-11 2011-02-01 Air Products And Chemicals, Inc. Cleaning composition for semiconductor substrates
JP2009152342A (ja) * 2007-12-20 2009-07-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20110244184A1 (en) * 2010-04-01 2011-10-06 Solarworld Industries America, Inc. Alkaline etching solution for texturing a silicon wafer surface
KR101861713B1 (ko) * 2010-08-20 2018-05-29 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 트랜지스터의 제조 방법
US8053323B1 (en) * 2010-11-03 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methodology for uniformity control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170034985A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
EP2613345A4 (en) 2015-03-18
EP2613345A1 (en) 2013-07-10
JPWO2012029450A1 (ja) 2013-10-28
TW201224120A (en) 2012-06-16
WO2012029450A1 (ja) 2012-03-08
CN103081075A (zh) 2013-05-01
US20130203263A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
KR101861713B1 (ko) 트랜지스터의 제조 방법
KR20130114083A (ko) 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법
TWI659088B (zh) 蝕刻組成物
KR101608952B1 (ko) 반도체소자의 세정용 액체 조성물, 및 반도체소자의 세정방법
US11124704B2 (en) Etching compositions
KR20080017576A (ko) 실리콘 산화막 선택성 습식 식각용액
US11198816B2 (en) Etching compositions
US8211844B2 (en) Method for cleaning a semiconductor structure and chemistry thereof
KR101797162B1 (ko) 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법
WO2023172378A2 (en) Etching compositions
US10961453B2 (en) Etching compositions
US20230274946A1 (en) Etching compositions
KR20090042216A (ko) 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
KR20080031717A (ko) 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인식각 선택성이 향상된 식각용액

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application