WO2012029450A1 - シリコンエッチング液及びそれを用いたトランジスタの製造方法 - Google Patents

シリコンエッチング液及びそれを用いたトランジスタの製造方法 Download PDF

Info

Publication number
WO2012029450A1
WO2012029450A1 PCT/JP2011/066997 JP2011066997W WO2012029450A1 WO 2012029450 A1 WO2012029450 A1 WO 2012029450A1 JP 2011066997 W JP2011066997 W JP 2011066997W WO 2012029450 A1 WO2012029450 A1 WO 2012029450A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
etching
dummy gate
transistor
dielectric material
Prior art date
Application number
PCT/JP2011/066997
Other languages
English (en)
French (fr)
Inventor
憲司 島田
裕嗣 松永
Original Assignee
三菱瓦斯化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱瓦斯化学株式会社 filed Critical 三菱瓦斯化学株式会社
Priority to EP11821468.3A priority Critical patent/EP2613345A4/en
Priority to JP2012531752A priority patent/JPWO2012029450A1/ja
Priority to CN2011800417067A priority patent/CN103081075A/zh
Priority to US13/819,107 priority patent/US20130203263A1/en
Priority to KR1020137004129A priority patent/KR20130114083A/ko
Publication of WO2012029450A1 publication Critical patent/WO2012029450A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Definitions

  • the present invention relates to a method for manufacturing a transistor, characterized in that a structure having a dummy gate stacked body in which at least a high dielectric material film and a dummy gate made of silicon are stacked is used, and the dummy gate is replaced with an aluminum metal gate.
  • the present invention relates to an etching solution that is used for etching a dummy gate made of silicon and selectively etches the dummy gate made of silicon, and a transistor manufacturing method using the same.
  • semiconductors have improved performance, cost, and power consumption by so-called miniaturization that reduces the gate length and gate thickness of transistors.
  • the gate thickness becomes too thin in the conventional gate insulating film using silicon oxide, the leakage current due to the tunnel current increases, and the power consumption increases.
  • devices that use semiconductor elements have been increasingly carried around, such as mobile phones, notebook computers, and portable music players. In this case, since electric power is often supplied from a rechargeable battery, low power consumption is required for the semiconductor element aiming at long-term use.
  • FIG. 1 is a schematic cross-sectional view of a part of a transistor before removing polycrystalline silicon in a semiconductor element using a high dielectric material.
  • this polycrystalline silicon is etched, aluminum, an interlayer insulating film, a sidewall, and a high dielectric material film are present around the polycrystalline silicon, and these should not be etched. Therefore, a technique for etching polycrystalline silicon without etching aluminum, interlayer insulating films, sidewalls, and high dielectric materials is required.
  • Dry etching is known as a method for etching polycrystalline silicon (Patent Document 1).
  • a protective film such as a photoresist
  • Providing the protective film complicates the manufacturing process and may lead to a decrease in yield and an increase in manufacturing cost.
  • the ashing treatment performed to remove the photoresist damages the aluminum and the interlayer insulating film, so there is a concern that the performance of the transistor may be deteriorated.
  • overetching is performed in which etching is performed for a time longer than the etching processing time calculated from the etching amount per unit time of silicon (hereinafter referred to as an etch rate).
  • an etch rate the etching processing time calculated from the etching amount per unit time of silicon
  • Non-patent Document 2 Various alkaline cleaning liquids are known as cleaning liquids for etching silicon by a wet etching method (Non-patent Document 2). However, these cleaning solutions etch not only polycrystalline silicon but also aluminum (see Comparative Example 1).
  • Patent Document 2 As a technique for etching silicon without etching aluminum, an anisotropic silicon etchant in which silicon is dissolved in tetramethylammonium hydroxide has been proposed (Patent Document 2).
  • Patent Document 2 an anisotropic silicon etchant in which silicon is dissolved in tetramethylammonium hydroxide has been proposed.
  • Patent Document 2 Since this technology is premised on the use at high temperature, in recent years, when using a single wafer cleaning device for cleaning silicon wafers one by one, which is usually used in semiconductor manufacturing, to suppress particles in wet etching , Can not provide stable etching ability.
  • the etching rate of silicon is too small, and therefore cannot be used for silicon etching in a transistor forming process including a high dielectric material and a metal gate.
  • Patent Document 3 As an etchant composition capable of selectively anisotropically etching only silicon without etching aluminum or an aluminum alloy, an alkaline etchant composition in which a reducing compound and an anticorrosive agent are added to an alkaline aqueous solution has been proposed.
  • Patent Document 3 This technique cannot be used for silicon etching in a transistor formation process including a high dielectric material and a metal gate because the etch rate of aluminum is too large (see Comparative Example 3).
  • Patent Document 4 An aqueous solution containing quaternary ammonium hydroxide, sugar or sugar alcohol has been proposed as a technique for suppressing etching of aluminum and removing chlorine (Patent Document 4).
  • Patent Document 4 prevents aluminum from the viewpoint of removing chlorine, and does not mention the etching ability of silicon of the alkaline stripping solution. That is, Patent Document 4 is a technical idea different from the present invention that aims to etch silicon without etching an aluminum film. Furthermore, since the etch rate of silicon in an aqueous solution disclosed in Patent Document 4 is too small, it cannot be used for silicon etching in a transistor formation process including a high dielectric material and a metal gate, which is an object of the present invention (Comparative Example 4). See).
  • Patent Document 5 proposes an alkaline stripping solution that prevents the etching of aluminum from the viewpoint of not hindering the ability to weaken the adhesive strength of the adhesive film, and does not mention the etching ability of silicon of the alkaline stripping solution. Therefore, Patent Document 5 is a technique different from the present invention aimed at etching silicon without etching an aluminum film. Furthermore, the stripping solution that can be used in Patent Document 5 is not particularly limited as long as it is an alkaline solution. However, the alkaline compounds that can be used for etching silicon are limited. That is, it is not easy to analogize a compound suitable for the present invention based on Patent Document 5 (see Comparative Example 5).
  • An aqueous solution containing a quaternary ammonium hydroxide, trialkylamine, alcohol or alkyl ether has been proposed as a technique for suppressing etching of aluminum and removing the polyimide alignment film (Patent Document 6).
  • this cleaning solution has a small silicon etching capability and cannot be used for this purpose (see Comparative Example 6).
  • the dummy gate made of silicon and replacing it with an aluminum metal gate, the dummy gate is selectively removed in a method of manufacturing a transistor having a laminate composed of at least a high dielectric material film and an aluminum metal gate. There is a strong demand for an etching solution.
  • the present invention relates to a dummy gate made of silicon in a method of manufacturing a transistor having a laminate composed of at least a high dielectric material film and an aluminum metal gate by removing the dummy gate made of silicon and replacing it with an aluminum metal gate. It is an object of the present invention to provide an etching solution for selectively etching a dummy gate made of silicon and a method for manufacturing a transistor using the same.
  • the present inventors have found that the object can be achieved by using a specific silicon etchant for etching a dummy gate made of silicon. .
  • the present invention has been completed based on such findings. That is, the gist of the present invention is as follows.
  • a dummy gate laminated body formed by laminating at least a high dielectric material film and a silicon dummy gate on a substrate, a sidewall provided to cover the side surface of the laminated body, and a sidewall provided to cover the sidewall
  • the dummy gate made of silicon is used for etching, ammonia, diamine, and a general formula ( 0.1 to 40% by weight of at least one alkali compound selected from the polyamines represented by 1) and 5 to 50% by weight of at least one selected from polyhydric alcohols represented by the general formula (2)
  • a silicon etching solution containing 40 to 94.9% by weight of water.
  • a dummy gate laminated body formed by laminating at least a high dielectric material film and a silicon dummy gate on a substrate, a sidewall provided to cover the side surface of the laminated body, and a sidewall provided to cover the sidewall A method for manufacturing a transistor, comprising: using a structure having an interlayer insulating film; having the following step (I); and replacing the dummy gate with an aluminum metal gate.
  • Step (I) The silicon is represented by 0.1 to 40% by weight of an alkali compound that is at least one selected from ammonia, diamine, and polyamine represented by the general formula (1), represented by the general formula (2) Etching with an etching solution containing 5 to 50% by weight of at least one selected from polyhydric alcohols and 40 to 94.9% by weight of water H 2 N— (CH 2 CH 2 NH) m —H ... (1) (M is an integer of 2 to 5.) H— (CH (OH)) n —H (2) (N is an integer of 3 to 6.) 6). 6.
  • the diamine and the polyamine represented by the general formula (1) are at least one selected from ethylenediamine, 1,2-propanediamine, 1,3-propanediamine, diethylenetriamine, and triethylenetetramine. Manufacturing method. 8).
  • the polyhydric alcohol represented by the general formula (2) is at least one selected from glycerin, meso-erythritol, xylitol, and sorbitol.
  • silicon is selectively used in a method of manufacturing a transistor having a laminate composed of at least a high dielectric material film and an aluminum metal gate by removing a dummy gate made of silicon and replacing it with an aluminum metal gate.
  • a high-precision and high-quality transistor can be manufactured with high yield.
  • the silicon etchant of the present invention comprises a dummy gate laminate in which at least a high dielectric material film and a dummy gate made of silicon are laminated on a substrate, a sidewall provided so as to cover a side surface of the laminate, and the What is used for etching a dummy gate made of silicon in a method of manufacturing a transistor using a structure having an interlayer insulating film provided so as to cover a sidewall and replacing the dummy gate with an aluminum metal gate 0.1 to 40% by weight of at least one alkali compound selected from ammonia, diamine, and polyamine represented by the general formula (1), from a polyhydric alcohol represented by the general formula (2) Contains 5 to 50% by weight of at least one selected, and 40 to 94.9% by weight of water It is.
  • M is an integer of 2 to 5.
  • N is an integer of
  • the alkali compound used in the present invention is for etching silicon, and is at least one compound selected from ammonia, diamine, and polyamine represented by the general formula (1).
  • Preferred examples of the diamine contained in the silicon etching solution of the present invention include ethylenediamine, 1,2-propanediamine, 1,3-propanediamine, and the like, and examples of the polyamine represented by the general formula (1) include diethylenetriamine and triethylene. Preferred examples include ethylene tetramine.
  • the concentration of the alkali compound in the etching solution is usually 0.1 to 40% by weight, preferably 0.2 to 40% by weight, more preferably 0.3 to 30% by weight.
  • the polyhydric alcohol in the silicon etching solution of the present invention is one or more selected from compounds represented by the general formula (2).
  • Preferable specific examples of the polyhydric alcohol represented by the general formula (2) are glycerin, meso-erythritol, xylitol, and sorbitol.
  • the concentration of the polyhydric alcohol in the etching solution is usually 5 to 50% by weight, preferably 6 to 40% by weight, and more preferably 7 to 30% by weight. If the concentration of the polyhydric alcohol is 5% by weight or more, a sufficient aluminum corrosion prevention effect can be obtained. On the other hand, if the concentration of the polyhydric alcohol is 50% by weight or less, the silicon etching ability is sufficient.
  • the silicon etching solution of the present invention may be blended with additives such as surfactants and anticorrosive agents conventionally used in etching solutions as long as they do not impair the purpose of the present invention.
  • the silicon etching solution of the present invention covers a dummy gate stack including a high dielectric material film and a dummy gate made of silicon, a sidewall provided to cover a side surface of the stack, and the sidewall on the substrate.
  • the structure having the interlayer insulating film thus provided is used for etching a dummy gate made of silicon.
  • FIG. 1 shows a cross-sectional view of a structure having a dummy gate etched with the etching solution of the present invention. The structure shown in FIG.
  • a dummy gate laminated body in which a high dielectric material film 2 and a dummy gate 1 made of silicon are laminated on a substrate 7, and a sidewall provided so as to cover the side surface of the laminated body. 3 and an interlayer insulating film 4 provided so as to cover the sidewall 3.
  • the structure may already have a place where the dummy gate 1 is replaced with an aluminum metal gate.
  • the aluminum metal gate is a metal gate containing aluminum metal, and the metal gate may not be formed of 100% aluminum. From the viewpoint of effectively obtaining the effects of the present invention, aluminum metal gate is used. The content of is preferably 50% or more. Further, all the dummy gates may be replaced with aluminum metal gates, or a part thereof may be replaced. In the present invention, if aluminum is used in a part of the transistor, the effect of the present invention can be obtained by selectively etching the silicon forming the dummy gate without etching the part. is there.
  • FIG. 1 shows the source / drain 6 and the isolation 5 that can be formed by a method such as ion implantation.
  • the high dielectric material film 2 is a substrate so as to cover the space between the source / drain 6. 7 on the surface.
  • the substrate material used for the substrate 7 preferably includes silicon, amorphous silicon, polysilicon, glass, and the like, and the wiring material used for the metal gate and the like is as follows. At least aluminum is used, and materials other than aluminum, for example, wiring materials such as copper, tungsten, titanium-tungsten, aluminum, aluminum alloy, chromium, and chromium alloy may be used.
  • a silicon oxide film (HDP), tetraethoxysilane (TEOS), Boron Phosphorate Silicate Glass (BPSG) or the like by a high density plasma chemical vapor deposition method is preferably used.
  • high dielectric materials include HfO 2 , Al 2 O 3 , or silicon atoms and / or nitrogen atoms and / or La, Ti, A material containing a metal such as Zr is preferably used.
  • the materials used for the interlayer insulating film 4, the sidewall 3, and the high dielectric material film 2 are not limited to these.
  • the silicon etchant of the present invention first comprises an aluminum metal gate (not shown), an interlayer insulating film 4 and sidewalls of the structure. 3 will be touched. Further, when the dummy gate 1 is etched, the high dielectric material film 2 is exposed from the bottom of the dummy gate 1, so that the high dielectric material film 2 is touched. Under such circumstances, the silicon etching solution of the present invention does not etch the aluminum metal gate (not shown), the interlayer insulating film 4, the sidewalls 3 and the high dielectric material film 2, and the dummy gate 1 made of silicon. Since it has a characteristic of selectively etching, damage to each part of the transistor can be prevented, and a high-precision and high-quality transistor can be manufactured with high yield.
  • the use temperature of the silicon etching solution of the present invention that is, the temperature at the time of etching the dummy gate is usually in the range of about 20 to 80 ° C., preferably 20 to 70 ° C., more preferably 20 to 60 ° C. What is necessary is just to select suitably by these conditions and the board
  • the processing time with the silicon etching solution of the present invention is usually in the range of about 0.1 to 10 minutes, preferably 0.2 to 8 minutes, more preferably 0.3 to 5 minutes. Therefore, it may be selected as appropriate depending on the etching conditions and the substrate material used.
  • the method of manufacturing a transistor of the present invention includes a dummy gate stacked body in which at least a high dielectric material film and a dummy gate made of silicon are stacked on a substrate, a sidewall provided so as to cover a side surface of the stacked body, and A structure having an interlayer insulating film provided so as to cover the sidewall is used, and an alkali compound that is at least one selected from ammonia, diamine, and polyamine represented by the general formula (1) is used in an amount of 0.0.
  • the structure and the etching solution are as described above.
  • the use temperature and processing time when using the etching solution of the present invention are also as described above.
  • ultrasonic waves can be used together as necessary.
  • an organic solvent such as alcohol as the rinsing liquid after removing the etching residue on the substrate by the production method of the present invention, and it is sufficient to rinse with water.
  • the method for producing a transistor of the present invention is not particularly limited as long as it has an etching process using the above-described etching solution of the present invention, and one embodiment of a preferred method for producing a transistor of the present invention is the step (A).
  • a step of forming a high dielectric material film on the substrate, step (B), a step of forming a dummy gate made of silicon on the high dielectric material film, and forming a laminate including the high dielectric material film and the dummy gate C) a step of forming a sidewall so as to cover the side surface of the laminate, a step (D) a step of forming an interlayer insulating film so as to cover the sidewall, a step (E) a step of etching a silicon natural oxide film, a step (1) Etching step of dummy gate using the above-described etching solution of the present invention, and step (F): forming an aluminum metal gate on the high dielectric material film, and forming the high dielectric material film Manufacturing method having a step of laminating body comprises fine aluminum metal gate in order and the like.
  • the steps (A) to (F) are not particularly limited, and may be in accordance with a method generally employed in each step in the transistor manufacturing method.
  • the dummy gate 1 is made of a silicon material such as polycrystalline silicon. Since the silicon material comes into contact with air in the process of manufacturing a transistor, the surface of the dummy gate 1 is naturally oxidized, and the silicon natural oxide film is formed. May form. Therefore, in the manufacturing method of the present invention, it is preferable that the silicon natural oxide film 6 be etched in advance before the dummy gate 1 using the etching solution of the present invention is etched (step (1)). By having such a process, the etching process of the dummy gate using the etching solution of the present invention can be efficiently performed, so that a high-precision and high-quality transistor can be manufactured with a high yield. Become.
  • etching solution for etching the silicon natural oxide film, a conventionally used etching solution containing a fluorine compound such as hydrofluoric acid can be used. Further, in this step (E), the aluminum metal gate (not shown), the interlayer insulating film 4 and the sidewall 3 of the structure are touched so that these portions are not damaged, that is, a silicon natural oxide film is selected. It is preferable to use an etching solution having a performance of etching. As such an etching solution, it is preferable to use an etching solution containing 0.01 to 8% by weight of a fluorine compound, 20 to 90% by weight of a water-soluble organic solvent, and water.
  • fluorine compound Preferable specific examples of the fluorine compound are hydrofluoric acid, ammonium fluoride, and acidic ammonium fluoride. More preferred are ammonium fluoride and acidic ammonium fluoride. In this invention, these fluorine compounds can be mix
  • the water-soluble organic solvent is preferably an alcohol such as ethanol, 2-propanol, ethylene glycol or diethylene glycol; a glycol ether such as diethylene glycol monomethyl ether, diethylene glycol monobutyl ether, dipropylene glycol monomethyl ether or dipropylene glycol monopropyl ether; Preferred examples include amides such as N, N-dimethylformamide, N, N-dimethylacetamide and N-methyl-2-pyrrolidone; dimethyl sulfoxide and the like. These water-soluble organic solvents may be used alone or in combination of two or more.
  • the etching solution used in this step (E) includes inorganic acids such as hydrochloric acid, nitric acid, sulfuric acid, and phosphoric acid; organic acids such as acetic acid, propionic acid, oxalic acid, and methanesulfonic acid. You may add in the range. These acids may be used alone or in combination of two or more.
  • the transistor obtained by the manufacturing method of the present invention is provided on a substrate 7 so as to cover at least a high dielectric material film 2 and an aluminum metal gate (not shown), and a side surface of the laminated body.
  • the dummy gate 1 Is replaced with an aluminum metal gate.
  • the transistor obtained by the manufacturing method of the present invention has a source / drain 6 and an isolation 5, and the high dielectric material film 2 is interposed between the source / drain 6. Is provided on the surface of the substrate 7.
  • the substrate material used for the substrate 7, the material used for the interlayer insulating film 4, and the material used for the sidewall 3 are the substrates used for the substrate 7 in the above structure. It is the same as the material, the material used for the interlayer insulating film 4, and the material used for the sidewall 3.
  • the transistor obtained by the manufacturing method of the present invention may have a portion that the transistor normally has, for example, a barrier layer or an insulating film.
  • the barrier material for forming the barrier layer preferable examples of the barrier material include titanium, titanium nitride, tantalum, and tantalum nitride.
  • the insulating material for forming the insulating film silicon oxide, silicon nitride, silicon carbide, and the like. Preferred are the derivatives of In a laminate formed by laminating a high dielectric material film 2 and an aluminum metal gate (not shown), a metal gate made of a metal material other than the metal forming the aluminum metal gate is further laminated, for example, a characteristic control film Layers having such functions may be laminated.
  • the semiconductor material a compound semiconductor such as gallium-arsenic, gallium-phosphorus, indium-phosphorus, or an oxide semiconductor such as chromium oxide is preferable.
  • the transistor obtained by the manufacturing method of the present invention is a high-precision and high-quality transistor.
  • Examples 1-48 In order to investigate the anticorrosion ability of the etching solution against aluminum, the following method was used. An aluminum film 1000 ⁇ was deposited by PVD on a silicon wafer serving as a substrate. This aluminum film was immersed in the etching solution shown in Table 2 at 25 ° C. for 30 minutes, the film thickness before and after the immersion was measured with a fluorescent X-ray analyzer, and the etching amount of the aluminum film by the etching solution was calculated. The etch rate was calculated from the calculated etching amount and immersion time, and when the etch rate of aluminum was less than 1 nm / min, it was determined that the corrosion resistance of the etching solution to aluminum was obtained.
  • a silicon wafer was employed as the substrate, and a structure having a cross-sectional view as shown in FIG. 1 having a transistor structure on the silicon wafer and having the transistor structure of 1A to 1I shown in Table 1 was prepared.
  • 0.05 wt% hydrofluoric acid etching solution was used.
  • the high dielectric material film 2 is covered with a dummy gate 1 made of silicon. Therefore, when the dummy gate 1 made of silicon is removed by the etching solution, the etching solution comes into contact with the high dielectric material film 2, and the state of the high dielectric material film 2 is observed, whereby the high dielectric material by the etching solution is used. Damage to the material film can be determined. Therefore, only when the dummy gate 1 made of silicon is etched, the high-dielectric material film 2 is obtained by thinning the transistor after etching to a thickness of 200 nm or less using an FIB and observing with a STEM. Judged the state of.
  • Tables 3 and 5 show the evaluation results of the state of the dummy gate 1 made of silicon and the etch rate of aluminum.
  • Comparative Example 2 After the hydrofluoric acid treatment shown in Example 1 was performed using the structure having the transistor structure 1B, 0.5% by weight of tetramethylammonium hydroxide described in Patent Document 2 was used instead of the etching solution 2G. As a result of etching using an aqueous solution containing 0.1% by weight of silicon (Table 4, etching solution 4B), the etch rate of aluminum was less than 1 nm / min as shown in Table 5. The etching capability of the dummy gate 1 made of silicon was insufficient. From this, it can be seen that the etching solution described in Patent Document 2 cannot be used for silicon etching in a transistor forming process including a high dielectric material and a metal gate, which is the subject of the present invention.
  • Comparative Example 3 After the hydrofluoric acid treatment shown in Example 1 was performed using the structure having the transistor structure 1C, 10% by weight of tetramethylammonium hydroxide described in Patent Document 3 and hydroxylamine instead of the etching solution 2G As a result of etching using an aqueous solution of 10% by weight and 5% by weight of sorbitol (Table 4, etching solution 4C), the dummy gate 1 made of silicon was etched as shown in Table 5. The etch rate of aluminum was 1 nm / min or more. From this, it can be seen that the aqueous solution described in Patent Document 3 cannot be used for silicon etching in a transistor forming process including a high dielectric material and a metal gate, which is an object of the present invention.
  • Comparative Example 4 After the hydrofluoric acid treatment shown in Example 1 was performed using the structure having the transistor structure 1G, 2.4% by weight of tetramethylammonium hydroxide described in Patent Document 4 was used instead of the etching solution 2G. As a result of etching using an aqueous solution of sorbitol 5% by weight (Table 4, etching solution 4D), as shown in Table 5, the etching capability of the dummy gate 1 made of silicon is insufficient. The etch rate was 1 nm / min or more. From this, it can be seen that the aqueous solution described in Patent Document 4 cannot be used for silicon etching in a transistor forming process including a high dielectric material and a metal gate, which is the subject of the present invention.
  • Comparative Example 7 After the hydrofluoric acid treatment described in Example 1 was performed using the structure having the transistor structure 1F, an aqueous solution of 0.5% by weight of 1,3-propanediamine (Table 4, As a result of etching using the etching solution 4G), as shown in Table 5, the etching capability of the dummy gate 1 made of silicon was insufficient, and the etching rate of aluminum was 1 nm / min or more. . From this, it can be seen that the aqueous alkali compound solution cannot be used for silicon etching in a transistor forming process including a high dielectric material and a metal gate, which is the subject of the present invention.
  • Comparative Example 8 After the hydrofluoric acid treatment shown in Example 1 was performed using the structure having the transistor structure 1H, an aqueous solution of sorbitol 10% by weight (Table 4, etching solution 4H) was used instead of the etching solution 2G. As a result of performing the etching process, as shown in Table 5, the etching rate of aluminum was less than 1 nm / min, but the etching capability of the dummy gate 1 made of silicon was insufficient. This shows that the polyhydric alcohol aqueous solution cannot be used for silicon etching in a transistor forming process including a high dielectric material and a metal gate, which is the subject of the present invention.
  • Comparative Example 9 After the hydrofluoric acid treatment shown in Example 1 was performed using the structure having the transistor structure 1A, an aqueous solution (first solution of 5% by weight of 1,3-propanediamine and 10% by weight of inositol was used instead of the etching solution 2G. As shown in Table 5, the dummy gate 1 made of silicon was etched but the aluminum etch rate was 1 nm / min or more as a result of etching using Table 4 and Etching Solution 4I). It was.
  • Comparative Example 10 After the hydrofluoric acid treatment shown in Example 1 was performed using the structure having the transistor structure 1A, an aqueous solution (first solution of 5% by weight of 1,3-propanediamine and 10% by weight of sucrose was used instead of the etching solution 2G. As shown in Table 5, the dummy gate 1 made of silicon was etched but the aluminum etch rate was 1 nm / min or more as a result of etching using Table 4, Etching Solution 4J). It was. From this, it can be seen that an aqueous solution of an alkali compound and a non-reducing sugar cannot be used for silicon etching in a transistor formation process including a high dielectric material and a metal gate, which is the subject of the present invention.
  • a high-dielectric material film and aluminum can be selectively etched by etching a dummy gate made of silicon without etching an aluminum metal gate, an interlayer insulating film, a sidewall, and a high-dielectric material film. It can be used in a transistor forming process including a metal gate contained therein, and is industrially useful.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　本発明は、シリコンからなるダミーゲートを除去してアルミニウム金属ゲートに入れ替える方法で、少なくとも高誘電材料膜とアルミニウム金属ゲートとからなる積層体を有するトランジスタを製造する方法における、該シリコンからなるダミーゲートのエッチングに用いられ、該シリコンからなるダミーゲートを選択的にエッチングするエッチング液、及びそれを用いたトランジスタの製造方法を提供する。　上記したシリコンからなるダミーゲートのエッチングに用いられ、アンモニア、ジアミン、及び一般式（１）で表されるポリアミンから選ばれる少なくとも１種であるアルカリ化合物を０．１～４０重量％、一般式（２）で表される多価アルコールから選ばれる少なくとも１種を５～５０重量％、ならびに水４０～９４．９重量％を含有するシリコンエッチング液と、これを用いたトランジスタの製造方法である。

Description

シリコンエッチング液及びそれを用いたトランジスタの製造方法
　本発明は、少なくとも高誘電材料膜とシリコンからなるダミーゲートとが積層してなるダミーゲート積層体を有する構造体を用い、該ダミーゲートをアルミニウム金属ゲートに入れ替えることを特徴とするトランジスタの製造方法における、該シリコンからなるダミーゲートのエッチングに用いられ、該シリコンからなるダミーゲートを選択的にエッチングするエッチング液、及びそれを用いたトランジスタの製造方法に関する。
　これまで半導体はトランジスタのゲート長、ゲート厚みを縮小していくいわゆる微細化によって、性能、コスト、消費電力を向上させてきた。しかし、今日要求される微細化を達成しようとすると、酸化シリコンを用いる従来のゲート絶縁膜ではゲート厚みが薄くなりすぎてしまい、トンネル電流起因のリーク電流が増大し、消費電力が大きくなってしまう。さらに近年、半導体素子が使用される機器に、携帯電話やノートパソコン、携帯型音楽プレーヤーなど持ち運んで使用するものが多くなってきた。この場合、電力は充電池から供給され場合が多いので、長時間使用を目指して半導体素子には低消費電力が求められている。そこで、待機中のリーク電流を少なくする目的で、トランジスタを構成する絶縁材料とゲート電極の組み合わせとして、従来用いられてきた酸化シリコンと多結晶シリコンの代わりに高誘電材料と金属ゲートを用いる技術が考案された。この時、選択される金属の一つとしてアルミニウムが挙げられる（特許文献１）。
　この高誘電材料と金属ゲートの製造方法には様々な方法が提案されているが、方法の一つとして、高誘電材料と多結晶シリコンの組み合わせでトランジスタ形状を作製したのちに、多結晶シリコンを除去して金属ゲートに入れ替える、ゲートラストと呼ばれる方法がある（非特許文献１）。図１に高誘電材料を用いた半導体素子における多結晶シリコン除去前のトランジスタの一部を断面模式図で示した。この多結晶シリコンをエッチングする場合、該多結晶シリコンの周囲にはアルミニウム、層間絶縁膜、サイドウォール、及び高誘電材料膜が存在し、これらはエッチングしてはならない部位である。よって、アルミニウム、層間絶縁膜、サイドウォール、及び高誘電材料をエッチングせずに、多結晶シリコンをエッチングする技術が必要となる。
　多結晶シリコンをエッチングする方法としてドライエッチングが知られている（特許文献１）。しかし、ドライエッチングはアルミニウムや層間絶縁膜もエッチングするため、アルミニウムと層間絶縁膜の上にフォトレジストなどの保護膜を設ける必要がある。保護膜を設けると製造工程が複雑になり、歩留まりの低下、製造コストの増大を招く恐れがある。さらに、フォトレジストを除去するために行われるアッシング処理は、アルミニウムと層間絶縁膜にダメージを与えるため、トランジスタの性能を低下が懸念される。また、通常、微小なシリコン残りを防ぐ目的でシリコンの単位時間あたりのエッチング量（以後、エッチレートと呼ぶ。）から計算されるエッチング処理時間よりも長い時間エッチングするオーバーエッチングが行われる。ドライエッチングはオーバーエッチングの際にシリコンのエッチング後に露出した高誘電材料をエッチングしたり、変質させたりするため、トランジスタの性能が低下する場合がある。
　シリコンをウェットエッチング法でエッチングする洗浄液として種々のアルカリ性洗浄液が知られている（非特許文献２）。しかし、これらの洗浄液は多結晶シリコンだけでなくアルミニウムもエッチングしてしまう（比較例１を参照）。
　アルミニウムをエッチングすることなくシリコンをエッチングする技術として、水酸化テトラメチルアンモニウムにシリコンを溶解したシリコンの異方性エッチング液が提案されている（特許文献２）。しかし、この技術は高温で使用することを前提としていることから、近年、ウェットエッチングにおいてパーティクルを抑制するために半導体製造で通常用いられる１枚ずつシリコンウェハを洗浄する枚葉洗浄装置を用いた場合、安定したエッチング能力を提供できない。枚葉洗浄装置で使用できる温度で用いた場合、シリコンのエッチレートが小さすぎるため、高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できない。また、温度が下がった場合に沈殿が生じることから、半導体のトランジスタ部のように微小なパーティクルの残存も許容できない工程には使用できない。さらに、この技術ではわずかなアルミニウムのエッチングも許容されない半導体のトランジスタ形成工程に適用するには十分ではない（比較例２を参照）。
　アルミニウムやアルミニウム合金をエッチングすることなくシリコンのみを選択的に異方性エッチングすることのできるエッチング剤組成物としてアルカリ水溶液に還元性化合物と防食剤を添加したアルカリ系エッチング剤組成物が提案されている（特許文献３）。しかし、この技術はアルミニウムのエッチレートが大きすぎるため、高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できない（比較例３を参照）。
　アルミニウムのエッチングを抑制し、塩素を除去する技術として第４級アンモニウム水酸化物、糖類または糖アルコールを含有する水溶液が提案されている（特許文献４）。しかし、特許文献４は塩素の除去という観点でアルミニウムのエッチングを防止するものであり、該アルカリ性剥離液のシリコンのエッチング能力について言及されていない。すなわち、特許文献４はアルミニウム膜をエッチングせずにシリコンをエッチングすることを目的とする本発明とは異なる技術思想である。さらに、特許文献４で開示されている水溶液のシリコンのエッチレートは小さすぎるため、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できない（比較例４を参照）。
　また、アルミニウムのエッチングを抑制し、接着フィルムの接着力を弱める剥離液が提案されている（特許文献５）。しかし、特許文献５は接着フィルムの接着力を弱める能力を妨げないという観点でアルミニウムのエッチングを防止するアルカリ性剥離液を提案しており、該アルカリ性剥離液のシリコンのエッチング能力について言及されていない。よって、特許文献５はアルミニウム膜をエッチングせずにシリコンをエッチングすることを目的とする本発明とは異なる技術である。さらに、特許文献５で使用できる剥離液は、アルカリ性を呈する溶液であれば特に限定されない、とされている。しかし、シリコンのエッチングに使用できるアルカリ性を呈する化合物は限定される。すなわち、特許文献５を基に本発明に適した化合物を類推することは容易ではない（比較例５を参照）。
　アルミニウムのエッチングを抑制し、ポリイミド配向膜を除去する技術として第４級アンモニウム水酸化物、トリアルキルアミン、アルコールまたはアルキルエーテルを含有する水溶液が提案されている（特許文献６）。しかし、この洗浄液ではシリコンのエッチング能力が小さく、本目的には使用できない（比較例６を参照）。
　そこで、シリコンからなるダミーゲートを除去してアルミニウム金属ゲートに入れ替える方法で、少なくとも高誘電材料膜とアルミニウム金属ゲートとからなる積層体を有するトランジスタを製造する方法において、該ダミーゲートを選択的に除去するエッチング液が強く要望されている。
米国特許第７３１６９４９号明細書 特開平４－３７０９３２号公報 特開２００７－２１４４５６号公報 特開平４－４８６３３号公報 特開２００５－２２９０５３号公報 特開２００６－８９３２号公報
応用物理　７６，９，２００７，ｐ．１００６ マイクロマシン／ＭＥＭＳ技術大全　２００３，ｐ．１１１
シリコン除去前の高誘電材料を用いたトランジスタの断面図である。
１：ダミーゲート（シリコン）
２：高誘電材料膜
３：サイドウォール
４：層間絶縁膜
５：アイソレーション
６：ソース／ドレイン
７：基板
　本発明は、シリコンからなるダミーゲートを除去してアルミニウム金属ゲートに入れ替える方法で、少なくとも高誘電材料膜とアルミニウム金属ゲートとからなる積層体を有するトランジスタを製造する方法における、該シリコンからなるダミーゲートのエッチングに用いられ、該シリコンからなるダミーゲートを選択的にエッチングするエッチング液、及びそれを用いたトランジスタの製造方法を提供することを目的とするものである。
　本発明者らは、前記目的を達成するために鋭意研究を重ねた結果、シリコンからなるダミーゲートのエッチングに対して特定のシリコンエッチング液を用いることにより、その目的を達成し得ることを見出した。本発明は、かかる知見に基づいて完成したものである。すなわち、本発明の要旨は下記のとおりである。
１．基板上に、少なくとも高誘電材料膜とシリコンからなるダミーゲートとが積層してなるダミーゲート積層体、該積層体の側面を覆うように設けられるサイドウォール、及び該サイドウォールを覆うように設けられる層間絶縁膜を有する構造体を用い、該ダミーゲートをアルミニウム金属ゲートに入れ替えることを特徴とするトランジスタの製造方法における、該シリコンからなるダミーゲートのエッチングに用いられ、アンモニア、ジアミン、及び一般式（１）で表されるポリアミンから選ばれる少なくとも１種であるアルカリ化合物を０．１～４０重量％、一般式（２）で表される多価アルコールから選ばれる少なくとも１種を５～５０重量％、ならびに水４０～９４．９重量％を含有するシリコンエッチング液。
　　　Ｈ2Ｎ－（ＣＨ2ＣＨ2ＮＨ）m－Ｈ　　　・・・（１）
　　　　　（ｍは２～５の整数である。）
　　　Ｈ－（ＣＨ（ＯＨ））n－Ｈ　　　　　　・・・（２）
　　　　　（ｎは３～６の整数である。）
２．ジアミン及び一般式（１）で表されるポリアミンが、エチレンジアミン、１，２－プロパンジアミン、１，３－プロパンジアミン、ジエチレントリアミン、及びトリエチレンテトラミンから選ばれる少なくとも１種である上記１に記載のシリコンエッチング液。
３．一般式（２）で表される多価アルコールが、グリセリン、ｍｅｓｏ－エリトリトール、キシリトール、及びソルビトールから選ばれる少なくとも１種である上記１に記載のシリコンエッチング液。
４．高誘電材料膜を形成する高誘電材料が、ＨｆＯ2、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＬａＯ、ＨｆＬａＯＮ、ＨｆＴｉＳｉＯＮ、ＨｆＡｌＳｉＯＮ、ＨｆＺｒＯ、又はＡｌ2Ｏ3である上記１に記載のシリコンエッチング液。
５．基板上に、少なくとも高誘電材料膜とシリコンからなるダミーゲートとが積層してなるダミーゲート積層体、該積層体の側面を覆うように設けられるサイドウォール、及び該サイドウォールを覆うように設けられる層間絶縁膜を有する構造体を用い、以下の工程（Ｉ）を有し、かつ該ダミーゲートをアルミニウム金属ゲートに入れ替えることを特徴とするトランジスタの製造方法。
工程（Ｉ）シリコンを、アンモニア、ジアミン、及び一般式（１）で表されるポリアミンから選ばれる少なくとも１種であるアルカリ化合物を０．１～４０重量％、一般式（２）で表される多価アルコールから選ばれる少なくとも１種を５～５０重量％、ならびに水４０～９４．９重量％を含有するエッチング液を用いてエッチングする工程
　　　Ｈ2Ｎ－（ＣＨ2ＣＨ2ＮＨ）m－Ｈ　　　・・・（１）
　　　　　（ｍは２～５の整数である。）
　　　Ｈ－（ＣＨ（ＯＨ））n－Ｈ　　　　　　・・・（２）
　　　　　（ｎは３～６の整数である。）
６．高誘電材料膜を形成する高誘電材料が、ＨｆＯ2、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＬａＯ、ＨｆＬａＯＮ、ＨｆＴｉＳｉＯＮ、ＨｆＡｌＳｉＯＮ、ＨｆＺｒＯ、又はＡｌ2Ｏ3である上記５に記載のトランジスタの製造方法。
７．ジアミン及び一般式（１）で表されるポリアミンが、エチレンジアミン、１，２－プロパンジアミン、１，３－プロパンジアミン、ジエチレントリアミン、及びトリエチレンテトラミンから選ばれる少なくとも１種である上記５に記載のトランジスタの製造方法。
８．一般式（２）で表される多価アルコールが、グリセリン、ｍｅｓｏ－エリトリトール、キシリトール、及びソルビトールから選ばれる少なくとも１種である上記５に記載のトランジスタの製造方法。
　本発明によれば、シリコンからなるダミーゲートを除去してアルミニウム金属ゲートに入れ替える方法で、少なくとも高誘電材料膜とアルミニウム金属ゲートとからなる積層体を有するトランジスタを製造する方法において、シリコンを選択的に除去することが可能となり、高精度、高品質のトランジスタを歩留まりよく製造することができる。
［シリコンエッチング液］
　本発明のシリコンエッチング液は、基板上に、少なくとも高誘電材料膜とシリコンからなるダミーゲートとが積層してなるダミーゲート積層体、該積層体の側面を覆うように設けられるサイドウォール、及び該サイドウォールを覆うように設けられる層間絶縁膜を有する構造体を用い、該ダミーゲートをアルミニウム金属ゲートに入れ替えることを特徴とするトランジスタの製造方法における、該シリコンからなるダミーゲートのエッチングに用いられるものであり、アンモニア、ジアミン、及び一般式（１）で表されるポリアミンから選ばれる少なくとも１種であるアルカリ化合物を０．１～４０重量％、一般式（２）で表される多価アルコールから選ばれる少なくとも１種を５～５０重量％、ならびに水４０～９４．９重量％を含有する液である。
　　　Ｈ2Ｎ－（ＣＨ2ＣＨ2ＮＨ）m－Ｈ　　　・・・（１）
　　　　　（ｍは２～５の整数である。）
　　　Ｈ－（ＣＨ（ＯＨ））n－Ｈ　　　　　　・・・（２）
　　　　　（ｎは３～６の整数である。）
　本発明で用いられるアルカリ化合物は、シリコンをエッチングするものであり、アンモニア、ジアミン、及び一般式（１）で表されるポリアミンから選ばれる少なくとも１種の化合物である。本発明のシリコンエッチング液に含まれるジアミンとしては、エチレンジアミン、１，２－プロパンジアミン、１，３－プロパンジアミンなどが好ましく挙げられ、一般式（１）で表されるポリアミンとしては、ジエチレントリアミンおよびトリエチレンテトラミンなどが好ましく挙げられる。
　エッチング液中のアルカリ化合物の濃度は、通常０．１～４０重量％であり、好ましくは０．２～４０重量％で、より好ましくは０．３～３０重量％である。
　本発明のシリコンエッチング液における多価アルコールは、一般式（２）で表わされる化合物から選ばれる１種以上である。一般式（２）で表される多価アルコールの好ましい具体例としては、グリセリン、ｍｅｓｏ－エリトリトール、キシリトール、ソルビトールである。
　エッチング液中の多価アルコールの濃度は、通常５～５０重量％であり、好ましくは６～４０重量％であり、より好ましくは７～３０重量％である。多価アルコールの濃度が５重量％以上であれば、十分なアルミニウムの腐食防止効果が得られる。一方、多価アルコールの濃度が５０重量％以下であれば、シリコンエッチング能力は十分なものとなる。
　本発明のシリコンエッチング液には、所望により本発明の目的を損なわない範囲で従来からエッチング液に使用されている界面活性剤や防食剤のような添加剤を配合してもよい。
≪構造体≫
　本発明のシリコンエッチング液は、基板上に、高誘電材料膜、及びシリコンからなるダミーゲートを含むダミーゲート積層体、該積層体の側面を覆うように設けられるサイドウォール、及び該サイドウォールを覆うように設けられる層間絶縁膜を有する構造体の、シリコンからなるダミーゲートのエッチングに用いられる。ここで、図１に、本発明のエッチング液によりエッチングするダミーゲートを有する構造体の断面図を示す。図１に示される構造体は、基板７上に、高誘電材料膜２とシリコンからなるダミーゲート１とが積層してなるダミーゲート積層体、該積層体の側面を覆うように設けられるサイドウォール３、及び該サイドウォール３を覆うように設けられる層間絶縁膜４を有する構造体である。
　図１には示されていないが、構造体は、既にダミーゲート１がアルミニウム金属ゲートに入れ替えられた箇所があってもよい。ここで、アルミニウム金属ゲートは、アルミニウム金属を含有する金属ゲートのことであり、該金属ゲートが１００％アルミニウムにより形成されていなくてもよく、本発明の効果を有効的に得る観点からは、アルミニウムの含有量が５０％以上であることが好ましい。また、全てのダミーゲートをアルミニウム金属ゲートに入れ替えてもよいし、その一部を入れ替えるものであってもよい。本発明においては、トランジスタの一部の部位にアルミニウムが用いられていれば、その部位をエッチングすることなく、ダミーゲートを形成するシリコンを選択的にエッチングするという本発明の効果が得られるからである。
　また、図１にはイオン注入などの方法により形成しうるソース／ドレイン６、アイソレーション５が示されているが、通常高誘電材料膜２は、ソース／ドレイン６の間を覆うように、基板７の表面上に設けられる。
　本発明のエッチング液を用いうる構造体において、基板７に用いられる基板材料としては、シリコン、非晶質シリコン、ポリシリコン、ガラスなどが好ましく挙げられ、金属ゲートなどに用いられる配線材料としては、少なくともアルミニウムが用いられており、アルミニウム以外の材料、例えば銅、タングステン、チタン－タングステン、アルミニウム、アルミニウム合金、クロム、クロム合金などの配線材料が用いられていてもよい。
　また、層間絶縁膜４に用いられる材料としては、高密度プラズマ化学気相法による酸化シリコン膜（ＨＤＰ）、テトラエトキシシラン（ＴＥＯＳ）、Ｂｏｒｏｎ　Ｐｈｏｓｐｈｏｒ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ（ＢＰＳＧ）などが好ましく使用され、サイドウォール３に用いられる材料としては、窒化シリコン（ＳｉＮ）などが好ましく使用され、高誘電材料としては、ＨｆＯ2、Ａｌ2Ｏ3、あるいはこれらにケイ素原子及び／又は窒素原子及び／又はＬａ、Ｔｉ、Ｚｒなどの金属を含む材料が好ましく使用される。層間絶縁膜４、サイドウォール３、高誘電材料膜２に使用される材料は、これらに限定されるものではない。
　図１から分かるように、本発明のシリコンエッチング液は、シリコンからなるダミーゲート１のエッチングの際には、まず該構造体のアルミニウム金属ゲート（図示せず）、層間絶縁膜４、及びサイドウォール３に触れることになる。さらに、該ダミーゲート１をエッチングしていくと、該ダミーゲート１の下から高誘電材料膜２が露出するため、該高誘電材料膜２に触れることになる。このような状況下、本発明のシリコンエッチング液は、アルミニウム金属ゲート（図示せず）、層間絶縁膜４、サイドウォール３、そして高誘電材料膜２をエッチングせず、シリコンからなるダミーゲート１を選択的にエッチングする特性を有するので、トランジスタの各部位の損傷を防止し、高精度、高品質のトランジスタを歩留まりよく製造することを可能とする。
≪ダミーゲートのエッチング≫
　本発明のシリコンエッチング液の使用温度、すなわちダミーゲートのエッチングの際の温度は、通常２０～８０℃程度の範囲であり、好ましくは２０～７０℃で、より好ましくは２０～６０℃で、エッチングの条件や使用される基板材料により適宜選択すればよい。
　本発明のシリコンエッチング液による処理時間、すなわちダミーゲートのエッチング時間は、通常０．１～１０分程度の範囲であり、好ましくは０．２～８分で、より好ましくは０．３～５分で、エッチングの条件や使用される基板材料により適宜選択すればよい。
［トランジスタの製造方法］
　本発明のトランジスタの製造方法は、基板上に、少なくとも高誘電材料膜とシリコンからなるダミーゲートとが積層してなるダミーゲート積層体、該積層体の側面を覆うように設けられるサイドウォール、及び該サイドウォールを覆うように設けられる層間絶縁膜を有する構造体を用い、シリコンを、アンモニア、ジアミン、及び一般式（１）で表されるポリアミンから選ばれる少なくとも１種であるアルカリ化合物を０．１～４０重量％、一般式（２）で表される多価アルコールから選ばれる少なくとも１種を５～５０重量％、ならびに水４０～９４．９重量％を含有するエッチング液、すなわち本発明のエッチング液を用いてエッチングする工程を有し、かつ該ダミーゲートをアルミニウム金属ゲートに入れ替えることを特徴とするものである。
　　　Ｈ2Ｎ－（ＣＨ2ＣＨ2ＮＨ）m－Ｈ　　　・・・（１）
　　　　　（ｍは２～５の整数である。）
　　　Ｈ－（ＣＨ（ＯＨ））n－Ｈ　　　　　　・・・（２）
　　　　　（ｎは３～６の整数である。）
　本発明のトランジスタの製造方法において、構造体、エッチング液は、上記した通りである。また、本発明のエッチング液を用いた際の使用温度、処理時間も上記した通りである。
　本発明のエッチング液を用いたエッチング工程においては、必要に応じて超音波を併用することができる。また、本発明の製造方法により、基板上のエッチング残渣を除去した後のリンス液としては、アルコールのような有機溶剤を使用する必要はなく、水でリンスするだけで十分である。
≪その他の工程≫
　本発明のトランジスタの製造方法は、上記した本発明のエッチング液を用いたエッチング工程を有していれば特に制限はなく、本発明の好ましいトランジスタの製造方法の一態様としては、工程（Ａ）基板上に高誘電材料膜を形成する工程、工程（Ｂ）該高誘電材料膜上にシリコンからなるダミーゲートを形成し、高誘電材料膜及びダミーゲートを含む積層体を形成する工程、工程（Ｃ）該積層体の側面を覆うようにサイドウォールを形成する工程、工程（Ｄ）該サイドウォールを覆うように層間絶縁膜を形成する工程、工程（Ｅ）シリコン自然酸化膜のエッチング工程、工程（１）上記した本発明のエッチング液を用いたダミーゲートのエッチング工程、及び工程（Ｆ）該高誘電材料膜上にアルミニウム金属ゲートを形成し、高誘電材料膜及びアルミニウム金属ゲートを含む積層体する工程を順に有する製造方法が挙げられる。上記の工程（Ａ）～（Ｆ）については、特に制限はなく、トランジスタの製造方法における各工程で一般的に採用される方法に準じればよい。
＜シリコン自然酸化膜のエッチング（工程（Ｅ））＞
　図１に示されるように、ダミーゲート１は多結晶シリコンなどのシリコン材料からなるが、該シリコン材料はトランジスタの製造過程において空気と接触するため、その表面が自然酸化し、シリコン自然酸化膜が形成する場合がある。そこで、本発明の製造方法においては、本発明のエッチング液を用いたダミーゲート１をエッチング工程（工程（１））の前に、シリコン自然酸化膜６を予めエッチングすることが好ましい。このような工程を有することで、本発明のエッチング液を用いたダミーゲートのエッチング工程が効率的に行うことが可能となるので、高精度、高品質のトランジスタを歩留まりよく製造することが可能となる。
　本工程（Ｅ）においてシリコン自然酸化膜をエッチングには、従来慣用される、例えばフッ化水素酸などのフッ素化合物を含むエッチング液などを用いることができる。また、本工程（Ｅ）においては、構造体のアルミニウム金属ゲート（図示せず）、層間絶縁膜４、及びサイドウォール３に触れるため、これらの部位を損傷しないよう、すなわちシリコン自然酸化膜を選択的にエッチングする性能を有するエッチング液を用いることが好ましい。そのようなエッチング液としては、０．０１～８重量％のフッ素化合物、２０～９０重量％の水溶性有機溶媒、及び水を含有するエッチング液を用いることが好ましい。
　フッ素化合物の好ましい具体例は、フッ化水素酸、フッ化アンモニウム、酸性フッ化アンモニウムである。より好ましくはフッ化アンモニウム、酸性フッ化アンモニウムである。本発明において、これらのフッ素化合物は、単独または２種以上を組み合わせて配合できる。
　水溶性有機溶媒としては、好ましくはエタノール、２－プロパノール、エチレングリコール、ジエチレングリコールなどのアルコール類；ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノブチルエーテル、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノプロピルエーテルなどのグリコールエーテル類；Ｎ，Ｎ－ジメチルホルムアミド、Ｎ，Ｎ－ジメチルアセトアミド、Ｎ－メチル－２－ピロリドンなどのアミド類；ジメチルスルホキシドなどが好ましく挙げられる。これらの水溶性有機溶媒は、単独でも２種類以上組み合わせて用いてもよい。
　また、本工程（Ｅ）に用いられるエッチング液には、塩酸、硝酸、硫酸、リン酸などの無機酸；酢酸、プロピオン酸、シュウ酸、メタンスルホン酸などの有機酸を、５重量％以下程度の範囲で加えてもよい。これらの酸は、単独でも２種類以上組み合わせて用いてもよい。
≪トランジスタ≫
　本発明の製造方法により得られるトランジスタは、基板７上に、少なくとも高誘電材料膜２とアルミニウム金属ゲート（図示せず）とが積層してなる積層体、該積層体の側面を覆うように設けられるサイドウォール３、該サイドウォール３を覆うように設けられる層間絶縁膜４を有するもの、すなわち、本発明のエッチング液によりエッチングする工程に供される図１に示される構造体において、ダミーゲート１をアルミニウム金属ゲートに入れ替えたものである。また、図１に示されるように、本発明の製造方法により得られるトランジスタは、ソース／ドレイン６、及びアイソレーション５を有しており、高誘電材料膜２は、該ソース／ドレイン６の間を覆うように、基板７の表面上に設けられている。
　本発明の製造方法により製造しうるトランジスタにおいて、基板７に用いられる基板材料、層間絶縁膜４に用いられる材料、サイドウォール３に用いられる材料としては、上記の構造体における基板７に用いられる基板材料、層間絶縁膜４に用いられる材料、サイドウォール３に用いられる材料と同じである。
　また、本発明の製造方法により得られるトランジスタは、トランジスタが通常有する部位、例えばバリア層や絶縁膜などを有していてもよい。バリア層を形成するバリア材料としては、バリア材料としては、チタン、窒化チタン、タンタル、窒化タンタルなどが好ましく挙げられ、絶縁膜を形成する絶縁材料としては、酸化シリコン、窒化シリコン、炭化シリコン及びこれらの誘導体などが好ましく挙げられる。
　高誘電材料膜２とアルミニウム金属ゲート（図示せず）とが積層してなる積層体において、該アルミニウム金属ゲートを形成する金属以外の金属材料からなる金属ゲートがさらに積層したり、例えば特性制御膜といった機能を有する層が積層されていてもよい。また、半導体材料としては、ガリウム－砒素、ガリウム－リン、インジウム－リンなどの化合物半導体や、クロム酸化物などの酸化物半導体などが好ましく挙げられる。
　本発明の製造方法により得られるトランジスタは、高精度、高品質のトランジスタである。
　次に、本発明を実施例により、さらに詳しく説明するが、本発明は、これらの例によってなんら限定されるものではない。
評価方法
　測定機器；
蛍光Ｘ線分析：エスアイアイ・ナノテクノロジー株式会社製、ＳＥＡ１２００ＶＸを用いて測定した。
ＳＥＭ観察：株式会社日立ハイテクノロジーズ社製、超高分解能電界放出形走査電子顕微鏡Ｓ－５５００を用いて観察した。
ＦＩＢ加工：株式会社日立ハイテクノロジーズ社製、集束イオンビーム加工装置ＦＢ－２１００を用いて加工した。
ＳＴＥＭ観察：株式会社日立ハイテクノロジーズ社製、走査透過電子顕微鏡ＨＤ－２３００を用いて観察した。
　判定；
（シリコンからなるダミーゲート１のエッチング状態）
　　○：ダミーゲート１が完全にエッチングされた。
　　×：ダミーゲート１のエッチングが不十分であった。
（アルミニウムの防食能力の評価）
　　○：アルミニウムのエッチレートが１ｎｍ/ｍｉｎ未満であった。
　　×：アルミニウムのエッチレートが１ｎｍ/ｍｉｎ以上であった。
実施例１～４８
　エッチング液のアルミニウムに対する防食能力を調べるために、以下に説明する手法を用いた。基板となるシリコンウェハ上にＰＶＤによりアルミニウム膜１０００Åを堆積させた。このアルミニウム膜を第２表に示したエッチング液に２５℃、３０分間浸漬し、浸漬前後の膜厚を蛍光Ｘ線分析計で測定し、エッチング液によるアルミニウム膜のエッチング量を算出した。算出されたエッチング量と浸漬時間からエッチレートを計算し、アルミニウムのエッチレートが１ｎｍ/ｍｉｎ未満の場合エッチング液のアルミニウムに対する防食能力があると判断した。
　次に、エッチング液のシリコンに対するエッチング能力と高誘電材料膜、サイドウォール、及び層間絶縁膜に対する防食能力の試験方法を説明する。基板としてシリコンウェハを採用し、該シリコンウェハ上にトランジスタ構造を有し、該トランジスタ構造が第１表に示される１Ａ～１Ｉである、図１に示すような断面図の構造体を用意した。各実施例について、第３表に示される構造体を用い、シリコンからなるダミーゲート１の表面に存在するシリコン自然酸化膜を除去するため、０．０５重量％フッ化水素酸のエッチング液に、２５℃、２分間浸漬し、超純水によるリンス、乾燥窒素ガス噴射による乾燥を行った。その後、第３表に示したエッチング液（各エッチング液の組成は第２表を参照）に所定の温度、時間で浸漬し、超純水によるリンス、乾燥窒素ガス噴射による乾燥を行った。
　エッチング後のトランジスタ断面をＳＥＭで観察することにより、シリコンからなるダミーゲート１、サイドウォール３、及び層間絶縁膜４の状態を判断した。
　高誘電材料膜２はシリコンからなるダミーゲート１に覆われている。よって、シリコンからなるダミーゲート１がエッチング液により除かれると、該エッチング液が高誘電材料膜２と接触することになり、該高誘電材料膜２の状態を観察することでエッチング液による高誘電材料膜へのダメージが判断できる。そこで、シリコンからなるダミーゲート１がエッチングされた場合に限り、エッチング後のトランジスタを、ＦＩＢを用いて２００ｎｍ以下の厚さに薄膜化加工を行い、ＳＴＥＭで観察することにより、高誘電材料膜２の状態を判断した。
　第２表に示したエッチング液では、浸漬後、サイドウォール３、層間絶縁膜４、及び高誘電材料膜２がエッチングされないことを確認した。そこで、第３表と第５表ではシリコンからなるダミーゲート１の状態とアルミニウムのエッチレートの評価結果を示した。
　第２表に示したエッチング液を本発明の製造方法を適用した実施例１～４８においては、第３表に示されるように、アルミニウムのエッチレートは１ｎｍ/ｍｉｎ未満であり、シリコンからなるダミーゲート１を選択的にエッチングしていることがわかる。
比較例１
　トランジスタ構造１Ｄを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに非特許文献２に記された水酸化テトラメチルアンモニウムの２重量％水溶液（第４表、エッチング液４Ａ）を用いてエッチング処理を行った結果、第５表に示されるように、シリコンからなるダミーゲート１のエッチング能力が不足しており、アルミニウムのエッチレートが１ｎｍ/ｍｉｎ以上であった。このことより、非特許文献２記載のエッチング液は、本発明の対象である高誘電材料とアルミニウムを含有する金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例２
　トランジスタ構造１Ｂを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに特許文献２に記された水酸化テトラメチルアンモニウム０．５重量％とシリコン０．１重量％を含む水溶液（第４表、エッチング液４Ｂ）を用いてエッチング処理を行った結果、第５表に示されるように、アルミニウムのエッチレートは１ｎｍ/ｍｉｎ未満であったが、シリコンからなるダミーゲート１のエッチング能力が不足していた。このことより、特許文献２記載のエッチング液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例３
　トランジスタ構造１Ｃを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに特許文献３に記された水酸化テトラメチルアンモニウム１０重量％とヒドロキシルアミン１０重量％とソルビトール５重量％の水溶液（第４表、エッチング液４Ｃ）を用いてエッチング処理を行った結果、第５表に示されるように、シリコンからなるダミーゲート１はエッチングされていたが、アルミニウムのエッチレートが１ｎｍ/ｍｉｎ以上であった。このことより、特許文献３記載の水溶液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例４
　トランジスタ構造１Ｇを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに特許文献４に記された水酸化テトラメチルアンモニウム２．４重量％とソルビトール５重量％の水溶液（第４表、エッチング液４Ｄ）を用いてエッチング処理を行った結果、第５表に示されるように、シリコンからなるダミーゲート１のエッチング能力が不足しており、アルミニウムのエッチレートが１ｎｍ/ｍｉｎ以上であった。このことより、特許文献４記載の水溶液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例５
　トランジスタ構造１Ｅを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに特許文献５に記されたヘキサメチレンジアミン（１，６－ヘキサンジアミン）５重量％とソルビトール３０重量％の水溶液（第４表、エッチング液４Ｅ）を用いてエッチング処理を行った結果、第５表に示されるように、アルミニウムのエッチレートは１ｎｍ/ｍｉｎ未満であったが、シリコンからなるダミーゲート１のエッチング能力が不足していた。このことより、特許文献５記載の剥離液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例６
　トランジスタ構造１Ｉを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに特許文献６に記された水酸化テトラメチルアンモニウム４重量％とトリメチルアミン０．０１重量％とプロピレングリコール８０重量％とグリセリン４重量％の水溶液（第４表、エッチング液４Ｆ）を用いてエッチング処理を行った結果、第５表に示されるように、アルミニウムのエッチレートは１ｎｍ/ｍｉｎ未満であったが、シリコンからなるダミーゲート１のエッチング能力が不足していた。このことより、特許文献６記載の水溶液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例７
　トランジスタ構造１Ｆを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに１，３－プロパンジアミン０．５重量％の水溶液（第４表、エッチング液４Ｇ）を用いてエッチング処理を行った結果、第５表に示されるように、シリコンからなるダミーゲート１のエッチング能力が不足しており、アルミニウムのエッチレートが１ｎｍ/ｍｉｎ以上であった。このことより、アルカリ化合物水溶液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例８
　トランジスタ構造１Ｈを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりにソルビトール１０重量％の水溶液（第４表、エッチング液４Ｈ）を用いてエッチング処理を行った結果、第５表に示されるように、アルミニウムのエッチレートは１ｎｍ/ｍｉｎ未満であったが、シリコンからなるダミーゲート１のエッチング能力が不足していた。このことより、多価アルコール水溶液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例９
　トランジスタ構造１Ａを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに１，３－プロパンジアミン５重量％とイノシトール１０重量％の水溶液（第４表、エッチング液４Ｉ）を用いてエッチング処理を行った結果、第５表に示されるように、シリコンからなるダミーゲート１はエッチングされていたが、アルミニウムのエッチレートが１ｎｍ/ｍｉｎ以上であった。このことより、アルカリ化合物と環状多価アルコールの水溶液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
比較例１０
　トランジスタ構造１Ａを有する構造体を用い、実施例１で示したフッ化水素酸処理を行った後、エッチング液２Ｇのかわりに１，３－プロパンジアミン５重量％とスクロース１０重量％の水溶液（第４表、エッチング液４Ｊ）を用いてエッチング処理を行った結果、第５表に示されるように、シリコンからなるダミーゲート１はエッチングされていたが、アルミニウムのエッチレートが１ｎｍ/ｍｉｎ以上であった。このことより、アルカリ化合物と非還元糖の水溶液は、本発明の対象である高誘電材料と金属ゲートを含んだトランジスタ形成工程におけるシリコンエッチングには使用できないことがわかる。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
　本発明のエッチング液を使用することにより、アルミニウム金属ゲートと層間絶縁膜とサイドウォールと高誘電材料膜をエッチングせずにシリコンからなるダミーゲートを選択的にエッチングできることにより高誘電材料膜とアルミニウムを含有する金属ゲートを含んだトランジスタ形成工程で使用でき、産業上有用である。

Claims (8)

  1. 　基板上に、少なくとも高誘電材料膜とシリコンからなるダミーゲートとが積層してなるダミーゲート積層体、該積層体の側面を覆うように設けられるサイドウォール、及び該サイドウォールを覆うように設けられる層間絶縁膜を有する構造体を用い、該ダミーゲートをアルミニウム金属ゲートに入れ替えることを特徴とするトランジスタの製造方法における、該シリコンからなるダミーゲートのエッチングに用いられ、アンモニア、ジアミン、及び一般式（１）で表されるポリアミンから選ばれる少なくとも１種であるアルカリ化合物を０．１～４０重量％、一般式（２）で表される多価アルコールから選ばれる少なくとも１種を５～５０重量％、ならびに水４０～９４．９重量％を含有するシリコンエッチング液。
    　　　Ｈ2Ｎ－（ＣＨ2ＣＨ2ＮＨ）m－Ｈ　　　・・・（１）
    　　　　　（ｍは２～５の整数である。）
    　　　Ｈ－（ＣＨ（ＯＨ））n－Ｈ　　　　　　・・・（２）
    　　　　　（ｎは３～６の整数である。）
  2. 　ジアミン及び一般式（１）で表されるポリアミンが、エチレンジアミン、１，２－プロパンジアミン、１，３－プロパンジアミン、ジエチレントリアミン、及びトリエチレンテトラミンから選ばれる少なくとも１種である請求項１に記載のシリコンエッチング液。
  3. 　一般式（２）で表される多価アルコールが、グリセリン、ｍｅｓｏ－エリトリトール、キシリトール、及びソルビトールから選ばれる少なくとも１種である請求項１に記載のシリコンエッチング液。
  4. 　高誘電材料膜を形成する高誘電材料が、ＨｆＯ2、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＬａＯ、ＨｆＬａＯＮ、ＨｆＴｉＳｉＯＮ、ＨｆＡｌＳｉＯＮ、ＨｆＺｒＯ、又はＡｌ2Ｏ3である請求項１に記載のシリコンエッチング液。
  5. 　基板上に、少なくとも高誘電材料膜とシリコンからなるダミーゲートとが積層してなるダミーゲート積層体、該積層体の側面を覆うように設けられるサイドウォール、及び該サイドウォールを覆うように設けられる層間絶縁膜を有する構造体を用い、以下の工程（Ｉ）を有し、かつ該ダミーゲートをアルミニウム金属ゲートに入れ替えることを特徴とするトランジスタの製造方法。
    工程（Ｉ）シリコンを、アンモニア、ジアミン、及び一般式（１）で表されるポリアミンから選ばれる少なくとも１種であるアルカリ化合物を０．１～４０重量％、一般式（２）で表される多価アルコールから選ばれる少なくとも１種を５～５０重量％、ならびに水４０～９４．９重量％を含有するエッチング液を用いてエッチングする工程
    　　　Ｈ2Ｎ－（ＣＨ2ＣＨ2ＮＨ）m－Ｈ　　　・・・（１）
    　　　　　（ｍは２～５の整数である。）
    　　　Ｈ－（ＣＨ（ＯＨ））n－Ｈ　　　　　　・・・（２）
    　　　　　（ｎは３～６の整数である。）
  6. 　高誘電材料膜を形成する高誘電材料が、ＨｆＯ2、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＬａＯ、ＨｆＬａＯＮ、ＨｆＴｉＳｉＯＮ、ＨｆＡｌＳｉＯＮ、ＨｆＺｒＯ、又はＡｌ2Ｏ3である請求項５に記載のトランジスタの製造方法。
  7. 　ジアミン及び一般式（１）で表されるポリアミンが、エチレンジアミン、１，２－プロパンジアミン、１，３－プロパンジアミン、ジエチレントリアミン、及びトリエチレンテトラミンから選ばれる少なくとも１種である請求項５に記載のトランジスタの製造方法。
  8. 　一般式（２）で表される多価アルコールが、グリセリン、ｍｅｓｏ－エリトリトール、キシリトール、及びソルビトールから選ばれる少なくとも１種である請求項５に記載のトランジスタの製造方法。
PCT/JP2011/066997 2010-08-31 2011-07-26 シリコンエッチング液及びそれを用いたトランジスタの製造方法 WO2012029450A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP11821468.3A EP2613345A4 (en) 2010-08-31 2011-07-26 SILICON ETCHING AGENT AND PROCESS FOR PRODUCING TRANSISTORS USING THE SAME
JP2012531752A JPWO2012029450A1 (ja) 2010-08-31 2011-07-26 シリコンエッチング液及びそれを用いたトランジスタの製造方法
CN2011800417067A CN103081075A (zh) 2010-08-31 2011-07-26 硅蚀刻液以及使用其的晶体管的制造方法
US13/819,107 US20130203263A1 (en) 2010-08-31 2011-07-26 Silicon etchant and method for producing transistor by using same
KR1020137004129A KR20130114083A (ko) 2010-08-31 2011-07-26 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-194389 2010-08-31
JP2010194389 2010-08-31

Publications (1)

Publication Number Publication Date
WO2012029450A1 true WO2012029450A1 (ja) 2012-03-08

Family

ID=45772559

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/066997 WO2012029450A1 (ja) 2010-08-31 2011-07-26 シリコンエッチング液及びそれを用いたトランジスタの製造方法

Country Status (7)

Country Link
US (1) US20130203263A1 (ja)
EP (1) EP2613345A4 (ja)
JP (1) JPWO2012029450A1 (ja)
KR (1) KR20130114083A (ja)
CN (1) CN103081075A (ja)
TW (1) TW201224120A (ja)
WO (1) WO2012029450A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020044789A1 (ja) * 2018-08-31 2020-03-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2020038956A (ja) * 2018-08-31 2020-03-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023387A1 (ja) * 2010-08-20 2012-02-23 三菱瓦斯化学株式会社 トランジスタの製造方法
US20150203753A1 (en) * 2014-01-17 2015-07-23 Nanya Technology Corporation Liquid etchant composition, and etching process in capacitor process of dram using the same
KR102468776B1 (ko) * 2015-09-21 2022-11-22 삼성전자주식회사 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
JP6769760B2 (ja) 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
US11037792B2 (en) 2018-10-25 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution
CN112410036B (zh) * 2020-10-29 2021-09-07 湖北兴福电子材料有限公司 一种低选择性的bpsg和peteos薄膜的蚀刻液

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448633A (ja) 1990-06-14 1992-02-18 Mitsubishi Gas Chem Co Inc アルミニウム配線半導体基板の表面処理剤
JPH04370932A (ja) 1991-06-19 1992-12-24 Toyota Central Res & Dev Lab Inc シリコンの異方性エッチング液
JP2002359369A (ja) * 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法
JP2005229053A (ja) 2004-02-16 2005-08-25 Mitsubishi Gas Chem Co Inc 薄葉化半導体ウェーハの製造法
JP2006008932A (ja) 2004-06-29 2006-01-12 Sanyo Chem Ind Ltd アルカリ洗浄剤
JP2007214456A (ja) 2006-02-10 2007-08-23 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いるシリコン異方性エッチング剤組成物、シリコンエッチング方法及びそのエッチングを施されたシリコン基板を有する電子機器
US7316949B2 (en) 2002-12-20 2008-01-08 Intel Corporation Integrating n-type and p-type metal gate transistors
JP2009152342A (ja) * 2007-12-20 2009-07-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417432B2 (ja) * 1994-12-08 2003-06-16 東京応化工業株式会社 レジスト用現像液組成物
CN1690120A (zh) * 2004-03-01 2005-11-02 三菱瓦斯化学株式会社 具有高减震能力的树脂组合物
US7879783B2 (en) * 2007-01-11 2011-02-01 Air Products And Chemicals, Inc. Cleaning composition for semiconductor substrates
US20110244184A1 (en) * 2010-04-01 2011-10-06 Solarworld Industries America, Inc. Alkaline etching solution for texturing a silicon wafer surface
WO2012023387A1 (ja) * 2010-08-20 2012-02-23 三菱瓦斯化学株式会社 トランジスタの製造方法
US8053323B1 (en) * 2010-11-03 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methodology for uniformity control

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448633A (ja) 1990-06-14 1992-02-18 Mitsubishi Gas Chem Co Inc アルミニウム配線半導体基板の表面処理剤
JPH04370932A (ja) 1991-06-19 1992-12-24 Toyota Central Res & Dev Lab Inc シリコンの異方性エッチング液
JP2002359369A (ja) * 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法
US7316949B2 (en) 2002-12-20 2008-01-08 Intel Corporation Integrating n-type and p-type metal gate transistors
JP2005229053A (ja) 2004-02-16 2005-08-25 Mitsubishi Gas Chem Co Inc 薄葉化半導体ウェーハの製造法
JP2006008932A (ja) 2004-06-29 2006-01-12 Sanyo Chem Ind Ltd アルカリ洗浄剤
JP2007214456A (ja) 2006-02-10 2007-08-23 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いるシリコン異方性エッチング剤組成物、シリコンエッチング方法及びそのエッチングを施されたシリコン基板を有する電子機器
JP2009152342A (ja) * 2007-12-20 2009-07-09 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS, vol. 76, no. 9, 2007, pages 1006
COMPLETE COLLECTION OF MICRO-MACHINE/MEMS TECHNOLOGIES, 2003, pages 111
See also references of EP2613345A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020044789A1 (ja) * 2018-08-31 2020-03-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2020038956A (ja) * 2018-08-31 2020-03-12 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7170578B2 (ja) 2018-08-31 2022-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11670517B2 (en) 2018-08-31 2023-06-06 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing device

Also Published As

Publication number Publication date
TW201224120A (en) 2012-06-16
CN103081075A (zh) 2013-05-01
JPWO2012029450A1 (ja) 2013-10-28
US20130203263A1 (en) 2013-08-08
EP2613345A4 (en) 2015-03-18
KR20130114083A (ko) 2013-10-16
EP2613345A1 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
KR101861713B1 (ko) 트랜지스터의 제조 방법
WO2012029450A1 (ja) シリコンエッチング液及びそれを用いたトランジスタの製造方法
TWI659088B (zh) 蝕刻組成物
US8025811B2 (en) Composition for etching a metal hard mask material in semiconductor processing
KR101562053B1 (ko) 세정용 액체 조성물, 반도체소자의 세정방법, 및 반도체소자의 제조방법
CN106062932B (zh) 半导体元件的清洗液和清洗方法
KR101608952B1 (ko) 반도체소자의 세정용 액체 조성물, 및 반도체소자의 세정방법
KR101827756B1 (ko) 반도체소자용 세정액 및 이를 이용한 세정방법
CN106796878B (zh) 抑制了包含钨的材料的损伤的半导体元件的清洗液、及使用其的半导体元件的清洗方法
KR102533069B1 (ko) 반도체소자의 세정용 액체 조성물, 반도체소자의 세정방법 및 반도체소자의 제조방법
KR20080017576A (ko) 실리콘 산화막 선택성 습식 식각용액
US20170233687A1 (en) Semiconductor element cleaning solution that suppresses damage to tantalum-containing materials, and cleaning method using same
JP2023182750A (ja) エッチング組成物
KR101797162B1 (ko) 실리콘 에칭액 및 이를 이용한 트랜지스터의 제조 방법
Lee et al. The Impact of Dielectric Films and Post-Metal Etch Wet Treatment on Charge-Induced Corrosion of Tungsten Vias

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180041706.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11821468

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012531752

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20137004129

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011821468

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13819107

Country of ref document: US