KR20220081149A - 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법 - Google Patents

실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법 Download PDF

Info

Publication number
KR20220081149A
KR20220081149A KR1020200170715A KR20200170715A KR20220081149A KR 20220081149 A KR20220081149 A KR 20220081149A KR 1020200170715 A KR1020200170715 A KR 1020200170715A KR 20200170715 A KR20200170715 A KR 20200170715A KR 20220081149 A KR20220081149 A KR 20220081149A
Authority
KR
South Korea
Prior art keywords
compound
hydroxide
etchant composition
trimethylsulfonium
carbon atoms
Prior art date
Application number
KR1020200170715A
Other languages
English (en)
Inventor
김지원
노진규
신우준
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020200170715A priority Critical patent/KR20220081149A/ko
Publication of KR20220081149A publication Critical patent/KR20220081149A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명의 실시예들의 실리콘 식각액 조성물은 유기 또는 무기 알칼리계 화합물, 알킬설포늄 또는 알킬설폭소늄 화합물 및 잔량의 물을 포함한다. 알킬설포늄 또는 알킬설폭소늄 화합물을 포함하고 있어 식각 공정 시 실리콘 막에 대한 식각 선택비를 확보할 수 있다. 실리콘 식각액 조성물을 사용하여 표면 조도가 감소된 고 균일성의 패턴을 형성할 수 있다.

Description

실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법{ETCHANT COMPOSITION FOR ETCHING SILICON AND METHOD OF FORMING PATTERN USING THE SAME}
본 발명은 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법에 관한 것이다. 보다 상세하게는, 알칼리계 성분을 포함하는 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법에 관한 것이다.
예를 들면, 디램(DRAM), 낸드 플래시(NAND FLASH) 메모리 장치, 로직 소자 등과 같은 반도체 소자에 있어서, 최근 임계 치수(Critical Dimension: CD)가 급격히 감소하면서도 대용량을 구현하려는 개발이 지속되고 있다.
상기 반도체 소자에 있어서, 예를 들면 폴리실리콘과 같은 실리콘 기반 막 혹은 패턴은 게이트 전극, 커패시터 전극, 도전성 콘택, 배선 등의 재료로 넓게 사용되고 있다. 게이트 전극 또는 배선을 금속막의 직접적 식각을 통해 형성하는 경우, 식각 해상도 한계로 인해 원하는 미세 치수의 패턴 형성이 용이하지 않으며, 이에 따라 폴리실리콘 막을 활용한 공정이 연구되고 있다.
고신뢰성의 반도체 소자 공정 수행을 위해서는, 제거 대상에 대한 빠른 식각 속도의 확보 및 이에 따른 우수한 식각 균일성이 요구된다. 그러나, 식각 공정 수행 시 제거 대상에 대한 식각 속도의 증가는 보호막질에 대한 식각을 촉진시킬 수 있다.
이에 따라, 실리콘 막 식각 공정 시, 미세 치수 패턴 형성을 위한 우수한 식각 속도 및 식각 균일성을 유지하면서 식각 선택비를 향상시키기 위한 식각액 조성물의 개발이 요구된다.
예를 들면, 한국공개특허공보 제10-2018-0047816호에서는 알칼리계 식각액 조성물을 개시하고 있으나, 상기 식각액 조성물은 실리콘 막에 대한 식각 속도 및 식각 선택비를 동시에 충족시키기 위해 적용하기는 곤란하다.
한국공개특허공보 제10-2018-0047816호
본 발명의 일 과제는 향상된 식각 속도 및 식각 선택성을 제공하는 실리콘 식각액 조성물을 제공하는 것이다.
본 발명의 일 과제는 상기 실리콘 식각액 조성물을 사용한 패턴 형성 방법을 제공하는 것이다.
1. 유기 또는 무기 알칼리계 화합물; 알킬설포늄 또는 알킬설폭소늄 화합물; 및 물을 포함하는, 실리콘 식각액 조성물.
2. 위 1에 있어서, 상기 유기 알칼리계 화합물은 4급 알킬 암모늄 염 화합물, 아자바이사이클로 화합물, 다이아자바이사이클로 화합물 및 트리아자바이사이클로 화합물 중 하나를 포함하는, 실리콘 식각액 조성물.
3. 위 2에 있어서, 상기 4급 알킬 암모늄 염 화합물은 수산화 암모늄, 수산화 테트라메틸암모늄, 수산화 테트라에틸암모늄, 수산화 테트라프로필암모늄, 수산화 테트라부틸암모늄, 수산화 테트라헥실암모늄, 수산화 테트라옥틸암모늄, 수산화 벤질트리에틸암모늄, 수산화 디에틸디메틸암모늄 및 수산화 메틸트리부틸암모늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 실리콘 식각액 조성물.
4. 위 1에 있어서, 상기 무기 알칼리계 화합물은 수산화 리튬, 수산화 나트륨, 수산화 칼륨, 수산화 루비듐, 수산화 세슘 및 수산화 프랑슘으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 실리콘 식각액 조성물.
5. 위 1에 있어서, 상기 유기 또는 무기 알칼리계 화합물은 pH가 13 이상인 알칼리계 화합물을 포함하는, 실리콘 식각액 조성물.
6. 위 1에 있어서, 상기 알킬설포늄 화합물은 화학식 1로 표시되는 화합물을 포함하는, 실리콘 식각액 조성물:
[화학식 1]
Figure pat00001
(화학식 1에서, R1, R2 및 R3는 각각 독립적으로 탄소수 1 내지 4의 알킬기, 탄소수 1 내지 4의 알콕시기, 탄소수 1 내지 8의 아세테이트기, 탄소수 1 내지 4의 카르복실기 또는 탄소수 6 내지 10의 아릴기이며,
X-는 유기 또는 무기 음이온 중 하나임).
7. 위 1에 있어서, 상기 알킬설포늄 화합물은 트리메틸설포늄 브로마이드(Trimethylsulfonium bromide), 트리메틸설포늄 클로라이드(Trimethylsulfonium chloride), 트리메틸설포늄 아이오다이드(Trimethylsulfonium iodide), 트리메틸설포늄 하이드록사이드(Trimethylsulfonium hydroxide), 트리메틸설포늄 메틸설페이트(Trimethylsulfonium methyl sulfate), 트리메틸설포늄 니트레이트(Trimethlysulfonium nitrate), 트리메틸설포늄 메탄설포네이트(Trimethlysulfonium methanesulphonate), 트리부틸설포늄 브로마이드(Tributylsulfonium bromide), 트리부틸설포늄 아이오다이드(Tributylsulfonium iodide), 트리페닐설포늄 브로마이드(Triphenylsulfonium bromide), 트리페닐설포늄 클로라이드(Triphenylsulfonium chloride), 메티오닌 메틸설포늄 클로라이드(Methionine methylsulfonium chloride), 브로모다이메틸설포늄 브로마이드(Bromodimethylsulfonium bromide) 및 (4-메틸싸이오페닐)메틸페닐설포늄 트리플레이트((4-Methylthiophenyl)methyl phenyl sulfonium triflate)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 실리콘 식각액 조성물.
8. 위 1에 있어서, 상기 알킬설폭소늄 화합물은 화학식 2로 표시되는 화합물을 포함하는, 실리콘 식각액 조성물:
[화학식 2]
Figure pat00002
(화학식 2에서, R4, R5 및 R6은 각각 독립적으로 탄소수 1 내지 4의 알킬기, 탄소수 1 내지 4의 알콕시기, 탄소수 1 내지 8의 아세테이트기, 탄소수 1 내지 4의 카르복실기 또는 탄소수 6 내지 10의 아릴기이며,
X-는 유기 또는 무기 음이온 중 하나임).
9. 위 1에 있어서, 상기 알킬설폭소늄 화합물은 트리메틸설폭소늄 아이오다이드(Trimethylsulfoxonium iodide), 트리메틸설폭소늄 클로라이드(Trimethylsulfoxonium chloride), 트리메틸설폭소늄 브로마이드(Trimethylsulfoxonium bromide) 및 트리메틸설폭소늄 하이드록사이드(Trimethylsulfoxonium hydroxide)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 실리콘 식각액 조성물.
10. 위 1에 있어서, 조성물 총 중량 중, 상기 유기 또는 무기 알칼리계 화합물 1 내지 20중량%, 상기 알킬설포늄 또는 알킬설폭소늄 화합물 0.01 내지 5중량%, 및 잔량의 물을 포함하는, 실리콘 식각액 조성물.
11. 기판 상에 실리콘 막을 식각하여 더미 게이트를 형성하는 단계; 상기 더미 게이트를 부분적으로 감싸는 산화막을 형성하는 단계; 상기 더미 게이트를 유기 또는 무기 알칼리계 화합물, 알킬설포늄 또는 알킬설폭소늄 화합물 및 잔량의 물을 포함하는 식각액 조성물을 사용하여 제거하는 단계를 포함하는, 패턴 형성 방법.
12. 위 11에 있어서, 상기 더미 게이트가 제거된 개구부 내에 게이트 구조물을 형성하는 단계를 더 포함하는, 패턴 형성 방법.
13. 위 12에 있어서, 상기 게이트 구조물을 형성하는 단계는 상기 개구부 내에 순차적으로 적층되며 금속 질화물을 포함하는 배리어 패턴 및 금속 게이트를 형성하는 것을 포함하는, 패턴 형성 방법.
본 발명의 실시예들에 따르는 실리콘 식각액 조성물은 유기 또는 무기 알칼리계 화합물, 알킬설포늄 또는 알킬설폭소늄 화합물, 및 잔량의 물을 포함할 수 있다. 상기 식각액 조성물은 알킬설포늄 또는 알킬설폭소늄 화합물을 포함하므로 실리콘 산화막에 대한 우수한 방식 효과를 제공할 수 있다.
또한, 본 발명의 예시적인 실시예들에 따르는 실리콘 식각액 조성물은 실리콘 막에 대한 향상된 식각 선택비를 확보할 수 있다.
또한, 본 발명의 예시적인 실시예들에 따르는 실리콘 식각액 조성물을 사용하여 나노 스케일의 반도체 소자 패턴을 고신뢰성으로 형성할 수 있다.
도 1 내지 도 5은 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 개략적인 단면도들이다.
본 발명의 실시예들에 따르면, 유기 또는 무기 알칼리계 화합물, 알킬설포늄 또는 알킬설폭소늄 화합물, 및 물을 포함하며 향상된 식각 속도 및 우수한 식각 선택성을 가지고 실리콘을 식각할 수 있는 식각액 조성물이 제공된다. 또한, 상기 식각액 조성물을 사용한 패턴 형성 방법을 제공한다.
상기 식각액 조성물은 반도체 소자의 게이트 전극, 배선 및 트렌치 형성을 위한 실리콘 식각 공정에 활용될 수 있다.
본 출원에서 사용된 용어 "실리콘"은 폴리실리콘, 비정질(amorphous) 실리콘을 지칭할 수 있다.
이하에서, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
<실리콘 식각액 조성물>
예시적인 실시예들에 따른 실리콘 식각액 조성물(이하에서는, 식각액 조성물로 약칭될 수 있다)은 유기 또는 무기 알칼리계 화합물, 알킬설포늄 또는 알킬설폭소늄 화합물, 및 물을 포함할 수 있다.
상기 유기 또는 무기 알칼리계 화합물은 식각 공정 시 식각 대상막(예를 들면, 실리콘 막)을 제거하는 주 식각 제제역할을 할 수 있다. 예를 들면, 상기 알칼리계 화합물은 용액 내에서 해리되어 수산화 이온을 발생시키므로 식각 공정 시 제거 대상인 실리콘 막을 식각할 수 있다.
예시적인 실시예들에 있어서, 상기 유기 또는 무기 알칼리계 화합물은 pH 13 이상의 알칼리계 화합물을 포함할 수 있다. 이 경우, 수산화 이온의 해리도가 충분히 확보되어 식각 대상막에 대한 식각 속도가 향상될 수 있다.
예시적인 실시예들에 따르면, 상기 유기 알칼리계 화합물은 4급 알킬 암모늄 염 화합물, 아자바이사이클로 화합물, 다이아자바이사이클로 화합물 및 트리아자바이사이클로 화합물 등을 포함할 수 있다.
일부 실시예들에 있어서, 상기 4급 알킬 암모늄 염 화합물은 하기 화학식 3으로 표시되는 4급 알킬 암모늄 히드록사이드를 포함할 수 있다.
[화학식 3]
Figure pat00003
화학식 3에서, R1, R2, R3 및 R4는 각각 독립적으로 탄소수 1 내지 8의 알킬기 또는 아릴기이며, 바람직하게는 탄소수 1 내지 4의 알킬기일 수 있다. R1, R2, R3 및 R4의 탄소수가 상기 범위 내에 있는 경우, 4급 알킬 암모늄 염 화합물의 수산화 이온 해리 작용이 우수할 수 있다.
예를 들면, 상기 알칼리계 화합물은 수산화 암모늄, 수산화 테트라메틸암모늄, 수산화 테트라에틸암모늄, 수산화 테트라프로필암모늄, 수산화 테트라부틸암모늄, 수산화 테트라헥실암모늄, 수산화 테트라옥틸암모늄, 수산화 벤질트리에틸암모늄, 수산화 디에틸디메틸암모늄, 수산화 메틸트리부틸암모늄 등을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.
일부 실시예들에 있어서, 상기 아자바이사이클로 화합물은 각각 탄소수 3 내지 13을 갖는 아자바이사이클로알케인 또는 아자바이사이클로알켄 등을 포함할 수 있으며, 상기 다이아자바이사이클로 화합물은 각각 탄소수 2 내지 12를 갖는 다이아자바이사이클로알케인 또는 다이아자바이사이클로알켄 등을 포함할 수 있고, 상기 트리아자바이사이클로 화합물은 각각 탄소수 2 내지 11을 갖는 트리아자바이사이클로알케인 또는 트리아자바이사이클로알켄 등을 포함할 수 있다.
예를 들면, 상기 유기 알칼리계 화합물은 아자바이바이사이클로(Azabicyclo-), 다이아자바이사이클로(Diazabicyclo-) 및 트리아자바이사이클로(Triazabicyclo-) 중 하나의 구조를 가지며, 탄소수 및 결합수에 따라 부탄(-butane), 펜탄(-petane), 헥산(-hexane), 헵탄(-heptane), 옥탄(-octane), 노난(-nonane), 데칸(-decane), 운데칸(-undecane), 도데칸(-dodecane), 트리데칸(-tridecane), 테트라데칸(-tetradecane), 노넨(-nonene), 데센(-decene), 운데센(-undecene) 중 하나로 구성된 그룹으로부터 선택된 하나 이상의 화합물을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 무기 알칼리계 화합물은 수산화 리튬, 수산화 칼륨, 수산화 루비듐, 수산화 세슘, 수산화 프랑슘 등을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.
일부 실시예들에 있어서, 상기 유기 또는 무기 알칼리계 화합물은 식각액 조성물 총 중량 중 약 1 내지 20중량%로 포함될 수 있다. 상기 유기 또는 무기 알칼리계 화합물의 함량이 약 1 중량% 미만인 경우, 수산화 이온의 해리도 또는 조성물로부터 해리되는 양이 충분히 확보되지 않아 실리콘의 식각 속도가 감소할 수 있다. 상기 유기 또는 무기 알칼리계 화합물의 함량이 약 20 중량% 초과하는 경우, 식각액 조성물 내 물 함량이 감소함에 따라 수산화물의 절대량이 감소하므로, 실리콘의 식각 성능이 저하될 수 있다.
바람직하게 상기 유기 또는 무기 알칼리계 화합물은 조성물 총 중량 중 약 5 내지 15중량%로 포함될 수 있다.
상기 알킬설포늄 화합물 및 알킬설폭소늄 화합물은 보호막질(예를 들면, 실리콘 산화막)의 식각을 억제하는 방식제 역활을 수행할 수 있다. 예를 들면, 상기 알킬설포늄 화합물 및 알킬설폭소늄 화합물은 실리콘 산화물과의 전하간 상호작용(charge interaction)을 통하여 실리콘 산화막 표면을 패시베이션하므로, 식각 제제에 의한 실리콘 산화막의 식각 손상을 방지할 수 있다. 이에 따라, 식각 공정 시 실리콘 막에 대한 높은 식각 선택비를 얻을 수 있다.
예시적인 실시예들에 따르면, 상기 알킬설포늄 화합물은 하기 화학식 1로 표시되는 3급 설포늄 화합물을 포함할 수 있다.
[화학식 1]
Figure pat00004
상기 화학식 1에서 R1, R2 및 R3는 각각 독립적으로 탄소수 1 내지 4의 알킬기, 탄소수 1 내지 4의 알콕시기, 탄소수 1 내지 8의 아세테이트기, 탄소수 1 내지 4의 카르복실기 및 탄소수 6 내지 10의 아릴기 중 하나일 수 있다.
상기 화학식 1에서 X-는 유기 음이온 또는 무기 음이온 중 하나일 수 있다. 예를 들어, 상기 X-은 할로겐 이온, 수산화 이온, 사이아나이드, 니트레이트, 니트라이트, 설페이트, 트리플레이트, 설포네이트 등으로부터 선택될 수 있다.
예를 들면, 상기 알킬설포늄 화합물은 트리메틸설포늄 브로마이드(Trimethylsulfonium bromide), 트리메틸설포늄 클로라이드(Trimethylsulfonium chloride), 트리메틸설포늄 아이오다이드(Trimethylsulfonium iodide), 트리메틸설포늄 하이드록사이드(Trimethylsulfonium hydroxide), 트리메틸설포늄 메틸설페이트(Trimethylsulfonium methyl sulfate), 트리메틸설포늄 니트레이트(Trimethlysulfonium nitrate), 트리메틸설포늄 메탄설포네이트(Trimethlysulfonium methanesulphonate), 트리부틸설포늄 브로마이드(Tributylsulfonium bromide), 트리부틸설포늄 아이오다이드(Tributylsulfonium iodide), 트리페닐설포늄 브로마이드(Triphenylsulfonium bromide), 트리페닐설포늄 클로라이드(Triphenylsulfonium chloride), 메티오닌 메틸설포늄 클로라이드(Methionine methylsulfonium chloride), 브로모다이메틸설포늄 브로마이드(Bromodimethylsulfonium bromide), (4-메틸싸이오페닐)메틸페닐설포늄 트리플레이트((4-Methylthiophenyl)methyl phenyl sulfonium triflate) 등을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.
예시적인 실시예들에 따르면, 상기 알킬설폭소늄 화합물은 하기 화학식 2로 표시되는 3급 설폭소늄 화합물을 포함할 수 있다.
[화학식 2]
Figure pat00005
상기 화학식 2에서 R4, R5 및 R6는 각각 독립적으로 탄소수 1 내지 4의 알킬기, 탄소수 1 내지 4의 알콕시기, 탄소수 1 내지 8의 아세테이트기, 탄소수 1 내지 4의 카르복실기 및 탄소수 6 내지 10의 아릴기 중 하나일 수 있다.
상기 화학식 2에서 X-는 유기 음이온 또는 무기 음이온 중 하나일 수 있으며, 예를 들어, 상기 X-는 할로겐 이온, 수산화 이온, 사이아나이드, 니트레이트, 니트라이트, 설페이트, 트리플레이트, 설포네이트 등으로부터 선택될 수 있다.
예를 들면, 상기 알킬설폭소늄 화합물은 트리메틸설폭소늄 아이오다이드(Trimethylsulfoxonium iodide), 트리메틸설폭소늄 클로라이드(Trimethylsulfoxonium chloride), 트리메틸설폭소늄 브로마이드(Trimethylsulfoxonium bromide), 트리메틸설폭소늄 하이드록사이드(Trimethylsulfoxonium hydroxide) 등을 포함할 수 있다. 이들은 단독으로 혹은 2 이상이 조합되어 사용될 수 있다.
일부 실시예들에 있어서, 상기 알킬설포늄 또는 알킬설폭소늄 화합물은 식각액 조성물 총 중량 중 약 0.01 내지 5중량%로 포함될 수 있다. 상기 알킬설포늄 또는 알킬설폭소늄 화합물의 함량이 0.01 중량% 미만인 경우, 실리콘 산화막과 전하간 상호작용이 활발하지 못하므로 실리콘 산화막에 대한 방식 효과가 저하될 수 있다. 상기 알킬설포늄 또는 알킬설폭소늄 화합물의 함량이 5 중량% 초과인 경우, 알킬설포늄 및 알킬설폭소늄 화합물의 양이온이 실리콘 막 표면과 소수성 상호작용(hydrophobic interaction)을 하여 식각 제제에 의한 식각을 저해하므로, 실리콘 막의 식각 속도가 저하될 수 있다. 바람직하게는 상기 알킬설포늄 또는 알킬설폭소늄 화합물은 조성물 총 중량 중 0.1 내지 1중량%로 포함될 수 있다.
상기 식각액 조성물은 여분 혹은 잔량의 물을 포함할 수 있다. 본 출원에서 사용된 용어 “여분” 혹은 “잔량”은 성분 또는 제제의 추가에 따라 변화하는 가변적인 양을 지칭할 수 있다. 예를 들면, 상술한 알칼리계 화합물 및 알킬설포늄 및/또는 알킬설폭소늄 화합물을 제외한 나머지 양, 또는 알칼리계 화합물, 알킬설포늄 및/또는 알킬설폭소늄 화합물, 및 기타 첨가제를 제외한 나머지 양을 의미할 수 있다.
일부 실시예에 있어서, 물은 반도체 공정용 탈이온수(Deionized water)일 수 있으며, 바람직하게는 비저항 값이 18MΩ/cm 이상인 탈이온수를 사용할 수 있다.
상기 식각액 조성물의 상기 첨가제는 알칼리계 화합물 및 알킬설포늄 또는 알킬설폭소늄 화합물의 식각 성능 및 식각 조절 성능을 저해하지 않는 범위 내에서 포함될 수 있으며, 예를 들면 식각 촉진제, 부식 억제제, 계면활성제, 소포제 등을 포함할 수 있다.
일부 실시예들에 있어서, 상기 식각액 조성물은 불소 함유 화합물을 포함하지 않을 수 있다. 예를 들면, 상기 식각액 조성물은 불화 설포늄 화합물 또는 불화 설폭소늄 화합물을 포함하지 않을 수 있다. 이 경우, 불소 함유 화합물에 의한 실리콘 산화막의 식각 손상을 억제할 수 있다. 이에 따라, 실리콘 산화막의 식각을 방지하면서 실리콘 막을 선택적으로 식각할 수 있다.
상기 식각액 조성물을 사용하는 실리콘 식각 방법은 당업계에서 통상적으로 알려진 방법에 의하여 수행될 수 있다. 예를 들면, 배치 타입(batch type)의 식각 장치 또는 싱글 타입(single type)의 식각 장치에서 침적, 분무, 또는 침적 및 분무를 이용한 방법 등이 사용될 수 있다. 그러나 이러한 조건은 엄밀하게 적용되지는 않으며, 당업자에 의해 용이하거나 적합한 조건으로 선택될 수 있다.
<패턴 형성 방법>
도 1 내지 도 5는 예시적인 실시예들에 따른 패턴 형성 방법을 설명하기 위한 개략적인 단면도들이다. 예를 들면, 도 1 내지 도 5는 실리콘 막을 활용한 반도체 로직 디바이스에서의 폴리 치환 게이트(Poly-replacement gate) 또는 게이트-라스트(Gate-Last) 공정을 설명하고 있다.
그러나, 예시적인 실시예들에 따른 식각액 조성물은 도 1 내지 도 5의 공정에 제한되는 것은 아니며, 배선, 콘택, 게이트 등의 다양한 구조물 또는 패턴 형성 공정에 활용될 수 있다.
도 1을 참조하면, 기판(100) 상에 게이트 절연막(110) 및 더미 게이트 막(120)을 순차적으로 형성할 수 있다.
기판(100)은 단결정 실리콘, 단결정 게르마늄, III-V족 화합물과 같은 반도체 물질을 포함할 수 있다.
게이트 절연막(110)은 실리콘 산화물, 고유전(high-k) 금속 산화물 등을 포함할 수 있다. 더미 게이트 막(120)은 폴리실리콘 혹은 비정질 실리콘을 포함하도록 형성될 수 있다. 예를 들면, 게이트 절연막(110)은 화학 기상 증착(CVD) 공정, 스퍼터링(sputtering) 공정, 물리 기상 증착(PVD) 공정, 원자층 증착(ALD) 공정 등을 통해 형성될 수 있다.
도 2를 참조하면, 더미 게이트 막(120) 및 게이트 절연막(110)을 부분적으로 식각하여, 더미 게이트(125) 및 게이트 절연 패턴(115)을 형성할 수 있다.
예를 들면, 더미 게이트 막(120) 상에 하드 마스크 혹은 포토레지스트 패턴을 형성할 수 있다. 상기 하드 마스크 혹은 포토레지스트 패턴을 식각 마스크로 사용하는 건식 식각 공정을 통해 더미 게이트(125) 및 게이트 절연 패턴(115)을 형성할 수 있다.
도 3을 참조하면, 기판(100) 상에 더미 게이트(125) 상면이 노출되도록 산화막(130)을 형성할 수 있다.
일부 실시예들에 있어서, 상기 산화막(130)은 실리콘 산화막을 포함하도록 형성될 수 있다. 예를 들면, 기판 상에 실리콘 산화물을 증착한 후, 더미 게이트(125) 상면이 노출될 때까지 화학 기계적 연마(CMP) 공정을 통해 평탄화하여 산화막(130)이 형성될 수 있다.
도 4를 참조하면, 상술한 예시적인 실시예들에 따른 식각액 조성물을 사용하여 더미 게이트(125)를 제거할 수 있다. 더미 게이트(125)가 제거된 공간에 개구부(135)가 형성될 수 있다.
상술한 바와 같이, 상기 식각액 조성물은 알킬설포늄 또는 알킬설폭소늄 화합물과 실리콘 산화물 간의 상호작용을 통해 실리콘 산화막에 대한 향상된 방식성을 가지며, 실리콘 산화막에 대하여 실리콘만을 선택적으로 제거할 수 있다. 따라서, 나노 스케일의 더미 게이트(125)를 식각 불량 없이 균일하게 제거할 수 있다.
도 5를 참조하면, 개구부(135) 내에 게이트 구조물을 형성할 수 있다.
예를 들면, 티타늄 질화물 또는 탄탈륨 질화물과 같은 금속 질화물을 포함하는 배리어 막, 및 텅스텐, 코발트, 구리 등과 같은 금속을 포함하는 게이트 금속막을 개구부(135)를 채우도록 산화막(130) 상에 형성할 수 있다. 이후, 상기 게이트 금속막 및 상기 배리어 막을 산화막(130) 상면이 노출될 때까지 CMP 공정을 통해 평탄화하여 배리어 패턴(140) 및 금속 게이트(150)를 포함하는 게이트 구조물을 형성할 수 있다.
일 실시예에 있어서, 다시 도 4를 참조하면, 더미 게이트(125) 제거 이후, 게이트 절연 패턴(115) 역시 제거될 수 있다. 이 경우, 게이트 절연 패턴(115)은 더미 게이트 절연막으로 제공될 수 있다. 이후, 개구부(135) 내에 상기 게이트 구조물을 형성하기 전, 게이트 절연막을 다시 형성할 수도 있다.
이하, 본 발명의 이해를 돕기 위하여 구체적인 실시예 및 비교예들을 포함하는 실험예를 제시하나, 이는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 실시예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예 및 비교예
하기의 표 1(실시예) 및 표 2(비교예)에 기재된 성분들을 해당 함량(중량%)으로 혼합하고, 공통적으로 잔량의 물을 포함시켜 실시예 및 비교예들의 식각액 조성물을 제조하였다.
구분
(중량%)		 알칼리계 화합물 알킬설포늄 화합물 알킬설폭소늄 화합물 물
실시예 1 1
(A-1)		 0.1
(B-1)		 98.9
실시예 2 12
(A-2)		 0.1
(B-1)		 87.9
실시예 3 15
(A-3)		 0.1
(B-1)		 84.9
실시예 4 10
(A-4)		 0.1
(B-1)		 89.9
실시예 5 10
(A-5)		 0.1
(B-1)		 89.9
실시예 6 10
(A-1)		 0.1
(B-1)		 89.9
실시예 7 10
(A-1)		 0.1
(B-2)		 89.9
실시예 8 10
(A-1)		 0.1
(B-3)		 89.9
실시예 9 10
(A-1)		 0.1
(B-4)		 89.9
실시예 10 10
(A-1)		 0.1
(B-5)		 89.9
실시예 11 10
(A-1)		 0.1
(B-6)		 89.9
실시예 12 10
(A-1)		 0.1
(B-7)		 89.9
실시예 13 10
(A-1)		 0.1
(C-1)		 89.9
실시예 14 10
(A-1)		 0.1
(C-2)		 89.9
실시예 15 10
(A-1)		 0.1
(C-3)		 89.9
실시예 16 10
(A-1)		 0.5
(C-1)		 89.5
실시예 17 10
(A-1)		 1
(C-1)		 89
실시예 18 10
(A-1)		 0.01
(B-1)		 89.99
실시예 19 10
(A-2)		 0.05
(B-1)		 89.95
실시예 20 10
(A-3)		 0.1
(B-1)		 89.9
실시예 21 10
(A-1)		 0.5
(B-1)		 89.5
실시예 22 10
(A-1)		 0.7
(B-1)		 89.3
실시예 23 10
(A-1)		 1
(B-1)		 89
실시예 24 10
(A-1)		 5
(B-1)		 85
실시예 25 10
(A-1)		 7
(B-1)		 83
실시예 26 5
(A-1)		 0.1
(B-1)		 94.9
실시예 27 15
(A-1)		 0.1
(B-1)		 84.9
실시예 28 20
(A-1)		 0.1
(B-1)		 79.9
실시예 29 25
(A-1)		 0.1
(B-1)		 74.9
실시예 30 10
(A-1)		 0.05
(B-1)		 0.05
(C-1)		 89.9
실시예 31 10
(A-1)		 2.5
(B-1)		 2.5
(C-1)		 85
구분
(중량%)		 알칼리계 화합물 알킬설포늄 및 알킬설폭소늄 화합물 기타 양이온성 화합물 물
비교예 1 10
(A-1)		 90
비교예 2 10
(A-1)		 0.01
(D-1)		 89.99
비교예 3 10
(A-1)		 0.1
(D-1)		 89.9
비교예 4 10
(A-1)		 1
(D-1)		 89
비교예 5 10
(A-1)		 5
(D-1)		 85
비교예 6 10
(A-1)		 0.1
(D-2)		 89.9
비교예 7 10
(A-1)		 0.1
(D-3)		 89.9
비교예 8 10
(A-1)		 0.1
(D-4)		 89.9
비교예 9 10
(A-1)		 0.1
(D-5)		 89.9
비교예 10 0.1
(B-1)		 99.9
표 1 및 표 2에서 기재된 구체적인 성분명은 아래와 같다.
알칼리계 화합물
1) A-1: 수산화 테트라메틸암모늄(Tetramethylammonium hydroxide)
2) A-2: 수산화 테트라에틸암모늄(Tetraethylammonium hydroxide)
3) A-3: 수산화 테트라프로필암모늄(Tetrapropylammonium hydroxide)
4) A-4: 포타슘 하이드록사이드(Potassium hydroxide)
5) A-5: 1,8-다이아자바이사클로[5.4.0]운덱-7-엔(1,8-Diazabicyclo[5.4.0]undec-7-ene)
알킬설포늄 화합물
1) B-1: 트리메틸설포늄 아이오다이드(Trimethylsulfonium iodide)
2) B-2: 트리메틸설포늄 하이드록사이드(Trimethylsulfonium hydroxide)
3) B-3: 트리부틸설포늄 브로마이드(Tributylsulfonium bromide)
4) B-4: 트리페닐설포늄 브로마이드(Triphenylsulfonium bromide)
5) B-5: 메티오닌 메틸설포늄 클로라이드(Methionine methylsulfonium chloride)
6) B-6: 브로모다이메틸설포늄 브로마이드(Bromodimethylsulfonium bromide)
7) B-7: (4-메틸싸이오페닐)메틸페닐설포늄 트리플레이트((4-Methylthiophenyl)methyl phenyl sulfonium triflate)
알킬설폭소늄 화합물
1) C-1: 트리메틸설폭소늄 아이오다이드(Trimethylsulfoxonium iodide)
2) C-2: 트리메틸설폭소늄 클로라이드(Trimethylsulfoxonium chloride)
3) C-3: 트리메틸설폭소늄 브로마이드(Trimethylsulfoxonium bromide)
기타 양이온성 화합물
1) D-1: 포타슘 아이오다이드(Potassium iodide)
2) D-2: 헥사메소늄 클로라이드(Hexamethonium chloride)
3) D-3: 암모늄 클로라이드(Ammonium chloride)
4) D-4: 암모늄 아이오다이드(Ammonium iodide)
5) D-5: 테트라메틸암모늄 플루오라이드(Tetramethylammonium fluoride)
(1) 실리콘 막 식각속도 평가
실리콘 웨이퍼를 1.5 X 1.5 cm2 크기로 절단하여 시편을 준비하였다. 상기 시편을 실시예 및 비교예의 식각액 조성물이 담긴 항온조에 70℃ 및 400rpm의 조건에서 30초 간 침지시켰다. 이어서, 시편을 꺼내 물로 세정한 후 Air를 이용하여 건조시켰다. 엘립소미터(Ellipsometer)를 사용하여 식각 후 실리콘 막의 두께를 측정한 뒤 최초 막 두께 대비 변화값으로 식각 속도를 계산하였다. 평가 기준은 아래와 같다.
<평가 기준>
◎: 식각 속도 5500 Å/min 이상
○: 식각 속도 5000 내지 5500 Å/min 미만
△: 식각 속도 4500 내지 5000 Å/min 미만
×: 식각 속도 4500 Å/min 미만
(2) 실리콘 산화막 식각속도 평가
실리콘 산화막을 1.5 X 1.5 cm2 크기로 절단하여 시편을 준비하였다. 상기 시편을 실시예 및 비교예의 식각액 조성물이 담긴 항온조에 70℃ 및 400rpm의 조건에서 10분 간 침지시켰다. 이어서, 시편을 꺼내 물로 세정한 후 Air를 이용하여 건조시켰다. 엘립소미터(Ellipsometer)를 사용하여 식각 후 실리콘 산화막의 두께를 측정한 뒤 최초 막 두께 대비 변화값으로 식각 속도를 계산하였다. 평가 기준은 아래와 같다.
<평가 기준>
◎: 식각 속도 1 Å/min 이하
○: 식각 속도 1 Å/min 초과 내지 1.5 Å/min 이하
△: 식각 속도 2 Å/min 초과 내지 2.5 Å/min 이하
×: 식각 속도 2.5 Å/min 초과
(3) 표면조도 평가
상기와 같이 식각된 시편의 실리콘 막 및 실리콘 산화막 표면을 원자 현미경(AFM)을 사용하여 표면 상태를 측정하였다. 평가 기준은 아래와 같다.
<평가 기준>
◎: 10 Å 이하
○: 10 Å 초과 내지 20 Å 이하
△: 20 Å 초과 내지 50 Å 이하
×: 50 Å 초과
평가결과는 하기의 표 3에 함께 나타내었다.
구분 실리콘 막 식각속도 실리콘 산화막 식각속도 표면조도
실시예 1 ○ ◎ ◎
실시예 2 ◎ ◎ ◎
실시예 3 ◎ ◎ ◎
실시예 4 ◎ ◎ ◎
실시예 5 ○ ◎ ◎
실시예 6 ◎ ◎ ◎
실시예 7 ◎ ◎ ◎
실시예 8 ◎ ◎ ◎
실시예 9 ◎ ◎ ◎
실시예 10 ◎ ◎ ◎
실시예 11 ◎ ◎ ◎
실시예 12 ◎ ◎ ◎
실시예 13 ◎ ◎ ◎
실시예 14 ◎ ◎ ◎
실시예 15 ◎ ◎ ◎
실시예 16 ◎ ◎ ◎
실시예 17 ◎ ◎ ◎
실시예 18 ◎ ○ △
실시예 19 ◎ ○ ○
실시예 20 ◎ ◎ ◎
실시예 21 ◎ ◎ ◎
실시예 22 ◎ ◎ ◎
실시예 23 ◎ ◎ ◎
실시예 24 ◎ ◎ ◎
실시예 25 ◎ ◎ ◎
실시예 26 ○ ◎ ◎
실시예 27 ◎ ○ ◎
실시예 28 ◎ ○ ◎
실시예 29 ◎ △ ○
실시예 30 ◎ ◎ ○
실시예 31 ◎ ◎ ○
비교예 1 ○ △ X
비교예 2 ○ △ X
비교예 3 ○ △ X
비교예 4 ○ △ X
비교예 5 △ △ X
비교예 6 ○ △ X
비교예 7 ○ △ X
비교예 8 ○ △ X
비교예 9 ○ X X
비교예 10 X ○ X
표 1 내지 3을 참조하면, 예시적인 실시예들에 따른 알칼리계 화합물 및 알킬설포늄 또는 알킬설폭소늄 화합물이 포함된 실시예들의 경우, 전체적으로 비교예들에 비해 우수한 식각 성능 및 표면 균일성이 구현되었다.
알킬설포늄 및 알킬설폭소늄 화합물을 포함하지 않은 비교예 1 내지 9는 실리콘 산화막에 대한 방식효과 및 표면조도가 저하되었다.
알칼리계 화합물을 포함하지 않은 비교예 10의 경우, 실리콘 막에 대한 충분한 식각 속도를 제공하지 못하였다.
100: 기판 110: 게이트 절연막
115: 게이트 절연 패턴 120: 더미 게이트 막
125: 데미 게이트 130: 산화막
135: 개구부 140: 배리어 패턴
150: 금속 게이트

Claims (13)

  1. 유기 또는 무기 알칼리계 화합물;
    알킬설포늄 또는 알킬설폭소늄 화합물; 및
    물을 포함하는, 실리콘 식각액 조성물.
  2. 청구항 1에 있어서, 상기 유기 알칼리계 화합물은 4급 알킬 암모늄 염 화합물, 아자바이사이클로 화합물, 다이아자바이사이클로 화합물 및 트리아자바이사이클로 화합물 중 하나를 포함하는, 실리콘 식각액 조성물.
  3. 청구항 2에 있어서, 상기 4급 알킬 암모늄 염 화합물은 수산화 암모늄, 수산화 테트라메틸암모늄, 수산화 테트라에틸암모늄, 수산화 테트라프로필암모늄, 수산화 테트라부틸암모늄, 수산화 테트라헥실암모늄, 수산화 테트라옥틸암모늄, 수산화 벤질트리에틸암모늄, 수산화 디에틸디메틸암모늄 및 수산화 메틸트리부틸암모늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 실리콘 식각액 조성물.
  4. 청구항 1에 있어서, 상기 무기 알칼리계 화합물은 수산화 리튬, 수산화 나트륨, 수산화 칼륨, 수산화 루비듐, 수산화 세슘 및 수산화 프랑슘으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 실리콘 식각액 조성물.
  5. 청구항 1에 있어서, 상기 유기 또는 무기 알칼리계 화합물은 pH가 13 이상인 알칼리계 화합물을 포함하는, 실리콘 식각액 조성물.
  6. 청구항 1에 있어서, 상기 알킬설포늄 화합물은 화학식 1로 표시되는 화합물을 포함하는, 실리콘 식각액 조성물:
    [화학식 1]
    Figure pat00006

    (화학식 1에서, R1, R2 및 R3는 각각 독립적으로 탄소수 1 내지 4의 알킬기, 탄소수 1 내지 4의 알콕시기, 탄소수 1 내지 8의 아세테이트기, 탄소수 1 내지 4의 카르복실기 또는 탄소수 6 내지 10의 아릴기이며,
    X-는 유기 또는 무기 음이온 중 하나임).
  7. 청구항 1에 있어서, 상기 알킬설포늄 화합물은 트리메틸설포늄 브로마이드(Trimethylsulfonium bromide), 트리메틸설포늄 클로라이드(Trimethylsulfonium chloride), 트리메틸설포늄 아이오다이드(Trimethylsulfonium iodide), 트리메틸설포늄 하이드록사이드(Trimethylsulfonium hydroxide), 트리메틸설포늄 메틸설페이트(Trimethylsulfonium methyl sulfate), 트리메틸설포늄 니트레이트(Trimethlysulfonium nitrate), 트리메틸설포늄 메탄설포네이트(Trimethlysulfonium methanesulphonate), 트리부틸설포늄 브로마이드(Tributylsulfonium bromide), 트리부틸설포늄 아이오다이드(Tributylsulfonium iodide), 트리페닐설포늄 브로마이드(Triphenylsulfonium bromide), 트리페닐설포늄 클로라이드(Triphenylsulfonium chloride), 메티오닌 메틸설포늄 클로라이드(Methionine methylsulfonium chloride), 브로모다이메틸설포늄 브로마이드(Bromodimethylsulfonium bromide) 및 (4-메틸싸이오페닐)메틸페닐설포늄 트리플레이트((4-Methylthiophenyl)methyl phenyl sulfonium triflate)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 실리콘 식각액 조성물.
  8. 청구항 1에 있어서, 상기 알킬설폭소늄 화합물은 화학식 2로 표시되는 화합물을 포함하는, 실리콘 식각액 조성물:
    [화학식 2]
    Figure pat00007

    (화학식 2에서, R4, R5 및 R6은 각각 독립적으로 탄소수 1 내지 4의 알킬기, 탄소수 1 내지 4의 알콕시기, 탄소수 1 내지 8의 아세테이트기, 탄소수 1 내지 4의 카르복실기 또는 탄소수 6 내지 10의 아릴기이며,
    X-는 유기 또는 무기 음이온 중 하나임).
  9. 청구항 1에 있어서, 상기 알킬설폭소늄 화합물은 트리메틸설폭소늄 아이오다이드(Trimethylsulfoxonium iodide), 트리메틸설폭소늄 클로라이드(Trimethylsulfoxonium chloride), 트리메틸설폭소늄 브로마이드(Trimethylsulfoxonium bromide) 및 트리메틸설폭소늄 하이드록사이드(Trimethylsulfoxonium hydroxide)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 실리콘 식각액 조성물.
  10. 청구항 1에 있어서, 조성물 총 중량 중,
    상기 유기 또는 무기 알칼리계 화합물 1 내지 20중량%;
    상기 알킬설포늄 또는 알킬설폭소늄 화합물 0.01 내지 5중량%; 및
    잔량의 물을 포함하는, 실리콘 식각액 조성물.
  11. 기판 상에 실리콘 막을 식각하여 더미 게이트를 형성하는 단계;
    상기 더미 게이트를 부분적으로 감싸는 산화막을 형성하는 단계;
    상기 더미 게이트를 유기 또는 무기 알칼리계 화합물, 알킬설포늄 또는 알킬설폭소늄 화합물 및 잔량의 물을 포함하는 식각액 조성물을 사용하여 제거하는 단계를 포함하는, 패턴 형성 방법.
  12. 청구항 11에 있어서, 상기 더미 게이트가 제거된 개구부 내에 게이트 구조물을 형성하는 단계를 더 포함하는, 패턴 형성 방법.
  13. 청구항 12에 있어서, 상기 게이트 구조물을 형성하는 단계는 상기 개구부 내에 순차적으로 적층되며 금속 질화물을 포함하는 배리어 패턴 및 금속 게이트를 형성하는 것을 포함하는, 패턴 형성 방법.
KR1020200170715A 2020-12-08 2020-12-08 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법 KR20220081149A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200170715A KR20220081149A (ko) 2020-12-08 2020-12-08 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200170715A KR20220081149A (ko) 2020-12-08 2020-12-08 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20220081149A true KR20220081149A (ko) 2022-06-15

Family

ID=81987477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200170715A KR20220081149A (ko) 2020-12-08 2020-12-08 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20220081149A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047816A (ko) 2016-11-01 2018-05-10 주식회사 이엔에프테크놀로지 실리콘 식각액 조성물

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047816A (ko) 2016-11-01 2018-05-10 주식회사 이엔에프테크놀로지 실리콘 식각액 조성물

Similar Documents

Publication Publication Date Title
TWI668305B (zh) 用來清洗半導體元件之包含鹼土金屬的清洗液及利用該清洗液的半導體元件之清洗方法
KR101941910B1 (ko) 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트
KR101674037B1 (ko) 커패시터 구조의 형성 방법 및 이 방법에 사용되는 실리콘 에칭액
CN106796878B (zh) 抑制了包含钨的材料的损伤的半导体元件的清洗液、及使用其的半导体元件的清洗方法
JP2022507589A (ja) 窒化ケイ素エッチング組成物及び方法
CN104823267A (zh) 半导体元件用清洗液及使用它的清洗方法
TWI654340B (zh) Ｎｉ：ＮｉＧｅ：Ｇｅ選擇性蝕刻配方及其使用方法
JP7531047B2 (ja) タングステン膜に対する窒化チタン膜のエッチング選択比を調節するためのエッチング液組成物、及びこれを用いたエッチング方法
KR101973975B1 (ko) 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 반도체 기판 제품의 제조 방법
KR20180060950A (ko) Ｃｍｐ 이후에 웨이퍼를 세정하는 방법
KR102003235B1 (ko) 커패시터 구조의 형성 방법 및 이것에 사용되는 실리콘 에칭액
KR102427699B1 (ko) 포토레지스트 제거용 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR20220081149A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법
US11168253B2 (en) Silicon layer etchant composition and method of forming pattern by using the same
CN114231288A (zh) 硅蚀刻液组合物、图案形成方法、阵列基板的制造方法、以及阵列基板
KR20220039353A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR20220078998A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR20240072760A (ko) 실리콘 식각액 조성물 및 이를 이용한 패턴 형성 방법
JP2013153074A (ja) キャパシタ形成方法
US20230272279A1 (en) Ruthenium etchant composition, pattern formation method using same composition, method of manufacturing array substrate, and array substrate manufactured thereby
KR20230033319A (ko) 실리콘 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102700235B1 (ko) 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
US20240087950A1 (en) Wet etch process and methods to form air gaps between metal interconnects
KR20230032470A (ko) 루테늄 함유막 식각액 조성물 및 이를 사용한 도전 패턴 형성 방법
KR20240130999A (ko) 실리콘 식각액 조성물 및 이를 이용한 패턴 형성 방법