TWI527110B - 形成電容器結構的方法以及用於其的矽蝕刻液 - Google Patents

形成電容器結構的方法以及用於其的矽蝕刻液 Download PDF

Info

Publication number
TWI527110B
TWI527110B TW101106556A TW101106556A TWI527110B TW I527110 B TWI527110 B TW I527110B TW 101106556 A TW101106556 A TW 101106556A TW 101106556 A TW101106556 A TW 101106556A TW I527110 B TWI527110 B TW I527110B
Authority
TW
Taiwan
Prior art keywords
etching solution
compound
film
mass
cerium
Prior art date
Application number
TW101106556A
Other languages
English (en)
Other versions
TW201241913A (en
Inventor
水谷篤史
稻葉正
吉井朗子
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201241913A publication Critical patent/TW201241913A/zh
Application granted granted Critical
Publication of TWI527110B publication Critical patent/TWI527110B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Description

形成電容器結構的方法以及用於其的矽蝕刻液
本發明是有關於一種形成電容器結構的方法以及用於此方法的矽蝕刻液。
在動態隨機存取記憶體(DRAM)中，常採用凹型結構作為電容器結構。在此結構中，通常在圓柱形孔中形成下電極膜，且僅有內表面作為電極使用。根據此結構，被電容器佔據的區域確實變小，但圓柱形孔的直徑也必須變小。另一方面，有必要確保DRAM元件操作所需的電容值。為了滿足以上兩種需求，圓柱形孔的深度更為加深，因此，愈來愈難以微製程技術來處理電容器的製作。鑑於此種狀況，有人提出一種冠狀(crown type)電容器，在其圓柱結構中，不但使用下電極的內側，也使用下電極的外側，因此電容器的深寬比(aspect ratio)可以降低(例如參照專利文獻1)。
因此，已進行許多嘗試以控制電容器結構的深寬比，但以高精確度形成細圓柱結構或在細圓柱結構中形成孔的製程本身並非如此單純。通常，這種製程是以濕式蝕刻來進行。亦即，為了在矽基板中留下具圓柱形壁面、且深度為奈米級至次微米級的管狀結構，管狀結構裡與管狀結構外的材料應該使用一種蝕刻液來移除。特別是，圓柱形孔中的材料必須以材料從封閉空間中被挖除的方式來移除，這種製程對以濕式蝕刻進行的製程來說具有難度。為了強 調可加工性(processability)，也可能想到使用具高蝕刻力的溶劑。然而，此舉會有電極或其他構件可能在此種溶劑的作用下被腐蝕的顧慮。此外，為了使深寬比更高，有一種趨勢是將填料(filler)的材料從SiO2換成多晶矽或非晶矽，且為了應對這種趨勢，目前需要一種符合此要求的的蝕刻方式。
引用清單
專利文獻
專利文獻1：JP-A-2010-199136(”JP-A”意謂未審查而已公開的日本專利申請案)
針對目前所採用且可將矽或類似物從圓柱形孔中以及從電容器結構中以令人滿意的方式移除的蝕刻液而言，其研究與發展尚未完整。具體來說，本發明的發明人理解到：為了提高將晶圓製作為多個元件時的製造品質，在形成多個電容器結構時，以盡可能均衡的方式在晶圓的邊緣和晶圓的中心執行蝕刻是很重要的。此外，發明人特別對近年來應用範圍日漸變廣的非晶矽或多晶矽的蝕刻品質進行了觀察。
因此，本發明的一個目的是提供一種矽蝕刻液，其可精準且有效率地移除環繞著待形成電容器結構之區域的非晶矽與多晶矽材料，其中前述電容器結構具有凹凸結構。所述矽蝕刻液還可相當均衡地蝕刻晶圓的中心和晶圓的邊 緣，其中在晶圓上將形成多個電容器結構。本發明還提供使用此矽蝕刻液形成電容器結構的方法。
此外，本發明的一個目的是提供用於多晶矽膜或非晶矽膜的矽蝕刻液。此矽蝕刻液具有極佳的儲存性質(storage property)，且在電容器製作的實用領域中，能準確地應對施用時間的改變或延長，從而改善生產力。本發明還提供使用此矽蝕刻液形成電容器結構的方法。
本發明的前述問題可以下述手段解決。
(1)一種形成電容器結構的方法，包括：施用(apply)矽蝕刻液於多晶矽膜或非晶矽膜，所述矽蝕刻液含鹼(alkali)化合物與羥胺(hydroxylamine)化合物的組合，且所述矽蝕刻液的pH值被調節為11或大於11；移除多晶矽膜或非晶矽膜之部份或整體；以及形成構成電容器的凹凸形狀。
(2)如前述第(1)項所述之方法，其中具凹凸形狀的區域具有圓柱形孔，所述圓柱形孔是使用矽蝕刻液移除所述矽膜而產生。
(3)如前述第(1)項或第(2)項所述之方法，在施用矽蝕刻液前，更包括移除形成在矽膜上的氧化物膜的步驟。
(4)如前述第(2)項或第(3)項所述之方法，其中構成電容器結構的具凹凸形狀的區域包括TiN，且其中圓柱形孔具有15或大於15的深寬比。
(5)如前述第(1)項至第(4)項中任一項所述之方法，其 中鹼化合物的濃度為3質量%至25質量%。
(6)如前述第(1)項至第(5)項中任一項所述之方法，其中羥胺化合物的濃度為0.1質量%至15質量%。
(7)如前述第(1)項至第(6)項中任一項所述之方法，其中矽蝕刻液更包含醇化合物、亞碸(sulfoxide)化合物或醚化合物。
(8)一種矽蝕刻液，用於形成電容器結構，所述電容器結構是藉由移除多晶矽膜或非晶矽膜的部份或整體以形塑(shape)構成電容器的凹凸形狀來形成，所述矽蝕刻液包括鹼化合物與羥胺化合物的組合，且所述矽蝕刻液的pH值被調節為11或大於11。
(9)如前述第(8)項所述之矽蝕刻液，其中施用的對象是多晶矽膜。
(10)如前述第(8)項所述之矽蝕刻液，其中施用的對象是非晶矽膜。
(11)如前述第(8)項至第(10)項中任一項所述之矽蝕刻液，其中具有構成電容器結構的凹凸形狀的區域包括TiN，且具有圓柱形孔，所述圓柱形孔是使用所述矽蝕刻液移除矽膜而產生。
(12)如前述第(11)項所述之矽蝕刻液，其中圓柱形孔具有15或大於15的深寬比。
(13)如前述第(8)項至第(12)項中任一項所述之矽蝕刻液，其中鹼化合物的濃度為3質量%至25質量%。
(14)如前述第(8)項至第(13)項中任一項所述之矽蝕 刻液，其中羥胺化合物的濃度為0.1質量%至15質量%。
(15)如前述第(8)項至第(14)項中任一項所述之矽蝕刻液，其中鹼化合物是由四級銨氫氧化物、氨(ammonia)與氫氧化鉀中選出的一或多個化合物。
(16)如前述第(8)項至第(15)項中任一項所述之矽蝕刻液，其中鹼化合物是四級銨氫氧化物。
(17)如前述第(8)項至第(16)項中任一項所述之矽蝕刻液，其中鹼化合物是四甲銨氫氧化物。
(18)如第(8)項至第(17)項中任一項所述之矽蝕刻液，其中在移除形成在矽膜表面上的氧化物膜的處理後，立即使用所述矽蝕刻液。
(19)如前述第(8)項至第(18)項中任一項所述之矽蝕刻液，其中矽蝕刻液更包含醇化合物、亞碸化合物或醚化合物。
根據本發明，可精準且有效率地移除位於待形成具凹凸結構之電容器結構的區域內的非晶矽及多晶矽之類的材料，且可相當均衡地在晶圓的中心和晶圓的邊緣執行蝕刻，而多個電容器結構將形成在晶圓上。此外，必要時，本發明提供極佳的操作效果，亦即，本發明甚至可以處理由具圓柱結構的電極構成的電容器結構，且可選擇性地移除圓柱形孔內的多晶矽膜或非晶矽膜。再者，本發明的矽蝕刻液具有極佳的儲存性質，且在電容器製作的實用領域中，能準確地應對施用時間的改變和延長，從而改善生產 力。
本發明其他進一步的特徵與有益效果從參照隨附圖式的以下描述將顯得更為完整。
[電容器結構的形成]
首先，在描述根據本發明的蝕刻液以前，先參照圖1至圖5描述適用於本發明之電容器結構的製作實例。
(步驟a)
在本實施例的製作實例中，將第一絕緣膜1和第二絕緣膜2形成在矽晶圓3上。第一絕緣膜1是在進行圓柱形孔的挖孔(boring)步驟時用作蝕刻停止膜的薄膜，且在異向性乾式蝕刻製程中與第二絕緣膜2具有一蝕刻速率比。第一絕緣膜1的實例可為藉由低壓化學氣相沈積(low pressure chemical vapor deposition，LP-CVD)製程形成的氮化物膜。另一方面，第二絕緣膜2可為多晶矽膜或非晶矽膜。雖然圖中未繪示，但可在矽晶圓3上再提供保護膜。
矽晶圓3是以經顯著簡化的形式呈現，且是以由單一層組成的結構呈現。然而，通常會在其上形成預定的電路結構。例如，隔離絕緣膜、閘極氧化物膜、閘極、擴散層區域、多晶矽插塞、氧化矽膜、氮化矽膜、位元線、金屬插塞、氮化物膜、電漿氧化物膜(plasma oxide film)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)膜或類似物可用在矽晶圓3上(例如參照專利文獻1)。在圖1至圖5中，雖然沒有特別以斜線區域來表示，但這些圖式 是呈現各部件的剖面(圖3中(f)的下方部份是平面視圖)。
(步驟b)
接著，執行微影製程，將光阻4圖案化，而後藉由異向性乾式蝕刻形成孔洞(開口Ka)。關於此例中的光阻4和乾式蝕刻的技術，可應用用於此類產品的習知材料或方法。
(步驟c)、(步驟d)
此外，在孔洞形成後，沿著開口Ka的壁面形成電極保護膜(圖中未繪示)。電極保護膜較佳是對形成電容器結構時用來移除矽材料的濕蝕刻液具有足夠的蝕刻速率比的絕緣膜。更佳的狀況是電極保護膜是可以均勻地形成在開口Ka的整個壁面上的膜。其實例包括以原子層沈積(atomic layer deposition，ALD)法形成的氮化物膜或五氧化鉭(Ta2O5)膜。電極保護膜形成以後，以等向性蝕刻移除電極保護膜。接著，導電膜5(例如多晶矽膜或非晶矽膜)和用以保護導電膜5的鑲嵌膜6以此順序形成在電極保護膜上。
(步驟e)
在形成鑲嵌膜6後，以化學機械平坦化製程(chemical mechanical planarization，CMP)移除晶圓表面上的部份鑲嵌膜6和導電膜5，直到暴露出回蝕刻線E。在此，藉由濕式蝕刻製程移除第二絕緣膜2和鑲嵌膜6。在本發明中，此步驟相當重要，且以下將描述的根據本發明的蝕刻液在 此步驟中展現極佳的效果。完成此步驟後，形成具圓柱形孔Kc的電容器之下電極(圓柱壁)50(圖3)。
(步驟f)
如前述般形成電容器之下電極50後，形成電容性絕緣膜9，接著形成板狀電極(上電極，未繪示)。藉此，形成電容器結構10。此外，此處所述的電容器結構可以是電容器本身或是構成部份電容器的結構單元。在圖4所示的實例中，電容器結構10是繪示為由下電極50和電容性絕緣膜9組成。
圖5呈現上述實施例的電容器結構的變化實例。在此實例中，下電極(圓柱結構)的底部區域81和主體區域82是由不同的材料形成。例如，可考慮底部區域81由Si3N4形成而主體區域82由TiN形成的實例。
[矽蝕刻液]
接下來將描述本發明的矽蝕刻液的較佳實施例，其可非常有效地利用於在步驟e中所描述的濕式蝕刻製程。關於本實施例的蝕刻液，當使用特定鹼化合物和特定羥胺化合的組合時，可以精準地執行與形成具凹凸形狀的電容器結構(如前所述)相關的多晶矽膜和非晶矽膜的移除，而不會傷害電極等部件。對此，有幾個方面尚未清楚知曉其明確原因，但有如下所述的推測。
一般知道羥胺會和矽形成錯合物(complex)，請見Wannagat,U.與Pump,J.，每月化學(Monatsh.Chem.)，94，141(1963)。再者，也知道鹼化合物在溶於矽的同時 會對矽進行矽烷化(silanolize)。對於本發明的矽蝕刻液有如下的推測，當鹼化合物和羥胺化合物一起使用時，不僅前述任一反應會優先發生，且這兩種反應會同時進行，因此可以加快蝕刻速率。還不知曉此種操作機制是否適用於單晶矽，然而，已經知道此種操作機制能有效地處理多晶矽或非晶矽。
另外，本文使用的術語「組合(combine)特定試劑的液體」，意指含有相關試劑(relevant agent)的液體組成物，且也包括在使用之前混合個別試劑或含有這些試劑的液體，而後再使用的套組(kit)。此外，術語「矽基板」的使用，不僅是指矽晶圓，也指在矽晶圓上設置電路結構後包括電路結構的矽晶圓整體。矽基板部件意指構成如前述定義的矽基板的部件，且此種部件可以由單一材料形成或可以由多種材料形成。
(羥胺化合物)
本實施例的蝕刻液含羥胺化合物。此處，術語「羥胺化合物」的使用意指相關化合物以及其鹽、其離子等。通常，羥胺化合物意指相關化合物本身及/或其鹽。因此，在使用術語「羥胺化合物」時，即隱含所描述的化合物包括羥基銨離子(hydroxylammonium ion)、羥胺及/或其鹽。通常，羥胺化合物意指羥胺及/或其鹽。
用於形成本實施例的蝕刻液的羥胺之鹽的實例包括硝酸羥胺(hydroxylamine nitrate，又稱HAN)、硫酸羥胺(hydroxylamine sulfate，又稱HAS)、磷酸羥胺 (hydroxylamine phosphate)、氫氯酸羥胺(hydroxylamine hydrochloride)等。也可在蝕刻液中使用羥胺的有機酸鹽，且其實例包括檸檬酸羥胺(hydroxylamine citrate)和草酸羥胺(hydroxylamine oxalate)。在這些羥胺的鹽類中，無機酸鹽(例如硝酸羥胺、硫酸羥胺、磷酸羥胺、氫氯酸羥胺)較佳，因為它們對金屬(例如鋁、銅或鈦)不起反應。硝酸羥胺、硫酸羥胺尤其較佳。關於這些羥胺化合物，可單獨使用其中的一種，或使用兩種或多於兩種的混合物。
以本實施例的蝕刻液的總質量計，較佳含有0.1質量%至15質量%的羥胺化合物，更佳是6質量%至15質量%，尤其更佳是3質量%至8質量%。為了達到高蝕刻速率，將含量調整至不大於前述上限值的情況是較佳的。而鑑於面內均勻性(in-plane uniformity)和長程實用性(long-term usability)，將含量調整至不小於前述下限值的情況是較佳的。
(鹼化合物)
本實施例的蝕刻液含鹼化合物，且較佳是含有機鹼化合物。根據本發明，術語「鹼化合物」意欲排除前述的羥胺化合物，即羥胺化合物不會被用作「鹼化合物」。鹼化合物較佳是鹼性有機化合物。鹼性有機化合物較佳具有碳和氮作為其構成元素，且更佳是具有胺基。具體而言，鹼性有機化合物較佳是由有機胺和四級銨氫氧化物所組成的族群中選出的至少一化合物。此處所謂有機胺意指含有碳作為其構成元素的胺類。
鹼化合物的碳原子數較佳是4至30，若考慮到沸點和在水中的溶解度，較佳是6至16。
作為本實施例的蝕刻液的有機鹼化合物使用的有機胺包括：烷醇胺(alkanolamine)，例如單乙醇胺、二乙醇胺、三乙醇胺、二甘醇胺(diethylene glycolamine)或N-羥基乙基哌嗪(N-hydroxylethylpiperazine)；及/或不具羥基的有機胺，例如乙胺、苯甲胺(benzylamine)、二乙胺、正丁胺、3-甲氧基丙胺、第三丁胺、正己胺、環己胺、正辛胺、2-乙基己基胺、鄰苯二甲基二胺(o-xylylenediamine)、間苯二甲基二胺(m-xylylenediamine)、1-甲基丁胺、乙二胺(ethylenediamine，EDA)、1,3-丙二胺、2-胺基苯甲胺(2-aminobenzylamine)、N-苯甲基乙二胺(N-benzylethylenediamine)、二伸乙三胺(diethylenetriamine)或三伸乙四胺(triethylenetetramine)。從防止金屬腐蝕的觀點來看，不具羥基的有機胺比烷醇胺更佳。此外，乙二胺、1,3-丙二胺、鄰苯二甲基二胺與間苯二甲基二胺特佳，因為它們可與金屬配位(coordinate)。在本說明書中，未指明一基團(原子團)為經取代或未經取代時，該基團包括不具取代基的基團或具取代基的基團兩者。例如，「烷基」不僅包括不具取代基的烷基(未經取代烷基)也包括具取代基的烷基(經取代烷基)。
作為鹼化合物使用的四級銨氫氧化物較佳是四烷基銨氫氧化物(tetraalkylammonium hydroxide)，且更佳是 經碳數較少(1至4個碳原子)的烷基取代的四烷基銨氫氧化物，其特定實例包括：四甲銨氫氧化物(tetramethyl ammonium hydroxide，TMAH)、四乙銨氫氧化物(tetra ethylammonium hydroxide，TEAH)、四丙銨氫氧化物(tetra propylammonium hydroxide，TPAH)、四丁銨氫氧化物(tetrabutylammonium hydroxide，TBAH)等。除此之外，四級銨氫氧化物的實例包括三甲基羥乙基銨氫氧化物(trimethylhydroxyethylammonium hydroxide，也稱膽鹼(choline))、甲基三(羥乙基)銨氫氧化物、四(羥乙基)銨氫氧化物、苯甲基三甲基銨氫氧化物(benzyltrimethyl ammonium hydroxide，BTMAH)等。此外，也可結合使用氫氧化銨與一種或多種四級銨氫氧化物。在這些化合物中，TMAH、TEAH、TPAH、TBAH以及膽鹼特佳，TMAH、TBAH更佳。
關於這些有機胺與四級銨氫氧化物，可單獨使用一種或使用兩種或多於兩種的混合物。
以本實施例的蝕刻液的總質量計，鹼化合物的含量較佳是在3質量%至25質量%之間，更佳是5質量%至15質量%之間。當含量被調整至不大於前述上限且不小於前述下限時的情況是較佳的，因為可達到高的蝕刻速率。應注意，因為效能已經飽和，所以即使從效能的觀點來看，也會希望含量維持在上限以下。
(矽基板表面處理)
根據本實施例，較佳是結合前述步驟，再施加一用以 移除自然形成在矽基板表面上的氧化物膜的處理，且較佳是在施用鹼化合物和羥胺化合物之前執行氧化物膜移除處理。表面處理的方法沒有特別限制，只要該方法可以移除形成在矽基板表面上的氧化物膜即可，但可列舉以含氟原子的酸性水溶液處理矽基板表面的方法為例。含氟原子的酸性水溶液較佳是氫氟酸，且以本實施例的液體總質量計，氫氟酸的含量較佳是約0.1質量%至約5質量%，且更佳是0.5質量%至約1.5質量%。當含量調整至等於或小於上限時，可能足以抑制對部件的傷害，而這是較佳的狀況。當含量被調整至等於或大於下限時，可充分展現氧化物膜的可移除性，此狀況亦為較佳。此外，氫氟酸亦可以鹽的形式存在。
(pH)
本發明的矽蝕刻液是鹼性的(alkaline)，且其pH被調整至11或大於11。這種調整可藉由調整鹼化合物和羥胺化合物的添加量來達成。然而，只要不損害本發明的效果，可使用其他pH調節劑將矽蝕刻液的pH值調整至前述範圍。矽蝕刻液的pH值較佳為12或大於12。當pH值等於或大於下限時，可獲得足夠的蝕刻速率。pH值的上限並未特別定義，但實際上為14或小於14。本發明所謂pH值是用以下實例描述的方式所測得的值。
(其他成份)
有機溶劑的添加
本發明的矽蝕刻液可更包含水溶性有機溶劑。從可藉 此提昇晶圓平面內的均勻可蝕刻性(etchability)的觀點來看，水溶性有機溶劑是有效益的。水溶性有機溶劑的較佳實例包括醇化合物(例如乙二醇、甘油、1,3-丙二醇、1,3-丁二醇、1,4-丁二醇、丙二醇、糠基醇以及2-甲基-2,4-戊二醇、二乙二醇、二丙二醇、二丙二醇甲基醚以及丙二醇單丙二醇(propylene glycol monopropylene glycol))；亞碸化合物(二甲基亞碸等)以及醚化合物(例如乙二醇二甲醚、二乙二醇二甲醚、三乙二醇二甲醚、四乙二醇二甲醚以及丙二醇二甲醚)。此外，可使用在單一分子中具有羥基(-OH)、醚基(-O-)和亞碸基(-SO2-)之組合的化合物。在這樣的案例中，前述化合物可被歸類為醇化合物、亞碸化合物或醚化合物中的一者。以蝕刻液的總量計，添加量較佳是0.1質量%至20質量%，且更佳是1質量%至15質量%。當添加量等於或大於下限時，可有效提昇蝕刻均勻度。另一方面，當添加量等於或小於上限時，可確保對多晶矽膜、非晶矽膜或其他金屬膜的可溼潤性(wettability)。
介面活性劑的添加
本發明的矽蝕刻液還可含有介面活性劑。作為介面活性劑，可使用非離子型、陰離子型、陽離子型以及兩性介面活性劑。以矽蝕刻液的總量計，矽蝕刻液中介面活性劑的含量較佳是在0.0001質量%至5質量%之間，更佳是在0.0001質量%至1質量%之間。藉由將介面活性劑添加至矽蝕刻液，可調整矽蝕刻液的黏度(viscosity)，且可進 一步改善平面內的蝕刻均勻性，而這種情況是較佳的。這些介面活性劑通常可在市面上購得。這些介面活性劑可單獨使用，或組合使用多種介面活性劑。
非離子型介面活性劑的實例包括聚氧化烯烷基苯基醚類(polyalkylene oxide alkyl phenyl ether-based)介面活性劑、聚氧化烯烷基醚類(polyalkylene oxide alkyl ether-based)介面活性劑、聚氧化乙烯/聚氧化丙烯嵌段聚合物類(polyethylene oxide/polypropylene oxide block polymer-based)介面活性劑、聚氧化烯二苯乙烯化苯基醚類(polyoxyalkylene distyrenated phenyl ether-based)介面活性劑、聚烯烴三苯甲基苯基醚類(polyalkylene tribenzyl phenyl ether-based)介面活性劑以及乙炔聚氧化烯類(acetylene polyalkylene oxide-based)介面活性劑。
陰離子型介面活性劑的實例包括烷基硫酸酯(alkyl sulfuric acid ester)、烷基磺酸(alkyl sulfonic acid)、烷基苯磺酸(alkyl benzenesulfonic acid)、烷基萘磺酸(alkyl naphthalenesulfonic acid)、烷基二苯基醚磺酸(alkyl diphenyl ether sulfonic acid)、聚氧乙烯烷基醚羧酸(poly oxyethylene alkyl ether carboxylci acid)、聚氧乙烯烷基醚乙酸(polyoxyethylene alkyl ether acetic acid)、聚氧乙烯烷基醚丙酸(polyoxyethylene alkyl ether propionic acid)以及其鹽。
陽離子型介面活性劑的實例包括四級胺鹽類介面活性劑與烷基吡啶類介面活性劑。
兩性介面活性劑的實例包括甜菜鹼(betaine)型介面活性劑、腔基酸型介面活性劑、咪唑咻(imidazoline)型介面活性劑以及氧化胺(amine oxide)型介面活性劑。
(待處理的對象)
要藉由施用本實施例的蝕刻液來蝕刻的材料可為任一材料，但可使用多晶矽或非晶矽作為製作電容器時常用的基板材料。另一方面，構成電容器結構之核心的電極材料的實例可為氮化鈦(TiN)。也就是說，對本實施例的蝕刻液來說，較佳是基板材料的蝕刻速率(ERs)與電極材料的蝕刻速率(ERe)的比值(ERs/ERe)要高。比值的明確值依據材料的類型或結構而變，且無特別限制。然而，比值ERs/Ere較佳是100或大於100，且更佳是200或大於200。在本說明書中，將使用蝕刻液以蝕刻基板稱為「應用(application)」，但並未特別限制實施例。例如，可透過浸液(immersion)執行批次型(batch type)蝕刻，或可透過排液(discharge)執行片型(sheet type)蝕刻。
待處理的電容器結構之形狀或尺寸沒有特別限制，然而，以具圓柱結構的前述電容器結構為例，當圓柱形孔的深寬比為5或大於5時，本實施例之蝕刻液的優越效果更能適當地展現，且因此這種情況是較佳的。從類似的觀點來看，深寬比(深度/寬度)較佳是15或大於15，更佳是20或大於20。圓柱形孔的開口之直徑d並未特別限制，但從本實施例的效果得以執行的觀點來看，並考慮到近來電容器結構微米化(micronization)的趨勢，開口之直徑較 佳是20nm至80nm。
此外，在此應強調，根據本發明可實現晶圓邊緣與晶圓中心的均勻可蝕刻性。若以蝕刻速率來解釋，即在邊緣的蝕刻速率Re以及在中心的蝕刻速率Rc的比值(Rc/Re)較佳是在0.7至1.5之間，更佳是在0.85至1.15之間。藉此，近來所需的電容器的製作可對實現高製作品質與高生產效率之間的平衡有所貢獻，且因此為較佳的狀況。
實例
將根據以下實例更仔細地描述本發明，但並不意謂本發明限於這些實例。
<實例1與比較實例1>
以下列配方所示的組成(質量%)來混合下列表1-1所示的成份，以製備蝕刻液。
<蝕刻測試>
測試晶圓：提供一晶圓，其中厚度500nm的多晶矽膜或厚度500nm的非晶矽膜形成在單晶<100>矽上。在下列條件下，以片型蝕刻儀器(POLOS(商品名)，由SPS-Europe B.V.製造)蝕刻晶圓，並執行評估測試。使用直徑300nm的晶圓，且評估是藉由比較兩個同心圓之圓周處的蝕刻速率來完成，其中，一者是以晶圓中心為圓心，半徑10mm的圓(測得中心蝕刻速率：Rc)，另一者離邊緣30mm(測得邊緣蝕刻速率：Re)的圓。
試劑(reagent)液體溫度：80℃
排液量：1L/min
晶圓旋轉速度：500rpm
將上述測試結果根據下列標準分級，並呈現於表中。
[非晶矽的蝕刻速率]
B：小於300nm/min
A：300nm/min或大於300nm/min，且小於500nm/min
AA：500nm/min或大於500nm/min
[多晶矽的蝕刻速率]
B：小於700nm/min
A：700nm/min或大於700nm/min，且小於1000nm/min
AA：1000nm/min或大於1000nm/min
表中所示的pH值是在室溫(20℃)以Horiba,Ltd.製造的F-51(商品名)量測而得的值。
如以上表格所示，可理解，使用本發明的矽蝕刻液時，可達到足夠的蝕刻速率(特別是對非晶矽與多晶矽)，且可以達到一種在晶圓邊緣處與晶圓中心處沒有差別的蝕刻處理。此外，明顯地看到蝕刻液有極佳的儲存性質，因此在電容器製作時，可實現生產力與製造品質之間的良好平衡。再者，也確認了本發明的矽蝕刻液對作為元件的電極材料的各種膜(TiN、SiN、SiO2等)的傷害降至最小。
至於比較實例的矽蝕刻液，則難以在晶圓中心和晶圓邊緣的蝕刻速率中取得平衡，且特別有一種蝕刻速率在邊緣大幅降低的趨勢。具體地說，關於中心蝕刻速率對邊緣蝕刻速率的比值，比較實例2的比值是1.8倍，比較實例5的比值是1.35倍，比較實例6的比值是1.5倍。相反地，根據本發明，中心與邊緣兩者均可實現相較於比較實例大幅改善的可蝕刻性。
<實例2與比較實例2>
加入10質量%的以下表2所示的各種溶劑，以及10質量%的TMAH和5質量%的羥胺，以製備試劑液體，所有試劑液體的pH值均為12或大於12。使用從而製得的蝕刻液，以與實例1相同的方式執行蝕刻測試(量測離中心10mm處的蝕刻速率)。此外，在室溫量測矽和TiN的接觸角。這些結果呈現在以下表2中。
從以上結果可見，加入溶劑後的蝕刻液與未加溶劑的蝕刻液相比，接觸角變小，可確認可溼潤性的提昇。也就是說，既然可溼潤性的提昇經過確認，因此可推測在電容器中不易產生矽殘餘物(silicon residue)。此外，對此種矽殘餘物的可移除性(removability)的改善帶來一種協同(synergistic)作用，且可顯著地對晶圓的均勻可蝕刻性和蝕刻速率的提昇之間的平衡有所貢獻，此點已在實例1中確認。
此外，與沒有溶劑的蝕刻液比較，加入溶劑的蝕刻液可產生較少的矽殘餘物，且在具電容器結構之晶圓的測試中，可得到較高產率。
已根據本實施例描述本發明，然而，除非特別指明，否則，發明人的意思是本發明不限於這些描述中的任何細節，相反地，本發明應依據隨附申請專利範圍中所述的範疇及其精神而作廣泛地理解。
1‧‧‧第一絕緣膜
2‧‧‧第二絕緣膜
3‧‧‧矽晶圓
4‧‧‧光阻
5‧‧‧導電膜
6‧‧‧鑲嵌膜
9‧‧‧電容性絕緣膜
10、20‧‧‧電容器結構
50‧‧‧下電極(圓柱壁)
81‧‧‧底部區域
82‧‧‧主體區域
d‧‧‧直徑
E‧‧‧回蝕刻線
Ka‧‧‧開口
Kc‧‧‧圓柱形孔
圖1是概要呈現應用本發明的電容器結構的製作步驟的剖面視圖。
圖2是概要呈現應用本發明的電容器結構的製作步驟的剖面視圖(接續圖1)。
圖3是概要呈現應用本發明的電容器結構的製作步驟的剖面視圖(接續圖2)。
圖4是概要呈現應用本發明的電容器結構的製作步驟的剖面視圖(接續圖3)。
圖5是概要呈現應用本發明的電容器結構的另一實例的剖面視圖
9‧‧‧電容性絕緣膜
10‧‧‧電容器結構
50‧‧‧下電極(圓柱壁)

Claims (30)

  1. 一種形成電容器結構的方法，包括：施用矽蝕刻液於多晶矽膜或非晶矽膜，所述矽蝕刻液含鹼化合物與羥胺化合物的組合，且所述矽蝕刻液的pH值被調節為11或大於11；移除所述多晶矽膜或所述非晶矽膜之部份或整體；以及形成構成電容器的凹凸形狀。
  2. 如申請專利範圍第1項所述之形成電容器結構的方法，其中具所述凹凸形狀的區域具有圓柱形孔，所述圓柱形孔是使用所述矽蝕刻液移除所述多晶矽膜或所述非晶矽膜而形成。
  3. 如申請專利範圍第1項或第2項所述之形成電容器結構的方法，在施用所述矽蝕刻液前，更包括移除形成在所述多晶矽膜或所述非晶矽膜上的氧化物膜的步驟。
  4. 如申請專利範圍第2項所述之形成電容器結構的方法，其中構成所述電容器的具所述凹凸形狀的所述區域包括TiN，且所述圓柱形孔具有15或大於15的深寬比。
  5. 如申請專利範圍第1項或第2項所述之形成電容器結構的方法，其中所述鹼化合物的濃度為3質量%至25質量%。
  6. 如申請專利範圍第1項或第2項所述之形成電容器結構的方法，其中所述羥胺化合物的濃度為0.1質量%至15質量%。
  7. 如申請專利範圍第1項或第2項所述之形成電容器結構的方法，其中所述矽蝕刻液更包含醇化合物、亞碸化合物或醚化合物。
  8. 一種矽蝕刻液，用於形成電容器結構，所述電容器結構是藉由移除多晶矽膜或非晶矽膜的部份或整體以形塑構成電容器的凹凸形狀來形成，所述矽蝕刻液包括鹼化合物與羥胺化合物的組合，且所述矽蝕刻液的pH值被調節為11或大於11。
  9. 如申請專利範圍第8項所述之矽蝕刻液，其中施用的對象是多晶矽膜。
  10. 如申請專利範圍第8項所述之矽蝕刻液，其中施用的對象是非晶矽膜。
  11. 如申請專利範圍第8項至第10項中任一項所述之矽蝕刻液，其中具有構成所述電容器的所述凹凸形狀的區域包括TiN，且具有圓柱形孔，所述圓柱形孔是使用所述矽蝕刻液移除所述多晶矽膜或所述非晶矽膜而形成。
  12. 如申請專利範圍第11項所述之矽蝕刻液，其中所述圓柱形孔具有15或大於15的深寬比。
  13. 如申請專利範圍第8項至第10項中任一項所述之矽蝕刻液，其中所述鹼化合物的濃度為3質量%至25質量%。
  14. 如申請專利範圍第8項至第10項中任一項所述之矽蝕刻液，其中所述羥胺化合物的濃度為0.1質量%至15質量%。
  15. 如申請專利範圍第8項至第10項中任一項所述之矽蝕刻液，其中所述鹼化合物是由四級銨氫氧化物、氨與氫氧化鉀中選出的一或多個化合物。
  16. 如申請專利範圍第8項至第10項中任一項所述之矽蝕刻液，其中所述鹼化合物是四級銨氫氧化物。
  17. 如申請專利範圍第8項至第10項中任一項所述之矽蝕刻液，其中所述鹼化合物是四甲銨氫氧化物。
  18. 如申請專利範圍第8項至第10項中任一項所述之矽蝕刻液，其中在移除形成在所述多晶矽膜或所述非晶矽膜之表面上的氧化物膜後，立即使用所述矽蝕刻液。
  19. 如申請專利範圍第8項至第10項中任一項所述之矽蝕刻液，其中所述矽蝕刻液更包含醇化合物、亞碸化合物或醚化合物。
  20. 一種矽蝕刻液，用於形成電容器結構，所述電容器結構是藉由移除多晶矽膜或非晶矽膜的部份或整體以形塑構成電容器的凹凸形狀來形成，其中具所述凹凸形狀的區域具有圓柱形孔，所述圓柱形孔是使用所述矽蝕刻液移除所述多晶矽膜或所述非晶矽膜而形成，所述矽蝕刻液包括鹼化合物與羥胺化合物的組合，且所述矽蝕刻液的pH值被調節為11或大於11。
  21. 如申請專利範圍第20項所述之矽蝕刻液，其中施用的對象是多晶矽膜。
  22. 如申請專利範圍第20項所述之矽蝕刻液，其中施用的對象是非晶矽膜。
  23. 如申請專利範圍第20項所述之矽蝕刻液，其中所述圓柱形孔具有15或大於15的深寬比。
  24. 如申請專利範圍第20項至第23項中任一項所述之矽蝕刻液，其中所述鹼化合物的濃度為3質量%至25質量%。
  25. 如申請專利範圍第20項至第23項中任一項所述之矽蝕刻液，其中所述羥胺化合物的濃度為0.1質量%至15質量%。
  26. 如申請專利範圍第20項至第23項中任一項所述之矽蝕刻液，其中所述鹼化合物是由四級銨氫氧化物、氨與氫氧化鉀中選出的一或多個化合物。
  27. 如申請專利範圍第26項所述之矽蝕刻液，其中所述鹼化合物是四級銨氫氧化物。
  28. 如申請專利範圍第27項所述之矽蝕刻液，其中所述鹼化合物是四甲銨氫氧化物。
  29. 如申請專利範圍第20項至第23項中任一項所述之矽蝕刻液，其中在移除形成在所述多晶矽膜或所述非晶矽膜之表面上的氧化物膜後，立即使用所述矽蝕刻液。
  30. 如申請專利範圍第20項至第23項中任一項所述之矽蝕刻液，其中所述矽蝕刻液更包含醇化合物、亞碸化合物或醚化合物。
TW101106556A 2011-03-04 2012-02-29 形成電容器結構的方法以及用於其的矽蝕刻液 TWI527110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011048281 2011-03-04
JP2012040234A JP5869368B2 (ja) 2011-03-04 2012-02-27 キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液

Publications (2)

Publication Number Publication Date
TW201241913A TW201241913A (en) 2012-10-16
TWI527110B true TWI527110B (zh) 2016-03-21

Family

ID=46798220

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106556A TWI527110B (zh) 2011-03-04 2012-02-29 形成電容器結構的方法以及用於其的矽蝕刻液

Country Status (6)

Country Link
US (1) US20140001145A1 (zh)
JP (1) JP5869368B2 (zh)
KR (1) KR101674037B1 (zh)
CN (1) CN103403845B (zh)
TW (1) TWI527110B (zh)
WO (1) WO2012121263A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101554190B1 (ko) 2011-12-27 2015-09-18 후지필름 가부시키가이샤 반도체 기판 제품의 제조방법 및 이것에 이용되는 에칭방법
US20150203753A1 (en) * 2014-01-17 2015-07-23 Nanya Technology Corporation Liquid etchant composition, and etching process in capacitor process of dram using the same
US9873833B2 (en) 2014-12-29 2018-01-23 Versum Materials Us, Llc Etchant solutions and method of use thereof
KR102468776B1 (ko) 2015-09-21 2022-11-22 삼성전자주식회사 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
US10177002B2 (en) 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon
US11240111B2 (en) * 2016-06-29 2022-02-01 Nicira, Inc. Analysis of simultaneous multi-point packet capture and display of the analysis
KR102595547B1 (ko) * 2016-11-01 2023-10-30 주식회사 이엔에프테크놀로지 실리콘 식각액 조성물
CN108998032B (zh) * 2017-06-06 2021-06-04 关东鑫林科技股份有限公司 蚀刻液组成物及使用该蚀刻液组成物的蚀刻方法
TWI672360B (zh) * 2018-01-04 2019-09-21 才將科技股份有限公司 具有針對兩種晶格方向低選擇比（Ｓｉ（１００）／Ｓｉ（１１１））及低二氧化矽蝕刻率之矽蝕刻劑組合物
WO2020044789A1 (ja) * 2018-08-31 2020-03-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7170578B2 (ja) 2018-08-31 2022-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11180697B2 (en) * 2018-11-19 2021-11-23 Versum Materials Us, Llc Etching solution having silicon oxide corrosion inhibitor and method of using the same
WO2020129737A1 (ja) * 2018-12-18 2020-06-25 株式会社トクヤマ シリコンエッチング液
US11168253B2 (en) * 2019-01-08 2021-11-09 Samsung Electronics Co., Ltd. Silicon layer etchant composition and method of forming pattern by using the same
TWI686461B (zh) * 2019-02-01 2020-03-01 才將科技股份有限公司 一種具有高矽／二氧化矽蝕刻的選擇比的矽蝕刻劑及其應用
CN113950520B (zh) * 2019-06-13 2024-03-01 弗萨姆材料美国有限责任公司 在半导体器件制造期间相对于p-掺杂硅和硅-锗选择性去除多晶硅的液体组合物
CN112480928A (zh) * 2019-09-11 2021-03-12 利绅科技股份有限公司 硅蚀刻组成物及其作用于硅基材的蚀刻方法
CN111440613B (zh) * 2019-12-09 2022-03-25 杭州格林达电子材料股份有限公司 一种tmah系各向异性硅蚀刻液及其制备方法
KR20220033141A (ko) * 2020-09-09 2022-03-16 동우 화인켐 주식회사 실리콘 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
WO2022138754A1 (ja) 2020-12-24 2022-06-30 株式会社トクヤマ シリコンエッチング液、該エッチング液を用いたシリコンデバイスの製造方法および基板処理方法
US20230274946A1 (en) * 2022-02-28 2023-08-31 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
CN115011348B (zh) * 2022-06-30 2023-12-29 湖北兴福电子材料股份有限公司 一种氮化铝蚀刻液及其应用

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214449B2 (ja) * 1998-06-12 2001-10-02 日本電気株式会社 半導体記憶装置の製造方法
JP3362839B2 (ja) * 1998-12-24 2003-01-07 日本電気株式会社 半導体装置の製造方法
JP2000294745A (ja) * 1999-04-09 2000-10-20 Sony Corp キャパシタの形成方法
DE10109218A1 (de) * 2001-02-26 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Speicherkondensators
CN1690120A (zh) * 2004-03-01 2005-11-02 三菱瓦斯化学株式会社 具有高减震能力的树脂组合物
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
JP3994992B2 (ja) * 2004-08-13 2007-10-24 三菱瓦斯化学株式会社 シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
US7329576B2 (en) * 2004-09-02 2008-02-12 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
KR100614803B1 (ko) * 2004-10-26 2006-08-22 삼성전자주식회사 커패시터 제조 방법
JP2006351813A (ja) * 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP2007335745A (ja) * 2006-06-16 2007-12-27 Matsushita Electric Ind Co Ltd 誘電体メモリ装置及びその製造方法
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
JP5302551B2 (ja) * 2008-02-28 2013-10-02 林純薬工業株式会社 シリコン異方性エッチング液組成物
JP2009259949A (ja) * 2008-04-15 2009-11-05 Elpida Memory Inc 半導体装置の製造方法
JP2010034178A (ja) * 2008-07-28 2010-02-12 Mitsubishi Gas Chemical Co Inc シリコンエッチング液およびエッチング方法
JP2010199136A (ja) 2009-02-23 2010-09-09 Elpida Memory Inc キャパシタの製造方法
JP5646882B2 (ja) * 2009-09-30 2014-12-24 富士フイルム株式会社 洗浄組成物、洗浄方法、及び半導体装置の製造方法
CN102576674A (zh) * 2009-10-02 2012-07-11 三菱瓦斯化学株式会社 硅蚀刻液和蚀刻方法

Also Published As

Publication number Publication date
WO2012121263A1 (en) 2012-09-13
KR101674037B1 (ko) 2016-11-08
CN103403845A (zh) 2013-11-20
KR20140051141A (ko) 2014-04-30
TW201241913A (en) 2012-10-16
US20140001145A1 (en) 2014-01-02
JP2012199521A (ja) 2012-10-18
CN103403845B (zh) 2016-08-10
JP5869368B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
TWI527110B (zh) 形成電容器結構的方法以及用於其的矽蝕刻液
KR101941910B1 (ko) 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트
TWI582230B (zh) A cleaning solution for a semiconductor element, and a cleaning method using the cleaning solution
EP2107420A1 (en) Compositions for removing etching residue and use thereof
TWI540626B (zh) 蝕刻方法及於其中使用的蝕刻液、使用其的半導體元件的製造方法
TW201905987A (zh) 半導體裝置與其形成方法
JP6151384B2 (ja) 半導体基板製品の製造方法及びこれに利用されるエッチング方法
JP5873270B2 (ja) エッチング方法、これに用いられるシリコンエッチング液、及び半導体基板製品の製造方法
CN102484056A (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
TW201306120A (zh) 蝕刻方法及用於其的蝕刻液、使用其的半導體基板製品的製造方法
KR102003235B1 (ko) 커패시터 구조의 형성 방법 및 이것에 사용되는 실리콘 에칭액
US10593559B2 (en) Etching process in capacitor process of DRAM using a liquid etchant composition
JP5839858B2 (ja) エッチング方法、半導体基板製品の製造方法、及びこれらに用いられるシリコンエッチング液
JP2013153074A (ja) キャパシタ形成方法
CN102640264A (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
JP5674832B2 (ja) キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液
TW202231843A (zh) 矽蝕刻液、使用該蝕刻液之矽裝置的製造方法及基板處理方法
JP2010067982A (ja) エッチング液