KR101941910B1 - 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트 - Google Patents

실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트 Download PDF

Info

Publication number
KR101941910B1
KR101941910B1 KR1020120133576A KR20120133576A KR101941910B1 KR 101941910 B1 KR101941910 B1 KR 101941910B1 KR 1020120133576 A KR1020120133576 A KR 1020120133576A KR 20120133576 A KR20120133576 A KR 20120133576A KR 101941910 B1 KR101941910 B1 KR 101941910B1
Authority
KR
South Korea
Prior art keywords
hydrofluoric acid
film
compound
solution
silicon
Prior art date
Application number
KR1020120133576A
Other languages
English (en)
Other versions
KR20130079151A (ko
Inventor
아키코 요시이
타다시 이나바
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20130079151A publication Critical patent/KR20130079151A/ko
Application granted granted Critical
Publication of KR101941910B1 publication Critical patent/KR101941910B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

다결정 실리콘 및/또는 아모르퍼스 실리콘을 적확하게 또한 고속으로 제거하고, 또한 잔사의 발생을 억제 또는 방지할 수 있는 실리콘 에칭액 및 이것을 채용한 에칭 방법, 이것을 채용한 반도체 기판 제품의 제조 방법을 제공한다. 알칼리 화합물, 산화제, 불산 화합물 및 물을 포함하는 pH10 이상의 실리콘 에칭액을 준비하는 공정 및 실리콘 에칭액을 다결정 실리콘막 또는 아모르퍼스 실리콘막에 적용해서 막의 적어도 일부를 제거하는 공정을 포함하는 실리콘 에칭 방법.

Description

실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트{METHOD OF ETCHING SILICON, SILICON ETCHANT USED IN THE SAME, AND KIT THEREOF}
본 발명은 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액 및 그 키트에 관한 것이다.
종래 DRAM의 캐패시터 구조로서 콘케이브(corncave)형이 채용되어 왔다. 이 구조에서는 실린더 구멍 내에 하부 전극막을 형성하고, 그 내측면만을 전극으로서 기능시킨다. 이것에 의하면 확실히 캐패시터가 차지하는 면적을 작게 할 수 있지만 실린더 구멍의 지름도 필연적으로 축소된다. 반면에 DRAM의 디바이스 동작에 필요한 용량은 확보하지 않으면 안된다. 이 양자를 충족시키기 위해서 실린더 구멍의 깊이는 점점 깊어져 그 미세 가공 기술면에서의 대응이 어려워지고 있다.
캐패시터 구조의 애스펙트비를 억제하는 노력도 이루어지고 있지만 미세한 실린더 구조나 그 구멍을 정밀도 좋게 가공해서 형성하는 것은 그 자체로 용이하지는 않다. 통상 이 가공은 웨트 에칭에 의해 행해지고 있다. 즉, 에칭액에 의해 나노미터∼서브마이크로미터 사이즈이며 깊이가 있는 실린더 벽을 갖는 통형상 구조를 반도체 기판에 남기도록 그 내외의 부재를 제거하지 않으면 안된다. 특히, 실린더 구멍 내의 제거는 포위된 공간으로부터 재료를 도려내듯이 제거하지 않으면 안되어 웨트 에칭에 의해 행하는 가공으로서 곤란을 수반한다.
단결정의 실리콘에 대하여 에칭성을 나타내는 처리액으로서 알칼리 화합물을 주성분으로 하는 것이 제안되어 있다(특허문헌 1, 2 등 참조). 또한, 불화 수소 및 불화 암모늄에 특정 계면활성제를 조합한 산성의 웨트 에칭액이 개시되어 있다(특허문헌 3). 이것에 의해 웨트 프로세스에서의 젖음성과 소포성이 개선되는 것으로 한다.
일본 특허 공개 2006-351813호 공보 일본 특허 공개 2006-054363호 공보 일본 특허 공개 2002-069674호 공보
상기와 같은 최근 채용되어 있는 캐패시터 구조를 비롯하여 복잡한 형태에 있어서의 실리콘의 양호한 제거를 가능하게 하는 에칭액에 대해서는 아직 충분한 연구 개발이 진행되어 있지 않다. 특히, 본 발명자들은 실리콘을 적확하게 또한 고속으로 제거하는 것이 소자로 했을 때의 제조 품질의 향상 등의 관점으로부터 중요하다고 생각했다. 그리고 특히 최근 그 사용이 확대되고 있는 다결정 실리콘 및/또는 아모르퍼스 실리콘의 에칭성에 대해서 연구를 행했다.
그러자 상기 다결정 실리콘 및/또는 아모르퍼스 실리콘의 에칭에 있어서는 그 처리 후에도 잔사가 남는 경우가 있어 이 대책이 필요한 것을 알아 왔다. 이 현상은 상기 캐패시터 구조 등에 있어서 애스펙트비가 높아질수록 현저해진다. 이것은 그 오목부에 있어서 약액의 대류가 체류하여 그 밑부분에 잔사가 남기 쉬워지기 때문인 것으로 고려된다.
본 발명은 상기 분야의 최근의 기술과제를 감안하여 다결정 실리콘 및/또는 아모르퍼스 실리콘을 적확하게 또한 고속으로 제거하고, 또한 잔사의 발생을 억제 또는 방지할 수 있는 실리콘 에칭액 및 이것을 사용한 에칭 방법, 이것을 사용한 반도체 기판 제품의 제조 방법의 제공을 목적으로 한다.
본 발명자는 상기 다결정 실리콘 및 아모르퍼스 실리콘의 에칭성에 대해서 여러 가지 처방의 약액를 조제하고, 그 거동을 해석했다. 그 결과 에칭 속도와 잔사의 억제성은 반드시 경향이 일치하지 않고, 양자를 높은 레벨로 만족하는 것은 용이하지 않은 것이 판명되었다. 그래서 시험 평가 및 해석을 통하여 알칼리 화합물과 산화제와 불산 화합물을 물 중에 함유시키고, 또한 그 pH를 10 이상으로 조액한다는 한정된 조건에서만 상기 에칭 속도와 잔사의 억제·방지의 양립을 도모할 수 있는 것을 발견했다.
본 발명은 이러한 지견에 의거해서 완성된 것이다.
(1) 알칼리 화합물, 산화제, 불산 화합물 및 물을 포함하는 pH10 이상의 실리콘 에칭액을 준비하는 공정, 및 상기 실리콘 에칭액을 다결정 실리콘막 또는 아모르퍼스 실리콘막에 적용해서 상기 막의 적어도 일부를 제거하는 공정을 포함하는 실리콘 에칭 방법.
(2) (1)에 있어서, 상기 알칼리 화합물이 수산화 칼륨, 암모니아 또는 제 4 급 수산화 암모늄인 실리콘 에칭 방법.
(3) (1) 또는 (2)에 있어서, 상기 산화제가 과산화수소, 질산 및 그 염, 아질산염, 과요오드산 및 그 염, 및 과염소산 및 그 염으로부터 선택되는 적어도 1종인 실리콘 에칭 방법.
(4) (1) 내지 (3) 중 어느 하나에 있어서, 상기 불산 화합물이 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화 수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 실리콘 에칭 방법.
(5) (1) 내지 (4) 중 어느 하나에 있어서, 상기 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거함으로써 캐패시터가 되는 요철 형상을 형성하는 실리콘 에칭 방법.
(6) (5)에 있어서, 상기 요철 형상부의 애스펙트비가 15∼100인 실린더 구조를 형성하는 실리콘 에칭 방법.
(7) (1) 내지 (6) 중 어느 하나에 기재된 실리콘 에칭 방법을 이용해서 반도체 기판을 가공하는 반도체 기판 제품의 제조 방법.
(8) (7)에 있어서, 다결정 실리콘막 또는 아모르퍼스 실리콘막으로 이루어지는 실리콘막을 갖는 반도체 기판을 준비하는 공정, 및 상기 반도체 기판에 상기 에칭액을 적용하여 상기 실리콘막의 적어도 일부를 에칭하는 공정을 포함하는 반도체 기판 제품의 제조 방법.
(9) 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거하기 위한 에칭액으로서, 알칼리 화합물, 산화제, 불산 화합물 및 물을 포함하고, pH가 10 이상인 실리콘 에칭액.
(10) (9)에 있어서, 상기 알칼리 화합물이 수산화 칼륨, 암모니아 또는 제 4 급 수산화 암모늄인 실리콘 에칭액.
(11) (9) 또는 (10)에 있어서, 상기 산화제가 과산화수소수, 질산 및 그 염, 아질산염, 과요오드산 및 그 염, 및 과염소산 및 그 염으로부터 선택되는 적어도 1종인 실리콘 에칭액.
(12) (9) 내지 (11) 중 어느 하나에 있어서, 상기 불산 화합물이 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화 수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 실리콘 에칭액.
(13) (9) 내지 (12) 중 어느 하나에 있어서, 상기 알칼리 화합물을 3∼25질량% 함유시키고, 상기 불산 화합물을 0.01∼20질량% 함유시키고, 상기 산화제를 0.001∼5질량% 함유시키는 실리콘 에칭액.
(14) (9) 내지 (13) 중 어느 하나에 있어서, 히드록실아민 화합물을 더 함유시키는 실리콘 에칭액.
(15) 적어도 제 1 액과 제 2 액으로 구성되고 이들을 혼합해서 사용하는 실리콘 에칭액용 키트로서, 상기 에칭액은 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거하기 위한 것이며,
상기 제 1 액은 알칼리 화합물 및 물을 포함하고, 상기 제 2 액은 산성의 수용액이며, 산화제 및 불산 화합물이 각각 상기 제 1 액, 제 2 액 또는 기타 액에 함유되고, 상기 각 액을 혼합해서 에칭액으로 했을 때에 그 pH가 10 이상이 되도록 각 액이 조액된 실리콘 에칭액용 키트.
(16) (15)에 있어서, 상기 제 2 액이 히드록실아민 화합물을 함유하는 실리콘 에칭액용 키트.
(17) (15) 또는 (16)에 있어서, 상기 알칼리 화합물이 수산화 칼륨, 암모니아 또는 제 4 급 수산화 암모늄인 실리콘 에칭액용 키트.
(18) (15) 내지 (17) 중 어느 하나에 있어서, 상기 산화제가 과산화수소, 질산 및 그 염, 아질산염, 과요오드산 및 그 염, 및 과염소산 및 그 염으로부터 선택되는 적어도 1종인 실리콘 에칭액용 키트.
(19) (15) 내지 (18) 중 어느 하나에 있어서, 상기 불산 화합물이 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 실리콘 에칭액용 키트.
(20) (15) 내지 (19) 중 어느 하나에 있어서, 상기 제 2 액의 pH를 3∼6으로 하는 실리콘 에칭액용 키트.
(발명의 효과)
본 발명에 의하면 다결정 실리콘 및/또는 아모르퍼스 실리콘을 적확하게 또한 고속으로 제거하고, 또한 잔사의 발생을 억제 또는 방지할 수 있다. 또한, 필요에 따라 실린더 구조를 갖는 전극으로 구성된 캐패시터 구조에도 대응할 수 있어 잔사를 과도하게 발생시키지 않고 다결정 실리콘막 및/또는 아모르퍼스 실리콘막을 효율적으로 제거할 수 있다는 우수한 작용 효과를 나타낸다.
도 1은 본 발명에 적용되는 캐패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다.
도 2는 본 발명에 적용되는 캐패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다(도 1의 계속).
도 3은 본 발명에 적용되는 캐패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다(도 2의 계속).
도 4는 본 발명에 적용되는 캐패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다(도 3의 계속).
도 5는 본 발명에 적용되는 캐패시터 구조의 다른 예를 모식적으로 나타내는 단면도이다.
도 6은 본 발명에 적용되는 캐패시터 구조의 제작 공정예를 모식적으로 나타내는 단면도이다.
도 7은 본 발명에 적용되는 캐패시터 구조의 평단면도이다.
[캐패시터 구조의 형성]
우선 본 발명에 의한 에칭액에 대해서 설명하기 전에 본 발명에 있어서 바람직하게 채용할 수 있는 캐패시터 구조의 제조예에 대해서 첨부된 도면에 의거하여 설명한다. 또한, 하기 상세한 설명에서는 캐패시터 구조의 형성에 대해서 주로 설명하지만 본 발명이 이것에 한정해서 해석되는 것은 아니다.
(공정 a)
본 실시형태의 제조예에 있어서는 실리콘 웨이퍼(3) 상에 제 1 성형막(1)과 제 2 성형막(2)이 형성되어 있다. 제 1 성형막(1)은 실린더 구멍의 구멍 형성 시의 에칭 스토퍼막이며, 제 2 성형막(2)과 이방성 드라이 에칭 프로세스로 에칭 레이트비를 갖는 막이다. 제 1 성형막(1)으로서는 예를 들면 LP-CVD(Low-Pressure Chemical Vapor Deposition) 프로세스에 의해 형성한 질화막 등을 들 수 있다. 한편, 본 실시형태에 있어서 제 2 성형막(2)에는 다결정 실리콘 또는 아모르퍼스 실리콘의 막이 채용되어 있다. 또한, 도시되어 있지 않지만 보호막을 형성해도 좋다.
또한, 실리콘 웨이퍼(3)는 대폭으로 간략화해서 단층의 것으로 해서 나타내고 있지만 통상은 여기에 소정의 회로 구조가 형성되어 있다. 예를 들면, 분리 절연 막, 게이트 산화막, 게이트 전극, 확산층 영역, 폴리실리콘 플러그, 산화 실리콘막, 질화 실리콘막, 비트선, 금속 플러그, 질화막, 플라즈마 산화막, BPSG막 등을 사용한 것을 들 수 있다(예를 들면, 상기 특허문헌 1 참조). 또한, 도 1∼6에 있어서는 특별히 해칭을 붙여서 나타내고 있지 않지만 각 부재의 단면을 나타내고 있다.
(공정 b)
이어서, 포토리소그래피 공정을 사용해서 포토레지스트(4)를 패터닝한 후 이방성 드라이 에칭에 의해 구멍을 형성한다{오목부(Ka)}. 이때의 포토레지스트(4) 및 드라이 에칭의 수법에 대해서는 이 종류의 제품에 적용되는 통상의 것 또는 방법을 적용하면 좋다.
(공정 c), (공정 d)
또한, 구멍 형성 후에 오목부(Ka)의 벽면(Wa)과 성형막(실리콘막)(2)의 상면(Wb)을 따라 TiN으로 이루어지는 도전막(5) 및 도전막(5)을 보호하기 위한 매설막(6)(예를 들면, 다결정 실리콘 또는 아모르퍼스 실리콘의 막)을 순차 성막한다. 이때 중간적으로(도전막(5) 형성 후에) 형성되는 오목부를 Kb로서 나타내고 있다.
(공정 e), (공정 f)
매설막(6)의 성막 후에는 CMP(Chemical Mechanical Polishing)에 의해 웨이퍼 표면의 매설막(6) 및 도전막(5)(도 2, 3)의 일부를 제거하고, 에치 백 라인(E)까지 노출시킨다. 여기서 제 2 성형막(2) 및 매설막(6)을 웨트 에칭에 의해 제거한다. 본 발명에 있어서는 이 공정이 중요하며, 후술하는 본 발명에 의한 에칭액이 높은 효과를 발휘한다. 이 공정을 거쳐 실린더 구멍(Kc)을 갖는 캐패시터의 하부 전극(실린더 벽)(50)(도 3)이 형성된다. 실린더 구멍벽의 깊이(h2)는 특별히 한정되지 않지만 이 종류의 디바이스의 통상의 구조를 고려하면 500∼2000㎚인 것이 실제적이다. 또한, 본 발명의 에칭액은 상기한 바와 같이 에치 백 등에 의해 평활하게 된 면에 적용하는 것이 바람직하고, 그것으로부터 매설막을 제거해서 트렌치 구조를 형성하는 것이 바람직하다.
(공정 g)
상기한 바와 같이 해서 형성한 캐패시터의 하부 전극(50) 형성 후에 용량 절연막(9)을 형성하고, 이어서 플레이트 전극(상부 전극)(도시 생략)의 형성을 순차적으로 행함으로써 캐패시터 구조(10)를 형성할 수 있다. 또한, 본 명세서에 있어서 캐패시터 구조란 캐패시터 그 자체이어도, 캐패시터의 일부를 구성하는 구조부이어도 좋고, 도 4에 나타낸 예에서는 하부 전극(50)과 용량 절연막(9)으로 구성되는 것으로 해서 캐패시터 구조(10)를 나타내고 있다. 또한, 도시된 것에서는 하부 전극(50)과 웨이퍼(3)를 성형막(1)에서 간격을 둔 구성으로 해서 나타내고 있지만 필요에 따라 동 도면의 단면 또는 다른 위치에서 양자가 전기적으로 접속된 구성인 것으로 해서 해석해도 좋다. 예를 들면, 성형막(1)의 부분에 플러그 구조나 다마신 구조를 형성해서 도통을 확보하는 구조이거나 하부 전극(50)을 성형막(1)을 관통하는 형태로 형성한 것이거나 해도 좋다. 또한, 용량 절연막(9)은 하부 전극(50) 뿐만 아니라 그 밖에 기판 표면에 형성되어 있어도 좋다.
도 5는 상기 실시형태의 캐패시터 구조의 변형예를 나타내고 있다. 이 예에서는 하부 전극(실린더 구조)의 저부(81)와 주요부(82)는 별도의 재료로 구성되어 있다. 예를 들면, 저부(81)를 Si3N4로 구성하고, 주요부(82)를 TiN으로 구성하는 예를 들 수 있다.
(공정 a')
도 6은 상기 실시형태의 제조예의 변형예를 나타내고 있다. 실리콘 웨이퍼(3) 상에 제 1 성형막(1)과 제 2 성형막(2)과 제 3 성형막(21)과 제 4 성형막(31)이 순서대로 형성되어 있다. 제 1 성형막(1)은 실린더 구멍의 구멍 형성 시의 에칭 스토퍼막이며, 제 2 성형막(2)은 이방성 드라이 에칭 프로세스에서 에칭 레이트비를 갖는 막이다. 제 1 성형막(1)으로서는 예를 들면 LP-CVD 프로세스에 의해 형성한 질화막 등을 들 수 있다. 제 2 성형막(2)과 제 3 성형막(21)과 제 4 성형막(31)은 이방성 드라이 에칭에서의 에칭 레이트비가 없고, 등방성 에칭에서 에칭 레이트비가 얻어지는 막의 조합이 바람직하고, 또한 캐패시터 형성 시에 제 2 성형막(2)과 제 3 성형막(21)과 제 4 성형막(31)을 같은 웨트 에칭액으로 한번에 제거할 수 있는 막으로 형성하는 것이 바람직하다.
등방성 에칭에서의 에칭 레이트비는 제 2 성형막(2)과 제 4 성형막(31)이 동등한 에칭 레이트를 갖고, 제 3 성형막(21)은 제 2 성형막(2) 및 제 4 성형막(31)에 비해 큰 에칭 레이트를 갖는 막인 것이 바람직하다. 또한, 제 2 성형막(2)과 제 4 성형막(31)은 같은 막을 적용해도 다른 막을 적용해도 좋다. 또한, 도시되어 있지 않지만 보호막을 형성해도 좋다. 또한, 실리콘 웨이퍼(3)는 대폭으로 간략화해서 단층의 것으로 해서 나타내고 있지만 상술한 바와 같이 통상은 여기에 소정의 회로 구조가 형성되어 있다. 또한, 도 6에 있어서는 특별히 해칭을 붙여서 나타내고 있지 않지만 각 부재의 단면을 나타내고 있고, 도 7에 있어서는 해칭을 붙여서 평단면도를 나타내고 있다.
(공정 b')
이어서, 포토리소그래피 공정을 사용해서 포토레지스트(4)를 패터닝한 후 이방성 드라이 에칭에 의해 구멍을 형성한다{오목부(Ka)}. 이때의 포토레지스트(4) 및 드라이 에칭의 수법에 대해서는 이 종류의 제품에 적용되는 통상의 것 또는 방법을 적용하면 좋다.
구멍 형성 후에 등방성 에칭을 행하여 제 3 성형막(21)의 부분에 오목부(Va)를 형성한 후 전극 보호막(7)을 성장시킨다. 전극 보호막(7)은 캐패시터 형성 시의 제 2 성형막(2)과 제 3 성형막(21)과 제 4 성형막(31)의 제거에 사용하는 에칭액에 대하여 충분한 에칭 레이트비를 갖는 성형막인 것이 바람직하고, 또한 오목부(Ka)의 전체에 균일하게 성막할 수 있고, 또한 오목부(Ka)의 중복부에 형성한 오목부(7)를 완전히 매설할 수 있는 막인 것이 바람직하다. 예를 들면, ALD(Atomic Layer Deposition)법을 사용한 질화막이나 5산화 탄탈(Ta2O5)막 등을 들 수 있다.
전극 보호막(7)의 성장 후 에칭에 의해 전극 보호막(7)을 제거한다. 이때 오목부(Va) 내의 전극 보호막(7)은 제거되지 않고 남는다.
(공정 c')
상기 공정(c)∼(g)과 마찬가지로 해서 실린더 구멍(Kc)을 갖는 캐패시터의 하부 전극(실린더 벽)(50)이 형성된다. 상기의 제조예와 마찬가지로 해서 캐패시터의 하부 전극(50) 형성 후에 용량 절연막(9)을 형성하고, 이어서 플레이트 전극(상부 전극)(도시 생략)의 형성을 순차적으로 행함으로써 캐패시터 구조를 형성할 수 있다. 또한, 본 명세서에 있어서 캐패시터 구조란 캐패시터 그 자체이어도, 캐패시터의 일부를 구성하는 구조부이어도 좋다.
또한, 상기 에칭에 의한 각 공정 및 후기 반도체 기판 제품의 제조에 의한 각 공정에 대해서는 본 발명의 효과를 나타내는 범위에서 적당히 공정의 순서를 교체해서 적용하는 것이 허용되는 것이다. 또한, 「준비」라고 할 때에는 특정 재료를 합성 또는 조합 등에 의해 준비하는 것 이외에 단순히 구입 등에 의해 조달하는 것을 포함하는 의미이다. 또한, 본 명세서에 있어서는 반도체 기판을 에칭하도록 에칭액을 사용하는 것을 「적용」이라고 칭하지만 그 실시형태는 특별히 한정되지 않는다. 예를 들면, 에칭액과 기판을 접촉시키는 것을 포함하고, 구체적으로는 배치식의 것으로 침지해서 에칭해도 매엽식의 것으로 토출에 의해 에칭해도 좋다.
[실리콘 에칭액]
이어서, 상기 공정 e, f에 있어서 설명한 웨트 에칭에 매우 효과적으로 사용할 수 있는 본원발명의 실리콘 에칭액의 바람직한 실시형태에 대해서 설명한다. 본 실시형태의 에칭액은 알칼리 화합물, 산화제, 불산 화합물 및 물을 포함하고, 또한 pH가 10 이상으로 조정되어 있다. 이것에 의해 상술한 바와 같은 요철 형상이 있는 캐패시터 구조의 형성에 의한 다결정 실리콘막 또는 아모르퍼스 실리콘막의 제거를 적확하게 또한 고속으로, 또한 잔사를 억제·방지해서 행하는 것을 가능하게 했다. 이러한 각별한 효과가 발현하는 이유는 확실하지 않지만 추정을 포함해서 말하면 이하와 같다. 통상 알카리성의 에칭액은 Si를 산화해서 Si(OH)4를 형성하고, 이것을 용해해 간다. 본 발명에 있어서는 그 스킴 이외에 불산 화합물의 불소 이온(F-)이 작용해서 Si의 가용성 화합물을 형성하는 것으로 고려된다. 또한, 히드록실아민 화합물을 사용했을 경우에는 이것이 Si와 착체를 형성하여 용해를 촉진하는 것도 기대할 수 있다. 즉, 본 발명은 용해의 경로가 복수가 됨으로써 그 상호 작용 또는 상승 효과로 단순히 알칼리를 부여한다면 불가능한 Si의 용해성이 촉진된 것으로 고려된다. 특히, 본 발명에 의하면 도 3 및 도 6에서 나타내어지는 바와 같은 애스펙트비가 높고, 깊이가 있는 실린더 구멍(Kc)이나 도 6의 Kd와 같은 복잡한 에칭 형상이어도 다결정 실리콘막 또는 아모르퍼스 실리콘막의 제거를 적확하게 행할 수 있다.
(알칼리 화합물)
본 실시형태의 에칭액은 알칼리 화합물을 포함한다. 알칼리 화합물이란 그 단어가 갖는 통상의 의미 내용으로서 해석하면 좋지만 물 중에서 계내의 pH를 향상시키는 작용이 있는 화합물 전반을 말한다.
알칼리 화합물이 유기 화합물인 경우 그 탄소수는 4∼30개인 것이 바람직하고, 비점 또는 물로의 용해도의 관점으로부터 6∼16개인 것이 보다 바람직하다.
본 실시형태의 에칭액의 유기 알칼리 화합물로서 사용되는 유기 아민에는 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 디에틸렌글리콜아민, N-히드록실에틸피페라진 등의 알칸올아민 및/또는 에틸아민, 벤질아민, 디에틸아민, n-부틸아민, 3-메톡시프로필아민, tert-부틸아민, n-헥실아민, 시클로헥실아민, n-옥틸아민, 2-에틸헥실아민, o-크실렌디아민, m-크실리렌디아민, 1-메틸부틸아민, 에틸렌디아민(EDA), 1,3-프로판디아민, 2-아미노벤질아민, N-벤질에틸렌디아민, 디에틸렌트리아민, 트리에틸렌테트라민 등의 수산기를 갖지 않는 유기 아민이 포함된다. 금속의 부식 방지의 관점으로부터 알칸올아민보다 수산기를 갖지 않는 유기 아민인 편이 바람직하다. 또한, 에틸렌디아민, 1,3-프로판디아민, o-크실렌디아민, m-크실리렌디아민이 금속과 배위할 수 있으므로 특히 바람직하다. 또한, 본 명세서에 있어서의 화합물·기(원자단)의 표기에 있어서 치환 및 무치환을 기재하고 있지 않은 표기는 치환기를 갖지 않는 것과 아울러 치환기를 갖는 것도 포함하는 것이다. 예를 들면, 「알킬기」란 치환기를 갖지 않는 알킬기(무치환 알킬기) 뿐만 아니라 치환기를 갖는 알킬기(치환 알킬기)도 포함하는 것이다.
알칼리 화합물로서 사용되는 제 4 급 수산화 암모늄으로서는 테트라알킬암모늄 수산화물이 바람직하고, 저급(탄소수 1∼4개) 알킬기로 치환된 테트라알킬암모늄 수산화물이 보다 바람직하고, 구체적으로는 테트라메틸암모늄히드록시드(TMAH), 테트라에틸암모늄히드록시드(TEAH), 테트라프로필암모늄히드록시드(TPAH), 테트라부틸암모늄히드록시드(TBAH) 등을 들 수 있다. 또한, 제 4 급 수산화 암모늄으로서 트리메틸히드록시에틸암모늄히드록시드(콜린), 메틸트리(히드록시에틸)암모늄히드록시드, 테트라(히드록시에틸)암모늄히드록시드, 벤질트리메틸암모늄히드록시드(BTMAH) 등도 들 수 있다. 그것에 추가하여 암모늄 수산화물과 1개 또는 그 이상의 제 4 급 수산화 암모늄의 조합도 사용할 수 있다. 이들 중에서도 TMAH, TEAH, TPAH, TBAH, 콜린이 보다 바람직하고, TMAH, TBAH가 특히 바람직하다.
이들 유기 아민 및 제 4 급 수산화 암모늄은 1종 단독으로 또는 2종 이상을 혼합해서 사용할 수 있다.
무기의 알칼리 화합물로서는 특별히 한정되지는 않지만 암모니아, 히드라진, 알칼리 금속 또는 그 수산화물을 들 수 있다. 알칼리 금속 수산화물로서는 수산화 나트륨, 수산화 칼륨을 들 수 있다.
알칼리 화합물은 유기·무기를 구별하지 않고 말하면 KOH, 암모니아, 제 4 급 수산화 암모늄이 바람직하고, 암모니아, TMAH, TBAH가 보다 바람직하고, TMAH, TBAH가 더욱 바람직하고, TMAH가 특히 바람직하다.
알칼리 화합물의 함유량은 본 실시형태의 에칭액의 전체 중량에 대하여 3∼25질량%의 범위 내에서 함유시키는 것이 바람직하다. 여기서 보다 개별적으로 pH 조정의 관점으로부터 후술하는 HAS(히드록실아민 황산염)의 유무로 경우로 나누면 이것이 없을 때는 알칼리 화합물 5∼25질량%가 더욱 바람직하고, 7∼25질량%가 보다 바람직하다. HAS가 있을 때에는 7∼25질량%인 것이 보다 바람직하고, 9∼25질량%인 것이 특히 바람직하다. 상기 하한값 이상으로 함으로써 높은 에칭 속도를 유지할 수 있기 때문에 바람직하다. 또한, 성능이 포화되기 때문에 그 관점으로부터도 상기 상한 이하로 대응하면 좋다.
(불산 화합물)
불산 화합물이란 계내에서 불소 이온(F-)을 발생시키는 화합물을 의미하고, 불산(불화 수소산) 및 그 염을 포함하는 것으로 정의한다. 구체적으로는 불산, 불화 알칼리 금속염(NaF, KF 등), 아민의 불화 수소산염(불화 수소산 모노에틸아민, 트리에틸아민 3불화 수소산 등), 피리딘불화 수소산, 불화 암모늄, 제 4 급 알킬암모늄 불화물(불화 테트라메틸암모늄, 불화 테트라-n-부틸암모늄 등), H2SiF6, HBF4, HPF6을 들 수 있고, 불산, 불화 알칼리 금속염, 불화 암모늄, 제 4 급 알킬암모늄 불화물이 바람직하고, 불산, 불화 암모늄, 제 4 급 불화 알킬암모늄이 보다 바람직하고, 제 4 급 알킬암모늄 불화물이 특히 바람직하다. 그 중에서도 양호한 선택성을 달성한다는 관점으로부터 불화 테트라메틸암모늄이 바람직하다.
불산 화합물은 본 실시형태의 에칭액의 전체 질량에 대하여 0.01∼20질량%의 범위 내에서 함유시키는 것이 바람직하고, 0.1∼20질량% 함유시키는 것이 보다 바람직하고, 0.5∼15질량% 함유시키는 것이 더욱 바람직하다. 상기 상한값 이하로 함으로써 실리콘 잔사를 억제할 수 있기 때문에 바람직하다. 상기 하한값 이상으로 하는 것이 충분한 속도로 실리콘층을 에칭하는 관점에서 바람직하다.
또한, 본 명세서에 있어서 화합물의 표시에 대해서는 상기 화합물 그 자체 이외에 그 염, 착체, 그 이온을 포함하는 의미에 사용한다. 또한, 소망의 효과를 나타내는 범위에서 소정의 일부를 변화시킨 유도체를 포함하는 의미이다. 또한, 치환·무치환을 명기하고 있지 않은 화합물에 대해서 임의의 치환기를 갖고 있어도 좋은 의미인 것도 동의이다.
(산화제)
본 발명에 있어서 산화제란 산화 작용을 갖는 물질 전반을 가리키고, 그 목적으로 상용되어 있는 것을 사용할 수 있다. 더욱 상세하게 말하면 산소를 부여하는 물질, 수소를 빼앗는 물질, 정의 산화수를 증대시키는 것, 종합적으로는 전자를 빼앗는 물질로서 정의할 수 있다. 본 발명에 바람직하게 사용되는 산화제로서는 천이 금속 산화물, 과산화물, 세륨질산 암모늄, 질산, 질산염, 아질산염, 요오드산, 요오드산염, 과요오드산, 과요오드산염, 과염소산, 과염소산염, 과황산, 과황산염, 과아세트산, 과아세트산염, 과망간산 화합물, 중크롬산 화합물을 들 수 있고, 과산화물, 질산, 질산염, 아질산염, 과요오드산, 과요오드산염, 과염소산, 과염소산염이 바람직하고, 과산화수소, 질산, 질산염, 아질산염, 과요오드산, 과요오드산염, 과염소산, 과염소산염이 보다 바람직하고, 질산, 질산염, 아질산염이 더욱 바람직하고, 질산, 질산염이 더욱 바람직하다.
질산 암모늄이 특히 바람직하다.
질산, 질산염 중에서도 질산, 질산 암모늄, 제 4 급 질산 알킬암모늄이 바람직하고, 제 4 급 질산 알킬암모늄이 보다 바람직하고, 질산 테트라메틸암모늄이 특히 바람직하다.
산화제의 함유율은 특별히 한정되지 않지만 0.001∼5질량%가 바람직하고, 0.005∼3질량%가 보다 바람직하다. 상기 하한값 이상으로 함으로써 높은 에칭 속도를 유지할 수 있어 바람직하다. 상기 상한값 이하로 함으로써 실리콘 잔사의 증가를 방지할 수 있어 바람직하다. 단, 상기 에칭액의 pH를 10 이상으로 하도록 하는 것이 바람직한 것은 알칼리 화합물과 마찬가지이다.
또한, 상기 정의에 속하는 산화제이어도 상기 알칼리 화합물 또는 불산 화합물에 속하는 것은 산화제로서가 아니라 후자에 의해 정의되는 것으로 한다.
(히드록실아민 화합물)
본 실시형태의 에칭액은 히드록실아민 화합물을 함유하는 것이 바람직하다. 또한, 상기 화합물에 대해서 정의한 바와 같이 히드록실아민 화합물이라고 할 때에는 히드록실암모늄 이온, 히드록실아민 및/또는 그 염을 포함하는 의미이며, 전형적으로는 히드록실아민 및/또는 그 염을 의미한다.
본 실시형태의 에칭액을 형성하는데에 사용되어지는 히드록실아민의 염으로서는 히드록실아민 질산염(HAN이라고도 칭해진다), 히드록실아민 황산염(HAS라고도 칭해진다), 히드록실아민 인산염, 히드록실아민 염산염 등을 예시할 수 있다. 에칭액에 히드록실아민의 유기산염도 사용할 수 있고, 히드록실아민 구연산염, 히드록실아민 옥살산염 등을 예시할 수 있다. 이들 히드록실아민의 염 중 히드록실아민 질산염, 히드록실아민 황산염, 히드록실아민 인산염, 히드록실아민 염산염 등의 무기산염이 알루미늄이나 구리, 티탄 등의 금속에 대하여 불활성이므로 바람직하다. 특히, 히드록실아민 질산염, 히드록실아민 황산염이 바람직하다. 이들 히드록실아민 화합물은 1종 단독으로 또는 2종 이상을 혼합해서 사용할 수 있다.
히드록실아민 화합물은 본 실시형태의 에칭액의 전체 질량에 대하여 0.1∼20질량%의 범위 내에서 함유시키는 것이 바람직하고, 5∼20질량% 함유시키는 것이 보다 바람직하고, 5∼15질량% 함유시키는 것이 더욱 바람직하다. 상기 상한값 이하로 함으로써 높은 에칭 속도를 유지할 수 있기 때문에 바람직하다. 상기 하한값 이상으로 하는 것이 실리콘 잔사의 관점에서 바람직하다.
(수성 매체)
본 발명의 에칭액은 물을 포함하지만 수성 매체를 매체로 하는 수계의 액 조성물이어도 좋다. 수성 매체란 물 및 물에 가용인 용질을 용해한 수용액을 말한다. 용질로서는 상기 필수 성분 이외의, 예를 들면 알코올이나 무기 화합물의 염을 들 수 있다. 단, 용질을 적용하는 경우에도 그 양은 소망의 효과를 나타내는 범위에 억제되어 있는 것이 바람직하다. 또한, 상기 수계의 조성물이란 수성 매체가 주된 매체로 되어 있는 것을 말하고, 고형분 이외의 매체의 과반이 수성 매체인 것이 바람직하고, 55질량% 이상 100질량% 이하가 보다 바람직하고, 60질량% 이상 100질량% 이하인 것이 특히 바람직하다.
또한, 본 명세서에 있어서 반도체 기판이란 웨이퍼 뿐만 아니라 거기에 회로 구조가 실시된 기판 구조체 전체를 포함하는 의미로 사용한다. 반도체 기판 부재란 상기에서 정의되는 반도체 기판을 구성하는 부재를 가리키고, 1개의 재료로 이루어져 있어도 복수의 재료로 이루어져 있어도 좋다. 또한, 가공을 마친 반도체 기판을 반도체 기판 제품으로서 구별해서 부르는 경우가 있으며, 필요에 따라서는 더 구별해서 이것에 가공을 추가하여 다이싱해서 인출한 칩 및 그 가공 제품을 반도체 소자라고 한다. 즉, 광의로는 반도체 소자는 반도체 기판 제품에 속하는 것이다. 또한, 캐패시터 구조를 갖는 기판도 이 반도체 제품에 포함된다.
또한, 반도체 기판의 상하는 특별히 정하지 않아도 좋지만 본 명세서에 있어서 도시된 것에 의거해서 말하면 웨이퍼(3)측을 하부(저부)의 방향으로 하고, 도전막(5)측을 상부(천정부)의 방향으로 한다.
(pH)
본 발명의 실리콘 에칭액은 알카리성이며, pH10 이상으로 조정되어 있다. 이 조정은 상기 필수 성분(알칼리 화합물, 산화제, 불산 화합물)의 첨가량을 조정함으로써 행할 수 있다. 단, 임의의 성분(히드록실아민 화합물)과의 관계에서 조정해도 좋고, 본 발명의 효과를 손상하지 않는 한에 있어서 다른 pH 조정제를 사용해서 상기 범위의 pH로 해도 좋다. 실리콘 에칭액의 pH는 11 이상인 것이 더욱 바람직하고, 12 이상인 것이 보다 바람직하다. 이 pH가 상기 하한값 이상인 것에 의해 충분한 에칭 속도와 잔사의 제거성을 얻는다고 할 수 있다. 상기 pH에 특별히 상한은 없지만 14 이하인 것이 실제적이다. 또한, 본 발명에 있어서 pH는 특별히 언급하지 않는 한 실온(25℃)에 있어서 HORIBA사제, F-51(상품명)로 측정한 값이다. 또는 JIS Z8802 pH 측정 방법에 준해서 측정한 값이어도 좋다. 측정 시기는 특별히 한정되지 않지만 경시에서 변화가 보여질 경우에는 조액한 직후(5분 이내)에 측정한 값으로 한다. 또는 경시 변화를 검량선 등으로 추측하여 초기의 pH를 특정해도 좋다.
(기타 성분)
·유기 용제의 첨가
본 발명의 실리콘 에칭액에 있어서는 수용성 유기 용제를 더 첨가해도 좋다. 이것에 의해 웨이퍼의 면 내에 있어서의 균일한 에칭성을 더욱 향상할 수 있는 점에서 유효하다. 수용성 유기 용제는 알코올류(예를 들면, 글리콜류(에틸렌글리콜, 1,3-프로판디올, 1,3-부탄디올, 1,4-부탄디올, 프로필렌글리콜, 2-메틸-2,4-펜탄디올, 디에틸렌글리콜, 디프로필렌글리콜, 디프로필렌글리콜메틸에테르, 프로필렌글리콜모노프로필렌글리콜), 푸르푸릴알코올, 글리세린), 디메틸술폭시드, 에테르류(예를 들면, 에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르, 트리에틸렌글리콜디메틸에테르, 테트라에틸렌글리콜디메틸에테르, 프로필렌글리콜디메틸에테르)가 바람직하다. 첨가량은 에칭액 전체량에 대하여 0.1∼20질량%인 것이 바람직하고, 1∼15질량%인 것이 보다 바람직하다. 이 양이 상기 하한값 이상인 것에 의해 상기의 에칭의 균일성의 향상을 효과적으로 실현할 수 있다. 한편, 상기 상한값 이하인 것에 의해 다결정 실리콘막 또는 아모르퍼스 실리콘막, 기타 금속막에 대한 젖음성을 확보하는 것으로 할 수 있다.
·계면활성제의 첨가
본 발명의 실리콘 에칭액에는 별도의 계면활성제를 더 함유시켜도 좋다. 계면활성제로서는 비이온 계면활성제, 양이온 계면활성제 및 양성 계면활성제를 사용할 수 있다.
비이온 계면활성제로서는 예를 들면 폴리알킬렌옥사이드알킬페닐에테르계 계면활성제, 폴리알킬렌옥사이드알킬에테르계 계면활성제, 폴리에틸렌옥사이드와 폴리프로필렌옥사이드로 이루어지는 블록 폴리머계 계면활성제, 폴리옥시알킬렌디스티렌화 페닐에테르계 계면활성제, 폴리알킬렌트리벤질페닐에테르계 계면활성제, 아세틸렌폴리알킬렌옥사이드계 계면활성제를 들 수 있다.
양이온 계면활성제로서는 제 4 급 암모늄염계 계면활성제 또는 알킬피리듐계 계면활성제를 들 수 있다.
양성 계면활성제로서는 베타인형 계면활성제, 아미노산형 계면활성제, 이미다졸린형 계면활성제, 아민옥사이드형 계면활성제를 들 수 있다.
계면활성제의 함유량은 실리콘 에칭액의 전체 질량에 대하여 바람직하게는 0.0001∼5질량%이며, 보다 바람직하게는 0.001∼1질량%이다. 계면활성제를 실리콘 에칭액에 첨가함으로써 실리콘 에칭액의 표면 장력 및 접촉각을 조정하고, 에칭 대상물로의 젖음성을 개량할 수 있기 때문에 바람직하고, 추가해서 기판이나 절연막 등에 대한 부식성의 양자가 보다 우수하다는 점으로부터도 바람직하다. 이러한 계면활성제는 일반적으로 상업적으로 입수 가능하다. 이들의 계면활성제는 단독 또는 복수 조합해서 사용해도 좋다.
[키트]
본원발명의 에칭액은 적어도 제 1 액과 제 2 액으로 구성되고 이들을 혼합해서 사용하는 실리콘 에칭액용 키트이어도 좋다. 이 에칭액은 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거하기 위한 것이다. 상기 제 1 액은 알칼리 화합물 및 물을 포함한다. 상기 제 2 액은 산성의 수용액이다. 또한, 산화제 및 불산 화합물이 각각 상기 제 1 액, 제 2 액 또는 기타 액에 함유되고, 상기 각 액을 혼합해서 에칭액으로 했을 때에 그 pH가 10 이상이 되도록 각 액이 조액되어 있다. 혼합 후의 pH, 각 제의 함유량 등의 바람직한 범위는 상기 에칭액의 항에서 설명한 것과 마찬가지이다.
·제 1 액
제 1 액은 상술한 바와 같이 알칼리 화합물을 함유하고 있는 것이 바람직하다. 알칼리 화합물의 바람직한 예는 앞서 설명한 것과 같지만 그 중에서도 제 4 급 수산화 암모늄(TMAH 등)을 사용하는 것이 바람직하다. 바람직한 성분의 조합으로서는 알칼리 화합물 단독, 알칼리 화합물과 불산 화합물의 조합, 또는 알칼리 화합물과 불산 화합물과 산화제의 조합을 들 수 있다. 구체적인 성분의 내역으로서는 하기의 것을 들 수 있다.
(바람직한 조합)
A1. 제 4 급 수산화 암모늄 단독
A2. (1) 제 4 급 수산화 암모늄 및 (2) 질산, 질산 암모늄, 제 4 급 질산 알킬암모늄으로부터 선택되는 적어도 1개
A3. (1) 제 4 급 수산화 암모늄 및 (2) 불산, 불화 암모늄, 제 4 급 알킬암모늄 불화물로부터 선택되는 적어도 1개
A4. (1) 제 4 급 수산화 암모늄, (2) 질산, 질산 암모늄, 제 4 급 질산 알킬암모늄으로부터 선택되는 적어도 1개 및 (3) 불산, 불화 암모늄, 제 4 급 알킬암모늄 불화물로부터 선택되는 적어도 1개
(보다 바람직한 조합)
B1. 제 4 급 수산화 암모늄 단독
B2. (1) 제 4 급 수산화 암모늄 및 (2) 질산 암모늄, 제 4 급 질산 알킬암모늄으로부터 선택되는 적어도 1개
B3. (1) 제 4 급 수산화 암모늄 및 (2) 불화 암모늄, 제 4 급 알킬암모늄 불화물로부터 선택되는 적어도 1개
B4. (1) 제 4 급 수산화 암모늄, (2) 질산 암모늄, 제 4 급 질산 알킬암모늄으로부터 선택되는 적어도 1개 및 (3) 불화 암모늄, 제 4 급 알킬암모늄 불화물로부터 선택되는 적어도 1개
(특히 바람직한 조합)
C1. 제 4 급 수산화 암모늄 단독
C2. 제 4 급 수산화 암모늄 및 제 4 급 질산 알킬암모늄
C3. 제 4 급 수산화 암모늄 및 제 4 급 알킬암모늄 불화물
C4. 제 4 급 수산화 암모늄, 제 4 급 질산 알킬암모늄 및 제 4 급 알킬암모늄 불화물
(가장 바람직한 조합)
D1. 제 4 급 수산화 암모늄 단독
·제 2 액
제 2 액은 산성으로 조정되어 있다. 산성으로의 조정은 예를 들면 상기 임의의 첨가제로서 열거한 히드록실아민 화합물의 첨가를 들 수 있고, 그 중에서도 히드록실아민 황산염의 첨가가 바람직하다. 제 2 액에는 상기 산화제 또는 산화제 및 불산 화합물이 함유되어 있는 것이 바람직하다. 이 산화제 및 불산 화합물의 바람직한 것은 상기와 마찬가지이다. 구체적인 성분의 내역으로서는 하기의 것을 들 수 있다.
(바람직한 조합)
A1. 히드록실아민 황산염 단독
A2. (1) 히드록실아민 황산염 및 (2) 질산, 질산 암모늄, 제 4 급 질산 알킬암모늄으로부터 선택되는 적어도 1개
A3. (1) 히드록실아민 황산염, (2) 제 4 급 수산화 암모늄 및 (3) 불산, 불화 암모늄, 제 4 급 알킬암모늄 불화물로부터 선택되는 적어도 1개
A4. (1) 히드록실아민 황산염, (2) 제 4 급 수산화 암모늄, (3) 질산, 질산 암모늄, 제 4 급 질산 알킬암모늄으로부터 선택되는 적어도 1개 및 (4) 불산, 불화 암모늄, 제 4 급 알킬암모늄 불화물로부터 선택되는 적어도 1개
(보다 바람직한 조합)
(1) 히드록실아민 황산염, (2) 제 4 급 수산화 암모늄, (3) 질산 암모늄, 제 4 급 질산 알킬암모늄으로부터 선택되는 적어도 1개 및 (4) 불화 암모늄, 제 4 급 알킬암모늄 불화물로부터 선택되는 적어도 1개
(특히 바람직한 조합)
히드록실아민 황산염, 제 4 급 수산화 암모늄, 제 4 급 질산 알킬암모늄 및 제 4 급 알킬암모늄 불화물
또한, 상기 산화제 및 불산 화합물은 제 1 액 및 제 2 액 어디에나 넣을 수 있지만 보다 바람직한 것은 제 2 액에 이들의 첨가제를 첨가하는 실시 형태이다.
제 2 액의 바람직한 pH는 6 이하이며, 보다 바람직하게는 5 이하이다. 이러한 범위로 pH가 조정됨으로써 히드록실아민 화합물 등의 첨가제의 분해가 억제되고, 보존성이 높아져 바람직하다. 이 pH에 하한은 특별히 없지만 1 이상인 것이 실제적이며, 보다 양호한 효과를 나타내는 범위로서는 3 이상이 바람직하다. 또한, 매체는 제 1 액 및 제 2 액 모두 물인 것이 바람직하고, 소정의 용질을 포함하는 수성 매체를 사용해도 좋다.
(피가공물)
가공되는 캐패시터 구조의 형상이나 치수는 특별히 한정되지 않지만 상술한 바와 같은 실린더 구조를 갖는 것으로 해서 말하면 그 실린더 구멍(Kc)(도 3)의 애스펙트비(h2/dc)가 5 이상인 경우에 특히 본 실시형태의 에칭액의 높은 효과가 살려져 바람직하다. 마찬가지의 관점에서 애스펙트비가 15 이상인 것이 바람직하고, 20 이상인 것이 보다 바람직하다. 상한은 특별히 없지만 100 이하인 것이 실제적이다. 실린더 구멍(Kc)의 개구 지름(dc)은 특별히 한정되지 않지만 본 실시형태에 있어서 효과가 발휘되고, 동시에 최근의 캐패시터 구조의 미세화를 고려하면 20∼80㎚인 것이 바람직하다. 하부 전극간 거리(dd)는 특별히 한정되어 있지 않지만 최근의 캐패시터 구조의 미세화를 고려하면 20∼200㎚인 것이 바람직하다. 본 명세서에 있어서의 캐패시터의 요철 형상은 특별히 한정되지 않지만 실린더(원기둥상) 구멍, 사각기둥상, 테이퍼상, 역테이퍼상이라는 구멍 형상이어도 좋다.
또한, 상기의 관점으로부터 본 발명에 있어서는 Ti 화합물(예를 들면, TiN, Ti 등), Hf 화합물(예를 들면, HfOx 등), SiN 또는 SiO2로 이루어지는 전극막을 적어도 상기 요철 구조의 벽면에 남기면서 상기 다결정 실리콘막 또는 아모르퍼스 실리콘막에 대해서 에칭을 행하는 것이 바람직하다.
또한, 상기 다결정 실리콘막 또는 아모르퍼스 실리콘막을 갖는 실질적으로 평평한 면을 갖는 반도체 기판을 준비하고, 상기 반도체 기판의 표면에 상기 에칭액을 적용하고, 상기 다결정 실리콘막 또는 아모르퍼스 실리콘막 및 매설막을 제거해서 그 제거된 부분을 오목부로 하고, 기판 내에 남겨진 볼록부를 캐패시터로 하는 것이 바람직하다. 이때 상기 오목부의 벽면에 TiN 등의 전극막이 존재하고 있는 것이 바람직하다.
본 발명의 에칭 방법은 이들의 제조 공정에만 적용되는 것은 아니고, 특별히 제한 없이 여러 가지 에칭에 사용할 수 있다.
(에칭 방식)
본 발명에서 사용되는 에칭 장치로서는 특별히 한정되지 않지만 매엽식이나 배치식을 사용할 수 있다. 매엽식은 웨이퍼를 1매씩 에칭 처리하는 방식이다. 매엽식의 실시형태의 하나로서는 스핀 코터로 웨이퍼 표면 전체에 에칭액을 널리 퍼지게 해서 에칭하는 방법이다. 배치식은 수매∼수십매의 웨이퍼를 한번에 에칭하는 방법이다. 배치식의 실시형태의 하나로서는 에칭액으로 채워진 조 중에 복수의 웨이퍼를 침지시켜서 에칭하는 방법이다.
에칭액의 액체 온도, 에칭액의 스프레이 토출량, 스핀 코터의 웨이퍼의 회전수는 에칭 대상이 되는 웨이퍼의 선택에 따라 적당한 값으로 선택해서 사용된다.
본 실시형태에 있어서 에칭을 행하는 조건은 특별히 한정되지 않지만 스프레이식(매엽식)의 에칭이어도 배치식(침지식)의 에칭이어도 좋다. 스프레이식의 에칭에 있어서는 반도체 기판을 소정의 방향으로 반송 또는 회전시키고, 그 공간에 에칭액을 분사해서 상기 반도체 기판에 상기 에칭액을 접촉시킨다. 필요에 따라 스핀 코터를 사용해서 반도체 기판을 회전시키면서 에칭액을 분무해도 좋다. 반면, 배치식의 에칭에 있어서는 에칭액으로 이루어지는 액욕에 반도체 기판을 침지시키고, 상기 액욕 중에서 반도체 기판과 에칭액을 접촉시킨다. 이들의 에칭 방식은 소자의 구조나 재료 등에 따라 적당히 구분하여 사용되면 좋다.
에칭을 행하는 환경 온도는 스프레이식의 경우 분사 공간을 15∼100℃로 하는 것이 바람직하고, 20∼80℃로 하는 것이 보다 바람직하다. 에칭액 쪽은 20∼80℃로 하는 것이 바람직하고, 30∼70℃로 하는 것이 보다 바람직하다. 상기 하한값 이상으로 함으로써 금속층에 대한 충분한 에칭 속도를 확보할 수 있어 바람직하다. 상기 상한값 이하로 함으로써 에칭의 선택성을 확보할 수 있어 바람직하다. 에칭액의 공급 속도는 특별히 한정되지 않지만 0.05∼1L/min로 하는 것이 바람직하고, 0.1∼0.5L/min로 하는 것이 보다 바람직하다. 상기 하한값 이상으로 함으로써 에칭의 면 내의 균일성을 확보할 수 있어 바람직하다. 상기 상한값 이하로 함으로써 연속 처리 시에 안정된 선택성을 확보할 수 있어 바람직하다. 반도체 기판을 회전시킬 때에는 그 크기 등에도 의하지만 상기와 마찬가지의 관점으로부터 50∼400rpm으로 회전시키는 것이 바람직하다.
배치식의 경우 액욕을 20∼80℃로 하는 것이 바람직하고, 30∼70℃로 하는 것이 보다 바람직하다. 상기 하한값 이상으로 함으로써 에칭 속도를 확보할 수 있어 바람직하다. 상기 상한값 이하로 함으로써 에칭의 선택성을 확보할 수 있어 바람직하다. 반도체 기판의 침지 시간은 특별히 한정되지 않지만 0.5∼30분으로 하는 것이 바람직하고, 1∼10분으로 하는 것이 보다 바람직하다. 상기 하한값 이상으로 함으로써 에칭의 면 내의 균일성을 확보할 수 있어 바람직하다. 상기 상한값 이하로 함으로써 연속 처리 시에 안정된 선택성을 확보할 수 있어 바람직하다.
일반적으로 실리콘 재료로서 단결정 실리콘, 다결정 실리콘(폴리실리콘) 및 아모르퍼스 실리콘(비정질 실리콘)을 들 수 있다. 본 발명에서는 이 중 다결정 실리콘 또는 아모르퍼스 실리콘을 사용한다.
단결정 실리콘이란 결정 전체에 걸쳐 원자 배열의 방향이 갖추어진 실리콘 결정이지만 실제로는 원자 레벨에서 관찰하면 여러 가지 결함이 존재한다.
다결정 실리콘이란 결정 방위가 다른 다수의 단결정 입자로 구성된 블록 또는 층상의 실리콘이다. Si만으로 이루어지는 것이어도 붕소나 인 등이 도핑된 것이어도 좋다. 그 밖에 소망의 효과를 나타내는 범위에서 상기와 마찬가지인 여러 가지 결함이나 불순물이 존재하는 것이어도 좋다. 그 제조 방법도 특별히 한정되지 않고, CVD법에 의해 형성된 것 등을 들 수 있다.
아모르퍼스 실리콘이란 비정질 반도체 중 구성 원소가 실리콘인 것을 말한다. 구체적으로는 이하와 같은 장거리 주기 구조를 갖지 않는 상태의 실리콘이다. 원자 배열이 완전히 무질서로 결합한 것은 아니고, 국소적으로는 어떠한 배열 질서는 유지되어 있는 것을 포함한다. 무질서로 결합하고 있기 때문에 실리콘 원자는 공유 결합의 결합 상대를 잃어버려 결합에 관여하지 않는 전자로 차지된 미결합손(단글링 본드)이 존재하고 있다. 이 미결합손을 수소로 결합시킨(수소화한) 것을 수소화 아모르퍼스 실리콘이라고 하며, 안정된 고체 형상을 갖는다. 본 명세서에서는 간단히 아모르퍼스 실리콘으로 표기하지만 수소화되어 있지 않은 아모르퍼스 실리콘과 수소화되어 있는 아모르퍼스 실리콘 모든 경우도 가리킨다.
다시 설명하지만 본 발명에 있어서는 다결정 실리콘 또는 아모르퍼스 실리콘을 에칭 대상으로 삼는다. 여기서 그 의미에 대해서 설명해 둔다.
우선 단결정 실리콘은 면선택성이 있으며, 특정 면에 있어서의 에칭 속도가 빠르다. 그 반면에 특정 면 이외의 면에서는 에칭 속도가 매우 느리거나 또는 에칭되지 않는다. 다결정 실리콘이나 아모르퍼스 실리콘에 있어서의 에칭 속도에는 그러한 면선택성은 없지만 일반적으로 단결정 실리콘의 에칭 속도가 빠른 특정 면에 비해 에칭 속도가 늦어지는 경향이 있다. 본 발명의 실리콘 에칭액은 이렇게 단결정 실리콘과는 다른 에칭 기구에 의한 다결정 실리콘막이나 아모르퍼스 실리콘막이어도 고속으로 에칭할 수 있다.
본 발명에 있어서 바람직한 반도체 기판 제품의 제조 방법에 의한 공정 요건을 이하에 기재해 둔다.
(1) 다결정 실리콘막 또는 아모르퍼스 실리콘막으로 이루어지는 실리콘막을 갖는 반도체 기판을 준비하는 공정, 및 상기 반도체 기판에 특정 에칭액을 적용하여 상기 실리콘막의 적어도 일부를 에칭하는 공정을 포함한다.
(2) 상기 반도체 기판을 준비하는 공정에 있어서 상기 실리콘막을 포함하는 다층막 구조를 형성하고, 또한 상기 반도체 기판에 요철을 형성해 두고, 그 후
상기 요철 표면의 적어도 상면과 오목부 벽면에 도전막을 형성하는 공정과,
상기 도전막 상에 매설막을 부여해서 상기 오목부를 상기 매설막으로 충전하는 공정과,
상기 상면에 부여된 도전막 부분 및 상기 매설막의 일부를 제거하고, 상기 반도체 기판의 실리콘막을 노출시키는 공정을 포함하고, 이어서
상기 실리콘막의 에칭 공정에 있어서 상기 반도체 기판에 상기 에칭액을 부여하고, 상기 오목부 벽면의 도전막은 남기면서 상기 노출한 실리콘막과 상기 매설막을 제거한다.
(3) 반도체 기판으로서 실질적으로 평평한 면을 갖는 것을 준비하고, 상기 반도체 기판의 표면에 상기 에칭액을 적용하고, 상기 실리콘막과 상기 매설막을 제거해서 그 제거된 부분을 오목부로 하고, 기판 내에 남겨진 상기 도전막을 포함하는 볼록부를 캐패시터의 전극으로 한다.
실시예
<실시예 1, 비교예 1>
이하의 표 1에 나타내는 성분 및 조성(질량%)으로 한 에칭액(시험액)을 조액했다.
<에칭 시험>
시험 웨이퍼: 단결정<100> 실리콘 상에 제막된 500㎚의 막두께의 다결정 실리콘의 웨이퍼를 준비했다. 이들에 대하여 매엽식 장치(SPS-Europe B．V．사제, POLOS(상품명))로 하기의 조건으로 에칭을 행하여 평가 시험을 실시했다. SEM(Scaning Electron Microscope)로 웨이퍼 단면을 촬영하고, 잔존 막두께를 측정하여 에칭 속도를 구했다.
·약액 온도: 80℃
·토출량: 1L/min．
·웨이퍼 회전수: 500rpm
에칭 속도(Rsi)는 하기와 같이 구분해서 평가했다.
6: ＞1500㎚/min．
5: ≤1500, ＞1300㎚/min．
4: ≤1300, ＞1000㎚/min．
3: ≤1000, ＞800㎚/min．
2: ≤800, ＞600㎚/min．
1: ≤600㎚/min．
실리콘 잔사에 대해서는 에칭 표면을 SEM에 의해 관찰하고, 육안에 의해 하기와 같이 구분해서 평가했다.
100매 처리한 웨이퍼 중 잔사가 있는 웨이퍼가
6: 1% 이하
5: 1% 초과 5% 이하
4: 5% 초과 10% 이하
3: 10% 초과 15% 이하
2: 15% 초과 20% 이하
1: 20% 초과
Figure 112012096802811-pat00001
<알칼리 화합물>
TMAH: 테트라메틸암모늄히드록시드
TBAH: 테트라부틸암모늄히드록시드
<산화제>
H2O2: 과산화수소
HNO3: 질산
KNO3: 질산 칼륨
NaNO3: 질산 나트륨
NH4NO3: 질산 암모늄
KNO2: 아질산 칼륨
NaClO4: 과염소산 나트륨
NaIO4: 과요오드산 나트륨
TMA·NO3: 질산 테트라메틸암모늄
<불산 화합물>
HF: 불화수소산
KF: 불화 칼륨
NaF: 불화 나트륨
NH4F: 불화 암모늄
MEA·HF: 불화수소산 모노에틸아민
TEA(HF)3:트리에틸아민 3불화수소산
TMA·F: 불화 테트라메틸암모늄
TBA·F: 불화 테트라-n-부틸암모늄
HPF6: 헥사플루오로인산
HBF4: 테트라플루오로붕산
H2SiF6: 헥사플루오로규산
<촉진제>
HAS: 히드록실아민 황산염
상기의 결과로부터 본 발명의 에칭액에 의하면 다결정 실리콘 및/또는 아모르퍼스 실리콘의 공업적으로 충분히 빠른 에칭이 가능하며, 또한 잔사의 발생을 억제한다는 우수한 효과를 나타내는 것을 알 수 있다.
(실시예 2)
하기의 처방에 의해 에칭액용 키트A를 조제했다.
<제 1 액>
TMAH 25질량%
물 잔부
<제 2 액>
HAS 30질량%
TMA·F 7.5질량%
TMA·NO3 0.5질량%
물 잔부
이 제 1 액과 제 2 액을 혼합해서 실리콘 에칭액을 조제했다. 이때 제 1 액과 제 2 액의 혼합비(질량비)는 6:4로 했다. 셸프 라이프의 대비 시험은 하기와 같이 해서 행했다. 또한, 조액 후의 에칭액의 pH는 모두 ＞13이었다.
이때 제 2 액의 pH는 5.0이었다.
(1) 상기의 처방에 따라 제 1 액과 제 2 액을 조제했다.
(2) 조제 직후에 혼합한 A액으로 즉시 웨이퍼를 에칭 처리했다(결과 A). 이때의 에칭 조건은 상기 실시예 1과 마찬가지이다.
(3) 한편, 조제 직후에 혼합한 A액(키트화하지 않은 경우에 상당)을 1개월 보관(＠ 25℃).
(4) 1개월 후의 A액으로 웨이퍼 처리를 행했다(결과 B).
(5) 상기 제 1 액 및 제 2 액을 조제 후 1개월 정치했다. 1개월 후의 제 1 액과 제 2 액을 혼합하여 웨이퍼 처리를 행했다(결과 C).
상기 결과 A∼C를 하기 표 2에 정리해서 나타낸다. 이 결과로부터 그 성능은 결과 A=결과 C>결과 B가 되고, 에칭액을 조합해버리면 그 성능은 시간과 함께 열화되는 경향이 있는 것을 알 수 있었다. 즉, 본 발명의 에칭액은 키트화하고, 특정 2액 그대로 보관했을 경우의 편이 성능 유지할 수 있는 기간이 길어지는 것을 알 수 있다.
Figure 112012096802811-pat00002
상기 결과에 의해 어느 에칭액에 있어서도 양호한 성능을 나타내지만 키트화한 편이 양호한 성능을 나타내는 것을 알 수 있다. 이것은 주로 제 2 액을 산성으로 한 에칭액 키트로 함으로써 셸프 라이프를 길게 하는 것이 가능하게 된 것으로 고려된다.
(실시예 3)
상기 실시예 1과 마찬가지로 해서 아모르퍼스 실리콘으로 이루어지는 기판에 대해서도 마찬가지의 에칭 평가를 행했다. 이것에 의해 본 발명의 에칭액에 따르면 아모르퍼스 실리콘에 대해서도 높은 에칭 속도와 잔사의 제거성을 발휘하는 것을 확인했다.
1: 제 1 성형막 2: 제 2 성형막
3: 실리콘 웨이퍼 4: 포토레지스트
5: 도전막 6: 매설막
7: 전극 보호막 9: 용량 절연막
10,20: 캐패시터 구조 21: 제 3 성형막
31: 제 4 성형막 50: 하부 전극(실린더 벽)

Claims (39)

  1. 알칼리 화합물 7∼25질량%; 산화제 0.001∼5질량%; 불산 화합물 0.01∼20질량%; 및 물을 포함하는 pH10 이상의 실리콘 에칭액을 준비하는 공정, 및 상기 실리콘 에칭액을 다결정 실리콘막 또는 아모르퍼스 실리콘막에 적용해서 상기 막의 적어도 일부를 제거하는 공정을 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  2. 알칼리 화합물; 산화제; 불산 화합물; 및 물을 포함하는 pH10 이상의 실리콘 에칭액을 준비하는 공정, 및 상기 실리콘 에칭액을 다결정 실리콘막 또는 아모르퍼스 실리콘막에 적용해서 상기 다결정 실리콘막 또는 상기 아모르퍼스 실리콘막의 일부 또는 전부를 제거함으로써 캐패시터가 되는 요철 형상을 형성하는 공정을 포함하고, 상기 요철 형상은 애스펙트비가 15∼100인 실린더 구조인 것을 특징으로 하는 실리콘 에칭 방법.
  3. 알칼리 화합물; 질산, 질산염 및 아질산염으로부터 선택되는 산화제; 불산 화합물; 및 물을 포함하는 pH10 이상의 실리콘 에칭액을 준비하는 공정, 및 상기 실리콘 에칭액을 다결정 실리콘막 또는 아모르퍼스 실리콘막에 적용해서 상기 막의 적어도 일부를 제거하는 공정을 포함하는 것을 특징으로 하는 실리콘 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 알칼리 화합물은 수산화 칼륨, 암모니아 또는 제 4 급 수산화 암모늄인 것을 특징으로 하는 실리콘 에칭 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 산화제는 과산화수소, 질산 및 그 염, 아질산염, 과요오드산 및 그 염, 및 과염소산 및 그 염으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 불산 화합물은 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭 방법.
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거함으로써 캐패시터가 되는 요철 형상을 형성하는 것을 특징으로 하는 실리콘 에칭 방법.
  8. 제 7 항에 있어서,
    상기 요철 형상의 애스펙트비는 15∼100인 실린더 구조를 형성하는 것을 특징으로 하는 실리콘 에칭 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 실리콘 에칭 방법을 이용해서 반도체 기판을 가공하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
  10. 제 9 항에 있어서,
    다결정 실리콘막 또는 아모르퍼스 실리콘막으로 이루어지는 실리콘막을 갖는 반도체 기판을 준비하는 공정, 및 상기 반도체 기판에 상기 에칭액을 적용하여 상기 실리콘막의 적어도 일부를 에칭하는 공정을 포함하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
  11. 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거하기 위한 에칭액으로서:
    알칼리 화합물 7∼25질량%; 산화제 0.001∼5질량%; 불산 화합물 0.01∼20질량%; 및 물을 포함하고, pH는 10 이상인 것을 특징으로 하는 실리콘 에칭액.
  12. 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거함으로써 캐패시터가 되는 요철 형상을 형성하기 위한 에칭액으로서:
    상기 요철 형상은 애스펙트비가 15∼100인 실린더 구조이고,
    알칼리 화합물; 산화제; 불산 화합물; 및 물을 포함하고, pH는 10 이상인 것을 특징으로 하는 실리콘 에칭액.
  13. 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거하기 위한 에칭액으로서:
    알칼리 화합물; 질산, 질산염 및 아질산염으로부터 선택되는 산화제; 불산 화합물; 및 물을 포함하고, pH는 10 이상인 것을 특징으로 하는 실리콘 에칭액.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 알칼리 화합물은 수산화 칼륨, 암모니아 또는 제 4 급 수산화 암모늄인 것을 특징으로 하는 실리콘 에칭액.
  15. 제 11 항 또는 제 12 항에 있어서,
    상기 산화제는 과산화수소수, 질산 및 그 염, 아질산염, 과요오드산 및 그 염, 및 과염소산 및 그 염으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭액.
  16. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 불산 화합물은 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭액.
  17. 제 12 항 또는 제 13 항에 있어서,
    상기 알칼리 화합물을 3∼25질량% 함유하고, 상기 불산 화합물을 0.01∼20질량% 함유하고, 상기 산화제를 0.001∼5질량% 함유하는 것을 특징으로 하는 실리콘 에칭액.
  18. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    히드록실아민 화합물을 더 함유하는 것을 특징으로 하는 실리콘 에칭액.
  19. 적어도 제 1 액과 제 2 액으로 구성되고 이들을 혼합해서 사용하는 실리콘 에칭액용 키트로서:
    상기 에칭액은 다결정 실리콘막 또는 아모르퍼스 실리콘막의 일부 또는 전부를 제거하기 위한 것이며,
    상기 제 1 액은 알칼리 화합물 및 물을 포함하고,
    상기 제 2 액은 산성의 수용액이며,
    산화제 및 불산 화합물이 각각 상기 제 1 액, 제 2 액 또는 기타 액에 함유되고, 상기 각 액을 혼합해서 에칭액으로 했을 때에 그 pH가 10 이상이 되도록 각 액이 조액된 것을 특징으로 하는 실리콘 에칭액용 키트.
  20. 제 19 항에 있어서,
    상기 제 2 액은 히드록실아민 화합물을 함유하는 것을 특징으로 하는 실리콘 에칭액용 키트.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 알칼리 화합물은 수산화 칼륨, 암모니아 또는 제 4 급 수산화 암모늄인 것을 특징으로 하는 실리콘 에칭액용 키트.
  22. 제 19 항 또는 제 20 항에 있어서,
    상기 산화제는 과산화수소, 질산 및 그 염, 아질산염, 과요오드산 및 그 염, 및 과염소산 및 그 염으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭액용 키트.
  23. 제 19 항 또는 제 20 항에 있어서,
    상기 불산 화합물은 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭액용 키트.
  24. 제 19 항 또는 제 20 항에 있어서,
    상기 제 2 액의 pH를 3∼6으로 하는 것을 특징으로 하는 실리콘 에칭액용 키트.
  25. 제 5 항에 있어서,
    상기 불산 화합물은 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭 방법.
  26. 제 5 항에 기재된 실리콘 에칭 방법을 이용해서 반도체 기판을 가공하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
  27. 제 6 항에 기재된 실리콘 에칭 방법을 이용해서 반도체 기판을 가공하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
  28. 제 7 항에 기재된 실리콘 에칭 방법을 이용해서 반도체 기판을 가공하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
  29. 제 8 항에 기재된 실리콘 에칭 방법을 이용해서 반도체 기판을 가공하는 것을 특징으로 하는 반도체 기판 제품의 제조 방법.
  30. 제 15 항에 있어서,
    상기 불산 화합물은 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭액.
  31. 제 15 항에 있어서,
    히드록실아민 화합물을 더 함유하는 것을 특징으로 하는 실리콘 에칭액.
  32. 제 16 항에 있어서,
    히드록실아민 화합물을 더 함유하는 것을 특징으로 하는 실리콘 에칭액.
  33. 제 17 항에 있어서,
    히드록실아민 화합물을 더 함유하는 것을 특징으로 하는 실리콘 에칭액.
  34. 제 21 항에 있어서,
    상기 산화제는 과산화수소, 질산 및 그 염, 아질산염, 과요오드산 및 그 염, 및 과염소산 및 그 염으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭액용 키트.
  35. 제 21 항에 있어서,
    상기 불산 화합물은 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭액용 키트.
  36. 제 22 항에 있어서,
    상기 불산 화합물은 불산, 불화 알칼리 금속염, 불화 암모늄, 아민의 불화수소산염 및 제 4 급 알킬암모늄 불화물로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 실리콘 에칭액용 키트.
  37. 제 21 항에 있어서,
    상기 제 2 액의 pH를 3∼6으로 하는 것을 특징으로 하는 실리콘 에칭액용 키트.
  38. 제 22 항에 있어서,
    상기 제 2 액의 pH를 3∼6으로 하는 것을 특징으로 하는 실리콘 에칭액용 키트.
  39. 제 23 항에 있어서,
    상기 제 2 액의 pH를 3∼6으로 하는 것을 특징으로 하는 실리콘 에칭액용 키트.
KR1020120133576A 2011-12-26 2012-11-23 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트 KR101941910B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011284410A JP5439466B2 (ja) 2011-12-26 2011-12-26 シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット
JPJP-P-2011-284410 2011-12-26

Publications (2)

Publication Number Publication Date
KR20130079151A KR20130079151A (ko) 2013-07-10
KR101941910B1 true KR101941910B1 (ko) 2019-01-24

Family

ID=48911585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120133576A KR101941910B1 (ko) 2011-12-26 2012-11-23 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트

Country Status (2)

Country Link
JP (1) JP5439466B2 (ko)
KR (1) KR101941910B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210117570A (ko) 2020-03-19 2021-09-29 동우 화인켐 주식회사 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080587B1 (ko) * 2013-09-10 2020-02-25 동우 화인켐 주식회사 폴리실리콘 및 아몰퍼스 실리콘 식각액 조성물
KR102397087B1 (ko) * 2015-06-29 2022-05-12 동우 화인켐 주식회사 폴리실리콘 식각액 조성물
KR102532413B1 (ko) * 2016-07-21 2023-05-15 동우 화인켐 주식회사 폴리실리콘 식각액 조성물 및 반도체 소자의 제조방법
KR102100181B1 (ko) * 2016-09-27 2020-04-13 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 당단백질의 당쇄 유리법
KR102284210B1 (ko) * 2016-12-07 2021-08-03 오씨아이 주식회사 실리콘 기판 식각 용액
KR102636997B1 (ko) * 2016-12-13 2024-02-15 동우 화인켐 주식회사 폴리실리콘 식각액 제조용 조성물 및 이를 포함하는 폴리실리콘 식각액
KR102398593B1 (ko) * 2017-05-02 2022-05-17 주식회사 이엔에프테크놀로지 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물
JP7064905B2 (ja) * 2018-03-05 2022-05-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP7261567B2 (ja) 2018-11-26 2023-04-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP2020126997A (ja) * 2019-02-05 2020-08-20 株式会社トクヤマ シリコンエッチング液及び該エッチング液を用いたシリコンデバイスの製造方法
WO2022025161A1 (ja) * 2020-07-31 2022-02-03 株式会社トクヤマ シリコンエッチング液、並びに該エッチング液を用いたシリコンデバイスの製造方法およびシリコン基板の処理方法
CN111900214B (zh) * 2020-08-13 2022-02-18 晶科能源股份有限公司 去除多晶硅绕镀的方法、太阳能电池及其制备方法
KR20220033141A (ko) * 2020-09-09 2022-03-16 동우 화인켐 주식회사 실리콘 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
US20240124775A1 (en) 2020-12-24 2024-04-18 Tokuyama Corporation Silicon etching liquid, and method for producing silicon devices and method for processing substrates, each using said etching liquid
WO2022190903A1 (ja) * 2021-03-11 2022-09-15 富士フイルム株式会社 半導体処理用組成物、被処理物の処理方法
WO2023172378A2 (en) * 2022-03-10 2023-09-14 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
US20240067878A1 (en) 2022-08-30 2024-02-29 Tokuyama Corporation Silicon etching solution and method for producing silicon etching solution, method for treating substrate, and method for producing silicon device
CN115505390B (zh) * 2022-09-20 2023-07-11 湖北兴福电子材料股份有限公司 一种高选择性锗蚀刻液
TW202427592A (zh) 2022-12-23 2024-07-01 日商德山股份有限公司 矽蝕刻液、矽基板之處理方法及半導體裝置之製造方法
CN118562505A (zh) * 2024-07-31 2024-08-30 浙江奥首材料科技有限公司 一种高润湿性缓冲氧化物蚀刻液、其制备方法及应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271769B1 (ko) 1998-06-25 2001-02-01 윤종용 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
US20050020091A1 (en) * 2003-07-22 2005-01-27 Janos Fucsko Wet etching method of removing silicon from a substrate and method of forming trench isolation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449365B2 (ja) 1993-02-04 2003-09-22 ダイキン工業株式会社 濡れ性に優れた半導体用ウエツトエツチング組成物
KR20000013247A (ko) * 1998-08-06 2000-03-06 윤종용 폴리실리콘막의 습식식각방법
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
JP3994992B2 (ja) 2004-08-13 2007-10-24 三菱瓦斯化学株式会社 シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP2006351813A (ja) 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
TW200842970A (en) * 2007-04-26 2008-11-01 Mallinckrodt Baker Inc Polysilicon planarization solution for planarizing low temperature poly-silicon thin filim panels
JP5025508B2 (ja) * 2008-01-30 2012-09-12 東京エレクトロン株式会社 ポリシリコン膜の除去方法および記憶媒体
JP5302551B2 (ja) * 2008-02-28 2013-10-02 林純薬工業株式会社 シリコン異方性エッチング液組成物
JP2010109163A (ja) * 2008-10-30 2010-05-13 Renesas Technology Corp 半導体装置の製造方法および半導体洗浄用組成物
JP2012238849A (ja) * 2011-04-21 2012-12-06 Rohm & Haas Electronic Materials Llc 改良された多結晶テクスチャ化組成物および方法
JP5873270B2 (ja) * 2011-08-31 2016-03-01 富士フイルム株式会社 エッチング方法、これに用いられるシリコンエッチング液、及び半導体基板製品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271769B1 (ko) 1998-06-25 2001-02-01 윤종용 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
US20050020091A1 (en) * 2003-07-22 2005-01-27 Janos Fucsko Wet etching method of removing silicon from a substrate and method of forming trench isolation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210117570A (ko) 2020-03-19 2021-09-29 동우 화인켐 주식회사 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판

Also Published As

Publication number Publication date
JP2013135081A (ja) 2013-07-08
KR20130079151A (ko) 2013-07-10
JP5439466B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
KR101941910B1 (ko) 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트
JP5869368B2 (ja) キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液
CN104823267B (zh) 半导体元件用清洗液及使用它的清洗方法
CN106226991A (zh) TiN硬掩模和蚀刻残留物去除
KR102533069B1 (ko) 반도체소자의 세정용 액체 조성물, 반도체소자의 세정방법 및 반도체소자의 제조방법
JP5873270B2 (ja) エッチング方法、これに用いられるシリコンエッチング液、及び半導体基板製品の製造方法
TW201542772A (zh) 蝕刻組成物
JP2010509777A (ja) メモリデバイス構造の洗浄製剤
KR102003235B1 (ko) 커패시터 구조의 형성 방법 및 이것에 사용되는 실리콘 에칭액
JP6151384B2 (ja) 半導体基板製品の製造方法及びこれに利用されるエッチング方法
KR102283745B1 (ko) 반도체 소자의 제조 동안 질화티탄에 비해 질화탄탈을 선택적으로 제거하기 위한 에칭액
KR102678103B1 (ko) 반도체소자의 세정용 액체 조성물 및 반도체소자의 세정방법, 그리고 반도체소자의 제조방법
TWI553156B (zh) 液體蝕刻劑組成物，以及在ｄｒａｍ之電容器製程中使用上述液體蝕刻劑組成物之蝕刻製程
JP5839858B2 (ja) エッチング方法、半導体基板製品の製造方法、及びこれらに用いられるシリコンエッチング液
TW202132541A (zh) 蝕刻液、蝕刻液之製造方法、被處理物之處理方法，及含有釕的配線之製造方法
JP5674832B2 (ja) キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液
KR20130086564A (ko) 커패시터 형성방법
KR20220081149A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법
KR20230122597A (ko) 실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법
US20230295499A1 (en) Silicon etching liquid, and method for producing silicon device and method for processing silicon substrate, each using said etching liquid

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right