KR20230122597A - 실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법 - Google Patents

실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법 Download PDF

Info

Publication number
KR20230122597A
KR20230122597A KR1020237020509A KR20237020509A KR20230122597A KR 20230122597 A KR20230122597 A KR 20230122597A KR 1020237020509 A KR1020237020509 A KR 1020237020509A KR 20237020509 A KR20237020509 A KR 20237020509A KR 20230122597 A KR20230122597 A KR 20230122597A
Authority
KR
South Korea
Prior art keywords
silicon
group
carbon atoms
quaternary ammonium
formula
Prior art date
Application number
KR1020237020509A
Other languages
English (en)
Inventor
요시키 세이케
마나미 오시오
세이지 도노
Original Assignee
가부시끼가이샤 도꾸야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도꾸야마 filed Critical 가부시끼가이샤 도꾸야마
Publication of KR20230122597A publication Critical patent/KR20230122597A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

[과제] 알칼리 농도를 저농도측에서 실리콘 표면을 평활하게 에칭하는 것이 가능해지는 실리콘 에칭액을 제공한다.
[해결 수단] 하기 식 (1)
R11R12R13R14N＋·OH- (1)
(식 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 4 의 알킬기이고, 당해 알킬기, 아릴기, 또는 벤질기는, 하이드록시기를 갖고 있어도 된다.) 로 나타내는 수산화 제 4 급 암모늄,
하기 식 (2)
R21R22R23R24N＋·X- (2)
(식 중, R21, R22, R23 및 R24 는, 1 개는 치환기를 갖고 있어도 되는 탄소수 16 이하의 알킬기이고, 나머지 3 개는 탄소수 1 또는 2 의 알킬기이며, 당해 탄소수 16 이하의 알킬기 및 탄소수 1 또는 2 의 알킬기는 하이드록시기를 갖고 있어도 된다. X 는, BF4, 불소 원자, 염소 원자, 및 브롬 원자로 이루어지는 군에서 선택되는 적어도 1 개이다.) 로 나타내며, 또한 탄소의 총수가 11 ∼ 20 개인 제 4 급 암모늄염,
탄소수 2 ∼ 12 로서, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물, 및 물을 함유하고, 상기 식 (2) 로 나타내는 제 4 급 암모늄염의 농도가 1.5 ∼ 50 질량％ 인, 실리콘 에칭액.

Description

실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법
본 발명은 각종 실리콘 디바이스를 제조할 때의 표면 가공, 에칭 공정에서 사용되는 실리콘 에칭액에 관한 것이다. 또, 본 발명은 그 에칭액을 사용한 기판 처리 방법에 관한 것이다. 또한, 기판에는, 반도체 웨이퍼, 또는 실리콘 기판 등이 포함된다. 또, 본 발명은 그 에칭액을 사용한 실리콘 디바이스의 제조 방법에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 실리콘 에칭이 여러 공정에 사용되고 있다. 최근, 메모리 셀의 적층화나, 로직 디바이스의 제조가 3 차원화하는 가운데 실리콘을 사용한 가공 프로세스가 다용되고 있고, 그 때에 사용되는 실리콘 에칭은 디바이스의 치밀화에 의해서, 에칭 후의 평활성, 에칭 정밀도, 타재료와의 에칭 선택성 등에 대한 요구가 엄격해지고 있다. 또, 그 밖에 웨이퍼의 박막화 등의 프로세스에도 응용되고 있다. 이와 같은 각종 실리콘 디바이스에는 용도에 따라서 고집적화, 미세화, 고감도화, 고기능화가 요구되고 있고, 이들 요구를 만족시키기 위해서, 이들 실리콘 디바이스의 제조에 있어서 미세 가공 기술로서 실리콘 에칭이 중요시되고 있다.
여기에서, 실리콘 에칭에는 불산-질산 수용액에 의한 에칭과, 알칼리를 사용한 에칭이 있다. 전자의 불산-질산 수용액에 의한 에칭은, 실리콘의 결정 방위에 관계 없이 등방적으로 에칭할 수 있어, 단결정 실리콘, 폴리실리콘, 아모르퍼스 실리콘에 대해서 균일하게 에칭하는 것이 가능하지만, 불산-질산 수용액은 실리콘을 산화시켜, 실리콘 산화막으로서 에칭하고 있는 점에서, 실리콘 산화막과의 선택비는 없기 때문에, 마스크 재료 및 패턴 구조의 일부로서 실리콘 산화막을 잔류시키는 반도체 제조 프로세스 등에 사용할 수 없었다.
다음으로, 알칼리에 의한 실리콘 에칭의 경우, 불산-질산 수용액에 의한 에칭과는 달리, 결정 이방성을 나타낸다. 결정 이방성이란, 실리콘의 결정 방위에 의해서 에칭 속도의 차가 발생되는 성질 (에칭의 이방성) 을 말한다. 이 성질을 이용하여, 단결정 실리콘에 대해서 복잡한 3 차원 구조를 갖는 실리콘 디바이스의 가공, 및 실리콘면의 평활한 에칭에 알칼리 에칭이 사용되고 있다. 또, 알칼리는 실리콘 질화막에 대한 실리콘의 에칭 선택성이 높을 뿐만 아니라, 실리콘 산화막에 대한 실리콘의 에칭 선택성도 높다는 특징을 갖는 점에서, 실리콘 질화막, 및 실리콘 산화막을 잔류시키는 반도체 제조 프로세스에도 사용할 수 있다. 여기에서, 실리콘의 에칭 선택성이 높다는 것은, 특정한 부재에 대해서 특히 높은 실리콘의 에칭성을 나타내는 성질을 말한다. 예를 들어 단결정 실리콘, 또는 폴리실리콘, 또는 아모르퍼스 실리콘의 실리콘막과 다른 막 (예를 들어 실리콘 산화막) 을 갖는 기판을 에칭할 때에, 실리콘막만을 에칭하고, 실리콘 산화막이 에칭되지 않을 경우에는, 실리콘 산화막에 대한 실리콘의 에칭 선택성이 높다고 되어 있다. 알칼리성의 에칭액은, 실리콘 산화막 및 실리콘 질화막에 대한 실리콘의 에칭 선택성이 높아, 실리콘막을 선택적으로 에칭한다.
상기 알칼리성의 에칭액으로는, KOH, 하이드라진, 테트라메틸암모늄하이드로옥사이드 (이하, TMAH 라고도 한다.) 등이 일반적인 알칼리 약품의 수용액이 사용 가능하다 (특허문헌 1 및 2 참조). 특히 독성이 낮고 취급이 용이한 KOH, TMAH 가 단독으로 바람직하게 사용되고 있다. 이 중에서도 금속 불순물의 혼입, 및 실리콘 산화막과의 에칭 선택성을 고려했을 경우, 추가로 TMAH 가 바람직하게 사용되고 있다.
이들 알칼리계 에칭액은 이와 같은 장점을 갖는 반면, 실리콘의 111 면의 에칭 속도가 낮아, 때때로, 111 면으로 둘러싸인 피라미드 형상의 힐록 등이 발생하여, 실리콘 에칭시의 평활성의 저감, 또는 에칭 잔여물이 발생된다는 과제가 있었다. 알칼리 농도를 높임으로써 상기 과제를 해결하는 것이 가능하지만, 비용, 안전성, 폐액 처리의 용이성을 고려하면, 실리콘 에칭액 중의 알칼리 농도를 저감시키는 것이 바람직하다. 그러나, 알칼리 농도를 저농도측으로 하면 111 면으로 둘러싸인 피라미드 형상의 힐록이 발생되기 쉬워지기 때문에, 에칭 후의 평활성이 저하되어, 에칭된 표면에 거칠음이 발생되기 쉽다. 그래서, 알칼리 농도가 저농도측에 있어서도 실리콘 표면에 힐록의 발생을 억제한 처리를 할 수 있으며, 또한 실리콘 산화막과의 에칭 선택비가 높은 실리콘 에칭액이 요망되고 있다. 여기에서, 실리콘 산화막과의 에칭 선택비란, 실리콘의 에칭 속도를 실리콘 산화막의 에칭 속도로 나눈 값을 나타낸다.
알칼리를 사용한 실리콘 에칭에 관해서, 특허문헌 1 에는, 수산화알칼리, 물 및 폴리알킬렌옥사이드알킬에테르를 포함하는, 태양 전지용 실리콘 기판의 에칭액이 개시되어 있다. 특허문헌 2 에는, 알칼리 화합물, 유기 용제, 계면 활성제 및 물을 함유하는 태양 전지용 실리콘 기판의 에칭액이 개시되어 있다. 특허문헌 2 에서는 알칼리 화합물의 일례로서, TMAH 가 예시되고, 유기 용제로서 폴리알킬렌옥사이드알킬에테르가 예시되어 있지만, 실제로 사용되고 있는 알칼리 화합물은, 수산화나트륨, 수산화칼륨이다. 특허문헌 3 에는, 실리콘 및 실리콘-게르마늄을 포함하는 마이크로 전자 디바이스로부터 실리콘-게르마늄에 대해서 실리콘을 선택적으로 제거하는 데 적합한 에칭액으로서, 물, 수산화 제 4 급 알킬암모늄, 물 혼화성 용매를 함유하는 실리콘 에칭액이 개시되고, 물 혼화성 용매로는 에틸렌글리콜, 트리프로필렌글리콜메틸에테르 등이 기재되어 있다.
비특허문헌 1 에는, 실리콘 표면을 전압 인가에 의해서 산화시키고, 그 산화막을 KOH 수용액으로 용해시킴으로써 등방적으로 실리콘을 에칭할 수 있는 방법이 기재되어 있다.
일본 공개특허공보 2010-141139호 일본 공개특허공보 2012-227304호 일본 공개특허공보 2019-050364호 (US2019/0085240) 일본 공개특허공보 2012-199521호 (US2014/001145) 일본 공개특허공보 2013-135081호 일본 공개특허공보 2016-127293호 (US2016/186058) WO2017/169834호 (US2019/025702)
덴소 테크니컬 리뷰, 야마시타 외, 2001년, Vol.6, No.2, p.94-99
그런데, 특허문헌 1, 특허문헌 2 의 에칭액에서는, 알칼리 화합물로서 NaOH, KOH 가 사용되고 있다. 상기한 바와 같이, 알칼리에 의한 에칭은, 불산-질산 수용액과 비교하여 실리콘 산화막과의 선택성은 높지만, 알칼리 금속 수산화물은 수산화 제 4 급 암모늄과 비교하면, 실리콘 산화막의 에칭 속도가 높다. 이 때문에, 마스크 재료 및 패턴 구조의 일부로서 잔류시켜야 할 실리콘 산화막도 에칭되어 버려, 실리콘막만을 선택적으로 에칭할 수는 없다. 또한, 이들 에칭액은 결정 이방성을 높이고, 표면을 거칠게 하는 것을 목적으로 하고 있기 때문에, 실리콘막을 평활하게 에칭할 수 없다. 특허문헌 3 에 기재된 에칭액은 실리콘-게르마늄에 대해서 실리콘을 선택적으로 제거할 수 있는 약액으로서, 평활하게 실리콘을 에칭하는 것에 대한 기재는 없고, 기재되어 있는 등방성의 지표인 실리콘의 (100) 면과 (111) 면의 에칭 속도비 (100/111) 는 충분한 값은 아니다. 다음으로, 비특허문헌 1 은 등방적으로 실리콘을 에칭할 수 있지만, 실리콘을 직접 용해시키고 있는 것은 아니고, 전압 인가에 의해서 산화된 산화막을 KOH 수용액으로 에칭함으로써 실리콘을 용해시키고 있기 때문에, 실리콘과 실리콘 산화막의 에칭 선택비가 없다.
따라서, 본 발명은 알칼리 농도가 저농도측이어도, 실리콘 표면에 힐록의 발생을 억제한 처리를 할 수 있으며, 또한, 실리콘 산화막과의 선택비가 높은 실리콘 에칭액을 제공하는 것을 목적으로 한다.
본 발명자들은 예의 노력 끝에, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과, 식 (2) 로 나타내는 제 4 급 암모늄염과, 탄소수 2 ∼ 12 의, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물, 및 물을 함유하는 실리콘 에칭액을 사용함으로써, 상기한 과제를 해결할 수 있는 것을 알아내었다. 즉, 본 발명은 아래의 실리콘 에칭액 및 그 사용 방법을 제공한다.
[1] 하기 식 (1)
R11R12R13R14N＋·OH- (1)
(식 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 4 의 알킬기이고, 당해 알킬기, 아릴기, 또는 벤질기는, 하이드록시기를 갖고 있어도 된다.)
로 나타내는 수산화 제 4 급 암모늄,
하기 식 (2)
R21R22R23R24N＋·X- (2)
(식 중, R21, R22, R23 및 R24 는, 1 개는 치환기를 갖고 있어도 되는 탄소수 16 이하의 알킬기이고, 나머지 3 개는 탄소수 1 또는 2 의 알킬기이며, 당해 탄소수 16 이하의 알킬기 및 탄소수 1 또는 2 의 알킬기는 하이드록시기를 갖고 있어도 된다. X 는, BF4, 불소 원자, 염소 원자, 및 브롬 원자로 이루어지는 군에서 선택되는 적어도 1 개이다.)
로 나타내며, 또한 탄소의 총수가 11 ∼ 20 개인 제 4 급 암모늄염,
탄소수 2 ∼ 12 로서, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물, 및 물을 함유하고, 상기 식 (2) 로 나타내는 제 4 급 암모늄염의 농도가 1.5 ∼ 50 질량％ 인, 실리콘 에칭액.
[2] 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 0.05 ∼ 1.1 몰/L,
탄소수 2 ∼ 12 의, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물의 농도가 10 ∼ 80 질량％ 인, [1] 에 기재된 실리콘 에칭액.
[3] 하기 식 (1')
R11R12R13R14N＋ (1')
(식 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 4 의 알킬기이고, 당해 알킬기, 아릴기, 또는 벤질기는, 하이드록시기를 갖고 있어도 된다.)
로 나타내는 제 4 급 암모늄 카티온과,
하기 식 (2')
R21R22R23R24N＋ (2')
(식 중, R21, R22, R23 및 R24 는, 1 개는 치환기를 갖고 있어도 되는 탄소수 16 이하의 알킬기이고, 나머지 3 개는 탄소수 1 또는 2 의 알킬기이며, 당해 탄소수 16 이하의 알킬기 및 탄소수 1 또는 2 의 알킬기는 하이드록시기를 갖고 있어도 된다.)
로 나타내며, 또한 탄소의 총수가 11 ∼ 20 개인 제 4 급 암모늄 카티온과,
OH- 와,
BF4 -, F-, Cl-, 및 Br- 로 이루어지는 군에서 선택되는 적어도 1 개의 아니온과,
탄소수 2 ∼ 12 로서, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물과,
물을 함유하고,
상기 식 (2') 로 나타내는 제 4 급 암모늄 카티온의 함유량이 0.05 ∼ 1.31 몰/L 이며, 또한 알칼리성인 실리콘 에칭액.
[4] 식 (1') 로 나타내는 제 4 급 암모늄 카티온의 농도가 0.05 ∼ 1.1 몰/L,
OH- 의 농도가 0.05 ∼ 1.1 몰/L,
BF4 -, F-, Cl-, Br- 에서 선택되는 적어도 1 개의 아니온의 농도가 0.05 ∼ 1.31 몰/L,
탄소수 2 ∼ 12 의, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물의 농도가 10 ∼ 80 질량％ 인, [3] 에 기재된 실리콘 에칭액.
[5] [1] ∼ [4] 중 어느 하나에 기재된 실리콘 에칭액을 사용하여 실리콘 웨이퍼를 에칭하거나, 또는, 실리콘 단결정막, 폴리실리콘막 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 종을 포함하는 기판을 에칭하는, 실리콘 웨이퍼 및/또는 기판의 처리 방법.
[6] 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 종을 에칭하는 공정을 포함하는 실리콘 디바이스의 제조 방법에 있어서, 그 에칭을 [1] ∼ [4] 중 어느 하나에 기재된 실리콘 에칭액을 사용하여 행하는 실리콘 디바이스의 제조 방법.
본 발명의 실리콘 에칭액은, 수산화 제 4 급 암모늄 농도가 저농도측이어도, 실리콘 웨이퍼, 단결정 실리콘막, 폴리실리콘막, 아모르퍼스 실리콘막의 표면을 평활하게 에칭할 수 있으며, 또한, 실리콘 산화막과의 선택비가 높은 실리콘 에칭 처리가 가능해진다.
특히, 실리콘 웨이퍼의 에칭 처리에 있어서, 111 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제하여 실리콘 표면의 거칠음이 없다. 또, 수산화 제 4 급 암모늄 농도가 저농도측에서 처리할 수 있는 점에서, 독성, 및, 폐액 처리의 비용도 저감할 수 있다. 따라서, 본 발명의 실리콘 에칭액은, 실리콘 표면을 평활하게 에칭하기 위한 실리콘 에칭액으로서 특히 유용하다.
(제 1 실시형태에 관련된 실리콘 에칭액)
본 발명의 제 1 실시형태에 관련된 실리콘 에칭액은, 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 식 (2) 로 나타내는 제 4 급 암모늄염, 탄소수 2 ∼ 12 의, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물, 및 물을 함유한다.
R11R12R13R14N＋·OH- (1)
R21R22R23R24N＋·X- (2)
상기 식 (1) 로 나타내는 수산화 제 4 급 암모늄에 있어서, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 4 의 알킬기이고, 당해 알킬기, 아릴기, 또는 벤질기는, 하이드록시기를 갖고 있어도 된다.
R11, R12, R13 및 R14 에 있어서의 알킬기는 탄소수 1 ∼ 4 이고, 탄소수 1 또는 2 의 알킬기가 바람직하다. 아릴기로는 탄소수 6 ∼ 10 의 아릴기가 바람직하다.
R11, R12, R13 및 R14 로서 바람직한 것을 예시하면, 메틸기, 에틸기, n-프로필기, i-프로필기, n-부틸기, i-부틸기, sec-부틸기, tert-부틸기 등의 무치환의 탄소수 1 ∼ 4 의 알킬기 ; 하이드록시메틸기, 하이드록시에틸기, 하이드록시-n-프로필기, 하이드록시-i-프로필기, 하이드록시-n-부틸기, 하이드록시-i-부틸기, 하이드록시-sec-부틸기, 하이드록시-tert-부틸기 등의 하이드록시기로 치환된 탄소수 1 ∼ 4 의 알킬기 ; 페닐기 ; 벤질기를 들 수 있다.
R11, R12, R13 및 R14 중의 탄소수의 합계는 용해도의 관점에서 20 이하가 바람직하고, 16 이하가 보다 바람직하며, 8 이하가 특히 바람직하다. 또 R11, R12, R13 및 R14 는, 탄소수 1 ∼ 4 의 알킬기, 또는 하이드록시기가 치환된 탄소수 1 ∼ 4 의 알킬기인 것이 바람직하고, 적어도 3 개가 동일한 알킬기인 것이 바람직하다. 탄소수 1 ∼ 4 의 알킬기는 메틸, 에틸, 프로필, 부틸기 또는 이소부틸기가 바람직하고, 하이드록시기가 치환된 탄소수 1 ∼ 4 의 알킬기는 하이드록시에틸기가 바람직하고, 적어도 3 개가 동일한 알킬기로는 메틸기, 에틸기, 부틸기가 바람직하다.
식 (1) 로 나타내는 수산화 제 4 급 암모늄으로는, 테트라메틸암모늄하이드로옥사이드 (TMAH), 테트라에틸암모늄하이드로옥사이드 (TEAH), 에틸트리메틸암모늄하이드로옥사이드 (ETMAH), 테트라프로필암모늄하이드로옥사이드 (TPAH), 테트라부틸암모늄하이드로옥사이드 (TBAH), 트리메틸-2-하이드록시에틸암모늄하이드로옥사이드 (수산화콜린), 디메틸비스(2-하이드록시에틸)암모늄하이드로옥사이드, 또는 메틸트리스(2-하이드록시에틸)암모늄하이드로옥사이드 등을 들 수 있다. 그 중에서도, 종래의 수산화 제 4 급 암모늄 수용액으로 이루어지는 실리콘 에칭액에서 사용되고 있는 TMAH, 수산화콜린, TEAH, ETMAH, TPAH, 또는, TBAH 를 바람직하게 사용할 수 있다. 특히, 실리콘의 에칭 속도가 높다는 이유에서 TMAH, ETMAH, TEAH, TPAH 를 사용하는 것이 가장 바람직하다. 식 (1) 로 나타내는 수산화 제 4 급 암모늄은, 1 종류를 단독으로 사용해도 되고, 종류가 상이한 것을 복수 혼합하여 사용해도 된다.
또, 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도도 종래의 실리콘 에칭액과 특별히 다른 점은 없고, 0.05 ∼ 1.1 몰/L 의 범위이면, 용해성이 높고 균일한 에칭액이 얻어지고, 우수한 에칭 효과가 얻어져, 바람직하다. 또한, 수산화 제 4 급 암모늄의 농도는, 0.05 ∼ 0.6 몰/L 의 범위인 것이 보다 바람직하다. 본 발명의 에칭액에서는, 수산화 제 4 급 암모늄의 농도가 낮은 영역이어도, 평활하고 선택성이 높은 에칭이 가능해진다.
본 발명의 실리콘 에칭액은, 상기 식 (2) 로 나타내는 제 4 급 암모늄염을 추가로 포함한다. 식 (2) 로 나타내는 제 4 급 암모늄염을 포함함으로써, 실리콘 표면에 대한 (111) 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 보다 억제하여, 보다 더 실리콘 표면에 거칠음이 없이, 평활하게 에칭할 수 있다. 따라서, 다가 하이드록시 화합물의 농도가 낮아도 실리콘 표면에 대한 (111) 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제하여, 실리콘 표면에 거칠음이 없이, 평활하게 에칭하는 것이 가능해진다.
식 (2) 로 나타내는 제 4 급 암모늄염에 있어서, R21, R22, R23 및 R24 중 1 개는 치환기를 갖고 있어도 되는 탄소수 16 이하의 알킬기이고, 나머지 3 개는 탄소수 1 또는 2 의 알킬기이며, 3 개의 알킬기는 동일한 기여도 되고, 상이한 기여도 된다. 식 (2) 로 나타내는 제 4 급 암모늄염의 분자 중의 탄소의 총수가 11 ∼ 20 개이다. X 는, BF4, 불소 원자, 염소 원자, 및 브롬 원자로 이루어지는 군에서 선택되는 적어도 1 개이다.
탄소수 16 이하의 1 개의 알킬기는, 치환기로서 하이드록시기를 갖고 있어도 된다. 탄소수 1 또는 2 의 알킬기는, 치환기로서 하이드록시기를 갖고 있어도 된다.
탄소수 16 이하의 알킬기로는, 헥실기, 옥틸기, 데실기, 도데실기, 테트라데실기, 헥사데실기 등의 무치환의 탄소수 16 이하의 알킬기 ; 하이드록시헥실기, 하이드록시옥틸기, 하이드록시데실기, 하이드록시도데실기, 하이드록시테트라데실기, 하이드록시헥사데실 등의 하이드록시기로 치환된 탄소수 16 이하의 알킬기 등을 들 수 있다. 이 중에서도 탄소수의 하한이 5 이상인 알킬기가 바람직하고, 탄소수가 8 이상인 알킬기가 보다 바람직하며, 탄소수 10 이상인 알킬기가 특히 바람직하다. 또 상한은 탄소수 12 이하가 보다 바람직하다. 식 (2) 로 나타내는 제 4 급 암모늄염은, R21, R22, R23 및 R24 중 1 개로서, 상기한 비교적 탄소수가 많은 알킬기를 포함한다.
R21, R22, R23 및 R24 중 3 개는, 하이드록시기를 갖고 있어도 되는 탄소수 1 또는 2 의 알킬기이고, 구체적으로는 메틸기, 에틸기, 하이드록시메틸기, 하이드록시에틸기를 들 수 있다. 이 중에서도 탄소수 1 또는 2 의 알킬기가 바람직하고, 메틸기인 것이 보다 바람직하다. 3 개의 알킬기는 동일한 기여도 되고, 상이한 기여도 되며, 모두가 메틸기인 것이 보다 바람직하다.
식 (2) 로 나타내는 제 4 급 암모늄염의 분자 중의 탄소의 총수는, 11 ∼ 20 개이고, 추가로 물에 대한 용해성 및 실리콘 표면을 평활하게 에칭할 수 있는 것의 관점에서, 11 ∼ 15 개인 것이 보다 바람직하다.
X 는, BF4, 불소 원자, 염소 원자, 또는 브롬 원자이고, 염소 원자, 또는 브롬 원자인 것이 바람직하며, 브롬 원자인 것이 더욱 바람직하다.
본 발명에 있어서 특히 바람직하게 사용되는 식 (2) 로 나타내는 제 4 급 암모늄염을 구체적으로 나타내면, 펜틸트리에틸암모늄염, 헥실트리에틸암모늄염, 옥틸트리메틸암모늄염, 데실트리메틸암모늄염, 도데실트리메틸암모늄염, 테트라데실트리메틸암모늄염을 바람직한 것으로서 들 수 있다. 그 중에서도, 옥틸트리메틸암모늄염, 데실트리메틸암모늄염, 도데실트리메틸암모늄염을 바람직하게 사용할 수 있다. 식 (2) 로 나타내는 제 4 급 암모늄염은, 1 종류를 단독으로 사용해도 되고, 종류가 상이한 것을 복수 혼합하여 사용해도 된다. 따라서, X 는 2 종 이상이어도 된다. 예를 들어, 동일한 제 4 급 암모늄 카티온에 대해서, 카운터 아니온으로서 2 종 이상의 X- 를 포함하는 제 4 급 암모늄염의 혼합물을 사용해도 된다.
식 (2) 로 나타내는 제 4 급 암모늄염의 농도는, 1.5 ∼ 50 질량％ 이고, 1.5 ∼ 25 질량％ 인 것이 바람직하다. 추가로 상한은 10 질량％ 이하여도 된다. 식 (2) 로 나타내는 제 4 급 암모늄염의 농도를 이 범위로 함으로써, 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 낮은 경우여도, 실리콘 표면에 거칠음이 없이, 평활하게 에칭하는 것이 가능하고, 구체적으로는, 실리콘의 (100) 면의 면 거칠음이 작아지고, (111) 면으로 둘러싸인 피라미드 형상의 힐록을 억제함으로써, 평활한 에칭이 가능해진다.
본 발명의 실리콘 에칭액은, 식 (1) 로 나타내는 수산화 제 4 급 암모늄 및 식 (2) 로 나타내는 제 4 급 암모늄염에 더하여, 탄소수 2 ∼ 12 로서, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물 (이하, 간단히 다가 하이드록시 화합물이라고도 한다.) 을 포함하는 것을 특징으로 한다. 다가 하이드록시 화합물을 포함으로써, 실리콘 표면에 대한 (111) 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제하여, 실리콘 표면에 거칠음이 없이, 실리콘 표면을 평활하게 에칭할 수 있다.
다가 하이드록시 화합물에 있어서, 탄소수는 2 ∼ 12 로서, 탄소수 2 ∼ 6 인 것이 바람직하다.
다가 하이드록시 화합물의 분자 중의 탄소 원자의 수에 대한 수산기의 수의 비 (OH/C) 는, 하이드록시기와 물의 수소 결합에 의한 수화 (水和) 가 진행되어, 반응에 기여하는 자유로운 물 분자가 감소하는 점에서, 실리콘을 평활하게 에칭할 수 있다는 관점에서, 0.3 이상 1.0 이하인 것이 바람직하고, 0.4 이상 1.0 이하인 것이 보다 바람직하며, 0.5 이상 1.0 이하인 것이 더욱 바람직하다.
본 발명에 있어서 바람직하게 사용되는 다가 하이드록시 화합물을 구체적으로 나타내면, 에틸렌글리콜, 프로필렌글리콜, 1,3-프로판디올, 1,2-부탄디올, 1,3-부탄디올, 1,4-부탄디올, 1,5-펜탄디올, 1,2-헥산디올, 1,6-헥산디올, 헥실렌글리콜, 시클로헥산디올, 피나콜, 글리세린, 트리메틸올프로판, 에리트리톨, 펜타에리트리톨, 디펜타에리트리톨, 자일리톨, 둘시톨, 만니톨, 디글리세린을 들 수 있다. 그 중에서도 에틸렌글리콜, 프로필렌글리콜, 1,3-프로판디올, 1,2-부탄디올, 1,3-부탄디올, 1,4-부탄디올, 글리세린, 트리메틸올프로판, 에리트리톨, 펜타에리트리톨, 디펜타에리트리톨, 자일리톨, 둘시톨, 만니톨, 디글리세린이 바람직하고, 특히 에틸렌글리콜, 글리세린, 자일리톨, 디글리세린이 보다 바람직하다.
다가 하이드록시 화합물은 고농도일수록 실리콘 표면의 (111) 면으로 둘러싸인 피라미드 형상의 힐록 발생을 보다 억제하여, 보다 더 실리콘 표면에 거칠음이 없이, 평활하게 에칭할 수 있다. 다가 하이드록시 화합물의 농도는, 에칭액 전체의 질량을 기준으로 하여, 10 질량％ 이상, 80 질량％ 이하인 것이 바람직하고, 20 질량％ 이상, 80 질량％ 이하인 것이 보다 바람직하며, 20 질량％ 이상, 60 질량％ 이하가 특히 바람직하다.
다가 하이드록시 화합물은, 1 종류를 단독으로 사용해도 되고, 종류가 상이한 것을 복수 혼합하여 사용해도 된다.
본 발명의 실리콘 에칭액에는, 본 발명의 목적을 저해하지 않는 범위에서, 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 식 (2) 로 나타내는 제 4 급 암모늄염, 다가 하이드록시 화합물 및 물 이외에도, 계면 활성제 등이 첨가되어 있어도 된다. 그러나, 실리콘 에칭액은, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과, 식 (2) 로 나타내는 제 4 급 암모늄염과, 다가 하이드록시 화합물과 물로 실질적으로 이루어지고, 계면 활성제 등의 이것들 이외의 다른 성분의 함유량은, 1 질량％ 이하로 하는 것이 바람직하고, 함유되어 있지 않은 것이 보다 바람직하다. 즉, 실리콘 에칭액의, 식 (1) 로 나타내는 수산화 제 4 급 암모늄, 식 (2) 로 나타내는 제 4 급 암모늄염과 다가 하이드록시 화합물 이외의 잔부의 전체량이 물, 특히 금속 불순물을 저감시킨 초순수인 것이 바람직하다. 원료로서 사용하는 물에 포함되는 불순물의 많고 적음은 전기 저항률로 평가할 수 있고, 구체적으로는, 사용하는 물의 전기 저항률이 0.1 MΩ·㎝ 이상인 것이 바람직하고, 15 MΩ·㎝ 이상의 물이 더욱 바람직하며, 18 MΩ·㎝ 이상이 특히 바람직하다. 이와 같이 불순물이 적은 물은, 반도체 제조용의 초순수로서 용이하게 제조·입수할 수 있다. 또한, 초순수이면, 전기 저항률에 영향을 주지 않는 (기여가 적은) 불순물도 현저하게 적고, 적성이 높다.
상기 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 저농도측인 경우여도, 식 (2) 로 나타내는 제 4 급 암모늄염 및 다가 하이드록시 화합물의 첨가에 의해서 실리콘 에칭 후의 실리콘 표면 상의 111 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제할 수 있는 메커니즘은 그다지 명확하지 않다. 그러나, 본 발명자들은 아래와 같이 고찰하였다. 알칼리에 의한 실리콘 에칭은 에칭액 중의 물이 반응에 지나치게 기여함으로써 표면이 거칠어지기 쉬워진다고 생각되었다. 통상 알칼리 농도를 증대시키고, 물의 농도를 저감시킴으로써, 111 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제할 수 있는 것이 명확해져 있다. 다가 하이드록시 화합물의 첨가에 의해서, 수소 결합에 의한 수화가 진행되고, 반응에 자유롭게 기여할 수 있는 물 분자가 감소함으로써, 상기 식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 저농도측인 경우여도, 111 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제할 수 있다고 생각하고 있다. 또, 다가 하이드록시 화합물의 분자 중의 탄소 원자의 수에 대한 수산기의 수의 비 (OH/C) 가 높으면, 단위 질량당 하이드록시기와 물의 수화량이 많아져, 효율적으로 (111) 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제할 수 있다고 생각하였다.
실리콘 표면의 평활성을 높이려면 실리콘의 (100) 면과 (111) 면의 에칭 속도비 (100/111) 를 1 에 근접시키는 것이 중요하고, 1.9 이하, 더욱 바람직하게는 1.8 이하로 함으로써 평활성을 향상시킬 수 있다.
제 1 실시형태에서는, R11R12R13R14N＋·OH- 로 나타나는 수산화 제 4 급 암모늄을 사용하고, R21R22R23R24N＋·X- 로 나타나는 제 4 급 암모늄염을 사용하고 있다. 이 때문에, 암모늄 카티온 (R11R12R13R14N＋) 과 OH- 는 동일한 원료에서 유래하고, 또 암모늄 카티온 (R21R22R23R24N＋) 과 X- 는 동일한 원료에서 유래하며, 다른 이온성 성분은 실질적으로 함유하지 않기 때문에, 암모늄 카티온 (R11R12R13R14N＋) 과 OH- 는 동일한 농도이고, 또 암모늄 카티온 (R21R22R23R24N＋) 과 X- 는 동일한 농도가 된다. 본 발명의 실리콘 에칭액의 식 (1) 로 나타내는 수산화 제 4 급 암모늄과, 식 (2) 로 나타내는 제 4 급 암모늄염의 조성은, 액 중의 이온 성분 및 그 농도를 분석 정량하여, 식 (1) 로 나타내는 수산화 제 4 급 암모늄 및 식 (2) 로 나타내는 제 4 급 암모늄염으로 환산함으로써 확인할 수 있다. 제 4 급 암모늄 카티온은 액체 크로마토그래피 또는 이온 크로마토그래피, OH- 이온은 중화 적정, X- 이온은 이온 크로마토그래피로 측정할 수 있다.
상기와 같은 성분을 함유하는 실리콘 에칭액은 알칼리성이다. 보다 높은 에칭 속도를 얻기 위해서는 pH 가 높은 것이 바람직하고, 구체적으로는 pH 가 10.0 이상인 것이 바람직하며, pH 가 11.0 이상인 것이 더욱 바람직하다. 상한은 14.0 이하가 일반적이다. 또한, 이 pH 는, 유리 전극법에 의해서 25 ℃ 에서 측정한 값을 가리킨다.
본 발명의 실리콘 에칭액은, 배합되는 모든 성분이 용해된 균일 용액이다. 또한, 에칭시의 오염을 방지한다는 의미에서, 200 ㎚ 이상의 파티클이 100 개/mL 이하인 것이 바람직하고, 50 개/mL 이하인 것이 보다 바람직하다.
오염 방지라는 관점에서는, 금속 불순물도 가능한 한 적은 것이 바람직하고, 구체적으로는, Ag, Al, Ba, Ca, Cd, Cr, Cu, Fe, K, Li, Mg, Mn, Na, Ni, Pb, Zn 이 모두 1 ppb 이하인 것이 바람직하다.
(제 1 실시형태에 관련된 실리콘 에칭액의 제조 방법)
본 발명의 제 1 실시형태에 관련된 실리콘 에칭액의 제조 방법은 특별히 제한되지 않는다. 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2) 로 나타내는 제 4 급 암모늄염과 다가 하이드록시 화합물을 소정 농도가 되도록 물과 혼합, 용해시키면 된다. 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 다가 하이드록시 화합물은 그대로 사용해도 되고, 각각을 수용액으로서 사용해도 된다. 식 (2) 로 나타내는 제 4 급 암모늄염을 그대로 사용해도 되고, 수용액으로서 사용해도 된다. 나아가서는, 식 (2) 로 나타내는 제 4 급 암모늄염 대신에, 하기 식 (2-1)
R21R22R23R24N＋·OH- (2-1)
(식 중, R21, R22, R23 및 R24 는, 식 (2) 에 있어서의 것과 동일한 의미이다.) 로 나타내는 제 4 급 암모늄수산화물을 사용하여, 식 (1) 로 나타내는 수산화 제 4 급 암모늄과 식 (2-1) 로 나타내는 제 4 급 암모늄수산화물을 함유하는 수용액으로 한 후에, 그 수용액에 HX (X 는 식 (2) 에 있어서의 것과 동일한 의미이다.) 로 나타내는 산을 적당량 첨가함으로써도 제조할 수 있다.
(제 2 실시형태에 관련된 실리콘 에칭액)
수산화 제 4 급 암모늄 및 제 4 급 암모늄염은, 에칭액 중에서는 해리되기 때문에, 제 1 실시형태에 있어서 원료로서 아니온을 바꿔 넣은 R11R12R13R14N＋·X- 및 R21R22R23R24N＋·OH- 를 사용해도 결과적으로 동일 조성의 실리콘 에칭액을 얻는 것은 가능하다.
본 발명의 제 2 실시형태에 관련된 실리콘 에칭액은, 식 (1') 로 나타내는 제 4 급 암모늄 카티온과, 식 (2') 로 나타내는 제 4 급 암모늄 카티온과, OH- 와, BF4 -, F-, Cl-, Br- 로 이루어지는 군에서 선택되는 적어도 1 개의 아니온과, 탄소수 2 ∼ 12 의, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물, 및 물을 함유한다.
R11R12R13R14N＋ (1')
R21R22R23R24N＋ (2')
식 (1') 중, R11, R12, R13 및 R14 는, 상기 (1) 식에 대해서 설명한 것과 동일하고, 그 바람직한 양태도 동일하다. 식 (1') 로 나타내는 제 4 급 암모늄 카티온으로는, 테트라메틸암모늄 카티온 (TMA＋), 테트라에틸암모늄 카티온 (TEA＋), 에틸트리메틸암모늄 카티온 (ETMA＋), 테트라프로필암모늄 카티온 (TPA＋), 테트라부틸암모늄 카티온 (TBA＋), 트리메틸-2-하이드록시에틸암모늄 카티온, 디메틸비스(2-하이드록시에틸)암모늄 카티온, 또는 메틸트리스(2-하이드록시에틸)암모늄 카티온 등을 들 수 있다. 그 중에서도, 종래의 수산화 제 4 급 암모늄 수용액으로 이루어지는 실리콘 에칭액에서 사용되고 있는 TMA＋, TEA＋, ETMA＋, TPA＋, TBA＋ 를 바람직하게 사용할 수 있다. 특히, 실리콘의 에칭 속도가 높다는 이유에서 TMA＋, TEA＋, ETMA＋, TPA＋ 를 사용하는 것이 가장 바람직하다. 식 (1') 로 나타내는 제 4 급 암모늄 카티온은, 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
식 (2') 중, R21, R22, R23 및 R24 는, 상기 (2) 식에 대해서 설명한 것과 동일하고, 그 바람직한 양태도 동일하다. 식 (2') 로 나타내는 제 4 급 암모늄 카티온으로는, 펜틸트리에틸암모늄 카티온, 헥실트리에틸암모늄 카티온, 옥틸트리메틸암모늄 카티온, 데실트리메틸암모늄 카티온, 도데실트리메틸암모늄 카티온, 테트라데실트리메틸암모늄 카티온염을 바람직한 것으로서 들 수 있다. 그 중에서도, 옥틸트리메틸암모늄 카티온, 데실트리메틸암모늄 카티온, 도데실트리메틸암모늄 카티온을 바람직하게 사용할 수 있다. 식 (2') 로 나타내는 제 4 급 암모늄 카티온은, 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
탄소수 2 ∼ 12 의, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물도 상기 제 1 실시형태에 관해서 설명한 것과 동일하고, 그 바람직한 양태, 배합량도 동일하다.
BF4 -, F-, Cl-, Br- 로 이루어지는 군에서 선택되는 적어도 1 개의 아니온으로는, Cl- 또는 Br- 가 바람직하고, Br- 가 더욱 바람직하다.
식 (2') 로 나타내는 제 4 급 암모늄 카티온의 함유량은, 0.05 ∼ 1.31 몰/L 인 것이 바람직하고, 0.05 ∼ 0.99 몰/L 인 것이 보다 바람직하며, 0.05 ∼ 0.50 몰/L 인 것이 특히 바람직하다. 식 (2') 로 나타내는 제 4 급 암모늄 카티온의 농도를 이 범위로 함으로써 수산화 제 4 급 암모늄의 농도가 낮은 경우여도, 실리콘 표면에 거칠음이 없이, 평활하게 에칭하는 것이 가능하고, 구체적으로는, 실리콘의 (100) 면의 면 거칠음이 작아져, (111) 면으로 둘러싸인 피라미드 형상의 힐록을 억제함으로써, 평활한 에칭이 가능해진다.
또, 식 (1') 로 나타내는 제 4 급 암모늄 카티온의 농도는 종래의 실리콘 에칭액과 특별히 다른 점은 없고, 0.05 ∼ 1.1 몰/L 의 범위이면, 용해성이 높고 균일한 에칭액이 얻어지며, 우수한 에칭 효과가 얻어져, 바람직하다. 또한, 제 4 급 암모늄의 농도는, 0.05 ∼ 0.6 몰/L 의 범위인 것이 보다 바람직하다. 본 발명의 에칭액에서는, 수산화 제 4 급 암모늄의 농도가 낮은 영역이어도, 평활하고 선택성이 높은 에칭이 가능해진다.
또, OH- 의 농도는 종래의 실리콘 에칭액과 특별히 다른 점은 없고, 0.05 ∼ 1.1 몰/L 의 범위이면, 용해성이 높고 균일한 에칭액이 얻어지고, 우수한 에칭 효과가 얻어져, 바람직하다. 또한, OH- 의 농도는, 0.05 ∼ 0.6 몰/L 의 범위인 것이 보다 바람직하다. 본 발명의 에칭액에서는, 수산화 제 4 급 암모늄의 농도가 낮은 영역이어도, 평활하고 선택성이 높은 에칭이 가능해진다.
BF4 -, F-, Cl-, Br- 로 이루어지는 군에서 선택되는 적어도 1 개의 아니온의 농도는, 바람직하게는 0.05 ∼ 1.31 몰/L, 더욱 바람직하게는 0.05 ∼ 0.99 몰/L, 특히 0.05 ∼ 0.50 몰/L 의 범위에 있다.
제 2 실시형태에 관련된 실리콘 에칭액도, 상기 제 1 실시형태에 관련된 실리콘 에칭액과 동일하게, 실리콘 에칭 후의 실리콘 표면 상의 111 면으로 둘러싸인 피라미드 형상의 힐록의 발생을 억제할 수 있다. 실리콘 표면의 평활성을 높이려면 실리콘의 (100) 면과 (111) 면의 에칭 속도비 (100/111) 를 1 에 근접시키는 것이 중요하고, 1.9 이하, 더욱 바람직하게는 1.8 이하로 함으로써 평활성을 향상시킬 수 있다. 제 2 실시형태에 관련된 실리콘 에칭액의 바람직한 pH, 파티클량, 금속 불순물량도, 상기 제 1 실시형태에 관련된 실리콘 에칭액과 동일하다.
(제 2 실시형태에 관련된 실리콘 에칭액의 제조 방법)
본 발명의 제 2 실시형태에 관련된 실리콘 에칭액의 제조 방법은 특별히 제한되지 않는다. 식 (1') 로 나타내는 제 4 급 암모늄 카티온과, 식 (2') 로 나타내는 제 4 급 암모늄 카티온과, OH- 와, BF4 -, F-, Cl-, Br- 로 이루어지는 군에서 선택되는 적어도 1 개의 아니온과, 다가 하이드록시 화합물을 소정 농도가 되도록 물과 혼합, 용해시키면 된다.
제 4 급 암모늄 카티온 및 아니온의 농도를 소정 범위로 제어하기 위해서, 하기의 제 4 급 암모늄 화합물을 준비하고, 적절한 양으로 혼합하면 된다.
R11R12R13R14N＋·OH- (1)
R11R12R13R14N＋·X- (1a)
R21R22R23R24N＋·X- (2)
R21R22R23R24N＋·OH- (2a)
상기 식 중, R11, R12, R13, R14, R21, R22, R23, R24 및 X 는, 상기와 동일하다.
본 발명의 제 2 실시형태에 관련된 실리콘 에칭액의 제조에 있어서도, 제 1 실시형태에 대해서 설명한 바와 같이, 여과나 버블링을 행해도 되고, 동일한 용기나 장치를 사용할 수 있다.
(실리콘 에칭액의 사용 형태)
본 발명의 실리콘 에칭액은, 실리콘 웨이퍼, 및/또는 실리콘 단결정막, 폴리실리콘막 및 아모르퍼스 실리콘막을 포함하는 각종 실리콘 복합 반도체 디바이스의 에칭 처리에 사용할 수 있다. 또한, 실리콘 단결정막은, 에피택셜 성장에 의해서 만들어진 것을 포함한다. 따라서, 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막, 아모르퍼스 실리콘막을 에칭하는 공정을 포함하는 실리콘 디바이스의 제조 방법에 있어서의 에칭액으로서, 본 발명의 실리콘 에칭액을 바람직하게 사용할 수 있다.
본 발명의 실리콘 에칭액을 사용한 제 1 사용 형태에 관련된 기판 처리 방법은, 기판을 수평 자세로 유지하는 기판 유지 공정과, 당해 기판의 중앙부를 통과하는, 연직의 회전축선 둘레로 상기 기판을 회전시키면서, 상기 기판의 주면에 본 발명의 실리콘 에칭액을 공급하는 처리액 공급 공정을 포함한다.
본 발명의 실리콘 에칭액을 사용한 제 2 사용 형태에 관련된 기판 처리 방법은, 복수의 기판을 직립 자세로 유지하는 기판 유지 공정과, 처리조에 저류된 본 발명의 등방성 실리콘 에칭액에 상기 기판을 직립 자세로 침지하는 공정을 포함한다.
본 발명의 바람직한 사용 형태에서는, 실리콘 에칭액은, 반도체 웨이퍼, 실리콘 웨이퍼를 에칭할 때에, 실리콘 에칭액을 공급하여, 실리콘막을 평활하게 에칭하는 공정을 포함하는 실리콘 디바이스의 제조에 사용한다.
에칭시의 실리콘 에칭액의 온도는, 원하는 에칭 속도, 에칭 후의 실리콘의 형상이나 표면 상태, 생산성 등을 고려하여 20 ∼ 95 ℃ 의 범위에서 적절히 결정하면 되지만 35 ∼ 90 ℃ 의 범위로 하는 것이 바람직하다.
실리콘의 웨트 에칭은, 피에칭물을 실리콘 에칭액에 침지하는 것만으로도 되지만, 피에칭물에 일정한 전위를 인가하는 전기 화학 에칭법을 채용할 수도 있다.
본 발명에 있어서의 에칭 처리의 대상물로는, 실리콘 단결정이나, 폴리실리콘, 아모르퍼스 실리콘을 들 수 있고, 대상물 중에 에칭 처리의 대상이 아닌 비대상물의 실리콘 산화막이나 실리콘 질화막, 실리콘-게르마늄막, 각종 금속막이 포함되어 있어도 된다. 예를 들어, 실리콘 단결정 상에 실리콘 산화막이나, 실리콘 질화막, 실리콘-게르마늄막 나아가서는 금속막을 적층하여 패턴 형상을 제작한 것이나, 나아가서는 그 위에 실리콘 단결정, 또는 폴리실리콘을 성막한 것, 실리콘이 패턴 형성된 구조체 등을 들 수 있다.
실시예
이하, 실시예에 의해서 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
실시예 1
식 (1) 로 나타내는 수산화 제 4 급 암모늄으로서 테트라메틸암모늄하이드로옥사이드 (TMAH) 를 사용하고, 식 (2) 로 나타내는 제 4 급 암모늄염으로서 도데실트리메틸암모늄브로마이드를 사용하고, 다가 하이드록시 화합물로서 에틸렌글리콜을 사용하여, 나머지가 물인 표 1 에 나타내는 조성의 실리콘 에칭액을 조제하였다. 이온 조성 (카티온 및 아니온) 을 함께 나타낸다.
＜실리콘 단결정 기판의 표면 거칠기의 평가＞
40 ℃ 로 가열한 실리콘 에칭액에 2 × 2 ㎝ 사이즈의 실리콘 단결정 기판 (100 면) 을 120 분간 침지하고, 그 온도에서의 실리콘 단결정의 에칭 속도를 측정하였다. 대상인 실리콘 단결정 기판은, 약액으로 자연 산화막을 제거한 것이다. 에칭 속도 (R100) 는, 실리콘 단결정 기판 (100 면) 의 에칭 전과 에칭 후의 실리콘 단결정 기판의 중량을 측정하고, 처리 전후의 중량차로부터 실리콘 단결정 기판의 에칭량을 환산하여, 에칭 시간으로 나눔으로써 구하였다. 동일하게 2 × 2 ㎝ 사이즈의 실리콘 단결정 기판 (111 면) 을 120 분간 침지하고, 그 온도에서의 실리콘 단결정의 에칭 속도 (R111) 를 측정하고, 실리콘 단결정 기판 (100 면) 과의 에칭 속도비 (R100/R111) 를 구하였다.
또, 약 1 ㎛ 에칭 후의 실리콘 단결정 기판 (100 면) 의 표면 상태를 전계 방출형 주사 전자 현미경 (FE-SEM) 관찰을 행하고, 하기의 기준에서 평가하였다. 결과를 표 1 에 나타낸다.
＜실리콘 단결정 기판 (100 면) 의 FE-SEM 관찰 결과＞
측정 1 : 관찰 배율 2 만배로 임의의 장소를 3 개 지점 선택하여, 가로세로 50 ㎛ 를 관찰하고, 힐록의 유무를 조사하였다.
5/관찰 시야에서 힐록이 관찰되지 않는다.
3/관찰 시야에 미미하게 미소한 힐록이 관찰된다.
0/관찰 시야에 힐록이 다수 관찰된다.
측정 2 : 관찰 배율 10 만배로 임의의 장소를 3 개 지점 선택하여, 가로세로 1 ㎛ 를 관찰하고, 돌기물을 힐록으로서, 그 수를 조사하였다.
＜실리콘 단결정과 실리콘 산화막, 및 질화실리콘막의 선택비의 평가＞
40 ℃ 로 가열한 실리콘 에칭액에 실리콘 산화막, 및 실리콘 질화막을 10 분간 침지하고, 그 온도에서의 실리콘 산화막, 및 실리콘 질화막의 에칭 속도를 측정하였다. 에칭 속도는, 실리콘 산화막, 및 실리콘 질화막의 에칭 전과 에칭 후의 막두께를 분광 엘립소미터로 측정하고, 처리 전후의 막두께차로부터 실리콘 산화막, 및 실리콘 질화막의 에칭량을 환산하여, 에칭 시간으로 나눔으로써 구하였다. 다음으로, 실리콘 단결정 기판 (100 면) 과의 에칭 속도비 (R100/실리콘 산화막), (R100/실리콘 질화막) 를 산출하고, 하기의 기준에서 평가하였다. 결과를 표 1 에 나타낸다.
＜실리콘 단결정과 실리콘 산화막, 및 질화실리콘막의 선택비의 평가 기준＞
실리콘 단결정과 실리콘 산화막의 선택비 (Si (100 면)/SiO2)
A : 1000 이상 B : 700 이상 1000 미만 C : 500 이상 700 미만 D : 500 미만
실리콘 단결정과 질화실리콘막의 선택비 (Si (100 면)/SiN)
A : 1000 이상 B : 700 이상 1000 미만 C : 500 이상 700 미만 D : 500 미만
B 이상이 양호한 선택성을 나타내는 것으로 하였다.
실시예 2 ∼ 11, 참고예 1, 비교예 1 ∼ 24
실리콘 에칭액으로서 표 1 및 표 2 에 나타내는 조성의 실리콘 에칭액을 사용한 것 이외에는, 실시예 1 과 동일하게 하여 평가하였다. 결과를 표 1 및 표 2 에 나타낸다.
표 중의 약호는 아래와 같다.
TMAH : 테트라메틸암모늄하이드로옥사이드
TEAH : 테트라에틸암모늄하이드로옥사이드
ETMAH : 에틸트리메틸암모늄하이드로옥사이드
TPAH : 테트라프로필암모늄하이드로옥사이드
TBAH : 테트라부틸암모늄하이드로옥사이드
TMA＋ : 테트라메틸암모늄 카티온
TEA＋ : 테트라에틸암모늄 카티온
ETMA＋ : 에틸트리메틸암모늄 카티온
TPA＋ : 테트라프로필암모늄 카티온
TBA＋ : 테트라부틸암모늄 카티온

Claims (6)

  1. 하기 식 (1)
    R11R12R13R14N＋·OH- (1)
    (식 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 4 의 알킬기이고, 당해 알킬기, 아릴기, 또는 벤질기는, 하이드록시기를 갖고 있어도 된다.)
    로 나타내는 수산화 제 4 급 암모늄,
    하기 식 (2)
    R21R22R23R24N＋·X- (2)
    (식 중, R21, R22, R23 및 R24 는, 1 개는 치환기를 갖고 있어도 되는 탄소수 16 이하의 알킬기이고, 나머지 3 개는 탄소수 1 또는 2 의 알킬기이며, 당해 탄소수 16 이하의 알킬기 및 탄소수 1 또는 2 의 알킬기는 하이드록시기를 갖고 있어도 된다. X 는, BF4, 불소 원자, 염소 원자, 및 브롬 원자로 이루어지는 군에서 선택되는 적어도 1 개이다.)
    로 나타내며, 또한 탄소의 총수가 11 ∼ 20 개인 제 4 급 암모늄염,
    탄소수 2 ∼ 12 로서, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물, 및 물을 함유하고, 상기 식 (2) 로 나타내는 제 4 급 암모늄염의 농도가 1.5 ∼ 50 질량％ 인, 실리콘 에칭액.
  2. 제 1 항에 있어서,
    식 (1) 로 나타내는 수산화 제 4 급 암모늄의 농도가 0.05 ∼ 1.1 몰/L,
    탄소수 2 ∼ 12 의, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물의 농도가 10 ∼ 80 질량％ 인, 실리콘 에칭액.
  3. 하기 식 (1')
    R11R12R13R14N＋ (1')
    (식 중, R11, R12, R13 및 R14 는, 각각 독립적으로, 아릴기, 벤질기, 또는 탄소수 1 ∼ 4 의 알킬기이고, 당해 알킬기, 아릴기, 또는 벤질기는, 하이드록시기를 갖고 있어도 된다.)
    로 나타내는 제 4 급 암모늄 카티온과,
    하기 식 (2')
    R21R22R23R24N＋ (2')
    (식 중, R21, R22, R23 및 R24 는, 1 개는 치환기를 갖고 있어도 되는 탄소수 16 이하의 알킬기이고, 나머지 3 개는 탄소수 1 또는 2 의 알킬기이며, 당해 탄소수 16 이하의 알킬기 및 탄소수 1 또는 2 의 알킬기는 하이드록시기를 갖고 있어도 된다.)
    로 나타내며, 또한 탄소의 총수가 11 ∼ 20 개인 제 4 급 암모늄 카티온과,
    OH- 와,
    BF4 -, F-, Cl-, 및 Br- 로 이루어지는 군에서 선택되는 적어도 1 개의 아니온과,
    탄소수 2 ∼ 12 로서, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물과,
    물을 함유하고,
    상기 식 (2') 로 나타내는 제 4 급 암모늄 카티온의 함유량이 0.05 ∼ 1.31 몰/L 이며, 또한 알칼리성인 실리콘 에칭액.
  4. 제 3 항에 있어서,
    식 (1') 로 나타내는 제 4 급 암모늄 카티온의 농도가 0.05 ∼ 1.1 몰/L,
    OH- 의 농도가 0.05 ∼ 1.1 몰/L,
    BF4 -, F-, Cl-, Br- 에서 선택되는 적어도 1 개의 아니온의 농도가 0.05 ∼ 1.31 몰/L,
    탄소수 2 ∼ 12 의, 분자 중에 수산기를 2 이상 갖는 다가 하이드록시 화합물의 농도가 10 ∼ 80 질량％ 인, 실리콘 에칭액.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 실리콘 에칭액을 사용하여 실리콘 웨이퍼를 에칭하거나, 또는, 실리콘 단결정막, 폴리실리콘막 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 종을 포함하는 기판을 에칭하는, 실리콘 웨이퍼 및/또는 기판의 처리 방법.
  6. 실리콘 웨이퍼, 실리콘 단결정막, 폴리실리콘막 및 아모르퍼스 실리콘막으로 이루어지는 군에서 선택되는 적어도 1 종을 에칭하는 공정을 포함하는 실리콘 디바이스의 제조 방법에 있어서, 그 에칭을 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 실리콘 에칭액을 사용하여 행하는 실리콘 디바이스의 제조 방법.
KR1020237020509A 2020-12-24 2021-12-22 실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법 KR20230122597A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-215648 2020-12-24
JP2020215648 2020-12-24
PCT/JP2021/047675 WO2022138754A1 (ja) 2020-12-24 2021-12-22 シリコンエッチング液、該エッチング液を用いたシリコンデバイスの製造方法および基板処理方法

Publications (1)

Publication Number Publication Date
KR20230122597A true KR20230122597A (ko) 2023-08-22

Family

ID=82156952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237020509A KR20230122597A (ko) 2020-12-24 2021-12-22 실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법

Country Status (5)

Country Link
US (1) US20240124775A1 (ko)
JP (1) JPWO2022138754A1 (ko)
KR (1) KR20230122597A (ko)
TW (1) TW202231843A (ko)
WO (1) WO2022138754A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141139A (ja) 2008-12-11 2010-06-24 Shinryo Corp シリコン基板のエッチング液およびシリコン基板の表面加工方法
JP2012199521A (ja) 2011-03-04 2012-10-18 Fujifilm Corp キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液
JP2012227304A (ja) 2011-04-19 2012-11-15 Hayashi Junyaku Kogyo Kk エッチング液組成物およびエッチング方法
JP2013135081A (ja) 2011-12-26 2013-07-08 Fujifilm Corp シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット
JP2016127293A (ja) 2014-12-29 2016-07-11 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ エッチング液及びその使用方法
WO2017169834A1 (ja) 2016-03-31 2017-10-05 富士フイルム株式会社 半導体製造用処理液、及び、パターン形成方法
JP2019050364A (ja) 2017-08-25 2019-03-28 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684869B2 (ja) * 2004-11-30 2011-05-18 株式会社トクヤマ シリコンエッチング液
US10879076B2 (en) * 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
JP2020126997A (ja) * 2019-02-05 2020-08-20 株式会社トクヤマ シリコンエッチング液及び該エッチング液を用いたシリコンデバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141139A (ja) 2008-12-11 2010-06-24 Shinryo Corp シリコン基板のエッチング液およびシリコン基板の表面加工方法
JP2012199521A (ja) 2011-03-04 2012-10-18 Fujifilm Corp キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液
JP2012227304A (ja) 2011-04-19 2012-11-15 Hayashi Junyaku Kogyo Kk エッチング液組成物およびエッチング方法
JP2013135081A (ja) 2011-12-26 2013-07-08 Fujifilm Corp シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット
JP2016127293A (ja) 2014-12-29 2016-07-11 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ エッチング液及びその使用方法
WO2017169834A1 (ja) 2016-03-31 2017-10-05 富士フイルム株式会社 半導体製造用処理液、及び、パターン形成方法
JP2019050364A (ja) 2017-08-25 2019-03-28 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金に対してシリコンを選択的に除去するためのエッチング液

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
덴소 테크니컬 리뷰, 야마시타 외, 2001년, Vol.6, No.2, p.94-99

Also Published As

Publication number Publication date
JPWO2022138754A1 (ko) 2022-06-30
TW202231843A (zh) 2022-08-16
WO2022138754A1 (ja) 2022-06-30
US20240124775A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
JP4815406B2 (ja) シリコン酸化膜選択性湿式エッチング溶液及びエッチング方法
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR101941910B1 (ko) 실리콘 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 그 키트
SG178308A1 (en) Microprocessing treatment agent and microprocessing treatment method using same
US7727415B2 (en) Fine treatment agent and fine treatment method using same
EP1187225B1 (en) Etching liquid composition
KR20110113902A (ko) 박막 트랜지스터 액정표시장치용 식각조성물
KR20160019878A (ko) 실리콘 산화막 에칭액
CN108203830B (zh) 金属线蚀刻液组合物
TW201938843A (zh) 不包含氟的蝕刻液組合物
WO2012023613A1 (ja) テクスチャー形成用組成物、シリコン基板の製造方法、及びテクスチャー形成用組成物調製キット
KR20230122597A (ko) 실리콘 에칭액, 그 에칭액을 사용한 실리콘 디바이스의 제조 방법 및 기판 처리 방법
US20230287270A1 (en) Silicon etching liquid, and method for producing silicon device and method for processing silicon substrate, each using said etching liquid
TW202208596A (zh) 矽蝕刻液以及使用該蝕刻液之矽元件之製造方法及矽基板之處理方法
WO2023277048A1 (ja) メモリ素子用半導体基板のエッチング組成物およびこれを用いたメモリ素子用半導体基板の製造方法
US20240117277A1 (en) Composition for cleaning semiconductor substrate, method for cleaning semiconductor substrate, and method for producing semiconductor substrate
TWI765175B (zh) 蝕刻液
JP4838578B2 (ja) 微細加工処理剤、及びそれを用いた微細加工処理方法
US20240170278A1 (en) Method for producing semiconductor substrate for memory elements
CN107653451B (zh) 蚀刻液组合物及利用到该组合物的金属图案制造方法
KR20210119164A (ko) 결정성 실리콘 식각액 조성물, 및 이를 이용한 패턴 형성 방법
KR20240076737A (ko) 실리콘 에칭액, 기판의 처리 방법 및 실리콘 디바이스의 제조 방법
JP2024075502A (ja) シリコンエッチング液、基板の処理方法およびシリコンデバイスの製造方法
TW201541201A (zh) 光阻脫除組合物和電子元件的製造方法
TW202346542A (zh) 氮化矽蝕刻液組成物