JP5674832B2 - キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液 - Google Patents

キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液 Download PDF

Info

Publication number
JP5674832B2
JP5674832B2 JP2013011200A JP2013011200A JP5674832B2 JP 5674832 B2 JP5674832 B2 JP 5674832B2 JP 2013011200 A JP2013011200 A JP 2013011200A JP 2013011200 A JP2013011200 A JP 2013011200A JP 5674832 B2 JP5674832 B2 JP 5674832B2
Authority
JP
Japan
Prior art keywords
film
silicon
capacitor
etching
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013011200A
Other languages
English (en)
Other versions
JP2013175719A (ja
Inventor
朗子 吉井
朗子 吉井
稲葉 正
正 稲葉
上村 哲也
上村  哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2013011200A priority Critical patent/JP5674832B2/ja
Publication of JP2013175719A publication Critical patent/JP2013175719A/ja
Application granted granted Critical
Publication of JP5674832B2 publication Critical patent/JP5674832B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Description

本発明は、キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液に関する。
従来、DRAMのキャパシタ構造としてコンケーブ型が採用されてきた。この構造では、シリンダ孔内に下部電極膜を形成し、その内側面のみを電極として機能させる。これによれば、確かにキャパシタの占める面積を小さくすることができるが、シリンダ孔の径も必然的に縮小する。一方でDRAMのデバイス動作に必要な容量は確保しなければならない。この両者を満たすため、シリンダ孔の深さは益々深くなり、その微細加工技術面での対応が難しくなってきている。
キャパシタをなす微細なシリンダ構造やその孔を精度良く加工して形成することは、それ自体容易ではない。通常、この加工はウエットエッチングによって行われている。すなわち、エッチング液により、ナノメートル〜サブマイクロメートルサイズで深さのあるシリンダ壁をもつ筒状構造を半導体基板に残すよう、その内外の部材を除去しなければならない。特にシリンダ孔内もしくはシリンダ構造間の部材の除去は、包囲された空間から材料をえぐり取るように除去しなければならず、ウエットエッチングにより行う加工として困難を伴う。
特開2006−351813号公報 特開2006−054363号公報
単結晶のシリコンに対するエッチング液としてアルカリ化合物を主成分とするものを提案した例はある(特許文献1、2等参照)。しかし、多結晶シリコン膜またはアモルファスシリコン膜の除去性に関する研究例はあまりなく、新たな研究開発が望まれた。
特に上述したキャパシタの形成等においては窒化シリコン(SiN)からなる部材を残すようにその周辺の犠牲膜を除去する必要があり、エッチングについての選択性が欠かせない課題となっている。本発明者らは、上述のように未解明の点の多い多結晶シリコンまたはアモルファスシリコンを上記犠牲膜としたときのキャパシタ形成におけるエッチングの速度および選択性を両立することに着目した。そこで本発明は、半導体素子に影響を及ぼすアルカリ金属を用いずに、多結晶シリコンまたはアモルファスシリコンからなるシリコン膜を高速でエッチングし、窒化シリコン(SiN)との良好な選択性を実現するキャパシタの形成方法、半導体基板製品の製造方法、およびこれらの方法に用いられるエッチング液の提供を目的とする。
上記の課題は以下の手段により解決された。
〔1〕造形された下部電極とその下側のSiNで構成されたストッパー膜とを具備するキャパシタの形成方法であって、前記下部電極を残すようその周辺の多結晶シリコンまたはアモルファスシリコンからなるシリコン膜をエッチングするに当たり、4級アルキルアンモニウム水酸化物とシリコンをそのイオン濃度で20ppm以上含む水溶液を、前記シリコン膜に60℃以上の条件で適用して該シリコン膜をエッチングするキャパシタ形成方法。
〔2〕前記4級アルキルアンモニウム水酸化物の濃度が7質量%以上25質量%以下である〔1〕に記載のキャパシタ形成方法。
〔3〕前記水溶液に含まれる前記4級アルキルアンモニウム水酸化物が1種のみである〔1〕または〔2〕に記載のキャパシタ形成方法。
〔4〕前記下部電極がTi化合物を含んでなり、該Ti化合物に対して、前記シリコン膜部分を選択的にエッチングする〔1〕〜〔3〕のいずれか1項に記載のキャパシタ形成方法。
〔5〕前記シリコン膜に対する水溶液の適用を不活性雰囲気下で行う〔1〕〜〔4〕のいずれか1項に記載のキャパシタ形成方法。
〔6〕前記シリコン膜の一部または全てを除去することにより、前記下部電極に求められる凹凸形状を形成する〔1〕〜〔5〕のいずれか1項に記載のキャパシタ形成方法。
〔7〕前記凹凸形状として、アスペクト比(深さ/開口幅)15〜100のシリンダ構造を形成する〔6〕に記載のキャパシタ形成方法。
〔8〕前記シリコン膜が、多結晶シリコン膜、アモルファスシリコン膜、またはその両者を積層した膜である〔1〕〜〔7〕のいずれか1項に記載のキャパシタ形成方法。
〔9〕前記シリコン膜がアモルファスシリコン膜を積層した膜からなる〔1〕〜〔8〕のいずれか1項に記載のキャパシタ形成方法。
〔10〕前記水溶液を80℃以上の条件で適用する〔1〕〜〔9〕のいずれか1項に記載のキャパシタ形成方法。
〔11〕多結晶シリコンまたはアモルファスシリコンからなるシリコン膜のエッチングレート(R Si )とSiNのエッチングレート(R SiN )との比率(R Si /R SiN )が300以上である〔1〕〜〔10〕のいずれか1項に記載のキャパシタ形成方法。
12〕造形された下部電極とその下側のSiNで構成されたストッパー膜とを具備するキャパシタの製造方法であって、
造形された導電膜とその下側のSiNで構成されたストッパー膜と前記導電膜の周辺の多結晶シリコンまたはアモルファスシリコンからなるシリコン犠牲膜とを有する半導体基板を準備する工程、
4級アルキルアンモニウム水酸化物とシリコンをそのイオン濃度で20ppm以上含む水溶液を準備する工程、及び
前記水溶液を前記シリコン犠牲膜に適用して、前記導電膜を残してキャパシタの下部電極をなすようエッチングするキャパシタの製造方法。
13〕前記シリコンのイオン濃度をICP−MSにより定量する〔1〕〜〔12〕のいずれか1項に記載の方法。
14〕〔13〕に記載の方法を介して製造する半導体基板製品の製造方法。
〔15〕造形された下部電極とその下側のSiNで構成されたストッパー膜とを具備するキャパシタの形成に用いるエッチング液であって、
前記下部電極を残すようその周辺の多結晶シリコンまたはアモルファスシリコンからなるシリコン膜をエッチングする、
4級アルキルアンモニウム水酸化物とシリコンをそのイオン濃度で20ppm以上含む水溶液からなるエッチング液。
本発明のキャパシタの形成方法、半導体基板製品の製造方法、およびエッチング液によれば、アモルファスシリコン又は多結晶シリコンからなるシリコン膜のエッチングを、半導体素子の性能劣化が懸念されるアルカリ金属を必須成分に含むエッチング液によらずに、高速かつ的確に、また窒化シリコン(SiN)との選択性を実現して行うことができる。また、上記の高品位を実現する高速エッチングを極めてシンプルな構成で達成することができ、とりわけキャパシタの起立した下部電極の形成に適合するという利点を有する。
本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である。 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である(図1のつづき)。 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である(図2のつづき)。 本発明に適用されるキャパシタ構造の作製工程例を模式的に示す断面図である(図3のつづき)。 本発明に適用されるキャパシタ構造の別の例を模式的に示す断面図である。 本発明に適用されるキャパシタ構造の別の作製工程例を模式的に示す断面図である。 図6に示したVII−VII線矢視断面の断面図である。 本発明の好ましい実施形態に係る除去装置の一部を示す装置構成図である。
[キャパシタ構造の形成]
まず、本発明に係るエッチング液について説明する前に、本発明において好適に採用することができるキャパシタ構造の製造例について添付の図面に基づき説明する。なお、下記詳細な説明では本発明のエッチング方法の好ましい適用対象であるキャパシタ構造の形成について主に説明するが、本発明がこれに限定して解釈されるものではない。
(工程a)
本実施形態の製造例においては、シリコンウエハ3の上に第1の成形膜1と第2の成形膜(犠牲膜)2が形成されている。第1の成形膜1はシリンダ孔の開孔時のエッチングストッパー膜であり、第2の成形膜2と異方性ドライエッチングプロセスでエッチングレート比を有する膜である。犠牲膜2は段階的に積層して形成された多層構造であってもよい。段階的に積層して形成されるとは、犠牲膜の材料やエッチングレートなどの異なる複数の層を積層して形成してなることをいう。第1の成形膜1としては、例えばLP−CVD(Low−Pressure Chemical Vapor Deposition)プロセスで形成した窒化膜等が挙げられる。本実施形態においては、この第1の成形膜として窒化シリコン(SiN)を適用しており、上記第2の成形膜2の選択的なエッチングが求められる。
一方、本実施形態において、第2の成形膜2には多結晶シリコンもしくはアモルファスシリコンの膜が採用されている。さらに図示していないが保護膜を設けてもよい。
なお、シリコンウエハ3は大幅に簡略化して単層のものとして示しているが、通常はここに所定の回路構造が形成されている。たとえば、分離絶縁膜、ゲート酸化膜、ゲート電極、拡散層領域、ポリシリコンプラグ、酸化シリコン膜、窒化シリコン膜、ビット線、金属プラグ、窒化膜、プラズマ酸化膜、BPSG膜などを用いたものが挙げられる(例えば前記特許文献1参照)。また、図1〜6においては、特にハッチングを付して示していないが、各部材の断面を示している。
(工程b)
次に、フォトリソグラフィー工程を用いてフォトレジスト4をパターンニングした後、異方性ドライエッチングにて開孔する(凹部Ka)。このときのフォトレジスト4及びドライエッチングの手法については、この種の製品に適用される通常の物あるいは方法を適用すればよい。
(工程c)、(工程d)
さらに、開孔後に凹部Kaの壁面Waと成形膜(シリコン膜)2の上面Wbに沿って、TiNからなる導電膜5及び導電膜5を保護するための埋設膜(犠牲膜)6(例えば多結晶シリコンもしくはアモルファスシリコンの膜)を順次成膜する。このとき中間的に(導電膜5形成後に)形成される凹部をKbとして示している。
(工程e)、(工程f)
埋設膜6の成膜後はCMP(Chemical Mechanical Polishing)にてウエハ表面の埋設膜6及び導電膜5(図2,3)の一部を除去し、エッチバックラインEまで露出させる。ここで、第2の成形膜2及び埋設膜6をウエットエッチングにより除去する。第2の成形膜(犠牲膜)2が段階的に積層されたものである場合、段階的に除去しても、一気に除去してもよい。本発明においてはこの工程が重要であり、後述する本発明に係るエッチング液が高い効果を発揮する。この工程を経て、半導体基板上で起立した、シリンダ孔Kcを中央に有する円筒状の下部電極(シリンダ壁)50(図3)が形成される。シリンダ孔壁の深さhは特に限定されないが、この種のデバイスの通常の構造を考慮すると、500〜2000nmであることが実際的である。なお、本発明のエッチング液は上記のようにエッチバック等により平滑にされた面に適用することが好ましく、そこから埋設膜を除去して、トレンチ構造を形成することが好ましい。
なお、上述した積層犠牲膜を利用した加工方法については、特開2006−114896号公報が参考になる。
シリンダの高さhは、同様に500〜2000nmであることが実際的である。
(工程g)
上記のようにして形成したキャパシタの下部電極50形成後に、容量絶縁膜9を形成し、次いでプレート電極(上部電極)(図示せず)の形成を順次行うことでキャパシタ構造10が形成できる。なお、本明細書においてキャパシタ構造とは、キャパシタそのものであっても、キャパシタの一部を構成する構造部であってもよく、図4に示した例では、下部電極50と容量絶縁膜9とから構成されるものとしてキャパシタ構造10を示している。なお、図示したものでは下部電極50とウエハ3とを成形膜1で隔てた構成として示しているが、必要により同図の断面もしくは別の位置で両者が電気的に接続された構成であるものとして解してよい。例えば、成形膜1の部分にプラグ構造やダマシン構造を形成して導通を確保する構造であったり、下部電極50を成形膜1を貫通する形で形成したものであったりしてもよい。また、容量絶縁膜9は下部電極50のみではなく、その他の基板表面に形成されていてもよい。
図5は上記実施形態のキャパシタ構造の変形例を示している。この例では下部電極(シリンダ構造)の底部81と主要部82とは別の材料で構成されている。例えば、底部81をSiで構成し、主要部82をTiNで構成する例が挙げられる。
(工程a’)
図6は上記実施形態の製造例の変形例を示している。シリコンウエハ3の上に第1の成形膜1と第2の成形膜2と第3の成形膜21と第4の成形膜31とが順に形成されている。第1の成形膜1はシリンダ孔の開孔時のエッチングストッパー膜であり、第2の成形膜2は異方性ドライエッチングプロセスでエッチングレート比を有する膜である。第1の成形膜1としては、たとえばLP−CVDプロセスで形成した窒化膜等が挙げられる。第2の成形膜2と第3の成形膜21と第4の成形膜31は、異方性ドライエッチングでのエッチングレート比がなく、等方性エッチングにてエッチングレート比の得られる膜の組み合わせが好ましく、さらにキャパシタ形成時に第2の成形膜2と第3の成形膜21と第4の成形膜31を同じウエットエッチング液で一度に除去できる膜で形成することが好ましい。
等方性エッチングでのエッチングレート比は、第2の成形膜2と第4の成形膜31とが同等のエッチングレートを有し、第3の成形膜21は第2の成形膜2及び第4の成形膜31に比べて大きいエッチングレートを有する膜であることが好ましい。さらに第2の成形膜2と第4の成形膜31とは同じ膜を適用しても異なる膜を適用してもよい。さらに図示していないが、保護膜を設けてもよい。なお、シリコンウエハ3は大幅に簡略化して単層のものとして示しているが、上述のとおり通常はここに所定の回路構造が形成されている。また、図6においては、特にハッチングを付して示していないが、各部材の断面を示しており、図7においてはハッチングを付して平断面図を示している。
(工程b’)
次に、フォトリソグラフィー工程を用いてフォトレジスト4をパターンニングした後、異方性ドライエッチングにて開孔する(凹部Ka)。このときのフォトレジスト4及びドライエッチングの手法については、この種の製品に適用される通常の物あるいは方法を適用すればよい。
開孔後に等方性エッチングを行い、第3の成形膜21の部分に凹部Vaを形成した後、電極保護膜7を成長させる。電極保護膜7はキャパシタ形成時の第2の成形膜2と第3の成形膜21と第4の成形膜31の除去に用いるエッチング液に対して十分なエッチングレート比を有する成形膜であることが好ましく、さらに凹部Kaの全体に均一に成膜でき、かつ凹部Kaの中腹部に形成した凹部7を完全に埋設できる膜であることが好ましい。たとえば、ALD(Atomic Layer Deposition)法を用いた窒化膜や五酸化タンタル(Ta)膜等が挙げられる。
電極保護膜7の成長後、エッチングにより電極保護膜7を除去する。このとき、凹部Va内の電極保護膜7は除去されずに残る。
(工程c’)
上記工程(c)〜(g)と同様にして、シリンダ孔Kcを有するキャパシタの下部電極(シリンダ壁)50が形成される。上記の製造例と同様にして、キャパシタの下部電極50形成後に、容量絶縁膜9を形成し、次いでプレート電極(上部電極)(図示せず)の形成を順次行うことでキャパシタ構造が形成できる。なお、本明細書においてキャパシタ構造とは、キャパシタそのものであっても、キャパシタの一部を構成する構造部であってもよい。
[シリコンエッチング液]
次に、上記工程eにおいて説明したウエットエッチングに極めて効果的に用いることができる本発明におけるシリコンエッチング液の好ましい実施形態について説明する。
本発明におけるエッチング液は、4級アンモニウム水酸化物を特定濃度で含むことが特徴である。具体的には7質量%以上25質量%以下で含むことが好ましく、9質量%以上であることがより好ましい。この下限値以上とすることで、後述する高温エッチングにおいて極めて効果的なエッチング力を発揮させることができる。
上限は特に限定されないが、この量が多すぎるとエッチング効果の上昇が頭打ちになるか、あるいはかえってこれが低下するため適量に制限することが好ましい。具体的には4級アンモニウム水酸化物を18質量%以下とすることがより好ましく、15質量%以下とすることがさらに好ましい。
本発明におけるエッチング液はシリコンをそのイオン濃度で20ppm(質量基準)以上含み、好ましくは30ppm以上の濃度で含む。シリコンの供給源としてはシリコン化合物が挙げられ、例えば、4級アルキルアンモニウム水酸化物の水溶液中で溶解しシリコン化合物のイオンを生じるものを用いることができる。具体的には単結晶シリコン、多結晶シリコン、アモルファスシリコンを好適に用いることができる。エッチング液が上記濃度のシリコン成分を含むことにより、多結晶シリコン、アモルファスシリコンの十分なエッチング速度を維持して、SiNのエッチングを効果的に抑えることができる。なお、多結晶シリコン及びアモルファスシリコンと、シリコン窒化物(SiN)とのエッチング選択性を高めることは、溶解度の観点でみても同様のシリコン化合物の間にその差をつけることが求められるため容易ではない。これに対し本発明によれば、微量のシリコン成分の共存により、効果的に両者のエッチング速度に差をつけ、優れた選択性を実現することができる。上限は特にないが、1000ppm以下であることが実際的である。エッチング液中でシリコンはどのような状態で存在していてもよいが、例えば、オルトケイ酸イオン(SiO 4−)として存在することが挙げられる。ただし、上記のシリコン濃度はICP−MS等により同定されるシリコン(Si)の濃度で定義される。
多結晶シリコンまたはアモルファスシリコンからなるシリコン膜のエッチングレート(RSi)とSiNのエッチングレート(RSiN)との比率は特に限定されないが、大きいことが好ましく、両者の比(RSi/RSiN)が300以上であることが好ましく、1000以上であることがより好ましく、2000以上であることが特に好ましい。この上限は特にないが、100,000以下であることが実際的である。
本発明に係るエッチング液は不活性ガスなどにより二酸化炭素の混入を防ぐ形態で、調液及びエッチング処理を行うことが好ましい。これは、二酸化炭素の混入により液中のpHが酸性になり、エッチングが低下するためこれを防ぐ目的である。液中のCO濃度は1ppm(質量基準)以下に抑えられていることが好ましく、0.1ppm以下に抑えられることがより好ましい。CO濃度の下限値は特にないが、不可避的な混入分を考慮すると、0.001ppm以上であることが実際的である。
・4級アンモニウム水酸化物
4級アンモニウム水酸化物としては、テトラアルキルアンモニウム水酸化物が好ましい。具体的には、テトラメチルアンモニウム水酸化物(TMAH)、テトラエチルアンモニウム水酸化物(TEAH)、ベンジルトリメチルアンモニウム水酸化物、エチルトリメチルアンモニウム水酸化物、2−ヒドロキシエチルトリメチルアンモニウム水酸化物、ベンジルトリエチルアンモニウム水酸化物、ヘキサデシルトリメチルアンモニウム水酸化物、テトラブチルアンモニウム水酸化物、テトラヘキシルアンモニウム水酸化物、テトラプロピルアンモニウム水酸化物、などが挙げられる。
メチル基及び/またはエチル基を3個以上有するテトラアルキルアンモニウム水酸化物がより好ましい。最も好ましくは、テトラメチルアンモニウム水酸化物、またはエチルトリメチルアンモニウム水酸化物である。
4級アンモニウム水酸化物は複数の種類を組み合わせて用いてもよいが、一種のみを限定して用いることが好ましい。このように一種のみの4級アンモニウム水酸化物を使用することにより、シンプルな構成の処理液とすることができ、かつ、シャープなエッチング効果を得ることができる。なお、処理液の成分はシンプルなものほど好ましく、上記のように2種以上の4級アンモニウム水酸化物を併用しないことや、他の添加剤を用いないことが好ましく、1種の4級アンモニウム水酸化物と水との実質2元系、1種の4級アンモニウム水酸化物と水との実質2元系、あるいは1種の4級アンモニウム水酸化物と金属隠蔽材と水の実質3元系が好ましい。
本発明においては、エッチング液に、ヒドロキシルアミン化合物を含有させないことが好ましい。ここでヒドロキシルアミン化合物とは、ヒドロキシルアミンおよびその塩の総称である。ヒドロキシルアミン化合物はそもそも分解しやすので連続使用に不向きであるが、TMAH等の上記4級アルキルアンモニウム水酸化物と組み合わせるとさらにその傾向が顕著となる。
さらに、本発明のエッチング液は、実質的に前記4級アルキルアンモニウム水酸化物のみからなることが好ましい。ここで「実質的に」としたのは不可避不純物や効果に影響の小さい微量成分を含んでいてもよい意味である。このような微量成分としては、Na、K、Ca、Mn、Fe、Cu、Mg、トリメチルアミン、種々のパーティクルなどが挙げられる。なお、これら微量成分は、本発明のエッチング液が半導体用途であることを踏まえ、できるだけ低減されていることが好ましい。具体的には、これら微量成分の含有率としては、10ppm以下(質量基準)であることが好ましい。
なお、本明細書において化合物(例えば、上記4級アンモニウム水酸化物など)については、当該化合物そのもののほか、その塩、そのイオンを含む意味に用いる。また、所望の効果を奏する範囲で、所定の一部を変化させた誘導体を含む意味である。
[処理条件]
本発明においては、4級アンモニウム水酸化物の溶液(薬液)を60℃以上の条件で多結晶シリコン膜もしくはアモルファスシリコン膜(以下、単に「シリコン膜」ということがある。)に適用する。さらに、70℃以上であることがより好ましい。特に好ましくは80℃以上である。なお、段階的に積層された犠牲膜をエッチングする場合は80℃以上であることが好ましく、90℃以上がより好ましい。上限は特に制限はないが薬液の沸騰などを考慮すると99℃以下であることがより好ましく、95℃以下であることが特に好ましい。前記の適用温度はウェハ上の温度とする。この温度は後記実施例で示したようにして測定した値とする。なお、ウェハ上の温度は高ければ高いほど、通常、エッチング速度は速くなり、その観点ではより処理温度を高めることが好ましい。
本発明においては、枚葉式装置を使用する場合、ウェハ上の温度が前記特定温度となるように加熱した薬液を吐出してシリコン膜に接触させることが好ましい。また、バッチ式の浴槽を使用する場合、ウェハ上の温度が前記特定温度となるようにエッチングの浴槽温度を調整して、そこにシリコン膜を浸漬させてエッチング処理することが好ましい。
いずれの場合も、アモルファスシリコン膜のエッチングにおいては、フッ酸水溶液等による酸化膜を除去する前処理を省略することが好ましく、タンク内及び/またはインラインでの薬液の温度を、またはエッチングの浴槽温度を60℃以上にすることが好ましい。
本発明は、エッチング浴槽に薬液を入れ、ウェハを浸漬するバッチ方式より、枚葉式洗浄装置で1枚ずつ処理する方法により適している。
図8は、本発明に好適に用いられることができる枚葉式装置の例を示した装置構成図である。本実施形態の除去処理について、同図を用いて説明すると、調整された除去液(液組成物)が供給部Aから供給され、その後流路fcを介して吐出口13に移行するようにされている。その後、除去液は吐出口13から噴射され、反応容器11内の半導体基板Sの上面に適用される。流路fdは薬液を再利用するための返戻経路を示している。本実施形態において半導体基板Sは回転テーブル12上にあり、回転駆動部Mによって回転テーブルとともに回転されている。
[供給系と加熱]
本発明において、加熱した薬液供給ライン形式は、特に限定されないが、好ましい例を以下に記す。
薬液の供給ライン例
1)a)薬液保管タンク→b)加熱タンク→c)インライン加熱→d)ウェハに吐出→a) or b)へ
2)a)薬液タンク→b)加熱タンク→d)ウェハに吐出→a) or b)へ
3)a)薬液タンク→c)インライン加熱→d)ウェハに吐出→a)へ
4)a)薬液タンク→b)加熱タンク→e)エッチング浴槽(循環加熱)
5)a)薬液タンク→e)エッチング浴槽(循環加熱)
6)b)加熱タンク→d)ウェハに吐出→b)へ
7)b)加熱タンク→c)インライン加熱→d)ウェハに吐出→b)へ
8)b)加熱タンク→e)エッチング浴槽(循環加熱)などの使用方法がある。
本発明の方法で使用した薬液は、循環して再使用することができる。好ましくは、掛け流し(再使用なし)ではなく、循環して再使用する方法である。循環は加熱後1時間以上可能であり、繰り返しのエッチングができる。循環再加熱の上限時間は特にないが、エッチング速度が劣化するため、1週間以内での交換が好ましい。3日以内がより好ましく、1日ごとに新しい液に入れ替えることが特に好ましい。また、アルカリ性の薬液は、二酸化炭素を吸収する性質があるため、できる限り密閉された系で使用するか、窒素フローしながら使用することが好ましい。窒素フローがより好ましい。なお、上記ライン形式のエッチングにおいて前記薬液の加熱温度の測定位置は適宜ライン構成やウェハとの関係で定めればよいが、典型的には、前記タンク温度によって管理すればよい。性能的によりシビアな条件が求められる場合など、測定及び管理が可能であれば、ウェハ表面温度によって定義してもよい。
以下に本発明の好ましい変形例について説明する。
本発明の製造方法においては、超純水による半導体基板の洗浄工程、シリコン酸化膜の除去工程、再度の超純水による半導体基板の水洗浄工程の後、上記エッチングを実施することが好ましい。これにより、ディフェクト(残渣残り、欠陥、パーティクル、等)の低減という効果が期待できる。さらに、シリコン酸化膜除去工程の後、加温した(例えば、50〜80℃)超純水で水洗浄することも同様の観点から好ましい。さらに同様の観点から、前記再度の超純水による洗浄工程の後、ウェハをプレヒート(例えば、ウェハ表面温度で50〜80℃)し、次いで前記エッチングを施すことも好ましい。上記の超純水は、窒素置換した超純水が好ましい。
本発明において、エッチングは、上述のように、下記A及びBのいずれかのプロセスで行うことが好ましい。
〔A:加熱タンク内および/またはインラインで前記特定温度の水溶液を吐出して該溶液を前記シリコン膜に接触させる。〕
〔B:浴槽内の前記水溶液を前記特定温度とし、前記シリコン膜を該水溶液に浸漬させて接触させる。〕
前記Aプロセスにおいては、半導体基板の回転数1000rpm以上でエッチングすることが好ましい。またAプロセスにおいて、薬液ノズルを20往復/分以上、半導体基板の中心から2cm以上平行移動させながらエッチングすることも好ましい。このようにすることで、面内均一性の向上という効果が期待できる。
[添加剤]
本発明で使用する薬液は、4級アンモニウム水酸化物以外の添加剤を入れても構わない。例えば、金属隠蔽剤、エッチング促進剤、シリコン以外の部材のエッチング抑制剤等が挙げられる。中でも金属隠蔽剤を添加することが好ましい。
添加する金属隠蔽剤としては、特に制限はないが、コンプレキサン類が好ましい。アミノポリカルボン酸類がより好ましく、EDTA(エチレンジアミン四酢酸)、DTPA(ジエチレントリアミン五酢酸)、CyDTA(シクロヘキサンジアミン四酢酸)が更に好ましい。
添加量は、0.00001〜1質量%含有させることが好ましく、0.0001〜0.1質量%含有することがより好ましい。
本発明を適用することにより、電極等の部材を傷めずに、上述のような凹凸形状のあるキャパシタ構造の形成に係る多結晶シリコン膜またはアモルファスシリコン膜の除去を的確に行うことを可能にした。
一般に温度が高くなればなるほど溶解度は上がる傾向にあるが、溶解度の序列は、溶解速度の序列とは必ずしも一致しない。溶解度の上がり方は素材によって様々であり、塩(塩化ナトリウム)などは僅かに溶解度が上がる程度であるが、みょうばん(硫酸アルミニウムカリウム)などは、温度に応じ急激に溶解度が上がる。本発明で用いられる多結晶シリコンとアモルファスシリコンの溶解度は実質的に同じであり、温度上昇に合わせて急激に溶解度が増す。しかし、それら2つの溶解速度には違いがあり、アルカリ溶液中では多結晶シリコンの方が一般に溶解速度が速い。しかし、本発明の方法ではその違いにかかわらず、工程上区別なくシリコン膜の除去を的確に行うことが可能であり、本発明の利点の1つとなる。
なお、本明細書において、特定の剤を含む液あるいは組み合わせた液とは、当該剤を含有する液組成物を意味するほか、使用前にそれぞれの剤ないしそれを含有する液を混合して用いるキットとしての意味を包含するものである。
本発明のエッチング液は、その使用用途に鑑み、液中の不純物、例えばメタル分などは少ないことが好ましい。
(容器)
本発明のエッチング液は、対腐食性等が問題とならない限り、任意の容器に充填して保管、運搬、そして使用することができる。また、半導体用途向けに、容器のクリーン度が高く、不純物の溶出が少ないものが好ましい。使用可能な容器としては、アイセロ化学(株)製の「クリーンボトル」シリーズ、コダマ樹脂工業(株)製の「ピュアボトル」などが挙げられるが、これらに限定されるものではない。
(pH)
本発明のシリコンエッチング液はアルカリ性であり、pH11以上に調整されていることが好ましい。この調整は上記アルカリ化合物とその他の添加物の量を調整することで行うことができる。ただし、本発明の効果を損なわない限りにおいて、他のpH調整剤を用いて上記範囲のpHとしてもよい。シリコンエッチング液のpHは12以上であることが好ましく、13以上であることがより好ましい。このpHが上記下限値以上であることで、十分なエッチング速度を得ることができる。上記pHに特に上限はないが、14以下であることが実際的である。なお、本発明においてpHは特に断らない限り室温(25℃)においてHORIBA社製、F−51(商品名)で測定した値である。
(水性媒体)
本実施形態のエッチング液は、水性媒体を媒体とする水系の液組成物(水溶液)であることが好ましい。水性媒体とは、水及び水に可溶な溶質を溶解した水溶液を言う。溶質としては、例えば、アルコールや無機化合物の塩が挙げられる。ただし、溶質を適用する場合でもその量は所望の効果を奏する範囲に抑えられていることが好ましい。また、上記水系の組成物ないし水溶液とは、水が主たる媒体となっていることをいい、固形分以外の媒体の過半(質量基準)が水であることが好ましく、80質量%以上がより好ましく、85質量%以上であることが特に好ましい。
なお、水は、特に本願発明の好適な用途である半導体の製造用途への適用に鑑みた場合、基本的に不純物が少ないのが好ましいことは言うまでもない。具体的には、半導体に影響を及ぼしうるメタル分、本願発明が含むフッ素以外のハロゲンアニオン(Cl、Brなど)、その他不純物ができるだけ少ないことが好ましい。このような水を得る方法としては、イオン交換法などが挙げられる。
(シリコン基板表面処理)
本実施形態においては、特にアモルファスシリコン膜について、シリコン基板表面に自然に形成される酸化膜除去処理を組み合わせずに適用することが好ましい。これにより、前記エッチング液を適用する前に適用しておく必要がなく、その分時間短縮につながる。表面処理の方法は、形成される酸化膜が除去できる限り限定されないが、例えばフッ素原子を含有する酸性水溶液で処理することが挙げられる。フッ素原子を含有する酸性水溶液として、好ましくはフッ化水素酸であり、フッ化水素酸の含有量は、本実施形態の液の全質量に対して、約0.1〜約5質量%であることが好ましく、0.5〜1.5質量%であることがより好ましい。
なお、本明細書において、半導体基板とは、ウェハのみではなくそこに回路構造が施された基板構造体全体を含む意味で用いる。半導体基板部材とは、上記で定義される半導体基板を構成する部材を指し1つの材料からなっていても複数の材料からなっていてもよい。なお、加工済みの半導体基板を半導体基板製品として区別して呼ぶことがあり、必要によってはさらに区別して、これに加工を加えダイシングして取り出したチップ及びその加工製品を半導体素子という。すなわち、広義には半導体素子は半導体基板製品に属するものである。
(被加工物)
本実施形態のエッチング液を適用することによりエッチングされる材料は特に限定されないが、一般的なキャパシタの製造に用いられる基板材料として多結晶シリコン又はアモルファスシリコンが挙げられ、これらが段階的に積層されていてもよい。酸化膜を除去する前処理を省略する観点から少なくとも1層のアモルファスシリコン層を含む積層膜が好ましく、少なくとも最上層がアモルファスシリコン層である積層膜がより好ましく、アモルファスシリコン層のみからなる積層膜が特に好ましい。このような犠牲膜の積層状態の変更による電極形態の多様化については、上述した特開2006−114896号公報を参照することができる。
一方、キャパシタ構造の中核をなす電極材料としては窒化チタン(TiN)などのTi化合物が挙げられる(ただし、本発明は電極材料に限らずTiNを含む基板構成部材の一部を残すエッチング形態としてもよい。)。すなわち、本実施形態のエッチング液は、上記基板材料のエッチングレート(ERs)と電極材料等の構成部材のエッチングレート(ERe)との比率(ERs/ERe)が大きいことが好ましい。具体的な比率の値は材料の種類や構造にもよるので特に限定されないが、ERs/EReが100以上であることが好ましく、200以上であることが好ましい。この上限は特にないが、100,000以下であることが実際的である。
本明細書においては、シリコン基板をエッチングするようエッチング液を用いることを「適用」と称するが、その実施態様は特に限定されない。典型的には、エッチング液を基板と接触させてエッチングする形態である。このとき、例えば、バッチ式のもので浸漬してエッチングしても、枚葉式のもので吐出によりエッチングしてもよい。なお、Ti化合物とはTiそのもの及びこれを含む化合物を含む意味である。TiNのほか、Ti、さらには、Ti,N,Cの複合化合物などが挙げられる。なかでもTiNが好ましい。
加工されるキャパシタ構造の形状や寸法は特に限定されないが、上述したようなシリンダ構造を有するものとしていうと、そのシリンダ孔のアスペクト比が5以上である場合に特に本実施形態のエッチング液の高い効果が活かされ好ましい。同様の観点でアスペクト比が10以上であることが好ましく、15以上であることがさらに好ましく、20以上であることがより好ましい。上限は特にないが、アスペクト比100以下であることが実際的である。シリンダ孔の開口径dは特に限定されないが、本実施形態において効果が発揮され、近時のキャパシタ構造の微細化を考慮すると、20〜80nmであるものが好ましい。なお、本明細書においてトレンチないしその構造とは、シリンダ構造を含む概念であり、特定の断面において凹状の形態を呈する構造であれば特に限定されず、溝状の形状のみならず、孔状の形状、逆に針状の構造部が多数突出したその周囲などであってもよい。図3を例に言うと、凹状部Kdが針状の構造部多数突出したその周囲からなるトレンチ構造にあたり、シリンダ孔Kcが孔状のトレンチ構造にあたる。アスペクト比は、シリンダ孔Kcについては、その凹状部の深さhを幅dで除した値である。針状の構造部が多数突出したその周囲をなす凹状部Kdのアスペクト比は、例えば、凹状部の深さhを幅dで除した値である。
さらに、上記の観点から、本発明においては、TiNを含んでなるキャパシタ構成部材を少なくとも前記凹凸構造の壁面に残しつつ、前記多結晶シリコン膜またはアモルファスシリコン膜についてエッチングを行うことが好ましい。この構成部材は、TiN以外に、HfOx、SiN、SiO等を含んでいてもよい。なお、TiNは典型的には電極膜をなしている。また、前記多結晶シリコン膜またはアモルファスシリコン膜を有する実質的に平らな面をもつ半導体基板を準備し、該半導体基板の表面に前記エッチング液を適用し、前記多結晶シリコン膜またはアモルファスシリコン膜を除去して、その除去された部分を凹部とし、基板内に残された凸部をキャパシタとすることが好ましい。このとき、前記凹部の壁面には、TiN膜が残存していることが好ましい。すなわち、本発明の好ましい実施形態のエッチング液によれば、必要により、シリンダ構造をもつ電極で構成されたキャパシタ構造にも対応することができ、シリンダ孔内部等(シリンダ構造が密集した部分の孔外も含む)の多結晶シリコン膜またはアモルファスシリコン膜を選択的に除去することができる。
一般にシリコン材料として、単結晶シリコン、多結晶シリコン(ポリシリコン)、及びアモルファスシリコン(非晶質シリコン)が挙げられる。本発明ではこのうち、多結晶シリコン又はアモルファスシリコンを用いる。
単結晶シリコンとは、結晶全体にわたって原子配列の向きがそろったシリコン結晶のことであるが、実際には原子レベルで観察すると、様々な欠陥が存在する。
多結晶シリコンとは、結晶方位の異なる多数の単結晶粒から構成されたブロック又は層状のシリコンのことである。Siのみからなるものでも、ホウ素やリン等がドーピングされたものでもよい。その他、所望の効果を奏する範囲で上記と同様様々な欠陥や不純物が存在するものであってもよい。その製造方法も特に限定されず、CVD法により形成されたもの等が挙げられる。
アモルファスシリコンとは、非晶質半導体のうち、構成元素がシリコンであるものをいう。具体的には、以下のような、長距離周期構造を持たない状態のシリコンのことである。原子配列がまったくの無秩序に結合したものではなく、局所的には何らかの配列秩序は維持されているものを含む。無秩序に結合しているため、シリコン原子は共有結合の結合相手を失って、結合に関与しない電子で占められた未結合手(ダングリングボンド)が存在している。この未結合手を水素で結合させた(水素化した)ものを水素化アモルファスシリコンといい、安定な固体形状を有する。本明細書では、単にアモルファスシリコンと表記するが、水素化していないアモルファスシリコンと水素化しているアモルファスシリコンのどちらの場合も指す。
本発明において、多結晶シリコンまたはアモルファスシリコンからなるシリコン膜というとき、本発明の効果を奏する範囲で不純物や副成分を含んでいてもよい意味である。好ましくはそうした成分のない、実質的に多結晶シリコン膜またはアモルファスシリコン膜のみからなるシリコン膜であることが好ましい。
本発明において好ましい半導体基板製品の製造方法に係る工程要件を以下に記載しておく。
(1)多結晶シリコン膜又はアモルファスシリコン膜からなるシリコン膜(積層された犠牲膜であってもよい)を有する半導体基板を準備する工程、及び前記半導体基板に特定のエッチング液を適用し、前記シリコン膜の少なくとも一部をエッチングする工程を有する。
(2)前記半導体基板を準備する工程において、前記シリコン膜を含む多層膜構造を形成し、かつ前記半導体基板に凹凸を形成しておき、その後、
前記凹凸表面の少なくとも上面と凹部壁面とに導電膜を形成する工程と、
前記導電膜上に埋設膜を付与して前記凹部を該埋設膜で充填する工程と、
前記上面に付与された導電膜部分および前記埋設膜の一部を除去して、前記半導体基板のシリコン膜を露出させる工程とを有し、次いで、
前記シリコン膜のエッチング工程において、前記半導体基板に前記エッチング液を付与して、前記凹部壁面の導電膜は残しつつ、前記露出したシリコン膜と前記埋設膜とを除去する。
(3)半導体基板として実質的に平らな面をもつものを準備し、該半導体基板の表面に前記エッチング液を適用し、前記シリコン膜と前記埋設膜とを除去して、その除去された部分を凹部とし、基板内に残された前記導電膜を含む凸部をキャパシタの電極とする。
なお、本発明において準備とは、原材料を用いて調製ないし作製することのほか、単に購入するなどにより調達することを含む意味である。
<実施例1>
以下の表1に示す成分及び下記処方に示した組成(質量基準)で含有させてエッチング液を調液した。試験No.101〜111のエッチング液はいずれもpH13以上であった。なお、シリコン(Si)の量は、各濃度のアルカリ化合物にアモルファスシリコンのウェハを浸漬した後、ICP−MS(Indectively Coupled Plasma Mass Spectrometry)を用いて測定した。
具体的にはパーキンエルマー製 ICP−OES 装置 Optima 7300DV を使用し、マトリックスマッチング法にて定量を行った。
そこで溶解したシリコン濃度を定量した水溶液を、各アルカリ化合物に添加することで、各エッチング液のシリコン濃度を調整した。
<T(wafer)測定法>
株式会社堀場製作所製の放射温度計IT−550Fを枚葉式装置内のウェハ上30cmの高さに固定した。ウェハ中心から2cm外側のウェハ表面上に温度計を向け、薬液を流しながら温度を計測した。温度は、放射温度計からデジタル出力し、パソコンで記録した。これらの温度のうち処理時間の最終の10秒間の温度を平均した値をウエハ上の温度とした。
<エッチング試験>
試験ウェハ:単結晶<100>シリコン上に100nmのシリコン酸化膜を製膜し、そのシリコン酸化膜上に製膜された1000nmの膜厚のアモルファスシリコンのウェハを準備した。これに対して、枚葉式装置(SPS−Europe B.V.社製、POLOS(商品名))にて、0.5%のフッ化水素酸液(23℃、2L/分、500rpm、1分間)で前処理を行い、純水(23℃、2L/分、500rpm、30秒間)で十分洗浄した。2000rpmで30秒間回転し、水を完全に除去した後、下記の条件でエッチングを行い、評価試験を実施した。また、単結晶<100>シリコン上に製膜された50nmの膜厚の窒化シリコンのウェハを準備し、下記の条件でエッチングを行い、評価試験を実施した。なお、ウェハには直径300mmのものを用い、その平均エッチング速度(Ave)を、エリプソメトリー(分光エリプソメーターを使用した膜厚測定方法)により評価した。測定は、ウェハの中央から端部まで均等に5点を設定し、この5点の結果から評価した。
・薬液温度:表1に記載
・吐出量:2L/min.
・ウェハ回転数1000rpm
Figure 0005674832
試験No.c** 比較例(それ以外は実施例)
ppmは質量基準
TMAH:テトラメチルアンモニウム水酸化物
T(tank):タンク内のエッチング液温度
T(wafer):ウエハの表面温度
a−Si ER: アモルファスシリコンのエッチング速度
SiN ER : SiNのエッチング速度
ER 比:[a−Si ER]/[SiN ER]
上表に示したとおり、本発明のキャパシタ形成方法によれば、アモルファスシリコンに対して、十分なエッチング速度を実現した。しかもSiNのエッチング速度が抑えられ、良好な選択性が実現された。さらに、本発明のシリコンエッチング液は、素子の電極材料等の構成部材であるTiNへの各膜へのダメージが非常に小さいことを確認した。
一方、比較例のものでは、アモルファスシリコンのエッチング速度が低いか、もしくはSiNのエッチング速度が高かった。
<実施例2>
実施例1のアモルファスシリコンを多結晶シリコンに変更する以外は全く同じにして評価した。なお、下表の略称は前記と同様である。ただし、poly−Si ERはポリシリコンのエッチング速度を表し、ER 比は[poly−Si ER]/[SiN ER]を示す。
Figure 0005674832
上表に示したとおり、本発明のキャパシタ形成方法によれば、多結晶シリコンに対しても、十分なエッチング速度と、高い選択性が実現された。
<実施例3>
実施例1のアモルファスシリコンを各500nmのアモルファスシリコン2層に変更する以外は全く同じにして評価した。積層したアモルファスシリコン膜の評価は残膜がなくなるまでの所要時間を目視で計測した。
Figure 0005674832
上表に示したとおり、本発明のキャパシタ形成方法によれば、2層のアモルファスシリコンに対しても、十分なエッチング速度を実現し、SiNに対して選択性を示した。
<実施例4>
実施例3のアモルファスシリコン2層を各500nmの多結晶シリコン2層に変更する以外は全く同じにして評価した。
Figure 0005674832
上表に示したとおり、本発明のキャパシタ形成方法によれば、2層の多結晶シリコンに対しても、十分なエッチング速度を実現し、SiNに対して選択性を示した。
<実施例5>
実施例3のアモルファスシリコン2層を各500nmのアモルファスシリコン(下層)と多結晶シリコン(上層)に変更する以外は全く同じにして評価した。
Figure 0005674832
上表に示したとおり、本発明のキャパシタ形成方法によれば、アモルファスシリコン/多結晶シリコンの2層のシリコン膜に対しても、十分なエッチング速度を実現し、SiNに対して選択性を示した。
<実施例6>
実施例3のアモルファスシリコン2層を各500nmの多結晶シリコン(下層)とアモルファスシリコン(上層)に変更する以外は全く同じにして評価した。
Figure 0005674832
上表に示したとおり、本発明のキャパシタ形成方法によれば、多結晶シリコン/アモルファスシリコンの2層のシリコン膜に対しても、十分なエッチング速度を実現し、SiNに対して選択性を示した。
1 第1の成形膜
2 第2の成形膜(犠牲膜)
3 シリコンウエハ
4 フォトレジスト
5 導電膜
6 埋設膜(犠牲膜)
7 保護部材
9 容量絶縁膜
10、20 キャパシタ構造
50 下部電極(シリンダ壁)

Claims (15)

  1. 造形された下部電極とその下側のSiNで構成されたストッパー膜とを具備するキャパシタの形成方法であって、前記下部電極を残すようその周辺の多結晶シリコンまたはアモルファスシリコンからなるシリコン膜をエッチングするに当たり、4級アルキルアンモニウム水酸化物とシリコンをそのイオン濃度で20ppm以上含む水溶液を、前記シリコン膜に60℃以上の条件で適用して該シリコン膜をエッチングするキャパシタ形成方法。
  2. 前記4級アルキルアンモニウム水酸化物の濃度が7質量%以上25質量%以下である請求項1に記載のキャパシタ形成方法。
  3. 前記水溶液に含まれる前記4級アルキルアンモニウム水酸化物が1種のみである請求項1または2に記載のキャパシタ形成方法。
  4. 前記下部電極がTi化合物を含んでなり、該Ti化合物に対して、前記シリコン膜部分を選択的にエッチングする請求項1〜3のいずれか1項に記載のキャパシタ形成方法。
  5. 前記シリコン膜に対する水溶液の適用を不活性雰囲気下で行う請求項1〜4のいずれか1項に記載のキャパシタ形成方法。
  6. 前記シリコン膜の一部または全てを除去することにより、前記下部電極に求められる凹凸形状を形成する請求項1〜5のいずれか1項に記載のキャパシタ形成方法。
  7. 前記凹凸形状として、アスペクト比(深さ/開口幅)15〜100のシリンダ構造を形成する請求項6に記載のキャパシタ形成方法。
  8. 前記シリコン膜が、多結晶シリコン膜、アモルファスシリコン膜、またはその両者を積層した膜である請求項1〜7のいずれか1項に記載のキャパシタ形成方法。
  9. 前記シリコン膜がアモルファスシリコン膜を積層した膜からなる請求項1〜8のいずれか1項に記載のキャパシタ形成方法。
  10. 前記水溶液を80℃以上の条件で適用する請求項1〜9のいずれか1項に記載のキャパシタ形成方法。
  11. 多結晶シリコンまたはアモルファスシリコンからなるシリコン膜のエッチングレート(R Si )とSiNのエッチングレート(R SiN )との比率(R Si /R SiN )が300以上である請求項1〜10のいずれか1項に記載のキャパシタ形成方法。
  12. 造形された下部電極とその下側のSiNで構成されたストッパー膜とを具備するキャパシタの製造方法であって、
    造形された導電膜とその下側のSiNで構成されたストッパー膜と前記導電膜の周辺の多結晶シリコンまたはアモルファスシリコンからなるシリコン犠牲膜とを有する半導体基板を準備する工程、
    4級アルキルアンモニウム水酸化物とシリコンをそのイオン濃度で20ppm以上含む水溶液を準備する工程、及び
    前記水溶液を前記シリコン犠牲膜に適用して、前記導電膜を残してキャパシタの下部電極をなすようエッチングするキャパシタの製造方法。
  13. 前記シリコンのイオン濃度をICP−MSにより定量する請求項1〜12のいずれか1項に記載の方法。
  14. 請求項13に記載の方法を介して製造する半導体基板製品の製造方法。
  15. 造形された下部電極とその下側のSiNで構成されたストッパー膜とを具備するキャパシタの形成に用いるエッチング液であって、
    前記下部電極を残すようその周辺の多結晶シリコンまたはアモルファスシリコンからなるシリコン膜をエッチングすることができる、
    4級アルキルアンモニウム水酸化物とシリコンをそのイオン濃度で20ppm以上含む水溶液からなるエッチング液。
JP2013011200A 2012-01-25 2013-01-24 キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液 Active JP5674832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013011200A JP5674832B2 (ja) 2012-01-25 2013-01-24 キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012013366 2012-01-25
JP2012013366 2012-01-25
JP2013011200A JP5674832B2 (ja) 2012-01-25 2013-01-24 キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液

Publications (2)

Publication Number Publication Date
JP2013175719A JP2013175719A (ja) 2013-09-05
JP5674832B2 true JP5674832B2 (ja) 2015-02-25

Family

ID=49213748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013011200A Active JP5674832B2 (ja) 2012-01-25 2013-01-24 キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液

Country Status (2)

Country Link
JP (1) JP5674832B2 (ja)
KR (1) KR101985217B1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232925A (ja) * 1989-03-06 1990-09-14 Nec Corp アモルファスシリコンの選択エッチング方法
JPH0817815A (ja) * 1994-06-30 1996-01-19 Toshiba Corp 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
JP2926573B1 (ja) * 1998-03-12 1999-07-28 九州日本電気株式会社 半導体装置およびその製造方法
JP2002134717A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法
JP4657480B2 (ja) * 2001-03-27 2011-03-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2003258131A (ja) * 2002-03-05 2003-09-12 Seiko Instruments Inc 半導体装置の製造方法
JP3994992B2 (ja) 2004-08-13 2007-10-24 三菱瓦斯化学株式会社 シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
US7329576B2 (en) * 2004-09-02 2008-02-12 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
JP2006351813A (ja) 2005-06-15 2006-12-28 Mitsubishi Gas Chem Co Inc シリコン微細加工に用いる異方性エッチング剤組成物及びエッチング方法
JP2007056262A (ja) * 2005-08-20 2007-03-08 Samsung Electronics Co Ltd 共重合体、バッファ膜用組成物、それを用いたパターン形成方法及びそれを用いたキャパシタの製造方法
JP2007305832A (ja) * 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20080125342A1 (en) * 2006-11-07 2008-05-29 Advanced Technology Materials, Inc. Formulations for cleaning memory device structures
JP2010034178A (ja) * 2008-07-28 2010-02-12 Mitsubishi Gas Chemical Co Inc シリコンエッチング液およびエッチング方法
WO2011135999A1 (en) * 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
JP2013175719A (ja) 2013-09-05
KR101985217B1 (ko) 2019-09-03
KR20130086565A (ko) 2013-08-02

Similar Documents

Publication Publication Date Title
JP6151384B2 (ja) 半導体基板製品の製造方法及びこれに利用されるエッチング方法
JP5439466B2 (ja) シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット
TWI527110B (zh) 形成電容器結構的方法以及用於其的矽蝕刻液
JP3805588B2 (ja) 半導体装置の製造方法
TWI580766B (zh) Metal Chemical Mechanical Polishing Slurry and Its Application
TWI816635B (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
KR20150083085A (ko) 연마용 조성물
KR101973975B1 (ko) 에칭 방법, 이것에 사용되는 실리콘 에칭액, 및 반도체 기판 제품의 제조 방법
KR102003235B1 (ko) 커패시터 구조의 형성 방법 및 이것에 사용되는 실리콘 에칭액
WO2014115805A1 (ja) 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法並びにエッチング液のキット
JP6733475B2 (ja) 半導体素子の洗浄用液体組成物および半導体素子の洗浄方法、並びに半導体素子の製造方法
US8940644B2 (en) Method of producing a semiconductor substrate product and etching liquid
JP2013153074A (ja) キャパシタ形成方法
JP5674832B2 (ja) キャパシタ形成方法、半導体基板製品の製造方法、およびエッチング液
JP5839858B2 (ja) エッチング方法、半導体基板製品の製造方法、及びこれらに用いられるシリコンエッチング液
TW202132541A (zh) 蝕刻液、蝕刻液之製造方法、被處理物之處理方法,及含有釕的配線之製造方法
KR102301933B1 (ko) 반도체 소자의 제조 방법
KR20220081149A (ko) 실리콘 식각액 조성물 및 이를 사용한 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141006

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250