KR101536102B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR101536102B1
KR101536102B1 KR1020080003371A KR20080003371A KR101536102B1 KR 101536102 B1 KR101536102 B1 KR 101536102B1 KR 1020080003371 A KR1020080003371 A KR 1020080003371A KR 20080003371 A KR20080003371 A KR 20080003371A KR 101536102 B1 KR101536102 B1 KR 101536102B1
Authority
KR
South Korea
Prior art keywords
line
electrode
liquid crystal
video signal
transistor
Prior art date
Application number
KR1020080003371A
Other languages
English (en)
Other versions
KR20080066605A (ko
Inventor
야수노리 요시다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080066605A publication Critical patent/KR20080066605A/ko
Application granted granted Critical
Publication of KR101536102B1 publication Critical patent/KR101536102B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 신호선 구동회로의 소비전력, 나아가서는 장치 전체의 소비전력을 억제할 수 있는 액티브 매트릭스형의 표시장치를 제공한다.
1라인 기간에 화소에 입력되는 비디오 신호의 데이터를 기록, 또한 상기 데이터를 유지할 수 있는 기억회로를, 표시장치의 신호선 구동회로에 복수 설치한다. 그리고, 각 기억회로에 유지되어 있는 데이터는 대응하는 라인 화소에 비디오 신호로서 입력된다. 구동회로에 2개 이상의 기억회로를 갖는 것으로, 2개 이상의 라인 기간에 대응하는 비디오 신호의 데이터를, 기억회로에 병행하여 유지하는 것이 가능해진다.
신호선 구성회로, 소비전력, 표시장치, 기억회로, 라인 화소

Description

표시장치{Display device}
본 발명은 구동회로에서 화소에 대한 비디오 신호의 입력을 제어할 수 있는 액티브 매트릭스형의 표시장치에 관한 것이다.
액티브 매트릭스형의 표시장치는 매트릭스형으로 배열된 수십 내지 수백만개의 각 화소에, 스위칭소자와 표시소자가 형성되어 있다. 상기 스위칭소자에 의해, 비디오 신호를 화소에 입력한 후에도 표시소자에 대한 전압의 인가 또는 전류의 공급이 어느 정도 유지되기 때문에, 액티브 매트릭스형은 패널의 대형화, 고세밀화에 유연하게 대응할 수 있어, 금후의 표시장치의 주류가 되고 있다.
상기 표시장치가 갖는 구동회로의 대표적인 것으로서, 주사선 구동회로와 신호선 구동회로가 있다. 주사선 구동회로에 의해, 복수의 화소가 1라인마다, 또는 복수 라인마다 선택된다. 그리고 신호선 구동회로에 의해, 상기 선택된 라인이 갖는 화소에 대한 비디오 신호의 입력이 제어된다.
이 주사선 구동회로와 신호선 구동회로에는 높은 주파수에서의 구동이 요구된다. 특히 신호선 구동회로는 주사선 구동회로에 의해 각 라인 화소가 선택되어 있는 동안에, 상기 라인 내의 모든 화소에 비디오 신호를 입력할 필요가 있다. 따 라서 신호선 구동회로의 구동 주파수는 주사선 구동회로와 비교하여 상당히 높다. 예를 들면 VGA의 액티브 매트릭스형의 표시장치의 경우, 신호선 구동회로의 구동 주파수는 일반적으로 약 25MHz 정도가 요구된다. 또 최근, 액티브 매트릭스형의 표시장치는 더욱 고세밀, 고해상도, 다계조의 화상을 표시하기 위해서, 1라인 내 화소수가 증가하는 경향이 있다. 이 때문에 신호선 구동회로는 더욱 고속에서의 구동이 요구되고, 이 구동 주파수의 높이에 기인하는 고소비전력화의 문제가 부상하고 있다.
그래서 하기 특허문헌 1에는 신호선 구동회로의 소비전력을 억제하기 위해서, 인접하는 2개의 주사선에 대응한 표시 데이터를 비교하여, 일치하면 신호선 구동회로에 대한 표시 데이터의 전송을 행하지 않는 액정표시장치에 관해서 기재되어 있다.
또한 하기 특허문헌 2에는 신호선 구동회로에 대한 출력핀군이 신호선 구동회로에 가까워지도록 컨트롤 IC를 배치하는 것으로, 컨트롤 IC와 신호선 구동회로의 사이의 배선을 짧게 하고, 이것에 의하여 배선용량에 기인하는 소비전력을 억제하는 액정표시장치에 관해서 기재되어 있다.
[특허문헌 1] 특허 제3338259호
[특허문헌 2] 특허 제3593392호
그런데 실제로 화상을 표시할 때에, 데이터가 일치하는 라인이 비연속적으로 존재할 것이라는 것은 당연히 예상된다. 그러나 특허문헌 1에 기재되어 있는 기술에서는 인접하는 라인에 대응한 데이터의 비교밖에 할 수 없다. 이 때문에, 입력되는 비디오 신호의 데이터가 복수의 라인에서 일치하였다고 해도, 상기 복수의 라인간에 다른 데이터에 대응하는 라인이 1개라도 존재하면, 비디오 신호의 신호선 구동회로에 대한 입력을 생략할 수 없다.
또한, 동일한 데이터를 가진 복수 라인의 그룹과, 이것과는 다른 데이터를 가지는 복수 라인의 그룹처럼, 같은 데이터에 대응하는 복수 라인의 그룹이 복수 혼재하는 경우도 당연히 있을 수 있다. 이 경우도, 특허문헌 1에 기재되어 있는 기술에서는 인접하는 라인에 대응한 데이터의 비교밖에 할 수 없기 때문에, 비디오 신호의 신호선 구동회로에 대한 입력을 생략할 수 없다.
따라서 특허문헌 1에 기재된 기술을 사용하여도, 신호선 구동회로의 소비전력, 더욱이 표시장치 전체의 소비전력을, 효율적으로 억제할 수 없다고 하는 문제가 있다.
또한 특허문헌 2와 같이, 배선의 인회에 대해 연구한 것만으로는 표시장치 전체의 저소비전력화에는 한계가 있다고 하는 문제도 있었다.
본 발명은 상기 문제를 감안하여, 신호선 구동회로의 소비전력, 나아가서는 장치 전체의 소비전력을 억제할 수 있는 액티브 매트릭스형의 표시장치의 제공을 과제로 한다.
본 발명의 표시장치는 1라인 기간에 화소에 입력되는 비디오 신호의 데이터 를 기록, 또한 상기 데이터를 유지할 수 있는 기억회로를, 구동회로에 복수 갖는다. 기억회로는 복수의 기억소자를 갖고 있고, 1라인분 화소에 입력되는 데이터를, 상기 복수의 기억소자에서 유지한다. 그리고, 각 기억회로에 기억되어 있는 데이터는 대응하는 라인 화소에 비디오 신호로서 입력된다. 본 발명의 표시장치는 구동회로에 2개 이상의 기억회로를 갖기 때문에, 비연속적으로 출현하는 2개 이상의 라인 기간에 대응하는 비디오 신호의 데이터를, 병행하여 기억회로에 유지할 수 있다. 또 라인 기간은 주사선 구동회로에 의해서 각 라인 화소가 선택되고, 상기 선택된 화소에 비디오 신호가 입력되는 기간을 의미한다.
또한 본 발명의 표시장치는 복수의 라인 기간 또는 복수의 프레임 기간에 대응하는 비디오 신호의 데이터를 기억할 수 있는 메모리와, 각 라인 기간에 대응하는 비디오 신호의 데이터를 상기 메모리로부터 판독하여, 다른 라인 기간에 대응하는 비디오 신호의 데이터와 비교하는 데이터 비교부를 갖는다.
그리고 데이터 비교부는 비교의 결과에 따라서, 각 기억회로에서의 데이터의 기록 및 유지를 제어한다. 구체적으로 데이터 비교부는 각 라인 기간에 대응하는 비디오 신호의 데이터의 비교를 하는 것으로, 데이터가 일치하는 복수의 라인 기간을 추출한다. 그리고 데이터 비교부는 상기 일치하는 데이터를 기억회로에 기록한 후, 상기 데이터를 갖는 비디오 신호가 추출된 모든 라인 기간에서 화소에 입력될 때까지, 상기 기억회로에서 데이터를 재기록하지 않고 유지시킨다. 또한 데이터 비교부는 추출된 모든 라인 기간에서의 비디오 신호의 입력이 종료하면, 상기 기억회로에 유지되어 있는 데이터를 다른 데이터에 재기록할 수 있다.
또 본 발명의 표시장치는 예를 들면 액정표시장치, 유기발광소자(OLED)로 대표되는 발광소자를 각 화소에 구비한 발광장치, DMD(Digital Micromirror Device), PDP(Plasma Display Panel), FED(Field Emission Display) 등, 액티브 매트릭스형의 표시장치가 그 범주에 포함된다. 또한 패시브 매트릭스형의 표시장치도 포함된다.
또, 본 서류에 개시하는 스위치는 여러 가지의 형태를 사용할 수 있다. 예로서는 전기적 스위치나 기계적인 스위치 등이 있다. 요컨대, 전류의 흐름을 제어할 수 있는 것이면 좋고, 특정한 것에 한정되지 않는다. 예를 들면, 스위치로서, 트랜지스터(예를 들면, 바이폴러 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들면, PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 사이리스터 등을 사용할 수 있다. 또는 이들을 조합한 논리회로를 스위치로서 사용할 수 있다.
스위치로서 트랜지스터를 사용하는 경우, 그 트랜지스터는 단순한 스위치로서 동작하기 때문에, 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다. 단, 오프전류를 억제하고자 하는 경우, 오프전류가 적은 쪽의 극성의 트랜지스터를 사용하는 것이 바람직하다. 오프전류가 적은 트랜지스터로서는 LDD영역을 갖는 트랜지스터나 멀티게이트 구조를 갖는 트랜지스터 등이 있다. 또는 스위치로서 동작시키는 트랜지스터의 소스단자의 전위가 저전위측 전원(Vss, GND, 0V 등)의 전위에 가까운 상태에서 동작하는 경우는 N채널형 트랜지스터를 사용하는 것이 바람직하 다. 반대로, 소스단자의 전위가 고전위측 전원(Vdd 등)의 전위에 가까운 상태에서 동작하는 경우는 P채널형 트랜지스터를 사용하는 것이 바람직하다. 왜냐하면, N채널형 트랜지스터에서는 소스단자가 저전위측 전원의 전위에 가까운 상태에서 동작할 때, P채널형 트랜지스터에서는 소스단자가 고전위측 전원의 전위에 가까운 상태에서 동작할 때, 게이트 소스간 전압의 절대치를 크게 할 수 있기 때문이다. 또한, 소스 팔로워 동작을 해 버리는 경우가 적기 때문에, 출력전압의 크기가 작아져 버리는 경우가 적기 때문이다.
또, N채널형 트랜지스터와 P채널형 트랜지스터의 양쪽을 사용한 CMOS형의 스위치를 사용하여도 좋다. CM0S형의 스위치로 하면, P채널형 트랜지스터 또는 N채널형 트랜지스터의 어느 한쪽의 트랜지스터가 도통하면 전류가 흐르기 때문에, 스위치로서 기능하기 쉬워진다. 예를 들면, 스위치에 대한 입력 신호의 전압이 높은 경우나 낮은 경우에도, 적절히 전압을 출력시킬 수 있다. 또, 스위치를 온·오프시키기 위한 신호의 전압 진폭치를 작게 할 수 있기 때문에, 소비전력을 작게 할 수도 있다.
또, 스위치로서 트랜지스터를 사용하는 경우, 스위치는 입력단자(소스단자 및 드레인단자의 한쪽)와, 출력단자(소스단자 및 드레인단자의 다른쪽)와, 도통을 제어하는 단자(게이트단자)를 갖고 있다. 한편, 스위치로서 다이오드를 사용하는 경우, 스위치는 도통을 제어하는 단자를 갖지 않는 경우가 있다. 이 때문에, 트랜지스터보다도 다이오드를 스위치로서 사용하는 것이 단자를 제어하기 위한 배선의 개수를 적게 할 수 있다.
또, 본 서류에 있어서, A와 B가 접속되어 있다고 기재하는 경우는 A와 B가 전기적으로 접속되어 있는 경우와, A와 B가 기능적으로 접속되어 있는 경우와, A와 B가 직접 접속되어 있는 경우를 포함하기로 한다. 여기에서, A, B는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이라고 한다. 따라서, 본 서류가 개시하는 구성에서, 소정의 접속관계, 예를 들면, 도면 또는 문장에 개시된 접속관계에 한정되지 않고, 도면 또는 문장에 개시된 접속관계 이외의 것도 포함하기로 한다.
예를 들면, A와 B가 전기적으로 접속되어 있는 경우로서, A와 B의 전기적인 접속을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가 A와 B의 사이에 1개 이상 배치되어 있어도 좋다. 또는 A와 B가 기능적으로 접속되어 있는 경우로서, A와 B의 기능적인 접속을 가능하게 하는 회로(예를 들면, 논리회로(인버터, NAND회로, NOR 회로 등), 신호변환회로(DA변환회로, AD변환회로, 감마보정회로 등), 전위 레벨 변환회로(전원회로(승압회로, 강압회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터회로 등), 전압원, 전류원, 전환회로, 증폭회로(신호진폭 또는 전류량 등을 크게 할 수 있는 회로, 오퍼레이션 앰프, 차동증폭회로, 소스팔로워회로, 버퍼회로 등), 신호생성회로, 기억회로, 제어회로 등)가 A와 B의 사이에 1개 이상 배치되어 있어도 좋다. 또는 A와 B가 직접 접속되어 있는 경우로서, A와 B의 사이에 다른 소자나 다른 회로를 두지 않고, A와 B가 직접 접속되어 있어도 좋다.
또, A와 B가 직접 접속되어 있다고 기재하는 경우는 A와 B가 직접 접속되어 있는 경우(요컨대, A와 B의 사이에 다른 소자나 다른 회로를 개재하지 않고 접속되어 있는 경우)와, A와 B가 전기적으로 접속되어 있는 경우(요컨대, A와 B의 사이에 다른 소자나 다른 회로를 개재하여 접속되어 있는 경우)를 포함하기로 한다.
또, A와 B가 전기적으로 접속되어 있다고 기재하는 경우는 A와 B가 전기적으로 접속되어 있는 경우(요컨대, A와 B의 사이에 다른 소자나 다른 회로를 개재하여 접속되어 있는 경우)와, A와 B가 기능적으로 접속되어 있는 경우(요컨대, A와 B의 사이에 다른 회로를 개재하여 기능적으로 접속되어 있는 경우)와, A와 B가 직접 접속되어 있는 경우(요컨대, A와 B의 사이에 다른 소자나 다른 회로를 개재하지 않고 접속되어 있는 경우)를 포함하기로 한다. 요컨대, 전기적으로 접속되어 있다고 기재하는 경우는 단순히, 접속되어 있다고만 기재되어 있는 경우와 같다고 한다.
또, 표시소자, 표시소자를 갖는 장치인 표시장치, 발광소자, 발광소자를 갖는 장치인 발광장치는 여러 가지의 형태를 사용하고, 또한 여러 가지의 소자를 가질 수 있다. 예를 들면, 표시소자, 표시장치, 발광소자 또는 발광장치로서는 EL소자(유기물 및 무기물을 포함하는 EL소자, 유기 EL소자, 무기 EL소자), 전자방출소자, 액정소자, 전자잉크, 전기영동소자, 그레이팅 라이트 밸브(GLV), 플라즈마 디스플레이(PDP), 디지털 마이크로미러 디바이스(DMD), 압전 세라믹 디스플레이, 카본 나노 튜브, 등, 전기자기적 작용에 의해, 콘트라스트, 휘도, 반사율, 투과율 등이 변화하는 표시매체를 사용할 수 있다. 또, EL소자를 사용한 표시장치에서는 EL 디스플레이, 전자방출소자를 사용한 표시장치에서는 필드 이미션 디스플레이(FED)나 SED 방식 평면형 디스플레이(SED:Surface-conduction Electron-emitter Disply) 등, 액정소자를 사용한 표시장치에서는 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이), 전자잉크나 전기영동소자를 사용한 표시장치에서는 전자페이퍼가 있다.
또, 미결정실리콘을 제조할 때에, 촉매(니켈 등)를 사용함으로써, 결정성을 더욱 향상시켜, 전기 특성이 좋은 트랜지스터를 제조하는 것이 가능해진다. 이 때, 레이저를 사용하지 않고, 열 처리를 가하는 것만으로, 결정성을 향상시킬 수 있다. 그 결과, 게이트 드라이버회로(주사선 구동회로)나 소스 드라이버회로의 일부(아날로그 스위치 등)를 기판상에 일체 형성할 수 있다. 또, 결정화를 위해서 레이저를 사용하지 않는 경우는 실리콘의 결정성의 격차를 억제할 수 있다. 이 때문에, 고화질의 화상을 표시할 수 있다.
단, 촉매(니켈 등)를 사용하지 않고, 다결정실리콘이나 미결정실리콘을 제조하는 것은 가능하다.
또는 반도체기판이나 SOI 기판 등을 사용하여 트랜지스터를 형성할 수 있다. 이들에 의해, 특성이나 사이즈나 형상 등의 격차가 적고, 전류 공급 능력이 높고, 사이즈가 작은 트랜지스터를 제조할 수 있다. 이들의 트랜지스터를 사용하면, 회로의 저소비전력화, 또는 회로의 고집적화를 도모할 수 있다.
또는 ZnO, a-InGaZnO, SiGe, GaAs, IZO, ITO, SnO 등의 화합물 반도체 또는 산화물 반도체를 갖는 트랜지스터나, 또, 이들의 화합물 반도체 또는 산화물 반도체를 박막화한 박막트랜지스터 등을 사용할 수 있다. 이들에 의해, 제조온도를 낮 게 할 수 있고, 예를 들면, 실온에서 트랜지스터를 제조하는 것이 가능해진다. 그 결과, 내열성이 낮은 기판, 예를 들면 플라스틱기판이나 필름기판에 직접 트랜지스터를 형성할 수 있다. 또, 이들의 화합물 반도체 또는 산화물 반도체를, 트랜지스터의 채널부분에 사용하는 것뿐만 아니라, 그 이외의 용도로 사용할 수도 있다. 예를 들면, 이들의 화합물 반도체 또는 산화물 반도체를 저항소자, 화소전극, 투광성을 갖는 전극으로서 사용할 수 있다. 또, 이들을 트랜지스터와 동시에 성막 또는 형성할 수 있기 때문에, 비용을 저감할 수 있다.
또는 잉크젯이나 인쇄법을 사용하여 형성한 트랜지스터 등을 사용할 수 있다. 이들에 의해, 실온에서 제조, 저진공도로 제조, 또는 대형기판상에 제조할 수 있다. 또한, 마스크(레티클)를 사용하지 않아도 제조하는 것이 가능해지기 때문에, 트랜지스터의 레이아웃을 용이하게 변경할 수 있다. 또, 레지스트를 사용할 필요가 없기 때문에, 재료비가 낮아지고, 공정수를 삭감할 수 있다. 또, 필요한 부분에만 막을 붙이기 때문에, 전체면에 성막한 후에 에칭하는 제법보다도, 재료가 낭비가 되지 않아, 저비용으로 할 수 있다.
또는 유기반도체나 카본나노튜브를 갖는 트랜지스터 등을 사용할 수 있다. 이들에 의해, 구부리는 것이 가능한 기판상에 트랜지스터를 형성할 수 있다. 이 때문에, 유기반도체나 카본나노튜브를 갖는 트랜지스터 등을 사용한 장치는 충격에 강하게 할 수 있다.
또, 여러 가지의 구조의 트랜지스터를 사용할 수 있다. 예를 들면, MOS형 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터 등을 본 서류에 기재된 트랜 지스터로서 사용할 수 있다. MOS형 트랜지스터를 사용함으로써, 트랜지스터의 사이즈를 작게 할 수 있다. 따라서, 다수의 트랜지스터를 탑재할 수 있다. 바이폴러 트랜지스터를 사용함으로써, 큰 전류를 흘릴 수 있다. 따라서, 고속으로 회로를 동작시킬 수 있다.
또, MOS형 트랜지스터, 바이폴러 트랜지스터 등을 1개의 기판에 혼재시켜 형성하여도 좋다. 이것에 의해, 저소비전력, 소형화, 고속동작 등을 실현할 수 있다.
기타, 여러 가지의 트랜지스터를 사용할 수 있다.
또, 트랜지스터가 형성되어 있는 기판의 종류는 여러 가지의 것을 사용할 수 있고, 특정한 것에 한정되지 않는다. 트랜지스터가 형성되는 기판으로서는 예를 들면, 단결정기판, SOI기판, 유리기판, 석영기판, 플라스틱기판, 종이기판, 셀룰로판기판, 석재기판, 목재기판, 천기판(천연섬유(견, 면, 삼), 합성섬유(나일론, 폴리우레탄, 폴리에스테르) 또는 재생섬유(아세테이트, 큐브라, 레이온, 재생폴리에스테르) 등을 포함함), 피혁기판, 고무기판, 스테인레스·스틸기판, 스테인레스스틸포일을 갖는 기판 등을 사용할 수 있다. 또는 사람 등의 동물의 피부(표피, 진피) 또는 피하조직을 기판으로서 사용하여도 좋다. 또는 어떤 기판으로 트랜지스터를 형성하고, 이 후, 다른 기판에 트랜지스터를 배치하여도 좋다. 트랜지스터가 전치되는 기판으로서는 단결정기판, SOI기판, 유리기판, 석영기판, 플라스틱기판, 종이기판, 셀룰로판기판, 석재기판, 목재기판, 천기판(천연섬유(견, 면, 삼), 합성섬유(나일론, 폴리우레탄, 폴리에스테르) 또는 재생섬유(아세테이트, 큐브라, 레이 온, 재생폴리에스테르) 등을 포함함), 피혁기판, 고무기판, 스테인레스스틸기판, 스테인레스스틸포일을 갖는 기판 등을 사용할 수 있다. 또는 사람 등의 동물의 피부(표피, 진피) 또는 피하조직을 트랜지스터가 전치되는 기판으로서 사용하여도 좋다. 또는 어떤 기판으로 트랜지스터를 형성하고, 이 기판을 연마하여 얇게 하여도 좋다. 연마되는 기판으로서는 단결정기판, SOI기판, 유리기판, 석영기판, 플라스틱기판, 종이기판, 셀룰로판기판, 석재기판, 목재기판, 천기판(천연섬유(견, 면, 삼), 합성섬유(나일론, 폴리우레탄, 폴리에스테르) 또는 재생섬유(아세테이트, 큐브라, 레이온, 재생폴리에스테르) 등을 포함함), 피혁기판, 고무기판, 스테인레스스틸기판, 스테인레스스틸포일을 갖는 기판 등을 사용할 수 있다. 또는 사람 등의 동물의 피부(표피, 진피) 또는 피하조직을 연마되는 기판으로서 사용하여도 좋다. 이들의 기판을 사용함으로써, 특성이 좋은 트랜지스터의 형성, 소비전력이 작은 트랜지스터의 형성, 깨지기 어려운 장치의 제조, 내열성의 부여, 경량화, 또는 박형화를 도모할 수 있다.
또, 트랜지스터의 구성은 여러 가지의 형태를 취할 수 있고, 특정한 구성에 한정되지 않는다. 예를 들면, 게이트 전극이 2개 이상인 멀티게이트 구조를 사용하여도 좋다. 멀티게이트 구조로 하면, 채널 형성영역이 직렬로 접속되기 때문에, 복수의 트랜지스터가 직렬로 접속된 구성이 된다. 멀티게이트 구조에 의해, 오프전류의 저감, 트랜지스터의 내압(耐壓) 향상에 의한 신뢰성의 향상을 도모할 수 있다. 또는 멀티게이트 구조에 의해, 포화영역에서 동작할 때에, 드레인 소스간 전압이 변화하여도, 드레인 소스간 전류가 그다지 변화하지 않고, 경사가 평평한 전 압·전류 특성을 얻을 수 있다. 경사가 평평한 전압·전류 특성을 이용하면, 이상적인 전류원회로나, 대단히 높은 저항치를 갖는 능동 부하를 실현할 수 있다. 그 결과, 특성이 좋은 차동회로나 커런트 미러회로를 실현할 수 있다. 또한, 채널의 상하에 게이트 전극이 배치되어 있는 구조이어도 좋다. 채널의 상하에 게이트 전극이 배치되어 있는 구조로 함으로써, 채널 형성영역이 증가하기 때문에, 전류값의 증가 또는 공핍층이 생기기 쉬워짐으로써 S치의 저감을 도모할 수 있다. 채널의 상하에 게이트 전극이 배치되면, 복수의 트랜지스터가 병렬로 접속된 구성이 된다.
또는 채널 형성영역의 위에 게이트 전극이 배치되어 있는 구조이어도 좋고, 채널 형성영역의 아래에 게이트 전극이 배치되어 있는 구조이어도 좋다. 또는 정스태거 구조 또는 역스태거 구조이어도 좋고, 채널 형성영역이 복수의 영역으로 분리되어 있어도 좋고, 채널 형성영역이 병렬로 접속되어 있어도 좋고, 채널 형성영역이 직렬로 접속되어 있어도 좋다. 또한, 채널 형성영역(또는 그 일부)에 소스전극이나 드레인전극이 겹쳐 있어도 좋다. 채널 형성영역(또는 그 일부)에 소스전극이나 드레인전극이 겹치는 구조로 함으로써, 채널 형성영역의 일부에 전하가 쌓여, 동작이 불안정해지는 것을 막을 수 있다. 또한, LDD영역을 설치하여도 좋다. LDD영역을 설치함으로써, 오프전류의 저감, 또는 트랜지스터의 내압향상에 의한 신뢰성의 향상을 도모할 수 있다. 또는 LDD영역을 설치함으로써, 포화영역에서 동작할 때에, 드레인 소스간 전압이 변화하여도, 드레인 소스간 전류가 그다지 변화하지 않고, 경사가 평평한 전압·전류 특성을 얻을 수 있다.
또, 본 서류에서의 트랜지스터는 여러 가지의 타입을 사용할 수 있고, 여러 가지의 기판상에 형성시킬 수 있다. 따라서, 소정의 기능을 실현시키기 위해서 필요한 회로 전체가 동일한 기판에 형성되어 있어도 좋다. 예를 들면, 소정의 기능을 실현시키기 위해서 필요한 회로 전체가 유리기판, 플라스틱기판, 단결정기판, 또는 SOI 기판에 형성되어 있어도 좋고, 여러 가지의 기판상에 형성되어 있어도 좋다. 소정의 기능을 실현시키기 위해서 필요한 회로 전체가 같은 기판에 형성됨으로써, 부품 점수의 삭감에 의한 비용의 저감, 또는 회로부품과의 접속 점수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. 또는 소정의 기능을 실현시키기 위해서 필요한 회로의 일부가 어떤 기판에 형성되어 있고, 소정의 기능을 실현시키기 위해서 필요한 회로의 다른 일부가 다른 기판에 형성되어 있어도 좋다. 요컨대, 소정의 기능을 실현시키기 위해서 필요한 회로 전체가 같은 기판에 형성되어 있지 않아도 좋다. 예를 들면, 소정의 기능을 실현시키기 위해서 필요한 회로의 일부는 유리기판에 트랜지스터를 사용하여 형성되고, 소정의 기능을 실현시키기 위해서 필요한 회로의 다른 일부는 단결정기판에 형성되고, 단결정기판의 트랜지스터로 구성된 IC 칩을 COG(Chip On Glass)로 유리기판에 접속하고, 유리기판상에 그 IC 칩을 배치하여도 좋다. 또는 그 IC 칩을 TAB(Tape Automated Bonding)이나 프린트기판을 사용하여 유리기판과 접속하여도 좋다. 이와 같이, 회로의 일부가 같은 기판에 형성됨으로써, 부품 점수의 삭감에 의한 비용의 저감, 또는 회로부품과의 접속 점수의 저감에 의한 신뢰성의 향상을 도모할 수 있다. 또한, 구동전압이 높은 부분이나 구동 주파수가 높은 부분의 회로는 소비전력이 커져 버리기 때문에, 그와 같은 부분의 회로는 같은 기판에 형성하지 않고, 그 대신에, 예를 들면, 단결정기판에 그 부분의 회로를 형성하고, 이 회로로 구성된 IC 칩을 사용하도록 하면, 소비전력의 증가를 막을 수 있다.
또, 본 서류에서는 1화소란 밝기를 제어할 수 있는 요소 1개분을 나타내기로 한다. 따라서, 일례로서는 1화소란 1개의 색 요소를 나타내는 것으로 하고, 이 색 요소 하나로 밝기를 표현한다. 따라서, 이때는 R(빨강) G(초록) B(파랑)의 색 요소로 이루어지는 컬러표시장치의 경우에는 화상의 최소단위는 R화소와 G화소와 B화소의 3화소로 구성되는 것으로 한다. 또, 색 요소는 3색에 한정되지 않고, 3색 이상을 사용하여도 좋고, RGB 이외의 색을 사용하여도 좋다. 예를 들면, 백색을 첨가하여, RGBW(W는 백)로 하여도 좋다. 또한, RGB에, 예를 들면, 옐로우, 시안, 마젠타, 에머럴드그린, 주색 등을 일색 이상 추가하여도 좋다. 또한, 예를 들면, RGB 중의 적어도 일색과 유사한 색을, RGB에 추가하여도 좋다. 예를 들면, R, G, B1, B2로 하여도 좋다. B1과 B2는 어느 것이나 청색이지만, 약간 주파수가 다르다. 마찬가지로, R1, R2, G, B로 하여도 좋다. 이러한 색 요소를 사용함으로써, 또 실물에 가까운 표시를 할 수 있다. 또는 이러한 색 요소를 사용함으로써, 소비전력을 저감할 수 있다. 또한, 다른 예로서는 1개의 색 요소에 관해서, 복수의 영역을 사용하여 밝기를 제어하는 경우는 그 영역 1개분을 1화소로 하여도 좋다. 따라서, 일례로서, 면적 계조를 하는 경우 또는 부화소(서브화소)를 갖고 있는 경우, 하나의 색 요소에 관하여, 밝기를 제어하는 영역이 복수 있고, 그 전체로 계조를 표현하는 것이지만, 밝기를 제어하는 영역의 1개분을 1화소로 하여도 좋다. 따라서, 그 경우는 하나의 색 요소는 복수의 화소로 구성되게 된다. 또는 밝기를 제어 하는 영역이 1개의 색 요소 중에 복수 있어도, 이들을 정리하여, 1개의 색 요소를 1화소로 하여도 좋다. 따라서, 이 경우는 1개의 색 요소는 하나 화소로 구성되게 된다. 또한, 1개의 색 요소에 관해서, 복수의 영역을 사용하여 밝기를 제어하는 경우, 화소에 의해서, 표시에 기여하는 영역의 크기가 다른 경우가 있다. 또한, 하나의 색 요소에 관하여 복수 있는 밝기를 제어하는 영역에서, 각각에 공급하는 신호를 약간 다르도록 하여, 시야각을 확대하도록 하여도 좋다. 요컨대, 1개의 색 요소에 관해서, 복수개 있는 영역이 각각 갖는 화소전극의 전위가 각각 달라도 좋다. 그 결과, 액정분자에 가해지는 전압이 각 화소전극에 따라서 각각 다르다. 따라서, 시야각을 넓힐 수 있다.
또, 1화소(3색분)라고 기재하는 경우는 R과 G와 B의 3화소분을 1화소라고 생각하는 경우로 한다. 1화소(일색분)라고 기재하는 경우는 1개의 색 요소에 이어, 복수의 영역이 있는 경우, 이들을 정리하여 1화소라고 생각하는 경우로 한다.
또, 본 서류에 있어서, 화소는 매트릭스형으로 배치(배열)되어 있는 경우가 있다. 여기에서, 화소가 매트릭스에 배치(배열)되어 있다는 것은 세로방향 또는 가로방향에서, 화소가 직선상에 나란히 배치되어 있는 경우나, 들쭉날쭉한 선상에 배치되어 있는 경우를 포함한다. 따라서, 예를 들면 3색의 색 요소(예를 들면 RGB)로 풀컬러표시를 하는 경우에, 스트라이프 배치되어 있는 경우나, 3의 색 요소의 도트가 델타 배치되어 있는 경우도 포함한다. 또, 베이어 배치되어 있는 경우도 포함한다. 또, 색 요소는 3색에 한정되지 않고, 그 이상이어도 좋고, 예를 들면, RGBW(W는 백)나, RGB에 옐로우, 시안, 마젠타 등을 일색 이상 추가한 것 등이 있다. 또한, 색 요소의 도트마다 그 표시영역의 크기가 달라도 좋다. 이것에 의해, 저소비전력화, 또는 표시소자의 장수명화를 도모할 수 있다.
또, 본 서류에 있어서, 화소에 능동소자를 갖는 액티브 매트릭스 방식, 또는 화소에 능동소자를 갖지 않는 패시브 매트릭스 방식을 사용할 수 있다.
액티브 매트릭스 방식에서는 능동소자(액티브 소자, 비선형소자)로서, 트랜지스터뿐만 아니라, 여러 가지의 능동소자(액티브 소자, 비선형소자)를 사용할 수 있다. 예를 들면, MIM(Metal Insulator Metal)이나 TFD(Thin Film Diode) 등을 사용하는 것도 가능하다. 이들의 소자는 제조공정이 적기 때문에, 제조비용의 저감, 또는 수율의 향상을 도모할 수 있다. 또, 소자의 사이즈가 작기 때문에, 개구율을 향상시킬 수 있고, 저소비전력화나 고휘도화를 도모할 수 있다.
또, 액티브 매트릭스 방식 이외의 것으로서, 능동소자(액티브 소자, 비선형소자)를 사용하지 않는 패시브 매트릭스형을 사용하는 것도 가능하다. 능동소자(액티브 소자, 비선형소자)를 사용하지 않기 때문에, 제조공정이 적고, 제조비용의 저감, 또는 수율의 향상을 도모할 수 있다. 또한, 능동소자(액티브 소자, 비선형소자)를 사용하지 않기 때문에, 개구율을 향상시킬 수 있고, 저소비전력화나 고휘도화를 도모할 수 있다.
또, 트랜지스터는 게이트와, 드레인과, 소스를 포함하는 적어도 3의 단자를 갖는 소자로, 드레인영역과 소스영역의 사이에 채널 형성영역을 갖고 있고, 드레인영역과 채널 형성영역과 소스영역을 통해서 전류를 흘릴 수 있다. 여기에서, 소스와 드레인은 트랜지스터의 구조나 동작 조건 등에 의해서 변하기 때문에, 어느 것 이 소스 또는 드레인인지를 한정하는 것이 곤란하다. 그래서, 본 서류에서는 소스 및 드레인으로서 기능하는 영역을, 소스 또는 드레인이라고 부르지 않는 경우가 있다. 그 경우, 일례로서는 각각을 제 1 단자, 제 2 단자로 표기하는 경우가 있다. 또는 각각을 제 1 전극, 제 2 전극으로 표기하는 경우가 있다. 또는 소스영역, 드레인영역으로 표기하는 경우가 있다.
또, 트랜지스터는 베이스와 이미터와 컬렉터를 포함하는 적어도 3의 단자를 갖는 소자이어도 좋다. 이 경우도 마찬가지로, 이미터와 컬렉터를, 제 1 단자, 제 2 단자로 표기하는 경우가 있다.
또, 게이트는 게이트 전극과 게이트 배선(게이트선, 게이트 신호선, 주사선, 주사 신호선 등이라고도 함)을 포함한 전체, 또는 이들의 일부를 말한다. 게이트 전극은 채널 형성영역을 형성하는 반도체와, 게이트 절연막을 통해서 오버랩되어 있는 부분의 도전막을 말한다. 또, 게이트 전극의 일부는 LDD(Lightly Doped Drain)영역, 소스영역 또는 드레인영역과, 게이트 절연막을 통해서 오버랩되어 있는 경우도 있다. 게이트 배선은 각 트랜지스터의 게이트 전극의 사이를 접속하기 위한 배선, 각 화소가 갖는 게이트 전극의 사이를 접속하기 위한 배선, 또는 게이트 전극과 다른 배선을 접속하기 위한 배선을 말한다.
단, 게이트 전극으로서도 기능하고, 게이트 배선으로서도 기능하는 부분(영역, 도전막, 배선 등)도 존재한다. 그와 같은 부분(영역, 도전막, 배선 등)은 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다. 요컨대, 게이트 전극과 게이트 배선을 명확히 구별할 수 없는 영역도 존재한다. 예를 들면, 연신 하여 배치되어 있는 게이트 배선의 일부와 채널 형성영역이 오버랩되어 있는 경우, 그 부분(영역, 도전막, 배선 등)은 게이트 배선으로서 기능하고 있지만, 게이트 전극으로서도 기능하게 된다. 따라서, 그와 같은 부분(영역, 도전막, 배선 등)은 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다.
또, 게이트 전극과 같은 재료로 형성되고, 게이트 전극과 같은 아일랜드(island)를 형성하여 연결되는 부분(영역, 도전막, 배선 등)도, 게이트 전극이라고 불러도 좋다. 마찬가지로, 게이트 배선과 같은 재료로 형성되고, 게이트 배선과 같은 아일랜드를 형성하여 연결되는 부분(영역, 도전막, 배선 등)도, 게이트 배선이라고 불러도 좋다. 이러한 부분(영역, 도전막, 배선 등)은 엄밀한 의미에서는 채널 형성영역과 오버랩되지 않은 경우, 또는 다른 게이트 전극과 접속시키는 기능을 갖지 않은 경우가 있다. 그러나, 게이트 전극 또는 게이트 배선과 같은 재료로 형성되고, 게이트 전극 또는 게이트 배선과 같은 아일랜드를 형성하여 연결되는 부분(영역, 도전막, 배선 등)이 있다. 따라서, 그와 같은 부분(영역, 도전막, 배선 등)도 게이트 전극 또는 게이트 배선이라고 불러도 좋다.
또, 예를 들면, 멀티게이트의 트랜지스터에 있어서, 1개의 게이트 전극과, 다른 게이트 전극은 게이트 전극과 같은 재료로 형성된 도전막으로 접속되는 경우가 많다. 그와 같은 부분(영역, 도전막, 배선 등)은 게이트 전극과 게이트 전극을 접속시키기 위한 부분(영역, 도전막, 배선 등)이기 때문에, 게이트 배선이라고 불러도 좋지만, 멀티게이트의 트랜지스터를 1개의 트랜지스터로 볼 수도 있기 때문에, 게이트 전극이라고 불러도 좋다. 요컨대, 게이트 전극 또는 게이트 배선과 같 은 재료로 형성되고, 게이트 전극 또는 게이트 배선과 같은 아일랜드를 형성하여 연결되는 부분(영역, 도전막, 배선 등)은 게이트 전극이나 게이트 배선이라고 불러도 좋다. 또, 예를 들면, 게이트 전극과 게이트 배선을 접속시키고 있는 부분의 도전막으로, 게이트 전극 또는 게이트 배선과는 다른 재료로 형성된 도전막도, 게이트 전극이라고 불러도 좋고, 게이트 배선이라고 불러도 좋다.
또, 게이트단자는 게이트 전극의 부분(영역, 도전막, 배선 등) 또는 게이트 전극과 전기적으로 접속되어 있는 부분(영역, 도전막, 배선 등)에 관해서, 그 일부분을 말한다.
또, 어떤 배선을 게이트 배선, 게이트선, 게이트 신호선, 주사선, 주사 신호선 등으로 부르는 경우, 배선에 트랜지스터의 게이트가 접속되지 않은 경우도 있다. 이 경우, 게이트 배선, 게이트선, 게이트 신호선, 주사선, 주사 신호선은 트랜지스터의 게이트와 같은 층으로 형성된 배선, 트랜지스터의 게이트와 같은 재료로 형성된 배선 또는 트랜지스터의 게이트와 동시에 성막된 배선을 뜻하고 있는 경우가 있다. 예로서는 유지 용량용 배선, 전원선, 기준전위 공급 배선 등이 있다.
또, 소스는 소스영역과 소스전극과 소스 배선(소스선, 소스 신호선, 데이터선, 데이터 신호선 등이라고도 함)을 포함한 전체, 또는 이들의 일부를 말한다. 소스영역은 P형 불순물(붕소나 갈륨 등)이나 N형 불순물(인이나 비소 등)이 많이 포함되는 반도체영역을 말한다. 따라서, 약간만 P형 불순물이나 N형 불순물이 포함되는 영역, 소위, LDD(Lightly Doped Drain)영역은 소스영역에는 포함되지 않는다. 소스전극은 소스영역과는 다른 재료로 형성되고, 소스영역과 전기적으로 접속 되어 배치되어 있는 부분의 도전층을 말한다. 단, 소스전극은 소스영역도 포함하여 소스전극으로 부르는 경우도 있다. 소스 배선은 각 트랜지스터의 소스전극의 사이를 접속하기 위한 배선, 각 화소가 갖는 소스전극의 사이를 접속하기 위한 배선, 또는 소스전극과 다른 배선을 접속하기 위한 배선을 말한다.
그렇지만, 소스전극으로서도 기능하고, 소스 배선으로서도 기능하는 부분(영역, 도전막, 배선 등)도 존재한다. 그와 같은 부분(영역, 도전막, 배선 등)은 소스전극이라고 불러도 좋고, 소스 배선이라고 불러도 좋다. 요컨대, 소스전극과 소스 배선을 명확히 구별할 수 없는 영역도 존재한다. 예를 들면, 연신하여 배치되어 있는 소스 배선의 일부와 소스영역이 오버랩되어 있는 경우, 그 부분(영역, 도전막, 배선 등)은 소스 배선으로서 기능하고 있지만, 소스전극으로서도 기능하게 된다. 따라서, 그와 같은 부분(영역, 도전막, 배선 등)은 소스전극이라고 불러도 좋고, 소스 배선이라고 불러도 좋다.
또, 소스전극과 같은 재료로 형성되고, 소스전극과 같은 아일랜드를 형성하여 연결되는 부분(영역, 도전막, 배선 등)이나, 소스전극과 소스전극을 접속하는 부분(영역, 도전막, 배선 등)도, 소스전극이라고 불러도 좋다. 또, 소스영역과 오버랩되어 있는 부분도, 소스전극이라고 불러도 좋다. 마찬가지로, 소스 배선과 같은 재료로 형성되고, 소스 배선과 같은 아일랜드를 형성하여 연결되는 영역도, 소스 배선이라고 불러도 좋다. 이러한 부분(영역, 도전막, 배선 등)은 엄밀한 의미에서는 다른 소스전극과 접속시키는 기능을 갖지 않은 경우가 있다. 그러나, 소스전극 또는 소스 배선과 같은 재료로 형성되고, 소스전극 또는 소스 배선과 연결되 는 부분(영역, 도전막, 배선 등)이 있다. 따라서, 그와 같은 부분(영역, 도전막, 배선 등)도 소스전극 또는 소스 배선이라고 불러도 좋다.
또, 예를 들면, 소스전극과 소스 배선을 접속시키고 있는 부분의 도전막으로, 소스전극 또는 소스 배선과는 다른 재료로 형성된 도전막도, 소스전극으로 불러도 좋고, 소스 배선이라고 불러도 좋다.
또, 소스단자는 소스영역이나, 소스전극이나, 소스전극과 전기적으로 접속되어 있는 부분(영역, 도전막, 배선 등)을 말한다.
또, 어떤 배선을 소스 배선, 소스선, 소스 신호선, 데이터선, 데이터 신호선 등으로 부르는 경우, 배선에 트랜지스터의 소스(드레인)가 접속되지 않은 경우도 있다. 이 경우, 소스 배선, 소스선, 소스 신호선, 데이터선, 데이터 신호선은 트랜지스터의 소스(드레인)와 같은 층으로 형성된 배선, 트랜지스터의 소스(드레인)와 같은 재료로 형성된 배선 또는 트랜지스터의 소스(드레인)와 동시에 성막된 배선을 뜻하고 있는 경우가 있다. 예로서는 유지 용량용 배선, 전원선, 기준전위 공급 배선 등이 있다.
또, 드레인에 관해서는 소스와 같다.
또, 반도체장치란 반도체소자(트랜지스터, 다이오드, 사이리스터 등)를 포함하는 회로를 갖는 장치를 말한다. 또, 반도체 특성을 이용하는 것으로 기능할 수 있는 장치 전반을 반도체장치라고 불러도 좋다. 또는 반도체재료를 갖는 장치를 반도체장치라고 한다.
또, 표시소자는 광학변조소자, 액정소자, 발광소자, EL소자(유기 EL소자, 무 기 EL소자 또는 유기물 및 무기물을 포함하는 EL소자), 전자방출소자, 전기영동소자, 방전소자, 광반사소자, 광회절소자, 디지털 마이크로미러 디바이스(DMD), 등을 말한다. 단, 이것에 한정되지 않는다.
또, 표시장치는 표시소자를 갖는 장치를 말한다. 또, 표시장치는 표시소자를 포함하는 복수의 화소를 포함하고 있어도 좋다. 또, 표시장치는 복수의 화소를 구동시키는 주변 구동회로를 포함하고 있어도 좋다. 또, 복수의 화소를 구동시키는 주변 구동회로는 복수의 화소와 동일 기판상에 형성되어도 좋다. 또, 표시장치는 와이어 본딩이나 범프 등에 의해서 기판상에 배치된 주변 구동회로, 소위, 칩 온 글래스(COG)로 접속된 IC 칩, 또는 TAB 등으로 접속된 IC 칩을 포함하고 있어도 좋다. 또, 표시장치는 IC 칩, 저항소자, 용량소자, 인덕터, 트랜지스터 등이 장착된 플렉시블프린트회로(FPC)를 포함하여도 좋다. 또, 표시장치는 플렉시블프린트회로(FPC) 등을 통해서 접속되고, IC 칩, 저항소자, 용량소자, 인덕터, 트랜지스터 등이 장착된 프린트 배선기반(PWB)을 포함하고 있어도 좋다. 또, 표시장치는 편광판 또는 위상차판 등의 광학시트를 포함하고 있어도 좋다. 또, 표시장치는 조명장치, 케이스, 음성입출력장치, 광센서 등을 포함하고 있어도 좋다. 여기에서, 백라이트 유닛같은 조명장치는 도광판, 프리즘시트, 확산시트, 반사시트, 광원(LED, 냉음극관 등), 냉각장치(수냉식, 공냉식) 등을 포함하고 있어도 좋다.
또, 조명장치는 백라이트 유닛, 도광판, 프리즘시트, 확산시트, 반사시트, 광원(LED, 냉음극관, 열음극관 등), 냉각장치 등을 갖고 있는 장치를 말한다.
또, 발광장치는 발광소자 등을 갖고 있는 장치를 말한다. 표시소자로서 발 광소자를 갖고 있는 경우는 발광장치는 표시장치의 구체적인 예의 하나이다.
또, 반사장치는 광반사소자, 광회절소자, 광반사전극 등을 갖고 있는 장치를 말한다.
또, 액정표시장치는 액정소자를 갖고 있는 표시장치를 말한다. 액정표시장치에는 직시형, 투사형, 투과형, 반사형, 반투과형 등이 있다.
또, 구동장치는 반도체소자, 전기회로, 전자회로를 갖는 장치를 말한다. 예를 들면, 소스 신호선으로부터 화소 내에 대한 신호의 입력을 제어하는 트랜지스터(선택용 트랜지스터, 스위칭용 트랜지스터 등으로 부르는 경우가 있음), 화소전극에 전압 또는 전류를 공급하는 트랜지스터, 발광소자에 전압 또는 전류를 공급하는 트랜지스터 등은 구동장치의 일례이다. 또, 게이트 신호선에 신호를 공급하는 회로(게이트 드라이버, 게이트선 구동회로 등으로 부르는 경우가 있음), 소스 신호선에 신호를 공급하는 회로(소스 드라이버, 소스선 구동회로 등으로 부르는 경우가 있음) 등은 구동장치의 일례이다.
또, 표시장치, 반도체장치, 조명장치, 냉각장치, 발광장치, 반사장치, 구동장치 등은 서로 중복하여 갖고 있는 경우가 있다. 예를 들면, 표시장치가 반도체장치 및 발광장치를 갖고 있는 경우가 있다. 또는 반도체장치가 표시장치 및 구동장치를 갖고 있는 경우가 있다.
또, 본 서류에 있어서, A의 위에 B가 형성되어 있다거나 또는 A상에 B가 형성되어 있다고 기재하는 경우는 A의 위에 B가 직접 접하여 형성되어 있는 것에 한정되지 않는다. 직접 접하지 않은 경우, 요컨대, A와 B의 사이에 다른 대상물이 개재되는 경우도 포함하기로 한다. 여기에서, A, B는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)이라고 한다.
따라서 예를 들면, 층 A의 위에(또는 층 A상에), 층 B가 형성되어 있다고 기재되어 있는 경우는 층 A의 위에 직접 접하여 층 B가 형성되어 있는 경우와, 층 A의 위에 직접 접하여 다른 층(예를 들면 층 C나 층 D 등)이 형성되어 있고, 그 위에 직접 접하여 층 B가 형성되어 있는 경우를 포함하기로 한다. 또, 다른 층(예를 들면 층 C나 층 D 등)은 단층이어도 좋고, 복층이어도 좋다.
또, A의 위쪽에 B가 형성되어 있다고 기재되어 있는 경우에 관해서도 마찬가지로, A의 위에 B가 직접 접하고 있는 것에 한정되지 않고, A와 B의 사이에 다른 대상물이 개재하는 경우도 포함하기로 한다. 따라서 예를 들면, 층 A의 위쪽에, 층 B가 형성되어 있다고 하는 경우는 층 A의 위에 직접 접하여 층 B가 형성되어 있는 경우와, 층 A의 위에 직접 접하여 다른 층(예를 들면 층 C나 층 D 등)이 형성되어 있고, 그 위에 직접 접하여 층 B가 형성되어 있는 경우를 포함하기로 한다. 또, 다른 층(예를 들면 층 C나 층 D 등)은 단층이어도 좋고, 복층이어도 좋다.
또, A의 위에 B가 직접 접하여 형성되어 있다고 기재하는 경우는 A의 위에 직접 접하여 B가 형성되어 있는 경우를 포함하고, A와 B의 사이에 다른 대상물이 개재하는 경우는 포함하지 않는 것으로 한다.
또, A의 아래에 B가, 또는 A의 아래쪽에 B가, 라는 경우에 관해서도 동일하다.
또, 본 서류에 있어서, 명시적으로 단수로서 기재되어 있는 것에 관해서는 단수인 것이 바람직하다. 단, 이것에 한정되지 않고, 복수인 것도 가능하다. 마찬가지로, 명시적으로 복수로서 기재되어 있는 것에 관해서는 복수인 것이 바람직하다. 단, 이것에 한정되지 않고, 단수인 것도 가능하다.
본 발명의 표시장치는 구동회로에 기억회로를 복수 갖기 때문에, 복수의 라인 기간에 대응하는 비디오 신호의 데이터를 병행하여 유지할 수 있다. 이 때문에, 동일한 데이터를 가지는 라인 기간이 복수 존재하고, 또한 상기 복수의 라인 기간의 사이에 다른 데이터에 대응하는 라인 기간이 존재하고 있었다고 해도, 일치하고 있는 데이터와, 다른 데이터를 따로따로의 기억회로에서 유지할 수 있다. 따라서, 일치하고 있는 데이터가 유지되어 있는 기억회로에서, 상기 복수의 라인 기간이 모두 종료할 때까지 데이터의 재기록을 할 필요가 없다. 즉, 신호선 구동회로에 대한 비디오 신호의 입력과, 신호선 구동회로에서의 비디오 신호의 샘플링과, 샘플링된 비디오 신호의 데이터의 기억회로에 대한 기록을, 상기 복수의 라인 기간을 통해서 1번에 끝낼 수 있다.
따라서, 데이터가 일치하는 복수의 라인 기간이 비연속적으로 존재하는 경우에도, 신호선 구동회로의 소비전력을 효율적으로 억제할 수 있다. 또 신호선 구동회로에 비디오 신호의 입력을 하는 데 필요한 소비전력도 억제할 수 있고, 표시장치 전체의 소비전력을 억제할 수 있다.
또한 본 발명의 표시장치는 구동회로에 기억회로를 복수 갖기 때문에, 데이터가 일치하는 복수의 라인 기간으로 구성되는 그룹이 복수 혼재하는 경우에도, 각 그룹에 대응하는 데이터를, 따로따로의 기억회로에서 유지할 수 있다. 따라서, 데이터가 유지되어 있는 기억회로에서, 상기 데이터에 대응하는 그룹 내의 모든 라인 기간이 종료할 때까지, 상기 데이터의 재기록을 할 필요가 없다. 즉, 신호선 구동회로에 대한 비디오 신호의 입력과, 신호선 구동회로에서의 비디오 신호의 샘플링과, 샘플링된 비디오 신호의 데이터의 기억회로에 대한 기록을, 1의 그룹 내의 모든 라인 기간을 통해서 1번에 끝낼 수 있다.
따라서, 데이터가 일치하는 복수의 라인 기간으로 구성되는 그룹이 복수 혼재하는 경우에도, 신호선 구동회로의 소비전력을 효율적으로 억제할 수 있다. 또 신호선 구동회로에 비디오 신호의 입력을 하는 데 필요한 소비전력도 억제할 수 있고, 표시장치 전체의 소비전력을 억제할 수 있다.
또한 본 발명의 표시장치에서는 메모리 내에 복수의 라인 기간 또는 복수의 프레임 기간에 대응하는 비디오 신호의 데이터를 기억시키는 것으로, 데이터 비교부에서 하나의 라인 기간에 대응하는 비디오 신호의 데이터를, 다른 복수의 라인 기간에 대응하는 비디오 신호의 데이터와 비교할 수 있다. 따라서, 인접하는 라인 기간에 대응하는 데이터뿐만 아니라, 더욱 많은 라인 기간에 대응하는 데이터와의 비교가 가능하게 되기 때문에, 신호선 구동회로의 소비전력을 효율적으로 억제할 수 있다.
이하, 본 발명의 실시형태 및 실시예에 관해서 도면을 참조하면서 설명한다. 단, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자이면 용이하게 이해된다. 따라서, 본 실시형태 및 실시예의 기재내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
도 1에 본 발명의 표시장치의 블록도를 도시한다. 본 발명의 표시장치는 복수의 화소를 갖는 화소부(100)와, 복수의 화소를 라인마다 선택할 수 있는 주사선 구동회로(101)와, 선택된 라인 내 화소에 대한 비디오 신호의 입력을 제어하는 신호선 구동회로(102)를 갖는다. 신호선 구동회로(102)는 시프트 레지스터(103)와, 샘플링회로(104)와, 복수의 기억회로를 적어도 갖는다. 그리고 각 기억회로는 1라인분 화소에 입력되는 데이터를 유지할 수 있는 복수의 기억소자를 갖고 있다.
도 1에서는 복수의 기억회로로서, 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 및 제 4 래치(108)를 사용한 예를 개시하고 있다. 또, 본 발명의 표시장치에 사용되는 래치의 수는 4개에 한정되지 않고, 래치는 2개 또는 3개이어도 좋고, 5개 이상이어도 좋다.
다음에 신호선 구동회로(102)의 동작에 관해서 설명한다. 시프트 레지스터(103)에는 클록 신호 S-CLK와, 스타트 펄스 신호 S-SP가 입력된다. 시프트 레지스터(103)는 이들 클록 신호 S-CLK 및 스타트 펄스 신호 S-SP에 따라서, 펄스가 순차적으로 시프트하는 타이밍 신호를 생성하여, 샘플링회로(104)에 입력한다. 샘플링회로(104)에서는 입력된 타이밍 신호에 따라서, 신호선 구동회로(102)에 입력된 1라인 기간분의 비디오 신호를 샘플링한다. 그리고 각 화소에 대응하는 비디오 신 호를 샘플링하면, 샘플링된 비디오 신호는 그 때마다 하단의 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 또는 제 4 래치(108)의 어느 하나 또는 복수에 입력된다.
또 본 실시형태에서는 1라인 기간을 기다리지 않고, 그 때마다 하단의 기억회로에 샘플링된 비디오 신호를 입력하는 예에 관해서 설명하였지만 본 발명은 이 구성에 한정되지 않는다. 1라인 기간분의 비디오 신호를 모두 샘플링한 후에, 일제히 하단의 기억회로에 샘플링된 비디오 신호를 입력하도록 하여도 좋다.
또한 비디오 신호의 샘플링은 대응하는 화소마다 차례로 행하여도 좋고, 1라인 내 화소를 몇개의 그룹으로 나누어, 각 그룹에 대응하는 화소마다 병행하여 행하여도 좋다.
제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 및 제 4 래치(108)에는 비디오 신호가 갖는 데이터의 기록을 제어하는 기록용 래치 신호 WS1 내지 WS4와, 유지되어 있는 데이터의 판독을 제어하는 판독용 래치 신호 RS1 내지 RS4가 각각 입력된다. 더욱 상세하게 설명하면, 제 1 래치(105)에는 기록용 래치 신호 WS1과, 판독용 래치 신호 RS1이 입력된다. 제 2 래치(106)에는 기록용 래치 신호 WS2와 판독용 래치 신호 RS2가 입력된다. 제 3 래치(107)에는 기록용 래치 신호 WS3과, 판독용 래치 신호 RS3이 입력된다. 제 4 래치(108)에는 기록용 래치 신호 WS4와, 판독용 래치 신호 RS4가 입력된다.
기록용 래치 신호 WS1 내지 WS4에 따라서, 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 또는 제 4 래치(108)에는 샘플링회로(104)로부터 입력된 1라인 기간분의 비디오 신호의 데이터가 기록되어 유지된다. 또한 판독용 래치 신호 RS1 내지 RS4에 따라서, 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 또는 제 4 래치(108)에 유지되어 있는 데이터가 비디오 신호로서 출력된다.
또 도 1에서는 기억회로의 후단에 직접 화소부(100)가 접속되어 있지만, 본 발명은 이 구성에 한정되지 않는다. 화소부(100)의 전단에, 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 또는 제 4 래치(108)로부터 출력된 비디오 신호에 신호 처리를 실시하는 회로를 형성할 수 있다. 신호 처리를 실시하는 회로의 일례로서, 예를 들면 파형을 정형할 수 있는 버퍼, 진폭을 증폭할 수 있는 레벨 시프터, 아날로그 신호로 변환할 수 있는 디지털 아날로그 변환회로 등을 들 수 있다.
그리고, 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 또는 제 4 래치(108)의 어느 1개로부터 화소부(100)에 비디오 신호가 입력되는 것과 병행하여, 샘플링회로(104)는 다음의 라인 기간에 대응하는 비디오 신호를 다시 샘플링할 수 있다. 단 본 발명에서는 다음의 라인 기간에 대응하는 비디오 신호의 데이터와 같은 데이터가 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 또는 제 4 래치(108)의 어느 것에서 이미 유지되어 있는 경우, 샘플링회로(104)에서의 비디오 신호의 샘플링을 정지할 수 있다.
샘플링을 정지하는 경우, 시프트 레지스터(103)에 대한 클록 신호 S-CLK 및 스타트 펄스 신호 S-SP의 펄스의 입력을 정지시키고, 시프트 레지스터(103)에서의 타이밍 신호의 펄스의 생성을 정지시킨다. 또, 타이밍 신호의 펄스의 생성을 정지시키기 위해서, 시프트 레지스터(103)에 대한 클록 신호 S-CLK의 펄스의 입력만을 정지하여도 좋고, 반대로 시프트 레지스터(103)에 대한 스타트 펄스 신호 S-SP의 펄스의 입력만을 정지하여도 좋다. 시프트 레지스터(103)로부터의 타이밍 신호의 펄스의 출력이 정지하는 것으로, 샘플링회로(104)는 비디오 신호의 샘플링을 정지한다. 그리고 판독용 래치 신호 RS1 내지 RS4에 따라서, 다음의 라인 기간에 대응하는 비디오 신호의 데이터와 같은 데이터를, 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 또는 제 4 래치(108)의 어느 하나로부터, 화소부(100)에 비디오 신호로서 입력한다.
다음에, 화소부(100)의 j번째의 라인, j+a번째의 라인, j+b번째의 라인의 화소에 있어서, 입력되는 비디오 신호의 데이터가 같은 경우를 예로 들어, 신호선 구동회로(102)의 구체적인 동작에 관해서 설명한다.
우선 도 2a에 도시하는 바와 같이, j번째의 라인의 화소가 선택된다고 가정한다. 그리고, 선택되는 j번째의 라인의 화소에는 예를 들면 제 1 래치(105)에 유지되어 있는 데이터가 비디오 신호로서 입력된다고 가정한다. 또 제 1 래치(105)에 대한 비디오 신호의 데이터의 기록은, 신호선 구동회로(102) 내에서, 시프트 레지스터(103)가 타이밍 신호를 생성하고, 상기 타이밍 신호의 펄스에 따라서 샘플링회로(104)가 비디오 신호를 샘플링하여, 제 1 래치(105)에 입력한다고 하는 일련의 동작에 의해 행하여진다. 즉 j번째의 라인의 화소에 비디오 신호를 입력하기 위해서, 신호선 구동회로(102)에서는 도 2b에 도시하는 바와 같이 시프트 레지스터(103), 샘플링회로(104) 및 제 1 래치(105)가 구동하게 된다.
다음에, 도 3a에 도시하는 바와 같이, j+a번째의 라인의 화소가 선택된다고 가정한다. 선택되는 j+a번째의 라인의 화소에는 j번째의 라인에 입력된 비디오 신호와 같은 데이터를 갖는 비디오 신호가 입력된다. 따라서, 제 1 래치(105)에 유지되어 있는 데이터를 비디오 신호로서 입력하면 좋다. 또 제 1 래치(105)에 대한 비디오 신호의 데이터의 기록은 j번째의 라인의 화소가 선택되기 전에 이미 완료하였다. 이 때문에, j번째의 라인의 화소의 선택이 종료한 후에도 제 1 래치(105)에서 상기 데이터를 유지하여 두면, j+a번째의 라인의 화소가 선택되기 전에, 제 1 래치(105)에 대한 데이터의 기록을 다시 행할 필요가 없어진다. 따라서, j+a번째의 라인의 화소에 비디오 신호를 입력하기 위해서 신호선 구동회로(102)에서는 도 3b에 도시하는 바와 같이 제 1 래치(105)만 구동시키면 좋다.
다음에 도 4a에 도시하는 바와 같이, j+a번째의 라인의 화소가 선택된 후, j+b번째의 라인의 화소가 선택되기 전에, 다른 데이터에 대응하는 라인 화소가 선택된다고 가정한다. 그리고 선택되는 라인 화소에는 예를 들면 제 3 래치(107)에 유지되어 있는 데이터가 비디오 신호로서 입력되는 것으로 가정한다. 또 제 3 래치(107)에 대한 비디오 신호의 데이터의 기록은 신호선 구동회로(102) 내에서, 시프트 레지스터(103)가 타이밍 신호를 생성하고, 상기 타이밍 신호의 펄스에 따라서 샘플링회로(104)가 비디오 신호를 샘플링하여, 제 3 래치(107)에 입력한다고 하는 일련의 동작에 의해 행하여진다. 즉, 상기 라인 화소에 비디오 신호를 입력하기 위해서, 신호선 구동회로(102)에서는 도 4b에 도시하는 바와 같이 시프트 레지스터(103), 샘플링회로(104) 및 제 3 래치(107)가 구동하게 된다.
또 본 발명에서는 다른 데이터에 대응하는 라인 화소가 선택되는 동안도, 제 1 래치(105)에서, 이미 기록되어 있는 데이터를 계속 유지하는 것이 가능하다. 이 때문에, 다른 데이터에 대응하는 라인의 선택이 종료한 후에도, j+b번째의 라인의 화소가 선택되면, j+b번째의 라인의 화소에, 제 1 래치(105)에 유지되어 있는 데이터를 비디오 신호로서 입력할 수 있다. 따라서, j+b번째의 라인의 화소에 비디오 신호를 입력하기 위해서, 신호선 구동회로(102)에서는 도 3b의 경우와 같이 제 1 래치(105)만 구동시키면 좋다.
다음에, 도 1에 도시한 표시장치를 예로 들어, 시프트 레지스터(103)에 입력되는 클록 신호 S-CLK 및 스타트 펄스 신호 S-SP와, 제 1 래치(105), 제 2 래치(106), 제 3 래치(107) 및 제 4 래치(108)에 각각 입력되는 기록용 래치 신호 WS1 내지 WS4 및 판독용 래치 신호 RS1 내지 RS4와, 샘플링회로(104)로부터 출력되는 비디오 신호의 데이터(DATA1이라고 기재함)와, 화소부(100)에 입력되는 비디오 신호의 데이터(DATA2라고 기재함)의, 타이밍 차트의 일례를 도 5에 도시한다. 단 도 5에서는 1라인 기간을 기다리지 않고, 각 화소에 대응하는 비디오 신호를 샘플링회로(104)에서 샘플링하면, 그 때마다 하단의 기억회로에 샘플링된 비디오 신호를 입력하는 경우를 예시한다.
도 5에 도시하는 바와 같이, 최초에 출현하는 라인 기간에서, 샘플링회로(104)로부터 『A』로 표기된 데이터를 갖는 비디오 신호가 출력된다. 제 1 래치(105)에는 기록용 래치 신호 WS1의 펄스에 따라서, 샘플링회로(104)로부터 출력된 『A』의 데이터를 갖는 비디오 신호가 기록된다. 또, 이 때, 다른 래치회로에서도 기록용 래치 신호에 의해서 기록이 가능한 상태로 하여도 좋다. 이와 같이 하는 것으로 『A』의 데이터를 복수의 래치회로에 병행하여 기록할 수 있다.
다음에 출현하는 라인 기간에서는 샘플링회로(104)로부터 『B』로 표기된 데이터를 갖는 비디오 신호가 출력된다. 제 2 래치(106)에는 기록용 래치 신호 WS2의 펄스에 따라서, 샘플링회로(104)로부터 출력된 『B』의 데이터를 갖는 비디오 신호가 기록된다. 한편, 화소부(100)에는 판독용 래치 신호 RS1의 펄스에 따라서, 제 1 래치(105)로부터 『A』의 데이터를 갖는 비디오 신호가 입력된다.
다음에 출현하는 라인 기간에서는 샘플링회로(104)로부터 『C』로 표기된 데이터를 갖는 비디오 신호가 출력된다. 제 3 래치(107)에는 기록용 래치 신호 WS3의 펄스에 따라서, 샘플링회로(104)로부터 출력된 『C』의 데이터를 갖는 비디오 신호가 기록된다. 한편, 화소부(100)에는 판독용 래치 신호 RS2의 펄스에 따라서, 제 2 래치(106)로부터 『B』의 데이터를 갖는 비디오 신호가 입력된다.
다음에 출현하는 라인 기간에서는 샘플링회로(104)로부터 『D』로 표기된 데이터를 갖는 비디오 신호가 출력된다. 제 4 래치(108)에는 기록용 래치 신호 WS4의 펄스에 따라서, 샘플링회로(104)로부터 출력된 『D』의 데이터를 갖는 비디오 신호가 기록된다. 한편, 화소부(100)에는 판독용 래치 신호 RS3의 펄스에 따라서, 제 3 래치(107)로부터 『C』의 데이터를 갖는 비디오 신호가 입력된다.
다음에 출현하는 라인 기간에서는 클록 신호 S-CLK의 펄스와 스타트 펄스 신호 S-SP의 펄스 중, 어느 한쪽 또는 양쪽의 시프트 레지스터(103)에 대한 입력이 정지한다. 따라서 시프트 레지스터(103)에서의 타이밍 신호의 생성이 정지하기 때문에, 샘플링회로(104)로부터의 비디오 신호의 출력의 갱신이 정지한다. 그리고 화소부(100)에는 판독용 래치 신호 RS4의 펄스에 따라서, 제 4 래치(108)로부터 『D』의 데이터를 갖는 비디오 신호가 입력된다.
다음에 출현하는 라인 기간에서는 전라인 기간부터 계속해서, 클록 신호 S-CLK의 펄스와 스타트 펄스 신호 S-SP의 펄스 중, 어느 한쪽 또는 양쪽의 시프트 레지스터(103)에 대한 입력이 정지한다. 따라서 시프트 레지스터(103)에서의 타이밍 신호의 생성이 정지하기 때문에, 샘플링회로(104)로부터의 비디오 신호의 출력의 갱신이 정지한다. 그리고 화소부(100)에는 판독용 래치 신호 RS1의 펄스에 따라서, 제 1 래치(105)로부터 『A』의 데이터를 갖는 비디오 신호가 입력된다.
다음에 출현하는 라인 기간에서는 전(前)라인 기간부터 계속해서, 클록 신호 S-CLK의 펄스와 스타트 펄스 신호 S-SP의 펄스 중, 어느 한쪽 또는 양쪽의 시프트 레지스터(103)에 대한 입력이 정지한다. 따라서 시프트 레지스터(103)에서의 타이밍 신호의 생성이 정지하기 때문에, 샘플링회로(104)로부터의 비디오 신호의 출력 의 갱신이 정지한다. 그리고 화소부(100)에는 판독용 래치 신호 RS2의 펄스에 따라서, 제 2 래치(106)로부터 『B』의 데이터를 갖는 비디오 신호가 입력된다.
다음에 출현하는 라인 기간에서는 클록 신호 S-CLK의 펄스 및 스타트 펄스 신호 S-SP의 펄스의, 시프트 레지스터(103)에 대한 입력이 재개한다. 따라서 시프트 레지스터(103)에서의 타이밍 신호의 생성도 재개되기 때문에, 샘플링회로(104)로부터 『E』로 표기된 데이터를 갖는 비디오 신호가 출력된다. 제 3 래치(107)에는 기록용 래치 신호 WS3의 펄스에 따라서, 샘플링회로(104)로부터 출력된 『E』의 데이터를 갖는 비디오 신호가 기록된다. 한편 화소부(100)에는 판독용 래치 신호 RS1의 펄스에 따라서, 제 1 래치(105)로부터 『A』의 데이터를 갖는 비디오 신호가 입력된다.
다음에 출현하는 라인 기간에서는 클록 신호 S-CLK의 펄스와 스타트 펄스 신호 S-SP의 펄스 중, 어느 한쪽 또는 양쪽의 시프트 레지스터(103)에 대한 입력이 정지한다. 따라서 시프트 레지스터(103)에서의 타이밍 신호의 생성이 정지하기 때문에, 샘플링회로(104)로부터의 비디오 신호의 출력의 갱신이 정지한다. 그리고 화소부(100)에는 판독용 래치 신호 RS3의 펄스에 따라서, 제 3 래치(107)로부터 『E』의 데이터를 갖는 비디오 신호가 입력된다.
또 도 5에서는 기억회로에 비디오 신호의 데이터를 기록한 후, 다음 이후의 라인 기간에서 상기 기록한 데이터를 비디오 신호로서 화소부(100)에 입력하고 있지만, 본 발명은 이 구성에 한정되지 않는다. 기억회로에 비디오 신호의 데이터를 기록과 병행하여, 상기 기록한 데이터를 비디오 신호로서 화소부(100)에 입력하여도 좋다.
또한 도 5에서는 1라인 기간을 기다리지 않고, 각 화소에 대응하는 비디오 신호를 샘플링회로(104)에서 샘플링하면, 그 때마다 하단의 기억회로에 샘플링된 비디오 신호를 입력하는 경우를 예시하고 있지만, 본 발명은 이 구성에 한정되지 않는다. 샘플링회로(104)에서 1라인 기간분의 비디오 신호를 모두 샘플링한 후에, 일제히 하단의 기억회로에 샘플링된 비디오 신호를 입력하여도 좋다. 단 이 경우, 1라인 기간 내에서 비디오 신호를 샘플링하는 기간과, 샘플링한 비디오 신호를 출력하는 기간으로 나누어 샘플링회로(104)를 동작시킨다. 그리고 후자의 기간에서만, 기억회로에 대한 샘플링된 비디오 신호의 기록을 하도록 한다.
본 발명의 표시장치는 신호선 구동회로(102)에 기억회로를 복수 갖기 때문에, 복수의 라인 기간에 대응하는 비디오 신호의 데이터를 병행하여 유지할 수 있다. 이 때문에, 예를 들면 도 5에서 도시한 바와 같이, 『A』의 데이터의 기록에 대응하는 2번째, 6번째, 8번째의 라인 기간의 사이에, 다른 데이터의 기록에 대응하는 라인 기간이 존재하였다고 해도, 『A』의 데이터와, 다른 데이터를 따로따로의 기억회로에서 유지할 수 있다. 따라서, 일치하고 있는 『A』의 데이터가 유지되어 있는 기억회로(도 5에서는 제 1 래치(105)로 함)에서, 2번째, 6번째, 8번째의 라인 기간이 모두 종료할 때까지 데이터의 재기록을 할 필요가 없다. 즉, 신호선 구동회로(102)에 대한 비디오 신호의 입력과, 신호선 구동회로(102)에서의 비디오 신호의 샘플링과, 샘플링된 비디오 신호의 『A』의 데이터의 기억회로에 대한 기록 을, 2번째, 6번째, 8번째의 라인 기간을 통해서 1번에 끝낼 수 있다.
따라서 본 발명에서는 데이터가 일치하는 복수의 라인 기간이 비연속적으로 존재하는 경우에도, 신호선 구동회로(102)의 소비전력을 효율적으로 억제할 수 있다. 또 신호선 구동회로(102)에 비디오 신호의 입력을 하는 데 필요한 소비전력도 억제할 수 있고, 표시장치 전체의 소비전력을 억제할 수 있다.
또한 본 발명의 표시장치는 구동회로에 기억회로를 복수 갖기 때문에, 『A』의 데이터에 대응하는 2번째, 6번째, 8번째의 라인 기간으로 구성되는 그룹, 『B』의 데이터에 대응하는 3째, 7째, 10째의 라인 기간으로 구성되는 그룹과 같이, 데이터가 일치하는 복수의 라인 기간으로 구성되는 그룹이 복수 혼재하는 경우에도, 각 그룹에 대응하는 데이터를, 따로따로의 기억회로에서 유지할 수 있다. 따라서, 각 데이터가 유지되어 있는 기억회로에서, 상기 데이터에 대응하는 그룹 내의 모든 라인 기간이 종료할 때까지, 상기 데이터의 재기록을 할 필요가 없다. 즉, 신호선 구동회로(102)에 대한 비디오 신호의 입력과, 신호선 구동회로(102)에서의 비디오 신호의 샘플링과, 샘플링된 비디오 신호의 데이터의 기억회로에 대한 기록을, 1의 그룹 내의 모든 라인 기간을 통해서 1번에 끝낼 수 있다.
따라서, 데이터가 일치하는 복수의 라인 기간으로 구성되는 그룹이 복수 혼재하는 경우에도, 신호선 구동회로의 소비전력을 효율적으로 억제할 수 있다. 또 신호선 구동회로에 비디오 신호의 입력을 하는 데 필요한 소비전력도 억제할 수 있고, 표시장치 전체의 소비전력을 억제할 수 있다.
또 도 5에서는 『A』의 데이터에 대응하는 복수의 라인 기간으로 구성되는 그룹과, 『B』의 데이터에 대응하는 복수의 라인 기간으로 구성되는 그룹과 같이, 2개의 그룹이 존재하는 경우에 관해서 설명하였지만, 그룹의 수는 2개일 필요는 없다. 기억회로에서의 데이터의 기록을 생략하고자 하는 그룹의 수와, 기억회로에서의 데이터의 기록과 판독의 타이밍에 맞추어, 적절하게 기억회로의 수를 설정한다.
예를 들면 도 5에 도시한 바와 같이, 기억회로에서의 비디오 신호의 데이터의 기록과 판독의 타이밍이 어긋나 있는 경우에 관해서 고찰한다. 이 경우는 하나의 라인에 속하는 전체 화소에 일제히 데이터를 기록하는 선순차 구동이 가능해진다. 또한, 이 경우, 『C』의 데이터에 대응한 라인 기간과, 『D』의 데이터에 대응한 라인 기간과 같이, 다른 라인 기간이란 데이터가 일치하지 않는 라인 기간이 복수 연속으로 출현하면, 일치한 데이터를 기록한 기억회로 외에, 일치하지 않는 데이터를 기록하는 기억회로가 필요하게 된다. 따라서, 상기 그룹의 수에 1을 더한 수의 기억회로를 신호선 구동회로에 설치하는 것이 바람직하다.
또한 예를 들면 도 5와는 달리, 기억회로에 비디오 신호의 데이터를 기록하지 않고, 샘플링회로에서 직접, 비디오 신호로서 화소부(100)에 입력하는 것이 가능한 구성이어도 좋다. 이 경우는 화소마다 순차, 신호를 기록하는 점순차 구동이 가능해진다. 이 때, 신호선 구동회로(102)에는 일치하지 않는 데이터를 기록한 기억회로는 반드시 구비되어 있지 않아도 좋고, 일치하는 데이터를 기록하는 기억회로가 구비되어 있으면 좋다. 따라서, 이 경우는 상기 그룹의 수와 같은 수의 기억회로를 신호선 구동회로(102)에 설치하는 것이 바람직하다.
또, 신호선 구동회로(102)는 도 5와는 달리, 기억회로에 비디오 신호의 데이 터를 기록하는 것과 병행하여, 상기 기록한 데이터를 비디오 신호로서 화소부(100)에 입력하도록 제어되어도 좋다. 이 경우는 하나의 라인 기간 내에서 기억회로에서의 데이터의 기록과 판독 양쪽을 행할 수 있다. 이와 같이 하는 것으로, 신호선 구동회로(102)는 선순차 구동을 할 수 있는 구성에서도, 점순차 구동을 실현하는 것이 가능해진다.
또, 기억회로의 수가 많으면, 기억회로에 대한 데이터의 기록의 회수를 더욱 많이 생략할 수 있어, 신호선 구동회로의 소비전력 저감으로 이어진다. 또한, 반대로 기억회로의 수를 억제하는 것으로, 기판에 차지하는 신호선 구동회로의 면적의 비율을 억제할 수 있다.
또한 본 실시형태에서는 신호선 구동회로와 주사선 구동회로를 1개씩 갖는 표시장치에 관해서 개시하였지만, 본 발명은 이 구성에 한정되지 않는다. 신호선 구동회로를 2개 이상 설치하여도 좋고, 주사선 구동회로를 2개 이상 설치하여도 좋다.
신호선 구동회로를 복수 설치한 경우는 비디오 신호의 샘플링을 복수의 신호선 구동회로에서 차례로 할 수 있기 때문에, 신호선 구동회로의 구동 주파수를 저감할 수 있고, 소비전력도 저감할 수 있다. 주사선 구동회로를 복수 설치한 경우는 복수의 라인을 동시에 선택하여, 데이터를 병행하여 기록할 수 있기 때문에, 1라인 기간을 길게 할 수 있다. 따라서, 신호선 구동회로의 구동 주파수를 저감할 수 있기 때문에, 소비전력도 저감할 수 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 2)
도 6에, 본 발명의 표시장치의 블록도를 도시한다. 도 6에 도시하는 표시장치는 도 1에 도시한 표시장치에 첨가하여, 비디오 신호를 기억하기 위한 메모리와, 상기 메모리에 기억된 비디오 신호를 대응하는 라인 기간끼리로 비교하는 데이터 비교부(110)를 갖는다. 도 6에서는 비디오 신호를 기억하기 위한 메모리로서, RAM(111; Random Access Memory)과 RAM(112)을 사용하는 예를 도시한다. RAM(111)과 RAM(112)에는 SDRAM(Synchronous Dynamic Random Access Memory), DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 각종 RAM을 사용할 수 있다.
또한 본 발명의 표시장치는 도 6에 도시하는 바와 같이 제어회로(113)와 데이터 포맷회로(114)를 갖고 있어도 좋다. 제어회로(113)에는 수평방향의 동기를 취하는 수평 동기 신호 Hsync나, 수직방향의 동기를 취하는 수직 동기 신호 Vsync 등의, 화소부(100)에서 화면을 재구성하기 위해서 사용되는 신호와, 클록 신호 CLK가 입력된다. 제어회로(113)는 입력된 상기 신호를 사용하여, 신호선 구동회로(102)의 동작을 제어하기 위한 클록 신호 S-CLK 및 스타트 펄스 신호 S-SP, 주사선 구동회로(101)의 동작을 제어하기 위한 클록 신호 G-CLK 및 스타트 펄스 신호 G-SP를 생성할 수 있다.
데이터 포맷회로(114)는 입력된 화상 데이터를 사용하여, 제어회로(113)로부터의 신호에 따라서, 화소부(100), 주사선 구동회로(101) 및 신호선 구동회로(102)의 사양에 맞는 비디오 신호를 생성할 수 있다.
데이터 포맷회로(114)로부터 출력된 비디오 신호는 RAM(111) 또는 RAM(112)에 기억된다. 본 실시형태에서는 RAM(111)과 RAM(112)에, 각각 1프레임 기간에 대응하는 비디오 신호를 기억시키는 경우에 관해서 설명하지만, 본 발명은 이 구성에 한정되지 않는다. RAM(111)과 RAM(112)의 각각에, 1프레임 기간보다도 긴 기간에 대응하는 비디오 신호를 기억시켜도 좋고, 1프레임 기간보다도 짧은 복수의 라인 기간에 대응하는 비디오 신호를 기억시켜도 좋다.
또한 본 실시형태에서는 메모리로서 2개의 RAM을 사용하고 있는 예를 개시하고 있지만, 본 발명에서는 메모리의 수는 2개에 한정되지 않는다. 예를 들면 3개 이상의 메모리에 비디오 신호를 기억시켜도 좋고, 1개의 메모리에 비디오 신호를 기억시켜도 좋다. 단 메모리가 복수 있는 경우, 메모리에 대한 비디오 신호의 기록과, 메모리로부터의 비디오 신호의 판독을 병행하여 할 수도 있기 때문에, 데이터 비교부(110)의 구동속도를 더욱 높일 수 있다. 이 때문에, 더욱 많은 데이터의 비교가 가능해져, 소비전력을 더욱 효율 좋게 억제하는 것이 가능해진다.
RAM(111)과 RAM(112)에 기억되어 있는 비디오 신호에는 어떤 라인 기간에 대응하는 것인가 하는 정보가 데이터 포맷회로(114)에서 부가되어 있다. 데이터 비교부(110)는 각 라인 기간에 대응하는 비디오 신호의 데이터를 RAM(111) 또는 RAM(112)으로부터 판독하여, 비교하여, 비디오 신호의 데이터가 일치하는 복수의 라인 기간을 추출한다. 그리고 데이터 비교부(110)는 상기 복수의 라인 기간 중 최초에 출현하는 라인 기간의 타이밍에 맞추어, 상기 일치하는 데이터가 기억회로의 어느 하나에 기록되도록, 또한 상기 복수의 라인 기간 중 마지막에 출현하는 라인 기간이 종료할 때까지, 기록된 데이터가 기억회로에서 유지되도록, 기록용 래치 신호 WS1 내지 WS4를 생성한다. 또 데이터 비교부(110)는 비디오 신호의 데이터가 일치하는 복수의 라인 기간에서, 기억회로에 기록된 데이터가 비디오 신호로서 화소부(100)에 입력되도록, 판독용 래치 신호 RS1 내지 RS4를 생성한다. 생성된 기록 용 래치 신호 WS1 내지 WS4와, 판독용 래치 신호 RS1 내지 RS4는 데이터 비교부(110)로부터 신호선 구동회로(102) 내의 기억회로에 입력된다.
또한 데이터 비교부(110)는 비디오 신호의 데이터가 일치하는 복수의 라인 기간을 통해서, 다시 말하면 비디오 신호의 데이터가 일치하는 복수의 라인 기간에서, 최초의 라인 기간이 나타나고 나서 최후의 라인 기간이 종료할 때까지, 신호선 구동회로(102)에서의 비디오 신호의 샘플링을 1번에 끝낼 수 있도록, 상기 복수의 라인 기간의 출현하는 타이밍에 따라서, 데이터 비교부(110)에 입력된 스타트 펄스 신호 S-SP, 클록 신호 S-CLK에, 상기 복수의 라인이 기록되는 기간에서 펄스의 출력을 정지시키도록 신호 처리를 실시하고, 신호선 구동회로(102) 내의 시프트 레지스터(103)에 입력한다. 상기 구성에 의해, 샘플링회로(104)에서의 비디오 신호의 샘플링을, 복수의 라인 기간을 통해서 한번만으로 행할 수 있다.
또 데이터 비교부(110)는 비디오 신호의 데이터가 일치하는 복수의 라인 기간을 통해서, 신호선 구동회로(102)에 대한 비디오 신호의 입력을 1번에 끝낼 수 있도록, 상기 복수의 라인 기간의 출현하는 타이밍에 따라서 비디오 신호의 출력을 제어한다.
도 7에, 데이터 비교부(110)의 구체적인 구성을 일례로서 도시한다. 도 7에 도시하는 블록도에서는 데이터 비교부(110)가 콤퍼레이터(115), 어드레스 메모리(116), 연산회로(117), PLL(Phase Locked Loop)회로(118), 신호제어회로(119)를 갖고 있다.
연산회로(117)는 RAM(111) 또는 RAM(112)으로부터 비디오 신호를 판독한다. 예를 들면 j번째의 라인 기간의 비디오 신호와, j+a번째의 라인의 라인 기간의 비디오 신호를 판독하였다고 가정한다. 연산회로(117)는 판독한 이들 비디오 신호의 데이터를 비교하도록, 콤퍼레이터(115)를 제어한다. 그리고, 콤퍼레이터(115)에서의 비교의 결과, 상기 비디오 신호의 데이터가 일치하였다고 하면, 연산회로(117)는 어떤 라인 기간에서 데이터가 일치하였는가 하는 정보를, 어드레스 메모리(116)에 기억시킨다.
연산회로(117)는 데이터를 비교해야만 하는 라인 기간의 수가 많을 수록, 더욱 고속으로 구동시킬 필요가 생긴다. 예를 들면 1개의 라인 기간에 대응하는 데이터를, N개의 라인 기간에 대응하는 데이터와 비교하면, 연산회로(117)의 구동을 제어하는 클록 신호의 주파수는 클록 신호 S-CLK의 주파수의 N배인 것이 바람직하다. 따라서 도 7에 도시하는 데이터 비교부(110)에서는 입력된 클록 신호 S-CLK의 주파수를 PLL 회로(118)에서 N배로 변환하여, 연산회로(117)에 입력한다.
또, 연산회로(117)의 구동을 제어하기 위한 클록 신호를, 별도 제어회로(113)(도시하지 않음)에서 생성하여, 연산회로(117)에 입력하여도 좋다. 이 경우, 연산회로(117)의 구동을 제어하기 위한 클록 신호의 주파수를 제어회로(113)에서 제어하는 것도 가능하기 때문에, PLL 회로(118)를 굳이 설치하지 않아도 좋다.
또한 연산회로(117)는 어드레스 메모리(116)로부터, 어떤 라인 기간에서 데이터가 일치하고 있는지의 정보를 판독한다. 그리고 연산회로(117)는 상기 라인 기간이 출현하는 타이밍에 따라서, 데이터 비교부(110)에 입력된 스타트 펄스 신호 S-SP 및 클록 신호 S-CLK에 신호 처리를 실시하도록, 신호제어회로(119)를 제어한다. 신호 처리가 실시된 스타트 펄스 신호 S-SP 및 클록 신호 S-CLK는 신호제어회로(119)로부터 신호선 구동회로(102)에 입력된다.
또 연산회로(117)는 상기 라인 기간이 출현하는 타이밍에 따라서, 기록용 래치 신호 WS1 내지 WS4와, 판독용 래치 신호 RS1 내지 RS4를 생성하도록, 신호제어회로(119)를 제어한다. 생성된 기록용 래치 신호 WS1 내지 WS4와, 판독용 래치 신호 RS1 내지 RS4는 신호제어회로(119)로부터 신호선 구동회로(102)에 입력된다.
또한 연산회로(117)는 상기 라인 기간이 출현하는 타이밍에 따라서, 신호제어회로(119)로부터 신호선 구동회로(102)에 대한 비디오 신호의 입력을 제어한다. 예를 들면 도 7에 도시하는 바와 같이, j번째의 라인 기간에서는 j번째의 라인 기간의 비디오 신호와, j+p번째의 라인의 라인 기간의 비디오 신호가 연산회로(117)에 입력되어, 데이터의 비교가 행하여진다. 그리고 연산회로(117)는 비교의 결과에 관계없이, j번째의 라인 기간의 비디오 신호가 신호선 구동회로(102)에 출력되도록, 신호제어회로(119)를 제어한다. 다음에 도 21에 도시하는 바와 같이, j번째의 라인 기간의 비디오 신호의 데이터와, j+p번째의 라인의 라인 기간의 비디오 신호의 데이터가 일치하는 경우, 연산회로(117)는 j+p번째의 라인 기간에서, 비디오 신호의 신호선 구동회로(102)에 대한 출력을 정지한다. 반대로 j번째의 라인 기간의 비디오 신호의 데이터와, j+p번째의 라인의 라인 기간의 비디오 신호의 데이터가 일치하지 않는 경우, 연산회로(117)는 j+p번째의 라인 기간의 비디오 신호가 신 호선 구동회로(102)에 출력되도록, 신호제어회로(119)를 제어한다. 또 j+p번째의 라인 기간에서는 j+p번째의 라인 기간의 비디오 신호와, j+q번째의 라인(p<q)의 라인 기간의 비디오 신호가 연산회로(117)에 입력되어, 데이터의 비교가 행하여진다.
또 같은 데이터에 대응하는 복수의 라인 기간의 그룹이 복수 혼재하고, 또한 그 그룹의 수가 기억회로에서 데이터의 유지가 가능한 수보다도 많은 경우가 상정된다. 이 경우, 먼저 기억회로에 데이터가 기록된 그룹을 우선시키고, 나머지의 그룹은 통상대로의 동작, 즉 각 라인 기간에서 기억회로에 있어서 비디오 신호의 데이터의 재기록을 하도록 하여도 좋다. 또는 기억회로에서 먼저 다른 데이터가 기록되어 있었다고 해도, 나중에 다른 그룹에 속하는 라인 기간이 출현하면, 상기 그룹쪽을 우선시키기 위해서 상기 그룹에 대응하는 데이터를 기록하도록 하여도 좋다.
또한 같은 데이터에 대응하는 라인 기간의 수가 많은 그룹을 우선시키도록, 상기 그룹의 데이터를 기억회로에 기록하도록 하여도 좋다. 도 8에, 같은 데이터에 대응하는 복수의 라인 기간의 그룹이 복수 혼재한 경우에, 상기 라인 기간의 수에 따라 상기 그룹에 우선순위를 붙이는 경우의, 데이터 비교부(110)의 구성을 도시한다.
도 8에 도시하는 블록도에서는 데이터 비교부(110)가 콤퍼레이터(115), 어드레스 메모리(116), 연산회로(117), PLL(118; Phase Locked Loop)회로, 신호제어회로(119)에 덧붙여, 카운터(120)를 더욱 갖고 있다. 도 8에 도시한 데이터 비교 부(110)에서는 콤퍼레이터(115)에서의 비교의 결과, 데이터가 일치한 경우에, 일치하였다고 하는 정보를 카운터(120)에 보낸다. 카운터(120)에서, 상기 정보에 근거하여 데이터가 일치하는 라인 기간의 수가 카운트되면, 연산회로(117)는 상기 라인 기간의 수를 참조하여 우선순위를 각 그룹에 붙인다. 그리고, 우선순위가 높은 그룹의 데이터가 우선적으로 기억회로에서 유지되도록, 기록용 래치 신호 WS1 내지 WS4와, 판독용 래치 신호 RS1 내지 RS4를 생성시키도록, 신호제어회로(119)를 제어한다.
또 도 6에 도시한 본 발명의 표시장치에서는 스타트 펄스 신호 S-SP 및 클록 신호 S-CLK의 신호 처리, 기록용 래치 신호 WS1 내지 WS4 및 판독용 래치 신호 RS1 내지 RS4의 생성을, 모두 데이터 비교부(110)에서 행하였지만, 제어회로(113)에서 하도록 행하여도 좋다. 다음에, 도 6에서 도시한 표시장치에서, 스타트 펄스 신호 S-SP 및 클록 신호 S-CLK의 신호 처리, 기록용 래치 신호 WS1 내지 WS4 및 판독용 래치 신호 RS1 내지 RS4의 생성을 제어회로(113)에서 행하는 경우에 있어서의, 데이터 비교부(110)의 동작에 관해서, 도 9를 사용하여 설명한다.
도 9에 도시하는 블록도에 있어서, 데이터 비교부(110)는 각 라인 기간에 대응하는 비디오 신호의 데이터를 RAM(111) 또는 RAM(112)으로부터 판독하여, 비교하여, 비디오 신호의 데이터가 일치하는 복수의 라인 기간을 추출한다. 그리고 어떤 라인 기간이 추출되었는가 하는 정보를 포함하는 신호를, 타이밍 제어 신호로서 제 어회로(113)에 입력한다. 또한 데이터 비교부(110)는 비디오 신호의 데이터가 일치하는 복수의 라인 기간을 통해서, 신호선 구동회로(102)에 대한 비디오 신호의 입력을 1번에 끝낼 수 있도록, 상기 복수의 라인 기간의 출현하는 타이밍에 따라서 비디오 신호의 출력을 제어한다.
제어회로(113)는 입력된 타이밍 제어 신호에 따라서, 비디오 신호의 데이터가 일치하는 복수의 라인 기간 중, 최초에 출현하는 라인 기간의 타이밍에 맞추어, 상기 일치하는 데이터가 기억회로의 어느 하나에 기록되도록, 또한 상기 복수의 라인 기간 중 마지막에 출현하는 라인 기간이 종료할 때까지, 기록된 데이터가 기억회로에서 유지되도록, 기록용 래치 신호 WS1 내지 WS4를 생성한다. 또 제어회로(113)는 입력된 타이밍 제어 신호에 따라서, 비디오 신호의 데이터가 일치하는 복수의 라인 기간에서, 기억회로에 기록된 데이터가 비디오 신호로서 화소부(100)에 입력되도록, 판독용 래치 신호 RS1 내지 RS4를 생성한다. 생성된 기록용 내치 신호 WS1 내지 WS4와, 판독용 래치 신호 RS1 내지 RS4는 제어회로(113)로부터 신호선 구동회로(102) 내의 기억회로에 입력된다.
또한 제어회로(113)에는 수평방향의 동기를 취하는 수평 동기 신호 Hsync나, 수직방향의 동기를 취하는 수직 동기 신호 Vsync 등의, 화소부(100)에서 화면을 재구성하기 위해서 사용되는 신호와, 클록 신호 CLK가 입력된다. 제어회로(113)는 입력된 상기 신호를 사용하여, 신호선 구동회로(102)의 동작을 제어하기 위한 클록 신호 S-CLK 및 스타트 펄스 신호 S-SP, 주사선 구동회로(101)의 동작을 제어하기 위한 클록 신호 G-CLK 및 스타트 펄스 신호 G-SP, 데이터 비교부의 110의 구동을 제어하기 위한 클록 신호 A-CLK를 생성할 수 있다. 클록 신호 A-CLK는 제어회로(113)로부터 데이터 비교부(110)에 출력된다. 그리고 제어회로(113)는 비디오 신호의 데이터가 일치하는 복수의 라인 기간을 통해서, 신호선 구동회로(102)에서의 비디오 신호의 샘플링을 1번에 끝낼 수 있도록, 입력된 타이밍 제어 신호에 따라서, 스타트 펄스 신호 S-SP 및 클록 신호 S-CLK에 신호 처리를 실시하여, 신호선 구동회로(102) 내의 시프트 레지스터(103)에 입력한다. 상기 구성에 의해, 샘플링회로(104)에서의 비디오 신호의 샘플링을, 복수의 라인 기간을 통해서 한번만으로 행할 수 있다.
다음에, 스타트 펄스 신호 S-SP 및 클록 신호 S-CLK의 신호 처리, 기록용 래치 신호 WS1 내지 WS4 및 판독용 래치 신호 RS1 내지 RS4의 생성을 제어회로(113)에서 행하는 경우에 있어서의, 도 7, 도 8에서 도시한 데이터 비교부(110)의 동작에 관해서, 도 10을 사용하여 설명한다. 또 도 10에서는 도 8에 도시한 데이터 비교부(110)를 예로 들어 그 동작에 관해서 설명하지만, 도 7에 도시한 데이터 비교부(110)도 마찬가지로 그 동작을 설명할 수 있다.
도 10에서 연산회로(117)는 어드레스 메모리(116)로부터, 어떤 라인 기간에서 데이터가 일치하고 있는지의 정보를 판독한다. 그리고 연산회로(117)는 상기 정보에 근거하여, 어떤 라인 기간이 추출되었는가 하는 정보를 포함하는 타이밍 제어 신호를 생성하도록, 신호제어회로(119)를 제어한다. 생성된 타이밍 제어 신호 는 신호제어회로(119)로부터 제어회로(113)에 입력된다.
또한 도 10에 도시하는 데이터 비교부(110)에서는 입력된 클록 신호 A-CLK의 주파수를 PLL 회로(118)에서 N배로 변환하여, 연산회로(117)에 입력한다. 연산회로(117)의 구동을 제어하기 위한 클록 신호 A-CLK의 주파수를, 별도 제어회로(113)에서 변환하고 나서, 연산회로(117)에 입력하여도 좋다. 이 경우, 연산회로(117)의 구동을 제어하기 위한 클록 신호의 주파수를 제어회로(113)에서 제어하기 때문에, PLL 회로(118)를 굳이 설치하지 않아도 좋다.
본 발명의 표시장치에서는 RAM(111), RAM(112) 내에 복수의 라인 기간 또는 복수의 프레임 기간에 대응하는 비디오 신호의 데이터를 기억시키는 것으로, 데이터 비교부(110)에서 하나의 라인 기간에 대응하는 비디오 신호의 데이터를, 다른 복수의 라인 기간에 대응하는 비디오 신호의 데이터와 비교할 수 있다. 따라서, 인접하는 라인 기간에 대응하는 데이터뿐만 아니라, 더욱 많은 라인 기간에 대응하는 데이터의 비교가 가능하게 되기 때문에, 신호선 구동회로(102)의 소비전력을 효율적으로 억제할 수 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다) 은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 재기록 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 표시장치가 갖는 주사선 구동회로의 구성에 관해서 설명한다. 도 11에, 본 발명의 표시장치의 구성을 도시하는 블록도를, 일례로서 도시한다. 도 11은 도 1에 도시한 표시장치에서 주사선 구동회로(101)의 구성을 더욱 자세히 도시한 것에 상당한다. 도 11에 있어서 주사선 구동회로(101)는 시프트 레지스터(121)와 버퍼(122)를 갖는다.
주사선 구동회로(101)에는 스타트 펄스 신호 G-SP 및 클록 신호 G-CLK가 입력된다. 시프트 레지스터(103)는 이들 클록 신호 G-CLK 및 스타트 펄스 신호 G-SP에 따라서, 펄스가 순차적으로 시프트하는 선택 신호를 생성한다. 버퍼(122)는 생성된 선택 신호를 파형 정형 또는 증폭하여, 화소부(100)에 입력한다. 선택 신호 는 라인마다 화소에 입력되어 있고, 선택 신호가 갖는 펄스에 의해서 복수 있는 라인 중으로부터 1의 라인을 선택할 수 있다.
또 파형 정형에는 AND, OR, NAND, NOR 등의 논리소자를 사용한 논리회로에 의해서, 펄스폭을 제어하는 것을 포함한다. 또한 증폭은 레벨 시프터, 차동증폭회로 등을 사용한 신호의 진폭의 변경, 트랜지스터의 사이즈 조정 등에 의한 화소부의 배선과의 임피던스 정합을 포함한다.
선택된 라인 화소에는 신호선 구동회로(102)로부터 비디오 신호가 입력된다.
본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 4)
본 실시형태에서는 화소부에 아날로그의 비디오 신호를 입력할 수 있는 본 발명의 표시장치의 구성에 관해서 설명한다. 도 12에, 본 발명의 표시장치의 구성을 도시하는 블록도를, 일례로서 도시한다.
도 12에 도시하는 본 발명의 표시장치는 복수의 화소를 갖는 화소부(200)와, 복수의 화소를 라인마다 선택할 수 있는 주사선 구동회로(201)와, 선택된 라인 내 화소에 대한 비디오 신호의 입력을 제어하는 신호선 구동회로(202)를 갖는다. 신호선 구동회로(202)는 시프트 레지스터(203)와, 샘플링회로(204)와, 복수의 기억회로와, 디지털 아날로그(DA) 변환회로(209)를 적어도 갖는다. 도 12에서는 복수의 기억회로로서, 제 1 래치(205), 제 2 래치(206), 제 3 래치(207) 및 제 4 래치(208)를 사용한 예를 개시하고 있다. 또, 본 발명의 표시장치에 사용되는 래치의 수는 4개에 한정되지 않고, 래치는 2개 또는 3개이어도 좋고, 5개 이상이어도 좋다.
다음에 신호선 구동회로(202)의 동작에 관해서 설명한다. 도 12에 도시하는 표시장치는 도 1의 경우와 같이, 시프트 레지스터(203)에 클록 신호 S-CLK와, 스타트 펄스 신호 S-SP가 입력된다. 시프트 레지스터(203)는 이들 클록 신호 S-CLK 및 스타트 펄스 신호 S-SP에 따라서, 펄스가 순차적으로 시프트하는 타이밍 신호를 생성하여, 샘플링회로(204)에 입력한다. 샘플링회로(204)에서는 입력된 타이밍 신호에 따라서, 신호선 구동회로(202)에 입력된 1라인 기간분의 비디오 신호를 샘플링한다. 그리고 1라인 기간분의 비디오 신호가 모두 샘플링되면, 샘플링된 비디오 신호는 일제히 제 1 래치(205), 제 2 래치(206), 제 3 래치(207) 또는 제 4 래치(208)의 어느 하나 또는 복수로 출력된다.
또 본 실시형태에서는 1라인 기간분의 비디오 신호를 모두 샘플링한 후에, 일제히 하단의 기억회로에 샘플링된 비디오 신호를 입력하는 경우를 예로 들어 설명하지만, 본 발명은 이 구성에 한정되지 않는다. 1라인 기간을 기다리지 않고, 각 화소에 대응하는 비디오 신호를 샘플링하면, 그 때마다 하단의 기억회로에 샘플링된 비디오 신호를 입력하여도 좋다.
또한 비디오 신호의 샘플링은 대응하는 화소마다 차례로 행하여도 좋고, 1라인 내 화소를 몇개의 그룹으로 나누어, 각 그룹에 대응하는 화소마다 병행하여 행하여도 좋다.
또한 본 실시형태에서는 입력되는 디지털의 비디오 신호의 비트수에 맞추어, 각 기억회로가 갖는 기억소자의 소자수가 결정된다. 예를 들면 8비트의 비디오 신호로 표시를 하는 경우, 제 1 래치(205), 제 2 래치(206), 제 3 래치(207) 및 제 4 래치(208)는 각각 1라인에 포함되는 화소수의 8배에 대응하는 플립플롭회로를 갖는다.
제 1 래치(205), 제 2 래치(206), 제 3 래치(207) 및 제 4 래치(208)에는 비디오 신호가 갖는 데이터의 기록을 제어하는 기록용 래치 신호 WS1 내지 WS4와, 유지되어 있는 데이터의 판독을 제어하는 판독용 래치 신호 RS1 내지 RS4가 각각 입력된다. 더욱 상세하게 설명하면, 제 1 래치(205)에는 기록용 래치 신호 WS1과, 판독용 래치 신호 RS1이 입력된다. 제 2 래치(206)에는 기록용 래치 신호 WS2와, 판독 용 래치 신호 RS2가 입력된다. 제 3 래치(207)에는 기록용 래치 신호 WS3과, 판독용 래치 신호 RS3이 입력된다. 제 4 래치(208)에는 기록용 래치 신호 WS4와, 판독용 래치 신호 RS4가 입력된다.
기록용 래치 신호 WS1 내지 WS4에 따라서, 제 1 래치(205), 제 2 래치(206), 제 3 래치(207) 또는 제 4 래치(208)에는 샘플링회로(204)로부터 출력된 1라인 기간분의 비디오 신호의 데이터가 기록되어 유지된다. 또한 판독용 래치 신호 RS1 내지 RS4에 따라서, 제 1 래치(205), 제 2 래치(206), 제 3 래치(207) 또는 제 4 래치(208)에 유지되어 있는 데이터가 비디오 신호로서 DA변환회로(209)에 입력된다. DA변환회로(209)는 입력된 디지털의 비디오 신호를 아날로그의 비디오 신호로 변환하여, 화소부(200)에 입력한다.
또 도 12에서는 DA변환회로(209)의 후단에 직접 화소부(200)가 접속되어 있지만, 본 발명은 이 구성에 한정되지 않는다. 화소부(200)의 전단에, DA변환회로(209)로부터 출력된 아날로그의 비디오 신호에 신호 처리를 실시하는 회로를 형성할 수 있다. 신호 처리를 실시하는 회로의 일례로서, 예를 들면 파형을 정형할 수 있는 버퍼, 진폭을 증폭할 수 있는 레벨 시프터 등을 들 수 있다.
그리고, DA변환회로(209)로부터 화소부(200)에 비디오 신호가 입력되는 것과 병행하여, 샘플링회로(204)는 다음의 라인 기간에 대응하는 비디오 신호를 다시 샘플링할 수 있다. 단 본 발명에서는 다음의 라인 기간에 대응하는 비디오 신호의 데이터와 같은 데이터가 제 1 래치(205), 제 2 래치(206), 제 3 래치(207) 또는 제 4 래치(208)의 어느 것에 있어서 이미 유지되어 있는 경우, 샘플링회로(204)에서의 비디오 신호의 샘플링을 정지할 수 있다.
샘플링을 정지하는 경우, 시프트 레지스터(203)에 대한 클록 신호 S-CLK 및 스타트 펄스 신호 S-SP의 펄스의 어느 하나 또는 양쪽의 입력을 정지시키고, 시프트 레지스터(203)에서의 타이밍 신호의 펄스의 생성을 정지시킨다. 시프트 레지스터(203)로부터의 타이밍 신호의 펄스의 출력이 정지하는 것으로, 샘플링회로(204)는 비디오 신호의 샘플링을 정지한다. 그리고 판독용 래치 신호 RS1 내지 RS4에 따라서, 다음의 라인 기간에 대응하는 비디오 신호의 데이터와 같은 데이터를, 제 1 래치(205), 제 2 래치(206), 제 3 래치(207) 또는 제 4 래치(208)의 어느 하나로부터, DA변환회로(209)에 비디오 신호로서 입력한다. DA변환회로(209)는 입력된 디지털의 비디오 신호를 아날로그의 비디오 신호로 변환하여, 화소부(200)에 입력한다.
본 실시형태에서 개시한 바와 마찬가지로, 본 발명의 표시장치는, 화소부(200)에서 화소가 갖는 표시소자가, 아날로그의 비디오 신호로 표시를 할 수 있다.
본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분 에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 5)
본 실시형태에서는 표시장치 화소의 구조에 관해서 설명한다. 특히, 액정표시장치 화소의 구조에 관해서 설명한다.
각 액정 모드와 트랜지스터를 조합한 경우의 화소의 구조에 관해서, 화소의 단면도를 참조하여 설명한다.
또, 트랜지스터로서는 비정질실리콘, 다결정실리콘, 미결정(마이크로크리스탈, 세미어몰퍼스라고도 함)실리콘 등으로 대표되는 비결정 반도체층을 갖는 박막트랜지스터(TFT) 등을 사용할 수 있다.
또, 트랜지스터의 구조로서는 톱게이트형 또는 보톰게이트형 등을 사용할 수 있다. 또, 보톰게이트형의 트랜지스터로서는 채널 에치형 또는 채널 보호형 등을 사용할 수 있다.
도 22는 TN 방식과 트랜지스터를 조합한 경우의 화소의 단면도의 일례이다.
도 22에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 저가로 액정표시장치를 제조할 수 있다.
도 22에 도시하는 화소의 구조의 특징에 관해서 설명한다. 도 22에 도시한 액정분자(10118)는 장축과 단축을 가진 가늘고 긴 분자이다. 도 22에서는 그 길이에 의해서 액정분자(10118)의 방향을 표현하고 있다. 즉, 길게 표현된 액정분자(10118)는 그 장축의 방향이 지면에 평행하고, 짧게 표현된 액정분자(10118)일 수록, 그 장축의 방향이 지면의 법선방향에 가깝게 되어 있는 것으로 한다. 요컨대, 도 22에 도시한 액정분자(10118)는 제 1 기판(10101)에 가까운 것과, 제 2 기판(10116)에 가까운 것에서는, 그 장축의 방향이 90도 다르고, 이들의 중간에 위치하는 액정분자(10118)의 장축의 방향은 이들을 순조롭게 연결하는 방향이 된다. 즉, 도 22에 도시한 액정분자(10118)는 제 1 기판(10101)과 제 2 기판(10116)의 사이에서, 90도 뒤틀려 있는 배향 상태로 되어 있다.
또, 트랜지스터로서, 비정질 반도체를 사용한 보톰게이트형의 트랜지스터를 사용한 경우에 관해서 설명한다. 비정질 반도체를 사용한 트랜지스터를 사용한 경우, 대면적의 기판을 사용하여, 저가로 액정표시장치를 제조할 수 있다.
액정표시장치는 액정 패널이라고 불리는 화상을 표시하는 기간(基幹)부분을 갖는다. 액정 패널은 가공을 실시한 2장의 기판을, 수마이크로미터의 갭을 갖고 접합하여, 2장의 기판간에 액정재료를 주입하는 것으로 제작된다. 도 22에서, 2장의 기판은 제 1 기판(10101) 및 제 2 기판(10116)이다. 제 1 기판에는 트랜지스터 및 화소전극이 형성된다. 제 2 기판에는 차광막(10114), 컬러필터(10115), 제 4 도전층(10113), 스페이서(10117), 및 제 2 배향막(10112)이 형성된다.
또, 제 2 기판(10116)에 차광막(10114)이 형성되어 있지 않아도 좋다. 차광막(10114)을 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 차광막(10114)을 형성하지 않는 경우는 구조가 간단하기 때문에, 수율(收率)의 향상을 도모할 수 있다. 한편, 차광막(10114)을 형성하는 경우는 흑표시시에 광누설이 적은 표시장치를 얻을 수 있다.
또, 제 2 기판(10116)에 컬러필터(10115)가 형성되어 있지 않아도 좋다. 컬러필터(10115)를 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 컬러필터(10115)를 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 단, 컬러필터(10115)를 형성하지 않는 경우에도, 필드 시퀀셜 구동에 의해서 컬러표시를 할 수 있는 표시장치를 얻을 수 있다. 한편, 컬러필터(10115)를 형성하는 경우는 컬러표시를 할 수 있는 표시장치를 얻을 수 있다.
또, 제 2 기판(10116)에 스페이서(10117) 대신에, 구형(球狀)의 스페이서를 산포(散布)하여도 좋다. 구형의 스페이서를 산포하는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 구형의 스페이서를 산포하는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 한편, 스페이서(10117)를 형성하는 경우는 스페이서의 위치가 불규일하지 않기 때문에, 2장의 기판간의 거리를 똑같이 할 수 있고, 표시 격차가 적은 표시장치를 얻을 수 있다.
제 1 기판(10101)에 실시하는 가공에 관해서 설명한다.
우선, 제 1 기판(10101)상에, 제 1 절연막(10102)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 성막된다. 단, 제 1 절연막(10102)은 성막되어 있지 않아도 좋다. 제 1 절연막(10102)은 제 1 기판(10101)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 절연막(10102)상에, 제 1 도전층(10103)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다.
다음에, 제 2 절연막(10104)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 전체면에 성막되어 있다. 제 2 절연막(10104)은 제 1 기판(10101)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 반도체층(10105) 및 제 2 반도체층(10106)이 형성된다. 또, 제 1 반도체층(10105) 및 제 2 반도체층(10106)은 연속하여 성막되고, 동시에 그 형상이 가공된다.
다음에, 제 2 도전층(10107)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다. 또, 제 2 도전층(10107)의 형상이 가공될 때에 행하여지는 에칭방법으로서는 드라이 에칭이 적합하다. 또, 제 2 도전층(10107)으로서는 투광성을 갖는 재료를 사용하여도 좋고, 반사성을 갖는 재료를 사용하여도 좋다.
다음에, 트랜지스터의 채널 형성영역을 형성한다. 그 공정의 일례를 설명한다. 제 2 반도체층(10106)은 제 2 도전층(10107)을 마스크로서 사용하여 에칭된 다. 또는 제 2 도전층(10107)의 형상을 가공하기 위한 마스크를 사용하여 에칭된다. 그리고, 제 2 반도체층(10106)이 제거된 부분의 제 1 도전층(10103)이 트랜지스터의 채널 형성영역이 된다. 이와 같이 하는 것으로, 마스크 매수를 줄일 수 있기 때문에, 제조비용을 저감할 수 있다.
다음에, 제 3 절연막(10108)이 형성되고, 제 3 절연막(10108)에는 선택적으로 콘택트홀이 형성되어 있다. 또, 제 3 절연막(10108)에 콘택트홀을 형성하는 동시에, 제 2 절연막(10104)에도 콘택트홀을 형성하여도 좋다. 또, 제 3 절연막(10108)의 표면은 가능한 한 평탄한 것이 적합하다. 왜냐하면, 액정이 접하는 면의 요철에 의해, 액정분자의 배향이 영향을 받기 때문이다.
다음에, 제 3 도전층(10109)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다.
다음에, 제 1 배향막(10110)이 형성된다. 또, 제 1 배향막(10110)을 형성 후, 액정분자의 배향을 제어하기 위해서, 러빙을 하여도 좋다. 러빙은 천(布)으로 배향막을 문지름으로써, 배향막에 골을 만드는 공정이다. 러빙을 함으로써, 배향막에 배향성을 갖게 할 수 있다.
이상과 같이 제작한 제 1 기판(10101)과, 차광막(10114), 컬러필터(10115), 제 4 도전층(10113), 스페이서(10117) 및 제 2 배향막(10112)이 형성된 제 2 기판(10116)이 시일(seal)재에 의해서 수마이크로미터의 갭을 갖고 접합된다. 그리고, 2장의 기판간에 액정재료가 주입된다. 또, TN 방식에서는 제 4 도전층(10113)은 제 2 기판(10116)의 전체면에 형성된다.
도 23a는 MVA(Multi-domain Vertical Alignment) 방식과 트랜지스터를 조합한 경우의 화소의 단면도의 일례이다. 도 23a에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 시야각이 크고, 응답속도가 빠르고, 콘트라스트가 큰 액정표시장치를 얻을 수 있다.
도 23a에 도시하는 화소의 구조의 특징에 관해서 설명한다. 도 23a에 도시한 액정분자(10218)는 장축과 단축을 가진 가늘고 긴 분자이다. 도 23a에서는 그 길이에 의해서 액정분자(10218)의 방향을 표현하고 있다. 즉, 길게 표현된 액정분자(10218)는 그 장축의 방향이 지면에 평행하고, 짧게 표현된 액정분자(10218)일 수록, 그 장축의 방향이 지면의 법선방향에 가깝게 되어 있는 것으로 한다. 요컨대, 도 23a에 도시한 액정분자(10218)는 그 장축의 방향이 배향막의 법선방향을 향하도록 배향하고 있다. 따라서, 배향 제어용 돌기(10219)가 있는 부분의 액정분자(10218)는 배향 제어용 돌기(10219)를 중심으로 하여 방사형으로 배향한다. 이 상태가 됨으로써, 시야각이 큰 액정표시장치를 얻을 수 있다.
또, 트랜지스터로서, 비정질 반도체를 사용한 보톰게이트형의 트랜지스터를 사용한 경우에 관해서 설명한다. 비정질 반도체를 사용한 트랜지스터를 사용한 경우, 대면적의 기판을 사용하여, 저가로 액정표시장치를 제조할 수 있다.
액정표시장치는 액정 패널이라고 불리는 화상을 표시하는 기간부분을 갖는다. 액정 패널은 가공을 실시한 2장의 기판을, 수마이크로미터의 갭을 갖고 접합하여, 2장의 기판간에 액정재료를 주입하는 것으로 제작된다. 도 23a에서, 2장의 기판은 제 1 기판(10201) 및 제 2 기판(10216)이다. 제 1 기판에는 트랜지스터 및 화소전극이 형성되어 있다. 제 2 기판에는 차광막(10214), 컬러필터(10215), 제 4 도전층(10213), 스페이서(10217), 제 2 배향막(10212), 및 배향 제어용 돌기(10219)가 형성되어 있다.
또, 제 2 기판(10216)에 차광막(10214)이 형성되어 있지 않아도 좋다. 차광막(10214)을 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 차광막(10214)을 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 한편, 차광막(10214)을 형성하는 경우는 흑표시시에 광누설이 적은 표시장치를 얻을 수 있다.
또, 제 2 기판(10216)에 컬러필터(10215)가 형성되어 있지 않아도 좋다. 컬러필터(10215)를 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 컬러필터(10215)를 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 단, 컬러필터(10215)를 제작하지 않는 경우에도, 필드 시퀀셜 구동에 의해서 컬러표시를 할 수 있는 표시장치를 얻을 수 있다. 한편, 컬러필터(10215)를 형성하는 경우는 컬러표시를 할 수 있는 표시장치를 얻을 수 있다.
또, 제 2 기판(10216)에 스페이서(10217) 대신에, 구형의 스페이서를 산포하여도 좋다. 구형의 스페이서를 산포하는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 구형의 스페이서를 산포하는 경우는 구조가 간단하기 때문에, 수율을 향상시킬 수 있다. 한편, 스페이서(10217)를 형성하는 경우는 스페이서의 위치가 불규일하지 않기 때문에, 2장의 기판간의 거리를 똑같이 할 수 있고, 표시 격차가 적은 표시장치를 얻을 수 있다.
제 1 기판(10201)에 실시하는 가공에 관해서 설명한다.
우선, 제 1 기판(10201)상에, 제 1 절연막(10202)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 성막된다. 단, 제 1 절연막(10202)은 성막되어 있지 않아도 좋다. 제 1 절연막(10202)은 제 1 기판(10201)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 절연막(10202)상에, 제 1 도전층(10203)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다.
다음에, 제 2 절연막(10204)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 전체면에 성막되어 있다. 제 2 절연막(10204)은 제 1 기판(10201)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 반도체층(10205) 및 제 2 반도체층(10206)이 형성된다. 또, 제 1 반도체층(10205) 및 제 2 반도체층(10206)은 연속하여 성막되고, 동시에 그 형상이 가공된다.
다음에, 제 2 도전층(10207)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다. 또, 제 2 도전층(10207)의 형상이 가공될 때에 행하여지는 에칭방법으로서는 드라이 에칭이 적합하다. 또, 제 2 도전층(10207)으로서는 투광성을 갖는 재료를 사용하여도 좋고, 반사성을 갖는 재료를 사용하여도 좋다.
다음에, 트랜지스터의 채널 형성영역을 형성한다. 그 공정의 일례를 설명한다. 제 2 반도체층(10206)은 제 2 도전층(10207)을 마스크로서 사용하여 에칭된다. 또는 제 2 도전층(10207)의 형상을 가공하기 위한 마스크를 사용하여 에칭된다. 그리고, 제 2 반도체층(10206)이 제거된 부분의 제 1 도전층(10203)이 트랜지스터의 채널 형성영역이 된다. 이와 같이 하는 것으로, 마스크 매수를 줄일 수 있기 때문에, 제조비용을 저감할 수 있다.
다음에, 제 3 절연막(10208)이 형성되고, 제 3 절연막(10208)에는 선택적으로 콘택트홀이 형성되어 있다. 또, 제 3 절연막(10208)에 콘택트홀을 형성하는 동시에, 제 2 절연막(10204)에도 콘택트홀을 형성하여도 좋다.
다음에, 제 3 도전층(10209)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다.
다음에, 제 1 배향막(10210)이 형성된다. 또, 제 1 배향막(10210)을 형성 후, 액정분자의 배향을 제어하기 위해서, 러빙을 하여도 좋다. 러빙은 천으로 배향막을 문지름으로써, 배향막에 골을 만드는 공정이다. 러빙을 함으로써, 배향막에 배향성을 갖게 할 수 있다.
이상과 같이 제작한 제 1 기판(10201)과, 차광막(10214), 컬러필터(10215), 제 4 도전층(10213), 스페이서(10217), 및 제 2 배향막(10212)을 제작한 제 2 기판(10216)이 시일재에 의해서 수마이크로미터의 갭을 갖고 접합된다. 그리고, 2장의 기판간에 액정재료가 주입된다. 또, MVA 방식에서는 제 4 도전층(10213)은 제 2 기판(10216)의 전체면에 형성되어 있다. 또, 제 4 도전층(10213)에 접하여, 배 향 제어용 돌기(10219)가 형성되어 있다. 배향 제어용 돌기(10219)의 형상은 매끄러운 곡면을 가진 형상인 것이 바람직하다. 이와 같이 하는 것으로, 근접하는 액정분자(10218)의 배향이 극히 가까운 것이 되기 때문에, 배향 불량을 저감할 수 있다. 배향막의 단 끊어짐에 의해서 일어나는 배향막의 불량을 저감할 수 있다.
도 23b는 PVA(Paterned Vertical Alignment) 방식과 트랜지스터를 조합한 경우의 화소의 단면도의 일례이다. 도 23b에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 시야각이 크고, 응답속도가 빠르고, 콘트라스트가 큰 액정표시장치를 얻을 수 있다.
도 23b에 도시하는 화소의 구조의 특징에 관해서 설명한다. 도 23b에 도시한 액정분자(10248)는 장축과 단축을 가진 가늘고 긴 분자이다. 도 23b에서는 그 길이에 의해서 액정분자(10248)의 방향을 표현하고 있다. 즉, 길게 표현된 액정분자(10248)는 그 장축의 방향이 지면에 평행하고, 짧게 표현된 액정분자(10248)일 수록, 그 장축의 방향이 지면의 법선방향에 가깝게 되어 있는 것으로 한다. 요컨대, 도 23b에 도시한 액정분자(10248)는 그 장축의 방향이 배향막의 법선방향을 향하도록 배향하고 있다. 따라서, 전극 노치부(10249)가 있는 부분의 액정분자(10248)는 전극 노치부(10249)와 제 4 도전층(10243)의 경계를 중심으로 하여 방사형으로 배향한다. 이 상태가 됨으로써, 시야각이 큰 액정표시장치를 얻을 수 있다.
또, 트랜지스터로서, 비정질 반도체를 사용한 보톰게이트형의 트랜지스터를 사용한 경우에 관해서 설명한다. 비정질 반도체를 사용한 트랜지스터를 사용한 경 우, 대면적의 기판을 사용하여, 저가로 액정표시장치를 제조할 수 있다.
액정표시장치는 액정 패널이라고 불리는 화상을 표시하는 기간부분을 갖는다. 액정 패널은 가공을 실시한 2장의 기판을, 수마이크로미터의 갭을 갖고 접합하여, 2장의 기판간에 액정재료를 주입하는 것으로 제작된다. 도 23b에서, 2장의 기판은 제 1 기판(10231), 및 제 2 기판(10246)이다. 제 1 기판에는 트랜지스터 및 화소전극이 형성되어 있다. 제 2 기판에는 차광막(10244), 컬러필터(10245), 제 4 도전층(10243), 스페이서(10247), 및 제 2 배향막(10242)이 형성되어 있다.
또, 제 2 기판(10246)에 차광막(10244)이 형성되어 있지 않아도 좋다. 차광막(10244)을 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 차광막(10244)을 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 한편, 차광막(10244)을 형성하는 경우는 흑표시시에 광누설이 적은 표시장치를 얻을 수 있다.
또, 제 2 기판(10246)에 컬러필터(10245)가 형성되어 있지 않아도 좋다. 컬러필터(10245)를 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 컬러필터(10245)를 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 단, 컬러필터(10245)를 제작하지 않는 경우에도, 필드 시퀀셜 구동에 의해서 컬러표시를 할 수 있는 표시장치를 얻을 수 있다. 한편, 컬러필터(10245)를 형성하는 경우는 컬러표시를 할 수 있는 표시장치를 얻을 수 있다.
또, 제 2 기판(10246)에 스페이서(10247) 대신에, 구형의 스페이서를 산포하 여도 좋다. 구형의 스페이서를 산포하는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 구형의 스페이서를 산포하는 경우는 구조가 간단하기 때문에, 수율을 향상시킬 수 있다. 한편, 스페이서(10247)를 형성하는 경우는 스페이서의 위치가 불규일하지 않기 때문에, 2장의 기판간의 거리를 똑같이 할 수 있고, 표시 격차가 적은 표시장치를 얻을 수 있다.
제 1 기판(10231)에 실시하는 가공에 관해서 설명한다.
우선, 제 1 기판(10231)상에, 제 1 절연막(10232)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 성막된다. 단, 제 1 절연막(10232)은 성막되어 있지 않아도 좋다. 제 1 절연막(10232)은 제 1 기판(10231)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 절연막(10232)상에, 제 1 도전층(10233)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다.
다음에, 제 2 절연막(10234)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 전체면에 성막되어 있다. 제 2 절연막(10234)은 제 1 기판(10231)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 반도체층(10235) 및 제 2 반도체층(10236)이 형성된다. 또, 제 1 반도체층(10235) 및 제 2 반도체층(10236)은 연속하여 성막되고, 동시에 그 형상이 가공된다.
다음에, 제 2 도전층(10237)이 포토리소그래피법, 레이저 직묘법 또는 잉크 젯법 등에 의해서 형성된다. 또, 제 2 도전층(10237)의 형상이 가공될 때에 행하여지는 에칭방법으로서는 드라이 에칭이 적합하다. 또, 제 2 도전층(10237)으로서는 투광성을 갖는 재료를 사용하여도 좋고, 반사성을 갖는 재료를 사용하여도 좋다.
다음에, 트랜지스터의 채널 형성영역을 형성한다. 그 공정의 일례를 설명한다. 제 2 반도체층(10236)은 제 2 도전층(10237)을 마스크로서 사용하여 에칭된다. 또는 제 2 도전층(10237)의 형상을 가공하기 위한 마스크를 사용하여 에칭된다. 그리고, 제 2 반도체층(10236)이 제거된 부분의 제 1 도전층(10233)이 트랜지스터의 채널 형성영역이 된다. 이와 같이 하는 것으로, 마스크 매수를 줄일 수 있기 때문에, 제조비용을 저감할 수 있다.
다음에, 제 3 절연막(10238)이 형성되고, 제 3 절연막(10238)에는 선택적으로 콘택트홀이 형성되어 있다. 또, 제 3 절연막(10238)에 콘택트홀을 형성하는 동시에, 제 2 절연막(10234)에도 콘택트홀을 형성하여도 좋다. 또, 제 3 절연막(10238)의 표면은 가능한 한 평탄한 것이 적합하다. 왜냐하면, 액정이 접하는 면의 요철에 의해, 액정분자의 배향이 영향을 받기 때문이다.
다음에, 제 3 도전층(10239)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다.
다음에, 제 1 배향막(10240)이 형성된다. 또, 제 1 배향막(10240)을 형성 후, 액정분자의 배향을 제어하기 위해서, 러빙을 하여도 좋다. 러빙은 천으로 배향막을 문지름으로써, 배향막에 골을 만드는 공정이다. 러빙을 함으로써, 배향막 에 배향성을 갖게 할 수 있다.
이상과 같이 제작한 제 1 기판(10231)과, 차광막(10244), 컬러필터(10245), 제 4 도전층(10243), 스페이서(10247), 및 제 2 배향막(10242)을 제작한 제 2 기판(10246)이 시일재에 의해서 수마이크로미터의 갭을 갖고 접합된다. 그리고, 2장의 기판간에 액정재료가 주입된다. 또, PVA 방식에서는 제 4 도전층(10243)에 패턴가공이 실시되고, 전극 노치부(10249)가 형성된다. 또, 전극 노치부(10249)의 형상에 한정은 없지만, 다른 방향을 가진 복수의 직사각형을 조합한 형상인 것이 적합하다. 이와 같이 하는 것으로, 배향이 다른 복수의 영역을 형성할 수 있기 때문에, 시야각의 큰 액정표시장치를 얻을 수 있다. 또, 전극 노치부(10249)와 제 4 도전층(10243)의 경계에서의 제 4 도전층(10243)의 형상은 매끄러운 곡선인 것이 적합하다. 이와 같이 하는 것으로, 근접하는 액정분자(10248)의 배향이 극히 가까운 것이 되기 때문에, 배향 불량이 저감된다. 제 2 배향막(10242)이, 전극 노치부(10249)에 의해서 단 끊어짐을 일으켜 버리는 것에 의한, 배향막의 불량도 저감할 수 있다.
도 24a는 IPS(In-Plane-Switching) 방식과 트랜지스터를 조합한 경우의 화소의 단면도의 일례이다. 도 24a에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 원리적으로 시야각이 크고, 응답속도의 계조 의존성이 작은 액정표시장치를 얻을 수 있다.
도 24a에 도시하는 화소의 구조의 특징에 관해서 설명한다. 도 24a에 도시한 액정분자(10318)는 장축과 단축을 가진 가늘고 긴 분자이다. 도 24a에서는 그 길이에 의해서 액정분자(10318)의 방향을 표현하고 있다. 즉, 길게 표현된 액정분자(10318)는 그 장축의 방향이 지면에 평행하고, 짧게 표현된 액정분자(10318)일 수록, 그 장축의 방향이 지면의 법선방향에 가깝게 되어 있는 것으로 한다. 요컨대, 도 24a에 도시한 액정분자(10318)는 그 장축의 방향이 항상 기판과 수평의 방향을 향하도록 배향하고 있다. 도 24a에서는 전계가 없는 상태에서의 배향을 도시하고 있지만, 액정분자(10318)에 전계가 가해졌을 때는 그 장축의 방향이 항상 기판과 수평의 방향을 유지한 채로, 수평면 내에서 회전한다. 이 상태가 됨으로써, 시야각이 큰 액정표시장치를 얻을 수 있다.
또, 트랜지스터로서, 비정질 반도체를 사용한 보톰게이트형의 트랜지스터를 사용한 경우에 관해서 설명한다. 비정질 반도체를 사용한 트랜지스터를 사용한 경우, 대면적의 기판을 사용하여, 저가로 액정표시장치를 제조할 수 있다.
액정표시장치는 액정 패널이라고 불리는 화상을 표시하는 기간부분을 갖는다. 액정 패널은 가공을 실시한 2장의 기판을, 수마이크로미터의 갭을 갖고 접합하여, 2장의 기판간에 액정재료를 주입하는 것으로 제작된다. 도 24a에서, 2장의 기판은 제 1 기판(10301), 및 제 2 기판(10316)이다. 제 1 기판에는 트랜지스터 및 화소전극이 형성되어 있다. 제 2 기판에는 차광막(10314), 컬러필터(10315), 스페이서(10317), 및 제 2 배향막(10312)이 형성되어 있다.
또, 제 2 기판(10316)에 차광막(10314)이 형성되어 있지 않아도 좋다. 차광막(10314)을 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 차광막(10314)을 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 한편, 차광막(10314)을 형성하는 경우는 흑표시시에 광누설이 적은 표시장치를 얻을 수 있다.
또, 제 2 기판(10316)에 컬러필터(10315)가 형성되어 있지 않아도 좋다. 컬러필터(10315)를 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 컬러필터(10315)를 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 단, 컬러필터(10315)를 형성하지 않는 경우에도, 필드 시퀀셜 구동에 의해서 컬러표시를 할 수 있는 표시장치를 얻을 수 있다. 한편, 컬러필터(10315)를 형성하는 경우는 컬러표시를 할 수 있는 표시장치를 얻을 수 있다.
또, 제 2 기판(10316)에 스페이서(10317) 대신에, 구형의 스페이서를 산포하여도 좋다. 구형의 스페이서를 산포하는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 구형의 스페이서를 산포하는 경우는 구조가 간단하기 때문에, 수율을 향상시킬 수 있다. 한편, 스페이서(10317)를 형성하는 경우는 스페이서의 위치가 불규일하지 않기 때문에, 2장의 기판간의 거리를 똑같이 할 수 있고, 표시 격차가 적은 표시장치를 얻을 수 있다.
제 1 기판(10301)에 실시하는 가공에 관해서 설명한다.
우선, 제 1 기판(10301)상에, 제 1 절연막(10302)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 성막된다. 단, 제 1 절연막(10302)은 성막되어 있지 않아도 좋다. 제 1 절연막(10302)은 제 1 기판(10301)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 절연막(10302)상에, 제 1 도전층(10303)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다.
다음에, 제 2 절연막(10304)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 전체면에 성막되어 있다. 제 2 절연막(10304)은 제 1 기판(10301)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 반도체층(10305) 및 제 2 반도체층(10306)이 형성된다. 또, 제 1 반도체층(10305) 및 제 2 반도체층(10306)은 연속하여 성막되고, 동시에 그 형상이 가공된다.
다음에, 제 2 도전층(10307)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다. 또, 제 2 도전층(10307)의 형상이 가공될 때 행하여지는 에칭방법으로서는 드라이 에칭이 적합하다. 또, 제 2 도전층(10307)으로서는 투광성을 갖는 재료를 사용하여도 좋고, 반사성을 갖는 재료를 사용하여도 좋다.
다음에, 트랜지스터의 채널 형성영역을 형성한다. 그 공정의 일례를 설명한다. 제 2 반도체층(10306)은 제 2 도전층(10307)을 마스크로서 사용하여 에칭된다. 또는 제 2 도전층(10307)의 형상을 가공하기 위한 마스크를 사용하여 에칭된다. 그리고, 제 2 반도체층(10306)이 제거된 부분의 제 1 도전층(10303)이 트랜지스터의 채널형성영역이 된다. 이와 같이 하는 것으로, 마스크 매수를 줄일 수 있기 때문에, 제조비용을 저감할 수 있다.
다음에, 제 3 절연막(10308)이 형성되고, 제 3 절연막(10308)에는 선택적으 로 콘택트홀이 형성되어 있다. 또, 제 3 절연막(10308)에 콘택트홀을 형성하는 동시에, 제 2 절연막(10304)에도 콘택트홀을 형성하여도 좋다.
다음에, 제 3 도전층(10309)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다. 여기에서, 제 3 도전층(10309)의 형상은 서로 맞물린 2개의 빗살형으로 한다. 한쪽의 빗살형의 전극이 트랜지스터의 소스전극 및 드레인전극의 한쪽과 전기적으로 접속되고, 다른쪽의 빗살형의 전극이 공통전극과 전기적으로 접속된다. 이와 같이 하는 것으로, 액정분자(10318)에 효과적으로 가로방향의 전계를 가할 수 있다.
다음에, 제 1 배향막(10310)이 형성된다. 또, 제 1 배향막(10310)을 형성 후, 액정분자의 배향을 제어하기 위해서, 러빙을 하여도 좋다. 러빙은 천으로 배향막을 문지름으로써, 배향막에 골을 만드는 공정이다. 러빙을 함으로써, 배향막에 배향성을 갖게 할 수 있다.
이상과 같이 제작한 제 1 기판(10301)과, 차광막(10314), 컬러필터(10315), 스페이서(10317), 및 제 2 배향막(10312)을 제작한 제 2 기판(10316)이 시일재에 의해서 수마이크로미터의 갭을 갖고 접합된다. 그리고, 2장의 기판간에 액정재료가 주입된다.
도 24b는 FFS(Fringe Field Switching) 방식과 트랜지스터를 조합한 경우의 화소의 단면도의 일례이다. 도 24b에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 원리적으로 시야각이 크고, 응답속도의 계조 의존성이 작은 액정표시장치를 얻을 수 있다.
도 24b에 도시하는 화소의 구조의 특징에 관해서 설명한다. 도 24b에 도시한 액정분자(10348)는 장축과 단축을 가진 가늘고 긴 분자이다. 도 24b에서는 그 길이에 의해서 액정분자(10348)의 방향을 표현하고 있다. 즉, 길게 표현된 액정분자(10348)는 그 장축의 방향이 지면에 평행하고, 짧게 표현된 액정분자(10348)일 수록, 그 장축의 방향이 지면의 법선방향에 가깝게 되어 있는 것으로 한다. 요컨대, 도 24b에 도시한 액정분자(10348)는 그 장축의 방향이 항상 기판과 수평의 방향을 향하도록 배향하고 있다. 도 24b에서는 전계가 없는 상태에서의 배향을 도시하고 있지만, 액정분자(10348)에 전계가 가해졌을 때는 그 장축의 방향이 항상 기판과 수평의 방향을 유지한 채로, 수평면 내에서 회전한다. 이 상태가 됨으로써, 시야각이 큰 액정표시장치를 얻을 수 있다.
또, 트랜지스터로서, 비정질 반도체를 사용한 보톰게이트형의 트랜지스터를 사용한 경우에 관해서 설명한다. 비정질 반도체를 사용한 트랜지스터를 사용한 경우, 대면적의 기판을 사용하여, 저가로 액정표시장치를 제조할 수 있다.
액정표시장치는 액정 패널이라고 불리는 화상을 표시하는 기간부분을 갖는다. 액정 패널은 가공을 실시한 2장의 기판을, 수마이크로미터의 갭을 갖고 접합하여, 2장의 기판간에 액정재료를 주입하는 것으로 제작된다. 도 24b에서, 2장의 기판은 제 1 기판(10331) 및 제 2 기판(10346)이다. 제 1 기판에는 트랜지스터 및 화소전극이 형성되고, 제 2 기판에는 차광막(10344), 컬러필터(10345), 스페이서(10347), 및 제 2 배향막(10342)이 형성되어 있다.
또, 제 2 기판(10346)에 차광막(10344)이 형성되어 있지 않아도 좋다. 차광 막(10344)을 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 차광막(10344)을 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 한편, 차광막(10344)을 형성하는 경우는 흑표시시에 광누설이 적은 표시장치를 얻을 수 있다.
또, 제 2 기판(10346)에 컬러필터(10345)가 형성되어 있지 않아도 좋다. 컬러필터(10345)를 형성하지 않는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 컬러필터(10345)를 형성하지 않는 경우는 구조가 간단하기 때문에, 수율의 향상을 도모할 수 있다. 단, 컬러필터(10345)를 형성하지 않는 경우에도, 필드 시퀀셜 구동에 의해서 컬러표시를 할 수 있는 표시장치를 얻을 수 있다. 한편, 컬러필터(10345)를 형성하는 경우는 컬러표시를 할 수 있는 표시장치를 얻을 수 있다.
또, 제 2 기판(10346)에 스페이서(10347) 대신에, 구형의 스페이서를 산포하여도 좋다. 구형의 스페이서를 산포하는 경우는 공정수가 감소하기 때문에, 제조비용을 저감할 수 있다. 또한 구형의 스페이서를 산포하는 경우는 구조가 간단하기 때문에, 수율을 향상시킬 수 있다. 한편, 스페이서(10347)를 형성하는 경우는 스페이서의 위치가 불규일하지 않기 때문에, 2장의 기판간의 거리를 똑같이 할 수 있고, 표시 격차가 적은 표시장치를 얻을 수 있다.
제 1 기판(10331)에 실시하는 가공에 관해서 설명한다.
우선, 제 1 기판(10331)상에, 제 1 절연막(10332)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 성막된다. 단, 제 1 절연막(10332)은 성막되어 있지 않아도 좋다. 제 1 절연막(10332)은 제 1 기판(10331)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 절연막(10332)상에, 제 1 도전층(10333)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다.
다음에, 제 2 절연막(10334)이 스퍼터법, 인쇄법 또는 도포법 등에 의해서 전체면에 성막되어 있다. 제 2 절연막(10334)은 제 1 기판(10331)으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다.
다음에, 제 1 반도체층(10335) 및 제 2 반도체층(10336)이 형성된다. 또, 제 1 반도체층(10335) 및 제 2 반도체층(10336)은 연속하여 성막되고, 동시에 그 형상이 가공된다.
다음에, 제 2 도전층(10337)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다. 또, 제 2 도전층(10337)의 형상이 가공될 때에 행하여지는 에칭방법으로서는 드라이 에칭이 적합하다. 또, 제 2 도전층(10337)으로서는 투광성을 갖는 재료를 사용하여도 좋고, 반사성을 갖는 재료를 사용하여도 좋다.
다음에, 트랜지스터의 채널 형성영역을 형성한다. 그 공정의 일례를 설명한다. 제 2 반도체층(10336)은 제 2 도전층(10337)을 마스크로서 사용하여 에칭된다. 또는 제 2 도전층(10337)의 형상을 가공하기 위한 마스크를 사용하여 에칭된다. 그리고, 제 2 반도체층(10336)이 제거된 부분의 제 1 도전층(10333)이 트랜지 스터의 채널 형성영역이 된다. 이와 같이 하는 것으로, 마스크 매수를 줄일 수 있기 때문에, 제조비용을 저감할 수 있다.
다음에, 제 3 절연막(10338)이 형성되고, 제 3 절연막(10338)에는 선택적으로 콘택트홀이 형성되어 있다.
다음에, 제 4 도전층(10343)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성되어 있다.
다음에, 제 4 절연막(10349)이 형성되고, 제 4 절연막(10349)에는 선택적으로 콘택트홀이 형성되어 있다. 또, 제 4 절연막(10349)의 표면은 가능한 한 평탄한 것이 적합하다. 왜냐하면, 액정이 접하는 면의 요철에 의해, 액정분자의 배향이 영향을 받기 때문이다.
다음에, 제 3 도전층(10339)이 포토리소그래피법, 레이저 직묘법 또는 잉크젯법 등에 의해서 형성된다. 여기에서, 제 3 도전층(10339)의 형상은 빗살형으로 한다.
다음에, 제 1 배향막(10340)이 형성된다. 또, 제 1 배향막(10340)을 형성 후, 액정분자의 배향을 제어하기 위해서, 러빙을 하여도 좋다. 러빙은 천으로 배향막을 문지름으로써, 배향막에 골을 만드는 공정이다. 러빙을 함으로써, 배향막에 배향성을 갖게 할 수 있다.
이상과 같이 제작한 제 1 기판(10331)과, 차광막(10344), 컬러필터(10345), 스페이서(10347), 및 제 2 배향막(10342)을 제작한 제 2 기판(10346)을, 시일재에 의해서 수마이크로미터의 갭을 갖고 접합하여, 2장의 기판간에 액정재료를 주입하 는 것으로, 액정 패널이 제작할 수 있다.
여기에서, 각 도전층 또는 각 절연막에 사용할 수 있는 재료에 관해서 설명한다.
도 22의 제 1 절연막(10102), 도 23a의 제 1 절연막(10202), 도 23b의 제 1 절연막(10232), 도 24a의 제 1 절연막(10302), 도 24b의 제 1 절연막(10332)으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 절연막을 사용할 수 있다. 또는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등 중의 2개 이상의 막을 조합한 적층 구조의 절연막을 사용할 수 있다.
도 22의 제 1 도전층(10103), 도 23a의 제 1 도전층(10203), 도 23b의 제 1 도전층(10233), 도 24a의 제 1 도전층(10303), 도 24b의 제 1 도전층(10333)으로서는 Mo, Ti, Al, Nd, Cr 등을 사용할 수 있다. 또는 Mo, Ti, Al, Nd, Cr 등 중의 2개 이상을 조합한 적층 구조를 사용할 수도 있다.
도 22의 제 2 절연막(10104), 도 23a의 제 2 절연막(10204), 도 23b의 제 2 절연막(10234), 도 24a의 제 2 절연막(10304), 도 24b의 제 2 절연막(10334)으로서는 열산화막, 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막 등을 사용할 수 있다. 또는 열산화막, 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막 등 중 2이상을 조합한 적층 구조 등을 사용할 수 있다. 또, 반도체층과 접하는 부분에서는 산화실리콘막인 것이 바람직하다. 왜냐하면, 산화실리콘막으로 하면 반도체층과의 계면에서의 트랩 준위가 적어지기 때문이다. 또, Mo과 접하는 부분에서는 질 화실리콘막인 것이 바람직하다. 왜냐하면, 질화실리콘막은 Mo을 산화시키지 않기 때문이다.
도 22의 제 1 반도체층(10105), 도 23a의 제 1 반도체층(10205), 도 23b의 제 1 반도체층(10235), 도 24a의 제 1 반도체층(10305), 도 24b의 제 1 반도체층(10335)으로서는 실리콘 또는 실리콘게르마늄(SiGe) 등을 사용할 수 있다.
도 22의 제 2 반도체층(10106), 도 23a의 제 2 반도체층(10206), 도 23b의 제 2 반도체층(10236), 도 24a의 제 2 반도체층(10306), 도 24b의 제 2 반도체층(10336)으로서는 인 등을 포함한 실리콘 등을 사용할 수 있다.
도 22의 제 2 도전층(10107) 및 제 3 도전층(10109), 도 23a의 제 2 도전층(10207) 및 제 3 도전층(10209), 도 23b의 제 2 도전층(10237) 및 제 2 도전층(10239), 도 24a의 제 2 도전층(10307) 및 제 2 도전층(10309), 또는 도 24b의 제 2 도전층(10337), 제 2 도전층(10339) 및 제 4 도전층(10343)의 투광성을 갖는 재료로서는 산화인듐에 산화주석을 섞은 인듐주석산화물(ITO)막, 인듐주석산화물(ITO)에 산화규소를 섞은 인듐주석규소산화물(ITSO)막, 산화인듐에 산화아연을 섞은 인듐아연산화물(IZO)막, 산화아연막 또는 산화주석막 등을 사용할 수 있다. 또, IZO는 ITO에 2 내지 20중량%의 산화아연(ZnO)을 혼합시킨 타깃을 사용하여 스퍼터링에 의해 형성되는 투명 도전재료이다.
도 22의 제 2 도전층(10107) 및 제 3 도전층(10109), 도 23a의 제 2 도전층(10207) 및 제 3 도전층(10209), 도 23b의 제 2 도전층(10237) 및 제 2 도전층(10239), 도 24a의 제 2 도전층(10307) 및 제 2 도전층(10309), 또는 도 24b의 제 2 도전층(10337), 제 2 도전층(10339) 및 제 4 도전층(10343)의 반사성을 갖는 재료로서는 Ti, Mo, Ta, Cr, W, Al 등을 사용할 수 있다. 또는 Ti, Mo, Ta, Cr, W와 Al을 적층시킨 2층 구조, Al을 Ti, Mo, Ta, Cr, W 등의 금속의 사이에 둔 3층 적층 구조로 하여도 좋다.
도 22의 제 3 절연막(10108), 도 23a의 제 3 절연막(10208), 도 23b의 제 3 절연막(10238), 도 23b의 제 3 도전층(10239), 도 24a의 제 3 절연막(10308), 도 24b의 제 3 절연막(10338) 및 제 4 절연막(10349)으로서는 무기재료(산화실리콘, 질화실리콘, 산화질화실리콘 등) 또는 저유전율의 유기 화합물재료(감광성 또는 비감광성의 유기수지재료) 등을 사용할 수 있다. 또는 실록산을 포함하는 재료를 사용할 수도 있다. 또, 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성되는 재료이다. 치환기로서, 적어도 수소를 포함하는 유기기(遊技機; 예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 또는 치환기로서 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다.
도 22의 제 1 배향막(10110), 도 23a의 제 1 배향막(10210), 도 23b의 제 1 배향막(10240), 도 24a의 제 1 배향막(10310), 도 24b의 제 1 배향막(10340)으로서는 폴리이미드 등의 고분자막을 사용할 수 있다.
다음에, 각 액정 모드와 트랜지스터를 조합한 경우의 화소의 구조에 관해서, 화소의 상측면도(레이아웃도)를 참조하여 설명한다.
또, 액정 모드로서는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FIC(Ferroelectric Liquid Crystal) 모드, AFIC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
또, 트랜지스터로서는 비정질실리콘, 다결정실리콘, 미결정(마이크로크리스탈, 세미어몰퍼스라고도 함)실리콘 등으로 대표되는 비결정 반도체층을 갖는 박막트랜지스터(TFT) 등을 사용할 수 있다.
또, 트랜지스터의 구조로서는 톱게이트형 또는 보톰게이트형 등을 사용할 수 있다. 보톰게이트형의 트랜지스터로서는 채널 에치형 또는 채널 보호형 등을 사용할 수 있다.
도 25는 TN 방식과 트랜지스터를 조합한 경우의 화소의 상측면도의 일례이다. 도 25에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 저가로 액정표시장치를 제조할 수 있다.
도 25에 도시하는 화소는 주사선(10401)과, 영상 신호선(10402)과, 용량선(10403)과, 트랜지스터(10404)와, 화소전극(10405)과, 화소용량(10406)을 갖고 있다.
주사선(10401)은 신호(주사 신호)를 화소에 전달하는 기능을 갖는다. 영상 신호선(10402)은 신호(영상 신호)를 화소에 전달하기 위한 기능을 갖는다. 또, 주사선(10401)과 영상 신호선(10402)은 매트릭스형으로 배치되기 때문에, 다른 층의 도전층으로 형성되어 있다. 또, 주사선(10401)과 영상 신호선(10402)의 교차부에, 반도체층이 배치되어 있어도 좋다. 이와 같이 하는 것으로, 주사선(10401)과 영상 신호선(10402)의 사이에 형성되는 교차용량을 저감할 수 있다.
용량선(10403)은 화소전극(10405)과 평행하게 배치되어 있다. 용량선(10403)과 화소전극(10405)이 겹쳐 배치되어 있는 부분이 화소용량(10406)이 된다. 또, 용량선(10403)의 일부는 영상 신호선(10402)을 따라, 영상 신호선(10402)을 둘러싸도록 연설되어 있다. 이와 같이 하는 것으로, 크로스토크를 저감할 수 있다. 크로스토크는 영상 신호선(10402)의 전위변화에 따라, 전위를 유지해야 하는 전극의 전위가 변화해 버리는 현상이다. 또, 용량선(10403)과 영상 신호선(10402)의 사이에 반도체층을 배치함으로써, 교차용량을 저감할 수 있다. 또, 용량선(10403)은 주사선(10401)과 같은 재료로 구성되어 있다.
트랜지스터(10404)는 영상 신호선(10402)과 화소전극(10405)을 도통시키는 스위치로서의 기능을 갖는다. 또, 트랜지스터(10404)의 소스영역 및 드레인영역의 한쪽은 트랜지스터(10404)의 소스영역 및 드레인영역의 다른쪽에 둘러싸이도록 배치되어 있다. 이와 같이 하는 것으로, 트랜지스터(10404)의 채널폭이 커지기 때문에, 스위칭 능력의 향상을 도모할 수 있다. 또, 트랜지스터(10404)의 게이트 전극은 반도체층을 둘러싸도록 배치되어 있다.
화소전극(10405)은 트랜지스터(10404)의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속된다. 화소전극(10405)은 영상 신호선(10402)에 의해서 전달된 신호전압을 액정소자에 주기 위한 전극이다. 또, 화소전극(10405)은 직사각형이다. 이와 같이 하는 것으로, 화소의 개구율을 크게 할 수 있다. 또, 화소전극(10405)으로서는 투광성을 갖는 재료 또는 반사성을 갖는 재료를 사용할 수 있다. 또는 투광성을 갖는 재료와 반사성을 갖는 재료를 조합하여, 화소전극(10405)에 사용하여도 좋다.
도 26a는 MVA 방식과 트랜지스터를 조합한 경우의 화소의 상측면도의 일례이다. 도 26a에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 시야각이 크고, 응답속도가 빠르고, 콘트라스트가 큰 액정표시장치를 얻을 수 있다.
도 26a에 도시하는 화소는 주사선(10501)과, 영상 신호선(10502)과, 용량선(10503)과, 트랜지스터(10504)와, 화소전극(10505)과, 화소용량(10506)과, 배향 제어용 돌기(10507)를 갖는다.
주사선(10501)은 신호(주사 신호)를 화소에 전달하는 기능을 갖는다. 영상 신호선(10502)은 신호(영상 신호)를 화소에 전달하기 위한 기능을 갖는다. 또, 주사선(10501)과 영상 신호선(10502)은 매트릭스형으로 배치되기 때문에, 다른 층의 도전층으로 형성되어 있다. 또, 주사선(10501)과 영상 신호선(10502)의 교차부에, 반도체층이 배치되어 있어도 좋다. 이와 같이 하는 것으로, 주사선(10501)과 영상 신호선(10502)의 사이에 형성되는 교차용량을 저감할 수 있다.
용량선(10503)은 화소전극(10505)과 평행하게 배치되어 있다. 용량선(10503)과 화소전극(10505)이 겹쳐 배치되어 있는 부분이 화소용량(10506)이 된다. 또, 용량선(10503)의 일부는 영상 신호선(10502)을 따라, 영상 신호선(10502)을 둘러싸도록 연설되어 있다. 이와 같이 하는 것으로, 크로스토크를 저감할 수 있다. 크로스토크는 영상 신호선(10502)의 전위변화에 따라, 전위를 유지해야 하는 전극의 전위가 변화해 버리는 현상이다. 또, 용량선(10503)과 영상 신호선(10502)의 사이에 반도체층을 배치함으로써, 교차용량을 저감할 수 있다. 또, 용량선(10503)은 주사선(10501)과 같은 재료로 구성되어 있다.
트랜지스터(10504)는 영상 신호선(10502)과 화소전극(10505)을 도통시키는 스위치로서의 기능을 갖는다. 또, 트랜지스터(10504)의 소스영역 및 드레인영역의 한쪽은 트랜지스터(10504)의 소스영역 및 드레인영역의 다른쪽에 둘러싸이도록 배치되어 있다. 이와 같이 하는 것으로, 트랜지스터(10504)의 채널폭이 커지기 때문에, 스위칭 능력의 향상을 도모할 수 있다. 또, 트랜지스터(10504)의 게이트 전극은 반도체층을 둘러싸도록 배치되어 있다.
화소전극(10505)은 트랜지스터(10504)의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속된다. 화소전극(10505)은 영상 신호선(10502)에 의해서 전달된 신호전압을 액정소자에 주기 위한 전극이다. 또, 화소전극(10505)은 직사각형이다. 이와 같이 하는 것으로, 화소의 개구율을 크게 할 수 있다. 또, 화소전극(10505)으로서는 투광성을 갖는 재료 또는 반사성을 갖는 재료를 사용할 수 있다. 또는 투광성을 갖는 재료와 반사성을 갖는 재료를 조합하여, 화소전극(10505)에 사용하여도 좋다.
배향 제어용 돌기(10507)는 대향기판에 형성되어 있다. 배향 제어용 돌기(10507)는 액정분자를 방사형으로 배향시키는 기능을 갖는다. 또, 배향 제어용 돌기(10507)의 형상에 한정은 없다. 예를 들면, 배향 제어용 돌기(10507)의 형상 은 く모양으로 되어 있어도 좋다. 이와 같이 하는 것으로, 액정분자의 배향이 다른 복수의 영역을 형성할 수 있고, 시야각의 향상을 도모할 수 있다.
도 26b는 PVA 방식과 트랜지스터를 조합한 경우의 화소의 상측면도의 일례이다. 도 26b에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 시야각이 크고, 응답속도가 빠르고, 콘트라스트가 큰 액정표시장치를 얻을 수 있다.
도 26b에 도시하는 화소는 주사선(10511)과, 영상 신호선(10512)과, 용량선(10513)과, 트랜지스터(10514)와, 화소전극(10515)과, 화소용량(10516)과, 전극 노치부(10517)를 갖는다.
주사선(10511)은 신호(주사 신호)를 화소에 전달하는 기능을 갖는다. 영상 신호선(10512)은 신호(영상 신호)를 화소에 전달하기 위한 기능을 갖는다. 또, 주사선(10511)과 영상 신호선(10512)은 매트릭스형으로 배치되기 때문에, 다른 층의 도전층으로 형성되어 있다. 또, 주사선(10511)과 영상 신호선(10512)의 교차부에, 반도체층이 배치되어 있어도 좋다. 이와 같이 하는 것으로, 주사선(10511)과 영상 신호선(10512)의 사이에 형성되는 교차용량을 저감할 수 있다.
용량선(10513)은 화소전극(10515)과 평행하게 배치되어 있다. 용량선(10513)과 화소전극(10515)이 겹쳐 배치되어 있는 부분이 화소용량(10516)이 된다. 또, 용량선(10513)의 일부는 영상 신호선(10512)을 따라, 영상 신호선(10512)을 둘러싸도록 연설되어 있다. 이와 같이 하는 것으로, 크로스토크를 저감할 수 있다. 크로스토크는 영상 신호선(10512)의 전위변화에 따라, 전위를 유지해야 하는 전극의 전위가 변화해 버리는 현상이다. 또, 용량선(10513)과 영상 신호 선(10512)의 사이에 반도체층을 배치함으로써, 교차용량을 저감할 수 있다. 또, 용량선(10513)은 주사선(10511)과 같은 재료로 구성되어 있다.
트랜지스터(10514)는 영상 신호선(10512)과 화소전극(10515)을 도통시키는 스위치로서의 기능을 갖는다. 또, 트랜지스터(10514)의 소스영역 및 드레인영역의 한쪽은 트랜지스터(10514)의 소스영역 및 드레인영역의 다른쪽에 둘러싸이도록 배치되어 있다. 이와 같이 하는 것으로, 트랜지스터(10514)의 채널폭이 커지기 때문에, 스위칭 능력의 향상을 도모할 수 있다. 또, 트랜지스터(10514)의 게이트 전극은 반도체층을 둘러싸도록 배치되어 있다.
화소전극(10515)은 트랜지스터(10514)의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속된다. 화소전극(10515)은 영상 신호선(10512)에 의해서 전달된 신호전압을 액정소자에 주기 위한 전극이다. 또, 화소전극(10515)은 전극 노치부(10517)의 형상에 맞춘 형상이다. 구체적으로는 전극 노치부(10517)가 없는 부분에, 화소전극(10515)을 노치한 부분을 형성한 듯한 형상이다. 이와 같이 하는 것으로, 액정분자의 배향이 다른 복수의 영역을 형성할 수 있고, 시야각의 향상을 도모할 수 있다. 또, 화소전극(10515)으로서는 투광성을 갖는 재료 또는 반사성을 갖는 재료를 사용할 수 있다. 또는 투광성을 갖는 재료와 반사성을 갖는 재료를 조합하여, 화소전극(10515)에 사용하여도 좋다.
도 27a는 IPS 방식과 트랜지스터를 조합한 경우의 화소의 상측면도의 일례이다. 도 27a에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 원리적으로 시야각이 크고, 응답속도의 계조 의존성이 작은 액정표시장치를 얻을 수 있다.
도 27a에 도시하는 화소는 주사선(10601)과, 영상 신호선(10602)과, 공통전극(10603)과, 트랜지스터(10604)와, 화소전극(10605)을 갖는다.
주사선(10601)은 신호(주사 신호)를 화소에 전달하는 기능을 갖는다. 영상 신호선(10602)은 신호(영상 신호)를 화소에 전달하기 위한 기능을 갖는다. 또, 주사선(10601)과 영상 신호선(10602)은 매트릭스형으로 배치되기 때문에, 다른 층의 도전층으로 형성되어 있다. 또, 주사선(10601)과 영상 신호선(10602)의 교차부에, 반도체층이 배치되어 있어도 좋다. 이와 같이 하는 것으로, 주사선(10601)과 영상 신호선(10602)의 사이에 형성되는 교차용량을 저감할 수 있다. 또, 영상 신호선(10602)은 화소전극(10605)의 형상에 맞추어 형성되어 있다.
공통전극(10603)은 화소전극(10605)과 평행하게 배치되어 있다. 공통전극(10603)은 가로방향의 전계를 발생시키기 위한 전극이다. 또, 공통전극(10603)의 형상은 굴곡된 빗살형이다. 또, 공통전극(10603)의 일부는 영상 신호선(10602)에 따라, 영상 신호선(10602)을 둘러싸도록 연설되어 있다. 이와 같이 하는 것으로, 크로스토크를 저감할 수 있다. 크로스 토크는 영상 신호선(10602)의 전위변화에 따라, 전위를 유지해야 하는 전극의 전위가 변화해 버리는 현상이다. 또, 공통전극(10603)과 영상 신호선(10602)의 사이에 반도체층을 배치함으로써, 교차용량을 저감할 수 있다. 또, 공통전극(10603)의 주사선(10601)과 평행하게 배치되어 있는 부분에서는 주사선(10601)과 같은 재료로 구성되어 있다. 공통전극(10603)의 화소전극(10605)과 평행하게 배치되어 있는 부분에서는 화소전극(10605)과 같은 재료로 구성되어 있다.
트랜지스터(10604)는 영상 신호선(10602)과 화소전극(10605)을 도통시키는 스위치로서의 기능을 갖는다. 또, 트랜지스터(10604)의 소스영역 및 드레인영역의 한쪽은 트랜지스터(10604)의 소스영역 및 드레인영역의 다른쪽에 둘러싸이도록 배치되어 있다. 이와 같이 하는 것으로, 트랜지스터(10604)의 채널폭이 커지기 때문에, 스위칭 능력의 향상을 도모할 수 있다. 또, 트랜지스터(10604)의 게이트 전극은 반도체층을 둘러싸도록 배치되어 있다.
화소전극(10605)은 트랜지스터(10604)의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속된다. 화소전극(10505)은 영상 신호선(10602)에 의해서 전달된 신호전압을 액정소자에 주기 위한 전극이다. 또, 화소전극(10605)의 형상은 굴곡된 빗살형의 형상이다. 이와 같이 하는 것으로, 액정분자에 횡전계를 가할 수 있다. 액정분자의 배향이 다른 복수의 영역을 형성할 수 있고, 시야각의 향상을 도모할 수 있다. 또, 화소전극(10605)으로서는 투광성을 갖는 재료 또는 반사성을 갖는 재료를 사용할 수 있다. 또는 투광성을 갖는 재료와 반사성을 갖는 재료를 조합하여, 화소전극(10605)에 사용하여도 좋다.
또, 공통전극(10603) 중 빗살형의 부분과 화소전극(10605)은 따로따로의 도전층으로 형성되어 있어도 좋다. 예를 들면, 공통전극(10603) 중 빗살형의 부분은 주사선(10601) 또는 영상 신호선(10602)과 같은 도전층으로 형성되어 있어도 좋다. 마찬가지로, 화소전극(10605)은 주사선(10601) 또는 영상 신호선(10602)과 같은 도전층으로 형성되어 있어도 좋다.
도 27b는 FFS 방식과 트랜지스터를 조합한 경우의 화소의 상측면도이다. 도 27b에 도시하는 화소의 구조를 액정표시장치에 적용함으로써, 원리적으로 시야각이 크고, 응답속도의 계조 의존성이 작은 액정표시장치를 얻을 수 있다.
도 27b에 도시하는 화소는 주사선(10611)과, 영상 신호선(10612)과, 공통전극(10613)과, 트랜지스터(10614)와, 화소전극(10615)을 구비하고 있어도 좋다.
주사선(10611)은 신호(주사 신호)를 화소에 전달하는 기능을 갖는다. 영상 신호선(10612)은 신호(영상 신호)를 화소에 전달하기 위한 기능을 갖는다. 또, 주사선(10611)과 영상 신호선(10612)은 매트릭스형으로 배치되기 때문에, 다른 층의 도전층으로 형성되어 있다. 또, 주사선(10611)과 영상 신호선(10612)의 교차부에, 반도체층이 배치되어 있어도 좋다. 이와 같이 하는 것으로, 주사선(10611)과 영상 신호선(10612)의 사이에 형성되는 교차용량을 저감할 수 있다. 또, 영상 신호선(10612)은 화소전극(10615)의 형상에 맞추어 형성되어 있다.
공통전극(10613)은 화소전극(10615)의 하부, 및 화소전극(10615)과 화소전극(10615)의 사이의 하부에 똑같이 형성되어 있다. 또, 공통전극(10613)으로서는 투광성을 갖는 재료 또는 반사성을 갖는 재료를 사용할 수 있다. 또는 투광성을 갖는 재료와 반사성을 갖는 재료를 조합하여, 공통전극(10613)에 사용하여도 좋다.
트랜지스터(10614)는 영상 신호선(10612)과 화소전극(10615)을 도통시키는 스위치로서의 기능을 갖는다. 또, 트랜지스터(10604)의 소스영역 및 드레인영역의 한쪽은 트랜지스터(10614)의 소스영역 및 드레인영역의 다른쪽에 둘러싸이도록 배치되어 있다. 이와 같이 하는 것으로, 트랜지스터(10614)의 채널폭이 커지기 때문에, 스위칭 능력의 향상을 도모할 수 있다. 또, 트랜지스터(10614)의 게이트 전극 은 반도체층을 둘러싸도록 배치되어 있다.
화소전극(10615)은 트랜지스터(10614)의 소스전극 및 드레인전극의 한쪽에 전기적으로 접속된다. 화소전극(10615)은 영상 신호선(10612)에 의해서 전달된 신호전압을 액정소자에 주기 위한 전극이다. 또, 화소전극(10615)의 형상은 굴곡된 빗살형의 형상이다. 이와 같이 하는 것으로, 액정분자에 횡전계를 가할 수 있다. 또, 빗살형 화소전극(10615)은 공통전극(10613)의 똑같은 부분보다도 액정층에 가까운 곳에 배치된다. 액정분자의 배향이 다른 복수의 영역을 형성할 수 있고, 시야각의 향상을 도모할 수 있다. 또, 화소전극(10615)으로서는 투광성을 갖는 재료 또는 반사성을 갖는 재료를 사용할 수 있다. 또는 투광성을 갖는 재료와 반사성을 갖는 재료를 조합하여, 화소전극(10615)에 사용하여도 좋다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 6)
본 실시형태에서는 액정 패널의 주변부에 관해서 설명한다.
도 28은 에지 라이트식이라고 불리는 백라이트 유닛(20101)과, 액정 패널(20107)을 갖고 있는 액정표시장치의 일례를 도시한다. 에지 라이트식은 백라이트 유닛의 단부에 광원을 배치하고, 이 광원의 형광을 발광면 전체로부터 방사하는 방식이다. 에지 라이트식의 백라이트 유닛은 박형으로 성(省)전력화를 도모할 수 있다.
백라이트 유닛(20101)은 확산판(20102), 도광판(20103), 반사판(20104), 램프 리플렉터(20105) 및 광원(20106)에 의해서 구성된다.
광원(20106)은 필요에 따라서 발광하는 기능을 갖고 있다. 예를 들면, 광원(20106)으로서는 냉음극관, 열음극관, 발광 다이오드, 무기 EL소자 또는 유기 EL소자 등이 사용된다. 램프 리플렉터(20105)는 광원(20106)으로부터의 형광을 효율 좋게 도광판(20103)에 유도하는 기능을 갖는다. 도광판(20103)은 형광을 전반사시켜, 전체면에 광을 유도하는 기능을 갖는다. 확산판(20102)은 명도의 격차를 저감 하는 기능을 갖는다. 반사판(20104)은 도광판(20103)으로부터 아래방향(액정 패널(20107)과 반대방향)으로 누출된 광을 반사하여 재이용하는 기능을 갖는다.
또, 백라이트 유닛(20101)에는 광원(20106)의 휘도를 조정하기 위한 제어회로가 접속되어 있다. 이 제어회로에 의해서, 광원(20106)의 휘도를 조정할 수 있다.
도 29a, 29b, 29c 및 29d는 에지 라이트식의 백라이트 유닛의 상세한 구성을 도시하는 도면이다. 또, 확산판, 도광판 및 반사판 등은 그 설명을 생략한다.
도 29a에 도시하는 백라이트 유닛(20201)은 광원으로서 냉음극관(20203)을 사용한 구성이다. 그리고, 냉음극관(20203)으로부터의 광을 효율 좋게 반사시키기 위해서, 램프 리플렉터(20202)가 설치되어 있다. 이러한 구성은 냉음극관(20203)으로부터 얻어지는 광의 휘도가 높아지기 때문에, 대형 표시장치에 사용하는 경우가 많다.
도 29b에 도시하는 백라이트 유닛(20211)은 광원으로서 발광 다이오드(20213(LED))를 사용한 구성이다. 예를 들면, 백색에 발하는 발광 다이오드(20213(LED))는 소정의 간격으로 배치된다. 그리고, 발광 다이오드(20213)로부터의 광을 효율 좋게 반사시키기 위해서, 램프 리플렉터(20212)가 설치되어 있다.
발광 다이오드의 휘도는 높기 때문에, 발광 다이오드를 사용한 구성은 대형 표시장치에 적합하다. 발광 다이오드의 색 재현성은 우수하기 때문에, 배치 면적을 작게 할 수 있다. 따라서, 표시장치의 협프레임화를 도모할 수 있다.
또, 발광 다이오드가 대형의 표시장치에 탑재되는 경우, 발광 다이오드를 상 기 기판의 배면에 배치할 수 있다. 발광 다이오드는 소정의 간격을 유지하고, 각 색의 발광 다이오드가 차례로 배치된다. 발광 다이오드의 배치에 의해서, 색 재현성을 높일 수 있다.
도 29c에 도시하는 백라이트 유닛(20221)은 광원으로서 각 색 RGB의 발광 다이오드(20223(LED)), 발광 다이오드(20224(LED)), 발광 다이오드(20225(LED))를 사용한 구성이다. 각 색 RGB의 발광 다이오드(20223(LED)), 발광 다이오드(20224(LED)), 발광 다이오드(20225(LED))는 각각 소정의 간격으로 배치된다. 각 색 RGB의 발광 다이오드(20223(LED)), 발광 다이오드(20224(LED)), 발광 다이오드(20225(LED))를 사용함으로써, 색 재현성을 높게 할 수 있다. 그리고, 발광 다이오드로부터의 광을 효율 좋게 반사시키기 위해서, 램프 리플렉터(20222)가 설치되어 있다.
발광 다이오드의 휘도는 높기 때문에, 광원으로서 각 색 RGB의 발광 다이오드를 사용한 구성은 대형 표시장치에 적합하다. 색 재현성이 우수하기 때문에, 배치 면적을 작게 할 수 있다. 따라서, 표시장치의 협프레임화를 도모할 수 있다.
또, 시간에 따라서 RGB의 발광 다이오드를 순차적으로 점등시킴으로써, 컬러표시를 할 수 있다. 소위 필드 시퀀셜 모드이다.
또, 백색을 발하는 발광 다이오드와, 각 색 RGB의 발광 다이오드(20223(LED)), 발광 다이오드(20224(LED)), 발광 다이오드(20225(LED))를 조합할 수 있다.
또, 발광 다이오드가 대형의 표시장치에 탑재되는 경우, 발광 다이오드를 상 기 기판의 배면에 배치할 수 있다. 발광 다이오드는 소정의 간격을 유지하고, 각 색의 발광 다이오드가 차례로 배치된다. 발광 다이오드의 배치에 의해서, 색 재현성을 높일 수 있다.
도 29d에 도시하는 백라이트 유닛(20231)은 광원으로서 각 색 RGB의 발광 다이오드(20233(LED)), 발광 다이오드(20234(LED)), 발광 다이오드(20235(LED))를 사용한 구성이다. 예를 들면, 각 색 RGB의 발광 다이오드(20233(LED)), 발광 다이오드(20234(LED)), 발광 다이오드(20235(LED)) 중 발광 강도가 낮은 색(예를 들면 초록)은 복수 배치되어 있다. 각 색 RGB의 발광 다이오드(20233(LED)), 발광 다이오드(20234(LED)), 발광 다이오드(20235(LED))를 사용함으로써, 색 재현성을 높게 할 수 있다. 그리고, 발광 다이오드로부터의 광을 효율 좋게 반사시키기 위해서, 램프 리플렉터(20232)가 설치되어 있다.
발광 다이오드의 휘도는 높기 때문에, 광원으로서 각 색 RGB의 발광 다이오드를 사용한 구성은 대형 표시장치에 적합하다. 발광 다이오드의 색 재현성은 우수하기 때문에, 배치 면적을 작게 할 수 있다. 따라서, 표시장치의 협프레임화를 도모할 수 있다.
또, 시간에 따라서 RGB의 발광 다이오드를 순차적으로 점등시킴으로써, 컬러표시를 할 수 있다. 소위 필드 시퀀셜 모드이다.
또, 백색을 발하는 발광 다이오드와, 각 색 RGB의 발광 다이오드(20233(LED)), 발광 다이오드(20234(LED)), 발광 다이오드(20235(LED))를 조합할 수 있다.
또, 발광 다이오드가 대형의 표시장치에 탑재되는 경우, 발광 다이오드를 상기 기판의 배면에 배치할 수 있다. 발광 다이오드는 소정의 간격을 유지하고, 각 색의 발광 다이오드가 차례로 배치된다. 발광 다이오드의 배치에 의해서, 색 재현성을 높일 수 있다.
도 32a는 직하형이라고 불리는 백라이트 유닛(20500)과, 액정 패널(20505)을 갖는 액정표시장치의 일례를 도시한다. 직하식은 발광면의 바로 아래에 광원을 배치하는 것으로, 그 광원의 형광을 발광면 전체로부터 방사하는 방식이다. 직하식의 백라이트 유닛은 발광 광량을 효율 좋게 이용할 수 있다.
백라이트 유닛(20500)은 확산판(20501), 차광판(20502), 램프 리플렉터(20503) 및 광원(20504)에 의해서 구성된다.
광원(20504)은 필요에 따라서 발광하는 기능을 갖고 있다. 예를 들면, 광원(20504)으로서는 냉음극관, 열음극관, 발광 다이오드, 무기 EL소자 또는 유기 EL소자 등이 사용된다. 램프 리플렉터(20503)는 광원(20504)의 형광을 효율 좋게 확산판(20501) 및 차광판(20502)에 유도하는 기능을 갖는다. 차광판(20502)은 광원(20504)의 배치에 맞추어 광이 강한 부분일 수록 차광을 많이 하는 것으로, 휘도의 격차를 저감하는 기능을 갖는다. 확산판(20501)은 더욱 휘도의 격차를 저감하는 기능을 갖는다.
또, 백라이트 유닛(20500)에는 광원(20504)의 휘도를 조정하기 위한 제어회로가 접속되어 있다. 이 제어회로에 의해서, 광원(20504)의 휘도를 조정할 수 있다.
도 32b는 직하형이라고 불리는 백라이트 유닛(20510)과, 액정 패널(20515)을 갖는 액정표시장치의 일례를 도시한다. 직하식은 발광면의 바로 아래에 광원을 배치하는 것으로, 그 광원의 형광을 발광면 전체로부터 방사하는 방식이다. 직하식의 백라이트 유닛은 발광 광량을 효율 좋게 이용할 수 있다.
백라이트 유닛(20510)은 확산판(20511), 차광판(20512), 램프 리플렉터(20513), 각 색 RGB의 광원(20514a(R)), 광원(20514b(G)) 및 광원(20514c(B))에 의해서 구성된다.
각 색 RGB의 광원(20514a(R)), 광원(20514b(G)) 및 광원(20514c(B))은 필요에 따라서 발광하는 기능을 갖는다. 예를 들면, 광원(20514a(R)), 광원(20514b(G)) 및 광원(20514c(B))으로서는 냉음극관, 열음극관, 발광 다이오드, 무기 EL소자 또는 유기 EL소자 등이 사용된다. 램프 리플렉터(20513)는 광원(20514a 내지 20514c)의 형광을 효율 좋게 확산판(20511) 및 차광판(20512)에 유도하는 기능을 갖는다. 차광판(20512)은 광원(20514a 내지 20514c)의 배치에 맞추어 광이 강한 부분일 수록 차광을 많이 하는 것으로, 명도 또는 휘도의 격차를 저감하는 기능을 갖는다. 확산판(20511)은 더욱 명도 또는 휘도의 격차를 저감하는 기능을 갖는다.
또, 백라이트 유닛(20510)에는 각 색 RGB의 광원(20514a(R)), 광원(20514b(G)) 및 광원(20514c(B))의 휘도를 조정하기 위한 제어회로가 접속되어 있다. 이 제어회로에 의해서, 각 색 RGB의 광원(20514a(R)), 광원(20514b(G)) 및 광원(20514c(B))의 휘도를 조정할 수 있다.
도 30은 편광판(편광필름이라고도 함)의 구성의 일례를 도시하는 도면이다.
편광필름(20300)은 보호필름(20301), 기판필름(20302), PVA 편광필름(20303), 기판필름(20304), 점착제층(20305) 및 이형필름(20306)을 갖는다.
PVA 편광필름(20303)은 어떤 진동방향만의 광(직선편광)을 만들어내는 기능을 갖는다. 구체적으로는 PVA 편광필름(20303)은 전자의 밀도가 세로와 가로에서 크게 다른 분자(편광자)를 포함하고 있다. PVA 편광필름(20303)은 이 전자의 밀도가 세로와 가로에서 크게 다른 분자의 방향을 가지런히 하는 것으로, 직선편광을 만들어낼 수 있다.
일례로서, PVA 편광필름(20303)은 폴리비닐알콜(Poly Vinyl Alcohol)의 고분자필름에, 요오드화합물을 도프하여, PVA 필름을 어떤 방향으로 잡아 당기는 것으로, 일정 방향에 요오드분자가 배열된 필름을 얻을 수 있다. 그리고, 요오드분자의 장축과 평행한 광은 요오드분자에 흡수된다. 또, 고내구 용도 및 고내열 용도로서, 요오드 대신에 2색성의 염료를 사용하여도 좋다. 또, 염료는 차재용 LCD 또는 프로젝터용 LCD 등의 내구성, 내열성이 요구되는 액정표시장치에 사용되는 것이 바람직하다.
PVA 편광필름(20303)은 양측을 기재(基材)가 되는 필름(기판필름(20302) 및 기판필름(20304))의 사이에 두는 것으로, 신뢰성을 증가시킬 수 있다. 또, PVA 편광필름(20303)은 고투광성, 고내구성의 트리아세틸셀룰로스(TAC)필름의 사이에 있어도 좋다. 또, 기판필름 및 TAC필름은 PVA 편광필름(20303)이 갖는 편광자의 보호층으로서 기능한다.
한쪽의 기판필름(기판필름(20304))에는 액정 패널의 유리기판에 붙이기 위한 점착제층(20305)이 점착되어 있다. 또, 점착제층(20305)은 점착제를 한쪽의 기판필름(기판필름(20304))에 도포하는 것으로 형성된다. 점착제층(20305)에는 이형필름(20306; 세퍼레이트 필름)이 구비되어 있다.
다른쪽의 기판필름(기판필름(20302))에는 보호필름(20301)이 구비되어 있다.
또, 편광필름(20300) 표면에, 하드코트 산란층(안티글레어층)이 구비되어 있어도 좋다. 하드코트 산란층은 AG 처리에 의해서 표면에 미세한 요철이 형성되어 있고, 외광을 산란시키는 방현(防眩) 기능을 갖기 때문에, 액정 패널에 대한 외광의 비침 포함을 막을 수 있다. 표면반사를 막을 수 있다.
또, 편광필름(20300) 표면에, 복수의 굴절율이 다른 광학 박막층을 다층화(안티리플렉션 처리, 또는 AR 처리라고도 함)하여도 좋다. 다층화된 복수의 굴절율이 다른 광학 박막층은 광의 간섭 효과에 의해서 표면의 반사율을 저감할 수 있다.
도 31은 액정표시장치의 시스템 블록의 일례를 도시하는 도면이다.
화소부(20405)에는 신호선(20412)이 신호선 구동회로(20403)로부터 연신하여 배치되어 있다. 화소부(20405)에는 주사선(20410)이 주사선 구동회로(20404)로부터 연신하여 배치되어 있다. 그리고, 신호선(20412)과 주사선(20410)의 교차영역에, 복수의 화소가 매트릭스형으로 배치되어 있다. 또, 복수의 화소 각각은 스위칭소자를 갖고 있다. 따라서, 복수의 화소 각각에 액정분자의 경사를 제어하기 위한 전압을 독립적으로 입력할 수 있다. 이와 같이 각 교차영역에 스위칭소자가 형 성된 구조를 액티브 매트릭스형으로 부른다. 단 본 발명은 이러한 액티브 매트릭스형에 한정되지 않고, 패시브 매트릭스형의 구성이어도 좋다. 패시브 매트릭스형은 각 화소에 스위칭소자가 없기 때문에, 공정이 간편하다.
구동회로부(20408)는 제어회로(20402), 신호선 구동회로(20403) 및 주사선 구동회로(20404)를 갖는다. 제어회로(20402)에는 영상 신호(20401)가 입력되어 있다. 제어회로(20402)는 이 영상 신호(20401)를 따라서, 신호선 구동회로(20403) 및 주사선 구동회로(20404)를 제어한다. 요컨대, 제어회로(20402)는 신호선 구동회로(20403) 및 주사선 구동회로(20404)에, 각각 제어 신호를 입력한다. 그리고, 이 제어 신호에 따라서, 신호선 구동회로(20403)는 비디오 신호를 신호선(20412)에 입력하고, 주사선 구동회로(20404)는 주사 신호를 주사선(20410)에 입력한다. 그리고, 화소가 갖는 스위칭소자가 주사 신호에 따라서 선택되어, 화소 화소전극에 비디오 신호가 입력된다.
또, 제어회로(20402)는 영상 신호(20401)를 따라서 전원(20407)도 제어하고 있다. 전원(20407)은 조명수단(20406)에 전력을 공급하는 수단을 갖고 있다. 조명수단(20406)으로서는 에지 라이트식의 백라이트 유닛, 또는 직하형의 백라이트 유닛을 사용할 수 있다. 단, 조명수단(20406)으로서는 프론트 라이트를 사용하여도 좋다. 프론트 라이트는 화소부의 전면(前面)측에 장치하여, 전체를 비추는 발광체 및 도광체로 구성된 판상의 라이트 유닛이다. 이러한 조명수단에 의해, 저소비전력으로, 균등하게 화소부를 비출 수 있다.
도 31b에 도시하는 바와 같이 주사선 구동회로(20404)는 시프트 레지스 터(20441), 레벨 시프터(20442), 버퍼(20443)로서 기능하는 회로를 갖는다. 시프트 레지스터(20441)에는 게이트 스타트 펄스(GSP), 게이트 클록 신호(GCK) 등의 제어 신호가 입력된다.
도 31c에 도시하는 바와 같이 신호선 구동회로(20403)는 시프트 레지스터(20431), 제 1 래치(20432), 제 2 래치(20433), 레벨 시프터(20434), 버퍼(20435)로서 기능하는 회로를 갖는다. 버퍼(20435)로서 기능하는 회로는 약한 신호를 증폭시키는 기능을 갖는 회로로, 오퍼레이션 앰프 등을 갖는다. 레벨 시프터(20434)에는 스타트 펄스(SSP), 소스 클록 신호(SCK) 등의 제어 신호가 입력되고, 제 1 래치(20432)에는 비디오 신호 등의 데이터(DATA)가 입력된다. 제 2 래치(20433)에는 데이터(DATA)를 일시 유지할 수 있고, 래치(LAT) 신호에 의해서 일제히 화소부(20405)에 입력시킨다. 이것을 선순차 구동으로 부른다. 이 때문에, 선순차 구동이 아니라, 점순차 구동을 하는 화소이면, 제 2 래치는 불필요로 할 수 있다.
또, 본 실시형태에서, 액정 패널은 공지의 것을 사용할 수 있다. 예를 들면, 액정 패널로서, 2개의 기판의 사이에 액정층이 밀봉된 구성을 사용할 수 있다. 한쪽의 기판상에는 트랜지스터, 용량소자, 화소전극 또는 배향막 등이 형성되어 있다. 또, 한쪽의 기판의 상측면과 반대측에는 편광판, 위상차판 또는 프리즘시트가 배치되어 있어도 좋다. 다른쪽의 기판상에는 컬러필터, 블랙 매트릭스, 대향전극 또는 배향막 등이 형성되어 있다. 또, 다른쪽의 기판의 상측면과 반대측에는 편광판 또는 위상차판이 배치되어 있어도 좋다. 또, 컬러필터 및 블랙 매트릭스는 한 쪽의 기판의 상측면에 형성되어도 좋다. 또, 한쪽의 기판의 상측면측 또는 그 반대측에 슬릿(격자)을 배치하는 것으로, 3차원 표시를 할 수 있다.
또, 편광판, 위상차판 및 프리즘시트를 각각, 2개의 기판의 사이에 배치하는 것이 가능하다. 또는 2개의 기판 중의 어느 하나와 일체로 하는 것이 가능하다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 7)
본 실시형태에서는 표시장치의 구동방법에 관해서 설명한다. 특히, 액정표시장치의 구동방법에 관해서 설명한다.
우선, 오버드라이브 구동에 관해서, 도 33을 참조하여 설명한다. 도 33a는 표시소자의, 입력전압에 대한 출력휘도의 시간변화를 도시한 것이다. 파선으로 나타낸 입력전압(30121)에 대한 표시소자의 출력휘도의 시간변화는, 마찬가지로 파선으로 나타낸 출력휘도(30123)와 같아진다. 즉, 목적으로 하는 출력휘도 L0를 얻기 위한 전압은 Vi이지만, 입력전압으로서 Vi를 그대로 입력한 경우는 목적으로 하는 출력휘도 L0에 도달할 때까지, 소자의 응답속도에 대응한 시간을 요하여 버린다.
오버드라이브 구동은 이 응답속도를 빠르게 하기 위한 기술이다. 구체적으로는 우선, Vi보다도 큰 전압인 Vo를 소자에 일정 시간 부여하는 것으로 출력휘도의 응답속도를 높여, 목적으로 하는 출력휘도 L0에 가깝게 한 후에, 입력전압을 Vi로 되돌리는 방법이다. 이 때의 입력전압은 입력전압(30122), 출력휘도는 출력휘도(30124)로 나타내게 된다. 출력휘도(30124)의 그래프는 목적으로 하는 휘도 L0에 도달할 때까지의 시간이, 출력휘도(30123)의 그래프보다도 짧게 되어 있다.
또, 도 33a에서는 입력전압에 대하여 출력휘도가 정(正)의 변화를 하는 경우에 관해서 설명하였지만, 입력전압에 대하여 출력휘도가 부(負)의 변화를 하는 경우도, 본 실시형태는 포함하고 있다.
이러한 구동을 실현하기 위한 회로에 관해서, 도 33b 및 도 33c를 참조하여 설명한다. 우선, 도 33b를 참조하여, 입력 영상 신호(30131)가 아날로그치(이산치이어도 좋다)를 취하는 신호이고, 출력 영상 신호(30132)도 아날로그치를 취하는 신호인 경우에 관해서 설명한다. 도 33b에 도시하는 오버드라이브회로는 부호화회로(30101), 프레임 메모리(30102), 보정회로(30103), DA변환회로(30104)를 구비한다.
입력 영상 신호(30131)는 우선, 부호화회로(30101)에 입력되어 부호화된다. 요컨대, 아날로그 신호로부터, 적절한 비트수의 디지털 신호로 변환된다. 그 후, 변환된 디지털 신호는 프레임 메모리(30102)와, 보정회로(30103)에 각각 입력된다. 보정회로(30103)에는 프레임 메모리(30102)에 유지되어 있는 전(前)프레임의 영상 신호도, 동시에 입력된다. 그리고, 보정회로(30103)에서, 상기 프레임의 영상 신호와, 전프레임의 영상 신호로부터, 미리 준비된 수치 테이블에 따라서, 보정된 영상 신호를 출력한다. 이 때, 보정회로(30103)에 출력전환 신호(30133)를 입력하고, 보정된 영상 신호와, 상기 프레임의 영상 신호를 바꿔 출력할 수 있도록 하여도 좋다. 다음에, 보정된 영상 신호 또는 상기 프레임의 영상 신호는 DA변환회로(30104)에 입력된다. 그리고, 보정된 영상 신호 또는 상기 프레임의 영상 신호에 따른 값의 아날로그 신호인 출력 영상 신호(30132)가 출력된다. 이와 같이 하여, 오버드라이브 구동을 실현할 수 있다.
다음에, 도 33c를 참조하여, 입력 영상 신호(30131)가 디지털치를 취하는 신호이고, 출력 영상 신호(30132)도 디지털치를 취하는 신호인 경우에 관해서 설명한다. 도 33c에 도시하는 오버드라이브회로는 프레임 메모리(30112), 보정회 로(30113)를 구비한다.
입력 영상 신호(30131)는 디지털 신호로, 우선, 프레임 메모리(30112)와, 보정회로(30113)에 각각 입력된다. 보정회로(30113)에는 프레임 메모리(30112)에 유지되어 있던 전프레임의 영상 신호도, 동시에 입력된다. 그리고, 보정회로(30113)에서, 상기 프레임의 영상 신호와 전프레임의 영상 신호로부터, 미리 준비된 수치 테이블에 따라서, 보정된 영상 신호를 출력한다. 이 때, 보정회로(30113)에 출력전환 신호(30133)를 입력하고, 보정된 영상 신호와 상기 프레임의 영상 신호를 바꿔 출력할 수 있도록 하여도 좋다. 이와 같이 하여, 오버드라이브 구동을 실현할 수 있다.
또, 본 실시형태에서의 오버드라이브회로는 입력 영상 신호(30131)가 아날로그 신호이고, 출력 영상 신호(30132)가 디지털 신호인 경우도 포함한다. 이 때는 도 33b에 도시한 회로로부터 DA변환회로(30104)를 생략하면 좋다. 또한, 본 실시형태에서의 오버드라이브회로는 입력 영상 신호(30131)가 디지털 신호이고, 출력 영상 신호(30132)가 아날로그 신호인 경우도 포함한다. 이 때는 도 33b에 도시한 회로로부터 부호화회로(30101)를 생략하면 좋다.
다음에, 코먼선의 전위를 조작하는 구동에 관해서, 도 34를 참조하여 설명한다. 도 34a는 액정소자와 같은 용량적인 성질을 가지는 표시소자를 사용한 표시장치에서, 주사선 1개에 대하여, 코먼선이 1개 배치되어 있을 때의, 복수의 화소회로를 도시한 도면이다. 도 34a에 도시하는 화소회로는 트랜지스터(30201), 보조용량(30202), 표시소자(30203), 영상 신호선(30204), 주사선(30205), 코먼선(30206) 을 구비하고 있다.
트랜지스터(30201)의 게이트 전극은 주사선(30205)에 전기적으로 접속되고, 트랜지스터(30201)의 소스전극 및 드레인전극의 한쪽은 영상 신호선(30204)에 전기적으로 접속되고, 트랜지스터(30201)의 소스전극 및 드레인전극의 다른쪽은 보조용량(30202)의 한쪽의 전극, 및 표시소자(30203)의 한쪽의 전극에 전기적으로 접속되어 있다. 또한, 보조용량(30202)의 다른쪽의 전극은 코먼선(30206)에 전기적으로 접속되어 있다.
우선, 주사선(30205)에 의해서 선택된 화소는 트랜지스터(30201)가 온이 되기 때문에, 각각, 영상 신호선(30204)을 통해서, 표시소자(30203) 및 보조용량(30202)에 영상 신호에 대응한 전압이 가해진다. 이 때, 그 영상 신호가 코먼선(30206)에 접속된 모든 화소에 대하여 최저 계조를 표시시키는 것인 경우, 또는 코먼선(30206)에 접속된 모든 화소에 대하여 최고 계조를 표시시키는 것인 경우는 화소에 각각 영상 신호선(30204)을 통해서 영상 신호를 기록할 필요는 없다. 영상 신호선(30204)을 통해서 영상 신호를 기록하는 것 대신에, 코먼선(30206)의 전위를 움직이는 것으로, 표시소자(30203)에 가해지는 전압을 바꿀 수 있다.
다음에, 도 34b는 액정소자와 같은 용량적인 성질을 가지는 표시소자를 사용한 표시장치에서, 주사선 1개에 대하여, 코먼선이 2개 배치되어 있을 때의, 복수의 화소회로를 도시한 도면이다. 도 34b에 도시하는 화소회로는 트랜지스터(30211), 보조용량(30212), 표시소자(30213), 영상 신호선(30214), 주사선(30215), 제 1 코먼선(30216), 제 2 코먼선(30217)을 구비하고 있다.
트랜지스터(30211)의 게이트 전극은 주사선(30215)에 전기적으로 접속되고, 트랜지스터(30211)의 소스전극 및 드레인전극의 한쪽은 영상 신호선(30214)에 전기적으로 접속되고, 트랜지스터(30211)의 소스전극 및 드레인전극의 다른쪽은 보조용량(30212)의 한쪽의 전극, 및 표시소자(30213)의 한쪽의 전극에 전기적으로 접속되어 있다. 또한, 보조용량(30212)의 다른쪽의 전극은 제 1 코먼선(30216)에 전기적으로 접속되어 있다. 또한, 상기 화소와 인접하는 화소에서는, 보조용량(30212)의 다른쪽의 전극은 제 2 코먼선(30217)에 전기적으로 접속되어 있다.
도 34b에 도시하는 화소회로는 코먼선 1개에 대하여 전기적으로 접속되어 있는 화소가 적기 때문에, 영상 신호선(30214)을 통해서 영상 신호를 기록하는 것 대신에, 제 1 코먼선(30216) 또는 제 2 코먼선(30217)의 전위를 움직이는 것으로, 표시소자(30213)에 가해지는 전압을 바꿀 수 있는 빈도가 현저히 커진다. 또한, 소스 반전 구동 또는 도트 반전 구동이 가능해진다. 소스 반전 구동 또는 도트 반전 구동에 의해, 소자의 신뢰성을 향상시키면서, 플리커를 억제할 수 있다.
다음에, 주사형 백라이트에 관해서, 도 35를 참조하여 설명한다. 도 35a는 냉음극관을 병치한 주사형 백라이트를 도시하는 도면이다. 도 35a에 도시하는 주사형 백라이트는 확산판(30301)과, N개의 냉음극관(30302-1부터 30302-N)을 구비한다. N개의 냉음극관(30302-1부터 30302-N)을, 확산판(30301)의 뒤에 병치하는 것으로, N개의 냉음극관(30302-1부터 30302-N)은 그 휘도를 변화시켜 주사할 수 있다.
주사할 때의 각 냉음극관의 휘도의 변화를, 도 35c를 사용하여 설명한다. 우선, 냉음극관(30302-1)의 휘도를, 일정 시간 변화시킨다. 그리고, 그 후에, 냉음극관(30302-1)의 옆에 배치된 냉음극관(30302-2)의 휘도를, 같은 시간만큼 변화시킨다. 이와 같이, 냉음극관(30302-1)부터 냉음극관(30302-N)까지, 휘도를 차례로 변화시킨다. 또, 도 35c에서는 일정 시간 변화시키는 휘도는 원래의 휘도보다 작은 것으로 하였지만, 원래의 휘도보다 커도 좋다. 또한, 냉음극관(30302-1)부터 냉음극관(30302-N)까지 주사한다고 하였지만, 역방향에 냉음극관(30302-N)부터 냉음극관(30302-1)까지 주사하여도 좋다.
도 35c와 같이 구동하는 것으로, 백라이트의 평균 휘도를 작게 할 수 있다. 따라서, 액정표시장치의 소비전력의 대부분을 차지하는, 백라이트의 소비전력을 저감할 수 있다.
또, 주사형 백라이트의 광원으로서, LED를 사용하여도 좋다. 이 경우의 주사형 백라이트는 도 35b와 같이 된다. 도 35b에 도시하는 주사형 백라이트는 확산판(30311)과, LED를 병치한 광원(30312-1부터 30312-N)을 구비한다. 주사형 백라이트의 광원으로서, LED를 사용한 경우, 백라이트를 얇고, 가볍게 할 수 있는 이점이 있다. 또한, 색 재현 범위를 확대할 수 있다고 하는 이점이 있다. 또, LED를 병치한 광원(30312-1부터 30312-N)의 각각에 병치한 LED도, 마찬가지로 주사할 수 있기 때문에, 점주사형의 백라이트로 할 수도 있다. 점주사형으로 하면, 동화상의 화질을 더욱 향상시킬 수 있다.
또, 백라이트의 광원으로서 LED를 사용한 경우에도, 도 35c에 도시하는 바와 같이 휘도를 변화시켜 구동할 수 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 재기록 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 8)
본 실시형태에서는 액정표시장치에 적용할 수 있는 화소의 구성 및 화소의 동작에 관해서 설명한다.
또, 본 실시형태에서, 액정소자의 동작 모드로서, TN(Twisted Nematic) 모 드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FIC(Ferroelectric Liquid Crystal) 모드, AFIC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
도 36a는 액정표시장치에 적용할 수 있는 화소 구성의 일례를 도시하는 도면이다.
화소(40100)는 트랜지스터(40101), 액정소자(40102) 및 용량소자(40103)를 갖고 있다. 트랜지스터(40101)의 게이트는 배선(40105)에 접속되어 있다. 트랜지스터(40101)의 제 1 전극은 배선(40104)에 접속되어 있다. 트랜지스터(40101)의 제 2 전극은 액정소자(40102)의 제 1 전극 및 용량소자(40103)의 제 1 전극에 접속된다. 액정소자(40102)의 제 2 전극은 대향전극(40107)에 상당한다. 용량소자(40103)의 제 2 전극이 배선(40106)에 접속되어 있다.
배선(40104)은 신호선으로서 기능한다. 배선(40105)은 주사선으로서 기능한다. 배선(40106)은 용량선으로서 기능한다. 트랜지스터(40101)는 스위치로서 기능한다. 용량소자(40103)는 유지 용량으로서 기능한다.
트랜지스터(40101)는 스위치로서 기능하면 좋고, 트랜지스터(40101)의 극성은 P채널형이어도 좋고, N채널형이어도 좋다.
또, 배선(40104)에는 비디오 신호가 입력되어 있다. 배선(40105)에는 주사 신호가 입력되어 있다. 배선(40106)은 어떤 일정한 전위가 공급되어 있다. 또, 주사 신호는 H레벨 또는 L레벨의 디지털 전압 신호이다. 트랜지스터(40101)가 N채널형인 경우, 주사 신호의 H레벨은 트랜지스터(40101)를 온할 수 있는 전위, 주사 신호의 L레벨은 트랜지스터(40101)를 오프할 수 있는 전위이다. 또는 트랜지스터(40101)가 P채널형인 경우, 주사 신호의 H레벨은 트랜지스터(40101)를 오프할 수 있는 전위, 주사 신호의 L레벨은 트랜지스터(40101)를 온할 수 있는 전위이다. 또, 비디오 신호는 아날로그 전압이다. 비디오 신호는 주사 신호의 H레벨보다도 낮고, 주사 신호의 L레벨보다도 높은 전위이다. 또, 배선(40106)에 공급되어 있는 일정한 전위는 대향전극(40107)의 전위와 같은 것이 바람직하다.
화소(40100)의 동작에 관해서, 트랜지스터(40101)가 온되어 있는 경우와 트랜지스터(40101)가 오프되어 있는 경우로 나누어 설명한다.
트랜지스터(40101)가 온되어 있는 경우는 배선(40104)과, 액정소자(40102)의 제 1 전극(화소전극) 및 용량소자(40103)의 제 1 전극이 전기적으로 접속된다. 따라서, 비디오 신호는 배선(40104)으로부터 트랜지스터(40101)를 통해서, 액정소자(40102)의 제 1 전극(화소전극) 및 용량소자(40103)의 제 1 전극에 입력된다. 그리고, 용량소자(40103)는 비디오 신호와 배선(40106)에 공급되어 있는 전위와의 전위차를 유지한다.
트랜지스터(40101)가 오프되어 있는 경우는 배선(40104)과, 액정소자(40102)의 제 1 전극(화소전극) 및 용량소자(40103)의 제 1 전극이 전기적으로 차단된다. 따라서, 액정소자(40102)의 제 1 전극 및 용량소자(40103)의 제 1 전극은 부유 상태가 된다. 용량소자(40103)는 비디오 신호와 배선(40106)에 공급되어 있는 전위 와의 전위차를 유지하고 있기 때문에, 액정소자(40102)의 제 1 전극 및 용량소자(40103)의 제 1 전극은 비디오 신호와 같은(대응한) 전위를 유지한다. 또, 액정소자(40102)는 비디오 신호에 따른 투과율이 된다.
도 36b는 액정표시장치에 적용할 수 있는 화소 구성의 일례를 도시하는 도면이다. 특히, 도 36b는 횡전계 모드(IPS 모드, FFS 모드를 포함함)에 적합한 액정표시장치에 적용할 수 있는 화소 구성의 일례를 도시하는 도면이다.
화소(40110)는 트랜지스터(40111), 액정소자(40112) 및 용량소자(40113)를 갖고 있다. 트랜지스터(40111)의 게이트는 배선(40115)에 접속되어 있다. 트랜지스터(40111)의 제 1 전극은 배선(40114)에 접속되어 있다. 트랜지스터(40111)의 제 2 전극은 액정소자(40112)의 제 1 전극 및 용량소자(40113)의 제 1 전극에 접속된다. 액정소자(40112)의 제 2 전극은 배선(40116)과 접속되어 있다. 용량소자(40113)의 제 2 전극이 배선(40116)에 접속되어 있다.
배선(40114)은 신호선으로서 기능한다. 배선(40115)은 주사선으로서 기능한다. 배선(40116)은 용량선으로서 기능한다. 트랜지스터(40111)는 스위치로서 기능한다. 용량소자(40113)는 유지 용량으로서 기능한다.
트랜지스터(40111)는 스위치로서 기능하면 좋고, 트랜지스터(40111)의 극성은 P채널형이어도 좋고, N채널형이어도 좋다.
또, 배선(40114)에는 비디오 신호가 입력되어 있다. 배선(40115)에는 주사 신호가 입력되어 있다. 배선(40116)은 어떤 일정한 전위가 공급되어 있다. 또, 주사 신호는 H레벨 또는 L레벨의 디지털 전압 신호이다. 트랜지스터(40111)가 N채 널형인 경우, 주사 신호의 H레벨은 트랜지스터(40111)를 온할 수 있는 전위, 주사 신호의 L레벨은 트랜지스터(40111)를 오프할 수 있는 전위이다. 또는 트랜지스터(40111)가 P채널형인 경우, 주사 신호의 H레벨은 트랜지스터(40111)를 오프할 수 있는 전위, 주사 신호의 L레벨은 트랜지스터(40111)를 온할 수 있는 전위이다. 또, 비디오 신호는 아날로그 전압이다. 비디오 신호는 주사 신호의 H레벨보다도 낮고, 주사 신호의 L레벨보다도 높은 전위이다.
화소(40110)의 동작에 관해서, 트랜지스터(40111)가 온되어 있는 경우와 트랜지스터(40111)가 오프되어 있는 경우로 나누어 설명한다.
트랜지스터(40111)가 온되어 있는 경우는 배선(40114)과, 액정소자(40112)의 제 1 전극(화소전극) 및 용량소자(40113)의 제 1 전극이 전기적으로 접속된다. 따라서, 비디오 신호는 배선(40114)으로부터 트랜지스터(40111)를 통해서, 액정소자(40112)의 제 1 전극(화소전극) 및 용량소자(40113)의 제 1 전극에 입력된다. 그리고, 용량소자(40113)는 비디오 신호와 배선(40116)에 공급되어 있는 전위와의 전위차를 유지한다.
트랜지스터(40111)가 오프되어 있는 경우는 배선(40114)과, 액정소자(40112)의 제 1 전극(화소전극) 및 용량소자(40113)의 제 1 전극이 전기적으로 차단된다. 따라서, 액정소자(40112)의 제 1 전극 및 용량소자(40113)의 제 1 전극은 부유 상태가 된다. 용량소자(40113)는 비디오 신호와 배선(40116)에 공급되어 있는 전위와의 전위차를 유지하고 있기 때문에, 액정소자(40112)의 제 1 전극 및 용량소자(40113)의 제 1 전극은 비디오 신호와 같은(대응한) 전위를 유지한다. 또, 액정 소자(40112)는 비디오 신호에 따른 투과율이 된다.
도 37은 액정표시장치에 적용할 수 있는 화소 구성의 일례를 도시하는 도면이다. 특히, 도 37은 배선수를 줄여 화소의 개구율을 크게 할 수 있는 화소 구성의 일례이다.
도 37은 같은 열방향에 배치된 두개 화소(화소(40200) 및 화소(40210))를 도시한다. 예를 들면, 화소(40200)가 N번째 행에 배치되어 있는 경우, 화소(40210)는 N+1번째 행에 배치되어 있다.
화소(40200)는 트랜지스터(40201), 액정소자(40202) 및 용량소자(40203)를 갖고 있다. 트랜지스터(40201)의 게이트는 배선(40205)에 접속되어 있다. 트랜지스터(40201)의 제 1 전극은 배선(40204)에 접속되어 있다. 트랜지스터(40201)의 제 2 전극은 액정소자(40202)의 제 1 전극 및 용량소자(40203)의 제 1 전극에 접속된다. 액정소자(40202)의 제 2 전극은 대향전극(40207)에 상당한다. 용량소자(40203)의 제 2 전극은 전행의 트랜지스터의 게이트와 같은 배선에 접속되어 있다.
화소(40210)는 트랜지스터(40211), 액정소자(40212) 및 용량소자(40213)를 갖고 있다. 트랜지스터(40211)의 게이트는 배선(40215)에 접속되어 있다. 트랜지스터(40211)의 제 1 전극은 배선(40204)에 접속되어 있다. 트랜지스터(40211)의 제 2 전극은 액정소자(40212)의 제 1 전극 및 용량소자(40213)의 제 1 전극에 접속된다. 액정소자(40212)의 제 2 전극은 대향전극(40217)에 상당한다. 용량소자(40213)의 제 2 전극은 전행의 트랜지스터의 게이트와 같은 배선(배선(40205))에 접속되어 있다.
배선(40204)은 신호선으로서 기능한다. 배선(40205)은 N번째 행의 주사선으로서 기능한다. 트랜지스터(40201)는 스위치로서 기능한다. 용량소자(40203)는 유지 용량으로서 기능한다.
배선(40215)은 N+1번째 행의 주사선으로서 기능한다. 트랜지스터(40211)는 스위치로서 기능한다. 용량소자(40213)는 유지 용량으로서 기능한다.
트랜지스터(40201) 및 트랜지스터(40211)는 스위치로서 기능하면 좋고, 트랜지스터(40201)의 극성 및 트랜지스터(40211)의 극성은 P채널형이어도 좋고, N채널형이어도 좋다.
또, 배선(40204)에는 비디오 신호가 입력되어 있다. 배선(40205)에는 주사 신호(N번째 행)가 입력되어 있다. 배선(40215)에는 주사 신호(N+1번째 행)가 입력되어 있다.
주사 신호는 H레벨 또는 L레벨의 디지털 전압 신호이다. 트랜지스터(40201(또는 트랜지스터(40211))가 N채널형인 경우, 주사 신호의 H레벨은 트랜지스터(40201(또는 트랜지스터(40211))를 온할 수 있는 전위, 주사 신호의 L레벨은 트랜지스터(40201(또는 트랜지스터(40211))를 오프할 수 있는 전위이다. 또는 트랜지스터(40201(또는 트랜지스터(40211))가 P채널형인 경우, 주사 신호의 H레벨은 트랜지스터(40201(또는 트랜지스터(40211))를 오프할 수 있는 전위, 주사 신호의 L레벨은 트랜지스터(40201(또는 트랜지스터(40211))를 온할 수 있는 전위이다. 또, 비디오 신호는 아날로그 전압이다. 비디오 신호는 주사 신호의 H레벨보다도 낮고, 주사 신호의 L레벨보다도 높은 전위이다.
화소(40200)의 동작에 관해서, 트랜지스터(40201)가 온되어 있는 경우와 트랜지스터(40201)가 오프되어 있는 경우로 나누어 설명한다.
트랜지스터(40201)가 온되어 있는 경우는 배선(40204)과, 액정소자(40202)의 제 1 전극(화소전극) 및 용량소자(40203)의 제 1 전극이 전기적으로 접속된다. 따라서, 비디오 신호는 배선(40204)으로부터 트랜지스터(40201)를 통해서, 액정소자(40202)의 제 1 전극(화소전극) 및 용량소자(40203)의 제 1 전극에 입력된다. 그리고, 용량소자(40203)는 비디오 신호와 전행의 트랜지스터의 게이트와 같은 배선에 공급되어 있는 전위와의 전위차를 유지한다.
트랜지스터(40201)가 오프되어 있는 경우는 배선(40204)과, 액정소자(40202)의 제 1 전극(화소전극) 및 용량소자(40203)의 제 1 전극이 전기적으로 차단된다. 따라서, 액정소자(40202)의 제 1 전극 및 용량소자(40203)의 제 1 전극은 부유 상태가 된다. 용량소자(40203)는 비디오 신호와 전행의 트랜지스터의 게이트와 같은 배선에 공급되어 있는 전위와의 전위차를 유지하고 있기 때문에, 액정소자(40202)의 제 1 전극 및 용량소자(40203)의 제 1 전극은 비디오 신호와 같은(대응한) 전위를 유지한다. 또, 액정소자(40202)는 비디오 신호에 따른 투과율이 된다.
화소(40210)의 동작에 관해서, 트랜지스터(40211)가 온되어 있는 경우와 트랜지스터(40211)가 오프되어 있는 경우로 나누어 설명한다.
트랜지스터(40211)가 온되어 있는 경우는 배선(40204)과, 액정소자(40212)의 제 1 전극(화소전극) 및 용량소자(40213)의 제 1 전극이 전기적으로 접속된다. 따 라서, 비디오 신호는 배선(40204)으로부터 트랜지스터(40211)를 통해서, 액정소자(40212)의 제 1 전극(화소전극) 및 용량소자(40213)의 제 1 전극에 입력된다. 그리고, 용량소자(40213)는 비디오 신호와 전행의 트랜지스터의 게이트와 같은 배선(배선(40205))에 공급되어 있는 전위와의 전위차를 유지한다.
트랜지스터(40211)가 오프되어 있는 경우는 배선(40204)과, 액정소자(40212)의 제 1 전극(화소전극) 및 용량소자(40213)의 제 1 전극이 전기적으로 차단된다. 따라서, 액정소자(40212)의 제 1 전극 및 용량소자(40213)의 제 1 전극은 부유 상태가 된다. 용량소자(40213)는 비디오 신호와 전행의 트랜지스터의 게이트와 같은 배선(배선(40205))에 공급되어 있는 전위와의 전위차를 유지하고 있기 때문에, 액정소자(40212)의 제 1 전극 및 용량소자(40213)의 제 1 전극은 비디오 신호와 같은(대응한) 전위를 유지한다. 또, 액정소자(40212)는 비디오 신호에 따른 투과율이 된다.
도 38은 액정표시장치에 적용할 수 있는 화소 구성의 일례를 도시하는 도면이다. 특히, 도 38은 서브화소를 사용하는 것으로 시야각을 향상시킬 수 있는 화소 구성의 일례이다.
화소(40320)는 서브화소(40300)와 서브화소(40310)를 갖고 있다. 화소(40320)가 2개의 서브화소를 갖고 있는 경우에 관해서 설명하지만, 화소(40320)는 3개 이상의 서브화소를 갖고 있어도 좋다.
서브화소(40300)는 트랜지스터(40301), 액정소자(40302) 및 용량소자(40303)를 갖고 있다. 트랜지스터(40301)의 게이트는 배선(40305)에 접속되어 있다. 트 랜지스터(40301)의 제 1 전극은 배선(40304)에 접속되어 있다. 트랜지스터(40301)의 제 2 전극은 액정소자(40302)의 제 1 전극 및 용량소자(40303)의 제 1 전극에 접속된다. 액정소자(40302)의 제 2 전극은 대향전극(40307)에 상당한다. 용량소자(40303)의 제 2 전극이 배선(40306)에 접속되어 있다.
서브화소(40310)는 트랜지스터(40311), 액정소자(40312) 및 용량소자(40313)를 갖고 있다. 트랜지스터(40311)의 게이트는 배선(40315)에 접속되어 있다. 트랜지스터(40301)의 제 1 전극은 배선(40304)에 접속되어 있다. 트랜지스터(40311)의 제 2 전극은 액정소자(40312)의 제 1 전극 및 용량소자(40313)의 제 1 전극에 접속된다. 액정소자(40312)의 제 2 전극은 대향전극(40317)에 상당한다. 용량소자(40313)의 제 2 전극이 배선(40306)에 접속되어 있다.
배선(40304)은 신호선으로서 기능한다. 배선(40305)은 주사선으로서 기능한다. 배선(40315)은 신호선으로서 기능한다. 배선(40306)은 용량선으로서 기능한다. 트랜지스터(40301)는 스위치로서 기능한다. 트랜지스터(40311)는 스위치로서 기능한다. 용량소자(40303)는 유지 용량으로서 기능한다. 용량소자(40313)는 유지 용량으로서 기능한다.
트랜지스터(40301)는 스위치로서 기능하면 좋고, 트랜지스터(40301)의 극성은 P채널형이어도 좋고, N채널형이어도 좋다. 트랜지스터(40311)는 스위치로서 기능하면 좋고, 트랜지스터(40311)의 극성은 P채널형이어도 좋고, N채널형이어도 좋다.
또, 배선(40304)에는 비디오 신호가 입력되어 있다. 배선(40305)에는 주사 신호가 입력되어 있다. 배선(40315)에는 주사 신호가 입력되어 있다. 배선(40306)은 어떤 일정한 전위가 공급되어 있다.
또, 주사 신호는 H레벨 또는 L레벨의 디지털 전압 신호이다. 트랜지스터(40301(또는 트랜지스터(40311))가 N채널형인 경우, 주사 신호의 H레벨은 트랜지스터(40301(또는 트랜지스터(40311))를 온할 수 있는 전위, 주사 신호의 L레벨은 트랜지스터(40301(또는 트랜지스터(40311))를 오프할 수 있는 전위이다. 또는 트랜지스터(40301(또는 트랜지스터(40311))가 P채널형인 경우, 주사 신호의 H레벨은 트랜지스터(40301(또는 트랜지스터(40311))를 오프할 수 있는 전위, 주사 신호의 L레벨은 트랜지스터(40301(또는 트랜지스터(40311))를 온할 수 있는 전위이다. 또, 비디오 신호는 아날로그 전압이다. 비디오 신호는 주사 신호의 H레벨보다도 낮고, 주사 신호의 L레벨보다도 높은 전위이다. 또, 배선(40306)에 공급되어 있는 일정한 전위는 대향전극(40307)의 전위 또는 대향전극(40317)의 전위와 같은 것이 바람직하다.
화소(40320)의 동작에 관해서, 트랜지스터(40301)가 온되고 트랜지스터(40311)가 오프되어 있는 경우와, 트랜지스터(40301)가 오프되고 트랜지스터(40311)가 온되어 있는 경우와, 트랜지스터(40301) 및 트랜지스터(40311)가 오프되어 있는 경우로 나누어 설명한다.
트랜지스터(40301)가 온되고 트랜지스터(40311)가 오프되어 있는 경우는 서브화소(40300)에서, 배선(40304)과, 액정소자(40302)의 제 1 전극(화소전극) 및 용량소자(40303)의 제 1 전극이 전기적으로 접속된다. 따라서, 비디오 신호는 배 선(40304)으로부터 트랜지스터(40301)를 통해서, 액정소자(40302)의 제 1 전극(화소전극) 및 용량소자(40303)의 제 1 전극에 입력된다. 그리고, 용량소자(40303)는 비디오 신호와 배선(40306)에 공급되어 있는 전위와의 전위차를 유지한다. 이 때, 서브화소(40310)에서, 배선(40304)과, 액정소자(40312)의 제 1 전극(화소전극) 및 용량소자(40313)의 제 1 전극이 전기적으로 차단된다. 따라서, 비디오 신호는 서브화소(40310)에는 입력되지 않는다.
트랜지스터(40301)가 오프, 트랜지스터(40311)가 온되어 있는 경우는 서브화소(40300)에서, 배선(40304)과, 액정소자(40302)의 제 1 전극(화소전극) 및 용량소자(40303)의 제 1 전극이 전기적으로 차단된다. 따라서, 액정소자(40302)의 제 1 전극 및 용량소자(40303)의 제 1 전극은 부유 상태가 된다. 용량소자(40303)는 비디오 신호와 배선(40306)에 공급되어 있는 전위와의 전위차를 유지하고 있기 때문에, 액정소자(40302)의 제 1 전극 및 용량소자(40303)의 제 1 전극은 비디오 신호와 같은(대응한) 전위를 유지한다. 이 때, 서브화소(40310)에서, 배선(40304)과, 액정소자(40312)의 제 1 전극(화소전극) 및 용량소자(40313)의 제 1 전극이 전기적으로 접속된다. 따라서, 비디오 신호는 배선(40304)으로부터 트랜지스터(40311)를 통해서, 액정소자(40312)의 제 1 전극(화소전극) 및 용량소자(40313)의 제 1 전극에 입력된다. 그리고, 용량소자(40313)는 비디오 신호와 배선(40306)에 공급되어 있는 전위와의 전위차를 유지한다.
트랜지스터(40301) 및 트랜지스터(40311)가 오프되어 있는 경우는 서브화소(40300)에서, 배선(40304)과, 액정소자(40302)의 제 1 전극(화소전극) 및 용량소 자(40303)의 제 1 전극이 전기적으로 차단된다. 따라서, 액정소자(40302)의 제 1 전극 및 용량소자(40303)의 제 1 전극은 부유 상태가 된다. 용량소자(40303)는 비디오 신호와 배선(40306)에 공급되어 있는 전위와의 전위차를 유지하고 있기 때문에, 액정소자(40302)의 제 1 전극 및 용량소자(40303)의 제 1 전극은 비디오 신호와 같은(대응한) 전위를 유지한다. 또, 액정소자(40302)는 비디오 신호에 따른 투과율이 된다. 이 때, 서브화소(40310)에서, 배선(40304)과, 액정소자(40312)의 제 1 전극(화소전극) 및 용량소자(40313)의 제 1 전극이 전기적으로 차단된다. 따라서, 액정소자(40312)의 제 1 전극 및 용량소자(40313)의 제 1 전극은 부유 상태가 된다. 용량소자(40313)는 비디오 신호와 배선(40306)에 공급되어 있는 전위와의 전위차를 유지하고 있기 때문에, 액정소자(40312)의 제 1 전극 및 용량소자(40313)의 제 1 전극은 비디오 신호와 같은(대응한) 전위를 유지한다. 또, 액정소자(40312)는 비디오 신호에 따른 투과율이 된다.
서브화소(40300)에 입력하는 비디오 신호는 서브화소(40310)에 입력하는 비디오 신호와 다른 값으로 하여도 좋다. 이 경우, 액정소자(40302)의 액정분자의 배향을 액정소자(40312)의 액정분자의 배향과 다르게 할 수 있기 때문에, 시야각을 넓힐 수 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도 면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 9)
본 실시형태에서는 각종 액정 모드에 관해서 설명한다.
우선, 단면도를 사용하여 각종 액정 모드에 관해서 설명한다.
도 39a, 39b는 TN 모드의 단면의 모식도를 도시한다.
서로 대향하도록 배치된 제 1 기판(50101) 및 제 2 기판(50102)에, 액정층(50100)이 협지되어 있다. 제 1 기판(50101)의 상측면에는 제 1 전극(50105)이 형성되어 있다. 제 2 기판(50102)의 상측면에는 제 2 전극(50106)이 형성되어 있다. 제 1 기판(50101)의 액정층과 반대측에는 제 1 편광판(50103)이 배치되어 있 다. 제 2 기판(50102)의 액정층과 반대측에는 제 2 편광판(50104)이 배치되어 있다. 또, 제 1 편광판(50103)과 제 2 편광판(50104)은 크로스 니콜이 되도록 배치되어 있다.
제 1 편광판(50103)은 제 1 기판(50101)의 상측면에 배치되어도 좋다. 제 2 편광판(50104)은 제 2 기판(50102)의 상측면에 배치되어도 좋다.
제 1 전극(50105) 및 제 2 전극(50106) 중, 적어도 한쪽(또는 양쪽)의 전극이 투광성을 갖고 있으면 좋다(투과형 또는 반사형). 또는 양쪽의 전극이 투광성을 갖고, 또한 한쪽의 전극의 일부가 반사성을 갖고 있어도 좋다(반투과형).
도 39a는 제 1 전극(50105) 및 제 2 전극(50106)에 전압이 인가(종전계 방식이라고 부름)된 경우의 단면의 모식도이다. 액정분자가 세로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받지 않는다. 그리고, 제 1 편광판(50103)과 제 2 편광판(50104)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과할 수 없다. 따라서, 흑색표시가 행하여진다.
또, 제 1 전극(50105) 및 제 2 전극(50106)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
도 39b는 제 1 전극(50105) 및 제 2 전극(50106)에 전압이 인가되지 않은 경우의 단면의 모식도이다. 액정분자가 가로로 배열되어, 평면 내에서 회전하고 있 는 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받는다. 그리고, 제 1 편광판(50103)과 제 2 편광판(50104)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과한다. 따라서, 백색표시가 행하여진다. 소위 노멀리 화이트 모드이다.
도 39a, 39b에 도시한 구성을 갖는 액정표시장치는 컬러필터를 설치하는 것으로, 풀컬러표시를 할 수 있다. 컬러필터는 제 1 기판(50101)측 또는 제 2 기판(50102)측에 형성할 수 있다.
TN 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
도 40a, 40b는 VA 모드의 단면의 모식도를 도시한다. VA 모드는 무전계일 때에 액정분자가 기판에 수직이 되도록 배향되어 있는 모드이다.
서로 대향하도록 배치된 제 1 기판(50201) 및 제 2 기판(50202)에, 액정층(50200)이 협지되어 있다. 제 1 기판(50201)의 상측면에는 제 1 전극(50205)이 형성되어 있다. 제 2 기판(50202)의 상측면에는 제 2 전극(50206)이 형성되어 있다. 제 1 기판(50201)의 액정층과 반대측에는 제 1 편광판(50203)이 배치되어 있다. 제 2 기판(50202)의 액정층과 반대측에는 제 2 편광판(50204)이 배치되어 있다. 또, 제 1 편광판(50203)과 제 2 편광판(50204)은 크로스 니콜이 되도록 배치되어 있다.
제 1 편광판(50203)은 제 1 기판(50201)의 상측면에 배치되어도 좋다. 제 2 편광판(50204)은 제 2 기판(50202)의 상측면에 배치되어도 좋다.
제 1 전극(50205) 및 제 2 전극(50206) 중, 적어도 한쪽(또는 양쪽)의 전극 이 투광성을 갖고 있으면 좋다(투과형 또는 반사형). 또는 양쪽의 전극이 투광성을 갖고, 또한 한쪽의 전극의 일부가 반사성을 갖고 있어도 좋다(반투과형).
도 40a는 제 1 전극(50205) 및 제 2 전극(50206)에 전압이 인가(종전계 방식이라고 부름)된 경우의 단면의 모식도이다. 액정분자가 가로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받는다. 그리고, 제 1 편광판(50203)과 제 2 편광판(50204)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과한다. 따라서, 백색표시가 행하여진다.
또, 제 1 전극(50205) 및 제 2 전극(50206)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
도 40b는 제 1 전극(50205) 및 제 2 전극(50206)에 전압이 인가되지 않은 경우의 단면의 모식도이다. 액정분자가 세로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받지 않는다. 그리고, 제 1 편광판(50203)과 제 2 편광판(50204)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과하지 않는다. 따라서, 흑색표시가 행하여진다. 소위 노멀리 블랙 모드이다.
도 40a, 40b에 도시한 구성을 갖는 액정표시장치는 컬러필터를 설치하는 것으로, 풀컬러표시를 할 수 있다. 컬러필터는 제 1 기판(50201)측 또는 제 2 기 판(50202)측에 형성할 수 있다.
VA 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
도 40c, 40d는 MVA 모드의 단면의 모식도를 도시한다. MVA 모드는 각각의 부분의 시야각 의존성을 서로 보상하는 방법이다.
서로 대향하도록 배치된 제 1 기판(50211) 및 제 2 기판(50212)에, 액정층(50210)이 협지되어 있다. 제 1 기판(50211)의 상측면에는 제 1 전극(50215)이 형성되어 있다. 제 2 기판(50212)의 상측면에는 제 2 전극(50216)이 형성되어 있다. 제 1 전극(50215)상에는 배향 제어용으로 제 1 돌기물(50217)이 형성되어 있다. 제 2 전극(50216)상에는 배향 제어용으로 제 2 돌기물(50218)이 형성되어 있다. 제 1 기판(50211)의 액정층과 반대측에는 제 1 편광판(50213)이 배치되어 있다. 제 2 기판(50212)의 액정층과 반대측에는 제 2 편광판(50214)이 배치되어 있다. 또, 제 1 편광판(50213)과 제 2 편광판(50214)은 크로스 니콜이 되도록 배치되어 있다.
제 1 편광판(50213)은 제 1 기판(50211)의 상측면에 배치되어도 좋다. 제 2 편광판(50214)은 제 2 기판(50212)의 상측면에 배치되어도 좋다.
제 1 전극(50215) 및 제 2 전극(50216) 중, 적어도 한쪽(또는 양쪽)의 전극이 투광성을 갖고 있으면 좋다(투과형 또는 반사형). 또는 양쪽의 전극이 투광성을 갖고, 또한 한쪽의 전극의 일부가 반사성을 갖고 있어도 좋다(반투과형).
도 40c는 제 1 전극(50215) 및 제 2 전극(50216)에 전압이 인가(종전계 방식이라고 부름)된 경우의 단면의 모식도이다. 액정분자가 제 1 돌기물(50217) 및 제 2 돌기물(50218)에 대하여 쓰러져 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받는다. 그리고, 제 1 편광판(50213)과 제 2 편광판(50214)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과한다. 따라서, 백색표시가 행하여진다.
또, 제 1 전극(50215) 및 제 2 전극(50216)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
도 40d는 제 1 전극(50215) 및 제 2 전극(50216)에 전압이 인가되지 않은 경우의 단면의 모식도이다. 액정분자가 세로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받지 않는다. 그리고, 제 1 편광판(50213)과 제 2 편광판(50214)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과하지 않는다. 따라서, 흑색표시가 행하여진다. 소위 노멀리 블랙 모드이다.
도 40c, 40d에 도시한 구성을 갖는 액정표시장치는 컬러필터를 설치하는 것으로, 풀컬러표시를 할 수 있다. 컬러필터는 제 1 기판(50211)측 또는 제 2 기판(50212)측에 형성할 수 있다.
MVA 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
도 41a, 41b는 OCB 모드의 단면의 모식도를 도시한다. OCB 모드는 액정층 내에서 액정분자의 배열을 광학적으로 보상할 수 있기 때문에, 시야각 의존이 적 다. 이 액정분자의 상태는 밴드배향이라고 불린다.
서로 대향하도록 배치된 제 1 기판(50301) 및 제 2 기판(50302)에, 액정층(50300)이 협지되어 있다. 제 1 기판(50301)의 상측면에는 제 1 전극(50305)이 형성되어 있다. 제 2 기판(50302)의 상측면에는 제 2 전극(50306)이 형성되어 있다. 제 1 기판(50301)의 액정층과 반대측에는 제 1 편광판(50303)이 배치되어 있다. 제 2 기판(50302)의 액정층과 반대측에는 제 2 편광판(50304)이 배치되어 있다. 또, 제 1 편광판(50303)과 제 2 편광판(50304)은 크로스 니콜이 되도록 배치되어 있다.
제 1 편광판(50303)은 제 1 기판(50301)의 상측면에 배치되어도 좋다. 제 2 편광판(50304)은 제 2 기판(50302)의 상측면에 배치되어도 좋다.
제 1 전극(50305) 및 제 2 전극(50306) 중, 적어도 한쪽(또는 양쪽)의 전극이 투광성을 갖고 있으면 좋다(투과형 또는 반사형). 또는 양쪽의 전극이 투광성을 갖고, 또한 한쪽의 전극의 일부가 반사성을 갖고 있어도 좋다(반투과형).
도 41a는 제 1 전극(50305) 및 제 2 전극(50306)에 전압이 인가(종전계 방식이라고 부름)된 경우의 단면의 모식도이다. 액정분자가 세로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받지 않는다. 그리고, 제 1 편광판(50303)과 제 2 편광판(50304)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과하지 않는다. 따라서, 흑색표시가 행하여진다.
또, 제 1 전극(50305) 및 제 2 전극(50306)에 인가하는 전압을 제어하는 것 으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
도 41b는 제 1 전극(50305) 및 제 2 전극(50306)에 전압이 인가되지 않은 경우의 단면의 모식도이다. 액정분자가 밴드배향의 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받는다. 그리고, 제 1 편광판(50303)과 제 2 편광판(50304)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과한다. 따라서, 백색표시가 행하여진다. 소위 노멀리 화이트 모드이다.
도 41a, 41b에 도시한 구성을 갖는 액정표시장치는 컬러필터를 설치하는 것으로, 풀컬러표시를 할 수 있다. 컬러필터는 제 1 기판(50301)측 또는 제 2 기판(50302)측에 형성할 수 있다.
OCB 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
도 41c, 41d는 FIC 모드 또는 AFIC 모드의 단면의 모식도를 도시한다.
서로 대향하도록 배치된 제 1 기판(50311) 및 제 2 기판(50312)에, 액정층(50310)이 협지되어 있다. 제 1 기판(50311)의 상측면에는 제 1 전극(50315)이 형성되어 있다. 제 2 기판(50312)의 상측면에는 제 2 전극(50316)이 형성되어 있다. 제 1 기판(50311)의 액정층과 반대측에는 제 1 편광판(50313)이 배치되어 있다. 제 2 기판(50312)의 액정층과 반대측에는 제 2 편광판(50314)이 배치되어 있다. 또, 제 1 편광판(50313)과 제 2 편광판(50314)은 크로스 니콜이 되도록 배치 되어 있다.
제 1 편광판(50313)은 제 1 기판(50311)의 상측면에 배치되어도 좋다. 제 2 편광판(50314)은 제 2 기판(50312)의 상측면에 배치되어도 좋다.
제 1 전극(50315) 및 제 2 전극(50316) 중, 적어도 한쪽(또는 양쪽)의 전극이 투광성을 갖고 있으면 좋다(투과형 또는 반사형). 또는 양쪽의 전극이 투광성을 갖고, 또한 한쪽의 전극의 일부가 반사성을 갖고 있어도 좋다(반투과형).
도 41c는 제 1 전극(50315) 및 제 2 전극(50316)에 전압이 인가(종전계 방식이라고 부름)된 경우의 단면의 모식도이다. 액정분자가 러빙방향으로부터 어긋난 방향에서 가로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받는다. 그리고, 제 1 편광판(50313)과 제 2 편광판(50314)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과한다. 따라서, 백색표시가 행하여진다.
또, 제 1 전극(50315) 및 제 2 전극(50316)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
도 41d는 제 1 전극(50315) 및 제 2 전극(50316)에 전압이 인가되지 않은 경우의 단면의 모식도이다. 액정분자가 러빙방향을 따라 가로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받지 않는다. 그리고, 제 1 편광판(50313)과 제 2 편광판(50314)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과하지 않는다. 따라서, 흑색표시가 행하여진다. 소위 노멀리 블랙 모드이다.
도 41c, 41d에 도시한 구성을 갖는 액정표시장치는 컬러필터를 설치하는 것으로, 풀컬러표시를 할 수 있다. 컬러필터는 제 1 기판(50311)측 또는 제 2 기판(50312)측에 형성할 수 있다.
FIC 모드 또는 AFIC 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
도 42a, 42b는 IPS 모드의 단면의 모식도를 도시한다. IPS 모드는 액정층 내에서 액정분자의 배열을 광학적으로 보상할 수 있고, 액정분자를 기판에 대하여 항상 평면 내에서 회전시키는 모드이고, 전극은 한쪽의 기판측에만 설치한 횡전계 방식을 취한다.
서로 대향하도록 배치된 제 1 기판(50401) 및 제 2 기판(50402)에, 액정층(50400)이 협지되어 있다. 제 2 기판(50402)의 상측면에는 제 1 전극(50405) 및 제 2 전극(50406)이 형성되어 있다. 제 1 기판(50401)의 액정층과 반대측에는 제 1 편광판(50403)이 배치되어 있다. 제 2 기판(50402)의 액정층과 반대측에는 제 2 편광판(50404)이 배치되어 있다. 또, 제 1 편광판(50403)과 제 2 편광판(50404)은 크로스 니콜이 되도록 배치되어 있다.
제 1 편광판(50403)은 제 1 기판(50401)의 상측면에 배치되어도 좋다. 제 2 편광판(50404)은 제 2 기판(50402)의 상측면에 배치되어도 좋다.
제 1 전극(50405) 및 제 2 전극(50406) 중, 양쪽의 전극이 투광성을 갖고 있 으면 좋다. 또는 한쪽의 전극의 일부가 반사성을 갖고 있어도 좋다.
도 42a는 제 1 전극(50405) 및 제 2 전극(50406)에 전압이 인가(횡전계 방식이라고 부름)된 경우의 단면의 모식도이다. 액정분자가 러빙방향으로부터 어긋난 전기력선을 따라 배향한 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받는다. 그리고, 제 1 편광판(50403)과 제 2 편광판(50404)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과한다. 따라서, 백색표시가 행하여진다.
또, 제 1 전극(50405) 및 제 2 전극(50406)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
도 42b는 제 1 전극(50405) 및 제 2 전극(50406)에 전압이 인가되지 않은 경우의 단면의 모식도이다. 액정분자가 러빙방향을 따라 가로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받지 않는다. 그리고, 제 1 편광판(50403)과 제 2 편광판(50404)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과하지 않는다. 따라서, 흑색표시가 행하여진다. 소위 노멀리 블랙 모드이다.
도 42a, 42b에 도시한 구성을 갖는 액정표시장치는 컬러필터를 설치하는 것으로, 풀컬러표시를 할 수 있다. 컬러필터는 제 1 기판(50401)측 또는 제 2 기판(50402)측에 형성할 수 있다.
IPS 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
도 42c, 42d는 FFS 모드의 단면의 모식도를 도시한다. FFS 모드는 액정층 내에서 액정분자의 배열을 광학적으로 보상할 수 있고, 액정분자를 기판에 대하여 항상 평면 내에서 회전시키는 모드이고, 전극은 한쪽의 기판측에만 설치한 횡전계 방식을 취한다.
서로 대향하도록 배치된 제 1 기판(50411) 및 제 2 기판(50412)에, 액정층(50410)이 협지되어 있다. 제 2 기판(50412)의 상측면에는 제 2 전극(50416)이 형성되어 있다. 제 2 전극(50416)의 상측면에는 절연막(50417)이 형성되어 있다. 절연막(50417)상에는 제 1 전극(50415)이 형성되어 있다. 제 1 기판(50411)의 액정층과 반대측에는 제 1 편광판(50413)이 배치되어 있다. 제 2 기판(50412)의 액정층과 반대측에는 제 2 편광판(50414)이 배치되어 있다. 또, 제 1 편광판(50413)과 제 2 편광판(50414)은 크로스 니콜이 되도록 배치되어 있다.
제 1 편광판(50413)은 제 1 기판(50411)의 상측면에 배치되어도 좋다. 제 2 편광판(50414)은 제 2 기판(50412)의 상측면에 배치되어도 좋다.
제 1 전극(50415) 및 제 2 전극(50416) 중, 적어도 한쪽(또는 양쪽)의 전극이 투광성을 갖고 있으면 좋다(투과형 또는 반사형). 또는 양쪽의 전극이 투광성을 갖고, 또한 한쪽의 전극의 일부가 반사성을 갖고 있어도 좋다(반투과형).
도 42c는 제 1 전극(50415) 및 제 2 전극(50416)에 전압이 인가(횡전계 방식이라고 부름)된 경우의 단면의 모식도이다. 액정분자가 러빙방향으로부터 어긋난 전기력선을 따라 배향한 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받는다. 그리고, 제 1 편광판(50413)과 제 2 편광판(50414)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과한다. 따라서, 백색표시가 행하여진다.
또, 제 1 전극(50415) 및 제 2 전극(50416)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
도 42d는 제 1 전극(50415) 및 제 2 전극(50416)에 전압이 인가되지 않은 경우의 단면의 모식도이다. 액정분자가 러빙방향을 따라 가로로 배열된 상태가 되기 때문에, 백라이트로부터의 광은 액정분자의 복굴절의 영향을 받지 않는다. 그리고, 제 1 편광판(50413)과 제 2 편광판(50414)이 크로스 니콜이 되도록 배치되어 있기 때문에, 백라이트로부터의 광은 기판을 통과하지 않는다. 따라서, 흑색표시가 행하여진다. 소위 노멀리 블랙 모드이다.
도 42c, 42d에 도시한 구성을 갖는 액정표시장치는 컬러필터를 설치하는 것으로, 풀컬러표시를 할 수 있다. 컬러필터는 제 1 기판(50411)측 또는 제 2 기판(50412)측에 형성할 수 있다.
FFS 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
다음에, 상측면도를 사용하여 각종 액정 모드를 설명한다.
도 43은 MVA 모드를 적용한 화소부의 상측면도를 도시한다. MVA 모드는 각각의 부분의 시야각 의존성을 서로 보상하는 방법이다.
도 43은 제 1 화소전극(50501), 제 2 화소전극(50502a, 50502b, 50502c), 및 돌기물(50503)을 도시하고 있다. 제 1 화소전극(50501)은 대향기판의 전체면에 형성되어 있다. 형상이 〈의 모양이 되도록, 돌기물(50503)이 형성되어 있다. 형상이 돌기물(50503)과 대응하도록, 제 1 화소전극(50501)상에 제 2 화소전극(50502a, 50502b, 50502c)이 형성되어 있다.
제 2 화소전극(50502a, 50502b, 50502c)의 개구부는 돌기물과 같이 기능한다.
제 1 화소전극(50501) 및 제 2 화소전극(50502a, 50502b, 50502c)에 전압이 인가(종전계 방식이라고 부름)된 경우, 액정분자가 제 2 화소전극(50502a, 50502b, 50502c)의 개구부 및 돌기물(50503)에 대하여 쓰러져 배열된 상태가 된다. 한 쌍의 편광판이 크로스 니콜이 되도록 배치되어 있을 때에는 백라이트로부터의 광이 기판을 통과하기 때문에, 백색표시가 행하여진다.
또, 제 1 화소전극(50501) 및 제 2 화소전극(50502a, 50502b, 50502c)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
제 1 화소전극(50501) 및 제 2 화소전극(50502a, 50502b, 50502c)에 전압이 인가되지 않은 경우, 액정분자가 세로로 배열된 상태가 된다. 한 쌍의 편광판이 크로스 니콜이 되도록 배치되어 있을 때에는 백라이트로부터의 광력이 패널을 통과하지 않기 때문에, 흑색표시가 행하여진다. 소위, 노멀리 블랙 모드이다.
MVA 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
도 44a, 44b, 44c, 44d는 IPS 모드를 적용한 화소부의 상측면도를 도시한다. IPS 모드는 액정층 내에서 액정분자의 배열을 광학적으로 보상할 수 있고, 액정분자를 기판에 대하여 항상 평면 내에서 회전시키는 모드이고, 전극을 한쪽의 기판측에만 설치한 횡전계 방식을 취한다.
IPS 모드에서는 한 쌍의 전극이 다른 형상이 되도록 형성된다.
도 44a는 제 1 화소전극(50601) 및 제 2 화소전극(50602)을 도시하고 있다. 제 1 화소전극(50601) 및 제 2 화소전극(50602)은 파형 형상이다.
도 44b는 제 1 화소전극(50611) 및 제 2 화소전극(50612)을 도시하고 있다. 제 1 화소전극(50611) 및 제 2 화소전극(50612)은 동심원형의 개구부를 갖는 형상이다.
도 44c는 제 1 화소전극(50621) 및 제 2 화소전극(50622)을 도시하고 있다. 제 1 화소전극(50621) 및 제 2 화소전극(50622)은 빗살형으로 일부 겹쳐 있는 형상이다.
도 44d는 제 1 화소전극(50631) 및 제 2 화소전극(50632)을 도시하고 있다. 제 1 화소전극(50631) 및 제 2 화소전극(50632)은 빗살형으로 전극끼리가 맞물리는 듯한 형상이다.
제 1 전극(50601, 50611, 50621, 50631) 및 제 2 전극(50602, 50612, 50622, 50632)에 전압이 인가(횡전계 방식이라고 부름)된 경우, 액정분자가 러빙방향으로부터 어긋난 전기력선을 따라 배향한 상태가 된다. 한 쌍의 편광판이 크로스 니콜 이 되도록 배치되어 있을 때에는 백라이트로부터의 광이 기판을 통과하기 때문에, 백색표시가 행하여진다.
또, 제 1 전극(50601, 50611, 50621, 50631) 및 제 2 전극(50602, 50612, 50622, 50632)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
제 1 전극(50601, 50611, 50621, 50631) 및 제 2 전극(50602, 50612, 50622, 50632)에 전압이 인가되지 않은 경우, 액정분자가 러빙방향을 따라 가로로 배열된 상태가 된다. 한 쌍의 편광판이 크로스 니콜이 되도록 배치되어 있을 때에는 백라이트로부터의 광이 기판을 통과하지 않기 때문에, 흑색표시가 행하여진다. 이른바 노멀리 블랙 모드이다.
IPS 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
도 45a, 45b, 45c, 45d는 FFS 모드를 적용한 화소부의 상측면도를 도시한다. FFS 모드는 액정층 내에서 액정분자의 배열을 광학적으로 보상할 수 있고, 액정분자를 기판에 대하여 항상 평면 내에서 회전시키는 모드이고, 전극을 한쪽의 기판측에만 설치한 횡전계 방식을 취한다.
FFS 모드에서는 제 2 전극의 상측면에, 제 1 전극이 여러 가지의 형상이 되도록 형성된다.
도 45a는 제 1 화소전극(50701) 및 제 2 화소전극(50702)을 도시하고 있다. 제 1 화소전극(50701)은 굴곡된 く모양이다. 제 2 화소전극(50702)은 패턴 형성되 어 있지 않아도 좋다.
도 45b는 제 1 화소전극(50711) 및 제 2 화소전극(50712)을 도시하고 있다. 제 1 화소전극(50711)은 동심원형의 형상이다. 제 2 화소전극(50712)은 패턴 형성되어 있지 않아도 좋다.
도 45c는 제 1 화소전극(50721) 및 제 2 화소전극(50722)을 도시하고 있다. 제 1 화소전극(50721)은 꾸불꾸불한 형상이다. 제 2 화소전극(50722)은 패턴 형성되어 있지 않아도 좋다.
도 45d는 제 1 화소전극(50731) 및 제 2 화소전극(50732)을 도시하고 있다. 제 1 화소전극(50731)은 빗살형의 형상이다. 제 2 화소전극(50732)은 패턴 형성되어 있지 않아도 좋다.
제 1 전극(50701, 50711, 50721, 50731) 및 제 2 전극(50702, 50712, 50722, 50732)에 전압이 인가(횡전계 방식이라고 부름)된 경우, 액정분자가 러빙방향으로부터 어긋난 전기력선을 따라 배향한 상태가 된다. 한 쌍의 편광판이 크로스 니콜이 되도록 배치되어 있을 때에는 백라이트로부터의 광이 기판을 통과하기 때문에, 백색표시가 행하여진다.
또, 제 1 전극(50701, 50711, 50721, 50731) 및 제 2 전극 (50702, 50712, 50722, 50732)에 인가하는 전압을 제어하는 것으로, 액정분자의 상태를 제어하는 것이 가능하다. 따라서, 백라이트로부터의 광이 기판을 통과하는 양을 제어할 수 있기 때문에, 소정의 영상표시를 하는 것이 가능하다.
제 1 전극(50701, 50711, 50721, 50731) 및 제 2 전극(50702, 50712, 50722, 50732)에 전압이 인가되지 않은 경우, 액정분자가 러빙방향을 따라 가로로 배열된 상태가 된다. 한 쌍의 편광판이 크로스 니콜이 되도록 배치되어 있을 때에는 백라이트로부터의 광이 기판을 통과하지 않기 때문에, 흑색표시가 행하여진다. 이른바 노멀리 블랙 모드이다.
FFS 모드에 사용되는 액정재료는 공지의 것을 사용하면 좋다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 10)
본 실시형태에서는 표시장치 화소의 구조에 관해서 설명한다. 특히, 유기 EL소자를 사용한 표시장치 화소의 구조에 관해서 설명한다.
도 46a는 1개 화소에 2개의 트랜지스터를 갖는 화소의 상측면도(레이아웃도)의 일례이다. 도 46b는 도 46a에 도시하는 X-X′의 부분의 단면도의 일례이다.
도 46a는 제 1 트랜지스터(60105), 제 1 배선(60106), 제 2 배선(60107), 제 2 트랜지스터(60108), 제 3 배선(60111), 대향전극(60112), 콘덴서(60113), 화소전극(60115), 격벽(60116), 유기 도전체막(60117), 유기박막(60118) 및 기판(60119)을 도시하고 있다. 또, 제 1 트랜지스터(60105)는 스위칭용 트랜지스터로서, 제 1 배선(60106)은 게이트 신호선로서, 제 2 배선(60107)은 소스 신호선으로서, 제 2 트랜지스터(60108)는 구동용 트랜지스터로서, 제 3 배선(60111)은 전류 공급선으로서, 각각 사용되는 것이 적합하다.
제 1 트랜지스터(60105)의 게이트 전극은 제 1 배선(60106)과 전기적으로 접속되고, 제 1 트랜지스터(60105)의 소스전극 및 드레인전극의 한쪽은 제 2 배선(60107)과 전기적으로 접속되고, 제 1 트랜지스터(60105)의 소스전극 및 드레인전극의 다른쪽은 제 2 트랜지스터(60108)의 게이트 전극 및 콘덴서(60113)의 한쪽의 전극과 전기적으로 접속되어 있다. 또, 제 1 트랜지스터(60105)의 게이트 전극은 복수의 게이트 전극에 의해서 구성되어 있다. 이와 같이 하는 것으로, 제 1 트랜지스터(60105)의 오프 상태에서의 리크전류를 저감할 수 있다.
제 2 트랜지스터(60108)의 소스전극 및 드레인전극의 한쪽은 제 3 배선(60111)과 전기적으로 접속되고, 제 2 트랜지스터(60108)의 소스전극 및 드레인전극의 다른쪽은 화소전극(60115)과 전기적으로 접속되어 있다. 이와 같이 하는 것으로, 화소전극(60115)에 흐르는 전류를, 제 2 트랜지스터(60108)에 의해서 제어할 수 있다.
화소전극(60115)상에는 유기 도전체막(60117)이 형성되고, 또 유기박막(60118; 유기 화합물층)이 형성되어 있다. 유기박막(60118; 유기 화합물층)상에는 대향전극(60112)이 형성되어 있다. 또, 대향전극(60112)은 모든 화소에서 공통으로 접속되도록, 전체면에 형성되어 있어도 좋고, 새도우 마스크 등을 사용하여 패턴 형성되어 있어도 좋다.
유기박막(60118; 유기 화합물층)으로부터 발생한 광은 화소전극(60115) 또는 대향전극(60112) 중 어느 것을 투과하여 발생한다.
도 46b에서, 화소전극측, 즉 트랜지스터 등이 형성되어 있는 측에 광이 발생하는 경우를 하면(下面) 방사, 대향전극측에 광이 발생하는 경우를 상면(上面) 방사라고 부른다.
하면 방사의 경우, 화소전극(60115)은 투명 도전막에 의해서 형성되는 것이 적합하다. 반대로, 상면 방사의 경우, 대향전극(60112)은 투명 도전막에 의해서 형성되는 것이 적합하다.
컬러표시의 발광장치에서는 R, G, B 각각의 발광색을 가지는 EL소자를 나누어 칠하여도 좋고, 단색의 EL소자가 전체면에 형성되도록 칠하여, 컬러필터에 의해 서 R, G, B의 발광을 얻도록 하여도 좋다.
또, 도 46에 도시한 구성은 어디까지나 일례로, 화소 레이아웃, 단면 구성, EL소자의 전극의 적층순 등에 관해서, 도 46에 도시한 구성 이외에도, 여러 가지의 구성을 취할 수 있다. 또한, 발광소자는 도시한 유기박막으로 구성되는 소자 외에, LED 같은 결정성의 소자, 무기박막으로 구성되는 소자 등, 여러 가지의 소자를 사용할 수 있다.
도 47a는 1개 화소에 3개의 트랜지스터를 갖는 화소의 상측면도(레이아웃도)의 일례이다. 도 47b는 도 47a에 도시하는 X-X′의 부분의 단면도의 일례이다.
도 47a는 기판(60200), 제 1 배선(60201), 제 2 배선(60202), 제 3 배선(60203), 제 4 배선(60204), 제 1 트랜지스터(60205), 제 2 트랜지스터(60206), 제 3 트랜지스터(60207), 화소전극(60208), 격벽(60211), 유기 도전체막(60212), 유기박막(60213) 및 대향전극(60214)을 도시한다. 또, 제 1 배선(60201)은 소스 신호선으로서, 제 2 배선(60202)은 기록용 게이트 신호선으로서, 제 3 배선(60203)은 소거용 게이트 신호선으로서, 제 4 배선(60204)은 전류 공급선으로서, 제 1 트랜지스터(60205)는 스위칭용 트랜지스터로서, 제 2 트랜지스터(60206)는 소거용 트랜지스터로서, 제 3 트랜지스터(60207)는 구동용 트랜지스터로서, 각각 사용되는 것이 적합하다.
제 1 트랜지스터(60205)의 게이트 전극은 제 2 배선(60202)과 전기적으로 접속되고, 제 1 트랜지스터(60205)의 소스전극 및 드레인전극의 한쪽은 제 1 배선(60201)과 전기적으로 접속되고, 제 1 트랜지스터(60205)의 소스전극 및 드레인 전극의 다른쪽은 제 3 트랜지스터(60207)의 게이트 전극과 전기적으로 접속되어 있다. 또, 제 1 트랜지스터(60205)의 게이트 전극은 복수의 게이트 전극에 의해서 구성되어 있다. 이와 같이 하는 것으로, 제 1 트랜지스터(60205)의 오프 상태에서의 리크전류를 저감할 수 있다.
제 2 트랜지스터(60206)의 게이트 전극은 제 3 배선(60203)과 전기적으로 접속되고, 제 2 트랜지스터(60206)의 소스전극 및 드레인전극의 한쪽은 제 4 배선(60204)과 전기적으로 접속되고, 제 2 트랜지스터(60206)의 소스전극 및 드레인전극의 다른쪽은 제 3 트랜지스터(60207)의 게이트 전극과 전기적으로 접속되어 있다. 또, 제 2 트랜지스터(60206)의 게이트 전극은 복수의 게이트 전극에 의해서 구성되어 있다. 이와 같이 하는 것으로, 제 2 트랜지스터(60206)의 오프 상태에서의 리크전류를 저감할 수 있다.
제 3 트랜지스터(60207)의 소스전극 및 드레인전극의 한쪽은 제 4 배선(60204)과 전기적으로 접속되고, 제 3 트랜지스터(60207)의 소스전극 및 드레인전극의 다른쪽은 화소전극(60208)과 전기적으로 접속되어 있다. 이와 같이 하는 것으로, 화소전극(60208)에 흐르는 전류를, 제 3 트랜지스터(60207)에 의해서 제어할 수 있다.
화소전극(60208)상에는 유기 도전체막(60212)이 형성되고, 또 유기박막(60213; 유기 화합물층)이 형성되어 있다. 유기박막(60213; 유기 화합물층)상에는 대향전극(60214)이 형성되어 있다. 또, 대향전극(60214)은 모든 화소에서 공통으로 접속되도록, 전체면에 형성되어 있어도 좋고, 새도우 마스크 등을 사용하여 패턴 형성되어 있어도 좋다.
유기박막(60213; 유기 화합물층)으로부터 발생한 광은 화소전극(60208) 또는 대향전극(60214) 중 어느 것을 투과하여 발생한다.
도 47b에서, 화소전극측, 즉 트랜지스터 등이 형성되어 있는 측에 광이 발생하는 경우를 하면 방사, 대향전극측에 광이 발생하는 경우를 상면 방사라고 부른다.
하면 방사의 경우, 화소전극(60208)은 투명 도전막에 의해서 형성되는 것이 적합하다. 반대로, 상면 방사의 경우, 대향전극(60214)은 투명 도전막에 의해서 형성되는 것이 적합하다.
컬러표시의 발광장치에서는 R, G, B 각각의 발광색을 가지는 EL소자를 나누어 칠하여도 좋고, 단색의 EL소자가 전체면에 형성되도록 칠하여, 컬러필터에 의해서 R, G, B의 발광을 얻도록 하여도 좋다.
또, 도 47에 도시한 구성은 어디까지나 일례로, 화소 레이아웃, 단면 구성, EL소자의 전극의 적층순 등에 관해서, 도 47에 도시한 구성 이외에도, 여러 가지의 구성을 취할 수 있다. 또한, 발광소자는 도시한 유기박막으로 구성되는 소자 외에, LED 같은 결정성의 소자, 무기박막으로 구성되는 소자 등, 여러 가지의 소자를 사용할 수 있다.
도 48a는 1개 화소에 4개의 트랜지스터를 갖는 화소의 상측면도(레이아웃도)의 일례이다. 도 48b는 도 48a에 도시하는 X-X′의 부분의 단면도의 일례이다.
도 48a는 기판(60300), 제 1 배선(60301), 제 2 배선(60302), 제 3 배 선(60303), 제 4 배선(60304), 제 1 트랜지스터(60305), 제 2 트랜지스터(60306), 제 3 트랜지스터(60307), 제 4 트랜지스터(60308), 화소전극(60309), 제 5 배선(60311), 제 6 배선(60312), 격벽(60321), 유기 도전체막(60322), 유기박막(60323) 및 대향전극(60324)을 도시하고 있다. 또, 제 1 배선(60301)은 소스 신호선으로서, 제 2 배선(60302)은 기록용 게이트 신호선으로서, 제 3 배선(60303)은 소거용 게이트 신호선으로서, 제 4 배선(60304)은 역방향 바이어스용 신호선으로서, 제 1 트랜지스터(60305)는 스위칭용 트랜지스터로서, 제 2 트랜지스터(60306)는 소거용 트랜지스터로서, 제 3 트랜지스터(60307)는 구동용 트랜지스터로서, 제 4 트랜지스터(60308)는 역방향 바이어스용 트랜지스터로서, 제 5 배선(60311)은 전류 공급선으로서, 제 6 배선(60312)은 역방향 바이어스용전원선으로서, 각각 사용되는 것이 적합하다.
제 1 트랜지스터(60305)의 게이트 전극은 제 2 배선(60302)과 전기적으로 접속되고, 제 1 트랜지스터(60305)의 소스전극 및 드레인전극의 한쪽은 제 1 배선(60301)과 전기적으로 접속되고, 제 1 트랜지스터(60305)의 소스전극 및 드레인전극의 다른쪽은 제 3 트랜지스터(60307)의 게이트 전극과 전기적으로 접속되어 있다. 또, 제 1 트랜지스터(60305)의 게이트 전극은 복수의 게이트 전극에 의해서 구성되어 있다. 이와 같이 하는 것으로, 제 1 트랜지스터(60305)의 오프 상태에서의 리크전류를 저감할 수 있다.
제 2 트랜지스터(60306)의 게이트 전극은 제 3 배선(60303)과 전기적으로 접속되고, 제 2 트랜지스터(60306)의 소스전극 및 드레인전극의 한쪽은 제 5 배 선(60311)과 전기적으로 접속되고, 제 2 트랜지스터(60306)의 소스전극 및 드레인전극의 다른쪽은 제 3 트랜지스터(60307)의 게이트 전극과 전기적으로 접속되어 있다. 또, 제 2 트랜지스터(60306)의 게이트 전극은 복수의 게이트 전극에 의해서 구성되어 있다. 이와 같이 하는 것으로, 제 2 트랜지스터(60306)의 오프 상태에서의 리크전류를 저감할 수 있다.
제 3 트랜지스터(60307)의 소스전극 및 드레인전극의 한쪽은 제 5 배선(60311)과 전기적으로 접속되고, 제 3 트랜지스터(60307)의 소스전극 및 드레인전극의 다른쪽은 화소전극(60309)과 전기적으로 접속되어 있다. 이와 같이 하는 것으로, 화소전극(60309)에 흐르는 전류를, 제 3 트랜지스터(60307)에 의해서 제어할 수 있다.
제 4 트랜지스터(60308)의 게이트 전극은 제 4 배선(60304)과 전기적으로 접속되고, 제 4 트랜지스터(60308)의 소스전극 및 드레인전극의 한쪽은 제 6 배선(60312)과 전기적으로 접속되고, 제 4 트랜지스터(60308)의 소스전극 및 드레인전극의 다른쪽은 화소전극(60309)과 전기적으로 접속되어 있다. 이와 같이 하는 것으로, 화소전극(60309)의 전위를, 제 4 트랜지스터(60308)에 의해서 제어할 수 있기 때문에, 유기 도전체막(60322) 및 유기박막(60323)에, 역방향의 바이어스를 인가할 수 있다. 유기 도전체막(60322) 및 유기박막(60323) 등으로 구성되는 발광소자에 역방향의 바이어스를 인가함으로써, 발광소자의 신뢰성을 크게 향상시킬 수 있다.
화소전극(60309)상에는 유기 도전체막(60322)이 형성되고, 또 유기박 막(60323; 유기 화합물층)이 형성되어 있다. 유기박막(60323; 유기 화합물층)상에는 대향전극(60324)이 형성되어 있다. 또, 대향전극(60324)은 모든 화소에서 공통으로 접속되도록, 전체면에 형성되어 있어도 좋고, 새도우 마스크 등을 사용하여 패턴 형성되어 있어도 좋다.
유기박막(60323; 유기 화합물층)으로부터 발생한 광은 화소전극(60309) 또는 대향전극(60324) 중 어느 것을 투과하여 발생한다.
도 48b에서, 화소전극측, 즉 트랜지스터 등이 형성되어 있는 측에 광이 발생하는 경우를 하면 방사, 대향전극측에 광이 발생하는 경우를 상면 방사라고 부른다.
하면 방사의 경우, 화소전극(60309)은 투명 도전막에 의해서 형성되는 것이 적합하다. 반대로, 상면 방사의 경우, 대향전극(60324)은 투명 도전막에 의해서 형성되는 것이 적합하다.
컬러표시의 발광장치에서는 R, G, B 각각의 발광색을 가지는 EL소자를 나누어 칠하여도 좋고, 단색의 EL소자가 전체면에 형성되도록 칠하여, 컬러필터에 의해서 R, G, B의 발광을 얻도록 하여도 좋다.
또, 도 48에 도시한 구성은 어디까지나 일례로, 화소 레이아웃, 단면 구성, EL소자의 전극의 적층순 등에 관해서, 도 48에 도시한 구성 이외에도, 여러 가지의 구성을 취할 수 있다. 또한, 발광소자는 도시한 유기박막으로 구성되는 소자 외에, LED 같은 결정성의 소자, 무기박막으로 구성되는 소자 등, 여러 가지의 소자를 사용할 수 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 11)
본 실시형태에서는 표시장치 화소의 구성 및 화소의 동작에 관해서 설명한다.
도 49a, 49b는 디지털 시간 계조 구동의 일례를 나타내는 타이밍 차트이다. 도 49a의 타이밍 차트는 화소에 대한 신호 기록 기간(어드레스 기간)과 발광 기간(서스테인 기간)이 분리되어 있는 경우의 구동방법을 도시한다.
또, 1표시영역분의 화상을 완전히 표시하기 위한 기간을 1프레임 기간이라고 한다. 1프레임 기간은 복수의 서브프레임 기간을 갖고, 1 서브프레임 기간은 어드레스 기간과 서스테인 기간을 갖는다. 어드레스 기간 Ta1 내지 Ta4는 전(全)행분 화소에 대한 신호 기록에 관계되는 시간을 나타내고, 기간 Tb1 내지 Tb4는 일행분 화소(또는 1화소분)에 대한 신호 기록에 관계되는 시간을 나타내고 있다. 서스테인 기간 Ts1 내지 Ts4는 화소에 기록된 비디오 신호에 따라서 점등 또는 비점등 상태를 유지하는 시간을 나타내고, 그 길이의 비를 Ts1:Ts2:Ts3:Ts4=23:22:21:20=8:4:2:1로 하고 있다. 어떤 서스테인 기간에서 발광할지에 따라서 계조를 표현하고 있다.
동작에 관해서 설명한다. 우선, 어드레스 기간 Ta1에서, 1번째 행부터 차례로 주사선에 화소 선택 신호가 입력되어, 화소가 선택된다. 그리고, 화소가 선택되어 있을 때에, 신호선으로부터 화소에 비디오 신호가 입력된다. 그리고, 화소에 비디오 신호가 기록되면, 화소는 다시 신호가 입력될 때까지 그 신호를 유지한다. 이 기록된 비디오 신호에 의해서 서스테인 기간 Ts1에서의 각 화소의 점등, 비점등이 제어된다. 마찬가지로, 어드레스 기간 Ta2, Ta3, Ta4에서 화소에 비디오 신호가 입력되고, 그 비디오 신호에 의해서 서스테인 기간 Ts2, Ts3, Ts4에서의 각 화소의 점등, 비점등이 제어된다. 그리고, 각각의 서브프레임 기간에서, 어드레스 기간 중은 점등하지 않고, 어드레스 기간이 종료한 후, 서스테인 기간이 시작되어, 점등시키기 위한 신호가 기록되어 있는 화소가 점등한다.
여기에서, 도 49b를 참조하여, i번째 행의 화소행에 착안하여 설명한다. 우선, 어드레스 기간 Ta1에서, 1번째 행부터 차례로 주사선에 화소 선택 신호가 입력되어, 어드레스 기간 Ta1 중 기간 Tb1(i)에서 i번째 행의 화소가 선택된다. 그리고, i번째 행의 화소가 선택되어 있을 때에, 신호선으로부터 i번째 행의 화소에 비디오 신호가 입력된다. 그리고, i번째 행의 화소에 비디오 신호가 기록되면, i번째 행의 화소는 다시 신호가 입력될 때까지 그 신호를 유지한다. 이 기록된 비디오 신호에 의해서 서스테인 기간 Ts1에서의 i번째 행의 화소의 점등, 비점등이 제어된다. 마찬가지로, 어드레스 기간 Ta2, Ta3, Ta4에서 i번째 행의 화소에 비디오 신호가 입력되고, 그 비디오 신호에 의해서 서스테인 기간 Ts2, Ts3, Ts4에서의 i번째 행의 화소의 점등, 비점등이 제어된다. 그리고, 각각의 서브프레임 기간에서, 어드레스 기간 중에는 점등하지 않고, 어드레스 기간이 종료한 후, 서스테인 기간이 시작되어, 점등시키기 위한 신호가 기록되어 있는 화소가 점등한다.
또, 여기에서는 4비트 계조를 표현하는 경우에 관해서 설명하였지만, 비트수 및 계조수는 이것에 한정되지 않는다. 또, 점등의 순서는 Ts1, Ts2, Ts3, Ts4일 필요는 없고, 랜덤이어도 좋고, 복수로 분할하여 발광시켜도 좋다. 또, Ts1, Ts2, Ts3, Ts4의 점등시간의 비는 2의 자승으로 할 필요는 없고, 같은 길이의 점등시간으로 하여도 좋고, 2의 자승으로부터 약간만 어긋나게 하여도 좋다.
계속해서, 화소에 대한 신호 기록 기간(어드레스 기간)과 발광 기간(서스테 인 기간)이 분리되지 않은 경우의 구동방법에 관해서 설명한다. 요컨대, 비디오 신호의 기록 동작이 완료한 행의 화소는 다음에 화소에 신호의 기록(또는 소거)이 행하여질 때까지, 신호를 유지한다. 기록 동작으로부터 다음에 이 화소에 신호의 기록이 행하여질 때까지의 기간을 데이터 유지시간이라고 한다. 그리고, 이 데이터 유지시간 중에는 화소에 기록된 비디오 신호에 따라서, 화소가 점등 또는 비점등이 된다. 같은 동작이, 최종행까지 행하여지고, 어드레스 기간이 종료한다. 그리고, 데이터 유지시간이 종료한 행부터 차례로 다음의 서브프레임 기간의 신호 기록 동작으로 옮긴다.
이와 같이, 신호 기록 동작이 완료하여 데이터 유지시간이 되면, 즉시 화소에 기록된 비디오 신호에 따라서 화소가 점등 또는 비점등이 되는 구동방법의 경우에는, 동시에 2행으로 신호를 입력할 수 없다. 이 때문에, 어드레스 기간을 겹치지 않도록 해야만 하기 때문에, 데이터 유지시간을 짧게 할 수 없다. 따라서, 그 결과, 고계조표시를 하는 것이 곤란해진다.
따라서, 소거 기간을 형성함으로써, 어드레스 기간보다 짧은 데이터 유지시간을 설정한다. 소거 기간을 형성하여 어드레스 기간보다 짧은 데이터 유지시간을 설정하는 경우의 구동방법에 관해서 도 50a를 사용하여 설명한다.
우선, 어드레스 기간 Ta1에서, 1번째 행부터 차례로 주사선에 화소 주사 신호가 입력되어, 화소가 선택된다. 그리고, 화소가 선택되어 있을 때에, 신호선으로부터 화소에 비디오 신호가 입력된다. 그리고, 화소에 비디오 신호가 기록되면, 화소는 다시 신호가 입력될 때까지 그 신호를 유지한다. 이 기록된 비디오 신호에 의해서 서스테인 기간 Ts1에서의 각 화소의 점등, 비점등이 제어된다. 비디오 신호의 기록 동작이 완료한 행에서는 즉시 기록된 비디오 신호에 따라서, 화소가 점등 또는 비점등의 상태가 된다. 같은 동작이, 최종행까지 행하여지고, 어드레스 기간 Ta1이 종료한다. 그리고, 데이터 유지시간이 종료한 행부터 차례로 다음의 서브프레임 기간의 신호 기록 동작으로 옮긴다. 마찬가지로, 어드레스 기간 Ta2, Ta3, Ta4에서 화소에 비디오 신호가 입력되고, 그 비디오 신호에 의해서 서스테인 기간 Ts2, Ts3, Ts4에서의 각 화소의 점등, 비점등이 제어된다. 그리고, 서스테인 기간 Ts4는 그 종기(終期)를 소거 동작의 개시에 의해서 설정한다. 왜냐하면, 각 행의 소거시간 Te에 화소에 기록된 신호의 소거가 행하여지면, 다음에 화소에 대한 신호의 기록이 행하여질 때까지는 어드레스 기간에 화소에 기록된 비디오 신호에 관계없이, 강제적으로 비점등이 되기 때문이다. 요컨대, 소거시간 Te가 시작된 행의 화소로부터 데이터 유지시간이 종료한다.
여기에서, 도 50b를 참조하여, i번째 행의 화소행에 착안하여 설명한다. 어드레스 기간 Ta1에서, 1번째 행부터 차례로 주사선에 화소 주사 신호가 입력되어, 화소가 선택된다. 그리고, 기간 Tb1(i)에서 i번째 행의 화소가 선택되어 있을 때에, i번째 행의 화소에 비디오 신호가 입력된다. 그리고, i번째 행의 화소에 비디오 신호가 기록되면, i번째 행의 화소는 다시 신호가 입력될 때까지 그 신호를 유지한다. 이 기록된 비디오 신호에 의해서, 서스테인 기간 Ts1(i)에서의 i번째 행의 화소의 점등, 비점등이 제어된다. 요컨대, i번째 행에 비디오 신호의 기록 동작이 완료하면, 즉시 기록된 비디오 신호에 따라서, i번째 행의 화소가 점등 또는 비점등의 상태가 된다. 마찬가지로, 어드레스 기간 Ta2, Ta3, Ta4에서 i번째 행의 화소에 비디오 신호가 입력되고, 그 비디오 신호에 의해서 서스테인 기간 Ts2, Ts3, Ts4에서의 i번째 행의 화소의 점등, 비점등이 제어된다. 그리고, 서스테인 기간 Ts4(i)는 그 종기를 소거 동작의 개시에 의해서 설정한다. 왜냐하면, i번째 행의 소거시간 Ts(i)에 i번째 행의 화소에 기록된 비디오 신호에 관계없이, 강제적으로 비점등이 되기 때문이다. 요컨대, 소거시간 Tc(i)가 시작되면 i번째 행의 화소의 데이터 유지시간이 종료한다.
따라서, 어드레스 기간과 서스테인 기간을 분리하지 않고, 어드레스 기간보다 짧은 데이터 유지시간을 가진, 고계조이고 또한 듀티비(1프레임 기간 중의 점등 기간의 비율)가 높은 표시장치를 제공할 수 있다. 순간 휘도를 낮게 하는 것이 가능하기 때문에 표시소자의 신뢰성의 향상을 도모하는 것이 가능하다.
또, 여기에서는 4비트 계조를 표현하는 경우에 관해서 설명하였지만, 비트수 및 계조수는 이것에 한정되지 않는다. 또한, 점등의 순서는 Ts1, Ts2, Ts3, Ts4일 필요는 없고, 랜덤이어도 좋고, 복수로 분할하여 발광을 하여도 좋다. 또한, Ts1, Ts2, Ts3, Ts4의 점등시간의 비는 2의 자승으로 할 필요는 없고, 같은 길이의 점등시간으로 하여도 좋고, 2의 자승으로부터 약간만 어긋나게 하여도 좋다.
디지털 시간 계조 구동을 적용 가능한 화소의 구성 및 화소의 동작에 관해서 설명한다.
도 51은 디지털 시간 계조 구동을 적용 가능한 화소 구성의 일례를 도시하는 도면이다.
화소(80300)는 스위칭용 트랜지스터(80301), 구동용 트랜지스터(80302), 발광소자(80304) 및 용량소자(80303)를 갖고 있다. 스위칭용 트랜지스터(80301)는 게이트가 주사선(80306)에 접속되고, 제 1 전극(소스전극 및 드레인전극의 한쪽)이 신호선(80305)에 접속되고, 제 2 전극(소스전극 및 드레인전극의 다른쪽)이 구동용 트랜지스터(80302)의 게이트에 접속되어 있다. 구동용 트랜지스터(80302)는 게이트가 용량소자(80303)를 통해서 전원선(80307)에 접속되고, 제 1 전극이 전원선(80307)에 접속되고, 제 2 전극이 발광소자(80304)의 제 1 전극(화소전극)에 접속되어 있다. 발광소자(80304)의 제 2 전극은 공통전극(80308)에 상당한다.
또, 발광소자(80304)의 제 2 전극(공통전극(80308))에는 저전원전위가 설정되어 있다. 또, 저전원전위는 전원선(80307)에 설정되는 고전원전위를 기준으로 하여 저전원전위<고전원전위를 만족하는 전위로, 저전원전위로서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원전위와 저전원전위의 전위차를 발광소자(80304)에 인가하여, 발광소자(80304)에 전류를 흘려 발광소자(80304)를 발광시키기 위해서, 고전원전위와 저전원전위의 전위차가 발광소자(80304)의 순방향 임계치 전압 이상이 되도록 각각의 전위를 설정한다.
또, 용량소자(80303)는 구동용 트랜지스터(80302)의 게이트 용량을 대용하여 생략하는 것도 가능하다. 구동용 트랜지스터(80302)의 게이트 용량에 관해서는 소스영역, 드레인영역 또는 LDD영역 등과 게이트 전극이 겹쳐 오버랩되어 있는 영역에서 용량이 형성되어 있어도 좋고, 채널 형성영역과 게이트 전극의 사이에서 용량이 형성되어 있어도 좋다.
주사선(80306)에서 화소가 선택되어 있을 때, 요컨대 스위칭용 트랜지스터(80301)가 온으로 되어 있을 때에 신호선(80305)으로부터 화소에 비디오 신호가 입력된다. 그리고, 비디오 신호에 상당하는 전압분의 전하가 용량소자(80303)에 축적되고, 용량소자(80303)는 그 전압을 유지한다. 이 전압은 구동용 트랜지스터(80302)의 게이트와 제 1 전극간의 전압으로, 구동용 트랜지스터(80302)의 게이트 소스간 전압 Vgs에 상당한다.
일반적으로, 트랜지스터의 동작영역은 선형영역과 포화영역으로 나눌 수 있다. 그 경계선은 드레인 소스간 전압을 Vds, 게이트 소스간 전압을 Vgs, 임계치 전압을 Vth로 하면, (Vgs-Vth)=Vds일 때가 된다. (Vgs-Vth)>Vds의 경우는 선형영역으로, Vds, Vgs의 크기에 의해서 전류값이 결정된다. 한편, (Vgs-Vth)<Vds의 경우는 포화영역이 되어, 이상적으로는 Vds가 변화하여도, 전류값은 거의 변하지 않는다. 요컨대, Vgs의 크기만에 의하여 전류값이 결정된다.
여기에서, 전압 입력전압 구동 방식의 경우에는 구동용 트랜지스터(80302)의 게이트에는 구동용 트랜지스터(80302)가 충분히 온하거나, 오프하거나 하는 두개의 상태가 되는 비디오 신호를 입력한다. 요컨대, 구동용 트랜지스터(80302)는 선형영역에서 동작시킨다.
따라서, 구동용 트랜지스터(80302)가 온되는 비디오 신호일 때는 이상적으로는 전원선(80307)에 설정되어 있는 전원전위 VDD를 그대로 발광소자(80304)의 제 1 전극에 설정한다.
요컨대, 이상적으로는 발광소자(80304)에 인가하는 전압을 일정하게 하고, 발광소자(80304)로부터 얻어지는 휘도를 일정하게 한다. 그리고, 1프레임 기간 내에 복수의 서브프레임 기간을 형성하고, 서브프레임 기간마다 화소에 대한 비디오 신호의 기록을 하여, 서브프레임 기간마다 화소의 점등 또는 비점등을 제어하고, 이 점등하고 있는 서브프레임 기간의 합계에 의해서, 계조를 표현한다.
또, 구동용 트랜지스터(80302)가 포화영역에서 동작하는 같은 비디오 신호를 입력하는 것으로, 발광소자(80304)에 전류를 흘릴 수 있다. 발광소자(80304)가 전류에 따라서 휘도를 결정하는 소자이면, 발광소자(80304)의 열화에 의한 휘도의 저하를 억제할 수 있다. 또, 비디오 신호를 아날로그로 하는 것으로, 발광소자(80304)에 비디오 신호에 따른 전류를 흘릴 수 있다. 이 경우, 아날로그 계조 구동을 할 수 있다.
도 52는 디지털 시간 계조 구동을 적용 가능한 화소 구성의 일례를 도시하는 도면이다.
화소(80400)는 스위칭용 트랜지스터(80401), 구동용 트랜지스터(80402), 용량소자(80403), 발광소자(80404) 및 정류소자(80409)를 갖고 있다. 스위칭용 트랜지스터(80401)는 게이트가 제 1 주사선(80406)에 접속되고, 제 1 전극(소스전극 및 드레인전극의 한쪽)이 신호선(80405)에 접속되고, 제 2 전극(소스전극 및 드레인전극의 다른쪽)이 구동용 트랜지스터(80402)의 게이트에 접속되어 있다. 구동용 트랜지스터(80402)는 게이트가 용량소자(80403)를 통해서 전원선(80407)에 접속되고, 게이트가 정류소자(80409)를 통해서 제 2 주사선(80410)에 접속되고, 제 1 전극이 전원선(80407)에 접속되고, 제 2 전극이 발광소자(80404)의 제 1 전극(화소전극)에 접속되어 있다. 발광소자(80404)의 제 2 전극은 공통전극(80408)에 상당한다.
또, 발광소자(80404)의 제 2 전극(공통전극(80408))에는 저전원전위가 설정되어 있다. 또, 저전원전위는 전원선(80407)에 설정되는 고전원전위를 기준으로 하여 저전원전위<고전원전위를 만족하는 전위로, 저전원전위로서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원전위와 저전원전위의 전위차를 발광소자(80404)에 인가하여, 발광소자(80404)에 전류를 흘려 발광소자(80404)를 발광시키기 위해서, 고전원전위와 저전원전위의 전위차가 발광소자(80404)의 순방향 임계치 전압 이상이 되도록 각각의 전위를 설정한다.
또, 용량소자(80403)는 구동용 트랜지스터(80402)의 게이트 용량을 대용하여 생략하는 것도 가능하다. 구동용 트랜지스터(80402)의 게이트 용량에 관해서는 소스영역, 드레인영역 또는 LDD영역 등과 게이트 전극이 겹쳐 오버랩되어 있는 영역에서 용량이 형성되어 있어도 좋고, 채널형성영역과 게이트 전극의 사이에서 용량이 형성되어 있어도 좋다.
또, 정류소자(80409)로서, 다이오드 접속한 트랜지스터를 사용하는 것이 가능하다. 다이오드 접속한 트랜지스터 외에도, PN 접합의 다이오드, PIN 접합의 다이오드, 쇼트키형의 다이오드 또는 카본나노튜브로 형성된 다이오드 등을 사용하여도 좋다. 다이오드 접속된 트랜지스터의 극성은 N채널형이어도 좋고, P채널형이어도 좋다.
화소(80400)는 도 51에 도시한 화소에, 정류소자(80409)와 제 2 주사선(80410)을 추가한 것이다. 따라서, 도 52에 도시하는 스위칭용 트랜지스 터(80401), 구동용 트랜지스터(80402), 용량소자(80403), 발광소자(80404), 신호선(80405), 제 1 주사선(80406), 전원선(80407) 및 공통전극(80408)은 각각 도 51에 도시한 스위칭용 트랜지스터(80301), 구동용 트랜지스터(80302), 용량소자(80303), 발광소자(80304), 신호선(80305), 주사선(80306), 전원선(80307) 및 공통전극(80308)에 상당한다. 따라서, 도 52의 기록의 동작 및 발광 동작은 도 51에서 설명한 기록의 동작 및 발광 동작과 같기 때문에, 그 설명을 생략한다.
소거 동작에 관해서 설명한다. 소거 동작시에는 제 2 주사선(80410)에 H레벨의 신호를 입력한다. 이와 같이 하면, 정류소자(80409)에 전류가 흘러, 용량소자(80403)에 의해서 유지되어 있는 구동용 트랜지스터(80402)의 게이트 전위를 어떤 전위로 설정할 수 있다. 요컨대, 구동용 트랜지스터(80402)의 게이트의 전위를, 어떤 전위로 설정하여, 화소에 기록된 비디오 신호에 관계없이, 구동용 트랜지스터(80402)를 강제적으로 오프할 수 있다.
또, 제 2 주사선(80410)에 입력하는 L레벨의 신호는 화소에 비점등이 되는 비디오 신호가 기록되어 있을 때 정류소자(80409)에 전류가 흐르지 않는 전위로 한다. 제 2 주사선(80410)에 입력하는 H레벨의 신호는 화소에 기록된 비디오 신호에 관계없이, 구동용 트랜지스터(80402)가 오프하는 전위를 게이트에 설정할 수 있는 전위로 한다.
도 53은 디지털 시간 계조 구동을 적용 가능한 화소 구성의 일례를 도시하는 도면이다.
화소(80500)는 스위칭용 트랜지스터(80501), 구동용 트랜지스터(80502), 용 량소자(80503), 발광소자(80504) 및 소거용 트랜지스터(80509)를 갖고 있다. 스위칭용 트랜지스터(80501)는 게이트가 제 1 주사선(80506)에 접속되고, 제 1 전극(소스전극 및 드레인전극의 한쪽)이 신호선(80505)에 접속되고, 제 2 전극(소스전극 및 드레인전극의 다른쪽)이 구동용 트랜지스터(80502)의 게이트에 접속되어 있다. 구동용 트랜지스터(80502)는 게이트가 용량소자(80503)를 통해서 전원선(80507)에 접속되고, 게이트가 소거용 트랜지스터(80509)의 제 1 전극에 접속되고, 제 1 전극이 전원선(80507)에 접속되고, 제 2 전극이 발광소자(80504)의 제 1 전극(화소전극)에 접속되어 있다. 소거용 트랜지스터(80509)는 게이트가 제 2 주사선(80510)에 접속되고, 제 2 전극이 전원선(80507)에 접속되어 있다. 발광소자(80504)의 제 2 전극은 공통전극(80508)에 상당한다.
또, 발광소자(80504)의 제 2 전극(공통전극(80508))에는 저전원전위가 설정되어 있다. 또, 저전원전위는 전원선(80507)에 설정되는 고전원전위를 기준으로 하여 저전원전위<고전원전위를 만족하는 전위로, 저전원전위로서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원전위와 저전원전위의 전위차를 발광소자(80504)에 인가하여, 발광소자(80504)에 전류를 흘려 발광소자(80504)를 발광시키기 위해서, 고전원전위와 저전원전위의 전위차가 발광소자(80504)의 순방향 임계치 전압 이상이 되도록 각각의 전위를 설정한다.
또, 용량소자(80503)는 구동용 트랜지스터(80502)의 게이트 용량을 대용하여 생략하는 것도 가능하다. 구동용 트랜지스터(80502)의 게이트 용량에 관해서는 소스영역, 드레인영역 또는 LDD영역 등과 게이트 전극이 겹쳐 오버랩되어 있는 영역 에서 용량이 형성되어 있어도 좋고, 채널 형성영역과 게이트 전극의 사이에서 용량이 형성되어 있어도 좋다.
화소(80500)는 도 51에 도시한 화소에, 소거용 트랜지스터(80509)와 제 2 주사선(80510)을 추가한 것이다. 따라서, 도 53에 도시하는 스위칭용 트랜지스터(80501), 구동용 트랜지스터(80502), 용량소자(80503), 발광소자(80504), 신호선(80505), 제 1 주사선(80506), 전원선(80507) 및 공통전극(80508)은 각각 도 51에 도시한 스위칭용 트랜지스터(80301), 구동용 트랜지스터(80302), 용량소자(80303), 발광소자(80304), 신호선(80305), 주사선(80306), 전원선(80307) 및 공통전극(80308)에 상당한다. 따라서, 도 53의 기록의 동작 및 발광 동작은 도 51에서 설명한 기록의 동작 및 발광 동작과 같기 때문에, 그 설명을 생략한다.
소거 동작에 관해서 설명한다. 소거 동작시에는 제 2 주사선(80510)에 H레벨의 신호를 입력한다. 이와 같이 하면, 소거용 트랜지스터(80509)가 온하여, 구동용 트랜지스터(80502)의 게이트와 제 1 전극을 동전위로 할 수 있다. 요컨대, 구동용 트랜지스터(80502)의 Vgs를 0V로 할 수 있다. 이렇게 해서, 구동용 트랜지스터(80502)를 강제적으로 오프할 수 있다.
임계치 전압 보정형이라고 불리는 화소의 구성 및 동작에 관해서 설명한다. 임계치 전압 보정형 화소는 디지털 시간 계조 구동 및 아날로그 계조 구동에 적용할 수 있다.
도 54는 임계치 전압 보정형이라고 불리는 화소의 구성의 일례를 도시하는 도면이다.
도 54에 도시하는 화소는 구동용 트랜지스터(80600), 제 1 스위치(80601), 제 2 스위치(80602), 제 3 스위치(80603), 제 1 용량소자(80604), 제 2 용량소자(80605) 및 발광소자(80620)를 갖고 있다. 구동용 트랜지스터(80600)의 게이트는 제 1 용량소자(80604)와 제 1 스위치(80601)를 차례로 통해서 신호선(80611)과 접속되어 있다. 구동용 트랜지스터(80600)의 게이트는 제 2 용량소자(80605)를 통해서 전원선(80612)과 접속되어 있다. 구동용 트랜지스터(80600)의 제 1 전극은 전원선(80612)과 접속되어 있다. 구동용 트랜지스터(80600)의 제 2 전극은 제 3 스위치(80603)를 통해서 발광소자(80620)의 제 1 전극과 접속되어 있다. 구동용 트랜지스터(80600)의 제 2 전극은 제 2 스위치(80602)를 통해서 구동용 트랜지스터(80600)의 게이트와 접속되어 있다. 발광소자(80620)의 제 2 전극은 공통전극(80621)에 상당한다.
발광소자(80620)의 제 2 전극에는 저전원전위가 설정되어 있다. 또, 저전원전위는 전원선(80612)에 설정되는 고전원전위를 기준으로 하여 저전원전위<고전원전위를 만족하는 전위로, 저전원전위로서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원전위와 저전원전위의 전위차를 발광소자(80620)에 인가하여, 발광소자(80620)에 전류를 흘려 발광소자(80620)를 발광시키기 위해서, 고전원전위와 저전원전위의 전위차가 발광소자(80620)의 순방향 임계치 전압 이상이 되도록 각각의 전위를 설정한다. 또, 제 2 용량소자(80605)는 구동용 트랜지스터(80600)의 게이트 용량을 대용하여 생략하는 것도 가능하다. 구동용 트랜지스터(80600)의 게이트 용량에 관해서는 소스영역, 드레인영역 또는 LDD영역 등과 게이트 전극이 겹쳐 오버랩되어 있는 영역에서 용량이 형성되어 있어도 좋고, 채널 형성영역과 게이트 전극의 사이에서 용량이 형성되어 있어도 좋다. 또, 제 1 스위치(80601), 제 2 스위치(80602), 제 3 스위치(80603)는 각각 제 1 주사선(80613), 제 2 주사선(80615), 제 3 주사선(80614)에 의해서 온과 오프가 제어된다.
도 54에 도시하는 화소의 구동방법에 관해서, 동작 기간을 초기화 기간, 데이터 기록 기간, 임계치 검출 기간, 발광 기간으로 분할하여 설명한다.
초기화 기간에서는 제 2 스위치(80602) 및 제 3 스위치(80603)가 온된다. 그리고, 구동용 트랜지스터(80600)의 게이트의 전위가 적어도 전원선(80612)의 전위보다도 낮아진다. 이 때, 제 1 스위치(80601)는 온되어 있어도 좋고, 오프되어 있어도 좋다. 또, 초기화 기간은 반드시 필요하지 않다.
임계치 검출 기간에서는 제 1 주사선(80613)에 의해서 화소가 선택된다. 요컨대, 제 1 스위치(80601)가 온되어, 신호선(80611)으로부터 있는 일정전압이 입력된다. 이 때, 제 2 스위치(80602)가 온되고, 제 3 스위치(80603)가 오프되어 있다. 따라서, 구동용 트랜지스터(80600)는 다이오드 접속되고, 구동용 트랜지스터(80600)의 제 2 전극 및 게이트가 부유 상태(플로팅 상태)가 된다. 그리고, 구동용 트랜지스터(80600)의 게이트의 전위는 전원선(80612)의 전위로부터 구동용 트랜지스터(80600)의 임계치 전압을 뺀 값이 된다. 따라서, 제 1 용량소자(80604)에는 구동용 트랜지스터(80600)의 임계치 전압이 유지된다. 제 2 용량소자(80605)에는 구동용 트랜지스터(80600)의 게이트의 전위와 신호선(80611)으로부터 입력되어 있는 일정전압과의 전위차가 유지된다.
데이터 기록 기간에서는 신호선(80611)으로부터 비디오 신호(전압)가 입력된다. 이 때, 제 1 스위치(80601)는 온인채이고, 제 2 스위치(80602)는 오프하고, 제 3 스위치(80603)가 오프인 채이다. 그리고, 구동용 트랜지스터(80600)의 게이트는 부유 상태(플로팅 상태)로 되어 있기 때문에, 구동용 트랜지스터(80600)의 게이트의 전위는 임계치 검출 기간에서 신호선(80611)으로부터 입력되는 일정전압과, 데이터 기록 기간에서 신호선(80611)으로부터 입력되는 비디오 신호와의 전위차에 따라서 변화한다. 예를 들면, 제 1 용량소자(80604)의 용량치<<제 2 용량소자(80605)의 용량치이면, 데이터 기록 기간에서의 구동용 트랜지스터(80600)의 게이트의 전위는 임계치 검출 기간에서의 신호선(80611)의 전위와 데이터 기록 기간에서의 신호선(80611)의 전위와의 전위차(변화량)와, 전원선(80612)의 전위로부터 구동용 트랜지스터(80600)의 임계치 전압을 뺀 값과의 합과 대강 같아진다. 요컨대, 구동용 트랜지스터(80600)의 게이트의 전위는 구동용 트랜지스터(80600)의 임계치 전압을 보정한 전위가 된다.
발광 기간에서는 구동용 트랜지스터(80600)의 게이트와 전원선(80612)과의 전위차(Vgs)에 따른 전류가 발광소자(80620)에 흐른다. 이 때, 제 1 스위치(80601)가 오프되고, 제 2 스위치(80602)가 오프인 채이고, 제 3 스위치(80603)가 온된다. 또, 발광소자(80620)에 흐르는 전류는 구동용 트랜지스터(80600)의 임계치 전압에 의하지 않고 일정하다.
또, 도 54에 도시하는 화소 구성은 이것에 한정되지 않는다. 예를 들면, 도 54에 도시하는 화소에 새롭게 스위치, 저항소자, 용량소자, 트랜지스터 또는 논리 회로 등을 추가하여도 좋다. 예를 들면, 제 2 스위치(80602)를 P채널형 트랜지스터 또는 N채널형의 트랜지스터로 구성하고, 제 3 스위치(80603)를 제 2 스위치(80602)와는 다른 극성의 트랜지스터로 구성하고, 제 2 스위치(80602) 및 제 3 스위치(80603)를 같은 주사선으로 제어하여도 좋다.
전류 입력형이라고 불리는 화소의 구성 및 동작에 관해서 설명한다. 전류 입력형 화소는 디지털 계조 구동 및 아날로그 계조 구동에 적용할 수 있다.
도 55는 전류 입력형이라고 불리는 화소의 구성의 일례를 도시하는 도면이다.
도 55에 도시하는 화소는 구동용 트랜지스터(80700), 제 1 스위치(80701), 제 2 스위치(80702), 제 3 스위치(80703), 용량소자(80704) 및 발광소자(80730)를 갖고 있다. 구동용 트랜지스터(80700)의 게이트는 제 2 스위치(80702)와 제 1 스위치(80701)를 통해서 차례로 신호선(80711)에 접속되어 있다. 구동용 트랜지스터(80700)의 게이트는 용량소자(80704)를 통해서 전원선(80712)에 접속되어 있다. 구동용 트랜지스터(80700)의 제 1 전극은 전원선(80712)에 접속되어 있다. 구동용 트랜지스터(80700)의 제 2 전극은 제 1 스위치(80701)를 통해서 신호선(80711)에 접속되어 있다. 구동용 트랜지스터(80700)의 제 2 전극은 제 3 스위치(80703)를 통해서 발광소자(80730)의 제 1 전극에 접속되어 있다. 발광소자(80730)의 제 2 전극은 공통전극(80731)에 상당한다.
발광소자(80730)의 제 2 전극에는 저전원전위가 설정되어 있다. 또, 저전원전위는 전원선(80712)에 설정되는 고전원전위를 기준으로 하여 저전원전위<고전원 전위를 만족하는 전위로, 저전원전위로서는 예를 들면 GND, 0V 등이 설정되어 있어도 좋다. 이 고전원전위와 저전원전위의 전위차를 발광소자(80730)에 인가하여, 발광소자(80730)에 전류를 흘려 발광소자(80730)를 발광시키기 위해서, 고전원전위와 저전원전위의 전위차가 발광소자(80730)의 순방향 임계치 전압 이상이 되도록 각각의 전위를 설정한다. 또, 용량소자(80704)는 구동용 트랜지스터(80700)의 게이트 용량을 대용하여 생략하는 것도 가능하다. 구동용 트랜지스터(80700)의 게이트 용량에 관해서는 소스영역, 드레인영역 또는 LDD영역 등과 게이트 전극이 겹쳐 오버랩되어 있는 영역에서 용량이 형성되어 있어도 좋고, 채널 형성영역과 게이트 전극의 사이에서 용량이 형성되어 있어도 좋다. 또, 제 1 스위치(80701), 제 2 스위치(80702), 제 3 스위치(80703)는 각각 제 1 주사선(80713), 제 2 주사선(80714), 제 3 주사선(80715)에 의해서 온과 오프가 제어된다.
도 55에 도시하는 화소의 구동방법에 관해서, 동작 기간을 데이터 기록 기간, 발광 기간으로 분할하여 설명한다.
데이터 기록 기간에서는 제 1 주사선(80713)에 의해서 화소가 선택된다. 요컨대, 제 1 스위치(80701)가 온되어, 신호선(80711)으로부터 비디오 신호로서 전류가 입력된다. 이 때, 제 2 스위치(80702)가 온되고, 제 3 스위치(80703)가 오프된다. 따라서, 구동용 트랜지스터(80700)의 게이트의 전위는 비디오 신호에 따른 전위가 된다. 요컨대, 용량소자(80704)에는 구동용 트랜지스터(80700)가 비디오 신호와 같은 전류를 흘리는 구동용 트랜지스터(80700)의 게이트 전극과 소스전극과의 사이의 전압이 유지된다.
다음에, 발광 기간에서는 제 1 스위치(80701) 및 제 2 스위치(80702)가 오프되고, 제 3 스위치(80703)가 온된다. 따라서, 발광소자(80730)에는 비디오 신호와 같은 값의 전류가 흐른다.
또, 도 55에 도시하는 화소 구성은 이것에 한정되지 않는다. 예를 들면, 도 55에 도시하는 화소에 새롭게 스위치, 저항소자, 용량소자, 트랜지스터 또는 논리회로 등을 추가하여도 좋다. 예를 들면, 제 1 스위치(80701)를 P채널형 트랜지스터 또는 N채널형 트랜지스터로 구성하고, 제 2 스위치(80702)를 제 1 스위치(80701)와 같은 극성의 트랜지스터로 구성하고, 제 1 스위치(80701) 및 제 2 스위치(80702)를 같은 주사선으로 제어하여도 좋다. 제 2 스위치(80702)는 구동용 트랜지스터(80700)의 게이트와 신호선(80711)과의 사이에 배치되어 있어도 좋다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 12)
본 실시형태에서는 트랜지스터의 구조 및 제작방법에 관해서 설명한다.
도 56은 본 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터의 구조 및 제작방법이 예를 도시하는 도면이다. 도 56a는 본 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터의 구조의 예를 도시하는 도면이다. 또한, 도 56b 내지 56g는 본 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터의 제작방법이 예를 도시하는 도면이다.
또, 본 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터의 구조 및 제작방법은 도 56에 도시하는 것에 한정되지 않고, 여러 가지의 구조 및 제작방법을 사용할 수 있다.
우선, 도 56a를 참조하여, 본 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터의 구조의 예에 관해서 설명한다. 도 56a는 복수의 다른 구조를 갖는 트랜지스터의 단면도이다. 여기에서, 도 56a에서는 복수의 다른 구조를 갖는 트랜지스터를 병치하여 도시하고 있지만, 이것은 발명을 적용할 수 있는 표시장치 를 가질 수 있는 트랜지스터의 구조를 설명하기 위한 표현으로, 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터가 실제로 도 56a와 같이 병치되어 있을 필요는 없고, 필요에 따라서 나누어 만들 수 있다.
다음에, 본 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터를 구성하는 각 층의 특징에 관해서 설명한다.
기판(110111)은 바륨붕규산유리, 알루미노붕규산유리 등의 유리기판, 석영기판, 세라믹기판 또는 스테인레스를 포함하는 금속기판 등을 사용할 수 있다. 그 외에도, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에틸렌설폰(PES)으로 대표되는 플라스틱 또는 아크릴 등의 가요성을 갖는 합성수지로 이루어지는 기판을 사용하는 것도 가능하다. 가요성을 갖는 기판을 사용함으로써, 구부리는 것이 가능한 표시장치를 제작하는 것이 가능해진다. 또한, 가요성을 갖는 기판이면, 기판의 면적 및 기판의 형상에 큰 제한은 없기 때문에, 기판(110111)으로서, 예를 들면, 1변이 1미터 이상으로, 직사각형상을 사용하면, 생산성을 각별히 향상시킬 수 있다. 이러한 이점은 원형의 실리콘기판을 사용하는 경우와 비교하면, 큰 우위점이다.
절연막(110112)은 하지막으로서 기능한다. 기판(110111)으로부터 Na 등의 알칼리금속 또는 알칼리토류 금속이, 반도체소자의 특성에 악영향을 미치는 것을 막기 위해서 설치한다. 절연막(110112)으로서는 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy(x>y)), 질화산화규소(SiNxOy(x>y)) 등의 산소 또는 질소를 갖는 절연막의 단층 구조 또는 이들의 적층 구조로 형성할 수 있다. 예를 들면, 절연막(110112)을 2층 구조로 설치하는 경우, 1층째의 절연막으로서 질화산화규소막을 형성하고, 2층째의 절연막으로서 산화질화규소막을 형성하면 좋다. 또한, 절연막(110112)을 3층 구조로 설치하는 경우, 1층째의 절연막으로서 산화질화규소막을 형성하고, 2층째의 절연막으로서 질화산화규소막을 형성하고, 3층째의 절연막으로서 산화질화규소막을 형성하면 좋다.
반도체층(110113), 반도체층(110114), 반도체층(110115)은 비정질(어몰퍼스)반도체 또는 세미어몰퍼스반도체(SAS)로 형성할 수 있다. 또는 다결정 반도체층을 사용하여도 좋다. SAS는 비정질과 결정 구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖고, 자유 에너지적으로 안정된 제 3 상태를 갖는 반도체로, 단거리질서와 격자 왜곡을 갖는 결정질인 영역을 포함하고 있다. 적어도 막 중의 일부의 영역에는 0.5 내지 20nm의 결정영역을 관측할 수 있고, 규소를 주성분으로 하는 경우에는 라만 스펙트럼이 520cm-1보다도 저파수측으로 시프트하고 있다. X선 회절에서는 규소결정격자에 유래되는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)를 보상하는 것으로서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함시키고 있다. SAS는 재료가스를 글로방전분해(플라즈마 CVD)하여 형성한다. 재료가스로서는 SiH4, 이 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또는 GeF4을 혼합시켜도 좋다. 이 재료가스를 H2, 또는 H2와 He, Ar, Kr, Ne으로부터 선택된 일종 또는 복수종의 희가스원소로 희석하여도 좋다. 희석율은 2 내지 1000배의 범위로 한다. 압력은 개략 0.1Pa 내지 133Pa의 범위로 하고, 전원주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz로 한다. 기판가열온도는 300℃ 이하가 좋다. 막 중의 불순물원소로서, 산소, 질소, 탄소 등의 대기성분의 불순물은 1×1020/㎤ 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019/㎤ 이하, 바람직하게는 1×1019/㎤ 이하로 한다. 여기에서는 공지의 수단(스퍼터법, LPCVD법, 플라즈마 CVD법 등)을 사용하여 실리콘(Si)을 주성분으로 하는 재료(예를 들면 SixGe1-x 등)로 비정질 반도체층을 형성하여, 상기 비정질 반도체층을 레이저 결정화법, RTA 또는 퍼니스 어닐로를 사용하는 열 결정화법, 결정화를 조장하는 금속원소를 사용하는 열 결정화법 등의 공지의 결정화법에 의해 결정화시킨다.
절연막(110116)은 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy(x>y)), 질화산화규소(SiNxOy(x>y)) 등의 산소 또는 질소를 갖는 절연막의 단층 구조, 또는 이들의 적층 구조로 형성할 수 있다.
게이트 전극(110117)은 단층의 도전막, 또는 2층, 3층의 도전막의 적층 구조로 할 수 있다. 게이트 전극(110117)의 재료로서는 공지의 도전막을 사용할 수 있다. 예를 들면, 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 실리콘(Si) 등의 원소의 단체막, 또는 상기 원소의 질화막(대표적으로는 질화탄탈륨막, 질화텅스텐막, 질화티타늄막), 또는 상기 원소를 조합한 합금막(대표적으로는 Mo-W합금, Mo-Ta 합금), 또는 상기 원소의 실리사이드막(대표적으로는 텅스텐실리사이드막, 티타늄실리사이드막) 등을 사용할 수 있다. 또, 상술한 단체막, 질화막, 합금막, 실리사이드막 등은 단층으로 사용하여도 좋고, 적층하여 사용하여도 좋다.
절연막(110118)은 공지의 수단(스퍼터법 또는 플라즈마 CVD법 등)에 의해서, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy(x>y)), 질화산화규소(SiNxOy(x>y)) 등의 산소 또는 질소를 갖는 절연막이나 DLC(다이아몬드라이크카본) 등의 탄소를 포함하는 막의 단층 구조, 또는 이들의 적층 구조로 형성할 수 있다.
절연막(110119)은 실록산수지, 또는 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy(x>y)), 질화산화규소(SiNxOy(x>y)) 등의 산소 또는 질소를 갖는 절연막이나 DLC(다이아몬드라이크카본) 등의 탄소를 포함하는 막, 또는 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조사이클로부텐, 아크릴 등의 유기재료로 이루어지는 단층 또는 적층 구조로 형성할 수 있다. 또, 실록산수지는 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용할 수도 있다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또, 본 발명에 적용할 수 있는 표시장치에서, 절연막(110118)을 형성하지 않고 게 이트 전극(110117)을 덮도록 직접 절연막(110119)을 형성하는 것도 가능하다.
도전막(110123)은 Al, Ni, C, W, Mo, Ti, Pt, Cu, Ta, Au, Mn 등의 원소의 단체막, 또는 상기 원소의 질화막, 또는 상기 원소를 조합한 합금막, 또는 상기 원소의 실리사이드막 등을 사용할 수 있다. 예를 들면, 상기 원소를 복수 포함하는 합금으로서, C 및 Ti을 함유한 Al합금, Ni를 함유한 Al합금, C 및 Ni를 함유한 Al합금, C 및 Mn을 함유한 Al합금 등을 사용할 수 있다. 또한, 적층 구조로 형성하는 경우, Al을 Mo 또는 Ti 등의 사이에 둔 구조로 할 수 있다. 이와 같이 하는 것으로, Al의 열이나 화학 반응에 대한 내성을 향상시킬 수 있다.
다음에, 도 56a에 도시한, 복수의 다른 구조를 갖는 트랜지스터의 단면도를 참조하여, 각각의 구조의 특징에 관해서 설명한다.
트랜지스터(110101)는 싱글 드레인 트랜지스터이며, 간편한 방법으로 제조할 수 있기 때문에, 제조비용이 낮고, 수율을 높게 제조할 수 있는 이점이 있다. 여기에서, 반도체층(110113), 반도체층(110115)은 각각 불순물의 농도가 다르고, 반도체층(110113)은 채널 형성영역, 반도체층(110115)은 소스영역 및 드레인영역으로서 사용한다. 이와 같이, 불순물의 양을 제어하는 것으로, 반도체층의 저항율을 제어할 수 있다. 또한, 반도체층과 도전막(110123)의 전기적인 접속 상태를 오믹접속에 가깝게 할 수 있다. 또, 불순물의 양이 다른 반도체층을 분리하여 만드는 방법으로서는 게이트 전극(110117)을 마스크로 하여 반도체층에 불순물을 도핑하는 방법을 사용할 수 있다.
트랜지스터(110102)는 게이트 전극(110117)에 일정 이상의 테이퍼각을 갖는 트랜지스터로, 간편한 방법으로 제조할 수 있기 때문에, 제조비용이 낮고, 수율을 높게 제조할 수 있는 이점이 있다. 여기에서, 반도체층(110113), 반도체층(110114), 반도체층(110115)은 각각 불순물 농도가 다르고, 반도체층(110113)은 채널 형성영역, 반도체층(110114)은 저농도 드레인(Lightly Doped Drain:LDD)영역, 반도체층(110115)은 소스영역 및 드레인영역으로서 사용한다. 이와 같이, 불순물의 양을 제어하는 것으로, 반도체층의 저항율을 제어할 수 있다. 또한, 반도체층과 도전막(110123)의 전기적인 접속 상태를 오믹접속에 가깝게 할 수 있다. 또한, LDD영역을 갖기 때문에, 트랜지스터 내부에 고전계가 가해지기 어렵고, 핫 캐리어에 의한 소자의 열화를 억제할 수 있다. 또, 불순물의 양이 다른 반도체층을 나누어 만드는 방법으로서는 게이트 전극(110117)을 마스크로 하여 반도체층에 불순물을 도핑하는 방법을 사용할 수 있다. 트랜지스터(110102)에서는 게이트 전극(110117)이 일정 이상의 테이퍼각을 갖고 있기 때문에, 게이트 전극(110117)을 통과하여 반도체층에 도핑되는 불순물의 농도에 구배를 갖게 할 수 있고, 간편하게 LDD영역을 형성할 수 있다.
트랜지스터(110103)는 게이트 전극(110117)이 적어도 2층으로 구성되어, 하층의 게이트 전극이 상층의 게이트 전극보다도 긴 형상을 갖는 트랜지스터이다. 본 명세서 중에서는 상층의 게이트 전극 및 하층의 게이트 전극의 형상을, 모자형이라고 부른다. 게이트 전극(110117)의 형상이 모자형인 것에 의해서, 포토마스크를 추가하지 않고, LDD영역을 형성할 수 있다. 또, 트랜지스터(110103)와 같이, LDD영역이 게이트 전극(110117)과 겹쳐 있는 구조를, 특히 GOLD 구조(Gate Overlappedped LDD)라고 부른다. 또, 게이트 전극(110117)의 형상을 모자형으로 하는 방법으로서는 다음과 같은 방법을 사용하여도 좋다.
우선, 게이트 전극(110117)을 패터닝할 때에, 드라이 에칭에 의해, 하층의 게이트 전극 및 상층의 게이트 전극을 에칭하여 측면에 경사(테이퍼)가 있는 형상으로 한다. 계속해서, 이방성 에칭에 의해 상층의 게이트 전극의 경사를 수직에 가까워지도록 가공한다. 이것에 의해, 단면형상이 모자형의 게이트 전극이 형성된다. 그 후, 2회, 불순물원소를 도핑함으로써, 채널 형성영역으로서 사용하는 반도체층(110113), LDD영역으로서 사용하는 반도체층(110114), 소스전극 및 드레인전극으로서 사용하는 반도체층(110115)이 형성된다.
또, 게이트 전극(110117)과 겹쳐 있는 LDD영역을 Lov영역, 게이트 전극(110117)과 겹쳐 있지 않은 LDD영역을 Loff 영역으로 부르기로 한다. 여기에서, Loff 영역은 오프전류값을 억제하는 효과는 높지만, 드레인 근방의 전계를 완화하여 핫 캐리어에 의한 온전류값의 열화를 막는 효과는 낮다. 한편, Lov 영역은 드레인 근방의 전계를 완화하여, 온전류값의 열화의 방지에는 유효하지만, 오프전류값을 억제하는 효과는 낮다. 따라서, 여러 가지의 회로마다, 요구되는 특성에 따른 구조의 트랜지스터를 제작하는 것이 바람직하다. 예를 들면, 화소 트랜지스터는 오프전류값을 억제하기 위해서, Loff 영역을 갖는 트랜지스터를 사용하는 것이 적합하다. 한편, 주변회로에서의 트랜지스터는 드레인 근방의 전계를 완화하여, 온전류값의 열화를 방지하기 위해서, Lov 영역을 갖는 트랜지스터를 사용하는 것이 적합하다.
트랜지스터(110104)는 게이트 전극(110117)의 측면에 접하여, 사이드월(110121)을 갖는 트랜지스터이다. 사이드월(110121)을 가짐으로써, 사이드월(110121)과 겹치는 영역을 LDD영역으로 할 수 있다.
트랜지스터(110105)는 반도체층에 마스크를 사용하여 도핑함으로써, LDD(Loff)영역을 형성한 트랜지스터이다. 이와 같이 함에 따라, 확실히 LDD영역을 형성할 수 있고, 트랜지스터의 오프전류값을 저감할 수 있다.
트랜지스터(110106)는 반도체층에 마스크를 사용하여 도핑함으로써, LDD(Lov)영역을 형성한 트랜지스터이다. 이와 같이 함에 따라, 확실히 LDD영역을 형성할 수 있고, 트랜지스터의 드레인 근방의 전계를 완화하여, 온전류값의 열화를 저감할 수 있다.
다음에, 도 56b 내지 56g를 참조하여, 본 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터의 제작방법의 예를 설명한다.
또, 본 발명을 적용할 수 있는 표시장치를 가질 수 있는 트랜지스터의 구조 및 제작방법은 도 56에 도시하는 것에 한정되지 않고, 여러 가지의 구조 및 제작방법을 사용할 수 있다.
본 실시형태에서는 기판(110111)의 표면에, 절연막(110112)의 표면에, 반도체층(110113)의 표면에, 반도체층(110114)의 표면에, 반도체층(110115)의 표면에, 절연막(110116)의 표면에, 절연막(110118)의 표면에, 또는 절연막(110119)의 표면에, 플라즈마 처리를 사용하여 산화 또는 질화를 함으로써, 반도체층 또는 절연막을 산화 또는 질화할 수 있다. 이와 같이, 플라즈마 처리를 사용하여 반도체층 또 는 절연막을 산화 또는 질화함으로써, 상기 반도체층 또는 상기 절연막의 표면을 개질하여, CVD법이나 스퍼터법에 의해 형성한 절연막과 비교하여 더욱 치밀한 절연막을 형성할 수 있기 때문에, 핀홀 등의 결함을 억제하여 표시장치의 특성 등을 향상시키는 것이 가능해진다.
우선, 기판(110111)의 표면을 플루오르산(HF), 알칼리 또는 순수를 사용하여 세정한다. 기판(110111)은 바륨붕규산유리, 알루미노붕규산유리 등의 유리기판, 석영기판, 세라믹기판 또는 스테인레스를 포함하는 금속기판 등을 사용할 수 있다. 그 외에도, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에틸렌설폰(PES)으로 대표되는 플라스틱이나, 아크릴 등의 가요성을 갖는 합성수지로 이루어지는 기판을 사용하는 것도 가능하다. 또, 여기에서는 기판(110111)으로서 유리기판을 사용하는 경우를 도시한다.
여기에서, 기판(110111)의 표면에 플라즈마 처리를 하는 것으로, 기판(110111)의 표면을 산화 또는 질화함으로써, 기판(110111)의 표면에 산화막 또는 질화막을 형성하여도 좋다(도 56b). 표면에 플라즈마 처리를 하는 것으로 형성된 산화막 또는 질화막 등의 절연막을, 이하에서는 플라즈마 처리 절연막이라고도 한다. 도 56b에서는 절연막(110131)이 플라즈마 처리 절연막이다. 일반적으로, 유리 또는 플라스틱 등의 기판상에 박막트랜지스터 등의 반도체소자를 설치하는 경우, 유리 또는 플라스틱 등에 포함되는 Na 등의, 알칼리금속 또는 알칼리토류 금속 등의 불순물원소가 반도체소자에 혼입하여 오염됨으로써, 반도체소자의 특성에 영향을 미칠 우려가 있다. 그러나, 유리 또는 플라스틱 등으로 이루어지는 기판의 표면을 질화함으로써, 기판에 포함되는 Na 등의, 알칼리금속 또는 알칼리토류 금속 등의 불순물원소가 반도체소자에 혼입하는 것을 방지할 수 있다.
또, 플라즈마 처리에 의해 표면을 산화하는 경우에는 산소 분위기하(예를 들면, 산소(O2)와 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함) 분위기하, 또는 산소와 수소(H2)와 희가스 분위기하, 또는 1산화2질소와 희가스 분위기하)에서 플라즈마 처리를 한다. 한편, 플라즈마 처리에 의해 표면을 질화하는 경우에는 질소 분위기하(예를 들면, 질소(N2)와 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함) 분위기하, 또는 질소와 수소와 희가스 분위기하, 또는 NH3과 희가스 분위기하)에서 플라즈마 처리를 한다. 희가스로서는 예를 들면 Ar을 사용할 수 있다. 또는 Ar과 Kr을 혼합한 가스를 사용하여도 좋다. 이 때문에, 플라즈마 처리 절연막은 플라즈마 처리에 사용한 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함)를 포함하고 있다. 예를 들면, Ar을 사용한 경우에는 플라즈마 처리 절연막에 Ar이 포함되어 있다.
또한, 플라즈마 처리는 상기 가스의 분위기 중에서, 전자밀도가 1×1011cm-3 이상 1×1013cm-3 이하이고, 플라즈마의 전자온도가 O.5eV 이상 1.5eV 이하로 하는 것이 적합하다. 플라즈마의 전자밀도가 고밀도이고, 피처리물 부근에서의 전자온도가 낮기 때문에, 피처리물에 대한 플라즈마에 의한 손상을 방지할 수 있다. 또한, 플라즈마의 전자밀도가 1×1011cm-3 이상으로 고밀도이기 때문에, 플라즈마 처리 를 사용하여, 피조사물을 산화 또는 질화함으로써 형성되는 산화막 또는 질화막은 CVD법이나 스퍼터법 등에 의해 형성된 막과 비교하여 막 두께 등이 균일성이 우수하고, 또한 치밀한 막을 형성할 수 있다. 또는 플라즈마의 전자온도가 1eV 이하로 낮기 때문에, 종래의 플라즈마 처리나 열산화법과 비교하여 저온도로 산화 또는 질화처리를 할 수 있다. 예를 들면, 유리기판의 왜곡점 온도보다도 100도 이상 낮은 온도로 플라즈마 처리를 하여도 충분히 산화 또는 질화처리를 할 수 있다. 또, 플라즈마를 형성하기 위한 주파수로서는 마이크로파(2.45GHz) 등의 고주파를 사용할 수 있다. 또, 이하에 특별히 언급하지 않는 경우는 플라즈마 처리로서 상기 조건을 사용하여 행하기로 한다.
또, 도 56b에서는 기판(110111)의 표면을 플라즈마 처리함으로써 플라즈마 처리 절연막을 형성하는 경우를 도시하고 있지만, 본 실시형태는 기판(110111)의 표면에 플라즈마 처리 절연막을 형성하지 않는 경우도 포함한다.
또, 도 56c 내지 56g에서는 피처리물의 표면을 플라즈마 처리함으로써 형성되는 플라즈마 처리 절연막을 도시하지 않지만, 본 실시형태에서는 기판(110111), 절연막(110112), 반도체층(110113), 반도체층(110114), 반도체층(110115), 절연막(110116), 절연막(110118), 또는 절연막(110119)의 표면에, 플라즈마 처리를 함으로써 형성되는 플라즈마 처리 절연막이 존재하는 경우도 포함한다.
다음에, 기판(110111)상에 공지의 수단(스퍼터법, LPCVD법, 플라즈마 CVD법 등)을 사용하여 절연막(110112)을 형성한다(도 56c). 절연막(110112)으로서는 산 화규소(SiOx) 또는 산화질화규소(SiOxNy(x>y))를 사용할 수 있다.
여기에서, 절연막(110112)의 표면에 플라즈마 처리를 하여, 절연막(110112)을 산화 또는 질화함으로써, 절연막(110112)의 표면에 플라즈마 처리 절연막을 형성하여도 좋다. 절연막(110112)의 표면을 산화함으로써, 절연막(110112)의 표면을 개질하여 핀홀 등의 결함이 적은 치밀한 막을 얻을 수 있다. 또한, 절연막(110112)의 표면을 산화함으로써, N원자의 함유율이 낮은 플라즈마 처리 절연막을 형성할 수 있기 때문에, 플라즈마 처리 절연막에 반도체층을 형성한 경우에 플라즈마 처리 절연막과 반도체층 계면 특성이 향상된다. 또한, 플라즈마 처리 절연막은 플라즈마 처리에 사용한 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함)를 포함하고 있다. 또, 플라즈마 처리는 상술한 조건하에서 마찬가지로 행할 수 있다.
다음에, 절연막(110112)상에 아일랜드형의 반도체층(110113), 반도체층(110114)을 형성한다(도 56d). 아일랜드형의 반도체층(110113), 반도체층(110114)은 절연막(110112)상에 공지의 수단(스퍼터법, LPCVD법, 플라즈마 CVD법 등)을 사용하여 실리콘(Si)을 주성분으로 하는 재료(예를 들면 SixGe1-x 등) 등을 사용하여 비정질 반도체층을 형성하여, 상기 비정질 반도체층을 결정화시켜, 반도체층을 선택적으로 에칭함으로써 형성할 수 있다. 또, 비정질 반도체층의 결정화는 레이저 결정화법, RTA 또는 퍼니스 어닐로를 사용하는 열 결정화법, 결정화를 조장하는 금속원소를 사용하는 열 결정화법 또는 이들 방법을 조합한 방법 등의 공지의 결정화법에 의해 행할 수 있다. 또, 여기에서는 아일랜드형의 반도체층의 단부를 직각에 가까운 형상(θ=85 내지 100°)으로 형성한다. 또는 저농도 드레인영역이 되는 반도체층(110114)은 마스크를 사용하여 불순물을 도핑함으로써 형성되어도 좋다.
여기에서, 반도체층(110113), 반도체층(110114)의 표면에 플라즈마 처리를 하여, 반도체층(110113), 반도체층(110114)의 표면을 산화 또는 질화함으로써, 반도체층(110113), 반도체층(110114)의 표면에 플라즈마 처리 절연막을 형성하여도 좋다. 예를 들면, 반도체층(110113), 반도체층(110114)으로서 Si를 사용한 경우, 플라즈마 처리 절연막으로서, 산화규소(SiOx) 또는 질화규소(SiNx)가 형성된다. 또는 플라즈마 처리에 의해 반도체층(110113), 반도체층(110114)을 산화시킨 후에, 다시 플라즈마 처리를 함으로써 질화시켜도 좋다. 이 경우, 반도체층(110113), 반도체층(110114)에 접하여 산화규소(SiOx)가 형성되고, 상기 산화규소의 표면에 질화산화규소(SiNxOy(x>y))가 형성된다. 또, 플라즈마 처리에 의해 반도체층을 산화하는 경우에는 산소 분위기하(예를 들면, 산소(O2)와 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함) 분위기하, 또는 산소와 수소(H2)와 희가스 분위기하 또는 1산화2질소와 희가스 분위기하)에서 플라즈마 처리를 한다. 한편, 플라즈마 처리에 의해 반도체층을 질화하는 경우에는 질소 분위기하(예를 들면, 질소(N2)와 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함) 분위기하, 또는 질소와 수소와 희 가스 분위기하 또는 NH3과 희가스 분위기하)에서 플라즈마 처리를 한다. 희가스로서는 예를 들면 Ar을 사용할 수 있다. 또한, Ar과 Kr을 혼합한 가스를 사용하여도 좋다. 이 때문에, 플라즈마 처리 절연막은 플라즈마 처리에 사용한 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함)를 포함하고 있다. 예를 들면, Ar을 사용한 경우에는 플라즈마 처리 절연막에 Ar이 포함되어 있다.
다음에, 절연막(110116)을 형성한다(도 56e). 절연막(110116)은 공지의 수단(스퍼터법, LPCVD법, 플라즈마 CVD법 등)을 사용하여, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy(x>y)), 질화산화규소(SiNxOy(x>y)) 등의 산소 또는 질소를 갖는 절연막의 단층 구조, 또는 이들의 적층 구조로 형성할 수 있다. 또, 반도체층(110113), 반도체층(110114)의 표면을 플라즈마 처리함으로써, 반도체층(110113), 반도체층(110114)의 표면에 플라즈마 처리 절연막을 형성한 경우에는 플라즈마 처리 절연막을 절연막(110116)으로서 사용하는 것도 가능하다.
여기에서, 절연막(110116)의 표면에 플라즈마 처리를 하여, 절연막(110116)의 표면을 산화 또는 질화함으로써, 절연막(110116)의 표면에 플라즈마 처리 절연막을 형성하여도 좋다. 또, 플라즈마 처리 절연막은 플라즈마 처리에 사용한 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함)를 포함하고 있다. 또한, 플라즈마 처리는 상술한 조건하에서 마찬가지로 행할 수 있다.
또는 일단 산소 분위기하에서 플라즈마 처리를 함으로써 절연막(110116)을 산화시킨 후에, 다시 질소 분위기하에서 플라즈마 처리를 함으로써 질화시켜도 좋 다. 이와 같이, 절연막(110116)에 플라즈마 처리를 하여, 절연막(110116)의 표면을 산화 또는 질화함으로써, 절연막(110116)의 표면을 개질하여 치밀한 막을 형성할 수 있다. 플라즈마 처리를 함으로써 얻어진 절연막은 CVD법이나 스퍼터법으로 형성된 절연막과 비교하여 치밀하고 핀홀 등의 결함도 적기 때문에, 박막트랜지스터의 특성을 향상시킬 수 있다.
다음에, 게이트 전극(110117)을 형성한다(도 56f). 게이트 전극(110117)은 공지의 수단(스퍼터법, LPCVD법, 플라즈마 CVD법 등)을 사용하여 형성할 수 있다.
트랜지스터(110101)에서는 게이트 전극(110117)을 형성한 후에 불순물 도핑을 하는 것으로, 소스영역 및 드레인영역으로서 사용하는 반도체층(110115)을 형성할 수 있다.
트랜지스터(110102)에서는 게이트 전극(110117)을 형성한 후에 불순물 도핑을 하는 것으로, LDD영역으로서 사용하는 반도체층(110114)과, 소스영역 및 드레인영역으로서 사용하는 반도체층(110115)을 형성할 수 있다.
트랜지스터(110103)에서는 게이트 전극(110117)을 형성한 후에 불순물 도핑을 하는 것으로, LDD영역으로서 사용하는 반도체층(110114)과, 소스영역 및 드레인영역으로서 사용하는 반도체층(110115)을 형성할 수 있다.
트랜지스터(110104)에서는 게이트 전극(110117)의 측면에 사이드월(110121)을 형성한 후, 불순물 도핑을 하는 것으로, LDD영역으로서 사용하는 반도체층(110114)과, 소스영역 및 드레인영역으로서 사용하는 반도체층(110115)을 형성할 수 있다.
또, 사이드월(110121)은 산화규소(SiOx) 또는 질화규소(SiNx)를 사용할 수 있다. 사이드월(110121)을 게이트 전극(110117)의 측면에 형성하는 방법으로서는 예를 들면, 게이트 전극(110117)을 형성한 후에, 산화규소(SiOx) 또는 질화규소(SiNx)를 공지 방법으로 성막한 후에, 이방성 에칭에 의해서 산화규소(SiOx)막 또는 질화규소(SiNx)막을 에칭하는 방법을 사용할 수 있다. 이와 같이 하는 것으로, 게이트 전극(110117)의 측면에만 산화규소(SiOx) 또는 질화규소(SiNx)막을 남길 수 있기 때문에, 게이트 전극(110117)의 측면에 사이드월(110121)을 형성할 수 있다.
트랜지스터(110105)에서는 게이트 전극(110117)을 덮도록 마스크(110122)를 형성한 후, 불순물 도핑을 하는 것으로, LDD(Loff)영역으로서 사용하는 반도체층(110114)과, 소스영역 및 드레인영역으로서 사용하는 반도체층(110115)을 형성할 수 있다.
트랜지스터(110106)에서는 게이트 전극(110117)을 형성한 후에 불순물 도핑을 하는 것으로, LDD(Lov)영역으로서 사용하는 반도체층(110114)과, 소스영역 및 드레인영역으로서 사용하는 반도체층(110115)을 형성할 수 있다.
다음에, 절연막(110118)을 형성한다(도 56g). 절연막(110118)은 공지의 수단(스퍼터법이나 플라즈마 CVD법 등)에 의해, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy(x>y)), 질화산화규소(SiNxOy(x>y)) 등의 산소 또는 질소를 갖는 절연막이나 DLC(다이아몬드라이크카본) 등의 탄소를 포함하는 막의 단층 구조, 또 는 이들의 적층 구조로 형성할 수 있다.
여기에서, 절연막(110118)의 표면에 플라즈마 처리를 하여, 절연막(110118)의 표면을 산화 또는 질화함으로써, 절연막(110118)의 표면에 플라즈마 처리 절연막을 형성하여도 좋다. 또, 플라즈마 처리 절연막은 플라즈마 처리에 사용한 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함)를 포함하고 있다. 또한, 플라즈마 처리는 상술한 조건하에서 마찬가지로 행할 수 있다.
다음에, 절연막(110119)을 형성한다. 절연막(110119)은 공지의 수단(스퍼터법이나 플라즈마 CVD법 등)에 의해, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy(x>y)), 질화산화규소(SiNxOy(x>y)) 등의 산소 또는 질소를 갖는 절연막이나 DLC(다이아몬드라이크카본) 등의 탄소를 포함하는 막을 사용할 수 있는 것 외에, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조사이클로부텐, 아크릴 등의 유기재료나 실록산수지의 단층 구조, 또는 이들의 적층 구조로 형성할 수 있다. 또, 실록산수지는 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용할 수도 있다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와 플루오로기를 사용하여도 좋다. 또한, 플라즈마 처리 절연막에는 플라즈마 처리에 사용한 희가스(He, Ne, Ar, Kr, Xe의 적어도 하나를 포함함)가 포함되어 있고, 예를 들면 Ar을 사용한 경우에는 플라즈마 처리 절연막 중에 Ar이 포함되어 있 다.
절연막(110119)으로서 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조사이클로부텐, 아크릴 등의 유기재료나 실록산수지 등을 사용한 경우, 절연막(110119)의 표면을 플라즈마 처리에 의해 산화 또는 질화함으로써, 상기 절연막의 표면을 개질 할 수 있다. 표면을 개질함으로써, 절연막(110119)의 강도가 향상되어 개구부 형성시 등에서의 균열의 발생이나 에칭시의 막 감소 등의 물리적 데미지를 저감하는 것이 가능해진다. 또한, 절연막(110119)의 표면이 개질됨으로써, 절연막(110119)상에 도전막(110123)을 형성하는 경우에 도전막과의 밀착성이 향상된다. 예를 들면, 절연막(110119)으로서 실록산수지를 사용하여 플라즈마 처리를 사용하여 질화를 한 경우, 실록산수지의 표면이 질화됨으로써 질소 또는 희가스를 포함하는 플라즈마 처리 절연막이 형성되고, 물리적 강도가 향상된다.
다음에, 반도체층(110115)과 전기적으로 접속된 도전막(110123)을 형성하기 위해서, 절연막(110119), 절연막(110118), 절연막(110116)에 콘택트홀을 형성한다. 또, 콘택트홀의 형상은 테이퍼형이어도 좋다. 이와 같이 하는 것으로, 도전막(110123)의 커버리지를 향상시킬 수 있다.
도 60은 보톰게이트형의 트랜지스터의 단면 구조 및 용량소자의 단면 구조를 도시한다.
기판(110501)상에 제 1 절연막(절연막(110502))이 전체면에 형성되어 있다. 제 1 절연막은 기판측으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다. 요컨대, 제 1 절연막은 하지막으 로서의 기능을 갖는다. 따라서, 신뢰성이 높은 트랜지스터를 제작할 수 있다. 또, 제 1 절연막으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단층, 또는 이들의 적층을 사용할 수 있다.
제 1 절연막상에, 제 1 도전층(도전층(110503) 및 도전층(110504))이 형성되어 있다. 도전층(110503)은 트랜지스터(110520)의 게이트 전극으로서 기능하는 부분을 포함한다. 도전층(110504)은 용량소자(110521)의 제 1 전극으로서 기능하는 부분을 포함한다. 또, 제 1 도전층으로서는 Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등, 또는 이들의 합금을 사용할 수 있다. 또는 이들의 원소(합금도 포함함)의 적층을 사용할 수 있다.
적어도 제 1 도전층을 덮도록, 제 2 절연막(절연막(110522))이 형성되어 있다. 제 2 절연막은 게이트 절연막으로서의 기능을 갖는다. 또, 제 2 절연막으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단층, 또는 이들의 적층을 사용할 수 있다.
또, 반도체층에 접하는 부분의 제 2 절연막으로서는 산화실리콘막을 사용하는 것이 바람직하다. 왜냐하면, 반도체층과 제 2 절연막이 접하는 계면에서의 트랩 준위가 적어지기 때문이다.
또, 제 2 절연막이 Mo과 접하는 경우, Mo과 접하는 부분의 제 2 절연막으로서는 산화실리콘막을 사용하는 것이 바람직하다. 왜냐하면, 산화실리콘막은 Mo을 산화시키지 않기 때문이다.
제 2 절연막상 중 제 1 도전층과 겹쳐 형성되어 있는 부분의 일부에, 포토리소그래피법, 잉크젯법 또는 인쇄법 등에 의해서, 반도체층이 형성되어 있다. 그리고, 반도체층의 일부는 제 2 절연막상 중 제 1 도전층과 겹쳐 형성되지 않은 부분까지 연장되어 있다. 반도체층은 채널 형성영역(채널 형성영역(110510)), LDD영역(LDD영역(110508), LDD영역(110509)), 불순물영역(불순물영역(110505), 불순물영역(110506), 불순물영역(110507))을 갖고 있다. 채널 형성영역(110510)은 트랜지스터(110520)의 채널 형성영역으로서 기능한다. LDD영역(110508) 및 LDD영역(110509)은 트랜지스터(110520)의 LDD영역으로서 기능한다. 또, LDD영역(110508) 및 LDD영역(110509)은 반드시 필요하지는 않다. 불순물영역(110505)은 트랜지스터(110520)의 소스전극 및 드레인전극의 한쪽으로서 기능하는 부분을 포함한다. 불순물영역(110506)은 트랜지스터(110520)의 소스전극 및 드레인전극의 다른쪽으로서 기능하는 부분을 포함한다. 불순물영역(110507)은 용량소자(110521)의 제 2 전극으로서 기능하는 부분을 포함한다.
전체면에 제 3 절연막(절연막(110511))이 형성되어 있다. 제 3 절연막의 일부에는 선택적으로 콘택트홀이 형성되어 있다. 절연막(110511)은 층간막으로서의 기능을 갖는다. 제 3 절연막으로서는 무기재료(산화실리콘, 질화실리콘, 산화질화실리콘 등) 또는 저유전율의 유기 화합물재료(감광성 또는 비감광성의 유기수지재료) 등을 사용할 수 있다. 또는 실록산을 포함하는 재료를 사용할 수도 있다. 또, 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성되는 재료이다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소) 가 사용된다. 또는 치환기로서 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다.
제 3 절연막상에, 제 2 도전층(도전층(110512) 및 도전층(110513))이 형성되어 있다. 도전층(110512)은 제 3 절연막에 형성된 콘택트홀을 통해서 트랜지스터(110520)의 소스전극 및 드레인전극의 다른쪽과 접속되어 있다. 따라서, 도전층(110512)은 트랜지스터(110520)의 소스전극 및 드레인전극의 다른쪽으로서 기능하는 부분을 포함한다. 도전층(110513)은 용량소자(110521)의 제 1 전극으로서 기능하는 부분을 포함한다. 또, 제 2 도전층으로서는 Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등, 또는 이들의 합금을 사용할 수 있다. 또는 이들의 원소(합금도 포함함)의 적층을 사용할 수 있다.
또, 제 2 도전층이 형성된 후의 공정으로서, 여러 가지의 절연막, 또는 여러 가지의 도전막이 형성되어 있어도 좋다.
트랜지스터의 반도체층에 어몰퍼스실리콘(a-Si:H)막을 사용한 경우의 트랜지스터 및 용량소자의 구조에 관해서 설명한다.
도 57은 톱게이트형의 트랜지스터의 단면 구조 및 용량소자의 단면 구조를 도시한다.
기판(110201)상에 제 1 절연막(절연막110202)이 전체면에 형성되어 있다. 제 1 절연막은 기판측으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다. 요컨대, 제 1 절연막은 하지막으로서의 기능을 갖는다. 따라서, 신뢰성이 높은 트랜지스터를 제작할 수 있다. 또, 제 1 절연막으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단층, 또는 이들의 적층을 사용할 수 있다.
또, 제 1 절연막을 반드시 형성할 필요는 없다. 이 경우는 공정수의 삭감을 도모할 수 있다. 제조비용의 삭감을 도모할 수 있다. 구조를 간단히 할 수 있기 때문에, 수율의 향상을 도모할 수 있다.
제 1 절연막상에, 제 1 도전층(도전층(110203), 도전층(110204) 및 도전층(110205))이 형성되어 있다. 도전층(110203)은 트랜지스터(110220)의 소스전극 및 드레인전극의 한쪽의 전극으로서 기능하는 부분을 포함한다. 도전층(110204)은 트랜지스터(110220)의 소스전극 및 드레인전극의 다른쪽의 전극으로서 기능하는 부분을 포함한다. 도전층(110205)은 용량소자(110221)의 제 1 전극으로서 기능하는 부분을 포함한다. 또, 제 1 도전층으로서는 Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등, 또는 이들의 합금을 사용할 수 있다. 또는 이들의 원소(합금도 포함함)의 적층을 사용할 수 있다.
도전층(110203) 및 도전층(110204)의 상부에, 제 1 반도체층(반도체층(110206) 및 반도체층(110207))이 형성되어 있다. 반도체층(110206)은 소스전극과 드레인전극의 한쪽의 전극으로서 기능하는 부분을 포함한다. 반도체층(110207)은 소스전극과 드레인전극의 다른쪽의 전극으로서 기능하는 부분을 포함한다. 또, 제 1 반도체층으로서는 인 등을 포함한 실리콘 등을 사용할 수 있다.
도전층(110203)과 도전층(110204)의 사이로, 또한 제 1 절연막상에, 제 2 반 도체층(반도체층(110208))이 형성되어 있다. 그리고, 반도체층(110208)의 일부는 도전층(110203)상 및 도전층(110204)상까지 연장되어 있다. 반도체층(110208)은 트랜지스터(110220)의 채널 형성영역으로서 기능하는 부분을 포함한다. 또, 제 2 반도체층으로서는 어몰퍼스실리콘(a-Si:H) 등의 비결정성을 갖는 반도체층, 또는 미결정 반도체(μ-Si:H) 등의 반도체층 등을 사용할 수 있다.
적어도 반도체층(110208) 및 도전층(110205)을 덮도록, 제 2 절연막(절연막(110209) 및 절연막(110210))이 형성되어 있다. 제 2 절연막은 게이트 절연막으로서의 기능을 갖는다. 또, 제 2 절연막으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단층, 또는 이들의 적층을 사용할 수 있다.
또, 제 2 반도체층에 접하는 부분의 제 2 절연막으로서는 산화실리콘막을 사용하는 것이 바람직하다. 왜냐하면, 제 2 반도체층과 제 2 절연막이 접하는 계면에서의 트랩 준위가 적어지기 때문이다.
또, 제 2 절연막이 Mo과 접하는 경우, Mo과 접하는 부분의 제 2 절연막으로서는 산화실리콘막을 사용하는 것이 바람직하다. 왜냐하면, 산화실리콘막은 Mo을 산화시키지 않기 때문이다.
제 2 절연막상에, 제 2 도전층(도전층(110211) 및 도전층(110212))이 형성되어 있다. 도전층(110211)은 트랜지스터(110220)의 게이트 전극으로서 기능하는 부분을 포함한다. 도전층(110212)은 용량소자(110221)의 제 2 전극, 또는 배선으로서의 기능을 갖는다. 또, 제 2 도전층으로서는 Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등, 또는 이들의 합금을 사용할 수 있다. 또는 이들의 원소(합금도 포함함)의 적층을 사용할 수 있다.
또, 제 2 도전층이 형성된 후의 공정으로서, 여러 가지의 절연막, 또는 여러 가지의 도전막이 형성되어 있어도 좋다.
도 58은 역스태거형(보톰게이트형)의 트랜지스터의 단면 구조 및 용량소자의 단면 구조를 도시한다. 특히, 도 58에 도시하는 트랜지스터는 채널 에치형이라고 불리는 구조이다.
기판(110301)상에 제 1 절연막(절연막(110302))이 전체면에 형성되어 있다. 제 1 절연막은 기판측으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다. 요컨대, 제 1 절연막은 하지막으로서의 기능을 갖는다. 따라서, 신뢰성이 높은 트랜지스터를 제작할 수 있다. 또, 제 1 절연막으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단층, 또는 이들의 적층을 사용할 수 있다.
또, 제 1 절연막을 반드시 형성할 필요는 없다. 이 경우는 공정수의 삭감을 도모할 수 있다. 제조비용의 삭감을 도모할 수 있다. 구조를 간단히 할 수 있기 때문에, 수율의 향상을 도모할 수 있다.
제 1 절연막상에, 제 1 도전층(도전층(110303) 및 도전층(110304))이 형성되어 있다. 도전층(110303)은 트랜지스터(110320)의 게이트 전극으로서 기능하는 부분을 포함한다. 도전층(110304)은 용량소자(110321)의 제 1 전극으로서 기능하는 부분을 포함한다. 또, 제 1 도전층으로서는 Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등, 또는 이들의 합금을 사용할 수 있다. 또는 이들의 원소(합금도 포함함)의 적층을 사용할 수 있다.
적어도 제 1 도전층을 덮도록, 제 2 절연막(절연막(110305))이 형성되어 있다. 제 2 절연막은 게이트 절연막으로서의 기능을 갖는다. 또, 제 2 절연막으로서 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단적층을 사용할 수 있다.
또, 반도체층에 접하는 부분의 제 2 절연막으로서는 산화실리콘막을 사용하는 것이 바람직하다. 왜냐하면, 반도체층과 제 2 절연막이 접하는 계면에서의 트랩 준위가 적어지기 때문이다.
또, 제 2 절연막이 Mo과 접하는 경우, Mo과 접하는 부분의 제 2 절연막으로서는 산화실리콘막을 사용하는 것이 바람직하다. 왜냐하면, 산화실리콘막은 Mo을 산화시키지 않기 때문이다.
제 2 절연막상 중 제 1 도전층과 겹쳐 형성되어 있는 부분의 일부에, 포토리소그래피법, 잉크젯법 또는 인쇄법 등에 의해서, 제 1 반도체층(반도체층(110306))이 형성되어 있다. 그리고, 반도체층(110308)의 일부는 제 2 절연막상 중 제 1 도전층과 겹쳐 형성되지 않은 부분까지 연장되어 있다. 반도체층(110306)은 트랜지스터(110320)의 채널 형성영역으로서 기능하는 부분을 포함한다. 또, 반도체층(110306)으로서는 어몰퍼스실리콘(A-Si:H) 등의 비결정성을 갖는 반도체층, 또는 미결정 반도체(μ-Si:H) 등의 반도체층 등을 사용할 수 있다.
제 1 반도체층상의 일부에, 제 2 반도체층(반도체층(110307) 및 반도체층(110308))이 형성되어 있다. 반도체층(110307)은 소스전극과 드레인전극의 한쪽의 전극으로서 기능하는 부분을 포함한다. 반도체층(110308)은 소스전극과 드레인전극의 다른쪽의 전극으로서 기능하는 부분을 포함한다. 또, 제 2 도체층으로서는 인 등을 포함한 실리콘 등을 사용할 수 있다.
제 2 반도체층상 및 제 2 절연막상에, 제 2 도전층(도전층(110309), 도전층(110310) 및 도전층(110311))이 형성되어 있다. 도전층(110309)은 트랜지스터(110320)의 소스전극과 드레인전극의 한쪽으로서 기능하는 부분을 포함한다. 도전층(110310)은 트랜지스터(110320)의 소스전극과 드레인전극의 다른쪽으로서 기능하는 부분을 포함한다. 도전층(110311)은 용량소자(110321)의 제 2 전극으로서 기능하는 부분을 포함한다. 또, 제 2 도전층으로서는 Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등, 또는 이들의 합금을 사용할 수 있다. 또는 이들의 원소(합금도 포함함)의 적층을 사용할 수 있다.
또, 제 2 도전층이 형성된 후의 공정으로서, 여러 가지의 절연막, 또는 여러 가지의 도전막이 형성되어 있어도 좋다.
여기에서, 채널 에치형의 트랜지스터가 특징으로 하는 공정의 일례를 설명한다. 같은 마스크를 사용하여, 제 1 반도체층 및 제 2 반도체층을 형성할 수 있다. 구체적으로는 제 1 반도체층과 제 2 반도체층은 연속하여 성막된다. 그리고, 제 1 반도체층 및 제 2 반도체층은 같은 마스크를 사용하여 형성된다.
채널 에치형의 트랜지스터가 특징으로 하는 공정의 다른 일례를 설명한다. 새로운 마스크를 사용하지 않고, 트랜지스터의 채널 형성영역을 형성할 수 있다. 구체적으로는 제 2 도전층이 형성된 후에, 제 2 도전층을 마스크로서 사용하여 제 2 반도체층의 일부를 제거한다. 또는 제 2 도전층과 같은 마스크를 사용하여 제 2 반도체층의 일부를 제거한다. 그리고, 제거된 제 2 반도체층의 하부에 형성되어 있는 제 1 반도체층이 트랜지스터의 채널 형성영역이 된다.
도 59는 역스태거형(보톰게이트형)의 트랜지스터의 단면 구조 및 용량소자의 단면 구조를 도시한다. 특히, 도 59에 도시하는 트랜지스터는 채널 보호형(채널 스톱형)이라고 불리는 구조이다.
기판(110401)상에 제 1 절연막(절연막(110402))이 전체면에 형성되어 있다. 제 1 절연막은 기판측으로부터의 불순물이 반도체층에 영향을 미쳐, 트랜지스터의 성질이 변화해 버리는 것을 막는 기능을 갖는다. 요컨대, 제 1 절연막은 하지막으로서의 기능을 갖는다. 따라서, 신뢰성이 높은 트랜지스터를 제작할 수 있다. 또, 제 1 절연막으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단층, 또는 이들의 적층을 사용할 수 있다.
또, 제 1 절연막을 반드시 형성할 필요는 없다. 이 경우는 공정수의 삭감을 도모할 수 있다. 제조비용의 삭감을 도모할 수 있다. 구조를 간단히 할 수 있기 때문에, 수율의 향상을 도모할 수 있다.
제 1 절연막상에, 제 1 도전층(도전층(110403) 및 도전층(110404))이 형성되 어 있다. 도전층(110403)은 트랜지스터(110420)의 게이트 전극으로서 기능하는 부분을 포함한다. 도전층(110404)은 용량소자(110421)의 제 1 전극으로서 기능하는 부분을 포함한다. 또, 제 1 도전층으로서는 Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등, 또는 이들의 합금을 사용할 수 있다. 또는 이들의 원소(합금도 포함함)의 적층을 사용할 수 있다.
적어도 제 1 도전층을 덮도록, 제 2 절연막(절연막(110405))이 형성되어 있다. 제 2 절연막은 게이트 절연막으로서의 기능을 갖는다. 또, 제 2 절연막으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단층, 또는 이들의 적층을 사용할 수 있다.
또, 반도체층에 접하는 부분의 제 2 절연막으로서는 산화실리콘막을 사용하는 것이 바람직하다. 왜냐하면, 반도체층과 제 2 절연막이 접하는 계면에서의 트랩 준위가 적어지기 때문이다.
또, 제 2 절연막이 Mo과 접하는 경우, Mo과 접하는 부분의 제 2 절연막으로서는 산화실리콘막을 사용하는 것이 바람직하다. 왜냐하면, 산화실리콘막은 Mo을 산화시키지 않기 때문이다.
제 2 절연막상 중 제 1 도전층과 겹쳐 형성되어 있는 부분의 일부에, 포토리소그래피법, 잉크젯법 또는 인쇄법 등에 의해서, 제 1 반도체층(반도체층(110406))이 형성되어 있다. 그리고, 반도체층(110408)의 일부는 제 2 절연막상 중 제 1 도전층과 겹쳐 형성되지 않은 부분까지 연장되어 있다. 반도체층(110406)은 트랜지 스터(110420)의 채널 형성영역으로서 기능하는 부분을 포함한다. 또, 반도체층(110406)으로서는 어몰퍼스실리콘(C-Si:H) 등의 비결정성을 갖는 반도체층, 또는 미결정 반도체(μ-Si:H) 등의 반도체층 등을 사용할 수 있다.
제 1 반도체층상의 일부에, 제 3 절연막(절연막(110412))이 형성되어 있다. 절연막(110412)은 트랜지스터(110420)의 채널 형성영역이 에칭에 의해서 제거되는 것을 방지하는 기능을 갖는다. 요컨대, 절연막(110412)은 채널 보호막(채널 스톱막)으로서 기능한다. 또, 제 3 절연막으로서는 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막(SiOxNy) 등의 단층, 또는 이들의 적층을 사용할 수 있다.
제 1 반도체층상의 일부 및 제 3 절연막상의 일부에, 제 2 반도체층(반도체층(110407) 및 반도체층(110408))이 형성되어 있다. 반도체층(110407)은 소스전극과 드레인전극의 한쪽의 전극으로서 기능하는 부분을 포함한다. 반도체층(110408)은 소스전극과 드레인전극의 다른쪽의 전극으로서 기능하는 부분을 포함한다. 또, 제 2 도체층으로서는 인 등을 포함한 실리콘 등을 사용할 수 있다.
제 2 반도체층상에, 제 2 도전층(도전층(110409), 도전층(110410) 및 도전층(110411))이 형성되어 있다. 도전층(110409)은 트랜지스터(110420)의 소스전극과 드레인전극의 한쪽으로서 기능하는 부분을 포함한다. 도전층(110410)은 트랜지스터(110420)의 소스와 드레인전극의 다른쪽으로서 기능하는 부분을 포함한다. 도전층(110411)은 용량소자(110421)의 제 2 전극으로서 기능하는 부분을 포함한다. 또, 제 2 도전층으로서는 Ti, Mo, Ta, Cr, W, AI, Nd, Cu, Ag, Au, Pt, Nb, Si, Zn, Fe, Ba, Ge 등, 또는 이들의 합금을 사용할 수 있다. 또는 이들의 원소(합금도 포함함)의 적층을 사용할 수 있다.
또, 제 2 도전층이 형성된 후의 공정으로서, 여러 가지의 절연막, 또는 여러 가지의 도전막이 형성되어 있어도 좋다.
여기에서, 채널 보호형의 트랜지스터가 특징으로 하는 공정의 일례를 설명한다. 같은 마스크를 사용하여, 제 1 반도체층, 제 2 반도체층 및 제 2 도전층을 형성할 수 있다. 동시에, 채널 형성영역을 형성할 수 있다. 구체적으로는 제 1 반도체층을 성막하고, 다음에 제 3 절연막(채널 보호막, 채널 스톱막)을, 마스크를 사용하여 형성하고, 다음에 제 2 반도체층과 제 2 도전층을 연속하여 성막한다. 그리고, 제 2 도전층이 성막된 후에, 제 1 반도체층, 제 2 반도체층 및 제 2 도전층이 같은 마스크를 사용하여 형성된다. 단, 제 3 절연막의 하부의 제 1 반도체층은 제 3 절연막에 의해서 보호되기 때문에 에칭에 의해서 제거되지 않는다. 이 부분(제 1 반도체층 중 상부에 제 3 절연막이 형성된 부분)이 채널 형성영역이 된다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 13)
본 실시형태에서는 EL소자의 구조에 관해서 설명한다. 특히, 무기 EL소자의 구조에 관해서 설명한다.
무기 EL소자는 그 소자 구성에 의해, 분산형 무기 EL소자와 박막형 무기 EL소자로 분류된다. 전자는 발광재료의 입자를 바인더 중에 분산시킨 전계발광층을 갖고, 후자는 발광재료의 박막으로 이루어지는 전계발광층을 갖고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각(內殼) 전자 천이를 이용하는 국재형 발광이 있다. 일반적으로, 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL소자로서는 국재형 발광인 경우가 많다.
발광재료는 모체재료와 발광 중심이 되는 불순물원소로 구성된다. 함유시키는 불순물원소를 변화시키는 것으로, 여러 가지의 색의 발광을 얻을 수 있다. 발광재료의 제작방법으로서는 고상법 또는 액상법(共沈法) 등의 여러 가지의 방법을 사용할 수 있다. 또는 분무열분해법, 복분해법, 프리커서의 열분해 반응에 의한 방법, 역미셸법 또는 이들의 방법과 고온소성을 조합한 방법, 동결건조법 등의 액상법 등도 사용할 수 있다.
고상법은 모체재료와, 불순물원소 또는 불순물원소를 포함하는 화합물을 칭량하여, 유발에서 혼합, 전기로에서 가열, 소성을 하여 반응시켜, 모체재료에 불순물원소를 함유시키는 방법이다. 소성온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해하여 버리기 때문이다. 또, 분말 상태로 소성을 사용하여도 좋지만, 펠릿 상태로 소성을 하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋아 대량생산에 적합하다.
액상법(공침법)은 모체재료 또는 모체재료를 포함하는 화합물과, 불순물원소 또는 불순물원소를 포함하는 화합물을 용액 중에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광재료의 입자가 균일하게 분포하여, 입자직경이 작고 낮은 소성온도라도 반응이 진행할 수 있다.
발광재료에 사용하는 모체재료로서는 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는 예를 들면, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y2S3), 황화갈륨(Ga2S3), 황화스트론튬(SrS), 황화바륨(BaS) 등을 사용할 수 있다. 산화물로서는 예를 들면, 산화아연(ZnO), 산화이트륨(Y2O3) 등을 사용할 수 있다. 질화물로서는 예를 들면, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또, 셀렌화아연(ZnSe), 테루루화아연(ZnTe) 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4) 등의 3원계의 혼정이어도 좋다.
국재형 발광의 발광 중심으로서, 망간(Mn), 동(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 플라세오듐(Pr) 등을 사용할 수 있다. 또, 전하보상으로서, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다.
한편, 도너-억셉터 재결합형 발광의 발광 중심으로서, 도너 준위를 형성하는 제 1 불순물원소 및 억셉터 준위를 형성하는 제 2 불순물원소를 포함하는 발광재료를 사용할 수 있다. 제 1 불순물원소는 예를 들면, 불소(F), 염소(Cl), 알루미늄(AI) 등을 사용할 수 있다. 제 2 불순물원소로서는 예를 들면, 동(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광재료를, 고상법을 사용하여 합성하는 경우, 모체재료와, 제 1 불순물원소 또는 제 1 불순물원소를 포함하는 화합물과, 제 2 불순물원소 또는 제 2 불순물원소를 포함하는 화합물을 각각 칭량하여, 유발에서 혼합한 후, 전기로에서 가열, 소성을 한다. 모체재료로서는 상술한 모체재료를 사 용할 수 있고, 제 1 불순물원소 또는 제 1 불순물원소를 포함하는 화합물로서는 예를 들면, 불소(F), 염소(Cl), 황화알루미늄(Al2S3) 등을 사용할 수 있고, 제 2 불순물원소 또는 제 2 불순물원소를 포함하는 화합물로서는 예를 들면, 동(Cu), 은(Ag), 황화동(Cu2S), 황화은(Ag2S) 등을 사용할 수 있다. 소성온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해하여 버리기 때문이다. 또, 분말 상태로 소성을 사용하여도 좋지만, 펠릿 상태로 소성을 하는 것이 바람직하다.
고상 반응을 이용하는 경우의 불순물원소로서, 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물원소가 확산되기 쉽고, 고상 반응이 진행하기 쉬워지기 때문에, 균일한 발광재료를 얻을 수 있다. 또, 여분의 불순물원소가 들어 가지 않기 때문에, 순도가 높은 발광재료를 얻을 수 있다. 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물로서는 예를 들면, 염화동(CuCl), 염화은(AgCl) 등을 사용할 수 있다.
또, 이들의 불순물원소의 농도는 모체재료에 대하여 O.01 내지 10atom%이면 좋고, 바람직하게는 0.05 내지 5 atom%의 범위이다.
박막형 무기 EL의 경우, 전계발광층은 상기 발광재료를 포함하는 층이고, 저항 가열증착법, 전자빔증착(EB 증착)법 등의 진공증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송감압 CVD법 등의 화학기상성장법(CVD), 원자층 에피택셜법(ALE) 등을 사용하여 형성할 수 있다.
도 61a 내지 61c에 발광소자로서 사용할 수 있는 박막형 무기 EL소자의 일례를 도시한다. 도 61a 내지 61c에 있어서, 발광소자는 제 1 전극층(120100), 전계발광층(120102), 제 2 전극층(120103)을 포함한다.
도 61b 및 도 61c에 도시하는 발광소자는 도 61a의 발광소자에 있어서, 전극층과 전계발광층간에 절연막을 형성하는 구조이다. 도 61b에 도시하는 발광소자는 제 1 전극층(120100)과 전계발광층(120102)의 사이에 절연막(120104)을 갖고, 도 61c에 도시하는 발광소자는 제 1 전극층(120100)과 전계발광층(120102)의 사이에 절연막(120105), 제 2 전극층(120103)과 전계발광층(120102)의 사이에 절연막(120106)을 갖고 있다.
이와 같이 절연막은 전계발광층을 협지하는 한 쌍의 전극층 중 한쪽의 사이에만 형성하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 절연막은 단층이어도 좋고 복수층을 갖는 적층이어도 좋다.
또, 도 61b에서는 제 1 전극층(120100)에 접하도록 절연막(120104)이 형성되어 있지만, 절연막과 전계발광층의 순서를 반대로 하여, 제 2 전극층(120103)에 접하도록 절연막(120104)을 형성하여도 좋다.
분산형 무기 EL의 경우, 입자상의 발광재료를 바인더 중에 분산시켜 막 형상의 전계발광층을 형성한다. 발광재료의 제작방법에 의해서, 충분히 원하는 크기의 입자를 얻을 수 없는 경우는 유발 등에서 분쇄 등에 의해서 입자형으로 가공하면 좋다. 바인더는 입상의 발광재료를 분산한 상태로 고정하여, 전계발광층으로서의 형상으로 유지하기 위한 물질이다. 발광재료는 바인더에 의해서 전계발광층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL의 경우, 전계발광층의 형성방법은 선택적으로 전계발광층을 형성할 수 있는 액적토출법, 인쇄법(스크린인쇄나 오프셋인쇄 등), 또는 스핀 도포법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특별히 한정되지 않지만, 바람직하게는 10 내지 1000nm의 범위이다. 발광재료 및 바인더를 포함하는 전계발광층에 있어서, 발광재료의 비율은 50중량% 이상 80중량% 이하로 하면 좋다.
도 62a 내지 62c에 발광소자로서 사용할 수 있는 분산형 무기 EL소자의 일례를 도시한다. 도 62a에서의 발광소자는 제 1 전극층(120200), 전계발광층(120202), 제 2 전극층(120203)의 적층 구조를 갖고, 전계발광층(120202) 중에 바인더에 의해서 유지된 발광재료(120201)를 포함한다.
바인더는 절연재료를 사용할 수 있다. 절연재료로서는 유기재료 및 무기재료를 사용할 수 있다. 또는 유기재료 및 무기재료의 혼합재료를 사용하여도 좋다. 유기절연재료로서는 시아노에틸셀룰로스계수지와 같이, 비교적 유전율이 높은 중합체, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계수지, 실리콘수지, 에폭시수지, 또는 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또는 방향족 폴리아미드, 또는 폴리벤조이미다졸 등의 내열성고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지는 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기 를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또는 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤조옥사졸) 등의 수지재료를 사용하여도 좋다. 이들의 수지에, 티타늄산바륨(BaTiO3), 또는 티타늄산스트론튬(SrTiO3) 등의 고유전율의 미립자를 적절히 혼합하여 유전율을 조정할 수도 있다.
바인더에 포함되는 무기절연재료로서는 산화규소(SiOx), 질화규소(SiNx), 산소 및 질소를 포함하는 규소, 질화알루미늄(AlN), 산소 및 질소를 포함하는 알루미늄, 산소 및 질소를 포함하는 산화알루미늄(Al2O3), 산화티타늄(TiO2), BaTiO3, SrTiO3, 티타늄산납(PbTiO3), 니오브산칼륨(KNbO3), 니오브산납(PbNbO3), 산화탄탈륨(Ta2O5), 탄탈륨산바륨(BaTa2O6), 탄탈륨산리튬(LiTaO3), 산화이트륨(Y2O3), 산화지르코늄(ZrO2), ZnS 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기재료에, 유전율이 높은 무기재료를 포함시킴(첨가 등에 의해서)으로써, 발광재료 및 바인더로 이루어지는 전계발광층의 유전율을 더욱 제어할 수 있고, 또 유전율을 크게 할 수 있다.
제작공정에서, 발광재료는 바인더를 포함하는 용액 중에 분산된다. 바인더를 포함하는 용액의 용매로서는 바인더재료가 용해하여, 전계발광층을 형성하는 방법(각종 웨트 프로세스) 및 원하는 막 두께에 적합한 점도의 용액을 제작할 수 있 는 용매를 적절하게 선택하면 좋다. 예를 들면, 용매로서 유기용매 등을 사용할 수 있다. 바인더로서 실록산수지를 사용하는 경우는 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3메틸-1-부탄올(MMB라고도 함) 등을 용매로서 사용할 수 있다.
도 62b 및 도 62c에 도시하는 발광소자는 도 62a의 발광소자에 있어서, 전극층과 전계발광층간에 절연막을 형성하는 구조이다. 도 62b에 도시하는 발광소자는 제 1 전극층(120200)과 전계발광층(120202)의 사이에 절연막(120204)을 갖고, 도 62c에 도시하는 발광소자는 제 1 전극층(120200)과 전계발광층(120202)의 사이에 절연막(120205), 제 2 전극층(120203)과 전계발광층(120202)의 사이에 절연막(120206)을 갖고 있다. 이와 같이 절연막은 전계발광층을 협지하는 한 쌍의 전극층 중 한쪽의 사이에만 설치하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 절연막은 단층이어도 좋고 복수층을 갖는 적층이어도 좋다.
도 62b에서는 제 1 전극층(120200)에 접하도록 절연막(120204)이 형성되어 있지만, 절연막과 전계발광층의 순서를 반대로 하여, 제 2 전극층(120203)에 접하도록 절연막(120204)을 형성하여도 좋다.
도 61b에서의 절연막(120104), 도 62b에서의 절연막(120204)과 같은 절연막에 사용할 수 있는 재료는 절연 내압이 높고, 치밀한 막질인 것이 바람직하다. 또, 유전율이 높은 것이 바람직하다. 예를 들면, 산화실리콘(SiO2), 산화이트륨(Y2O3), 산화티타늄(TiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화탄탈 륨(Ta2O5), 티타늄산바륨(BaTiO3), 티타늄산스트론튬(SrTiO3), 티타늄산납(PbTiO3), 질화실리콘(Si3N4) 또는 산화지르코늄(ZrO2) 등, 또는 이들의 혼합막 또는 2종 이상의 적층막을 사용할 수 있다. 이들의 절연막은 스퍼터링, 증착, CVD 등에 의해 성막할 수 있다. 절연막은 이들 절연재료의 입자를 바인더 중에 분산하여 성막하여도 좋다. 바인더재료는 전계발광층에 포함되는 바인더와 같은 재료, 방법을 사용하여 형성하면 좋다. 막 두께는 특별히 한정되지 않지만, 바람직하게는 10 내지 1000nm의 범위이다.
또, 발광소자는 전계발광층을 협지하는 한 쌍의 전극층간에 전압을 인가하는 것으로 발광을 얻을 수 있지만, 직류 구동 또는 교류 구동의 어느 것에서나 동작할 수 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많 은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 14)
본 실시형태에서는 표시장치의 일례, 특히 광학적인 취급을 하는 경우에 관해서 설명한다.
도 63a 및 63b에 도시하는 배면 투영형 표시장치(130100)는 프로젝터 유닛(130111), 미러(130112), 스크린 패널(130101)을 구비하고 있다. 그 외에, 스피커(130102), 조작 스위치류(130104)를 구비하고 있어도 좋다. 이 프로젝터 유닛(130111)은 배면 투영형 표시장치(130100)의 케이스(130110)의 하부에 배치되어, 영상 신호에 기초하여 영상을 비추는 투사광을 미러(130112)를 향하여 투사한다. 배면 투영형 표시장치(130100)는 스크린 패널(130101)의 배면으로부터 투영되는 영상을 표시하는 구성으로 되어 있다.
한편, 도 64는 전면 투영형 표시장치(130200)를 도시하고 있다. 전면 투영형 표시장치(130200)는 프로젝터 유닛(130111)과 투사광학계(130201)를 구비하고 있다. 이 투사광학계(130201)는 전면에 배치하는 스크린 등에 영상을 투영하는 구 성으로 되어 있다.
도 63에 도시하는 배면 투영형 표시장치(130100), 도 64에 도시하는 전면 투영형 표시장치(130200)에 적용되는 프로젝터 유닛(130111)의 구성을 이하에 설명한다.
도 65는 프로젝터 유닛(130111)의 1구성예를 도시하고 있다. 이 프로젝터 유닛(130111)은 광원 유닛(130301) 및 변조 유닛(130304)을 구비하고 있다. 광원 유닛(130301)은 렌즈류를 포함하여 구성되는 광원광학계(130303)와, 광원램프(130302)를 구비하고 있다. 광원램프(130302)는 미광(迷光)이 확산하지 않도록 케이스 내에 수납되어 있다. 광원램프(130302)로서는 대광량의 광을 방사 가능한, 예를 들면, 고압 수은램프 또는 크세논램프 등이 사용된다. 광원광학계(130303)는 광학렌즈, 편광 기능을 갖는 필름, 위상차를 조절하기 위한 필름, IR 필름 등을 적절하게 설치하여 구성된다. 그리고, 광원 유닛(130301)은 방사광이 변조 유닛(130304)에 입사하도록 배치되어 있다. 변조 유닛(130304)은 복수의 표시패널(130308), 컬러필터, 다이크로익 미러(130305), 전반사 미러(130306), 프리즘(130309), 투사광학계(130310)를 구비하고 있다. 광원 유닛(130301)으로부터 방사된 광은 다이크로익 미러(130305)에서 복수의 광로로 분리된다.
각 광로에는 소정의 파장 또는 파장대의 광을 투과하는 컬러필터와, 표시패널(130308)이 구비되어 있다. 투과형인 표시패널(130308)은 영상 신호에 기초하여 투과광을 변조한다. 표시패널(130308)을 투과한 각 색의 광은 프리즘(130309)에 입사하여 투사광학계(130310)를 통해서, 스크린상에 영상을 표시한다. 또, 프레넬 스크린이 미러 및 스크린의 사이에 배치되어 있어도 좋다. 그리고, 프로젝터 유닛(130111)에 의해서 투사되어 미러에서 반사되는 투영광은 프레넬 스크린에 의해서 개략 평행광으로 변환되어, 스크린에 투영된다.
도 66에서 도시하는 프로젝터 유닛(130111)은 반사형 표시패널(130407), 반사형 표시패널(130408), 반사형 표시패널(130409)을 구비한 구성을 도시하고 있다.
도 66에서 도시하는 프로젝터 유닛(130111)은 광원 유닛(130301)과 변조 유닛(130400)을 구비하고 있다. 광원 유닛(130301)은 도 65와 같은 구성이어도 좋다. 광원 유닛(130301)으로부터의 광은 다이크로익 미러(130401), 다이크로익 미러(130402), 전반사 미러(130403)에 의해, 복수의 광로로 나누어져, 편광 빔 스플리터(130404), 편광 빔 스플리터(130405), 편광 빔 스플리터(130406)에 입사된다. 편광 빔 스플리터(130404), 편광 빔 스플리터(130405), 편광 빔 스플리터(130406)는 각 색에 대응하는 반사형 표시패널(130407), 반사형 표시패널(130408), 반사형 표시패널(130409)에 대응하여 설치되어 있다. 반사형 표시패널(130407), 반사형 표시패널(130408), 반사형 표시패널(130409)은 영상 신호에 기초하여 반사광을 변조한다. 반사형 표시패널(130407), 반사형 표시패널(130408), 반사형 표시패널(130409)에서 반사된 각 색의 광은 프리즘(130309)에 입사하는 것으로 합성되어, 투사광학계(130411)를 통해서 투사된다.
광원 유닛(130301)으로부터 방사된 광은 다이크로익 미러(130401)에서 빨강의 파장영역의 광만을 투과시키고, 초록 및 파랑의 파장영역의 광을 반사한다. 또, 다이크로익 미러(130402)에서는 초록의 파장영역의 광만이 반사된다. 다이크 로익 미러(130401)를 투과한 빨강의 파장영역의 광은 전반사 미러(130403)에서 반사되어, 편광 빔 스플리터(130404)에 입사하고, 파랑의 파장영역의 광은 편광 빔 스플리터(130405)에서 입사하고, 초록의 파장영역의 광은 편광 빔 스플리터(130406)에 입사한다. 편광 빔 스플리터(130404), 편광 빔 스플리터(130405), 편광 빔 스플리터(130406)는 입사광을 P편광과 S편광으로 분리하는 기능을 갖고, 또한 P편광만을 투과시키는 기능을 갖고 있다. 반사형 표시패널(130407), 반사형 표시패널(130408), 반사형 표시패널(130409)은 영상 신호에 기초하여, 입사한 광을 편광한다.
각 색에 대응하는 반사형 표시패널(130407), 반사형 표시패널(130408), 반사형 표시패널(130409)에는 각 색에 대응하는 S편광만이 입사한다. 또, 반사형 표시패널(130407), 반사형 표시패널(130408), 반사형 표시패널(130409)은 액정 패널이어도 좋다. 이 때, 액정 패널은 전계 제어 복굴절 모드(ECB)로 동작한다. 그리고, 액정분자는 기판에 대하여 어떤 각도를 갖고 수직배향하고 있다. 따라서, 반사형 표시패널(130407), 반사형 표시패널(130408), 반사형 표시패널(130409)은 화소가 오프 상태에 있을 때는 입사광의 편광 상태를 변화시키지 않고 반사시키도록 표시분자가 배향하고 있다. 그리고, 화소가 온 상태에 있을 때는 표시분자의 배향 상태가 변화하여, 입사광의 편광 상태가 변화한다.
도 66에 도시하는 프로젝터 유닛(130111)은 도 63에 도시하는 배면 투영형 표시장치(130100) 및, 도 64에 도시하는 전면 투영형 표시장치(130200)에 적용할 수 있다.
도 67에서 도시하는 프로젝터 유닛은 단판식 구성을 도시하고 있다. 도 67a에 도시한 프로젝터 유닛(130111)은 광원 유닛(130301), 표시패널(130507), 투사광학계(130511), 위상차판(130504)을 구비하고 있다. 투사광학계(130511)는 하나 또는 복수의 렌즈에 의해 구성되어 있다. 표시패널(130507)에는 컬러필터가 구비되어 있어도 좋다.
도 67b는 필드 시퀀셜 방식으로 동작하는 프로젝터 유닛(130111)의 구성을 도시하고 있다. 필드 시퀀셜 방식은 빨강, 초록, 파랑 등의 각 색의 광을 시간적으로 엇갈리게 하여 순차적으로 표시패널에 입사시켜, 컬러필터 없이 컬러표시를 하는 방식이다. 특히, 입력 신호변화에 대한 응답속도가 큰 표시패널과 조합하면, 고세밀한 영상을 표시할 수 있다. 도 67b에서는 광원 유닛(130301)과 표시패널(130508)의 사이에, 빨강, 초록, 파랑 등의 복수의 컬러필터가 구비된 회동식 컬러필터판(130505)을 구비하고 있다.
도 67c에서 도시하는 프로젝터 유닛(130111)은 컬러표시 방식으로서, 마이크로렌즈를 사용한 색분리 방식의 구성을 도시하고 있다. 이 방식은 마이크로렌즈 어레이(130506)를 표시패널(130509)의 광입사측에 구비하고, 각 색의 광을 각각의 방향으로부터 조명하는 것으로 컬러표시를 실현하는 방식이다. 이 방식을 채용하는 프로젝터 유닛(130111)은 컬러필터에 의한 광의 손실이 적기 때문에, 광원 유닛(130301)으로부터의 광을 유효하게 이용할 수 있다는 특징을 갖고 있다. 도 67c에 도시하는 프로젝터 유닛(130111)은 표시패널(130509)에 대하여 각 색의 광을 각각의 방향으로부터 조명하도록, 다이크로익 미러(130501), 다이크로익 미 러(130502), 다이크로익 미러(130503)를 구비하고 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 15)
본 실시형태에서는 표시장치의 동작에 관해서 설명한다.
도 68은 표시장치의 구성예를 도시하는 도면이다.
표시장치(180100)는 화소부(180101), 신호선 구동회로(180103) 및 주사선 구동회로(180104)를 갖는다. 화소부(180101)에는 복수의 신호선 S1 내지 Sn이 신호선 구동회로(180103)로부터 열방향으로 연신하여 배치되어 있다. 화소부(180101)에는 복수의 주사선 G1 내지 Gm이 주사선 구동회로(180104)로부터 행방향으로 연신하여 배치되어 있다. 그리고, 복수의 신호선 S1 내지 Sn과 복수의 주사선 G1 내지 Gm과가 각각 교차하려는 부분에서, 화소(180102)가 매트릭스형으로 배치되어 있다.
또, 신호선 구동회로(180103)는 신호선 S1 내지 Sn 각각에 신호를 출력하는 기능을 갖는다. 이 신호를 비디오 신호라고 불러도 좋다. 또, 주사선 구동회로(180104)는 주사선 G1 내지 Gm 각각에 신호를 출력하는 기능을 갖는다. 이 신호를 주사 신호라고 불러도 좋다.
또, 화소(180102)는 적어도 신호선과 접속된 스위칭소자를 갖고 있다. 이 스위칭소자는 주사선의 전위(주사 신호)에 의해서 온, 오프가 제어된다. 그리고, 스위칭소자가 온되어 있는 경우에 화소(180102)는 선택되고, 오프하고 있는 경우에 화소(180102)는 선택되지 않는다.
화소(180102)가 선택되어 있는 경우(선택 상태)는 신호선으로부터 화소(180102)에 비디오 신호가 입력된다. 그리고, 화소(180102)의 상태(예를 들면, 휘도, 투과율, 유지 용량의 전압 등)는 이 입력된 비디오 신호에 따라서 변화한다.
화소(180102)가 선택되지 않은 경우(비선택 상태)는 비디오 신호가 화소(180102)에 입력되지 않는다. 단, 화소(180102)는 선택시에 입력된 비디오 신호에 따른 전위를 유지하고 있기 때문에, 화소(180102)는 비디오 신호에 따른 상태 (예를 들면, 휘도, 투과율, 유지 용량의 전압 등)를 유지한다.
또, 표시장치의 구성은 도 68에 한정되지 않는다. 예를 들면, 화소(180102)의 구성에 따라서, 새롭게 배선(주사선, 신호선, 전원선, 용량선 또는 코먼선 등)을 추가하여도 좋다. 다른 예로서, 여러 가지의 기능을 갖는 회로를 추가하여도 좋다.
도 69는 표시장치의 동작을 설명하기 위한 타이밍 차트의 일례를 도시한다.
도 69의 타이밍 차트는 1화면분의 화상을 표시하는 기간에 상당하는 1프레임 기간을 도시한다. 1프레임 기간은 특별히 한정은 하지 않지만, 화상을 보는 사람이 깜박임(플리커)을 느끼지 않도록 1/60초 이하로 하는 것이 바람직하다.
도 69의 타이밍 차트는 1번째 행의 주사선 G1, i번째 행의 주사선 Gi(주사선 G1 내지 Gm 중 어느 하나), i+1번째 행의 주사선 Gi+1 및 m번째 행의 주사선 Gm이 각각 선택되는 타이밍을 도시하고 있다.
또, 주사선이 선택되는 동시에, 상기 주사선에 접속되어 있는 화소(180102)도 선택된다. 예를 들면, i번째 행의 주사선 Gi가 선택되어 있으면, i번째 행의 주사선 Gi에 접속되어 있는 화소(180102)도 선택된다.
주사선 G1 내지 Gm의 주사선 각각은 1번째 행의 주사선 G1로부터 m번째 행의 주사선 Gm까지 차례로 선택된다(이하, 주사한다라고도 함). 예를 들면, i번째 행의 주사선 Gi가 선택되어 있는 기간은 i번째 행의 주사선 Gi 이외의 주사선(G1 내지 Gi-1, Gi+1 내지 Gm)은 선택되지 않는다. 그리고, 다음의 기간에, i+1번째 행의 주사선 Gi+1이 선택된다. 또, 1개의 주사선이 선택되어 있는 기간을 1게이트 선택 기간이라고 부른다.
따라서, 어떤 행의 주사선이 선택되면, 상기 주사선에 접속된 복수의 화소(180102)에, 신호선 S1 내지 신호선 Sn 각각으로부터 비디오 신호가 입력된다. 예를 들면, i번째 행의 주사선 Gi가 선택되어 있는 동안, i번째 행의 주사선 Gi에 접속되어 있는 복수의 화소(180102)는 각각의 신호선 S1 내지 Sn으로부터 임의의 비디오 신호가 각각 입력된다. 이렇게 해서, 개개의 복수의 화소(180102)를 주사 신호 및 비디오 신호에 의해서, 독립적으로 제어할 수 있다.
다음에, 1게이트 선택 기간을 복수의 서브게이트 선택 기간으로 분할한 경우에 관해서 설명한다. 도 70은 1게이트 선택 기간을 2개의 서브게이트 선택 기간(제 1 서브게이트 선택 기간 및 제 2 서브게이트 선택 기간)으로 분할한 경우의 타이밍 차트를 도시한다.
또, 1게이트 선택 기간을 3개 이상의 서브게이트 선택 기간으로 분할할 수도 있다.
도 70의 타이밍 차트는 1화면분의 화상을 표시하는 기간에 상당하는 1프레임 기간을 도시한다. 1프레임 기간은 특별히 한정되지 않지만 화상을 보는 사람이 깜박임(플리커)을 느끼지 않도록 1/60초 이하로 하는 것이 바람직하다.
또, 1프레임은 2개의 서브프레임(제 1 서브프레임 및 제 2 서브프레임)으로 분할되어 있다.
도 70의 타이밍 차트는 i번째 행의 주사선 Gi, i+1번째 행의 주사선 Gi+1, j번째 행의 주사선 Gj(주사선 Gi+1 내지 Gm 중 어느 하나), j+1번째 행의 주사선 Gj+1(주사선 Gi+1 내지 Gm 중 어느 하나)이 각각 선택되는 타이밍을 도시하고 있다.
또, 주사선이 선택되는 동시에, 상기 주사선에 접속되어 있는 화소(180102)도 선택된다. 예를 들면, i번째 행의 주사선 Gi가 선택되어 있으면, i번째 행의 주사선 Gi에 접속되어 있는 화소(180102)도 선택된다.
또, 주사선 G1 내지 Gm의 주사선 각각은 각 서브게이트 선택 기간 내에서 차례로 주사된다. 예를 들면, 어떤 1게이트 선택 기간에서, 제 1 서브게이트 선택 기간에서는 i번째 행의 주사선 Gi가 선택되고, 제 2 서브게이트 선택 기간에서는 j번째 행의 주사선 Gj가 선택된다. 이와 같이 하면, 1게이트 선택 기간에서, 마치 동시에 2행분의 주사 신호를 선택한 것처럼 동작시키는 것이 가능해진다. 이 때, 제 1 서브게이트 선택 기간과 제 2 서브게이트 선택 기간에서, 따로따로의 비디오 신호가 신호선 S1 내지 Sn에 입력된다. 따라서, i번째 행에 접속되어 있는 복수의 화소(180102)와 j번째 행에 접속되어 있는 복수의 화소(180102)에는 따로따로의 비디오 신호를 입력할 수 있다.
다음에, 표시를 고화질로 하기 위한 구동방법에 관해서 설명한다.
도 71a 및 71b는 고주파 구동을 설명하는 도면을 도시하고 있다.
도 71a는 1프레임 기간(180400)에 1개의 화상 및 1개의 중간화상을 표시할 때의 도면이다. 180401은 상기 프레임의 화상, 180402는 상기 프레임의 중간화상, 180403은 다음 프레임의 화상, 180404는 다음 프레임의 중간화상이다.
또, 상기 프레임의 중간화상(180402)은 상기 프레임 및 다음 프레임의 영상 신호를 바탕으로 작성된 화상이어도 좋다. 또한, 상기 프레임의 중간화상(180402)은 상기 프레임의 화상(180401)으로부터 작성된 화상이어도 좋다. 또한, 상기 프레임의 중간화상(180402)은 흑화상이어도 좋다. 이와 같이 하는 것으로, 홀드형 표시장치의 동화상의 화질을 향상시킬 수 있다. 또한, 1프레임 기간(180400)에 1개의 화상 및 1개의 중간화상을 표시하는 경우는 영상 신호의 프레임 레이트와 정합성을 취하기 쉽고, 화상 처리회로가 복잡해지지 않는다고 하는 이점이 있다.
도 71b는 1프레임 기간(180400)이 2개 연속하는 기간(2프레임 기간)에 1개의 화상 및 2개의 중간화상을 표시할 때의 도면이다. 180411은 상기 프레임의 화상, 180412는 상기 프레임의 중간화상, 180413은 다음 프레임의 중간화상, 180414는 다음다음 프레임의 화상이다.
또, 상기 프레임의 중간화상(180412) 및 다음 프레임의 중간화상(180413)은 상기 프레임, 다음 프레임, 다음다음 프레임의 영상 신호를 바탕으로 작성된 화상이어도 좋다. 또한, 상기 프레임의 중간화상(180412) 및 다음 프레임의 중간화상(180413)은 흑화상이어도 좋다. 2프레임 기간에 1개의 화상 및 2개의 중간화상을 표시하는 경우는 주변 구동회로의 동작 주파수를 그 만큼 고속화하지 않고, 효과적으로 동화상의 화질을 향상시킬 수 있다고 하는 이점이 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도 면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 16)
본 실시형태에서는 EL소자의 구조에 관해서 설명한다. 특히, 유기 EL소자의 구조에 관해서 설명한다.
혼합 접합형의 EL소자의 구성에 관해서 설명한다. 그 일례로서, 정공주입재료로 이루어지는 정공주입층, 정공수송재료로 이루어지는 정공수송층, 발광재료로 이루어지는 발광층, 전자수송재료로 이루어지는 전자수송층, 전자주입재료로 이루어지는 전자주입층 등이 명확히 구별되는 적층 구조가 아니라, 정공주입재료, 정공수송재료, 발광재료, 전자수송재료, 전자주입재료 등의 재료 중, 복수의 재료가 혼 합된 층(혼합층)을 갖는 구성(이하, 혼합 접합형의 EL소자와 표기함)에 관해서 설명한다.
도 72a, 72b, 72c, 72d 및 72e는 혼합 접합형의 EL소자의 구조를 도시하는 모식도이다. 또, 양극(190101)과 음극(190102)의 사이에 있는 층이 EL층에 상당한다.
도 72a에, EL층이 정공수송재료로 이루어지는 정공수송영역(190103)과, 전자수송재료로 이루어지는 전자수송영역(190104)을 포함하고, 정공수송영역(190103)은 전자수송영역(190104)보다도 양극측에 위치하고, 또한, 정공수송영역(190103)과, 전자수송영역(190104)의 사이에, 정공수송재료 및 전자수송재료의 양쪽을 포함하는 혼합영역(190105)이 설치된 구성을 도시한다.
또, 양극(190101)으로부터 음극(190102)의 방향에, 혼합영역(190105) 내의 정공수송재료의 농도가 감소하고, 혼합영역(190105) 내의 전자수송재료의 농도가 증가하는 것을 특징으로 한다.
또, 농도 구배의 설정 방법은 자유롭게 설정하는 것이 가능하다. 예를 들면, 정공수송재료만으로 이루어지는 정공수송영역(190103)이 존재하지 않고, 정공수송재료 및 전자수송재료의 양쪽을 포함하는 혼합영역(190105) 내부에서 각 기능재료의 농도의 비율이 변화하는(농도 구배를 갖는) 구성이어도 좋다. 또는 정공수송재료만으로 이루어지는 정공수송영역(190103) 및 전자수송재료만으로 이루어지는 전자수송영역(190104)이 존재하지 않고, 정공수송재료 및 전자수송재료의 양쪽을 포함하는 혼합영역(190105) 내부에서 각 기능재료의 농도의 비율이 변화하는(농도 구배를 갖는) 구성이어도 좋다. 또는 농도의 비율은 양극 또는 음극으로부터의 거리에 의존하여 변화하는 구성이어도 좋다. 또, 농도의 비율의 변화는 연속적이어도 좋다.
혼합영역(190105) 내에, 발광재료가 첨가된 영역(190106)을 갖는다. 발광재료에 의해서, EL소자의 발광색을 제어할 수 있다. 발광재료에 의해서, 캐리어를 트랩할 수 있다. 발광재료로서는 퀴놀린 골격을 포함하는 금속착체, 벤조옥사졸 골격을 포함하는 금속착체, 벤조티아졸 골격을 포함하는 금속착체 등 외에, 각종 형광색소를 사용할 수 있다. 이들의 발광재료를 첨가함으로써, EL소자의 발광색을 제어할 수 있다.
양극(190101)으로서는 효율 좋게 정공을 주입하기 위해서, 일함수가 큰 전극재료를 사용하는 것이 바람직하다. 예를 들면, 주석도프산화인듐(ITO), 아연도프산화인듐(IZO), ZnO, SnO2 또는 In2O3 등의 투명전극을 사용할 수 있다. 또는 투광성을 가질 필요가 없으면, 양극(190101)은 불투명의 금속재료이어도 좋다.
정공수송재료로서는 방향족 아민계의 화합물 등을 사용할 수 있다.
전자수송재료로서는 퀴놀린 유도체, 8-퀴놀리놀 또는 그 유도체를 배위자로 하는 금속착체(특히, 트리스(8-퀴놀리노레이토)알루미늄(Alq3)) 등을 사용할 수 있다.
음극(190102)으로서는 효율 좋게 전자를 주입하기 위해서, 일함수가 작은 전극재료를 사용하는 것이 바람직하다. 알루미늄, 인듐, 마그네슘, 은, 칼슘, 바륨, 리튬 등의 금속을 단체로 사용할 수 있다. 또는 이들의 금속의 합금이어도 좋고, 이들의 금속과 다른 금속과의 합금이어도 좋다.
도 72a와는 다른 구성의 EL소자의 모식도를 도 72b에 도시한다. 또, 도 72a와 같은 부분은 같은 부호를 사용하여 도시하고, 설명은 생략한다.
도 72b에서는 발광재료가 첨가된 영역을 갖지 않는다. 그러나, 전자수송영역(190104)에 첨가하는 재료로서, 전자수송성 및 발광성의 양쪽을 갖는 재료(전자수송발광재료), 예를 들면, 트리스(8-퀴놀리노레이토)알루미늄(Alq3)을 사용하는 구성으로 하여, 발광을 할 수 있다.
또는 정공수송영역(190103)에 첨가하는 재료로서, 정공수송성 및 발광성의 양쪽을 갖는 재료(정공수송 발광재료)를 사용하여도 좋다.
도 72a 및 도 72b와는 다른 구성의 EL소자의 모식도를 도 72c에 도시한다. 또, 도 72a 및 도 72b와 같은 부분은 같은 부호를 사용하여 도시하고, 설명은 생략한다.
도 72c에서, 정공수송재료와 비교하여 최고준위 점유 분자 오비탈과 최저준위 비점유 분자 오비탈의 에너지차가 큰 정공 블로킹성 재료가 혼합영역(190105) 내에 첨가된 영역(190107)을 갖는다. 정공 블로킹성 재료가 첨가된 영역(190107)을, 혼합영역(190105) 내의 발광재료가 첨가된 영역(190106)보다 음극(190102)측에 배치함으로써, 캐리어의 재결합율을 올려, 발광 효율을 올릴 수 있다. 상기, 정공 블로킹성 재료가 첨가된 영역(190107)을 설치하는 구성은 특히, 3중항 여기자가 의 한 발광(인광)을 이용하는 EL소자에 있어서 유효하다.
도 72a, 도 72b 및 도 72c와는 다른 구성의 EL소자의 모식도를 도 72d에 도시한다. 또, 도 72a, 도 72b 및 도 72c와 같은 부분은 같은 부호를 사용하여 도시하고, 설명은 생략한다.
도 72d에서, 전자수송재료와 비교하여 최고준위 점유 분자 오비탈과 최저준위 비점유 분자 오비탈의 에너지차가 큰 전자 블로킹성 재료가 혼합영역(190105) 내에 첨가된 영역(190108)을 갖는다. 전자 블로킹성 재료가 첨가된 영역(190108)을, 혼합영역(190105) 내의 발광재료가 첨가된 영역(190106)보다 양극(190101)측에 배치함으로써, 캐리어의 재결합율을 올려, 발광 효율을 올릴 수 있다. 상기, 전자 블로킹성 재료가 첨가된 영역(190108)을 설치하는 구성은 특히, 3중항 여기자에 의한 발광(인광)을 이용하는 EL소자에 있어서 유효하다.
도 72e는 도 72a, 도 72b, 도 72c 및 도 72d와는 다른 혼합 접합형의 EL소자의 구성을 도시하는 모식도이다. 도 72e에서는 EL소자의 전극에 접하는 EL층의 부분에, 금속재료를 첨가한 영역(190109)을 갖는 구성의 예를 도시한다. 도 72e에서, 도 72a 내지 도 72d와 같은 부분은 같은 부호를 사용하여 도시하고 설명은 생략한다. 도 72e에 도시하는 구성은 예를 들면, 음극(190102)으로서 MgAg(Mg-Ag 합금)을 사용하여, 전자수송재료가 첨가된 전자수송영역(190104)의, 음극(190102)에 접하는 영역에 Al(알루미늄)합금을 첨가한 영역(190109)을 갖는 구성이어도 좋다. 상기 구성에 의해서, 음극의 산화를 방지하고, 또한, 음극으로부터의 전자의 주입 효율을 높일 수 있다. 이렇게 해서, 혼합 접합형의 EL소자에서는 그 수명을 길게 할 수 있다. 구동전압도 낮게 할 수 있다.
상기 혼합 접합형의 EL소자를 제작하는 수법으로서는 공증착법 등을 사용할 수 있다.
도 72a 내지 도 72e에 도시한 바와 같은 혼합 접합형의 EL소자에서는 명확한 층의 계면이 존재하지 않고, 전하의 축적을 저감할 수 있다. 이와 같이 해서, 그 수명을 길게 할 수 있다. 구동전압도 낮게 할 수 있다.
또, 도 72a 내지 도 72e에 도시한 구성은 자유롭게 조합하여 실시하는 것이 가능하다.
또, 혼합 접합형의 EL소자의 구성은 이것에 한정되지 않는다. 공지의 구성을 자유롭게 사용할 수 있다.
또, EL소자의 EL층을 구성하는 유기재료로서는 저분자재료이어도 좋고, 고분자재료이어도 좋다. 또는 이들의 양쪽 재료를 사용하여도 좋다. 유기 화합물재료로서 저분자재료를 사용하는 경우는 증착법에 의해서 성막할 수 있다. 한편, EL층으로서 고분자재료를 사용하는 경우에는 고분자재료를 용매에 녹여, 스핀도포법 또는 잉크젯 방식으로 성막할 수 있다.
EL층은 중분자재료에 의해서 구성되어 있어도 좋다. 본 명세서 중에서, 중분자계 유기발광재료는 승화성을 갖지 않고, 또한, 중합도가 20정도 이하의 유기발광재료를 나타내기로 한다. EL층으로서 중분자재료를 사용하는 경우에는 잉크젯 방식 등으로 성막할 수 있다.
또, 저분자재료와, 고분자재료와, 중분자재료를 조합하여 사용하여도 좋다.
EL소자는 1중항 여기자로부터의 발광(형광)을 이용하는 것이어도 좋고, 3중항 여기자로부터의 발광(인광)을 이용하는 것이어도 좋다.
다음에, 본 발명에 적용할 수 있는 표시장치를 제조하기 위한 증착장치에 관해서, 도면을 참조하여 설명한다.
본 발명에 적용할 수 있는 표시장치는 EL층을 형성하여 제조되어도 좋다. EL층은 일렉트로루미네선스를 발현하는 재료를 적어도 일부에 포함하여 형성된다. EL층은 기능이 다른 복수의 층으로 구성되어도 좋다. 그 경우, EL층은 정공주입 수송층, 발광층, 전자주입 수송층 등이라고도 불리는 기능이 다른 층이 조합되어 구성되어 있어도 좋다.
트랜지스터가 형성된 소자기판에, EL층을 형성하기 위한 증착장치의 구성을 도 73에 도시한다. 이 증착장치는 반송실(190260), 반송실(190261)에 복수의 처리실을 연결하고 있다. 처리실에는 기판을 공급하는 로드실(190262), 기판을 회수하는 언로드실(190263), 기타, 가열 처리실(190268), 플라즈마 처리실(190272), EL 재료를 증착하는 성막 처리실(190269 내지 190271, 190273 내지 190275), EL소자의 한쪽의 전극으로서, 알루미늄 또는 알루미늄을 주성분으로 하는 도전막을 형성하는 성막 처리실(190276)을 포함하고 있다. 반송실과 각 처리실의 사이에는 게이트 밸브(190277a 내지 190277m)가 설치되어 있고, 각 처리실의 압력은 독립적으로 제어 가능하게 되어 있고, 처리실간의 상호오염을 막고 있다.
로드실(190262)로부터 반송실(190260)에 도입된 기판은 회전이 자유롭게 설치된 암(arm) 방식의 반송수단(190266)에 의해, 소정의 처리실에 반입된다. 기판 은 반송수단(190266)에 의해, 어떤 처리실로부터 다른 처리실로 반송된다. 반송실(190260)과 반송실(190261)은 성막 처리실(190270)에서 연결되고, 여기에서 반송수단(190266)과 반송수단(190267)에 의해 기판의 수수가 행하여진다.
반송실(190260) 및 반송실(190261)에 연결하는 각 처리실은 감압 상태로 유지되어 있다. 따라서, 이 증착장치에서는 기판은 대기에 노출되지 않고 연속하여 EL층의 성막 처리가 행하여진다. EL층의 성막 처리가 끝난 표시패널은 수증기 등에 의해 열화하는 경우가 있기 때문에, 이 증착장치에서는 품질을 유지하기 위해서 대기에 노출시키기 전에 밀봉처리를 하기 위한 밀봉처리실(190265)이 반송실(190261)에 연결되어 있다. 밀봉처리실(190265)은 대기압 또는 이것에 가까운 감압하에 두어져 있기 때문에, 반송실(190261)과 밀봉처리실(190265)의 사이에도 중간 처리실(190264)이 구비되어 있다. 중간 처리실(190264)은 기판의 수수와, 실간의 압력을 완충하기 위해서 설치되어 있다.
로드실, 언로드실, 반송실 및 성막 처리실에는 실내를 감압으로 유지하기 위한 배기수단이 구비되어 있다. 배기수단으로서는 드라이 펌프, 터보 분자 펌프, 확산 펌프 등 각종의 진공 펌프를 사용할 수 있다.
도 73의 증착장치에서, 반송실(190260) 및 반송실(190261)에 연결되는 처리실의 수 및 그 구성은 EL소자의 적층 구조에 따라서 적절하게 조합할 수 있다. 이하에, 그 조합의 일례를 도시한다.
가열 처리실(190268)은 최초에 하부전극 또는 절연 격벽 등이 형성된 기판을 가열하여 탈가스 처리를 한다. 플라즈마 처리실(190272)은 하지전극 표면을 희가 스 또는 산소 플라즈마 처리를 한다. 이 플라즈마 처리는 표면을 청정화, 표면 상태의 안정화, 표면의 물리적 또는 화학적 상태(예를 들면, 일함수 등)를 안정화시키기 위해서 행한다.
성막 처리실(190269)은 EL소자의 한쪽의 전극과 접촉하는 전극 버퍼층을 형성하는 처리실이다. 전극 버퍼층은 캐리어 주입성(정공주입 또는 전자주입)이 있고, EL소자의 단락 또는 암점(暗點) 결함의 발생을 억제하는 층이다. 대표적으로는 전극 버퍼층은 유기무기 혼합재료로, 저항율이 5×104 내지 1×106Ωcm이고, 30 내지 300nm의 두께로 형성된다. 또, 성막 처리실(190271)은 정공수송층을 성막하는 처리실이다.
EL소자에서의 발광층은 단색발광을 하는 경우와 백색발광을 하는 경우에서, 그 구성이 다르다. 증착장치에서 성막 처리실도 이것에 따라서 배치하는 것이 바람직하다. 예를 들면, 표시패널에 발광색이 다른 3종류의 EL소자를 형성하는 경우에는 각 발광색에 대응한 발광층을 성막할 필요가 있다. 이 경우, 성막 처리실(190270)을 제 1 발광층의 성막용으로서, 성막 처리실(190273)을 제 2 발광층의 성막용으로서, 성막 처리실(190274)을 제 3 발광층의 성막용으로서 사용할 수 있다. 발광층마다 성막 처리실을 나누는 것으로, 다른 발광재료에 의한 상호오염을 방지할 수 있고, 성막 처리의 스루풋을 향상시킬 수 있다.
또, 성막 처리실(190270), 성막 처리실(190273), 성막 처리실(190274)의 각각에서, 발광색이 다른 3종류의 EL 재료를 순차적으로 증착하여도 좋다. 이 경우, 새도우 마스크를 사용하여, 증착하는 영역에 따라서 상기 마스크를 엇갈리게 하여 증착을 하게 된다.
백색 발광하는 EL소자를 형성하는 경우에는 다른 발광색의 발광층을 세로 적층으로 하여 형성한다. 그 경우에도, 소자기판이 성막 처리실을 순차적으로 이동하여, 발광층마다 성막할 수 있다. 또는 같은 성막 처리실에서 다른 발광층을 연속하여 성막할 수도 있다.
성막 처리실(190276)에서는 EL층의 위에 전극을 성막한다. 전극의 형성은 전자빔증착법 또는 스퍼터링법을 적용할 수도 있지만, 바람직하게는 저항 가열증착법을 사용하는 것이 바람직하다.
전극의 형성까지 종료한 소자기판은 중간 처리실(190264)을 거쳐서 밀봉처리실(190265)에 반입된다. 밀봉처리실(190265)은 헬륨, 아르곤, 네온, 또는 질소 등의 불활성인 기체가 충전되어 있고, 그 분위기하에서 소자기판의 EL층이 형성된 측에 밀봉판을 접착하여 밀봉한다. 밀봉된 상태에서, 소자기판과 밀봉판의 사이에는 불활성기체가 충전되어 있어도 좋고, 수지재료를 충전하여 두어도 좋다. 밀봉처리실(190265)에는 시일재를 묘화하는 디스펜서, 또는 소자기판에 대향하여 밀봉판을 고정하는 고정 스테이지 또는 암 등의 기계적 요소, 수지재료를 충전하는 디스펜서 또는 스핀 피복기 등이 구비되어 있다.
도 74는 성막 처리실의 내부 구성을 도시한다. 성막 처리실은 감압하에 유지되어 있고, 도 74에서는 천판(190391; 天板)과 저판(190392; 底板)의 사이에 있는 내측이 실내이며, 감압 상태로 유지되는 실내를 도시하고 있다.
처리실 내에는 하나 또는 복수개의 증발원이 구비되어 있다. 조성이 다른 복수의 층을 성막하는 경우, 또는 다른 재료를 공증착하는 경우는 복수개의 증발원을 설치하는 것이 바람직하기 때문이다. 도 74에서는 증발원(190381a, 190381b, 190381c)이 증발원 홀더(190380)에 장착되어 있다. 증발원 홀더(190380)는 다관절 암(190383)에 의해서 유지되어 있다. 다관절 암(190383)은 관절의 신축에 의해서, 증발원 홀더(190380)의 위치를 그 가동범위 내에서 이 자유롭게 이동 가능하게 하고 있다. 또는 증발원 홀더(190380)에 거리센서(190382)를 설치하고, 증발원(190381a 내지 190381c)과 기판(190389)의 간격을 모니터하여, 증착시에서의 적합한 간격을 제어하여도 좋다. 그 경우에는 다관절 암에 상하방향(Z방향)으로도 변위하는 다관절 암으로 하여도 좋다.
기판 스테이지(190386)와 기판 지퍼(190387)는 한 쌍이 되어 기판(190389)을 고정한다. 기판 스테이지(190386)는 히터를 내장시켜 기판(190389)을 가열할 수 있도록 구성하여도 좋다. 기판(190389)은 기판 지퍼((190387))의 지지에 의해, 기판 스테이지(190386)에 고정된 채로 반출입된다. 증착시에는 필요에 따라서 증착하는 패턴에 대응하여 개구부를 구비한 새도우 마스크(190390)를 사용할 수도 있다. 그 경우, 새도우 마스크(190390)는 기판(190389)과 증발원(190381a 내지 190381c)의 사이에 배치되도록 한다. 새도우 마스크(190390)는 마스크 지퍼(190388)에 의해, 기판(190389)과 밀착 또는 일정한 간격을 갖고 고정된다. 새도우 마스크(190390)의 얼라인먼트가 필요한 경우에는 처리실 내에 카메라를 배치하고, 마스크 지퍼(190388)에 X-Y-θ 방향으로 미동하는 위치 결정 수단을 구비하 는 것으로, 그 위치맞춤을 한다.
증발원(190381)에는 증착재료를 증발원에 연속하여 공급하는 증착재료 공급수단이 부가되어 있다. 증착재료 공급수단은 증발원(190381)과 떨어진 위치에 배치되는 증착재료 공급원(190385a), 증착재료 공급원(190385b), 증착재료 공급원(190385c)과, 그 양자간을 연결하는 재료 공급관(190384)을 갖고 있다. 전형적으로는 증착재료 공급원(190385a), 증착재료 공급원(190385b), 증착재료 공급원(190385c)은 증발원(190381)에 대응하여 설치되어 있다. 도 74의 경우는 증착재료 공급원(190385a)과 증발원(190381a)이 대응하고 있다. 증착재료 공급원(190385b)과 증발원(190381b), 증착재료 공급원(190385c)과 증발원(190381c)에 관해서도 동일하다.
증착재료의 공급 방식에는 기류반송 방식, 에어로솔 방식 등을 적용할 수 있다. 기류반송 방식은 증착재료의 미분말을 기류에 실어 반송하는 것으로, 불활성가스 등을 사용하여 증발원(190381)에 반송한다. 에어로솔 방식은 증착재료를 용제 중에 용해 또는 분산시킨 원료액을 반송하여, 분무기에 의해 에어로솔(aerosol)화하여, 에어로솔 중의 용매를 기화시키면서 행하는 증착이다. 어떤 경우에나, 증발원(190381)에는 가열수단이 설치되고, 반송된 증착재료를 증발시켜 기판(190389)에 성막한다. 도 74의 경우, 재료 공급관(190384)은 유연하게 구부릴 수 있고, 감압 상태하에서도 변형하지 않을 정도의 강성을 가진 세관으로 구성되어 있다.
기류반송 방식 또는 에어로솔 방식을 적용하는 경우에는 성막 처리실 내를 대기압 또는 그 이하에서, 바람직하게는 133Pa 내지 13300Pa의 감압하에서 성막을 하면 좋다. 성막 처리실 내에는 헬륨, 아르곤, 네온, 크립톤, 크세논, 또는 질소 등의 불활성기체를 충전하고, 또는 상기 기체를 공급하면서(동시에 배기하면서), 압력을 조절할 수 있다. 또, 산화막을 형성하는 성막 처리실에서는 산소, 아산화질소 등의 기체를 도입하여 산화분위기로 하여 두어도 좋다. 또는 유기재료를 증착하는 성막 처리실 내에는 수소 등의 기체를 도입하여 환원 분위기로 하여 두어도 좋다.
그 밖의 증착재료의 공급방법으로서, 재료 공급관(190384) 중에 스크류를 설치하여 증착재료를 증발원을 향하여 연속적으로 밀어내는 구성으로 하여도 좋다.
이 증착장치에 의하면, 대화면의 표시패널이어도, 균일성 좋고, 연속하여 성막할 수 있다. 증발원에 증착재료가 없어질 때, 그 때마다 증착재료를 보급할 필요가 없기 때문에, 스루풋을 향상시킬 수 있다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많 은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
(실시형태 17)
본 실시형태에서는 본 발명에 관계되는 전자기기의 예에 관해서 설명한다.
도 75는 표시패널(900101)과, 회로기판(900111)을 조합한 표시패널 모듈을 도시하고 있다. 표시패널(900101)은 화소부(900102), 주사선 구동회로(900103) 및 신호선 구동회로(900104)를 갖고 있다. 회로기판(900111)에는 예를 들면, 컨트롤회로(900112) 및 신호분할회로(900113) 등이 형성되어 있다. 표시패널(900101)과 회로기판(900111)은 접속배선(900114)에 의해서 접속되어 있다. 접속배선에는 FPC 등을 사용할 수 있다.
표시패널(900101)은 화소부(900102)와 일부의 주변 구동회로(복수의 구동회로 중 동작 주파수가 낮은 구동회로)를 기판상에 트랜지스터를 사용하여 일체 형성하여, 일부의 주변 구동회로(복수의 구동회로 중 동작 주파수가 높은 구동회로)를 IC 칩상에 형성하고, 이 IC 칩을 COG(Chip On Glass) 등으로 표시패널(900101)에 실장하여도 좋다. 이와 같이 하는 것으로, 회로기판(900111)의 면적을 삭감할 수 있고, 소형의 표시장치를 얻을 수 있다. 또는 그 IC 칩을 TAB(Tape Automated Bonding) 또는 프린트기판을 사용하여 표시패널(900101)에 실장하여도 좋다. 이와 같이 하는 것으로, 표시패널(900101)의 면적을 작게 할 수 있기 때문에, 프레임 사이즈가 작은 표시장치를 얻을 수 있다.
예를 들면, 소비전력의 저감을 도모하기 위해서, 유리기판상에 트랜지스터를 사용하여 화소부를 형성하고, 모든 주변 구동회로를 IC 칩상에 형성하고, 이 IC 칩을 COG 또는 TAB으로 표시패널에 실장하여도 좋다.
도 75에 도시한 표시패널 모듈에 의해서, 텔레비전 수상기를 완성시킬 수 있다. 도 76은 텔레비전 수상기의 주요한 구성을 도시하는 블록도이다. 튜너(900210)는 영상 신호와 음성 신호를 수신한다. 영상 신호는 영상 신호증폭회로(900202)와, 영상 신호증폭회로(900202)로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색 신호로 변환하는 영상 신호 처리회로(900203)와, 그 영상 신호를 구동회로의 입력사양으로 변환하기 위한 컨트롤회로(900212)에 의해 처리된다. 컨트롤회로(900212)는 주사선측과 신호선측에 각각 신호를 출력한다. 디지털 구동하는 경우에는 신호선측에 신호분할회로(900213)를 설치하고, 입력 디지털 신호를 m개(m은 정의 정수)로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(900210)에서 수신한 신호 중, 음성 신호는 음성 신호증폭회로(900205)에 보내지고, 그 출력은 음성 신호 처리회로(900206)를 거쳐서 스피커(900207)에 공급된다. 제어회로(900208)는 수신국(수신주파수) 및 음량의 제어정보를 입력부(900209)로부터 받아, 튜너(900210) 또는 음성 신호 처리회로(900206)에 신호를 송출한다.
도 76과는 다른 형태의 표시패널 모듈을 내장한 텔레비전 수상기에 관해서 도 77a에 도시한다. 도 77a에서, 케이스(900301) 내에 수납된 표시화면(900302)은 표시패널 모듈로 형성된다. 또, 스피커(900303), 조작 스위치(900304) 등이 적절하게 구비되어 있어도 좋다.
도 77b에, 무선으로 디스플레이만을 운반 가능한 텔레비전 수상기를 도시한다. 케이스(900312)에는 배터리 및 신호 수신기가 내장되어 있고, 그 배터리로 표시부(900313) 또는 스피커부(900317)를 구동시킨다. 배터리는 충전기(900310)에서 반복 충전이 가능하게 되어 있다. 충전기(900310)는 영상 신호를 송수신하는 것이 가능하고, 그 영상 신호를 디스플레이의 신호 수신기에 송신할 수 있다. 케이스(900312)는 조작키(900316)에 의해서 제어한다. 또는 도 77b에 도시하는 장치는 조작키(900316)를 조작함으로써, 케이스(900312)로부터 충전기(900310)에 신호를 보내는 것이 가능한, 영상음성 쌍방향 통신장치이어도 좋다. 또는 조작키(900316)를 조작함으로써, 케이스(900312)로부터 충전기(900310)에 신호를 보내고, 또 충전기(900310)가 송신할 수 있는 신호를 다른 전자기기에 수신시킴으로써, 다른 전자기기의 통신 제어도 가능한, 범용 원격제어장치이어도 좋다. 본 발명을 표시부(900313)에 적용할 수 있다.
도 78a는 표시패널(900401)과 프린트 배선기판(900402)을 조합한 모듈을 도시하고 있다. 표시패널(900401)은 복수의 화소가 설치된 화소부(900403)와, 제 1 주사선 구동회로(900404)와, 제 2 주사선 구동회로(900405)와, 선택된 화소에 비디 오 신호를 공급하는 신호선 구동회로(900406)를 구비하고 있어도 좋다.
프린트 배선기판(900402)에는 컨트롤러(900407), 중앙처리장치(900408; CPU), 메모리(900409), 전원회로(900410), 음성처리회로(900411) 및 송수신회로(900412) 등이 구비되어 있다. 프린트 배선기판(900402)과 표시패널(900401)은 플렉시블 배선기판(900413; FPC)에 의해 접속되어 있다. 플렉시블 배선기판(900413; FPC)에는 유지 용량, 버퍼회로 등을 설치하고, 전원전압 또는 신호에 노이즈의 발생, 및 신호의 상승 시간의 증대를 막는 구성으로 하여도 좋다. 또, 컨트롤러(900407), 음성처리회로(900411), 메모리(900409), 중앙처리장치(900408; CPU), 전원회로(900410) 등은 COG(Chip On Glass) 방식을 사용하여 표시패널(900401)에 실장할 수도 있다. COG 방식에 의해, 프린트 배선기판(900402)의 규모를 축소할 수 있다.
프린트 배선기판(900402)에 구비된 인터페이스(I/F)부(900414)를 통해서, 각종 제어 신호의 입출력이 행하여진다. 그리고, 안테나와의 사이의 신호의 송수신을 하기 위한 안테나용 포트(900415)가 프린트 배선기판(900402)에 설치되어 있다.
도 78b는 도 78a에 도시한 모듈의 블록도를 도시한다. 이 모듈은 메모리(900409)로서 VRAM(900416), DRAM(900417), 플래시메모리(900418) 등이 포함되어 있다. VRAM(900416)에는 패널에 표시하는 화상의 데이터가, DRAM(900417)에는 화상 데이터 또는 음성 데이터가, 플래시메모리(900418)에는 각종 프로그램이 기억되어 있다.
전원회로(900410)는 표시패널(900401), 컨트롤러(900407), 중앙처리장 치(900408; CPU), 음성처리회로(900411), 메모리(900409), 송수신회로(900412)를 동작시키는 전력을 공급한다. 단, 패널의 사양에 따라서는 전원회로(900410)에 전류원이 구비되어 있는 경우도 있다.
중앙처리장치(900408; CPU)는 제어 신호생성회로(900420), 디코더(900421), 레지스터(900422), 연산회로(900423), RAM(900424), 중앙처리장치(900408; CPU)용의 인터페이스(900419; I/F)부 등을 갖고 있다. 인터페이스(I/F)부(900414)를 통해서 중앙처리장치(900408; CPU)에 입력된 각종 신호는 일단 레지스터(900422)에 유지된 후, 연산회로(900423), 디코더(900421) 등에 입력된다. 연산회로(900423)에서는 입력된 신호에 근거하여 연산을 하여, 각종 명령을 보내는 장소를 지정한다. 한편 디코더(900421)에 입력된 신호는 디코드되고, 제어 신호생성회로(900420)에 입력된다. 제어 신호생성회로(900420)는 입력된 신호에 근거하여, 각종 명령을 포함하는 신호를 생성하여, 연산회로(900423)에서 지정된 장소, 구체적으로는 메모리(900409), 송수신회로(900412), 음성처리회로(900411), 컨트롤러(900407) 등에 보낸다.
메모리(900409), 송수신회로(900412), 음성처리회로(900411), 컨트롤러(900407)는 각각 받은 명령에 따라서 동작한다. 이하 그 동작에 관해서 간단히 설명한다.
입력수단(900425)으로부터 입력된 신호는 인터페이스(I/F)부(900414)를 통해서 프린트 배선기판(900402)에 실장된 중앙처리장치(900408; CPU)에 보내진다. 제어 신호생성회로(900420)는 포인팅 디바이스 또는 키보드 등의 입력수단(900425)으 로부터 보내진 신호에 따라서, VRAM(900416)에 격납하고 있는 화상 데이터를 소정의 포맷으로 변환하여, 컨트롤러(900407)에 송부한다.
컨트롤러(900407)는 패널의 사양에 맞추어 중앙처리장치(900408; CPU)로부터 보내진 화상 데이터를 포함하는 신호에 데이터 처리를 실시하여, 표시패널(900401)에 공급한다. 컨트롤러(900407)는 전원회로(900410)로부터 입력된 전원전압, 또는 중앙처리장치(900408; CPU)로부터 입력된 각종 신호를 바탕으로, Hsync 신호, Vsync 신호, 클록 신호 CLK, 교류전압(AC Cont), 전환신호 L/R을 생성하여, 표시패널(900401)에 공급한다.
송수신회로(900412)에서는, 안테나(900428)에서 전파로서 송수신되는 신호가 처리되어 있고, 구체적으로는 아이솔레이터, 밴드패스 필터, VCO(Voltage Controlled Oscillator), LPF(Low Pass Filter), 커플러, 밸룬 등의 고주파회로를 포함하고 있어도 좋다. 송수신회로(900412)에서 송수신되는 신호 중 음성정보를 포함하는 신호가 중앙처리장치(900408; CPU)로부터의 명령에 따라서, 음성처리회로(900411)에 보내진다.
중앙처리장치(900408; CPU)의 명령에 따라서 보내진 음성정보를 포함하는 신호는 음성처리회로(900411)에서 음성 신호로 복조되어, 스피커(900427)에 보내진다. 마이크(900426)로부터 보내진 음성 신호는 음성처리회로(900411)에서 변조되어, 중앙처리장치(900408; CPU)로부터의 명령에 따라서, 송수신회로(900412)에 보내진다.
컨트롤러(900407), 중앙처리장치(900408; CPU), 전원회로(900410), 음성처리 회로(900411), 메모리(900409)를 본 실시형태의 패키지로서 실장할 수 있다.
물론, 본 실시형태는 텔레비전 수상기에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도역 또는 공항 등에서의 정보표시반, 가두에서의 광고표시반 등 특히 대면적의 표시매체로서 여러 가지의 용도에 적용할 수 있다.
다음에, 도 79를 참조하여, 본 발명에 관계되는 휴대전화의 구성예에 관해서 설명한다.
표시패널(900501)은 하우징(900530)에 탈착이 자유롭게 장착된다. 하우징(900530)은 표시패널(900501)의 사이즈에 맞추어, 형상 또는 치수를 적절하게 변경할 수 있다. 표시패널(900501)을 고정한 하우징(900530)은 프린트기판(900531)에 끼워져 모듈로서 조립된다.
표시패널(900501)은 FPC(900513)를 통해서 프린트기판(900531)에 접속된다. 프린트기판(900531)에는 스피커(900532), 마이크로폰(900533), 송수신회로(900534), CPU 및 컨트롤러 등을 포함하는 신호 처리회로(900535)가 형성되어 있다. 이러한 모듈과, 입력수단(900536), 배터리(900537)를 조합하여, 케이스(900539)에 수납한다. 표시패널(900501)의 화소부는 케이스(900539)에 형성된 개구창으로부터 시인할 수 있도록 배치한다.
표시패널(900501)은 화소부와 일부의 주변 구동회로(복수의 구동회로 중 동작 주파수가 낮은 구동회로)를 기판상에 트랜지스터를 사용하여 일체 형성하고, 일부의 주변 구동회로(복수의 구동회로 중 동작 주파수가 높은 구동회로)를 IC 칩상에 형성하고, 이 IC 칩을 COG(Chip On Glass)로 표시패널(900501)에 실장하여도 좋 다. 또는 그 IC 칩을 TAB(Tape Automated Bonding) 또는 프린트기판을 사용하여 유리기판과 접속하여도 좋다. 이러한 구성으로 하는 것으로, 표시장치의 저소비전력화를 도모하여, 휴대전화의 일회의 충전에 의한 사용시간을 길게 할 수 있다. 휴대전화의 저비용화를 도모할 수 있다.
도 79에 도시한 휴대전화는 여러 가지의 정보(정지화상, 동화상, 텍스트화상 등)를 표시하는 기능을 갖는다. 카렌더, 날짜 또는 시각 등을 표시부에 표시하는 기능을 갖는다. 표시부에 표시한 정보를 조작 또는 편집하는 기능을 갖는다. 여러 가지의 소프트웨어(프로그램)에 의해서 처리를 제어하는 기능을 갖는다. 무선통신 기능을 갖는다. 무선통신 기능을 사용하여 다른 휴대전화, 고정전화 또는 음성통신기기와 통화하는 기능을 갖는다. 무선통신 기능을 사용하여 여러 가지의 컴퓨터 네트워크에 접속하는 기능을 갖는다. 무선통신 기능을 사용하여 여러 가지의 데이터의 송신 또는 수신을 하는 기능을 갖는다. 착신, 데이터의 수신, 또는 알람에 따라서 바이브레이터가 동작하는 기능을 갖는다. 착신, 데이터의 수신, 또는 알람에 따라서 소리가 발생하는 기능을 갖는다. 또, 도 79에 도시한 휴대전화가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
도 80에서 도시하는 휴대전화는 조작 스위치류(900604), 마이크로폰(900605) 등이 구비된 본체((A)900601)와, 표시패널((A)900608), 표시패널((B)900609), 스피커(900606) 등이 구비된 본체((B)900602)가 경첩(900610)으로 개폐 가능하게 연결되어 있다. 표시패널((A)900608)과 표시패널((B)900609)은 회로기판(900607)과 같이 본체((B)900602)의 케이스(900603) 중에 수납된다. 표시패널((A)900608) 및 표 시패널((B)900609)의 화소부는 케이스(900603)에 형성된 개구창으로부터 시인할 수 있도록 배치된다.
표시패널((A)900608)과 표시패널((B)900609)은 그 휴대전화(900600)의 기능에 따라서 화소수 등의 사양을 적절하게 설정할 수 있다. 예를 들면, 표시패널((A)900608)을 주화면으로 하고, 표시패널((B)900609)을 부화면으로 하여 조합할 수 있다.
본 실시형태에 관계되는 휴대전화는 그 기능 또는 용도에 따라서 여러 가지의 형태로 변용할 수 있다. 예를 들면, 경첩(900610)의 부위에 촬상소자를 장착하고, 카메라가 있는 휴대전화로 하여도 좋다. 조작 스위치류(900604), 표시패널((A)900608), 표시패널((B)900609)을 하나의 케이스 내에 수납한 구성으로 하여도, 상기한 작용 효과를 가질 수 있다. 표시부를 복수개 갖춘 정보표시단말에 본 실시형태의 구성을 적용하여도, 같은 효과를 얻을 수 있다.
도 80에 도시한 휴대전화는 여러 가지의 정보(정지화상, 동화상, 텍스트화상 등)를 표시하는 기능을 갖는다. 카렌더, 날짜 또는 시각 등을 표시부에 표시하는 기능을 갖는다. 표시부에 표시한 정보를 조작 또는 편집하는 기능을 갖는다. 여러 가지의 소프트웨어(프로그램)에 의해서 처리를 제어하는 기능을 갖는다. 무선통신 기능을 갖는다. 무선통신 기능을 사용하여 다른 휴대전화, 고정전화 또는 음성통신기기와 통화하는 기능을 갖는다. 무선통신 기능을 사용하여 여러 가지의 컴퓨터 네트워크에 접속하는 기능을 갖는다. 무선통신 기능을 사용하여 여러 가지의 데이터의 송신 또는 수신을 하는 기능을 갖는다. 착신, 데이터의 수신, 또는 알람 에 따라서 바이브레이터가 동작하는 기능을 갖는다. 착신, 데이터의 수신, 또는 알람에 따라서 소리가 발생하는 기능을 갖는다. 또, 도 80에 도시한 휴대전화가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
본 발명을 여러 가지의 전자기기에 적용할 수 있다. 구체적으로는 전자기기의 표시부에 적용할 수 있다. 그와 같은 전자기기로서, 비디오카메라, 디지털카메라, 고글형 디스플레이, 네비게이션 시스템, 음향재생장치(카오디오, 오디오콤보 등), 컴퓨터, 게임기기, 휴대정보단말(모바일컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 DVD 등의 기록매체를 재생하고, 이 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다.
도 81a는 디스플레이로, 케이스(900711), 지지대(900712), 표시부(900713) 등을 포함한다. 도 81a에 도시하는 디스플레이는 여러 가지의 정보(정지화상, 동화상, 텍스트화상 등)를 표시부에 표시하는 기능을 갖는다. 또, 도 81a에 도시하는 디스플레이가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
도 81b는 카메라로, 본체(900721), 표시부(900722), 수상부(900723), 조작키(900724), 외부 접속 포트(900725), 셔터 버튼(900726) 등을 포함한다. 도 81b에 도시하는 카메라는 정지화상을 촬영하는 기능을 갖는다. 동화상을 촬영하는 기능을 갖는다. 촬영한 화상(정지화상, 동화)을 자동으로 보정하는 기능을 갖는다. 촬영한 화상을 기록매체(외부 또는 카메라에 내장)에 보존하는 기능을 갖는다. 촬 영한 화상을 표시부에 표시하는 기능을 갖는다. 또, 도 81b에 도시하는 카메라가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
도 81c는 컴퓨터로, 본체(900731), 케이스(900732), 표시부(900733), 키보드(900734), 외부 접속 포트(900735), 포인팅 디바이스(900736) 등을 포함한다. 도 81c에 도시하는 컴퓨터는 여러 가지의 정보(정지화상, 동화상, 텍스트화상 등)를 표시부에 표시하는 기능을 갖는다. 여러 가지의 소프트웨어(프로그램)에 의해서 처리를 제어하는 기능을 갖는다. 무선통신 또는 유선통신 등의 통신 기능을 갖는다. 통신 기능을 사용하여 여러 가지의 컴퓨터 네트워크에 접속하는 기능을 갖는다. 통신 기능을 사용하여 여러 가지의 데이터의 송신 또는 수신을 하는 기능을 갖는다. 또, 도 81c에 도시하는 컴퓨터가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
도 81d는 모바일컴퓨터로, 본체(900741), 표시부(900742), 스위치(900743), 조작키(900744), 적외선 포트(900745) 등을 포함한다. 도 81d에 도시하는 모바일컴퓨터는 여러 가지의 정보(정지화상, 동화상, 텍스트화상 등)를 표시부에 표시하는 기능을 갖는다. 표시부에 터치패널의 기능을 갖는다. 카렌더, 날짜 또는 시각 등을 표시하는 기능을 표시부에 갖는다. 여러 가지의 소프트웨어(프로그램)에 의해서 처리를 제어하는 기능을 갖는다. 무선통신 기능을 갖는다. 무선통신 기능을 사용하여 여러 가지의 컴퓨터 네트워크에 접속하는 기능을 갖는다. 무선통신 기능을 사용하여 여러 가지의 데이터의 송신 또는 수신을 하는 기능을 갖는다. 또, 도 81d에 도시하는 모바일컴퓨터가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
도 81e는 기록매체를 구비한 휴대형의 화상재생장치(예를 들면, DVD 재생장치)로, 본체(900751), 케이스(900752), 표시부A(900753), 표시부B(900754), 기록매체(DVD 등), 판독부(900755), 조작키(900756), 스피커부(900757) 등을 포함한다. 표시부A(900753)는 주로 화상정보를 표시하여, 표시부B(900754)는 주로 문자정보를 표시할 수 있다.
도 81f는 고글형 디스플레이로, 본체(900761), 표시부(900762), 이어폰(900763), 지지부(900764) 등을 포함한다. 도 81f에 도시하는 고글형 디스플레이는 외부로부터 추출한 화상(정지화상, 동화상, 텍스트화상 등)을 표시부에 표시하는 기능을 갖는다. 또, 도 81f에 도시하는 고글형 디스플레이가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
도 81g는 휴대형 유기기로, 케이스(900771), 표시부(900772), 스피커부(900773), 조작키(900774), 기억매체 삽입부(900775) 등을 포함한다. 도 81g에 도시하는 휴대형유기기는 기록매체에 기록되어 있는 프로그램 또는 데이터를 판독 표시부에 표시하는 기능을 갖는다. 다른 휴대형유기기와 무선통신을 하여 정보를 공유하는 기능을 갖는다. 또, 도 81g에 도시하는 휴대형 유기기가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
도 81h는 텔레비전 수상 기능이 있는 디지털카메라로, 본체(900781), 표시부(900782), 조작키(900783), 스피커(900784), 셔터 버튼(900785), 수상부(900786), 안테나(900787) 등을 포함한다. 도 81h에 도시하는 텔레비전 수상기 가 있는 디지털카메라는 정지화상을 촬영하는 기능을 갖는다. 동화상을 촬영하는 기능을 갖는다. 촬영한 화상을 자동으로 보정하는 기능을 갖는다. 안테나로부터 여러 가지의 정보를 추출하는 기능을 갖는다. 촬영한 화상, 또는 안테나로부터 추출한 정보를 보존하는 기능을 갖는다. 촬영한 화상, 또는 안테나로부터 추출한 정보를 표시부에 표시하는 기능을 갖는다. 또, 도 81h에 도시하는 텔레비전 수상기가 있는 디지털카메라가 갖는 기능은 이것에 한정되지 않고, 여러 가지의 기능을 가질 수 있다.
도 81a 내지 81h에 도시한 바와 마찬가지로, 본 발명에 관계되는 전자기기는 어떠한 정보를 표시하기 위한 표시부를 갖는 것을 특징으로 한다. 본 발명에 관계되는 전자기기는 데이터가 중복되어 있는 경우에 상기 데이터를 메모리에 격납하는 것으로 회로의 동작 빈도를 감소시킬 수 있기 때문에, 소비전력이 작고, 장시간의 전지 구동이 가능하다.
다음에, 본 발명에 관계되는 표시장치의 응용예를 설명한다.
도 82에, 본 발명에 관계되는 표시장치를, 건조물과 일체로 하여 설치한 예에 관해서 도시한다. 도 82는 케이스(900810), 표시부(900811), 조작부인 리모콘장치(900812), 스피커부(900813) 등을 포함한다. 본 발명에 관계되는 표시장치는 벽걸이형으로서 건물과 일체로 되어 있어, 설치하는 스페이스를 넓게 필요로 하지 않고 설치 가능하다.
도 83에, 건조물 내에 본 발명에 관계되는 표시장치를, 건조물과 일체로 하여 설치한 다른 예에 관해서 도시한다. 표시패널(900901)은 유닛 버스(900902)와 일체로 장착되어 있고, 입욕자는 표시패널(900901)의 시청이 가능해진다. 표시패널(900901)은 입욕자가 조작하는 것으로 정보를 표시하는 기능을 갖는다. 광고 또는 오락수단으로서 이용할 수 있는 기능을 갖는다.
또, 본 발명에 관계되는 표시장치는 도 83에서 도시한 유닛 버스(900902)의 측벽뿐만 아니라, 여러 가지의 장소에 설치할 수 있다. 예를 들면, 경면(鏡面)의 일부 또는 욕조 자체와 일체로 하여도 좋다. 이 때, 표시패널(900901)의 형상은 경면 또는 욕조의 형상에 맞춘 것으로 되어 있어도 좋다.
도 84에, 본 발명에 관계되는 표시장치를, 건조물과 일체로 하여 설치한 다른 예에 관해서 도시한다. 표시패널(901002)은 주상체(901001)의 곡면에 맞추어 만곡시켜 장착되어 있다. 또, 여기에서는 주상체(901001)를 전주(電柱)로서 설명한다.
도 84에 도시하는 표시패널(901002)은 인간의 시점보다 높은 위치에 설치되어 있다. 전주와 같이 옥외에서 반복하여 임립(林立)하고 있는 건조물에 표시패널(901002)을 설치하는 것으로, 불특정 다수의 시인자에게 광고를 할 수 있다. 여기에서, 표시패널(901002)은 외부로부터의 제어에 의해, 같은 화상을 표시시키는 것, 및 순식간에 화상을 바꾸는 것이 용이하기 때문에, 극히 효율적인 정보표시, 및 광고 효과를 얻을 수 있다. 표시패널(901002)에 자발광형의 표시소자를 설치하는 것으로, 야간에도, 시인성이 높은 표시매체로서 유용하다고 할 수 있다. 전주에 설치하는 것으로, 표시패널(901002)의 전력 공급수단의 확보가 용이하다. 재해발생시 등의 비상 사태일 때는 피재자에게 민첩하고 정확한 정보를 전달하는 수단 이 될 수도 있다.
또, 표시패널(901002)로서는 예를 들면, 필름형의 기판에 유기트랜지스터 등의 스위칭소자를 설치하여 표시소자를 구동함으로써 화상의 표시를 하는 표시패널을 사용할 수 있다.
또, 본 실시형태에서, 건조물로서 벽, 주상체, 유닛 버스를 예로 하였지만, 본 실시형태는 이것에 한정되지 않고, 여러 가지의 건조물에 본 발명에 관계되는 표시장치를 설치할 수 있다.
다음에, 본 발명에 관계되는 표시장치를, 이동체와 일체로 하여 설치한 예에 관해서 도시한다.
도 85는 본 발명에 관계되는 표시장치를, 자동차와 일체로 하여 설치한 예에 관해서 도시한 도면이다. 표시패널(901101)은 자동차의 차체(901102)와 일체로 장착되어 있고, 차체의 동작 또는 차체 내외로부터 입력되는 정보를 온디맨드로 표시할 수 있다. 또, 네비게이션 기능을 갖고 있어도 좋다.
또, 본 발명에 관계되는 표시장치는 도 85에서 도시한 차체(901102)뿐만 아니라, 여러 가지의 장소에 설치할 수 있다. 예를 들면, 유리창, 도어, 핸들, 시프트 레버, 좌석시트, 룸미러 등과 일체로 하여도 좋다. 이 때, 표시패널(901101)의 형상은 설치하는 것의 형상에 맞춘 것으로 되어 있어도 좋다.
도 86은 본 발명에 관계되는 표시장치를, 열차차량과 일체로 하여 설치한 예에 관해서 도시한 도면이다.
도 86a는 열차차량의 도어(901201)의 유리에 표시패널(901202)을 설치한 예 에 관해서 도시한 도면이다. 종래의 종이에 의한 광고와 비교하여, 광고 교체시에 필요하게 되는 인건비가 들지 않는다고 하는 이점이 있다. 표시패널(901202)은 외부로부터의 신호에 의해 표시부에서 표시되는 화상의 전환을 순식간에 행하는 것이 가능하기 때문에, 예를 들면, 전차의 승강객의 객층이 교체되는 시간대마다 표시패널의 화상을 바꿀 수 있어, 더욱 효과적인 광고 효과를 얻을 수 있다.
도 86b는 열차차량의 도어(901201)의 유리 외에, 유리창(901203), 및 천정(901204)에 표시패널(901202)을 설치한 예에 관해서 도시한 도면이다. 이와 마찬가지로, 본 발명에 관계되는 표시장치는 종래에는 설치가 곤란하였던 장소에 용이하게 설치하는 것이 가능하기 때문에, 효과적인 광고 효과를 얻을 수 있다. 본 발명에 관계되는 표시장치는 외부로부터의 신호에 의해 표시부에서 표시되는 화상의 전환을 순식간에 하는 것이 가능하기 때문에, 광고 교체시의 비용 및 시간을 삭감할 수 있고, 또 유연한 광고의 운용 및 정보전달이 가능해진다.
또, 본 발명에 관계되는 표시장치는 도 86에서 도시한 도어(901201), 유리창(901203), 및 천정(901204)뿐만 아니라, 여러 가지의 장소에 설치할 수 있다. 예를 들면, 가죽 손잡이, 좌석시트, 난간, 마루 등과 일체로 하여도 좋다. 이 때, 표시패널(901202)의 형상은 설치하는 것의 형상에 맞추어도 좋다.
도 87은 본 발명에 관계되는 표시장치를, 여객용 비행기와 일체로 하여 설치한 예에 관해서 도시한 도면이다.
도 87a는 여객용 비행기의 좌석 상부의 천정(901301)에 표시패널(901302)을 설치하였을 때의, 사용시의 형상에 관해서 도시한 도면이다. 표시패널(901302)은 천정(901301)과 힌지부(901303)를 통해서 일체로 장착되어 있고, 힌지부(901303)의 신축에 의해 승객은 표시패널(901302)의 시청이 가능해진다. 표시패널(901302)은 승객이 조작하는 것으로 정보를 표시하는 기능을 갖는다. 광고 또는 오락수단으로서 이용할 수 있는 기능을 갖는다. 도 87b에 도시하는 바와 같이, 힌지부를 구부려 천정(901301)에 격납함으로써, 이착륙시의 안전에 배려할 수 있다. 또, 긴급시에 표시패널의 표시소자를 점등시키는 것으로, 정보전달수단 및 유도 등으로서도 이용 가능하다.
또, 본 발명에 관계되는 표시장치는 도 87에서 도시한 천정(901301)뿐만 아니라, 여러 가지의 장소에 설치할 수 있다. 예를 들면, 좌석시트, 좌석 테이블, 팔걸이, 창 등과 일체로 하여도 좋다. 다수의 사람이 동시에 시청할 수 있는 대형의 표시패널을, 기체의 벽에 설치하여도 좋다. 이 때, 표시패널(901302)의 형상은 설치하는 것의 형상에 맞춘 것으로 되어 있어도 좋다.
또, 본 실시형태에서, 이동체로서는 전차차량 본체, 자동차 차체, 비행기 차체에 관해서 예시하였지만 이것에 한정되지 않고, 자동이륜차, 자동사륜차(자동차, 버스 등을 포함함), 전차(모노레일, 철도 등을 포함함), 선박 등, 여러 가지로 형성할 수 있다. 본 발명에 관계되는 표시장치는 외부로부터의 신호에 의해, 이동체내에서의 표시패널의 표시를 순식간에 바꾸는 것이 가능하기 때문에, 이동체에 본 발명에 관계되는 표시장치를 설치함으로써, 이동체를 불특정 다수의 고객을 대상으로 한 광고표시판, 재해발생시의 정보표시판 등의 용도에 사용하는 것이 가능해진다.
또, 본 실시형태에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시형태의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시형태의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시형태는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시형태에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
실시예 1
본 실시예에서는 도 1에 도시한 표시장치가 갖는 신호선 구동회로의 더욱 구체적인 구성에 관해서 설명한다.
도 14에, 신호선 구동회로의 회로도를 일례로서 도시한다. 도 14에 도시하 는 신호선 구동회로는 시프트 레지스터(501)와, 샘플링회로(502)와, 제 1 래치(503)와, 제 2 래치(504)와, 제 3 래치(505)와, 레벨 시프터(506)와, 버퍼(507)를 갖고 있다. 또 본 실시예에서는 기억회로로서 제 1 래치(503), 제 2 래치(504) 및 제 3 래치(505)의, 3개의 래치를 갖는 신호선 구동회로를 예로 들고 있지만, 기억회로의 수는 이것에 한정되지 않는다.
시프트 레지스터(501)는 복수의 딜레이형 플립플롭(508; DFF)을 갖고 있다. 그리고 시프트 레지스터(501)는 입력된 스타트 펄스 신호 S-SP 및 클록 신호 S-CLK에 따라서, 순차적으로 펄스가 시프트한 타이밍 신호를 생성하여, 후단의 샘플링회로(502)에 입력한다.
샘플링회로(502)는 복수의 기억소자(509; LAT)를 갖고 있다. 그리고 샘플링회로(502)는 입력된 타이밍 신호의 펄스에 따라서, 비디오 신호를 차례로 샘플링하여, 기억소자(509)에 샘플링한 비디오 신호의 데이터를 기록한다.
제 1 래치(503)는 복수의 기억소자(510; LAT)를 갖고, 제 2 래치(504)는 복수의 기억소자(511; LAT)를 갖고, 제 3 래치(505)는 복수의 기억소자(512; LAT)를 갖는다. 기억소자(510), 기억소자(511) 및 기억소자(512)의 수는 각각, 화소부에서의 1라인 화소수와 같거나, 그것보다도 많은 것이 바람직하다.
그리고 제 1 래치(503)에는 기록용 래치 신호 WS1 및 판독용 래치 신호 RS1이 입력된다. 제 2 래치(504)에는 기록용 래치 신호 WS2 및 판독용 래치 신호 RS2가 입력된다. 제 3 래치(505)에는 기록용 래치 신호 WS3 및 판독용 래치 신호 RS3 이 입력된다.
샘플링회로(502)에서 기억소자(509)에 기록된 데이터는 제 1 래치(503)가 갖는 기억소자(510), 제 2 래치(504)가 갖는 기억소자(511) 또는 제 3 래치(505)가 갖는 기억소자(512)에 기록되어 유지된다. 기억소자(510), 기억소자(511) 및 기억소자(512)에 대한 데이터의 기록은 기록용 래치 신호 WS1 내지 WS3에 의해서 각각 제어된다.
그리고 기억소자(510), 기억소자(511) 또는 기억소자(512)에서 유지되어 있는 데이터는 비디오 신호로서 후단의 레벨 시프터(506)에 입력된다. 레벨 시프터(506)에 대한 비디오 신호의 입력은 판독용 래치 신호 RS1 내지 RS3에 의해서 제어된다.
레벨 시프터(506)는 입력된 비디오 신호의 전압의 진폭을 제어하여, 후단의 버퍼(507)에 입력한다. 버퍼(507)는 입력된 비디오 신호의 파형을 정형하여, 화소부에 입력한다.
또, 본 실시예에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시예의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시예의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시예는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시예에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
실시예 2
본 실시예에서는 도 12에 도시한 표시장치가 갖는 신호선 구동회로의 더욱 구체적인 구성에 관해서 설명한다.
도 15에, 신호선 구동회로의 회로도를 일례로서 도시한다. 도 15에 도시하는 신호선 구동회로는 시프트 레지스터(601)와, 샘플링회로(602)와, 제 1 래치(603)와, 제 2 래치(604)와, 제 3 래치(605)와, DA변환회로(606)를 갖고 있다. 또 본 실시예에서는 기억회로로서 제 1 래치(603), 제 2 래치(604) 및 제 3 래치(605)의, 3개의 래치를 갖는 신호선 구동회로를 예로 들고 있지만, 기억회로의 수는 이것에 한정되지 않는다.
시프트 레지스터(601)는 복수의 딜레이형 플립플롭(608; DFF)을 갖고 있다. 그리고 시프트 레지스터(601)는 입력된 스타트 펄스 신호 S-SP 및 클록 신호 S-CLK에 따라서, 순차적으로 펄스가 시프트한 타이밍 신호를 생성하여, 후단의 샘플링회로(602)에 입력한다.
샘플링회로(602)는 복수의 기억소자(609; LAT)를 갖고 있다. 기억소자(609)의 수는 화소부에서의 1라인 화소수에, 비디오 신호의 비트수를 더한 수와 같거나, 그것보다도 많은 것이 바람직하다. 또 도 15에서는 비디오 신호의 비트수가 3인 경우를 예시하고 있지만, 비디오 신호의 비트수는 이것에 한정되지 않는다. 그리고 샘플링회로(602)는 입력된 타이밍 신호의 펄스에 따라서, 비디오 신호를 차례로 샘플링하여, 기억소자(609)에 샘플링한 비디오 신호의 데이터를 기록한다.
제 1 래치(603)는 복수의 기억소자(610; LAT)를 갖고, 제 2 래치(604)는 복수의 기억소자(611; LAT)를 갖고, 제 3 래치(605)는 복수의 기억소자(612; LAT)를 갖는다. 기억소자(610), 기억소자(611) 및 기억소자(612)의 수는 각각, 화소부에서의 1라인 화소수에, 비디오 신호의 비트수를 더한 수와 같거나, 그것보다도 많은 것이 바람직하다.
그리고 제 1 래치(603)에는 기록용 래치 신호 WS1 및 판독용 래치 신호 RS1이 입력된다. 제 2 래치(604)에는 기록용 래치 신호 WS2 및 판독용 래치 신호 RS2가 입력된다. 제 3 래치(605)에는 기록용 래치 신호 WS3 및 판독용 래치 신호 RS3이 입력된다.
샘플링회로(602)에서 기억소자(609)에 기록된 데이터는 제 1 래치(603)가 갖 는 기억소자(610), 제 2 래치(604)가 갖는 기억소자(611) 또는 제 3 래치(605)가 갖는 기억소자(612)에 기록되어 유지된다. 기억소자(610), 기억소자(611) 또는 기억소자(612)에 대한 데이터의 기록은 기록용 래치 신호 WS1 내지 WS3에 의해서 제어된다.
그리고 기억소자(610), 기억소자(611) 또는 기억소자(612)에서 유지되어 있는 데이터는 비디오 신호로서 후단의 DA변환회로(606)에 입력된다. DA변환회로(606)에 대한 비디오 신호의 입력은 판독용 래치 신호 RS1 내지 RS3에 의해서 제어된다. DA변환회로(606)는 입력된 디지털의 비디오 신호를 아날로그로 변환하여, 후단 화소부에 입력한다.
또, 본 실시예에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 재기록 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시예의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시예의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시예는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시예에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
실시예 3
본 실시예에서는 본 발명의 표시장치가 갖는, 기억회로 내의 기억소자의 구성에 관해서 설명한다.
도 20에, 기억소자의 회로도를 일례로서 도시한다. 도 20에서는 3개의 기억회로가 각각 갖는 기억소자(801 내지 803)의 구성을 예시하고 있다. 기억소자(801)의 후단에 기억소자(802), 기억소자(802)의 후단에 기억소자(803)가 접속되어 있다. 또 도 20에서는 각 기억회로가 갖는 기억소자를 1개씩 도시하고 있지만, 실제로는 1라인에 포함되는 화소의 수와 같거나, 그것보다도 많은 수의 기억소자가 각 기억회로에 설치되어 있다. 또한 신호선 구동회로에서 비디오 신호를 디지털로부터 아날로그로 변환하는 경우는 1라인 화소수에, 비디오 신호의 비트수를 더한 수와 같거나, 그것보다도 많은 수의 기억소자를, 각 기억회로에 설치한다.
기억소자(801)에는 기록용 래치 신호 WS1 및 판독용 래치 신호 RS1이 입력된다. 기억소자(802)에는 기록용 래치 신호 WS2 및 판독용 래치 신호 RS2가 입력된 다. 기억소자(803)에는 기록용 래치 신호 WS3 및 판독용 래치 신호 RS3이 입력된다.
도 20에서는 기억소자(801 내지 803)는 같은 회로 구성을 갖고 있기 때문에, 기억소자(801)를 예로 들어, 각 기억소자의 구성에 관해서 더욱 자세히 설명한다.
기억소자(801)는 클록드 인버터(804), 클록드 인버터(806), 인버터(805), 스위치회로(807)를 갖고 있다. 클록드 인버터(804), 클록드 인버터(806)의 동작은 클록드 인버터(804), 클록드 인버터(806)에 입력되는 기록용 래치 신호 WS1에 의해서 제어된다. 클록드 인버터(804)에는 샘플링회로로부터, 샘플링된 비디오 신호가 입력된다. 클록드 인버터(804)의 출력은 인버터(805)에 주어진다. 인버터(805)와 클록드 인버터(806)는 한쪽의 출력을 한쪽의 입력에 서로 주는 것으로, 플립플롭회로를 구성하고 있다. 또한 인버터(805)의 출력은 스위치회로(807)를 통해서, 기억회로의 후단, 예를 들면 화소부의 신호선, DA변환회로 등에 주어진다.
스위치회로(807)의 동작은 스위치회로(807)에 입력되는 판독용 래치 신호 RS1에 의해서 제어된다. 도 20에서는 스위치회로(807)가 트랜스미션 게이트(808), 인버터(809)를 갖는 예를 개시하고 있다. 트랜스미션 게이트(808)에는 판독용 래치 신호 RS1과, 판독용 래치 신호 RS1을 인버터(809)에 의해서 반전시킬 수 있는 신호가 입력되어 있고, 이들의 신호에 의해서 트랜스미션 게이트(808)의 스위칭이 제어되어 있다.
본 실시예의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실 시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시예의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시예는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시예에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
실시예 4
본 실시예에서는 본 발명의 표시장치의 하나인 액티브 매트릭스형의 발광장치가 갖는 화소부의 구성에 관해서 설명한다.
액티브 매트릭스형의 발광장치는 각 화소에 표시소자에 상당하는 발광소자가 형성되어 있다. 발광소자는 스스로 발광하기 때문에 시인성이 높고, 액정표시장치로 필요한 백라이트가 필요하지 않아 박형화에 최적인 동시에, 시야각에도 제한이 없다. 본 실시예에서는 발광소자의 1개인 유기발광소자(OLED: Organic Light Emitting Diode)를 사용한 발광장치에 관해서 설명하지만, 본 발명은 다른 발광소자를 사용한 발광장치이어도 좋다.
OLED는 전장(電場)을 가하는 것으로 발생하는 루미네선 스(Electroluminescence)를 얻을 수 있는 재료를 포함하는 층(이하, 전계발광층이라고 함)과, 양극층과, 음극층을 갖고 있다. 일렉트로루미네선스에는 1중항 여기 상태로부터 기저 상태로 되돌아갈 때의 발광(형광)과 3중항 여기 상태로부터 기저 상태로 되돌아갈 때의 발광(인광)이 있지만, 본 발명의 발광장치는 상술한 발광 중의, 어느 한쪽의 발광을 사용하여 있어도 좋고, 또는 양쪽의 발광을 사용하고 있어도 좋다.
본 실시예의 발광장치 화소부(301)의 확대도를 도 16a에 도시한다. 화소부(301)는 매트릭스형으로 배치된 복수의 화소(304)를 갖고 있다. 또한 S1 내지 Sx는 신호선, V1 내지 Vx는 전원선, G1 내지 Gy는 주사선에 상당한다. 본 실시예의 경우, 화소(304)는 신호선 S1 내지 Sx와, 전원선 V1 내지 Vx와, 주사선 G1 내지 Gy를 1개씩 갖고 있다.
화소(304)의 확대도를 도 16b에 도시한다. 도 16b에서, 305는 스위칭용 트랜지스터이다. 스위칭용 트랜지스터(305)의 게이트 전극은 주사선 Gj(j=1 내지 y)에 접속되어 있다. 스위칭용 트랜지스터(305)의 소스영역과 드레인영역은 한쪽이 신호선 Si(i=1 내지 x)에, 또 한쪽이 구동용 트랜지스터(306)의 게이트 전극에 각각 접속되어 있다. 또한 전원선 Vi(i=1 내지 x)와, 구동용 트랜지스터(306)의 게이트 전극의 사이에는 각 화소가 갖는 유지 용량(308)이 설치되어 있다.
유지 용량(308)은 스위칭용 트랜지스터(305)가 오프일 때, 구동용 트랜지스터(306)의 게이트 전압(게이트 전극과 소스영역간의 전위차)을 유지하기 위해서 설치되어 있다. 또 본 실시예에서는 유지 용량(308)을 설치하는 구성을 도시하였지 만, 본 발명은 이 구성에 한정되지 않고, 유지 용량(308)을 설치하지 않아도 좋다.
또한, 구동용 트랜지스터(306)의 소스영역과 드레인영역은 한쪽이 전원선 Vi(i=1 내지 x)에 접속되고, 또 한쪽은 발광소자(307)에 접속되어 있다. 발광소자(307)는 양극과 음극과, 양극과 음극의 사이에 설치된 전계발광층으로 이루어진다. 양극이 구동용 트랜지스터(306)의 소스영역 또는 드레인영역과 접속하고 있는 경우, 양극이 화소전극, 음극이 대향전극이 된다. 반대로 음극이 구동용 트랜지스터(306)의 소스영역 또는 드레인영역과 접속하고 있는 경우, 음극이 화소전극, 양극이 대향전극이 된다.
발광소자(307)의 대향전극과, 전원선 Vi에는 각각 소정의 전압이 주어져 있다.
주사선 구동회로로부터 주사선 G1 내지 Gy에 입력되는 선택 신호의 펄스에 따라서, 주사선 Gj가 선택되면, 다시 말하면 주사선 Gj에 대응하는 라인 화소(304)가 선택되면, 상기 라인 화소(304)에서 주사선 Gj에 게이트 전극이 접속된 스위칭용 트랜지스터(305)가 온이 된다. 그리고 신호선 Si에 비디오 신호가 입력되면, 상기 비디오 신호의 전압에 따라서 구동용 트랜지스터(306)의 게이트 전압이 결정된다. 구동용 트랜지스터(306)가 온이 된 경우, 전원선 Vi와 발광소자(307)가 전기적으로 접속되고, 전류의 공급에 의해 발광소자(307)가 발광한다. 반대로, 구동용 트랜지스터(306)가 오프가 된 경우, 전원선 Vi와 발광소자(307)는 전기적으로 접속되지 않기 때문에, 발광소자(307)에 대한 전류의 공급은 행하여지지 않고, 발광소자(307)는 발광하지 않는다.
또 스위칭용 트랜지스터(305), 구동용 트랜지스터(306)는 n채널형 트랜지스터라도 p채널형 트랜지스터라도 어느쪽이나 사용할 수 있다. 단 구동용 트랜지스터(306)의 소스영역 또는 드레인영역이 발광소자(307)의 양극과 접속되어 있는 경우, 구동용 트랜지스터(306)는 p채널형 트랜지스터인 것이 바람직하다. 또한, 구동용 트랜지스터(306)의 소스영역 또는 드레인영역이 발광소자(307)의 음극과 접속되어 있는 경우, 구동용 트랜지스터(306)는 n채널형 트랜지스터인 것이 바람직하다.
또한 스위칭용 트랜지스터(305), 구동용 트랜지스터(306)는 싱글게이트 구조가 아니라, 더블게이트 구조나 트리플게이트 구조 등의 멀티게이트 구조를 갖고 있어도 좋다.
또 본 발명은 도 16에 도시한 회로 구성뿐만 아니라, 여러 가지의 회로 구성을 가진 화소를 갖는 표시장치에 적용할 수 있다. 본 발명의 표시장치가 갖는 화소는 예를 들면, 구동용 트랜지스터의 임계치 전압을 보정할 수 있는 임계치 보정형 회로 구성이나, 전류를 입력하는 것으로 구동용 트랜지스터의 임계치 및 이동도를 보정할 수 있는 전류 입력형의 회로 구성 등을 갖고 있어도 좋다.
본 실시예의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시예의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시예는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시예에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
실시예 5
본 실시예에서는 본 발명의 표시장치의 하나인 액티브 매트릭스형의 액정표시장치가 갖는 화소부의 구성에 관해서 설명한다.
본 실시예의 액정표시장치 화소부(401)의 확대도를 도 17에 도시한다. 도 17에서, 화소부(401)에는 복수의 화소(402)가 매트릭스형으로 형성되어 있다. 또한 S1 내지 Sx는 신호선, G1 내지 Gy는 주사선에 상당한다. 본 실시예의 경우, 화소(402)는 신호선 S1 내지 Sx와, 주사선 G1 내지 Gy를 1개씩 갖고 있다.
화소(402)는 스위칭소자로서 기능하는 트랜지스터(403)와, 표시소자에 상당하는 액정셀(404)과, 유지 용량(405)을 갖고 있다. 액정셀(404)은 화소전극과, 대향전극과, 화소전극과 대향전극의 사이에 협지된 액정을 갖고 있다. 트랜지스터(403)의 게이트 전극은 주사선 Gj(j=1 내지 y)에 접속되어 있고, 트랜지스터(403)의 소스영역 또는 드레인영역은 한쪽이 신호선 Si(i=1 내지 x)에, 다른쪽이 액정셀(404)의 화소전극에 접속되어 있다. 또한 유지 용량(405)이 갖는 2개의 전극은 한쪽이 액정셀(404)의 화소전극에, 다른쪽이 코먼 전극에 접속되어 있다. 코 먼 전극은 액정셀(404)의 대향전극에 접속되어 있어도 좋고, 다른 주사선에 접속되어 있어도 좋다.
주사선 구동회로로부터 주사선 G1 내지 Gy에 입력되는 선택 신호의 펄스에 따라서, 주사선 Gj가 선택된다, 다시 말하면 주사선 Gj에 대응하는 라인 화소(402)가 선택되면, 상기 라인 화소(402)에서 주사선 Gj에 게이트 전극이 접속된 트랜지스터(403)가 온이 된다. 그리고 신호선 구동회로에서 신호선 Si에 비디오 신호가 입력되면, 상기 비디오 신호의 전압에 따라서 액정셀(404)의 화소전극과 대향전극의 사이에 전압이 인가된다. 액정셀(404)은 화소전극과 대향전극의 사이에 인가되는 전압의 값에 따라서, 그 투과율이 결정된다. 또한 액정셀(404)의 화소전극과 대향전극의 사이의 전압은 유지 용량(405)에서 유지된다.
본 실시예의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시예의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시예는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시예에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있 다.
실시예 6
본 실시예에서는 1프레임 기간 내에서 화소부에 비디오 신호를 입력하는 타이밍에 관해서, 도 13을 사용하여 설명한다.
도 13a는 1프레임 기간을 복수의 서브프레임 기간 SF1 내지 SF6으로 분할하여 동작시키는 경우에 있어서, 비디오 신호를 화소부에 입력하는 타이밍을 나타내는 타이밍 차트이다. 가로축은 시간을 나타내고, 세로축은 주사선 구동회로에 의해서 선택되는 라인의 주사방향을 나타내고 있다. 도 13a에서는 6비트의 비디오 신호를 사용하여, 1프레임 기간을 비트수와 같은 수인 6개의 서브프레임 기간으로 분할하는 경우를 예로 들어 있다. 단 본 발명에 있어서 비디오 신호의 비트수는 6에 한정되지 않는다.
서브프레임 기간 SF1 내지 SF6은 각 화소에 비디오 신호를 입력하기 위한 기록 기간 Ta를 각각 갖는다. 기록 기간 Ta에서는 주사선 구동회로에 의해 각 라인 화소가 차례로 선택된다. 그리고 선택된 라인 화소에, 신호선 구동회로로부터 비디오 신호가 입력된다. 그리고 비디오 신호의 입력이 종료한 라인 화소로부터 차례로, 비디오 신호에 따라서 표시가 행하여진다. 모든 라인 화소에서의 비디오 신호의 입력이 종료하면, 기록 기간이 종료한다. 또 1개의 기록 기간에 1비트분의 비디오 신호가 화소부에 입력되기 때문에, 기록 기간 Ta가 모두 종료하여, 처음으로 6비트의 비디오 신호를 모두 입력한 것이 된다.
그리고 하나의 기록 기간이 종료하면, 다음의 서브프레임 기간의 기록 기간 이 출현할 때까지, 화소부에 입력된 비디오 신호에 따라서, 계속해서 표시가 행하여진다. 다음에 다른 서브프레임 기간에 대응하는 기록 기간이 출현하여, 상기 동작을 반복한다. 그리고 모든 서브프레임 기간이 차례로 출현하는 것으로, 1프레임 기간이 형성된다.
1프레임 기간 내에서의 모든 서브프레임 기간이 출현하면, 계조를 갖는 화상을 표시할 수 있다. 계조수는 각 서브프레임 기간에서의 표시소자의 휘도를 제어하는 것으로 정할 수 있다. 예를 들면 6비트의 비디오 신호로 64계조를 표시하는 경우, 계조수를 선형으로 변화시키면, 서브프레임 기간 SF1 내지 SF6의 길이의 비를, 긴 쪽부터 차례로 25:24:23:22:21:20으로 한다.
또 상기 동작에서는 화소가 갖는 표시소자의 휘도가 비디오 신호에 따라서 제어되어 있지만, 본 발명은 이 구성에 한정되지 않는다. 예를 들면, 비디오 신호에 따르지 않고, 표시소자의 휘도를 강제적으로 가장 낮은 상태로 하는 비표시 기간을 형성하여도 좋다. 또 상기 비표시 기간은 반드시 설치할 필요는 없다. 그러나, 서브프레임 기간의 길이가 기록 기간보다도 짧은 경우에, 상술한 바와 같은 비표시 기간을 형성할 필요가 생긴다. 비표시 기간을 형성하는 것으로, 화소부에서 2행 이상 화소에 병행하여 비디오 신호를 입력할 필요가 없어진다.
또 하나의 서브프레임 기간을 더욱 복수로 분할하여 동작시켜도 좋다. 이 경우, 분할된 서브프레임 기간도 기록 기간 Ta를 각각 갖는다.
다음에, 1프레임 기간에 기록 기간 Ta가 1개만 출현하는 경우에 관해서 설명 한다. 도 13b는 비디오 신호를 화소부에 입력하는 타이밍을 나타내는 타이밍 차트이다. 가로축은 시간을 나타내고, 세로축은 주사선 구동회로에 의해서 선택되는 라인의 주사방향을 나타내고 있다.
도 13b에서는 기록 기간 Ta에서, 주사선 구동회로에 의해 각 라인 화소가 차례로 선택된다. 그리고 선택된 라인 화소에, 신호선 구동회로로부터 아날로그의 비디오 신호가 입력된다. 그리고 기록 기간 Ta에서 비디오 신호의 입력이 종료한 라인 화소로부터 차례로, 비디오 신호에 따라서 표시가 행하여진다. 모든 라인 화소에서의 비디오 신호의 입력이 종료하면, 기록 기간이 종료한다. 다음에 기록 기간 Ta에서 화소부에 입력된 비디오 신호에 따라서, 다음 프레임 기간이 출현할 때까지 표시가 행하여진다.
또 도 13b에서 기록 기간 Ta의 길이는 1프레임 기간에 들어가는 길이이면, 설계자가 적절하게 설정할 수 있다. 기록 기간 Ta를 1프레임 기간과 같은 정도의 길이로 하는 것으로, 비디오 신호의 기록시에서의 신호선 구동회로의 구동 주파수를 저감할 수 있고, 소비전력도 저감할 수 있다.
본 실시예의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시예의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시예는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋 다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시예에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
실시예 7
본 실시예에서는 본 발명의 표시장치의 하나인 발광장치를 예로 들어, 그 외관에 관해서 도 18을 참조하여 설명한다. 도 18a는 제 1 기판상에 형성된 트랜지스터 및 발광소자를, 제 1 기판과 제 2 기판의 사이에 시일재로 밀봉한 패널의 상측면도로, 도 18b는 도 18a의 A-A′에서의 단면도에 상당한다.
제 1 기판(4001)상에 설치된 화소부(4002)와, 신호선 구동회로(4003)와, 주사선 구동회로(4004)를 둘러싸도록, 시일재(4020)가 설치되어 있다. 또한 화소부(4002), 신호선 구동회로(4003) 및 주사선 구동회로(4004)의 위에, 제 2 기판(4006)이 설치되어 있다. 따라서 화소부(4002), 신호선 구동회로(4003) 및 주사선 구동회로(4004)는 제 1 기판(4001)과 제 2 기판(4006)의 사이에서, 시일재(4020)에 의해, 충전재(4007)와 함께 밀봉되어 있다.
또한 제 1 기판(4001)상에 설치된 화소부(4002), 신호선 구동회로(4003) 및 주사선 구동회로(4004)는 각각 트랜지스터를 복수 갖고 있다. 도 18b에서는 신호선 구동회로(4003)에 포함되는 트랜지스터(4008)와, 화소부(4002)에 포함되는 구동용 트랜지스터(4009) 및 스위칭용 트랜지스터(4010)를 예시하고 있다.
또한 발광소자(4011)는 구동용 트랜지스터(4009)의 소스영역 또는 드레인영역과 접속되어 있는 배선(4017)의 일부를, 그 화소전극으로서 사용하고 있다. 또한 발광소자(4011)는 화소전극 외에 대향전극(4012)과 전계발광층(4013)을 갖고 있다. 또 발광소자(4011)의 구성은 본 실시예에 개시한 구성에 한정되지 않는다. 발광소자(4011)로부터 추출되는 광의 방향이나, 구동용 트랜지스터(4009)의 극성 등에 맞추어, 발광소자(4011)의 구성은 적절하게 바꿀 수 있다.
또한 신호선 구동회로(4003), 주사선 구동회로(4004) 또는 화소부(4002)에 주어지는 각종 신호 및 전압은 도 18b에 도시하는 단면도에서는 도시되어 있지 않지만, 인출 배선(4014 및 4015)을 통해서, 접속단자(4016)로부터 공급되어 있다.
본 실시예에서는 접속단자(4016)가, 발광소자(4011)가 갖는 대향전극(4012)과 같은 도전막으로 형성되어 있다. 또한, 인출 배선(4014)은 배선(4017)과 같은 도전막으로 형성되어 있다. 또한 인출 배선(4015)은 구동용 트랜지스터(4009), 스위칭용 트랜지스터(4010), 트랜지스터(4008)가 각각 갖는 게이트 전극과, 같은 도전막으로 형성되어 있다.
접속단자(4016)는 FPC(4018)가 갖는 단자와, 이방성 도전막(4019)을 통해서 전기적으로 접속되어 있다.
또, 제 1 기판(4001), 제 2 기판(4006)으로서, 유리, 금속(대표적으로는 스테인레스), 세라믹, 플라스틱을 사용할 수 있다. 단, 발광소자(4011)로부터의 광의 추출 방향에 위치하는 제 2 기판(4006)은 투광성을 가져야만 한다. 따라서 제 2 기판(4006)은 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴필름같은 투광 성을 갖는 재료를 사용하는 것이 바람직하다.
또한, 충전재(4007)로서는 질소나 아르곤 등의 불활성의 기체 외에, 자외선경화수지 또는 열경화수지를 사용할 수 있다. 본 실시예에서는 충전재(4007)로서 질소를 사용하는 예를 개시하고 있다.
또, 본 실시예에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시예의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시예의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시예는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시예에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
실시예 8
본 발명의 표시장치는 소비전력을 억제할 수 있기 때문에, 휴대전화, 휴대형 게임기 또는 전자서적, 비디오카메라, 디지털스틸카메라 등의, 손으로 지지하여 사용하는 휴대용의 전자기기가 갖는 표시부로서 사용하는 데 최적이다.
기타, 본 발명의 표시장치를 사용할 수 있는 전자기기로서, 고글형 디스플레이(헤드마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카오디오, 오디오콤보 등), 노트형 퍼스널 컴퓨터, 기록매체를 구비한 화상재생장치(대표적으로는 DVD 등의 기록매체를 재생하고, 이 화상을 표시할 수 있는 디스플레이를 갖는 장치) 등을 들 수 있다. 이들 전자기기의 구체적인 예를 도 19에 도시한다.
도 19a는 휴대전화로, 본체(2101), 표시부(2102), 음성입력부(2103), 음성출력부(2104), 조작키(2105)를 갖는다. 표시부(2102)에 본 발명의 표시장치를 사용하는 것으로, 소비전력을 억제할 수 있는 휴대전화를 얻을 수 있다.
도 19b는 비디오카메라로, 본체(2601), 표시부(2602), 케이스(2603), 외부 접속 포트(2604), 리모콘 수신부(2605), 수상부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609), 접안부(2610) 등을 갖는다. 표시부(2602)에 본 발명의 표시장치를 사용하는 것으로, 소비전력을 억제할 수 있는 비디오카메라를 얻을 수 있다.
도 19c는 영상표시장치로, 케이스(2401), 표시부(2402), 스피커부(2403) 등을 갖는다. 표시부(2402)에 본 발명의 표시장치를 사용하는 것으로, 소비전력을 억제할 수 있는 영상표시장치를 얻을 수 있다. 또, 영상표시장치에는 퍼스널컴퓨 터용, TV방송 수신용, 광고표시용 등의, 영상을 표시하기 위한 모든 영상표시장치가 포함된다.
이상과 같이, 본 발명의 적용범위는 극히 넓어, 모든 분야의 전자기기에 사용하는 것이 가능하다.
또, 본 실시예에서, 여러 가지의 도면을 사용하여 설명하였지만, 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 지금까지 설명한 도면에서, 각각의 부분에 관해서, 다른 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
마찬가지로, 본 실시예의 각각의 도면에서 설명한 내용(일부이어도 좋다)은 다른 실시형태 및 실시예의 도면에서 설명한 내용(일부이어도 좋다)에 대하여, 적용, 조합, 또는 대체 등을 자유롭게 할 수 있다. 또, 본 실시예의 도면에서, 각각의 부분에 관해서, 다른 실시형태 및 실시예의 부분을 조합함으로써, 더욱 많은 도면을 구성시킬 수 있다.
또, 본 실시예는 다른 실시형태 및 실시예에서 설명한 내용(일부이어도 좋다)을, 구현화한 경우의 일례, 조금 변형한 경우의 일례, 일부를 변경한 경우의 일례, 개량한 경우의 일례, 상세하게 설명한 경우의 일례, 응용한 경우의 일례, 관련이 있는 부분에 관한 일례 등을 개시하고 있다. 따라서, 다른 실시형태 및 실시예에서 설명한 내용은 본 실시예에 대한 적용, 조합, 또는 대체를 자유롭게 할 수 있다.
도 1은 본 발명의 표시장치의 구성을 도시하는 블록도.
도 2는 본 발명의 표시장치에서의 신호선 구동회로의 동작을 도시하는 도면.
도 3은 본 발명의 표시장치에서의 신호선 구동회로의 동작을 도시하는 도면.
도 4는 본 발명의 표시장치에서의 신호선 구동회로의 동작을 도시하는 도면.
도 5는 본 발명의 표시장치의 구동방법을 나타내는 타이밍 차트.
도 6은 본 발명의 표시장치의 구성을 도시하는 블록도.
도 7은 데이터 비교부의 구성을 도시하는 블록도.
도 8은 데이터 비교부의 구성을 도시하는 블록도.
도 9는 본 발명의 표시장치의 구성을 도시하는 블록도.
도 10은 데이터 비교부의 구성을 도시하는 블록도.
도 11은 본 발명의 표시장치의 구성을 도시하는 블록도.
도 12는 본 발명의 표시장치의 구성을 도시하는 블록도.
도 13은 화소부에 비디오 신호를 입력하는 타이밍을 나타내는 타이밍 차트.
도 14는 본 발명의 표시장치에서의 신호선 구동회로의 회로도.
도 15는 본 발명의 표시장치에서의 신호선 구동회로의 회로도.
도 16은 발광장치 화소부의 구성을 도시하는 회로도.
도 17은 액정표시장치 화소부의 구성을 도시하는 회로도.
도 18은 본 발명의 표시장치의 상측면도 및 단면도.
도 19는 본 발명의 표시장치를 사용한 전자기기의 도면.
도 20은 기억소자의 회로도.
도 21은 데이터 비교부의 구성을 도시하는 블록도.
도 22는 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 23은 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 24는 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 25는 본 발명에 관계되는 표시장치의 화소 레이아웃의 일례를 설명도.
도 26은 본 발명에 관계되는 표시장치의 화소 레이아웃의 일례를 설명도,
도 27은 본 발명에 관계되는 표시장치의 화소 레이아웃의 일례를 설명도.
도 28은 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 29는 본 발명에 관계되는 표시장치의 주변 구성부재의 일례를 설명하는 도면.
도 30은 본 발명에 관계되는 표시장치의 주변 구성부재의 일례를 설명하는 도면.
도 31은 본 발명에 관계되는 표시장치의 패널의 회로 구성의 일례를 설명하는 도면.
도 32는 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 33은 본 발명에 관계되는 표시장치의 구동방법의 일례를 설명하는 도면.
도 34는 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 35는 본 발명에 관계되는 표시장치의 주변 구성부재의 일례를 설명하는 도면.
도 36은 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 37은 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 38은 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 39는 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 40은 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 41은 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 42는 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 43은 본 발명에 관계되는 표시장치의 상측면도의 일례를 설명하는 도면.
도 44는 본 발명에 관계되는 표시장치의 상측면도의 일례를 설명하는 도면.
도 45는 본 발명에 관계되는 표시장치의 상측면도의 일례를 설명하는 도면.
도 46은 본 발명에 관계되는 표시장치의 화소 레이아웃과 단면도의 일례를 설명하는 도면.
도 47은 본 발명에 관계되는 표시장치의 화소 레이아웃과 단면도의 일례를 설명하는 도면.
도 48은 본 발명에 관계되는 표시장치의 화소 레이아웃과 단면도의 일례를 설명하는 도면.
도 49는 본 발명에 관계되는 표시장치의 타이밍 차트의 일례를 설명하는 도면.
도 50은 본 발명에 관계되는 표시장치의 타이밍 차트의 일례를 설명하는 도면.
도 51은 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 52는 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 53은 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 54는 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 55는 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 56은 본 발명에 관계되는 표시장치를 제조하는 프로세스를 설명하는 도면.
도 57은 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 58은 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 59는 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 60은 본 발명에 관계되는 표시장치의 단면도의 일례를 설명하는 도면.
도 61은 본 발명에 관계되는 표시장치의 표시소자의 일례를 설명하는 도면.
도 62는 본 발명에 관계되는 표시장치의 표시소자의 일례를 설명하는 도면.
도 63은 본 발명에 관계되는 표시장치의 구조의 일례를 설명하는 도면.
도 64는 본 발명에 관계되는 표시장치의 구조의 일례를 설명하는 도면.
도 65는 본 발명에 관계되는 표시장치의 구조의 일례를 설명하는 도면.
도 66은 본 발명에 관계되는 표시장치의 구조의 일례를 설명하는 도면.
도 67은 본 발명에 관계되는 표시장치의 구조의 일례를 설명하는 도면.
도 68은 본 발명에 관계되는 표시장치의 회로 구성의 일례를 설명하는 도면.
도 69는 본 발명에 관계되는 표시장치의 타이밍 차트의 일례를 설명하는 도 면.
도 70은 본 발명에 관계되는 표시장치의 타이밍 차트의 일례를 설명하는 도면.
도 71은 본 발명에 관계되는 표시장치의 구동방법의 일례를 설명하는 도면.
도 72는 본 발명에 관계되는 표시장치의 표시소자의 일례를 설명하는 도면.
도 73은 본 발명에 관계되는 표시장치의 제조장치의 일례를 설명하는 도면.
도 74는 본 발명에 관계되는 표시장치의 제조장치의 일례를 설명하는 도면.
도 75는 본 발명에 관계되는 표시장치의 구조를 설명하는 도면.
도 76은 본 발명에 관계되는 표시장치의 구조를 설명하는 도면.
도 77은 본 발명에 관계되는 표시장치의 구조를 설명하는 도면.
도 78은 본 발명에 관계되는 표시장치의 구조를 설명하는 도면.
도 79는 본 발명에 관계되는 표시장치의 구조를 설명하는 도면.
도 80은 본 발명에 관계되는 표시장치의 구조를 설명하는 도면.
도 81은 본 발명에 관계되는 표시장치를 사용한 전자기기를 설명하는 도면.
도 82는 본 발명에 관계되는 표시장치를 사용한 전자기기를 설명하는 도면.
도 83은 본 발명에 관계되는 표시장치를 사용한 전자기기를 설명하는 도면.
도 84는 본 발명에 관계되는 표시장치를 사용한 전자기기를 설명하는 도면.
도 85는 본 발명에 관계되는 표시장치를 사용한 전자기기를 설명하는 도면.
도 86은 본 발명에 관계되는 표시장치를 사용한 전자기기를 설명하는 도면.
도 87은 본 발명에 관계되는 표시장치를 사용한 전자기기를 설명하는 도면.

Claims (11)

  1. 표시장치에 있어서,
    j번째 라인의 제 1 화소들과, (j+a)번째 라인의 제 2 화소들과, (j+c)번째 라인의 제 3 화소들을 포함하는 매트릭스로 배열된 복수의 화소들과;
    제 1 비디오 신호들을 저장하고, 상기 제 1 비디오 신호들을 상기 j번째 라인의 상기 제 1 화소들 및 상기 (j+a)번째 라인의 상기 제 2 화소들에 기록하는 제 1 래치와;
    제 3 비디오 신호들을 저장하고 상기 제 3 비디오 신호들을 상기 (j+c)번째 라인의 상기 제 3 화소들에 기록하는 제 2 래치와;
    상기 제 1 비디오 신호들 및 상기 제 3 비디오 신호들을 샘플링하고, 제 2 비디오 신호들의 샘플링을 정지하는 샘플링 회로를 포함하고,
    여기서, j, a, c는 자연수이고,
    상기 제 1 비디오 신호들은 상기 제 2 화소들에 대한 상기 제 2 비디오 신호들과 동일하고,
    상기 제 1 화소들을 선택하는 제 1 라인 기간은 상기 제 2 화소들을 선택하는 제 2 라인 기간에 인접하지 않은, 표시장치.
  2. 표시장치에 있어서,
    j번째 라인의 제 1 화소들과, (j+a)번째 라인의 제 2 화소들과, (j+c)번째 라인의 제 3 화소들을 포함하는 매트릭스로 배열된 복수의 화소들과;
    복수의 라인 기간들에 대응하는 비디오 신호들의 데이터를 저장하는 기억 회로와;
    상기 j번째 라인의 상기 제 1 화소들에 대한 제 1 비디오 신호들과, 상기 (j+a)번째 라인의 상기 제 2 화소들에 대한 제 2 비디오 신호들과, 상기 (j+c)번째 라인의 상기 제 3 화소들에 대한 제 3 비디오 신호들을 비교하는 데이터 비교 회로와;
    상기 제 1 비디오 신호들을 저장하고 상기 제 1 비디오 신호들을 상기 제 1 화소들 및 상기 제 2 화소들에 기록하는 제 1 래치와;
    상기 제 3 비디오 신호들을 저장하고 상기 제 3 비디오 신호들을 상기 제 3 화소들에 기록하는 제 2 래치와;
    상기 제 1 비디오 신호들 및 상기 제 3 비디오 신호들을 샘플링하고, 상기 제 2 비디오 신호들의 샘플링을 정지하는 샘플링 회로를 포함하고,
    여기서, j, a, c는 자연수이고,
    상기 제 1 비디오 신호들은 상기 제 2 비디오 신호들과 동일하고,
    상기 제 1 화소들을 선택하는 제 1 라인 기간은 상기 제 2 화소들을 선택하는 제 2 라인 기간에 인접하지 않은, 표시장치.
  3. 표시장치에 있어서,
    j번째 라인의 제 1 화소들과, (j+a)번째 라인의 제 2 화소들과, (j+c)번째 라인의 제 3 화소들을 포함하는 매트릭스로 배열된 복수의 화소들과;
    상기 j번째 라인의 상기 제 1 화소들에 대한 제 1 비디오 신호들과, 상기 (j+a)번째 라인의 상기 제 2 화소들에 대한 제 2 비디오 신호들과, 상기 (j+c)번째 라인의 상기 제 3 화소들에 대한 제 3 비디오 신호들을 비교하는 데이터 비교 회로와;
    상기 제 1 비디오 신호들을 저장하고 상기 제 1 비디오 신호들을 상기 제 1 화소들 및 상기 제 2 화소들에 기록하는 제 1 래치와;
    상기 제 3 비디오 신호들을 저장하고 상기 제 3 비디오 신호들을 상기 제 3 화소들에 기록하는 제 2 래치와;
    상기 제 1 비디오 신호들 및 상기 제 3 비디오 신호들을 샘플링하고 상기 제 2 비디오 신호들의 샘플링을 정지하는 샘플링 회로를 포함하고,
    여기서, j, a, c는 자연수이고,
    상기 제 1 비디오 신호들은 상기 제 2 비디오 신호들과 동일하고,
    상기 제 1 화소들을 선택하는 제 1 라인 기간은 상기 제 2 화소들을 선택하는 제 2 라인 기간에 인접하지 않은, 표시장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    주사선 구동회로를 더 포함하는, 표시장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    DA 변환회로를 더 포함하는, 표시장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020080003371A 2007-01-12 2008-01-11 표시장치 KR101536102B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007004106A JP5508662B2 (ja) 2007-01-12 2007-01-12 表示装置
JPJP-P-2007-00004106 2007-01-12

Publications (2)

Publication Number Publication Date
KR20080066605A KR20080066605A (ko) 2008-07-16
KR101536102B1 true KR101536102B1 (ko) 2015-07-13

Family

ID=39617386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003371A KR101536102B1 (ko) 2007-01-12 2008-01-11 표시장치

Country Status (3)

Country Link
US (3) US8643583B2 (ko)
JP (1) JP5508662B2 (ko)
KR (1) KR101536102B1 (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424784B1 (ko) * 2006-01-10 2014-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 제조방법
CN101329484B (zh) * 2007-06-22 2010-10-13 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
TWI413071B (zh) * 2008-06-11 2013-10-21 Novatek Microelectronics Corp 用於液晶顯示器降低消耗功率之驅動方法及相關裝置
US8400570B2 (en) * 2008-10-09 2013-03-19 Manufacturing Resources International, Inc. System and method for displaying multiple images/videos on a single display
US8689343B2 (en) 2008-10-24 2014-04-01 Manufacturing Resources International, Inc. System and method for securely transmitting video data
KR101065313B1 (ko) * 2008-11-14 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101633949B1 (ko) * 2008-12-24 2016-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 그 구동 방법
JP4821029B2 (ja) * 2009-01-09 2011-11-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器
WO2010094039A2 (en) * 2009-02-16 2010-08-19 Manufacturing Resources International, Inc. Display characteristic feedback loop
US8441574B2 (en) * 2009-02-16 2013-05-14 Manufacturing Resources International, Inc. Visual identifier for images on an electronic display
CN102422339A (zh) * 2009-02-24 2012-04-18 制造资源国际公司 用于在单个显示器上显示多图像/视频的系统和方法
CN102422648A (zh) * 2009-02-24 2012-04-18 制造资源国际公司 用于分配多路独特视频/音频流的系统
JP5740132B2 (ja) 2009-10-26 2015-06-24 株式会社半導体エネルギー研究所 表示装置及び半導体装置
KR101752518B1 (ko) * 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230173233A (ko) * 2009-11-13 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
EP2510541A4 (en) 2009-12-11 2016-04-13 Semiconductor Energy Lab NONVOLATILE LATCH CIRCUIT, LOGIC CIRCUIT, AND SEMICONDUCTOR DEVICE USING THE SAME
WO2011074379A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
KR101871654B1 (ko) 2009-12-18 2018-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
CN102667910B (zh) * 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
JPWO2011077825A1 (ja) * 2009-12-24 2013-05-02 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法並びに電子機器
SG10201408329SA (en) * 2009-12-25 2015-02-27 Semiconductor Energy Lab Memory device, semiconductor device, and electronic device
WO2011077925A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011090087A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display method of display device
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
KR101356248B1 (ko) * 2010-02-19 2014-01-29 엘지디스플레이 주식회사 영상표시장치
KR20230155614A (ko) 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9697788B2 (en) * 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101328808B1 (ko) * 2010-05-13 2013-11-13 엘지디스플레이 주식회사 영상표시장치
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI620176B (zh) * 2010-10-05 2018-04-01 半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5859839B2 (ja) 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 記憶素子の駆動方法、及び、記憶素子
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP6099368B2 (ja) 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
JP5923343B2 (ja) * 2012-03-01 2016-05-24 株式会社ジャパンディスプレイ 表示装置、表示装置の駆動方法、及び、電子機器
JP6041707B2 (ja) 2012-03-05 2016-12-14 株式会社半導体エネルギー研究所 ラッチ回路および半導体装置
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
KR102178068B1 (ko) 2012-11-06 2020-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101977248B1 (ko) * 2012-11-13 2019-08-28 엘지디스플레이 주식회사 표시장치와 그의 데이터 충전편차 보상방법
WO2014084153A1 (en) 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US20140159587A1 (en) * 2012-12-12 2014-06-12 Qualcomm Mems Technologies, Inc. Dynamic adaptive illumination control for field sequential color mode transitions
KR20140100793A (ko) * 2013-02-07 2014-08-18 삼성전자주식회사 자체발광 디스플레이 패널 및 이를 가지는 디스플레이장치
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI485693B (zh) * 2013-06-17 2015-05-21 Novatek Microelectronics Corp 源極驅動器
US9535646B2 (en) * 2013-06-18 2017-01-03 Microsoft Technology Licensing, Llc Methods and systems for electronic ink projection
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9583063B2 (en) * 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015075612A (ja) * 2013-10-09 2015-04-20 シナプティクス・ディスプレイ・デバイス株式会社 表示ドライバ
JP6294629B2 (ja) 2013-10-11 2018-03-14 株式会社ジャパンディスプレイ 液晶表示装置
CN103943061B (zh) * 2013-12-11 2016-08-17 上海天马微电子有限公司 一种内置触控结构的oled显示装置
US9166775B2 (en) * 2014-01-13 2015-10-20 Hamilton Sundstrand Corporation Cross-channel data communication with data phase-locked loop
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
KR102209512B1 (ko) * 2014-06-30 2021-01-29 엘지전자 주식회사 글래스 타입 단말기
US10319408B2 (en) 2015-03-30 2019-06-11 Manufacturing Resources International, Inc. Monolithic display with separately controllable sections
US10922736B2 (en) 2015-05-15 2021-02-16 Manufacturing Resources International, Inc. Smart electronic display for restaurants
CN104835470B (zh) * 2015-05-26 2018-11-20 合肥京东方光电科技有限公司 显示基板驱动装置及驱动方法、显示设备
KR102390093B1 (ko) * 2015-05-28 2022-04-26 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치
US10269156B2 (en) 2015-06-05 2019-04-23 Manufacturing Resources International, Inc. System and method for blending order confirmation over menu board background
US10288944B2 (en) * 2015-07-02 2019-05-14 Apple Inc. Display border area with dual trench structures
JP6828247B2 (ja) * 2016-02-19 2021-02-10 セイコーエプソン株式会社 表示装置及び電子機器
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10319271B2 (en) 2016-03-22 2019-06-11 Manufacturing Resources International, Inc. Cyclic redundancy check for electronic displays
JP2019526948A (ja) 2016-05-31 2019-09-19 マニュファクチャリング・リソーシズ・インターナショナル・インコーポレーテッド 電子ディスプレイ遠隔画像確認システム及びその方法
US10510304B2 (en) 2016-08-10 2019-12-17 Manufacturing Resources International, Inc. Dynamic dimming LED backlight for LCD array
JP2018044976A (ja) * 2016-09-12 2018-03-22 株式会社ジャパンディスプレイ 表示装置
CN107748461A (zh) * 2017-11-28 2018-03-02 广东欧珀移动通信有限公司 显示屏组件、移动终端及显示屏组件加工方法
KR102489597B1 (ko) * 2017-12-27 2023-01-17 엘지디스플레이 주식회사 디스플레이 인터페이스 장치
CN110299116B (zh) * 2018-03-23 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
JP6702457B2 (ja) * 2019-02-07 2020-06-03 セイコーエプソン株式会社 電気光学装置および電子機器
KR102673072B1 (ko) 2019-08-08 2024-06-10 주식회사 엘엑스세미콘 디스플레이장치
JPWO2021024083A1 (ko) * 2019-08-08 2021-02-11
EP4088550A4 (en) * 2020-01-07 2024-01-10 Ghsp Inc INDUCTIVE COOKTOP DISPLAY
CN111768742B (zh) * 2020-07-17 2021-06-01 武汉华星光电技术有限公司 像素驱动电路及显示面板
KR20220014374A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 데이터-스캔 통합 칩을 포함하는 표시 장치
US11210986B1 (en) * 2020-08-03 2021-12-28 Novatek Microelectronics Corp. Display driving apparatus and method
US11895362B2 (en) 2021-10-29 2024-02-06 Manufacturing Resources International, Inc. Proof of play for images displayed at electronic displays
CN114596827B (zh) * 2022-03-23 2022-10-28 惠科股份有限公司 显示面板的数据电压补偿方法、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050012159A (ko) * 2003-07-22 2005-01-31 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
JP2005326633A (ja) * 2004-05-14 2005-11-24 Nec Electronics Corp コントローラドライバ及び表示装置
US20060020918A1 (en) * 2004-07-09 2006-01-26 David Mosberger Determining call counts in a program
KR20060098135A (ko) * 2005-03-09 2006-09-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 멀티 스캔 장치 및 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04110994A (ja) * 1990-08-31 1992-04-13 Sanyo Electric Co Ltd ドットマトリクス表示装置
JPH05297827A (ja) * 1992-04-17 1993-11-12 Hitachi Ltd 液晶表示装置
US5828367A (en) * 1993-10-21 1998-10-27 Rohm Co., Ltd. Display arrangement
TW475079B (en) * 1994-05-24 2002-02-01 Semiconductor Energy Lab Liquid crystal display device
JP3593392B2 (ja) 1995-09-27 2004-11-24 株式会社東芝 液晶表示装置
JP3338259B2 (ja) * 1995-12-05 2002-10-28 株式会社東芝 液晶表示装置
JP3509398B2 (ja) 1996-06-28 2004-03-22 富士通株式会社 画像表示方法及び装置
JPH1090662A (ja) * 1996-07-12 1998-04-10 Tektronix Inc プラズマ・アドレス液晶表示装置及びその表示パネルの動作方法
JPH1195729A (ja) 1997-09-24 1999-04-09 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP3660126B2 (ja) * 1998-05-18 2005-06-15 株式会社ルネサステクノロジ データ転送回路及び液晶表示装置
JP2000194305A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd 画像表示システム
JP2000227608A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
US6750835B2 (en) 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
JP4700190B2 (ja) 1999-12-27 2011-06-15 株式会社半導体エネルギー研究所 画像表示装置およびその駆動方法
JP3835113B2 (ja) * 2000-04-26 2006-10-18 セイコーエプソン株式会社 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
JP3812340B2 (ja) * 2001-01-15 2006-08-23 株式会社日立製作所 画像表示装置
JP3862966B2 (ja) * 2001-03-30 2006-12-27 株式会社日立製作所 画像表示装置
JP4092132B2 (ja) * 2002-04-26 2008-05-28 Ｎｅｃエレクトロニクス株式会社 表示装置
US8487859B2 (en) 2002-12-30 2013-07-16 Lg Display Co., Ltd. Data driving apparatus and method for liquid crystal display device
TWI289821B (en) 2003-02-10 2007-11-11 Himax Tech Ltd Data driver for liquid crystal display panel
JP2004341251A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 表示制御回路及び表示駆動回路
CN100492479C (zh) 2003-09-04 2009-05-27 富士通株式会社 信息显示系统和显示元件驱动方法
KR100965598B1 (ko) * 2003-12-11 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
US8144100B2 (en) * 2003-12-17 2012-03-27 Samsung Electronics Co., Ltd. Shared buffer display panel drive methods and systems
EP1544842B1 (en) * 2003-12-18 2018-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4290627B2 (ja) * 2004-10-04 2009-07-08 シャープ株式会社 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法
TWI391887B (zh) * 2004-11-24 2013-04-01 Semiconductor Energy Lab 顯示裝置和其驅動方法
JP4246177B2 (ja) * 2005-04-28 2009-04-02 シャープ株式会社 オフセット補正回路およびオペアンプ回路
JP2007017647A (ja) * 2005-07-07 2007-01-25 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
KR20070052561A (ko) * 2005-11-17 2007-05-22 삼성전자주식회사 영상처리장치 및 영상처리방법
JP5386084B2 (ja) * 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI326441B (en) * 2006-04-28 2010-06-21 Chimei Innolux Corp Driving device and driving method of liquid crystal panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050012159A (ko) * 2003-07-22 2005-01-31 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
JP2005326633A (ja) * 2004-05-14 2005-11-24 Nec Electronics Corp コントローラドライバ及び表示装置
US20060020918A1 (en) * 2004-07-09 2006-01-26 David Mosberger Determining call counts in a program
KR20060098135A (ko) * 2005-03-09 2006-09-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 멀티 스캔 장치 및 방법

Also Published As

Publication number Publication date
JP2008170749A (ja) 2008-07-24
JP5508662B2 (ja) 2014-06-04
US9171492B2 (en) 2015-10-27
US8643583B2 (en) 2014-02-04
US9734802B2 (en) 2017-08-15
US20140176405A1 (en) 2014-06-26
US20080170028A1 (en) 2008-07-17
KR20080066605A (ko) 2008-07-16
US20150340015A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
KR101536102B1 (ko) 표시장치
JP4989309B2 (ja) 液晶表示装置
KR101524081B1 (ko) 액정표시장치 및 그 구동방법
JP4932415B2 (ja) 半導体装置
JP5117762B2 (ja) 液晶表示装置
JP5116277B2 (ja) 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5696190B2 (ja) 表示装置
JP5859632B2 (ja) 表示装置
JP6379259B2 (ja) 表示装置、及び電子機器
JP5443537B2 (ja) 液晶表示装置及び電子機器
JP6170544B2 (ja) 表示装置
JP5337859B2 (ja) 半導体装置、表示装置及び液晶表示装置
JP2022177025A (ja) 半導体装置
JP6715377B2 (ja) 表示装置
JP2020166287A (ja) 表示装置
JP6564503B2 (ja) 液晶表示装置
JP7297175B2 (ja) 透過型液晶表示装置
JP7201742B2 (ja) 液晶表示装置
JP6895574B2 (ja) 透過型の液晶表示装置
JP5674909B2 (ja) 表示装置
JP2019191609A (ja) 液晶表示装置
JP2023040062A (ja) 液晶表示装置
JP2018124593A (ja) 表示装置
JP2020076964A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 5