JPH04110994A - ドットマトリクス表示装置 - Google Patents
ドットマトリクス表示装置Info
- Publication number
- JPH04110994A JPH04110994A JP23129990A JP23129990A JPH04110994A JP H04110994 A JPH04110994 A JP H04110994A JP 23129990 A JP23129990 A JP 23129990A JP 23129990 A JP23129990 A JP 23129990A JP H04110994 A JPH04110994 A JP H04110994A
- Authority
- JP
- Japan
- Prior art keywords
- dot matrix
- matrix display
- display panels
- column
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 30
- 230000015654 memory Effects 0.000 abstract description 25
- 230000002035 prolonged effect Effects 0.000 abstract 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 8
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 8
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 6
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101000640836 Homo sapiens Sodium-coupled neutral amino acid transporter 4 Proteins 0.000 description 1
- 102100033869 Sodium-coupled neutral amino acid transporter 4 Human genes 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はドツトマトリクス表示装置に関し、特にたと
えばビデオプロジェクタなどに用いられる、ドツトマト
リクス表示装置に関する。
えばビデオプロジェクタなどに用いられる、ドツトマト
リクス表示装置に関する。
〔従来技術]
たとえば、昭和58年3月31日付で公開された特開昭
58−54391号(GO3G 3/36)に、この
種の画像表示装置の一例が開示されている。
58−54391号(GO3G 3/36)に、この
種の画像表示装置の一例が開示されている。
〔発明が解決しようとする課題]
このような従来技術において、列方向のドツト数が比較
的少ない場合には、2つのYドライバに供給されるクロ
ックの周波数が低く、したがって画像信号をサンプルホ
ールドする時間は十分である。しかしながら、たとえば
ハイビジョンなどに対応できるような高精細表示装置に
した場合、特に列方向(水平方向)のドツト数が増加す
るので、クロック周波数を高くしなければならない、そ
のために、サンプルパルス幅が非常に小さくなり、結果
的に映像信号のサンプルホールドを正確に行えなくなっ
てしまう。
的少ない場合には、2つのYドライバに供給されるクロ
ックの周波数が低く、したがって画像信号をサンプルホ
ールドする時間は十分である。しかしながら、たとえば
ハイビジョンなどに対応できるような高精細表示装置に
した場合、特に列方向(水平方向)のドツト数が増加す
るので、クロック周波数を高くしなければならない、そ
のために、サンプルパルス幅が非常に小さくなり、結果
的に映像信号のサンプルホールドを正確に行えなくなっ
てしまう。
それゆえに、この発明の主たる目的は、ドツトマトリク
ス表示パネルを用いて高精細表示装置を構成しても、列
方向に十分な駆動時間を確保することができる、ドツト
マトリクス表示装置を提供することである。
ス表示パネルを用いて高精細表示装置を構成しても、列
方向に十分な駆動時間を確保することができる、ドツト
マトリクス表示装置を提供することである。
この発明は、簡単にいえば、各々が同様の構成を有しか
つ全体として1つの画像を表示するように列方向に隣接
して配置されたN個のドツトマトリクス表示パネル、N
個のドツトマトリクス表示パネルの各々に関連して設け
られる行駆動回路、N個のドツトマトリクス表示パネル
の各々に関連して設けられる第1および第2の列駆動回
路、およびN個のドツトマトリクス表示パネルの各々で
表示する1行分の映像信号の期間H/N (H: 1水
平周期)を1水平周期に引き延ばして第1および第2の
列駆動回路に与える手段を備える、ドツトマトリクス表
示装置である。
つ全体として1つの画像を表示するように列方向に隣接
して配置されたN個のドツトマトリクス表示パネル、N
個のドツトマトリクス表示パネルの各々に関連して設け
られる行駆動回路、N個のドツトマトリクス表示パネル
の各々に関連して設けられる第1および第2の列駆動回
路、およびN個のドツトマトリクス表示パネルの各々で
表示する1行分の映像信号の期間H/N (H: 1水
平周期)を1水平周期に引き延ばして第1および第2の
列駆動回路に与える手段を備える、ドツトマトリクス表
示装置である。
〔作用〕
N個のドツトマトリクス表示パネルは全体として1つの
画像を表示する。したがって、1行分の映像信号の期間
すなわち1水平周期Hは、各々のドツトマトリクス表示
パネルについてみればH/Nである。そこで、たとえば
メモリ等を用いてこの期間H/Nを水平周期Hに引き延
ばすようにすれば、各々のドツトマトリクス表示パネル
における列方向1画素のサンプル時間を長くすることが
できる。
画像を表示する。したがって、1行分の映像信号の期間
すなわち1水平周期Hは、各々のドツトマトリクス表示
パネルについてみればH/Nである。そこで、たとえば
メモリ等を用いてこの期間H/Nを水平周期Hに引き延
ばすようにすれば、各々のドツトマトリクス表示パネル
における列方向1画素のサンプル時間を長くすることが
できる。
〔発明の効果]
この発明によれば、高精細表示装置のように水平方向す
なわち列方向の画素数が非常に多い場合でも、1画素の
駆動時間を十分確保することができ、したがって動作速
度の遅い駆動回路であっても十分に対応でき、品質の良
い画像が表示され得る。
なわち列方向の画素数が非常に多い場合でも、1画素の
駆動時間を十分確保することができ、したがって動作速
度の遅い駆動回路であっても十分に対応でき、品質の良
い画像が表示され得る。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
第1図を参照して、この実施例のドツトマトリクス表示
装置は、2つのドツトマトリクス表示パネル(以下、単
に「パネル」)すなわちAパネル12aおよびBパネル
12bを含む。このAパネル12aおよびBパネル12
bはそれぞれ同じように構成される。そして、Aパネル
12aには行シフトレジスタ14aから行駆動信号が供
給され、Bパネル12bには行シフトレジスタ14bか
ら行駆動信号が供給される。なお、これら行シフトレジ
スタ14aおよび14bには、共通的に、垂直スタート
パルスVSPおよび水平スタートパルスH3Pが与えら
れる。
装置は、2つのドツトマトリクス表示パネル(以下、単
に「パネル」)すなわちAパネル12aおよびBパネル
12bを含む。このAパネル12aおよびBパネル12
bはそれぞれ同じように構成される。そして、Aパネル
12aには行シフトレジスタ14aから行駆動信号が供
給され、Bパネル12bには行シフトレジスタ14bか
ら行駆動信号が供給される。なお、これら行シフトレジ
スタ14aおよび14bには、共通的に、垂直スタート
パルスVSPおよび水平スタートパルスH3Pが与えら
れる。
Aパネル12aの奇数列を駆動するために第1列サンプ
ルホールド回路16aおよび第1列シフトレジスタ18
aが設けられ、Aパネル12aの偶数列を駆動するため
に第2列サンプルホールド回路20aおよび第2列シフ
トレジスタ22aが設けられる。同様に、Bパネル12
bについても、第1列サンプルホールド回路16bおよ
び第1列シフトレジスタ18bならびに第2列サンプル
ホールド回路20bおよび第2列シフトレジスタ22b
が設けられる。第1列サンプルホールド回路16aおよ
び16bならびに第2列サンプルホールド回路20aお
よび20bには、上述の水平スタートパルスH3Pが共
通的に与えられる。
ルホールド回路16aおよび第1列シフトレジスタ18
aが設けられ、Aパネル12aの偶数列を駆動するため
に第2列サンプルホールド回路20aおよび第2列シフ
トレジスタ22aが設けられる。同様に、Bパネル12
bについても、第1列サンプルホールド回路16bおよ
び第1列シフトレジスタ18bならびに第2列サンプル
ホールド回路20bおよび第2列シフトレジスタ22b
が設けられる。第1列サンプルホールド回路16aおよ
び16bならびに第2列サンプルホールド回路20aお
よび20bには、上述の水平スタートパルスH3Pが共
通的に与えられる。
一方、表示すべきアナログ映像信号DATAIが、第2
図に示すクロックパルスCLKIとともにA/D変換器
24に与えられ、このA/D変換器24からの映像ディ
ジタルデータが、Aメモリ26aおよびBメモリ26b
にそれぞれ与えられる。Aメモリ26aおよびBメモリ
26bには、クロックパルスCLKIおよびCLK2が
共通的に与えられる。Aメモリ26aには、書込スター
トパルスSPIが与えられ、Bメモリ26bには書込ス
タートパルスSP2が与えられる。そして、Aメモリ2
6aおよびBメモリ26bには、共通的に、続出スター
トパルスSP3が与えられる。クロックパルスCLKI
はAメモリ26aおよびBメモリ26bの書込クロック
として機能し、クロックパルスCLK2は続出クロック
として機能する。この読出クロックパルスCLK2の周
波数は書込クロックパルスCLKIの周波数の1/2で
ある。
図に示すクロックパルスCLKIとともにA/D変換器
24に与えられ、このA/D変換器24からの映像ディ
ジタルデータが、Aメモリ26aおよびBメモリ26b
にそれぞれ与えられる。Aメモリ26aおよびBメモリ
26bには、クロックパルスCLKIおよびCLK2が
共通的に与えられる。Aメモリ26aには、書込スター
トパルスSPIが与えられ、Bメモリ26bには書込ス
タートパルスSP2が与えられる。そして、Aメモリ2
6aおよびBメモリ26bには、共通的に、続出スター
トパルスSP3が与えられる。クロックパルスCLKI
はAメモリ26aおよびBメモリ26bの書込クロック
として機能し、クロックパルスCLK2は続出クロック
として機能する。この読出クロックパルスCLK2の周
波数は書込クロックパルスCLKIの周波数の1/2で
ある。
そして、クロックパルスCLK2とともに、Aメモリ2
6aおよびBメモリ26bから読み出したデータが、そ
れぞれ、D/A変換器28aおよび28bに与えられる
。D/A変換器28aおよび28bは、それぞれ、Aメ
モリ26aおよびBメモリ26bから読み出された映像
ディジタルデータをアナログ映像信号に再変換する。D
/A変換器28aからの映像信号DATA2は、Aパネ
ル12aの第1列サンプルホールド回路16aおよび第
2列サンプルホールド回路20aに与えられ、D/A変
換器28bからの映像信号DATA3は、Bパネル12
bの第1列サンプルホールド回路16bおよび第2列サ
ンプルホールド回路20bに与えられる。
6aおよびBメモリ26bから読み出したデータが、そ
れぞれ、D/A変換器28aおよび28bに与えられる
。D/A変換器28aおよび28bは、それぞれ、Aメ
モリ26aおよびBメモリ26bから読み出された映像
ディジタルデータをアナログ映像信号に再変換する。D
/A変換器28aからの映像信号DATA2は、Aパネ
ル12aの第1列サンプルホールド回路16aおよび第
2列サンプルホールド回路20aに与えられ、D/A変
換器28bからの映像信号DATA3は、Bパネル12
bの第1列サンプルホールド回路16bおよび第2列サ
ンプルホールド回路20bに与えられる。
第1列シフトレジスタ18aおよび18bならびに第2
列シフトレジスタ22aおよび22bは、それぞれ、対
応の第1列サンプルホールド回路16aおよび16bな
らびに第2列サンプルホールド回路20aおよび20b
をスキャンさせるものであり、シフトレジスタスタート
パルスSP4を共通的に受ける。そして、第1列ソフト
レジスタ18aおよび18bには、シフトクロックパル
スCLK3が共通的に与えられ、第2列シフトレジスタ
22aおよび22bには、シフトクロックパルスCLK
4が共通的に与えられる。シフトクロックパルスCLK
3およびCLK4は、第2図に示すように、互いに逆相
であり、かつ同じように、続出クロックCLK2の半分
の周波数を有する。
列シフトレジスタ22aおよび22bは、それぞれ、対
応の第1列サンプルホールド回路16aおよび16bな
らびに第2列サンプルホールド回路20aおよび20b
をスキャンさせるものであり、シフトレジスタスタート
パルスSP4を共通的に受ける。そして、第1列ソフト
レジスタ18aおよび18bには、シフトクロックパル
スCLK3が共通的に与えられ、第2列シフトレジスタ
22aおよび22bには、シフトクロックパルスCLK
4が共通的に与えられる。シフトクロックパルスCLK
3およびCLK4は、第2図に示すように、互いに逆相
であり、かつ同じように、続出クロックCLK2の半分
の周波数を有する。
この第1図に示す表示装置10において、第2図に示す
映像信号DATA1は、クロックパルスCLKIに応じ
てディジタルデータに変換される。第2図に示すように
、書込スタートパルスSP1は水平周期毎にその先頭で
出力され、書込パルスSP2は水平周期毎にその中間で
出力される。
映像信号DATA1は、クロックパルスCLKIに応じ
てディジタルデータに変換される。第2図に示すように
、書込スタートパルスSP1は水平周期毎にその先頭で
出力され、書込パルスSP2は水平周期毎にその中間で
出力される。
したがって、Aメモリ26aには1水平周期の前半の映
像ディジタルデータがストアされ、Bメモリ26bには
水平周期の後半の映像ディジタルデータがストアされる
。
像ディジタルデータがストアされ、Bメモリ26bには
水平周期の後半の映像ディジタルデータがストアされる
。
これらAメモリ26aおよびBメモリ26bが、続出ス
タートパルスSP3によってトリガされ、クロックパル
スCLK2に応答して読み出される。したがって、D/
A変換器28aから出力される映像信号DATA2は、
第2図に示すように、入力された映像信号DATA1の
前半を1水平周期に引き延ばされた信号となり、D/A
変換器28bは映像信号DATAIの後半を1水平周期
に引き延ばした映像信号DATA3を出力する。換言す
れば、Aメモリ26aおよびBメモリ26bは、それぞ
れ、1水平走査期間の半分の映像信号を1水平走査期間
に引き延ばし、それをサンプルホールド回路16a、2
0aおよび16b、20bに与える。
タートパルスSP3によってトリガされ、クロックパル
スCLK2に応答して読み出される。したがって、D/
A変換器28aから出力される映像信号DATA2は、
第2図に示すように、入力された映像信号DATA1の
前半を1水平周期に引き延ばされた信号となり、D/A
変換器28bは映像信号DATAIの後半を1水平周期
に引き延ばした映像信号DATA3を出力する。換言す
れば、Aメモリ26aおよびBメモリ26bは、それぞ
れ、1水平走査期間の半分の映像信号を1水平走査期間
に引き延ばし、それをサンプルホールド回路16a、2
0aおよび16b、20bに与える。
そして、第1列シフトレジスタ18aおよび18bにシ
フトクロックパルスCLK3が与えられ、第2列シフト
レジスタ22aおよび22bにシフトクロックパルスC
LK4が与えられる。従来であれば、サンプルホールド
回路16a、16b、20aおよび20bには、それぞ
れ、クロックパルスCLK2と同じ周波数のサンプリン
グ時間しか確保できなかったのに対し、この実施例によ
れば、シフトクロックパルスCLK3およびCLK4の
ようにクロックパルスCLK2の半分の周波数でサンプ
ルホールドできるので、1画素に対するサンプル幅を広
くすることができる。
フトクロックパルスCLK3が与えられ、第2列シフト
レジスタ22aおよび22bにシフトクロックパルスC
LK4が与えられる。従来であれば、サンプルホールド
回路16a、16b、20aおよび20bには、それぞ
れ、クロックパルスCLK2と同じ周波数のサンプリン
グ時間しか確保できなかったのに対し、この実施例によ
れば、シフトクロックパルスCLK3およびCLK4の
ようにクロックパルスCLK2の半分の周波数でサンプ
ルホールドできるので、1画素に対するサンプル幅を広
くすることができる。
なお、第2図において、5RI1.5R12SR13,
・・・は第1列シフトレジスタ18aおよび18bの出
力を示し、第2列シフトレジスタ22aおよび22bの
出力がSR2’1.5R22゜5R23,・・・で示さ
れる。
・・・は第1列シフトレジスタ18aおよび18bの出
力を示し、第2列シフトレジスタ22aおよび22bの
出力がSR2’1.5R22゜5R23,・・・で示さ
れる。
このようなドツトマトリクス表示装置10を用いて液晶
ビデオプロジェクタを構成する場合、第3図に示すよう
に、Aパネル12aおよびBパネル12bによって1つ
の液晶パネルを構成する。
ビデオプロジェクタを構成する場合、第3図に示すよう
に、Aパネル12aおよびBパネル12bによって1つ
の液晶パネルを構成する。
そして、ミラー30によって囲まれたランプ32からの
光を、集光レンズ34aおよび34bを通してそれぞれ
のパネル12aおよび12bに投射し、その透過光を投
写レンズ36aおよび36bを通してスクリーン(図示
せず)に投写する。したがって、スクリーン上において
は、表示画面38が形成される。この表示画面38の左
半分38aがAパネル12aによって形成され、右半分
38bがBパネル12bによって形成される。
光を、集光レンズ34aおよび34bを通してそれぞれ
のパネル12aおよび12bに投射し、その透過光を投
写レンズ36aおよび36bを通してスクリーン(図示
せず)に投写する。したがって、スクリーン上において
は、表示画面38が形成される。この表示画面38の左
半分38aがAパネル12aによって形成され、右半分
38bがBパネル12bによって形成される。
なお、このような構成は赤、青、緑の各色について同じ
でよいので、第3図においては1つの色についてのみ示
していることに留意されたい。
でよいので、第3図においては1つの色についてのみ示
していることに留意されたい。
上述の実施例では、N=2の場合すなわち列方向に2つ
のパネル12aおよび12bを隣接配置した場合につい
て説明した。しかしながら、列方向に配列されるパネル
の数Nをさらに増やせば、各サンプルホールド回路にお
けるサンプルホールド時間をさらに長くすることもでき
る。
のパネル12aおよび12bを隣接配置した場合につい
て説明した。しかしながら、列方向に配列されるパネル
の数Nをさらに増やせば、各サンプルホールド回路にお
けるサンプルホールド時間をさらに長くすることもでき
る。
さらに、上述の実施例では、ドツトマトリクス表示装置
10が液晶ビデオプロジェクタに用いられる場合につい
て説明した。しかしながら、この発明は、−船釣な液晶
デイスプレィや、液晶のほかに、さらにプラズマデイス
プレィなど、任意のドツトマトリクス表示パネルに適用
できることはいうまでもない。
10が液晶ビデオプロジェクタに用いられる場合につい
て説明した。しかしながら、この発明は、−船釣な液晶
デイスプレィや、液晶のほかに、さらにプラズマデイス
プレィなど、任意のドツトマトリクス表示パネルに適用
できることはいうまでもない。
第1図はこの発明の一実施例を示すブロンク図である。
第2図は第1図実施例の動作を示すタイミング図である
。 第3図は第1図実施例を用いた液晶ビデオプロジェクタ
の一例を示す構成図である。 図において、10はドツトマトリクス表示装置12aは
Aパネル、12bはBパネル、14a、14bは行シフ
トレジスタ、16a、16bは第1列サンプルホールド
回路、18a、18bは第1列シフトレジスタ、20a
、20bは第2列サンプルホールド回路、22 a、
22 bハ第2列シフトレジスタ、24はA/D変換
器、26aはへメモリ、26bはBメモリ、28a、2
8bはD/A変換器を示す。 特許出願人 三洋電機株式会社 代理人 弁理士 山 1)義 人 第 図 第2図 [)ATAl Jど−−− ATA3 SR+3 R23
。 第3図は第1図実施例を用いた液晶ビデオプロジェクタ
の一例を示す構成図である。 図において、10はドツトマトリクス表示装置12aは
Aパネル、12bはBパネル、14a、14bは行シフ
トレジスタ、16a、16bは第1列サンプルホールド
回路、18a、18bは第1列シフトレジスタ、20a
、20bは第2列サンプルホールド回路、22 a、
22 bハ第2列シフトレジスタ、24はA/D変換
器、26aはへメモリ、26bはBメモリ、28a、2
8bはD/A変換器を示す。 特許出願人 三洋電機株式会社 代理人 弁理士 山 1)義 人 第 図 第2図 [)ATAl Jど−−− ATA3 SR+3 R23
Claims (1)
- 【特許請求の範囲】 各々が同様の構成を有しかつ全体として1つの画像を表
示するように列方向に隣接して配置されたN個のドット
マトリクス表示パネル、 前記N個のドットマトリクス表示パネルの各々に関連し
て設けられる行駆動回路、 前記N個のドットマトリクス表示パネルの各々に関連し
て設けられる第1および第2の列駆動回路、および 前記N個のドットマトリクス表示パネルの各々で表示す
る1行分の映像信号の期間H/N(H:1水平周期)を
1水平周期に引き延ばして前記第1および第2の列駆動
回路に与える手段を備える、ドットマトリクス表示装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23129990A JPH04110994A (ja) | 1990-08-31 | 1990-08-31 | ドットマトリクス表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23129990A JPH04110994A (ja) | 1990-08-31 | 1990-08-31 | ドットマトリクス表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04110994A true JPH04110994A (ja) | 1992-04-13 |
Family
ID=16921444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23129990A Pending JPH04110994A (ja) | 1990-08-31 | 1990-08-31 | ドットマトリクス表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04110994A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008139740A (ja) * | 2006-12-05 | 2008-06-19 | Yazaki Corp | ドットマトリクス型lcdの表示制御方法および表示制御装置 |
JP2008170749A (ja) * | 2007-01-12 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1990
- 1990-08-31 JP JP23129990A patent/JPH04110994A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008139740A (ja) * | 2006-12-05 | 2008-06-19 | Yazaki Corp | ドットマトリクス型lcdの表示制御方法および表示制御装置 |
JP2008170749A (ja) * | 2007-01-12 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US8643583B2 (en) | 2007-01-12 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9171492B2 (en) | 2007-01-12 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9734802B2 (en) | 2007-01-12 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5579027A (en) | Method of driving image display apparatus | |
US7224341B2 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
EP0382567A2 (en) | Liquid crystal display device and driving method therefor | |
JP5332485B2 (ja) | 電気光学装置 | |
WO1997037338A1 (fr) | Procede de gestion d'un dispositif d'affichage, dispositif d'affichage et equipement electronique utilisant cet ensemble | |
US5920299A (en) | Color display panel and apparatus | |
KR930024480A (ko) | 액정표시장치 | |
JPH0950265A (ja) | カラー表示装置の駆動回路 | |
JP4759925B2 (ja) | 電気光学装置および電子機器 | |
JPH11259053A (ja) | 液晶表示装置 | |
JPH04110994A (ja) | ドットマトリクス表示装置 | |
US6597336B1 (en) | Display apparatus and method | |
JP3015544B2 (ja) | 液晶表示装置 | |
JP2001228831A (ja) | 電気光学装置 | |
JPH1118027A (ja) | 液晶表示装置および投写型表示装置並びに電子機器 | |
JPH03285479A (ja) | ドットマトリクス表示素子を用いた画像表示装置 | |
JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
JPH05143019A (ja) | マトリクス型液晶表示装置 | |
JPH0762790B2 (ja) | 液晶デイスプレイ装置 | |
JPH05210086A (ja) | 画像表示装置の駆動方法 | |
JPH01174185A (ja) | 液晶表示装置 | |
JPH04115680A (ja) | 液晶ビデオプロジェクタ | |
JP2006195387A (ja) | 電気光学装置および電子機器 | |
JP2004109985A (ja) | 電気光学装置の駆動回路および電気光学装置 |