KR101502467B1

KR101502467B1 - 칩 부품 구조체

Info

Publication number: KR101502467B1
Application number: KR1020130065927A
Authority: KR
Inventors: 카즈오 핫토리; 이사무 후지모토
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2012-06-12
Filing date: 2013-06-10
Publication date: 2015-03-13
Also published as: KR20130139174A; JP5655818B2; US20130329389A1; US9560764B2; CN203481047U; CN103489631A; JP2013258240A; CN103489631B; US20150282326A1; US9089054B2

Abstract

적층 콘덴서에 의한 회로 기판에서의 가청음 발생을 억제하고 등가 직렬 인덕턴스를 억제한다.
칩 부품 구조체(1)는 적층 콘덴서(2)를 탑재하는 인터포저(3)를 구비한다. 인터포저(3)는 부품 접속용 전극(32A, 32B), 외부 접속용 전극(33A, 33B), 측면 전극(34A, 34B) 및 공내 전극(35A, 35B)을 구비한다. 부품 접속용 전극(32A, 32B)과 외부 접속용 전극(33A, 33B)의 사이는 측면 전극(34A, 34B)과 공내 전극(35A, 35B)에 의해 전기적으로 접속된다. 부품 접속용 전극(32A, 32B)은 콘덴서(2)의 외부 전극이 접합된다.

Description

칩 부품 구조체{CHIP-COMPONENT STRUCTURE}

본 발명은 적층 콘덴서와, 그 콘덴서를 탑재해서 회로기판에 실장되는 인터포저를 구비한 칩 부품 구조체에 관한 것이다.

현재 칩 부품, 특히 소형 적층 콘덴서가 휴대전화 등의 이동체 단말의 회로기판에 많이 이용되고 있다. 통상적으로 적층 콘덴서는 복수의 유전체층 간에 내부 전극을 마련한 장방체형상의 적층체와, 적층체의 긴 길이방향에 대향하는 양 단면(端面)에 형성된 외부 전극으로 구성된다.

일반적으로 적층 콘덴서는 회로 기판의 실장용 랜드 위에 외부 전극을 올려놓고, 실장용 랜드와 외부 전극을 솔더 등의 접합제로 접합함으로써 회로 기판에 대하여 전기적, 물리적으로 접속된다(예를 들면 특허문헌 1 참조).

이러한 적층 콘덴서는 전압 인가에 의해 미소한 기계적 변형이 생기고 이 변형이 회로 기판에 전달됨으로써 회로 기판으로부터 가청음을 발생시키는 경우가 있다. 이것을 해결하는 구성으로서 다른 부재를 개재시켜서 콘덴서를 회로 기판에 실장하는 경우가 있다(예를 들면 특허문헌 2, 3 참조). 개재시키는 부재로서는 예를 들면 인터포저나 도전성 지지 부재가 이용된다.

인터포저는 적층 콘덴서의 외부 전극이 접합되는 상면 전극과, 회로 기판의 실장용 랜드에 접합되는 하면 전극과, 인터포저의 측단면에 마련되어 상면 전극과 하면 전극 사이를 접속하는 측면 전극을 구비하는 기판이다.

도전성 지지 부재는 하부가 회로 기판의 실장용 랜드에 접합되는 지지각(support legs)을 구비하여, 쌍을 이루는 지지각 사이에 적층 콘덴서를 끼워 넣음으로써 적층 콘덴서를 중공(中空)에 지지하는 부재이다.

일본국 공개특허공보 평8-55752호 일본국 공개특허공보 2004-134430호 일본국 공개특허공보 2010-123614호

일반적으로 콘덴서에서는 작은 등가 직렬 인덕턴스(ESL)가 요망되는데, 인터포저를 개재해서 적층 콘덴서를 회로 기판에 실장하는 경우에는 인터포저에서의 배선의 분만큼 전류 경로가 신장하여 ESL이 증대된다.

인터포저의 배선에 의한 ESL을 저감하려면 측면 전극의 폭을 확대시켜 배선의 단면적을 증대시키는 것이 유효하다. 하지만 측면 전극의 폭을 확대시키면 측면 전극을 젖어서 퍼지는 접합제의 분량이 증대되기 때문에 접합제가 콘덴서의 외부 전극에까지 도달하기 쉬워진다. 그러면, 콘덴서의 변형이 접합제를 통해 회로 기판에 전달되기 쉬워져 회로 기판에서 가청음이 발생하기 쉬워진다.

그러므로 본 발명의 목적은 적층 콘덴서를 회로 기판에 실장할 때에 인터포저를 이용해도, 회로 기판에서의 가청음 발생을 억제하면서 ESL을 저감할 수 있는 칩 부품 구조체를 실현하는 것에 있다.

이 발명은 인터포저에 적층 콘덴서를 탑재한 칩 부품 구조체에 관한 것이다. 적층 콘덴서는 적층체와 외부 전극을 구비한다. 적층체는 유전체층과 내부 전극을 복수 적층한 장방체형상의 구성이다. 외부 전극은 적층체의 긴 길이방향의 부품 단면의 양면 각각에 형성되어 서로 다른 내부 전극에 전기적으로 접속된다. 인터포저는 기판 본체와 부품 접속용 전극과 외부 접속용 전극과 공내(孔內) 전극을 구비한다. 기판 본체는 양 주면(主面)에 개구하는 관통 구멍이 형성된다. 부품 접속용 전극은 인터포저의 한쪽 주면인 부품 탑재면에 형성되어 외부 전극에 접합된다. 외부 접속용 전극은 인터포저의 부품 탑재면에 대향하는 주면인 기판 실장면에 형성된다. 공내 전극은 관통 구멍의 내부에 마련되어 부품 접속용 전극과 외부 접속용 전극 사이를 접속한다. 이러한 구성으로 적층 콘덴서의 다른 외부 전극에 접속된 공내 전극을 같은 관통 구멍의 내부에 마련한다.

이 구성에서는 인터포저의 관통 구멍에 형성되는 공내 전극을 이용해서 부품 접속용 전극과 외부 접속용 전극 사이를 접속하기 때문에, 적층 콘덴서의 외부 전극에 도달하는 솔더의 분량을 억제할 수 있다.

또 적층 콘덴서의 다른 외부 전극에 접속된 공내 전극을 같은 관통 구멍의 내부에 마련하면, 각 공내 전극이 인터포저 내부에 발생시키는 자계의 루프면이 관통 구멍을 중심으로 해서 일치하게 되고, 또 각각의 공내 전극을 흐르는 전류가 반대 방향이므로 서로의 자계가 상쇄하게 된다. 따라서 공내 전극의 인덕턴스가 저감된다.

상술한 칩 부품 구조체는 기판 본체의 부품 탑재면 및 기판 실장면에 교차하는 기판 단면에, 외부 접속용 전극과 부품 접속용 전극에 직접 접속하여 형성되는 측면 전극을 구비해도 좋다.

이 구성에서는 측면 전극과 부품 접속용 전극이 직접 접속되기 때문에, 부품 접속용 전극과 외부 접속용 전극 사이에 측면 전극과 공내 전극이 병렬로 접속되게 된다. 따라서 전류 경로가 분산되어 칩 부품 구조체 전체의 ESL을 저감할 수 있다.

상술한 칩 부품 구조체의 인터포저는 측면 전극이 형성되는 각 기판 단면을, 각 기판 단면에 평행하는 적층체의 부품 단면보다도 외측에 배치하는 구성이면 적합하다.

또 상술한 칩 부품 구조체의 측면 전극은 주면 법선 방향에서 봤을 때 기판 단면에서부터 적층 콘덴서에 겹치는 위치까지 들어가는 홈의 내부에 형성된 구성이면 적합하다.

이러한 구성에서는 인터포저의 측면 전극을 젖어 퍼져서 적층 콘덴서의 외부 전극에 도달하는 접합제의 분량을 억제할 수 있어, 회로 기판에서의 가청음 발생을 억제할 수 있다.

상술한 칩 부품 구조체는 기판 단면에 부품 접속용 전극 및 외부 전극으로부터 이간하여, 외부 접속용 전극에 직접 접속해서 형성되는 측면 전극을 구비해도 좋다.

이 구성에서는 부품 접속용 전극이나 외부 전극으로부터 측면 전극이 이간해 있기 때문에, 측면 전극을 젖어서 퍼지는 솔더가 부품 접속용 전극이나 적층 콘덴서의 외부 전극에 도달하기 어려워져 회로 기판에서의 가청음 발생을 억제할 수 있다.

상술한 칩 부품 구조체의 관통 구멍은 기판 본체의 각 주면에 대향하는 공간끼리 연통(連通)시키면 적합하다.

칩 부품 구조체는 회로 기판의 실장용 랜드 위에 플럭스 및 접합제를 마련해서 그 위에 칩 부품 구조체를 올려놓고 접합제를 고화(固化)시킴으로써 회로 기판에 실장이 이루어진다. 실장 후에는 고화한 접합제 주위에 플럭스의 잔재가 남아 주위의 전극을 부식시킬 염려가 있다. 그렇기 때문에 실장 후에는 플럭스의 잔재를 세정할 필요가 있다. 하지만 회로 기판과 인터포저의 틈에 플럭스의 잔재가 잔류해 있으면 그 잔재를 충분히 세정하기가 곤란하다. 그러므로 인터포저에 마련하는 관통 구멍이 양 주면에 대향하는 공간 사이를 연통하는 구성에 의해, 회로 기판과 인터포저의 틈에서 공기나 세정제가 새어 나가는 것을 개선해서 플럭스 잔재의 세정 효율을 높일 수 있다.

또한 이 발명은 인터포저에 적층 콘덴서를 탑재한 칩 부품 구조체에 관한 것이다. 인터포저는 기판 본체, 부품 접속용 전극, 외부 접속용 전극, 측면 전극, 공내 전극을 구비한다. 기판 본체는 양 주면에 개구하는 관통 구멍이 형성된다. 부품 접속용 전극은 인터포저의 한쪽 주면인 부품 탑재면에 형성되어 외부 전극에 접합된다. 외부 접속용 전극은 인터포저의 부품 탑재면에 대향하는 주면인 기판 실장면에 형성된다. 측면 전극은 인터포저의 부품 탑재면 및 기판 실장면에 교차하는 기판 단면에 형성되어 부품 접속용 전극과 기판 접속용 전극 사이를 전기적으로 접속한다. 공내 전극은 관통 구멍의 내부에 형성되어 측면 전극과 병렬로 부품 접속용 전극과 외부 접속용 전극의 사이를 접속한다.

이 구성에서는 인터포저의 관통 구멍에 형성되는 공내 전극을 이용하여 부품 접속용 전극과 외부 접속용 전극 사이를 접속함으로써, 측면 전극의 선로폭이 좁더라도 공내 전극에 의해 전류 경로를 확보해 ESL을 억제할 수 있다. 그리고 측면 전극의 선로폭을 좁힘으로써 측면 전극을 젖어 퍼지는 접합제의 분량을 억제하여 회로 기판에서의 가청음 발생을 억제하는 것이 가능해진다.

이 발명에 나타내는 칩 부품 구조체를 이용하면 적층 콘덴서의 외부 전극에 도달하는 솔더의 분량을 억제할 수 있어, 회로 기판에서의 가청음 발생을 억제할 수 있다. 또 각 공내 전극이 인터포저 내부에 발생시키는 자계끼리 상쇄하게 되거나, 측면 선로와의 병용에 의해 전류 경로를 분산시키게 되기 때문에, 공내 전극이나 측면 선로의 인덕턴스를 저감해 ESL을 대폭 저감할 수 있다.

도 1은 제1 실시형태에 따른 적층 콘덴서의 구성을 설명하는 도면이다.
도 2는 제1 실시형태에 따른 인터포저의 구성을 설명하는 도면이다.
도 3은 제1 실시형태에 따른 칩 부품 구조체의 구성을 설명하는 도면이다.
도 4는 제1 실시형태에 따른 칩 부품 구조체의 실장 상태를 설명하는 도면이다.
도 5는 칩 부품 구조체의 유한 요소 해석예를 설명하는 도면이다.
도 6은 유한 요소 해석예를 바탕으로 ESL 저감 효과를 설명하는 도면이다.
도 7은 제2 실시형태에 따른 칩 부품 구조체의 구성을 설명하는 도면이다.
도 8은 제3 실시형태에 따른 칩 부품 구조체의 구성을 설명하는 도면이다.
도 9는 제4 실시형태에 따른 칩 부품 구조체의 구성을 설명하는 도면이다.
도 10은 제5 실시형태에 따른 칩 부품 구조체의 구성을 설명하는 도면이다.
도 11은 제6 실시형태에 따른 칩 부품 구조체의 구성을 설명하는 도면이다.

《제1 실시형태》

이하, 본 발명의 제1 실시형태에 따른 칩 부품 구조체(1)에 대해서 설명한다.

구조체(1)는 상세 구조를 후술하는 적층 콘덴서(2)와 인터포저(3)를 구비한다.

도 1(A)는 콘덴서(2)의 평면도, 도 1(B)는 정면도, 도 1(C)는 우측면도이다.

콘덴서(2)는 적층체(21)와 외부 전극(22A, 22B)과 내부 전극(23)을 구비한다. 적층체(21)는 긴 길이방향의 양 단면(동 도면에서 좌측면 및 우측면)이 대략 정방형의 장방체형상이며, 복수의 유전체층을 짧은 길이방향으로 적층해서 구성된다. 내부 전극(23)은 적층체(21)의 내부에 유전체층을 끼워 적층된다. 외부 전극(22A)은 적층체(21)의 긴 길이방향의 제1단면(동 도면에서 좌측면)과, 적층체(21)의 짧은 길이방향의 네측면(동 도면에서 정면, 배면, 천장면, 바닥면)에서 제1단면으로부터 일정거리의 영역에 마련되어 있다. 외부 전극(22B)은 적층체(21)의 긴 길이방향의 제2단면(동 도면에서 우측면)과, 적층체(21)의 짧은 길이방향의 네측면에서 제2단면으로부터 일정거리의 영역에 마련된다.

또한 외부 전극(22A, 22B)에는 내(耐)부식성이나 도전성을 가미해서 소정의 금속 도금이 입혀 있어도 된다. 또 콘덴서(2)로는 일반적으로 보급되어 있는 외형 치수인 것을 이용하면 좋은데, 예를 들면 긴 길이방향 치수×짧은 길이방향 치수가 3.2mm×1.6mm, 2.0mm×1.25mm, 1.6mm×0.8mm, 1.0mm×0.5mm, 0.6mm×0.3mm 등의 것을 이용할 수 있다.

도 2(A)는 인터포저(3)의 평면도, 도 2(B)는 정면도, 도 2(C)는 우측면도, 도 2(D)는 저면도, 도 2(E)는 측면 단면도, 도 2(F)는 정면 단면도이다.

인터포저(3)는 기판 본체(31)와 부품 접속용 전극(32A, 32B)과 외부 접속용 전극(33A, 33B)과 측면 전극(34A, 34B)과 공내 전극(35A, 35B)을 구비한다.

기판 본체(31)는 재질이 절연성 수지이고, 천장면(부품 탑재면) 및 바닥면(기판 실장면)에 직교하는 주면 법선 방향의 두께가 예를 들면 0.5mm~1.0mm정도이며, 주면 법선 방향에서 본 평면 형상을 대략 직사각형상으로 하고 있다.

또 기판 본체(31)는 홈부(31A) 및 관통 구멍(31B)을 마련하고 있다. 홈부(31A)는 긴 길이방향의 양 단면인 제1단면 및 제2단면(동 도면에서 좌측면 및 우측면) 각각에 마련되어 있고, 평면 형상이 반원호형상이고 깊이 방향(동 도면에서 정면 및 배면에 대해 수직인 방향)의 중앙에서 주면 법선 방향으로 연장되어 있다. 관통 구멍(31B)은 기판 본체(31) 주면의 중앙에 원형상으로 마련되어 양 주면 사이를 관통한다.

부품 접속용 전극(32A, 32B)은 기판 본체(31)의 천장면에 긴 길이방향으로 배열되어 형성되어 있다. 부품 접속용 전극(32A)은 기판 본체(31)의 천장면과 제1단면의 경계선 전체 길이에 걸친 폭으로, 그 경계선으로부터 일정 거리의 직사각형 영역에 형성되어 있다. 부품 접속용 전극(32B)은 기판 본체(31)의 천장면과 제2단면의 경계선 전체 길이에 걸친 폭으로, 그 경계선으로부터 일정 거리의 직사각형 영역에 형성되어 있다.

또한 부품 접속용 전극(32A, 32B)은 기판 본체(31)의 천장면과 제1·제2단면의 경계선으로부터 관통 구멍(31B)에 이르는 것과 같은 형상이라면 어떠한 형상이라도 좋다. 예를 들면 콘덴서(2)의 외부 전극(22A, 22B)의 평면 형상에 대략 일치하는 평면 형상으로 하면, 이른바 셀프 얼라인먼트(self-alignment) 효과에 의해 원하는 위치에 콘덴서(2)를 높은 정밀도로 실장할 수 있다.

외부 접속용 전극(33A, 33B)은 기판 본체(31)의 바닥면에 긴 길이방향으로 배열되어 형성되어 있다. 외부 접속용 전극(33A)은 기판 본체(31)의 바닥면과 제1단면의 경계선에서 양 옆의 일정 치수를 제외한 폭으로, 그 경계선으로부터 일정 거리의 직사각형 영역에 형성되어 있다. 외부 접속용 전극(33B)은 기판 본체(31)의 바닥면과 제2단면의 경계선에서 양 옆의 일정 치수를 제외한 폭으로, 그 경계선으로부터 일정 거리의 직사각형 영역에 형성되어 있다.

또한 외부 접속용 전극(33A, 33B)은 기판 본체(31)의 바닥면과 제1·제2단면의 경계선으로부터 관통 구멍(31B)에 이르는 것과 같은 형상이라면 어떠한 형상이라도 좋다. 예를 들면 구조체(1)를 실장하는 회로 기판의 실장용 랜드에 따라 형상을 설정하면 된다.

측면 전극(34A, 34B)은 홈부(31A)의 원호형상의 측벽면에 형성되어 있다. 측면 전극(34A)은 부품 접속용 전극(32A)과 외부 접속용 전극(33A)을 도통시킨다. 측면 전극(34B)은 부품 접속용 전극(32B)과 외부 접속용 전극(33B)을 도통시킨다.

공내 전극(35A, 35B)은 관통 구멍(31B)의 측벽면에 형성되어 있다. 공내 전극(35A)은 관통 구멍(31B)의 좌측면측 영역에 마련되어 부품 접속용 전극(32A)과 외부 접속용 전극(33A)을 도통시킨다. 공내 전극(35B)은 관통 구멍(31B)의 우측면측 영역에 마련되어 부품 접속용 전극(32B)과 외부 접속용 전극(33B)을 도통시킨다.

도 3(A)는 구조체(1)의 외관 사시도, 도 3(B)는 평면도, 도 3(C)는 정면도, 도 3(D)는 우측면도, 도 3(E)는 저면도, 도 3(F)는 정면 단면도이다.

구조체(1)는 상술한 콘덴서(2)를 인터포저(3)에 탑재하여 구성하고 있다. 또한 인터포저(3)에 대한 콘덴서(2)의 탑재면은 짧은 길이방향의 네측면(상술한 정면, 배면, 천장면, 바닥면)의 어느 것이라도 된다. 본 실시형태에서는 기판 본체(31)의 평면 형상을 콘덴서(2)의 평면 형상보다 약간 크게 하고 있다.

콘덴서(2)는 외부 전극(22A, 22B)이 홈부(31A)에 부분적으로 겹치도록 인터포저(3)에 탑재되어, 외부 전극(22A, 22B)이 부품 접속용 전극(32A, 32B)에 접합된다. 이것에 의해 콘덴서(2)의 외부 전극(22A, 22B)이 인터포저(3)의 부품 접속용 전극(32A, 32B)과 측면 전극(34A, 34B) 및 공내 전극(35A, 35B)을 통해 외부 접속용 전극(33A, 33B)에 접속된다.

또한 외부 전극(22A, 22B)과 부품 접속용 전극(32A, 32B)의 접합법은 어떠한 것이어도 좋은데, 예를 들면 부품 접속용 전극(32A, 32B)이나 외부 전극(22A, 22B)에 미리 재용융 가능한 금속 도금(예를 들어 주석 도금)을 마련해 두고, 그 금속 도금의 재용융에 의해 실현할 수 있다. 이러한 접합법을 이용함으로써 부품 접속용 전극(32A, 32B)과 외부 전극(22A, 22B)의 사이는 재용융한 금속 도금에 의해 전기적, 기계적으로 접속할 수 있다. 또한 그 외의 접합법을 사용해도 좋은데, 예를 들면 솔더 등의 접합제를 이용해 콘덴서(2)와 인터포저(3)를 접합해도 된다.

도 4(A)는 구조체(1)를 회로 기판(100)에 실장한 상태에서의 사시도이며, 도 3(B)는 정면도, 도 3(C)는 우측면도이다.

구조체(1)는 접착제로서 솔더(200)를 이용해 회로 기판(100)에 실장된다. 회로 기판(100)은 솔더 페이스트 및 플럭스가 도포되는 실장용 랜드(101A, 101B)를 구비해서, 실장용 랜드(101A, 101B) 위에 구조체(1)의 외부 접속용 전극(33A, 33B)을 접촉시킨 상태로 솔더 페이스트를 용융, 고화시킴으로써 구조체(1)는 회로기판(100)에 실장된다. 솔더 페이스트를 용융, 고화시키면 용융 솔더가 구조체(1)의 측면 전극(34A, 34B)을 젖어 퍼져서 필렛이 형성된다.

솔더(200)의 필렛은 적어도 실장용 랜드(101A, 101B)로부터 측면 전극(34A, 34B)에 걸쳐 형성된다. 따라서 구조체(1)와 회로 기판(100) 사이를 충분한 접합 강도로 접합할 수 있다. 또 구조체(1)가 회로 기판(100)으로부터 들뜨는 것을 막을 수 있다. 또 필렛 형상으로부터 접합 불량을 육안으로 확인할 수 있다. 접합제로는 솔더(200) 외에, 적절한 젖음성을 가지고 있고 도전성을 가진 것이라면 어떠한 접착제를 이용해도 된다.

이러한 구성의 구조체(1)에서는 공내 전극(35A, 35B)을 마련함으로써 측면 전극(34A, 34B)만을 마련하는 경우보다 배선 단면적이 증가하여 구조체(1) 전체의 ESL이 저감된 것이 된다. 특히 인터포저(3)의 대략 중심 부근에 마련한 단일 관통구멍(31B)에 2개의 공내 전극(35A, 35B)을 마련함으로써 공내 전극(35A, 35B) 각각에서 관통 구멍(31B)을 중심으로 하여 역극성(역회전)의 자계가 생겨, 자계가 서로 상쇄함으로써 ESL이 현저히 저감된다.

이 때문에 공내 전극(35A, 35B)을 마련함으로써 측면 전극(34A, 34B)의 선로 폭을 가늘게 해도 구조체(1)의 ESL을 낮출 수 있다. 그러면 측면 전극(34A, 34B)에서 인터포저(3)의 상면측까지 젖어서 퍼지는 솔더(200)의 분량을 억제할 수 있다.

또 인터포저(3)의 기판 단면이 콘덴서(2)의 부품 단면으로부터 이간하여 콘덴서(2)의 바닥면측에 홈부(31A)가 들어가고, 그 홈부(31A)의 측벽면에만 측면 전극(34A, 34B)을 형성하는 구성이기 때문에, 측면 전극(34A, 34B)에서부터 콘덴서(2)의 바닥면을 넘어 인터포저(3)의 상면측에 솔더(200)가 젖어 퍼지기 힘들어진다. 따라서 솔더 페이스트의 공급량이 어느 정도 크더라도 콘덴서(2)의 양 단면의 외부 전극(22A, 22B)에까지 솔더(200)가 젖어 퍼지기 어려워져, 외부 전극(22A, 22B)에 도달하는 솔더(200)의 분량을 억제할 수 있다. 예를 들면 실장용 랜드(101A, 101B)에 콘덴서(2)를 직접 실장하는 경우와 같은 정도의 솔더량이라면, 외부 전극(22A, 22B)까지 젖어서 퍼지는 솔더(200)의 높이(H_th)를 최대라도 바닥면에서 약 1/4~약 1/3 정도로 제한할 수 있다.

그렇기 때문에 콘덴서(2)와 회로 기판(100)은 솔더(200)를 통해서 직접적으로 접합되는 것이 아니라 실질적으로 인터포저(3)를 통해서 간접적으로 접합되게 되어, 실장용 랜드(101A, 101B)에서 전압을 인가함으로써 발생하는 콘덴서(2)의 변형이 솔더(200)를 통해 직접적으로 회로 기판(100)에 전달되는 일이 없어져 회로 기판(100)에서 생기는 가청음을 대폭으로 저감할 수 있다.

또한 구조체(1)의 회로 기판(100)에 실장한 후에는 솔더(200)의 주위에 플럭스의 잔재가 남을 경우가 있다. 플럭스의 잔재는 주위의 전극을 부식시켜서 녹 등을 생성시키기 때문에 실장 후에는 세정에 의한 플럭스의 잔재를 제거하면 적합하다. 본 구성에서는 관통 구멍(31B)이 인터포저(3)의 양 주면에 대향하는 공간 각각에 개구하여 그 공간들 사이를 통기시키기 때문에, 세정 처리액이나 공기가 관통 구멍(31B)을 통해 상부나 하부로 빠지기 쉬워서 콘덴서(2)와 인터포저(3) 사이의 틈을 효과적으로 세정할 수 있다.

다음으로 공내 전극을 마련함으로 인한 ESL의 저감 효과에 대해서 모식 구성에 대한 유한 요소법 해석예에 기초하여 설명한다.

도 5(A)는 유한 요소 해석에 이용한 제1 모식 구성을 나타내는 도면이다. 이 구성은 홈부(31A) 및 측면 전극(34A, 34B)을 생략하고 관통 구멍(31B)에 마련한 공내 전극(35A, 35B)(미도시)을 통해 부품 탑재용 전극(32A, 32B)에 교류 전압을 인가하는 구성이다.

도 5(B)는 유한 요소 해석에 이용한 제2 모식 구성을 나타내는 도면이다. 이 구성은 관통 구멍(31B) 및 공내 전극(35A, 35B)을 생략하고, 홈부(31A)에 마련한 측면 전극(34A, 34B)(미도시)을 통해 부품 탑재용 전극(32A, 32B)에 교류 전압을 인가하는 구성이다.

유한 요소 해석에서는 이러한 구성들을 이용하여 회로 기판의 페어 라인 위에 사이즈 2.2×1.4×0.1mm의 인터포저(3)를 설치하고, 사이즈 1.6×0.8×0.8mm, 정전 용량 10μF의 콘덴서(2)를 인터포저(3) 위에 탑재한 상태로 페어 라인으로부터 교류 전압을 인가했다.

도 6(B)는 주파수 100MHz의 제1 모식 구성에서의 자계 분포를 나타내는 도면이고, 도 6(C)는 제2 모식 구성에서의 자계 분포를 나타내는 도면이다.

유한 요소 해석에 의하면 인터포저 내부에서의 자계 분포가 제2 모식 구성보다도 제1 모식 구성에서 더욱 작아, 공내 전극만 마련하는 제1 모식 구성에서는 ESL이 저감되는 것이 확인되었다. 이것은 단일 관통 구멍 내에 2개의 공내 전극을 마련하는 제1 모식 구성에서는 각 공내 전극을 중심으로 한 역극성(역회전)의 자계끼리 상쇄되었기 때문이라 생각된다.

또 상기 구성마다 S 파라미터를 해석하여 S 파라미터로부터 각 구성의 주파수- 임피던스 특성을 구했다.

도 6(A)는 해석에 의해 얻어진 각 구성의 주파수-임피던스 특성을 나타내는 도면이다. 제1 모식 구성에서는 임피던스가 가장 저하하는 주파수(공진 주파수)가 제2 모식 구성보다 낮기 때문에, 그 공진 주파수보다 고역측의 대역에서 제2 모식 구성보다 낮은 임피던스가 얻어지고, 저역측의 대역에서 제2 모식 구성보다 높은 임피던스가 얻어졌다. 예를 들면 공진 주파수보다 고역측의 주파수 50MHz에서는 제1 모식 구성은 인덕턴스 248pH이며, 제2 모식 구성의 인덕턴스 312pH보다 20%정도 작은 인덕턴스였다. 이 임피던스 해석에 의해서도, 공내 전극만을 마련하는 제1 모식 구성에서는 ESL이 저감되는 것을 확인할 수 있었다.

또한 여기에 나타낸 것처럼 측면 전극을 마련하지 않고 공내 전극만 마련하는 구성에서도 ESL을 저감하는 효과는 얻을 수 있지만, 인터포저에 측면 전극과 공내 전극을 병설하는 구성에서는 전류 경로가 분산되기 때문에 공내 전극만 마련하는 구성보다 ESL이 확실히 저감하게 된다. 따라서 제1 실시형태에서 나타낸 인터포저에 측면 전극과 공내 전극을 병설하는 구성은 ESL을 대폭 저감할 수 있다는 것을 알 수 있다.

《 제2 실시형태 》

도 7(A)는 제2 실시형태에 따른 칩 부품 구조체(1A)의 평면도, 도 7(B)는 정면 단면도, 도 7(C)는 저면도이다.

본 실시형태의 칩 부품 구조체(1A)는 제1 실시형태의 칩 부품 구조체(1)에 비해, 적층 콘덴서(2)의 구조는 같지만 사이즈가 다른 인터포저(3A)를 구비한다는 점에서 상이하다. 그렇기 때문에 이하의 설명에서는 제1 실시형태의 구성과 대응하는 구성에는 같은 부호를 붙인다.

인터포저(3A)는 평면시(平面視)한 외형이 적층 콘덴서(2)와 거의 같다. 그렇기 때문에 기판 본체(31)의 긴 길이방향의 양 단면에 마련하는 홈부(31A)는 콘덴서(2)의 외부 전극(22A) 및 외부 전극(22B)의 바닥면 아래에 원호 전체가 들어간다.

이러한 구성에서도 측면 전극(34A, 34B)을 젖어서 퍼지는 솔더가 콘덴서(2)의 바닥면에 의해 인터포저(3A)의 상면측에 돌아 들어가는 것을 저해받기 때문에, 외부 전극(22A, 22B)에 도달하는 솔더량을 억제하여 진동음 억제 효과가 얻어진다.

또 본 실시형태의 구성에서는 인터포저(3A)를 평면시한 면적이 적층 콘덴서(2) 단체(單體)와 같으므로, 인터포저(3A)를 이용해도 실장 면적이 확대되지 않는다. 따라서 필요 최소한의 실장 면적으로 구조체(1A)를 실장할 수 있다.

《 제3 실시형태 》

도 8(A)는 제3 실시형태에 따른 칩 부품 구조체(1B)의 평면도, 도 8(B)는 정면 단면도, 도 8(C)는 저면도이다.

본 실시형태의 칩 부품 구조체(1B)는 제1 실시형태의 칩 부품 구조체(1)에 비해, 적층 콘덴서(2)의 구조는 같지만 사이즈가 다른 인터포저(3B)를 구비한다는 점에서 상이하다. 그렇기 때문에 이하의 설명에서는 제1 실시형태의 구성과 대응하는 구성에는 같은 부호를 붙인다.

인터포저(3B)는 제1 실시형태에 나타낸 인터포저(3)보다 더 넓은 면적으로 구성한다. 그리고 기판 본체(31)의 긴 길이방향의 양 단면에 마련하는 홈부(31A)는 주면 법선 방향에서 봤을 때 콘덴서(2)의 외부 전극(22A) 및 외부 전극(22B)과 겹치지 않고 원호의 전체가 노출된다.

이러한 구성이라도 인터포저(3B)의 기판 단면과 콘덴서(2)의 부품 단면이 크게 이간해 있기 때문에, 외부 전극(22A, 22B)에 솔더가 도달하는 것과 젖어서 퍼지는 것을 억제해서 진동음 억제 효과를 얻을 수 있다.

또한 이 구성에서의 외부 접속용 전극(33A, 33B)은 회로 기판의 실장용 랜드의 형상에 따라 적절한 형상을 설정하면 된다. 또 홈부(31A)는 생략할 수 있으며, 이 경우 측면 전극(34A, 34B)은 기판 단면에 적절히 형성하면 된다.

《 제4 실시형태 》

도 9(A)는 제4 실시형태에 따른 칩 부품 구조체(1C)의 사시도이며, 도 9(B)는 그 우측면도, 도 9(C)는 저면도이다.

본 실시형태의 칩 부품 구조체(1C)는 제1 실시형태의 칩 부품 구조체(1)에 비해, 적층 콘덴서(2)의 구조는 같지만 형상이 다른 인터포저(3C)를 구비한다는 점에서 상이하다. 그렇기 때문에 이하의 설명에서는 제1 실시형태의 구성과 대응하는 구성에는 같은 부호를 붙인다.

인터포저(3C)는 긴 길이방향의 기판 단면이 콘덴서의 기판 단면의 위치와 일치하고, 짧은 길이방향의 기판 단면이 콘덴서의 기판 단면보다 외측에 위치한다. 이러한 구성이라도 상술한 것과 같은 진동음 억제 효과를 얻을 수 있다. 즉 홈부(31A)를 콘덴서(2)의 하부에 마련함으로써 홈부(31A)의 측면 전극(34A, 34B)을 젖어서 퍼지는 솔더가, 홈부(31A)보다도 콘덴서(2)의 외형의 외측 영역에서 젖어서 퍼지는 것을 거의 없애서, 콘덴서(2)의 외부 전극(22A, 22B)을 젖어서 퍼지는 솔더의 높이를 효과적으로 억제할 수 있다.

《 제5 실시형태 》

도 10은 제5 실시형태에 따른 칩 부품 구조체(1D)의 평면도, 정면 단면도, 저면도이다.

본 실시형태의 칩 부품 구조체(1D)는 제3 실시형태의 칩 부품 구조체(1B)에 비해, 적층 콘덴서(2)의 구조는 같지만 부품 탑재용 전극의 형상이 다른 인터포저(3D)를 구비한 점에서 상이하다. 그렇기 때문에 이하의 설명에서는 제3 실시형태의 구성과 대응하는 구성에는 같은 부호를 붙인다.

인터포저(3D)는 전극 단부가 측면 전극(34A, 34B)으로부터 이간하는 부품 탑재용 전극(32C, 32D)을 구비한다. 그렇기 때문에 측면 전극(34A, 34B)은 각각 외부 접속용 전극(33A, 33B)에 대해서만 직접 접속되어 있고, 외부 접속용 전극(33A, 33B)과 부품 탑재용 전극(32C, 32D)의 전기적인 접속은 공내 전극(35A, 35B)만을 통해서 실현되고 있다.

이 구성에서는 측면 전극(34A, 34B)을 솔더가 젖어서 퍼져도 그 솔더가 적층 콘덴서(2)의 외부 전극(22A, 22B)에 도달하기 어려워, 회로 기판에서의 가청음 발생을 효과적으로 억제할 수 있다. 또한 공내 전극(35A, 35B)을 솔더가 젖어서 퍼지게 되는데 그 솔더는 적층 콘덴서(2)의 바닥면에 의해 적층 콘덴서(2)의 측면으로 돌아 들어가는 것을 저해받기 때문에 충분히 적은 분량이 되어, 공내 전극(35A, 35B)을 젖어서 퍼지는 솔더에 의해 회로 기판에 적층 콘덴서(2)의 변형이 전달되는 것을 억제할 수 있다.

《 제6 실시형태 》

도 11(A)는 제6 실시형태에 따른 칩 부품 구조체(1E)의 평면도이고, 도 11(B)는 그 정면 단면도이다.

본 실시형태의 칩 부품 구조체(1E)는 제1 실시형태의 칩 부품 구조체(1)에 비해, 적층 콘덴서(2)의 구조는 같지만 관통 구멍 형상이 다른 인터포저(3E)를 구비한 점에서 상이하다. 그렇기 때문에 이하의 설명에서는 제1 실시형태의 구성과 대응하는 구성에는 같은 부호를 붙인다.

인터포저(3E)의 기판 본체(31)는 관통 구멍 내에 전극재가 충전된 구성의 공내 전극(35C, 35D)을 구비한다. 공내 전극(35C, 35D)은 부품 탑재용 전극(32A, 32B) 각각의 대략 중앙인 위치에 마련되어 있다. 이러한 구성이어도 ESL 저감 효과를 얻을 수 있다. 또한 공내 전극(35C, 35D)의 수를 보다 많이 해도 되고, 제1 실시형태와 동일한 구성의 공내 전극과 병용하도록 해도 된다. 어떠하든지 공내 전극을 마련함으로써 ESL을 억제하면서 회로 기판에 생기는 가청음을 효과적으로 억제할 수 있다.

1, 1A, 1B, 1C, 1D, 1E…칩 부품 구조체
2…적층 콘덴서
3, 3A, 3B, 3C, 3D, 3E…인터포저
21…적층체
22A, 22B…외부 전극
23…내부 전극
31…기판 본체
31A…홈부
31B…관통 구멍
32A, 32B, 32C, 32D…부품 접속용 전극
33A, 33B…외부 접속용 전극
34A, 34B…측면 전극
35A, 35B, 35C, 35D…공내 전극
100…회로 기판
101A, 101B…실장용 랜드
200…솔더

Claims

유전체층과 내부 전극을 복수 적층한 직방체형상의 적층체와, 상기 적층체의 긴 길이방향의 부품 단면(端面)의 양면 각각에 형성되어 서로 다른 내부 전극에 전기적으로 접속되는 2개의 외부 전극을 포함하는 적층 콘덴서, 및
양 주면(主面)에 개구하는 관통 구멍이 형성된 평판형상 기판과, 상기 기판의 한쪽 주면인 부품 탑재면에 형성되어 상기 외부 전극에 접합되는 부품 접속용 전극과, 상기 기판의 상기 부품 탑재면에 대향하는 주면인 기판 실장면에 형성되는 외부 접속용 전극과, 상기 관통 구멍의 내부에 형성되어 상기 부품 접속용 전극과 상기 외부 접속용 전극 사이를 접속하는 공내(孔內) 전극을 포함하고, 상기 적층 콘덴서의 서로 다른 상기 외부 전극에 접속된 2개의 상기 공내 전극을 같은 관통 구멍의 내부에 마련한 인터포저를 포함하는 것을 특징으로 하는 칩 부품 구조체.
제1항에 있어서,
상기 기판의 상기 부품 탑재면 및 상기 기판 실장면에 교차하는 기판 단면에, 상기 외부 접속용 전극과 상기 부품 접속용 전극에 직접 접속하여 형성되는 측면 전극을 포함하는 것을 특징으로 하는 칩 부품 구조체.
제2항에 있어서,
상기 인터포저는 상기 측면 전극이 형성되는 각 기판 단면을, 각 기판 단면에 평행하는 상기 적층체의 부품 단면보다 외측에 배치한 구성인 것을 특징으로 하는 칩 부품 구조체.
제2항 또는 제3항에 있어서,
상기 측면 전극은 상기 인터포저를 주면 법선 방향에서 봤을 때, 상기 기판 단면으로부터 상기 적층 콘덴서에 겹치는 위치까지 들어가는 홈의 내부에 형성되는 것을 특징으로 하는 칩 부품 구조체.
제1항에 있어서,
상기 기판의 상기 부품 탑재면 및 상기 기판 실장면에 교차하는 기판 단면에, 상기 부품 접속용 전극 및 상기 외부 전극으로부터 이간하여 상기 외부 접속용 전극에 직접 접속해서 형성되는 측면 전극을 포함하는 것을 특징으로 하는 칩 부품 구조체.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 관통 구멍은 상기 기판 본체의 각 주면에 대향하는 공간끼리 연통시키는 것을 특징으로 하는 칩 부품 구조체.
유전체층과 내부 전극을 복수 적층한 직방체형상의 적층체와, 상기 적층체의 긴 길이방향의 부품 단면의 양면 각각에 형성되어 서로 다른 내부 전극에 전기적으로 접속되는 2개의 외부 전극을 포함하는 적층 콘덴서, 및
양 주면에 개구하는 관통 구멍이 형성된 평판형상 기판과, 상기 기판의 한쪽 주면인 부품 탑재면에 형성되어 상기 외부 전극에 접합되는 부품 접속용 전극과, 상기 기판의 상기 부품 탑재면에 대향하는 주면인 기판 실장면에 형성되는 외부 접속용 전극과, 상기 기판의 상기 부품 탑재면 및 상기 기판 실장면에 교차하는 기판 단면에 형성되어 상기 부품 접속용 전극과 상기 외부 접속용 전극을 전기적으로 접속하는 측면 전극과, 상기 관통 구멍의 내부에 형성되어 상기 측면 전극과 병렬로 상기 부품 접속용 전극과 상기 외부 접속용 전극의 사이를 접속하는 공내 전극을 포함하는 인터포저를 포함하고,
2개의 상기 공내 전극은 상기 적층 콘덴서의 서로 다른 상기 외부 전극에 접속되며, 같은 관통 구멍의 내부에 마련되어 있는 것을 특징으로 하는 칩 부품 구조체.
제7항에 있어서,
상기 관통 구멍은 상기 기판의 각 주면에 대향하는 공간끼리 연통시키는 것을 특징으로 하는 칩 부품 구조체.
제7항에 있어서,
상기 부품 접속용 전극, 상기 외부 접속용 전극, 상기 측면 전극, 상기 공내 전극의 조를 2조 포함하고, 각 조의 공내 전극을 동일한 관통 구멍의 내부에 마련한 것을 특징으로 하는 칩 부품 구조체.
제7항 내지 제9항 중 어느 한 항에 있어서,
상기 측면 전극은 상기 인터포저를 주면 법선 방향에서 봤을 때 상기 기판 단면으로부터 상기 적층 콘덴서에 겹치는 위치까지 들어가는 홈의 내부에 형성되는 것을 특징으로 하는 칩 부품 구조체.
제7항 내지 제9항 중 어느 한 항에 있어서,
상기 인터포저는 상기 측면 전극이 형성되는 각 기판 단면을, 각 기판 단면에 평행하는 상기 적층체의 부품 단면보다 외측에 배치한 구성인 것을 특징으로 하는 칩 부품 구조체.