KR101231079B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR101231079B1
KR101231079B1 KR1020100097145A KR20100097145A KR101231079B1 KR 101231079 B1 KR101231079 B1 KR 101231079B1 KR 1020100097145 A KR1020100097145 A KR 1020100097145A KR 20100097145 A KR20100097145 A KR 20100097145A KR 101231079 B1 KR101231079 B1 KR 101231079B1
Authority
KR
South Korea
Prior art keywords
pattern
region
chip
stripe
chip region
Prior art date
Application number
KR1020100097145A
Other languages
English (en)
Other versions
KR20110041404A (ko
Inventor
아쓰시 나라자키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20110041404A publication Critical patent/KR20110041404A/ko
Application granted granted Critical
Publication of KR101231079B1 publication Critical patent/KR101231079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 웨이퍼(1)는 주표면을 갖고 있다. 메인 칩 영역(2)은 그 주표면에 형성되어 있다. 서브 칩 영역(3)은, 메인 칩 영역(2)보다도 작은 면적을 갖고, 또한 메인 칩 영역(2)보다도 반도체 웨이퍼(1)의 가장자리 측에 위치하고 있다. 서브 칩 영역(3)은, 메인 칩 영역(2)과 동일한 설계 패턴을 갖고 있다. 이에 따라, 반도체 웨이퍼의 면 내에 칩을 배열하는 경우에, 웨이퍼 주변부의 패턴 불량의 발생을 방지할 수 있는 반도체장치 및 그 제조방법을 얻을 수 있다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 반도체장치 및 그 제조방법에 관한 것으로서, 특히, 반도체 웨이퍼의 면 내에 칩을 배열한 반도체장치 및 그 제조방법에 관한 것이다.
반도체 디바이스는 성능 향상을 목적으로 하여, 트랜지스터 셀 밀도를 높이기 위한 패턴 미세화가 기술 트렌드로 되고 있다. 패턴 미세화 기술은 칩 성능 향상 뿐만 아니라, 칩 사이즈 축소에 의한 비용 저감 효과도 함께 갖고 있다. 반도체 칩은 실리콘 웨이퍼 위에 행렬 모양으로 배열되고, 성막, 확산, 전사, 가공 등 몇종류의 웨이퍼 프로세스 공정을 거쳐 제품으로서 만들어내지고 있다.
최근에는 디자인 룰의 미세화에 따라, 전사 장치는 스텝·앤드·리피트 방식으로 1숏(shot)마다 노광되는 스텝퍼가 주로 사용되고 있다. 스텝퍼에서는 웨이퍼 위에 전사하고 싶은 패턴 사이즈의 5배의 크기의 마스크 패턴을 사용할 수 있다. 이 때문에, 스텝퍼는, 전사 패턴과 마스크 패턴이 같은 사이즈의 노광이었던 종래의 미러 프로젝션 방식보다도, 한층 더 미세한 패턴을 전사할 수 있는 장점을 갖는다.
에칭 프로세스에서는 피에칭막의 재질 등에 따라 에칭액도 다르다. 예를 들면 실리콘 산화막을 에칭하는 경우에는, 전사 공정에서 형성된 레지스트 패턴을 마스크로 하여, 불산계의 액으로 에칭이 행하여진다. 이 방법에서는 에칭에 의한 반응이 패턴의 종방향 뿐만 아니라, 횡방향으로도 진행되기 때문에, 에칭 형상은 밥공기 형상이 된다. 이 에칭은, 종방향과 횡방향으로 에칭이 진행되기 때문에 등방성 에칭으로 불린다. 이 에칭도, 최근의 미세화에 따라, 프레온계의 가스를 사용해서 진공중에서 에칭을 행하는 드라이에칭법으로 전환되고 있다. 드라이에칭법은, 레지스트 패턴과 거의 같은 횡방향의 사이즈의 에칭 패턴을 얻을 수 있기 때문에 이방성 에칭으로 부르고 있다.
패턴을 미세화한 경우에는, 통상, 마무리 치수 안정성을 향상시키기 위해 드라이에칭이 사용된다. 이방성 드라이에칭은, 에칭 중의 측벽면에 얇은 물질층(측벽 보호막)이 형성되어 횡방향의 에칭이 블록됨으로써, 거의 수직한 개구 형상을 얻을 수 있다고 하는 특징을 갖는다.
이 측벽 보호막은, 플라즈마 중에서 형성되는 중합막, 혹은 실리콘 에칭시에 피에칭 재료에서 발생하는 실리콘 산화막이다. 예를 들면 미세한 개구 패턴을 갖는 마스크를 웨이퍼 위에 배치해서 실리콘 에칭을 행하는 경우, 웨이퍼 상에서 개구 패턴을 균일하게 배치하지 않으면, 측벽 보호막으로서의 실리콘 산화막의 공급이 적어진다. 특히 웨이퍼 주변부에 칩을 배열하지 않는 무효 영역(에칭되지 않는 영역)을 만들면, 그 무효 영역 부근에 있어서 실리콘 에칭에 의한 실리콘 산화막(측벽 보호막)의 공급이 적어진다. 그 결과, 측벽 보호막이 적어져 오버행 등의 패턴형성 불량을 일으키기 쉬워진다. 이러한 측벽 보호막의 형성이나, 개구 패턴의 개구율이 균일하지 않기 때문에 트렌치 형상이 다른 것은, 예를 들면 일본국 특개 2003-264227호 공보에 개시되어 있다.
상기한 개구율의 불균일을 없애기 위해, 미세한 패턴을 필요로 하는 공정에서는 상기 무효 영역이 형성되지 않고, 웨이퍼 전체면에 개구 패턴이 배열되어 있다.
한편, 실리콘 웨이퍼의 단부(엣지부)는 웨이퍼 중앙부와 마찬가지로 평탄하지 않고, 웨이퍼 이빠짐을 방지하기 위해 10∼20도 정도로 모따기를 실시하고 있다. 이 때문에, 웨이퍼 전체면에 패턴을 형성한 경우, 그 모따기 영역에도 패턴이 형성되게 된다.
모따기 영역의 형상은 불안정하고, 또한 모따기 영역에서는 포토레지스트의 도포막 두께도 안정하지 않기 때문에, 모따기 영역 부근에서는 전사공정에서의 패터닝도 불안정한 상태가 되고 있다. 그 상태에서 프로세스를 유동시켰을 경우, 패턴 해상 불량이나 레지스트 잔사에 의한 이물질이 발생한다.
이러한 웨이퍼 엣지부에 있어서의 패턴 불량을 방지하기 위해, 레지스트 도포 후에 유기용제를 웨이퍼 엣지부에 토출해서 주변(예를 들면 3mm) 영역의 레지스트를 제거하는 엣지 린스법이나, 레지스트 도포 후에 웨이퍼 엣지부만 노광해서 마찬가지로 주변 영역의 레지스트를 제거하는 주변 노광법 등이 이용되고 있다.
그렇지만, 이 방법에서는, 패턴 사이즈가 미세화한 경우, 패턴의 엣지가 불균일(경사형 등)하게 되어 한층 더 얇은 영역이 발생하여 패턴 자체가 무너져, 그것에 의해 이물질이 발생한다고 하는 문제가 있었다.
따라서, 미세화된 패턴의 경우, 웨이퍼 엣지부에서의 측벽 보호막 부족에 의한 패턴 형성 불량, 레지스트 도포 두께 불균일에 의한 패턴 해상 불량, 패턴 붕괴에 의한 이물질의 발생을 모두 방지하는 것은 불가능했다.
본 발명은, 상기한 과제를 감안하여 이루어진 것으로서, 그 목적은, 반도체 웨이퍼의 면 내에 칩을 배열하는 경우에, 웨이퍼 주변부의 패턴 불량의 발생을 방지할 수 있는 반도체장치 및 그 제조방법을 제공하는 것이다.
본 발명의 반도체장치는, 반도체 웨이퍼와, 제1 칩 영역과, 제2 칩 영역을 구비하고 있다. 반도체 웨이퍼는 주표면을 갖고 있다. 제1 칩 영역은 그 주표면에 형성되고, 또한 제1 패턴을 갖고 있다. 제2 칩 영역은, 제1 칩 영역보다도 작은 면적을 갖고, 또한 제1 칩 영역에 인접하도록 주표면에 배치되고, 또한 제2 패턴을 갖고 있다. 제2 패턴은, 제1 패턴과 동일한 설계 패턴이다.
본 발명의 반도체장치의 제조방법은, 이하의 공정을 구비하고 있다.
우선, 반도체 웨이퍼의 주표면에 감광체가 형성된다. 이 감광체의 제1 칩 형성 영역에 제1 패턴이 노광된다. 제1 칩 형성 영역에 인접하고 또한 제1 칩 형성 영역보다도 작은 감광체의 제2 칩 형성 영역에, 제1 패턴과 동일한 설계 패턴인 제2 패턴이 노광된다. 제1 및 제2 패턴이 노광된 감광체를 현상함으로써 감광체가 패터닝된다. 패터닝된 감광체를 마스크로 하여 반도체 웨이퍼의 피에칭부를 선택적으로 에칭 제거함으로써 피에칭부의 제1 칩 형성 영역에 대응하는 제1 칩 영역에 제1 패턴이 전사되고, 또한 피에칭부의 제2 칩 형성 영역에 대응하는 제2 칩 영역에 제2 패턴이 전사된다.
본 발명에 따르면, 제1 칩 영역에 인접하도록, 제1 칩 영역보다도 작은 면적을 갖는 제2 칩 영역이 형성되어 있고, 그 제2 칩 영역이 제1 칩 영역과 동일한 설계 패턴을 갖고 있기 때문에, 제1 칩 영역의 제1 패턴의 불량 발생을 방지할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨 도면과 관련되어 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명확해질 것이다.
도 1은, 본 발명의 실시예 1에 있어서의 반도체장치의 구성을 개략적으로 나타낸 평면도다.
도 2는, 도 1의 영역 R1을 확대해서 나타낸 확대 평면도다.
도 3은, 도 2의 영역 R2를 확대해서 나타낸 확대 평면도다.
도 4a는 도 1의 구성에 있어서의 메인 칩 영역을 확대해서 나타낸 부분 평면도이며, 도 4b는 메인 칩 영역에 있어서의 제1 패턴을 구성하는 패턴부의 폭 a 및 간격 b를 나타낸 부분 확대 평면도다.
도 5a는 도 1의 구성에 있어서의 서브 칩 영역을 확대해서 나타낸 부분 평면도이며, 도 5b는 서브 칩 영역에 있어서의 제2 패턴을 구성하는 패턴부의 폭 c 및 간격 d를 나타낸 부분 확대 평면도다.
도 6은, 도 1의 구성에 있어서 다이싱 라인 영역의 구성을 강조해서 나타낸 확대 평면도다.
도 7은, 비교예의 반도체장치의 구성을 개략적으로 나타낸 평면도다.
도 8은, 도 7의 영역 R3을 확대해서 나타낸 확대 평면도다.
도 9는, 도 8의 IX-IX선에 따른 부분의 단면을 나타낸 개략 단면도다.
도 10은, 반도체 웨이퍼의 단부의 모따기부 위에 피에칭막과 포토레지스트가 형성된 모양을 확대해서 나타낸 부분 확대 단면도다.
도 11은, 반도체 웨이퍼의 단부의 모따기부 위의 피에칭막과 포토레지스트가 패터닝되어 제거된 모양을 확대해서 나타낸 부분 확대 단면도다.
도 12는, 도 11을 위에서 본 평면도이며, 반도체 웨이퍼의 우측 상부 1/4의 영역을 나타낸 개략적인 평면도다.
도 13은, 도 12의 영역 R4에 있어서의 스트라이프 패턴을 확대해서 나타낸 확대 평면도다.
도 14는, 도 1의 구성에 있어서의 제1 패턴의 구성을 부분적으로 나타낸 부분 확대 평면도다.
도 15는, 도 14의 XV-XV선에 따른 부분의 단면을 나타낸 개략 단면도다.
도 16은, 제1 칩 영역에 형성되는 트렌치 게이트 구조를 갖는 전력 반도체 소자인 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 구성을 개략적으로 나타낸 단면도다.
도 17a는 사각형 형상의 메인 칩 영역의 1변의 크기를 1로 했을 때의 개략적인 평면도이고, 도 17b는 사각형 형상의 서브 칩 영역의 1변의 크기를 1/2로 했을 때의 개략적인 평면도이며, 도 17c는 사각형 형상의 서브 칩 영역의 1변의 크기를 1/3으로 했을 때의 개략적인 평면도다.
도 18∼도 23은, 본 발명의 실시예 1에 있어서의 반도체장치의 제조방법을 공정순으로 나타낸 개략 단면도다.
이하, 본 발명의 실시예에 대해서 도면에 근거하여 설명한다.
(실시예 1)
우선, 본 실시예의 반도체장치의 구성에 대해 도 1∼도 6을 사용하여 설명한다.
도 1∼도 3을 참조하고, 본 실시예의 반도체장치는, 예를 들면 실리콘 기판을 갖는 반도체 웨이퍼로서, 그 반도체 웨이퍼(1)는, 복수의 메인 칩 영역(제1 칩 영역)(2)과, 복수의 서브 칩 영역(제2 칩 영역)(3)과, 무효 영역(4)을 주로 갖고 있다.
복수의 메인 칩 영역(2)은, 반도체 웨이퍼(1)의 주표면 내에서 행렬 모양으로 배치되어 있다. 이들 복수의 메인 칩 영역(2)의 배치 영역의 주위를 평면에서 볼 때 둘러싸도록 복수의 서브 칩 영역(3)이 배치되어 있다. 반도체 웨이퍼(1)의 주표면에 있어서의 서브 칩 영역(3)의 외주 영역에는 무효 영역(4)이 배치되어 있다. 메인 칩 영역(2) 및 서브 칩 영역(3)의 어느것도 반도체 웨이퍼(1)의 주위 끝 가장자리에 이르지 않고, 모든 서브 칩 영역(3)과 반도체 웨이퍼(1)의 종단 가장자리 사이에는 무효 영역(4)이 끼워져 있다.
복수의 메인 칩 영역(2)의 각각은 평면에서 볼 때 예를 들면 사각형 형상을 갖고 있다. 이들 복수의 메인 칩 영역(2)의 각각에는, 제1 패턴(5)이 형성되어 있다. 이 제1 패턴(5)은, 예를 들면 스트라이프 패턴(스트라이프 형상의 패턴)이다. 스트라이프 패턴은, 복수의 볼록한 모양의 패턴부(예를 들면 직선 모양의 볼록한 모양의 패턴부)가 나란하게 달리는 패턴이어도 되고, 또한 복수의 오목형의 패턴부(예를 들면 직선 모양의 오목형의 패턴부)가 나란하게 달리는 패턴이어도 된다.
복수의 서브 칩 영역(3)의 각각은, 평면에서 볼 때 예를 들면 사각형 형상을 갖고 있고, 메인 칩 영역(2)보다도 평면에서 볼 때 작은 면적을 갖고 있다. 서브 칩 영역(3)의 평면 형상은 메인 칩 영역(2)의 평면 형상의 서로 닮은 형상인 것이 바람직하다. 이들 복수의 서브 칩 영역(3)의 각각에는, 제2 패턴(6)이 형성되어 있다. 이 제2 패턴(6)은, 예를 들면 스트라이프 패턴이다. 이 스트라이프 패턴은, 메인 칩 영역(2)과 마찬가지로, 복수의 볼록한 모양의 패턴부가 나란하게 달리는 패턴이어도 되고, 또한 복수의 오목형의 패턴부가 나란하게 달리는 패턴이어도 된다.
제1 패턴(5)과 제2 패턴(6)은, 동일한 설계 패턴이다. 여기에서, 동일한 설계 패턴이란, 메인 칩 영역(2)의 제1 패턴(5)과 서브 칩 영역(3)의 제2 패턴(6)이 평면에서 볼 때 동일한 밀도로 형성되어 있고, 또한 제1 패턴(5)의 규칙성을 유지하도록 제2 패턴(6)이 배치되어 있는 것이다.
구체적으로는, 도 4a, 도 4b에 나타낸 것과 같이 제1 패턴(5)에 있어서의 스트라이프 패턴을 이루는 각 패턴부 5a의 폭 a 및 간격 b의 각각이, 도 5a, 도 5b에 나타낸 것과 같이 제2 패턴(6)에 있어서의 스트라이프 패턴을 이루는 각 패턴부(6a)의 폭 c 및 간격 d와 같으면(즉, a=c, b=d) 된다. 제1 패턴(5)의 길이와 제2 패턴(6)의 길이가 동일할 필요는 없다.
도 3에 나타낸 것과 같이, 메인 칩 영역(2)의 제1 패턴(5)이 뻗는 방향(길이 방향: 도면 중 종방향)에 배치된 서브 칩 영역(3)의 제2 패턴(6)에 있어서의 스트라이프 패턴을 이루는 각 패턴부는, 제1 패턴(5)의 스트라이프 패턴을 이루는 각 패턴부와 같은 직선 위에 위치하고 있는 것이 바람직하다. 또한 메인 칩 영역(2)의 제1 패턴(5)의 스트라이프 패턴을 이루는 각 패턴부의 나란한 방향(횡 방향: 도면 중 횡 방향)에 배치된 서브 칩 영역(3)의 제2 패턴(6)의 스트라이프 패턴을 이루는 각 패턴부는, 제1 패턴(5)의 스트라이프 패턴을 이루는 각 패턴부와 평행하게 배치되어 있는 것이 바람직하다.
또한 메인 칩 영역(2)의 제1 패턴(5)에 있어서의 가장 서브 칩 영역(3)의 가까이에 배치된 패턴부와, 그 도면 중 횡방향에 배치된 서브 칩 영역(3)의 제2 패턴(6)에 있어서의 가장 메인 칩 영역(2)의 가까이에 배치된 패턴부의 간격 e는, 상기 간격 b, d와 같은 것이 바람직하다.
또한 서로 인접하는 서브 칩 영역(3)의 제2 패턴(6) 중 가장 가까이에 배치된 패턴부끼리의 간격 f도, 상기 간격 b, d와 같은 것이 바람직하다.
무효 영역(4)은, 패턴이 배열(형성)되어 있지 않은 영역이다.
도 6을 참조하여, 메인 칩 영역(2)과 서브 칩 영역(3)의 식별(구별) 및 서브 칩 영역(3)끼리의 식별(구별)은, 다이싱 라인 영역(7a, 7b)에 의해 가능하다. 메인 칩 영역(2)의 평면에서 볼 때 주위를 둘러싸도록 다이싱 라인 영역 7a가 설치되어 있고, 서브 칩 영역(3)의 평면에서 볼 때 주위를 둘러싸도록 다이싱 라인 영역 7b가 설치되어 있다. 이들 다이싱 라인 영역(7a, 7b)의 각각에는, 기능소자 등은 형성되어 있지 않다.
이때, 본래의 다이싱 라인 영역(7a, 7b)은 칩 영역 2, 3에 비해 상당히 작지만, 도 6에 있어서는 다이싱 라인 영역(7a, 7b)을 이해하기 쉽게 나타내기 위해 다이싱 라인 영역(7a, 7b)을 확대해서 나타내고 있다.
다음에, 본 실시예의 반도체장치의 제조방법에 대해 도 18∼도 23을 사용하여 설명한다.
도 18을 참조하여, 본 실시예의 반도체장치의 제조방법에 있어서는, 예를 들면 실리콘으로 이루어진 반도체 웨이퍼(1)가 준비된다. 이 반도체 웨이퍼(1)의 전체면 위에, 감광체(예를 들면, 포토레지스트)(50)가 도포 형성된다.
도 19를 참조하여, 이 감광체(50)의 메인 칩 형성 영역에, 메인 칩용의 포토마스크(60)를 사용해서 제1 노광 처리가 행해지는 것에 의해, 감광체(50)에 제1 패턴이 노광된다. 이때, 포토마스크(60)는 예를 들면 투명 기판(61)과 그 투명 기판(61) 위에 형성된 차광막(62)을 갖고 있다.
도 20을 참조하여, 그 감광체(50)의 서브 칩 형성 영역에, 서브 칩용의 포토마스크(70)를 사용해서 제2 노광 처리가 행해지는 것에 의해, 감광체(50)에 제2 패턴이 노광된다. 이때, 포토마스크(70)는 예를 들면 투명 기판(71)과 그 투명 기판(71)에 형성된 차광막(72)을 갖고 있다.
서브 칩 형성 영역은, 메인 칩 형성 영역보다도 평면에서 볼 때 작은 면적을 갖도록, 또한 메인 칩 형성 영역에 인접하도록 노광된다. 또한 서브 칩 형성 영역의 제2 패턴은 메인 칩 형성 영역의 제1 패턴과 동일한 설계 패턴으로 되도록 노광된다.
도 21을 참조하여, 노광된 감광체(50)에 현상 처리가 실시되고, 이에 따라 감광체(50)가 패터닝된다. 패터닝된 감광체(50)를 마스크로 하여 반도체 웨이퍼(1)의 피에칭부가 선택적으로 에칭 제거된다.
도 22를 참조하여, 상기한 에칭에 의해, 그 피에칭부의 메인 칩 형성 영역에 대응하는 메인 칩 영역(제1 칩 영역)에 제1 패턴(5)이 전사되고, 또한 그 피에칭부의 서브 칩 형성 영역에 대응하는 서브 칩 영역(제2 칩 영역)에 제2 패턴(6)이 전사된다. 제1 패턴(5)은, 예를 들면 복수의 홈(5a)과 복수의 메사 영역을 갖고, 또한 홈(5a)과 메사 영역이 교대로 배치된 스트라이프 패턴이다. 또한, 제2 패턴(6)은, 예를 들면 복수의 홈(6a)과 복수의 메사 영역을 갖고, 또한 홈(6a)과 메사 영역이 교대로 배치된 스트라이프 패턴이다. 그후, 감광체(50)가 제거된다.
도 23을 참조하여, 상기한 제조방법에 의해, 반도체 웨이퍼(1)의 메인 칩 영역(2) 및 서브 칩 영역(3)에 일괄적으로 제1 및 제2 패턴 5, 6을 형성할 수 있다.
다음에, 본 실시예의 작용 효과에 대해, 비교예와 대비해서 설명한다.
도 7을 참조하여, 우선 비교예로서, 실리콘 웨이퍼(101)의 주표면 내에 복수의 칩 영역(102)이 배치되고, 그것의 외주측에 무효 영역(104)이 배치되고, 서브 칩 영역이 배치되어 있지 않은 구성에 대해서 고려한다. 이 비교예에서는, 도 8에 나타낸 것과 같이, 칩 영역(102) 내부에 복수의 개구 패턴부(예를 들면 트렌치 패턴부)(105)가 동일한 간격으로 배열되어 있다.
이 비교예에서는, 무효 영역(104)은 패턴이 없는 영역이기 때문에, 이 무효 영역(104)에서는 실리콘 웨이퍼(101)이 에칭되지 않는다. 이 때문에, 도 9의 단면도에 나타낸 것과 같이, 실리콘 웨이퍼(101) 내부의 최외 트렌치(105b)의 에칭 형성시에는 실리콘 산화막의 공급이 적어진다. 이에 따라, 최외 트렌치(105b)의 측벽에 측벽 보호막이 형성되기 어려워지기 때문에, 최외 트렌치(105b)에서는 내측의 트렌치(105a)보다도 에칭 속도가 저하하여, 오버행 형상 등의 패턴 형성 불량이 생기기 쉬워진다.
도 9에 나타낸 것과 같이 최외 트렌치(105b)가 오버행 등의 에칭 형상으로 된 경우, 웨이퍼(101) 면 내에서 트렌치의 깊이의 격차가 발생한다. 이것에 의해, 예를 들면 그들의 트렌치 내부에 게이트 전극이 형성된 경우, 트랜지스터 성능의 격차가 발생한다. 또한, 그들 트렌치를 콘택 패턴으로서 기능시킨 경우에는 접합 불량이 발생한다.
도 10을 참조하여, 또한 실리콘 웨이퍼(101)의 단부에는 통상, 10도∼20도의 각도 θ의 모따기 영역(112)이 있다. 이 실리콘 웨이퍼(101)의 주표면 위에 회전 도포로 형성된 포토레지스트(111)는, 그 모따기 영역(112)에 있어서 다른 영역보다도 두껍게 형성된다. 이러한 웨이퍼(101)의 단부에 미세한 패턴을 전사한 경우, 두꺼운 포토레지스트(111)에 의한 포커스 마진에 의해 패턴에 해상 불량이 발생한다.
이 패턴 해상 불량을 방지하기 위해, 주변 노광과 현상 처리로, 또는 레지스트 도포 후의 엣지 린스 처리로, 웨이퍼(101) 주변부의 포토레지스트(111) 및 산화막(110)을 제거해서 하지의 실리콘 웨이퍼(101)의 주표면을 노출시킨 상태가 도 11에 나타낸 상태이다.
그렇지만, 이 방법을 사용하면, 도 12 및 도 13에 나타낸 것과 같이, 칩 영역(102) 내부에 형성되는 미세한 패턴부(105) 중, 실리콘이 링 모양에 노출된 웨이퍼 외주 영역(120)에 이르는 패턴부(105)의 선단(105a)이 예각의 형상이 된다. 이에 따라, 예각의 선단(105a)을 갖는 패턴부(105)가 실리콘이나 산화막의 잔류 패턴인 경우에는, 그 패턴부(105)가 강도 부족에 의해 무너지기 쉬워진다(즉 패턴 붕괴가 생기기 쉬워진다). 그리고, 무너진 패턴부가 이물질로 되고, 다른 부분에 부착됨으로써 수율이 저하한다.
이에 대하여 본 실시예에서는, 상기한 것과 같이 메인 칩 영역(2)의 주변에 메인 칩 영역(2)과 동일한 설계 패턴을 갖는 서브 칩 영역(3)이 배치되어 있다. 이 때문에, 실리콘 에칭시에 메인 칩 영역(2)의 제1 패턴(5)에의 측벽 보호막의 공급이 증가하는 동시에, 로딩 효과를 억제할 수 있기 때문에, 패턴 형상 불량의 발생을 방지할 수 있어, 고정밀도의 에칭 형상을 얻을 수 있다.
더구나, 서브 칩 영역(3)의 사이즈를 메인 칩 영역(2)의 사이즈보다 축소시킴으로써, 웨이퍼 주변부 전체면에 무효 영역(4)을 확보할 수 있다. 이 때문에, 웨이퍼 모따기부에서 포토레지스트가 두껍게 형성됨으로써 생기는 패턴 해상 불량이나 패턴의 붕괴 등도 방지 할 수 있다.
(실시예 2)
도 1∼도 3을 참조하여, 서브 칩 영역(3)에는, 메인 칩 영역(2)의 제1 패턴과 동일한 설계 패턴인 제2 패턴이 형성되어 있으면, 트랜지스터와 같은 기능소자가 만들어 넣어져 있어도 된다.
이렇게 기능소자가 만들 넣어짐으로써, 서브 칩 영역(3)을 활성 칩으로서 기능하는 칩으로 할 수도 있다.
또한 서브 칩 영역(3)을 활성 칩으로 함으로써, 메인 칩 영역(2)의 전류 정격을 축소한 트랜지스터로서 기능시키는 것이나, 특성 평가용의 모니터 칩으로서 기능시키는 것도 가능해 진다. 또한, 반도체 웨이퍼(1)의 무효 영역을 이용하여, 소면적의 기능소자 칩을 형성할 수 있다.
(실시예 3)
도 14 및 도 15를 참조하여, 제1 패턴(5)은, 예를 들면 제거(오목형) 패턴 부(홈)(5a)와, 잔류(볼록형) 패턴부(메사 영역)(11)가 교대로 반복된 스트라이프 패턴이다. 이 메사 영역(11)의 폭 h(스트라이프 패턴에 직교하는 방향의 치수 h)는 1.5㎛ 이하인 것이 바람직하다.
본 실시예에 따르면, 실시예 1과 같이, 서브 칩 영역(3)을 설치한 것에 의해 패턴의 무너짐을 방지할 수 있기 위해서, 메사 영역(11)의 폭 h를 1.5㎛ 이하로 가늘게 할 수 있다. 이 때문에, 본 실시예는 미세 패턴에 대하여 특히 효과적이다.
(실시예 4)
도 14 및 도 15를 참조하여, 제1 패턴(5)은, 예를 들면 제거(오목형) 패턴부(홈)(5a)와, 잔류(볼록형) 패턴부(메사 영역)(11)가 교대로 반복된 스트라이프 패턴이다. 이 홈(5a)의 개구부의 치수를 I로 하고, 깊이를 g로 했을 때, 이 홈(5a)의 애스펙트 비(g/i)는 6 이상인 것이 바람직하다.
본 실시예에 따르면, 실시예 1과 같이, 서브 칩 영역(3)을 설치한 것에 의해 패턴의 무너짐을 방지할 수 있기 때문에, 홈 5a의 애스펙트 비(g/i)를 6 이상으로 할 수 있다. 이 때문에, 본 실시예는 미세 패턴에 대하여 특히 효과적이다.
(실시예 5)
메인 칩 영역(2)에 형성되는 제1 패턴(5)으로서의 스트라이프 패턴은, 전력 반도체 소자의 트렌치 게이트 구조에 사용되어도 된다. 그 구성을 도 16을 사용해서 이하에서 설명한다.
도 16을 참조하여, 본 실시예에 있어서는 전력 반도체 소자로서, 예를 들면 종형 MOSFET에 대해 설명한다. 종형 MOSFET는, 반도체 기판(1a)에 형성되고 있고, n+ 드레인 영역(201)과, n- 드리프트 영역(202)과, p- 보디 영역(203)과, n+ 소스 영역(204)과, 게이트 절연막(207)과, 게이트 전극층(206)을 주로 갖고 있다.
반도체 기판(1a)은, 서로 대향하는 제1주면(도면 중 상측의 면)과 제2주면(도면 중 하측의 면)을 갖고 있다. n+ 드레인 영역(201)은, 반도체 기판(1a)의 제2주면에 형성되어 있다. n- 드리프트 영역(202) 및 p- 보디 영역(203)은, n+ 드레인 영역(201) 위에 순서대로 형성되어 있다. p- 보디 영역(203)의 제1주면측에는, n+ 소스 영역(204) 및 p+ 콘택 영역(205)이 서로 늘어서 형성되어 있다.
반도체 기판(1a)의 제1주면에는, n+ 소스 영역(204), p-보디 영역(203)을 관통해서 n- 드리프트 영역(202)에 이르는 복수의 홈(5a)이 형성되어 있다. 이 홈(오목형 패턴부)(5a)과 그 홈(5a)에 인접하는 메사 영역(볼록형 패턴부)이 제1 패턴(5)을 구성하고 있다. 이 제1 패턴(5)은, 예를 들면 홈(5a)과 그 홈(5a)에 인접하는 메사 영역이 교대로 배치된 스트라이프 패턴이다.
홈(5a)의 벽면에 따라 게이트 절연막(예를 들면 실리콘 산화막)(207)이 형성되고 있고, 그 홈(5a) 내부에 게이트 전극층(206)이 충전되어 있다. 이에 따라 게이트 전극층(206)은 게이트 절연막(207)을 개재하여 p- 보디 영역(203)과 대향하도록 위치하고 있다.
반도체 기판(1a)의 제2주면 위에는, n+ 드레인 영역(201)과 전기적으로 접속하도록 드레인 전극(209)이 형성되어 있다. 또한, 반도체 기판(1a)의 제1주면 위에는, n+ 소스 영역(204) 및 p+ 콘택 영역(205)의 양쪽과 전기적으로 접속하도록, 또한 게이트 전극층(206)과 전기적으로 절연하도록 소스 전극(208)이 형성되어 있다.
상기한 것과 같이 본 실시예에서는, 제1 패턴(5)으로서의 스트라이프 패턴을 구성하는 홈(5a) 내부에 게이트 전극층(206)이 매립되는 것에 의해, 제1 패턴(5)으로서의 스트라이프 패턴은 전력 반도체 소자의 트렌치 게이트 구조로서 이용되고 있다.
이에 따라, 전력 반도체 소자의 트렌치 게이트 구조를, 패턴 형상 불량의 발생을 방지하여, 고정밀도로 형성할 수 있다. 이에 따라, 보다 고성능이고 고품질의 반도체 제품을 얻을 수 있다.
이때, 전력 반도체 소자는, 상기에 있어서는 MOSFET에 대해 설명했지만, IGBT(Insulated Gate Bipolar Transistor) 등 다른 전력 반도체 소자이어도 된다.
(실시예 6)
메인 칩 영역(2)에 형성되는 제1 패턴(5)으로서의 스트라이프 패턴은, 전력 반도체 소자의 스트라이프 콘택 구조에 사용되어도 된다. 그 구성을 도 16을 사용해서 이하에서 설명한다.
도 16을 참조하여, 게이트 전극층(206) 위를 덮도록 반도체 기판(1a)의 제1주면 위에는 층간 절연막(210)이 형성되어 있다. 이 층간 절연막(210)에는, 반도체 기판(1a)의 제1주면에 이르는 콘택홀(210a)이 형성되어 있다. 소스 전극(208)은, 층간 절연막(210) 위에 형성되어 있고, 또한 콘택홀(210a)을 통해 n+ 소스 영역(204) 및 p+ 콘택 영역(205)의 양쪽과 전기적으로 접속되어 있다. 즉 소스 전극(208)은, 층간 절연막(210) 및 콘택홀(210a)에 의해, n+ 소스 영역(204) 및 p+ 콘택 영역(205)의 양쪽과 전기적으로 접속되는 동시에, 게이트 전극층(206)과는 전기적으로 절연되어 있다.
상기한 것과 같이 본 실시예에서는, 콘택홀(210a)이 제1 패턴으로서의 스트라이프 패턴을 구성하는 오목형 패턴부(홈)로 간주된다. 즉, 콘택홀(210a)과 그 콘택홀(210a)에 인접하는 층간 절연막(210)의 잔류부(볼록형 패턴부)가 제1 패턴을 구성하고 있다. 제1 패턴은, 예를 들면 콘택홀(210a)과 그 콘택홀(210a)에 인접하는 층간 절연막(210)의 잔류부가 교대로 배치된 스트라이프 패턴이다.
그리고, 이 콘택홀(210a)을 통해 상부 도전부(소스 전극(208))와 하부 도전부(n+ 소스 영역(204) 및 p+ 콘택 영역(205))가 전기적으로 콘택됨으로써, 제1 패턴으로서의 스트라이프 패턴(콘택홀(210a)과 층간 절연막(210)의 잔류부)이 전력 반도체 소자의 스트라이프 콘택 구조에 사용되게 된다.
이에 따라, 전력 반도체 소자의 스트라이프 콘택 구조를, 패턴 형상 불량의 발생을 방지하여, 고정밀도로 형성할 수 있다. 이에 따라, 보다 고성능이고 고품질의 반도체 제품을 얻을 수 있다.
(실시예 7)
실시예 1에서는 메인 칩 영역(2)과 서브 칩 영역(3)의 사이즈 규정은 없었지만, 도 17a∼도 17c에 나타낸 것과 같이, 메인 칩 영역(2)의 사이즈를 서브 칩 영역(3)의 사이즈의 정수배로 하는 것이 바람직하다. 도 17a에 나타낸 것과 같이 사각형 형상의 메인 칩 영역(2)의 1변의 크기를 1로 했을 때, 사각형 형상의 서브 칩 영역(3)의 1변의 크기를, 예를 들면 도 17b에 나타낸 것과 같이 1/2로 하거나, 도 17c에 나타낸 것과 같이 1/3로 하는 것이 바람직하다. 즉 도 17a에 표시된 메인 칩 영역(2)의 1변의 크기는, 도 17b에 도시된 서브 칩 영역의 1변의 크기의 2배이며, 도 17c에 도시된 서브 칩 영역의 1변의 크기의 3배이다.
이에 따라, 스텝퍼로 패턴형성하는 경우, 숏 배열이 정리되어, 메인 칩 영역(2)을 다이싱하는 경우, 서브 칩 영역(3)을 절단하지 않고 잘래낼 수 있다.
(기타)
상기한 실시예 1∼7에 있어서는 제1 및 제2 패턴이 스트라이프 패턴인 경우에 대해 기술했지만, 제1 및 제2 패턴은 홀 패턴이나 장방형 패턴이어도 동일한 효과를 얻을 수 있다.
또한, 상기한 실시예 1∼7에 있어서는 예를 들면 실리콘 웨이퍼 위에 형성하는 패턴이나 디바이스에 대해 기술했지만, 예를 들면 최근 개발이 진행되어, 고효율이 기대되는 실리콘 카바이드 웨이퍼라도 동일한 효과를 나타낸다.
본 발명은, 반도체 웨이퍼의 면 내에 칩을 배열한 반도체장치 및 그 제조방법에 특히 유리하게 적용될 수 있다.
본 발명을 상세하게 설명하고 나타내 왔지만, 이것은 단지 예시를 위한 것으로, 한정적으로 취해져서는 안되고, 발명의 범위는 첨부의 특허청구범위에 의해 해석되는 것이 명확하게 이해될 것이다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 주표면을 갖는 반도체 웨이퍼와,
    상기 주표면에 형성되고, 또한 제1 패턴을 갖는 제1 칩 영역과,
    상기 제1 칩 영역보다도 작은 면적을 갖고, 또한 상기 제1 칩 영역에 인접하도록 상기 주표면에 배치되고, 또한 제2 패턴을 갖는 제2 칩 영역을 구비하고,
    상기 제2 패턴은, 상기 제1 패턴과 동일한 설계 패턴이며,
    상기 제1 패턴의 패턴부의 폭과 상기 제2 패턴의 패턴부의 폭이 동일하고, 상기 제1 패턴의 서로 인접하는 상기 패턴부의 간격과 상기 제2 패턴의 서로 인접하는 상기 패턴부의 간격이 동일하고,
    상기 제1 패턴과 상기 제2 패턴의 각각은, 복수의 오목형 패턴부가 서로 나란하게 달리는 스트라이프 패턴인, 반도체장치.
  5. 제 4항에 있어서,
    상기 제1 패턴과 상기 제2 패턴 각각은, 복수의 오목형 패턴부인 복수의 홈과, 복수의 메사 영역을 갖고,
    상기 홈과 상기 메사 영역이 교대로 배치된 스트라이프 패턴인, 반도체장치.
  6. 제 5항에 있어서,
    상기 제1 패턴의 상기 스트라이프 패턴의 상기 메사 영역의 폭은 0.1㎛ ~ 1.5㎛인, 반도체장치.
  7. 제 5항에 있어서,
    상기 제1 패턴의 상기 스트라이프 패턴의 상기 홈이 패턴의 무너짐을 방지하는 애스펙트 비를 갖는, 반도체장치.
  8. 제 5항에 있어서,
    상기 제1 패턴의 상기 스트라이프 패턴의 상기 홈의 내부에 형성된 게이트 전극을 갖는 전력 반도체 소자를 더 구비한, 반도체장치.
  9. 제 4항에 있어서,
    상기 오목형 패턴부는 콘택홀이고,
    상기 제1 패턴의 상기 스트라이프 패턴의 상기 콘택홀의 아래에 위치하는 하부 도전부와,
    상기 제1 패턴의 상기 스트라이프 패턴의 상기 콘택홀 위에 위치하는 상부 도전부를 더 구비하고,
    상기 하부 도전부와 상기 상부 도전부는, 상기 콘택홀을 통해 접속되어 있는, 반도체장치.
  10. 제 4항에 있어서,
    상기 제2칩 영역에 형성된 기능소자를 더 구비한, 반도체장치.

  11. 제 4항에 있어서,
    상기 제1 칩 영역의 변의 크기는, 상기 제2 칩 영역의 변의 크기의 정수배인, 반도체장치.
  12. 반도체 웨이퍼의 주표면에 감광체를 형성하는 공정과,
    상기 감광체의 제1 칩 형성 영역에 제1 패턴을 노광하는 공정과,
    상기 제1 칩 형성 영역에 인접하고 또한 상기 제1 칩 형성 영역보다도 작은 상기 감광체의 제2 칩 형성 영역에, 상기 제1 패턴과 동일한 설계 패턴인 제2 패턴을 노광하는 공정과,
    상기 제1 및 제2 패턴이 노광된 상기 감광체를 현상함으로써 상기 감광체를 패터닝하는 공정과,
    패터닝된 상기 감광체를 마스크로 하여 상기 반도체 웨이퍼의 피에칭부를 선택적으로 에칭 제거함으로써 상기 피에칭부의 상기 제1 칩 형성 영역에 대응하는 제1 칩 영역에 상기 제1 패턴을 전사하고, 또한 상기 피에칭부의 상기 제2 칩 형성 영역에 대응하는 제2 칩 영역에 상기 제2 패턴을 전사하는 공정을 구비하고,
    상기 제2 패턴은, 상기 제1 패턴과 동일한 설계 패턴이며,
    상기 제1 패턴과 상기 제2 패턴의 각각은, 복수의 패턴부가 서로 나란하게 달리는 스트라이프 패턴이고,
    상기 제1 패턴의 상기 패턴부의 폭과 상기 제2 패턴의 상기 패턴부의 폭이 동일하고, 상기 제1 패턴의 서로 인접하는 상기 패턴부의 간격과 상기 제2 패턴의 서로 인접하는 상기 패턴부의 간격이 동일하고,
    상기 피에칭부에 전사된 상기 제1 패턴과 상기 제2 패턴의 각각은, 복수의 오목형 패턴부가 서로 나란하게 달리는 스트라이프 패턴인, 반도체장치의 제조방법.
KR1020100097145A 2009-10-15 2010-10-06 반도체장치 및 그 제조방법 KR101231079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-238577 2009-10-15
JP2009238577A JP5638218B2 (ja) 2009-10-15 2009-10-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20110041404A KR20110041404A (ko) 2011-04-21
KR101231079B1 true KR101231079B1 (ko) 2013-02-07

Family

ID=43799033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097145A KR101231079B1 (ko) 2009-10-15 2010-10-06 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US8618604B2 (ko)
JP (1) JP5638218B2 (ko)
KR (1) KR101231079B1 (ko)
CN (1) CN102044541B (ko)
DE (1) DE102010042383B4 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
JP6098323B2 (ja) 2013-04-17 2017-03-22 富士電機株式会社 半導体装置の製造方法
JP6107450B2 (ja) 2013-06-12 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR20180044744A (ko) * 2016-10-24 2018-05-03 삼성전자주식회사 패턴 구조체 및 그 제조방법
JP6770443B2 (ja) * 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002587A (ko) * 1994-06-09 1996-01-26 김주용 웨이퍼 가장자리의 패턴불균일 방지를 위한 노광방법
KR20040057789A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362229A (ja) * 1986-09-03 1988-03-18 Canon Inc 露光装置
EP1469524A3 (en) * 1991-08-08 2005-07-06 Kabushiki Kaisha Toshiba Insulated trench gate bipolar transistor
JPH05217834A (ja) * 1992-01-31 1993-08-27 Sharp Corp マスク上のｌｓｉチップレイアウト方法
JPH065686A (ja) * 1992-06-19 1994-01-14 Nec Corp 半導体集積回路装置
JPH0620903A (ja) 1992-07-01 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
JP2000021882A (ja) 1998-07-01 2000-01-21 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6232231B1 (en) * 1998-08-31 2001-05-15 Cypress Semiconductor Corporation Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
JP3647676B2 (ja) * 1999-06-30 2005-05-18 株式会社東芝 半導体装置
JP3478226B2 (ja) * 2000-02-24 2003-12-15 セイコーエプソン株式会社 半導体装置の製造方法
US6742169B2 (en) * 2001-02-28 2004-05-25 Sanyo Electric Co., Ltd. Semiconductor device
JP4544764B2 (ja) 2001-02-28 2010-09-15 三洋電機株式会社 半導体装置とそのパターンレイアウト方法
JP2003264277A (ja) 2002-03-07 2003-09-19 Fujitsu Ltd Ｃｍｏｓイメージセンサおよびその製造方法
JP4048802B2 (ja) 2002-03-08 2008-02-20 富士電機デバイステクノロジー株式会社 トレンチ形成方法
JP2004356386A (ja) * 2003-05-29 2004-12-16 Trecenti Technologies Inc 半導体装置およびその製造方法
DE102004027489B4 (de) * 2004-06-04 2017-03-02 Infineon Technologies Ag Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat
JP4703138B2 (ja) * 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置
US7352036B2 (en) * 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP4338614B2 (ja) * 2004-09-29 2009-10-07 シャープ株式会社 半導体装置およびその製造方法
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
DE102006034599B4 (de) 2006-07-26 2010-01-21 Infineon Technologies Ag Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips
KR20080029493A (ko) 2006-09-29 2008-04-03 주식회사 하이닉스반도체 반도체소자의 패턴 형성을 위한 포토마스크 및 이를 이용한패턴형성방법
KR100801745B1 (ko) 2006-12-29 2008-02-11 주식회사 하이닉스반도체 포토마스크 및 그 형성방법
KR100889558B1 (ko) 2007-09-05 2009-03-23 주식회사 동부하이텍 반도체소자의 층간절연막 형성방법
JP2009170630A (ja) * 2008-01-16 2009-07-30 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法
JP5210052B2 (ja) * 2008-06-02 2013-06-12 ルネサスエレクトロニクス株式会社 半導体デバイスの製造方法
US8148776B2 (en) * 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002587A (ko) * 1994-06-09 1996-01-26 김주용 웨이퍼 가장자리의 패턴불균일 방지를 위한 노광방법
KR20040057789A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체장치

Also Published As

Publication number Publication date
DE102010042383A1 (de) 2011-04-21
JP2011086771A (ja) 2011-04-28
US20110089522A1 (en) 2011-04-21
DE102010042383B4 (de) 2018-08-16
JP5638218B2 (ja) 2014-12-10
US8618604B2 (en) 2013-12-31
CN102044541A (zh) 2011-05-04
KR20110041404A (ko) 2011-04-21
CN102044541B (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
KR101231079B1 (ko) 반도체장치 및 그 제조방법
US7375016B2 (en) Method for fabricating semiconductor device
US7842981B2 (en) Semiconductor device and method of manufacturing the same
CN112885772B (zh) 半导体结构的制备方法
US7541255B2 (en) Method for manufacturing semiconductor device
KR100280516B1 (ko) 반도체 소자의 분리 구조 제조방법 및 반도체 소자 제조방법
KR20060112853A (ko) 반도체 소자의 형성방법
KR20130004680A (ko) 디램 소자의 제조 방법
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
CN113394198A (zh) 光刻对准标记及其形成方法
KR101128915B1 (ko) 반도체 소자의 형성방법
CN111785632B (zh) 一种晶体管的鳍柱的形成方法及晶体管
CN110379850B (zh) 沟槽式功率晶体管制法
TWI838718B (zh) 溝槽式功率半導體裝置及其製造方法
KR100819644B1 (ko) 반도체 소자의 제조방법
KR20010073304A (ko) 반도체 소자의 미세 패턴 형성 방법
CN114220736A (zh) 沟槽的形成方法、半导体器件的制备方法及半导体器件
JP2015195285A (ja) 半導体装置
CN113964199A (zh) 金属氧化物半导体场效应管、制造方法及电子设备
KR100861210B1 (ko) 반도체 소자 및 그의 형성 방법
KR20070069760A (ko) 새들 돌기형 트랜지스터 및 그의 형성방법
KR20070007468A (ko) 반도체 장치의 제조 방법.
KR20060064891A (ko) 반도체 소자의 형성 방법
KR20070044604A (ko) 반도체 소자의 형성방법
KR20080001196A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 6