DE102006034599B4 - Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips - Google Patents

Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips Download PDF

Info

Publication number
DE102006034599B4
DE102006034599B4 DE200610034599 DE102006034599A DE102006034599B4 DE 102006034599 B4 DE102006034599 B4 DE 102006034599B4 DE 200610034599 DE200610034599 DE 200610034599 DE 102006034599 A DE102006034599 A DE 102006034599A DE 102006034599 B4 DE102006034599 B4 DE 102006034599B4
Authority
DE
Germany
Prior art keywords
semiconductor chips
semiconductor
grouping
wafer
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200610034599
Other languages
English (en)
Other versions
DE102006034599A1 (de
Inventor
Benno Weis
Dethard Peters
Martin Wölz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610034599 priority Critical patent/DE102006034599B4/de
Publication of DE102006034599A1 publication Critical patent/DE102006034599A1/de
Application granted granted Critical
Publication of DE102006034599B4 publication Critical patent/DE102006034599B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Verfahren zum Verschalten von Halbleiterchips (11) mit folgenden Schritten:
(a) Bereitstellen eines Wafers (10), der bei seiner Herstellung und/oder Prozessierung um eine Rotationsachse (R) rotiert wurde und der eine Anzahl noch nicht vereinzelter Halbleiterchips (11) aufweist,
(b) Festlegen einer Anzahl von ineinander liegenden Gruppierungszonen (21–25), die ausgehend von der Rotationsachse (R) in einer radialen Richtung (r) aufeinander folgend und um die Rotationsachse (R) herum angeordnet sind und von denen jede einen Abschnitt des Wafers (11) umfasst,
(c) Zuordnen zumindest von einigen der Halbleiterchips (11) des Wafers (10) zu jeweils einer der Gruppierungszonen (21–25), wobei jeder der zuzuordnenden Halbleiterchips (11) einer Gruppierungszone (21–25) zugeordnet wird, in der er zumindest teilweise angeordnet ist, und
(d) Verschalten von wenigstens zwei Halbleiterchips (11), die derselben Gruppierungszone (21–25) zugeordnet sind.

Description

  • Die Erfindung betrifft aus einem Wafer gefertigte Halbleiterchips, die miteinander zu verschalten sind.
  • 1 zeigt eine Aufsicht auf einen Wafer 10 gemäß dem Stand der Technik. Ausgangspunkt für die Herstellung einer solchen Anordnung ist eine flache, meist zylindrische oder im wesentlichen zylindrische Scheibe aus einem Halbleitergrundmaterial.
  • Durch geeignete Weiterverarbeitung der Halbleiterscheibe, beispielsweise eine Anzahl aufeinander abgestimmter Maskierungsschritte, Diffusionsschritte, Implantationsschritte, Ätzschritte und dergleichen entsteht eine Anzahl von Halbleiterbauelemente 11. Nach der Prozessierung der Halbleiterscheibe werden die Halbleiterbauelemente 11 vereinzelt und liegen nun als unabhängige und im Idealfall identische Halbleiterbauelemente 11 vor.
  • In der Praxis unterscheiden sich jedoch die einzelnen Halbleiterbauelemente 11 insbesondere in ihren elektrischen Eigenschaften. Diese Unterschiede können insbesondere darauf beruhen, dass die Halbleiterscheibe durch Abscheidung von Halbleitermaterial aus der Gasphase erzeugt wurde und/oder dass bei der nachfolgenden Prozessierung der Halbleiterscheibe bestimmte Stoffe aus einer Gasphase auf die Halbleiterscheibe aufgebracht oder in diese eingebracht werden.
  • Die Unterschiede beruhen letztlich auf einer inhomogenen Verteilung der auf die Halbleiterscheibe auf- oder in diese einzubringenden Stoffe in dem Reaktor, in dem die Halbleiterscheibe hergestellt oder prozessiert wird.
  • Um die Auswirkungen dieser unvermeidlichen Inhomogenitäten zu verringern, wird die Halbleiterscheibe während ihrer Herstellung und/oder Prozessierung zumindest in bestimmten Prozessabschnitten um eine Rotationsachse R rotiert.
  • Im Ergebnis werden hierdurch die Inhomogenitäten zwar verringert, allerdings verbleibt eine Variation bestimmter – insbesondere elektrischer – Eigenschaften der Halbleiterchips 11, d. h. die konkreten Eigenschaften eines Halbleiterchips 11 hängen im Wesentlichen vom Abstand des betreffenden Halbleiterchips 11 von der Rotationsachse R ab.
  • Ein Beispiel für eine solche Restinhomogenität zeigt 2 anhand des Durchlassstromes I der Halbleiterchips in Abhängigkeit von ihrer Position auf dem Wafer entlang einer Richtung A-A' gemäß 1. Aus 2 ist ersichtlich, dass der Durchlassstrom I im Bereich der Wafermitte beispielsweise ein Maximum aufweisen und zum Waferrand hin abnehmen kann.
  • Bei bestimmten Anwendungen ist es vorteilhaft, wenn zwei oder mehr derartige Bauelemente möglichst geringe Abweichungen aufweisen. Beispielsweise wird häufig eine Anzahl aus zwei oder mehr Halbleiterchips elektrisch parallel geschaltet, um eine höhere Stromtragfähigkeit zu erreichen.
  • 3 zeigt die Kennlinien zweier elektrisch parallel zueinander verschaltender Halbleiterchips der Anordnung gemäß 1, von denen einer dem Bereich der Wafermitte, der andere dem Bereich des Waferrandes entspringt. Legt man über der Parallelschaltung eine Spannung U1 an, so resultiert daraus bei dem Halbleiterchip aus der Wafermitte ein Durchlassstrom I1, der größer ist als der Durchlassstrom I2 des Halbleiterchips vom Waferrand. Da das Produkt aus Strom und Spannung die Verlustleistung eines Halbleiterchips ergeben, steht für den Halbleiterchip aus der Wafermitte die Gefahr der Überlastung, während der Halbleiterchip vom Waferrand nicht optimal ausgenützt wird.
  • Die in den 2 und 3 dargestellten Verhältnisse wurden lediglich beispielhaft ausgewählt. So kann z. B. der Laststrom I abweichend von der Darstellung gemäß 2 im Bereich der Wafermitte auch ein Minimum ausweisen und zum Waferrand hin ansteigen. Auch muss es sich bei der betrachteten Größe nicht notwendigerweise um einen Durchlassstrom handeln. Vielmehr kann eine entsprechende Betrachtung für jede beliebige Kenngröße der Halbleiterchips durchgeführt werden.
  • Die US 2006/0133124 A1 zeigt ein Verfahren, bei dem zur Erzeugung eines Halbleitersystems mit hoher Bandbreite mehrere auf einem Wafer nebenanderliegende Halbleiterchips miteinander verschaltet werden.
  • Aus der DE 10 2004 027 489 A1 ist ein Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat bekannt. Dabei werden die Chips zumindest in erste Chips und in zweite Chips gruppiert. Die ersten Chips des ersten Substrats werden vereinzelt auf dem zweiten Substrat derart angeordnet, dass jeder der ersten Chips auf dem zweiten Substrat dem zugehörigen ersten Chip auf den ersten Substrat eindeutig zugeordnet ist.
  • Die US 6,392,434 B1 beschreibt ein Verfahren, bei dem die fehlerhaften Halbleiterchips eines Wafers bestimmten Regionen des Wafers zugeordnet werden. Aufgrund der daraus erhaltenen Fehlerverteilung werden Rückschlüsse auf die Fehlerursachen gezogen.
  • Die DE 100 14 492 C2 betrifft ein Prüfverfahren zum Klassifizieren von Halbleiterwafern. Dabei werden defektbehaftete Halbleiterchips eines Wafers in Abhängigkeit von bestimmten Ausfallkennzeichen klassifiziert. Die Klassifizierung erfolgt insbesondere in Abhängigkeit der räumlichen Anordnung der fehlerbehafteten Chips. Zur Untersuchung kann der Wafer ins besondere in zueinander konzentrische Bereiche aufgeteilt werden.
  • Aus der US 2004/0155208 A1 ist es bekannt, eine Chipgruppe eines Wafers in Abhängigkeit von der Position zur Wafermitte in eine oder mehrere Teilgruppen aufzuteilen. Drei oder mehr Chips einer jeden Teilgruppe werden solange Nummern zugeordnet, bis kein weiter innenliegender Chip mehr vorliegt.
  • Die DE 10 2004 047 312 A1 zeigt eine Laserstrahlvorrichtung zum Zerteilen eines Halbleiterwafers aus Siliziumkarbid.
  • Aus der US 2005/0275068 A1 ist es bekannt, die Halbleiterchips eines Wafers in Abhängigkeit von ihrer Waferposition mit einem Index zu versehen.
  • Die DE 699 07 590 T2 beschreibt ein Halbleitermodul, bei dem mehrere Halbleiterchips parallel zueinander verschaltet werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Verschalten von Halbleiterchips bereitzustellen, das es ermöglicht, von den aus einem gemeinsamen Wafer gefertigten Halbleiterchips eine Auswahl von Halbleiterchips mit möglichst identischen Eigenschaften zusammenzustellen. Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zum Verschalten möglichst identischer aus einem gemeinsamen Wafer hergestellter Halbleiterchips bereitzustellen.
  • Diese Aufgaben werden durch Verfahren zum Verschalten von Halbleiterchips gemäß den Patentansprüchen 1 und 15 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand von Unteransprüchen.
  • Das erfindungsgemäße Verfahren geht aus von einem Wafer, der bei seiner Herstellung und/oder Prozessierung um eine Rotationsachse rotiert wurde und der eine Anzahl noch nicht vereinzelter Halbleiterchips aufweist.
  • Bei dem Verfahren wird zunächst eine Anzahl in einer radialen Richtung des Wafers aufeinanderfolgend angeordneter Gruppierungszonen festgelegt, von denen jede einen Abschnitt des Wafers umfasst. Als radiale Richtung des Wafers wird dabei jede Richtung verstanden, die ausgehend von der Rotationsachse des Wafers senkrecht zu dieser verläuft.
  • Die Rotationsachse ist durch die Achse definiert, um die der Wafer im Rahmen seiner Herstellung und/oder Prozessierung rotiert wurde. Sie ist als unkörperliche Achse zu verstehen, die fest mit dem Wafer verbunden ist, die also mit dem Wafer nach dessen Herstellung und/oder Prozessierung ”mitwandert”.
  • Nach der Festlegung der Gruppierungszonen wird zumindest ein Teil der Halbleiterchips jeweils einer der Gruppierungszonen zugeordnet, wobei jeder der zuzuordnenden Halbleiterchips nur einer solchen Gruppierungszone zugeordnet wird, in der er wenigstens teilweise angeordnet ist.
  • Im Rahmen dieser Maßgabe kann die Zuordnung von Halbleiterchips zu Gruppierungszonen anhand beliebiger Kriterien gewählt werden. Beispielsweise kann ein Halbleiterchip der Gruppierungszone zugeordnet werden, in der der Volumenschwerpunkt dieses Halbleiterchips angeordnet ist. Anstelle des Volumenschwerpunkts kann z. B. auch der Punkt eines Halbleiterchips gewählt werden, der der Rotationsachse am nächsten liegt. Ebenso ist es möglich, einen Halbleiterchip der Gruppierungszone zuzuordnen, in der sich der – in Aufsicht auf den Wafer betrachtet – der Flächenschwerpunkt der Projektion des Halbleiterchips in einer Richtung parallel zur Rotationsachse befindet.
  • Alle oder zumindest einzelne der Gruppierungszonen sind vorzugsweise ineinanderliegend um die Rotationsachse herum angeordnet. Wegen der im Wesentlichen rotationssymmetrischen Verteilung der Eigenschaften der Halbleiterchips auf dem Wafer ist es vorteilhaft, wenn die Gruppierungszone – höchstens mit Ausnahme der innersten Gruppierungszone – ringförmig ausgebildet sind. Besonders bevorzugt sind alle oder einzelne der Gruppierungszonen zylinderringförmig ausgebildet und weisen koaxiale Zylinderachsen auf, die vorzugsweise mit der Rotationsachse zusammenfallen.
  • Mit der Gruppierung soll erreicht werden, dass die einer Gruppierungszone zugeordneten Halbleiterchips im Hinblick auf eine oder mehrere Größen – wie beispielsweise der anhand der 2 und 3 beschriebene Durchlassstrom – innerhalb einer maximal zulässigen Streubreite der jeweiligen Größe liegt. Vorzugsweise ist die Anzahl der Gruppierungszonen größer oder gleich 3.
  • Verwendet man für eine bestimmte Anwendung nur Halbleiterchips, die derselben Gruppierungszone zugeordnet sind, so ist damit sichergestellt, dass die ausgewählten Halbleiterchips innerhalb der für die betreffende Gruppierungszone gewählten Spezifikationen liegen.
  • In bestimmten Fällen kann es vorkommen, dass die Anzahl der einer Gruppierungszone zugeordneten Halbleiterchips für eine vorgegebene Anordnung nicht ausreicht. In diesen Fällen ist es vorteilhaft, Halbleiterchips aus benachbarten Gruppierungszonen zu verwenden. Dabei können die für eine bestimmte Anwendung vorgesehenen Halbleiterchips zwei oder mehr benachbarten Gruppierungszonen zugeordnet sein.
  • Von diesen zwei oder mehr benachbarten Gruppierungszonen zugeordneten Halbleiterchips werden bevorzugt alle Halbleiterchips verwendet. Ausgenommen hiervon sind höchstens die Halbleiterchips, welche der der Rotationsachse nächstgelegenen und/oder der von der Rotationsachse am weitesten beabstandeten Gruppierungszone zugeordnet sind.
  • Besonders vorteilhaft ist es, wenn von den zwei oder mehr benachbarten Gruppierungszonen mit Ausnahme nur der der Rotationsachse nächstgelegenen Gruppierungszonen oder mit Ausnahme nur der von der Rotationsachse am weitesten Beabstandeten Gruppierungszonen alle diesen zwei oder mehr benachbarten Gruppierungszonen zugeordneten Halbleiterchips für die Anwendung verwendet werden.
  • Häufig werden die für eine Anwendung vorgesehenen Halbleiterchips, deren Parameter eine möglichst geringe Streubreite aufweisen sollen, elektrisch miteinander verschaltet. Hierzu ist es erforderlich, die Halbleiterchips auf einem Träger, beispielsweise einer Leiterplatte oder einem DCB-Substrat (DCB = direct copper bonding) platziert und miteinander verschaltet. Dabei muss sichergestellt sein, dass die für die Anwendung eingesetzten Halbleiterchips auch tatsächlich der gewünschten Chipgruppe entstammen. Um dies zu gewährleisten gibt es mehrere Möglichkeiten.
  • Eine erste Möglichkeit besteht darin, die Halbleiterchips nach dem Vereinzeln in ihren ursprünglichen Waferpositionen zu belassen. Davon ausgehend kann eine gezielte Entnahme der Halbleiterchips einer Chipgruppe mittels eines Bestückungsautomaten erfolgen, in dem die Lage der Gruppierungszonen programmtechnisch abgebildet ist.
  • Das Vereinzeln kann dabei so erfolgen, dass der Wafer auf eine Unterlage aufgeklebt und die Halbleiterchips des Wafers derart vereinzelt werden, dass die Halbleiterchips nur noch über ihre Klebeverbindung mit dem Träger zusammenhängen. Die Verklebung ist dabei so schwach gewählt, dass einzelne Halbleiterchips durch den Bestückungsautomaten vom Träger abgezogen (”abgepickt”) und weiterverarbeitet werden können.
  • Alternativ oder zusätzlich kann jeder einzelne der Halbleiterchips des Wafers mit einer Markierung versehen werden, die die Gruppierungszone angibt, der der betreffende Halbleiterchip zugeordnet ist.
  • Der Vorteil einer derartigen Markierung besteht darin, dass eine Zuordnung der Halbleiterchips zu ihrer ursprünglichen Gruppierungszone jederzeit, insbesondere auch im verbauten Zustand möglich ist.
  • Neben der Angabe, welcher Gruppierungszone ein bestimmter Halbleiterchip zugeordnet ist, kann die Markierung noch weitere Angaben wie z. B. eine Serien- oder Chargennummer, ein Herstellungsdatum des Wafers, einen für die Herstellung des Wafers relevanten Prozessparameter oder die Position des Halbleiterchips auf dem Wafer enthalten.
  • Vorteilhaft ist es, wenn die Markierungen der Halbleiterchips optisch ablesbar sind. Hierdurch kann ein eine Bilderkennungseinrichtung aufweisender Bestückungsautomat gezielt geeignete Halbleiterchips auswählen, unabhängig davon, ob sich die einzelnen Halbleiterchips nach dem Vereinzeln noch in ihrer ursprünglichen Lage zueinander befinden oder nicht.
  • Derartige optisch lesbare Markierungen können beispielsweise als Positionsmarken, als Strichkodierungen oder als Klartext ausgebildet sein.
  • Üblicherweise weisen fertig prozessierte Halbleiterchips auf ihrer Oberfläche Passivierungsschichten, beispielsweise aus einem Imid, oder Metallisierungsschichten auf. Durch eine geeignete Strukturierung einer solchen Passivierungs- und/oder Metallisierungsschicht lässt sich auf einfache Weise eine optisch lesbare Markierung erzeugen.
  • Die voranstehend erläuterten Verfahren eignen sich für jeden Wafer, bei dem die Verteilung bestimmter Parameter der Halbleiterchips des Wafers eine im Wesentlichen rotationssymmetrische Verteilung über den Wafer aufweist. Besondere Relevanz besitzen die erläuterten Verfahren für Siliziumkarbid-Wafer (SiC-Wafer), da diese bislang nur durch Abscheidung aus der Gasphase erzeugt werden können.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf Figuren näher erläutert. Es zeigen:
  • 1 eine Aufsicht auf einen Wafer mit einer Anzahl von Halbleiterchips gemäß dem Stand der Technik,
  • 2 ein Beispiel für den Durchlassstrom von Halbleiterchips einer Anordnung gemäß 1 in Abhängigkeit von der Lage der Halbleiterchips auf dem Wafer,
  • 3 die Durchlassströme zweier elektrisch parallel geschalteter Halbleiterchips einer Anordnung gemäß 1, bei der der eine Halbleiterchip der Wafermitte, der andere dem Waferrand entstammt,
  • 4 einen Wafer mit unmittelbar aufeinander folgend angeordneten und ineinander liegenden Gruppierungszonen, von denen die innerste als Zylinder, alle anderen als Zylinderringe ausgebildet sind,
  • 5 die Anordnung gemäß 4, wobei zusätzlich die Halbleiterchips des Wafers sowie deren Zuordnung zu den Gruppierungszonen dargestellt ist,
  • 6 Querschnitte durch eine Anzahl von Halbleiterbaugruppen, von denen jedes mit einer Anzahl elektrisch parallel geschalteter Halbleiterchips bestückt ist, wobei sämtliche Halbleiterchips einer Halbleiterbaugruppe mit Halbleiterchips bestückt sind, die derselben Gruppierungszone entstammen,
  • 7 eine Anordnung eines Wafers mit einer Anzahl von Halbleiterchips, die verschiedenen, rechteckringförmigen Gruppierungszonen zugeordnet sind, wobei sich einige der Gruppierungszonen über den Wafer hinaus erstrecken,
  • 8 eine Anordnung entsprechend 5, bei der im Unterschied zu dieser anstelle der kreisringförmigen bzw. zylindrischen Gruppierungszonen zylinderring segmentförmige bzw. zylindersektorförmige Gruppierungszonen vorgesehen sind,
  • 9 eine Anordnung mit einer Anzahl von Halbleiterbaugruppen, die mit den den Gruppierungszonen gemäß 8 zugeordneten Halbleiterchips bestückt sind, wobei die Halbleiterchips einer Halbleiterbaugruppe mehr als einer Gruppierungszone entstammen,
  • 10 die Anordnung mit den Gruppierungszonen gemäß 7, aus der eine bevorzugte Reihenfolge der Entnahme einzelner Halbleiterchips des Wafers und/oder der Bestückung einer oder mehrerer Halbleiterbaugruppen ersichtlich ist,
  • 11 eine Darstellung, die eine Entnahme- und/oder Bestückungsreihenfolge unter Berücksichtigung defekter Halbleiterchips auf dem Wafer zeigt,
  • 12 verschiedenen Gruppierungszonen entstammende Halbleiterchips, die mit einer optisch lesbaren Markierung in Klarschrift versehen sind,
  • 13 eine Anzahl von Halbleiterchips entsprechend 12, wobei die optisch lesbaren Markierungen nicht in Klarschrift sondern als Strichkodierungen dargestellt sind, und
  • 14 eine Anzahl von Halbleiterchips entsprechend den 12 und 13, wobei die optisch lesbaren Markierungen als Positionsmarken ausgeführt sind.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Elemente mit gleicher Funktion.
  • 4 zeigt eine Anordnung eines Wafers 10 entsprechend 1. Zusätzlich dargestellt ist eine Anzahl – bevorzugt un mittelbar – aufeinander folgender Gruppierungszonen 21, 22, 23, 24, die so gewählt sind, dass jede der Gruppierungszonen 21, 22, 23, 24 einen Abschnitt des Wafers 10 umfasst.
  • Die Gruppierungszonen 21, 22, 23, 24 sind in einer radialen Richtung r ausgehend von der Rotationsachse R aufeinanderfolgend und ineinanderliegend angeordnet. Während die innerste Gruppierungszone 21 eine zylindrische Gestalt aufweist, sind alle anderen Gruppierungszonen 22, 23, 24, welche weiter von der Rotationsachse R beabstandet sind als die innerste Gruppierungszone 21, zylinderringförmig ausgebildet.
  • Die Gruppierungszonen 21, 22, 23, 24 sind so gewählt, dass von jeweils zwei benachbarten Gruppierungszonen 21/22, 22/23, 23/24 kein Punkt der der Rotationsachse nächstliegenden dieser beiden Gruppierungszonen weiter von der Rotationsachse R beabstandet ist als jeder Punkt der anderen dieser beiden Gruppierungszonen.
  • Die Anordnung gemäß 5 entspricht der von 4, wobei zusätzlich die Halbleiterchips 11 des Wafers entsprechend 1 gezeigt sind. Die in den einzelnen Halbleiterchips 11 eingetragenen Ziffern ”1”, ”2”, ”3” und ”4” geben die Zuordnung der betreffenden Halbleiterchips 11 zu den einzelnen Gruppierungszonen 21, 22, 23, 24 an.
  • Konkret sind die Halbleiterchips 11 mit der Ziffer ”1” der ersten Gruppierungszone 21, die Halbleiterchips 11 mit der Ziffer ”2” der zweiten Gruppierungszone 22, die Halbleiterchips 11 mit der Ziffer ”3” der dritten Gruppierungszone 23 und die Halbleiterchips 11 mit der Ziffer ”4” der vierten Gruppierungszone 24 zugeordnet.
  • Als Kriterium für die Zuordnung eines Halbleiterchips 11 zu einer der Gruppierungszonen 21, 22, 23, 24 wurde die Lage des Flächenschwerpunktes der Projektion des Halbleiterchips auf eine zur Rotationsachse R senkrechte Projektionsebene (z. B. die vorliegende Darstellungsebene) gewählt. Jeder Halbleiterchip wurde der Gruppierungszone zugeordnet, in deren Projektion derselben Projektionsebene der jeweilige Flächenschwerpunkt fällt. Aus Gründen der Übersichtlichkeit wurde auf die Darstellung der Flächenschwerpunkte verzichtet.
  • Grundsätzlich können jedoch beliebige Kriterien für die Zuordnung eines Halbleiterchips 11 zu einer Gruppierungszone 21, 22, 23, 24 gewählt werden, solange das Kriterium erfüllt ist, dass ein Halbleiterchip 11 zumindest teilweise in der Gruppierungszone 21, 22, 23, 24 gelegen sein muss, der er zugeordnet ist.
  • 6 zeigt eine Anzahl von Halbleiterbaugruppen 40, die mit den Halbleiterchips 11 gemäß 5 bestückt sind.
  • Jede der Halbleiterbaugruppen 40 umfasst einen Träger 31, auf dem jeweils vier Halbleiterchips 11 angeordnet und elektrisch parallel zueinander verschaltet sind. Jeder der Halbleiterchips 11 kann z. B. eine Diode oder ein steuerbares Halbleiterbauelement wie z. B. einen MOSFET oder einen IGBT darstellen.
  • Bei dem vorliegenden Ausführungsbeispiel ist der Träger 31 als DCB-Substrat (DCB = Direct Copper Bonding) ausgebildet. Der Träger 31 umfasst eine Keramikplatte 31a, die auf einander gegenüberliegenden Seiten Metallisierungen 31b, 31c aufweist. Die Halbleiterchips 11 weisen ebenfalls auf einander gegenüberliegenden Seiten Metallisierungen 32a, 32b auf, welche Lastanschlüsse der Halbleiterchips 11 darstellen.
  • Die elektrische Verbindung zwischen den Metallisierungen 31b und 32b können beispielsweise mittels eines Lotes oder mittels eines elektrisch leitfähigen Klebers hergestellt sein. Die auf der dem Träger 31 abgewandten Seite angeordneten Metallisierungen 32a der Halbleiterchips 11 sind mittels eines Bonddrahtes 33 miteinander verschaltet. Anstelle eines DCB- Substrates kann der Träger 31 auch als Leiterplatte ausgebildet sein.
  • Die erste der in 6 dargestellten Halbleiterbaugruppen 40 umfasst vier Halbleiterchips 11, die der ersten Gruppierungszone 21 gemäß 5 entstammen, was aus den in die Halbleiterchips 11 eingetragenen Ziffern ”1” ersichtlich ist. Der ersten Gruppierungszone 21 gemäß 5 sind acht Halbleiterchips 11 zugeordnet, die für die Herstellung von zwei Halbleiterbaugruppen 40 gemäß der obersten der in 6 dargestellten Halbleiterbaugruppen 40 ausreichen.
  • In entsprechender Weise lassen sich aus den der zweiten, dritten und vierten Gruppierungszone 22, 23 und 24 zugeordneten Halbleiterchips 11 gemäß 5 fünf Halbleiterbaugruppen 40 gemäß der zweiten in 6 dargestellten Halbleiterbaugruppe, neun Halbleiterbaugruppen 40 gemäß der dritten in 6 dargestellten Halbleiterbaugruppen 40 sowie fünf Halbleiterbaugruppen 40 gemäß der vierten in 6 dargestellten Halbleiterbaugruppen 40 herstellen.
  • In der Praxis kommt es vor, dass einzelne der Halbleiterchips 11 eines Wafers nicht funktionstüchtig sind. Diese Halbleiterchips 11 bleiben bei der Zuordnung zu den Gruppierungszonen 21, 22, 23, 24 gemäß 5 vorzugsweise unberücksichtigt.
  • 7 zeigt eine Anordnung entsprechend 5. Im Unterschied zu 5 weist die Anordnung gemäß 7 fünf Gruppierungszonen 21, 22, 23, 24, 25 auf, von denen die der Rotationsachse R nächstgelegene Gruppierungszone 21 eine quaderförmige Gestalt besitzt, während alle weiter als die innerste Gruppierungszone 21 von der Rotationsachse R beabstandeten Gruppierungszonen 22, 23, 24, 25 rechteckringförmig ausgebildet sind.
  • Aus den Gruppierungszonen 24, 25 ist ersichtlich, dass eine Gruppierungszone nicht notwendigerweise vollständig im Bereich eines Wafers 10 angeordnet sein muss.
  • Wie aus 8 ersichtlich ist, ist es nicht notwendigerweise erforderlich, dass eine oder mehrere Gruppierungszonen 21, 22, 23, 24 ringförmig ausgebildet sind. Außerdem ist es nicht erforderlich, dass sämtliche funktionierenden Halbleiterchips eines Wafers einer Gruppierungszone 21, 22, 23, 24 zugeordnet werden müssen. Die erste Gruppierungszone 21 weist die Gestalt eines Zylindersegments auf, während die weiter von der Rotationsachse R beabstandeten Gruppierungszonen 22, 23, 24, als Zylinderringsegmente ausgebildet sind.
  • Der Wafer 10 weist noch weitere Halbleiterchips 11 auf, die keiner der Gruppierungszonen 21, 22, 23, 24 zugeordnet sind. Diese Halbleiterchips 11 bleiben bei der Zuordnung unberücksichtig. Sie können jedoch bei Bedarf anderen Gruppierungszonen zugeordnet werden.
  • Bei dem Beispiel gemäß 8 sind der ersten Gruppierungszone 21 zwei Halbleiterchips 11, der zweiten Gruppierungszone 22 fünf Halbleiterchips 11, der dritten Gruppierungszone 23 acht Halbleiterchips 11 und der vierten Gruppierungszone 24 sechs Halbleiterchips 11 zugeordnet. Zur Bestückung von Halbleiterbaugruppen 41, 42, 43, 44, 45 entsprechend den Halbleiterbaugruppen 40 gemäß 6 werden vorbereitete Träger 31 mit den den Gruppierungszonen 21, 22, 23, 24 zugeordneten Halbleiterchips 11 bestückt, was im Ergebnis aus 9 ersichtlich ist.
  • Die Entnahme der Halbleiterchips 11 vom Wafer 10 sowie die Bestückung der Träger 31 erfolgt beginnend mit den der innersten 21 der aufeinanderfolgend angeordneten Gruppierungszonen 21, 22, 23, 24 zugeordneten Halbleiterchips 11. Dabei werden zunächst alle der ersten Gruppierungszone 21 zugeordneten Halbleiterchips entnommen. Erst nachdem alle der ersten Gruppierungszone 21 zugeordneten Halbleiterchips 11 entnommen und/oder bestückt wurden, werden auch Halbleiterchips 11 entnommen und/oder bestückt, die der sich an die erste Gruppierungszone 21 anschließenden zweiten Gruppierungszone 22 zugeordnet sind.
  • Allgemein erfolgt eine Verwendung der einer benachbarten Chipgruppe zugeordneten Halbleiterchips 11 erst dann, wenn die Gruppierungszone, der gegenwärtig Halbleiterchips 11 entnommen werden, keine ihr zugeordneten Halbleiterchips 11 mehr aufweist. Einer der sechs der äußersten Gruppierungszone 24 zugeordneten und mit ”4” gekennzeichneten Halbleiterchips 11 bleibt übrig und wird nicht verwendet.
  • Dieses Verfahren kann entsprechend auch in umgekehrter Reihenfolge angewendet werden, d. h. die Entnahme der Halbleiterchips 11 beginnt mit der am weitesten von der Rotationsachse R beabstandeten Gruppierungszone 24. Danach werden aufeinanderfolgend die den Gruppierungszonen 23, 22 und 21 zugeordneten Halbleiterchips 11 entnommen.
  • Im Ergebnis entstehen Halbleiterbaugruppen 41, 42, 43, 44, 45, die den Halbleiterbaugruppen 40 gemäß 6 entsprechen. Im Unterschied zu den Halbleiterbaugruppen 40 gemäß 6 sind bei den Halbleiterbaugruppen 42, 44 und 45, die jeweils innerhalb einer Halbleiterbaugruppe 42, 44, 45 verschalteten Halbleiterchips 11 mehr als einer Gruppierungszone 21, 22, 23, 24 entnommen.
  • 10 zeigt ein Beispiel, wie bei der Anordnung gemäß 7 die Halbleiterchips 11 systematisch entnommen und/oder bestückt werden können. Die Entnahme erfolgt beginnend mit einem der Rotationsachse R nächstgelegenen Halbleiterchip 11 und folgt dann einer Rechteckspirale, so dass die Halbleiterchips 11 ausgehend von der Rotationsachse R sukzessive von Innen nach Außen entnommen werden.
  • Selbstverständlich kann die Entnahme der Halbleiterchips 11 auch in umgekehrter Reihenfolge und entgegen der eingezeichneten Pfeilrichtung beginnend bei einem Halbleiterchip 11 erfolgen, der der am weitesten von der Rotationsachse R zugeordneten Gruppierungszone 25 zugeordnet ist.
  • Ausgehend von der Anordnung gemäß 10 ist in 11 dargestellt, wie die Zuordnung und/oder Entnahme von Halbleiterchips 11 zu einer Baugruppe erfolgen kann, wenn der Halbleiterwafer 10 eine Anzahl defekter Halbleiterchips 11 aufweist.
  • In 11 sind die defekten Halbleiterchips 11 mit ”X” gekennzeichnet. Die funktionsfähigen Halbleiterchips sind entsprechend mit A1, A2, ..., Q8 gekennzeichnet.
  • Von den Halbleiterchips 11 des Wafers 10 sollen nun jeweils acht Halbleiterchips 11 elektrisch miteinander verschaltet werden. Beispielsweise kann es sich hier um eine Verschaltung von Halbleiterchips 11 entsprechend den 6 und 9 handeln, wobei dort anstelle von acht lediglich vier Halbleiterchips 11 miteinander verschaltet sind.
  • Die Entnahme der Halbleiterchips wird wir anhand von 10 beschrieben vorgenommen.
  • Bei der Bezeichnung A1, A2, ..., Q8 der Halbleiterchips 11 geben die Buchstaben ”A”, ”B”, ..., ”Q” die Halbleiterbaugruppe an, dem der betreffende Halbleiterchip 11 zugeordnet ist. Die nachgestellte Ziffer ”1”, ”2”, ..., ”8” stellt die laufende Nummer des betreffenden Halbleiterchips 11 innerhalb der betreffenden Halbleiterbaugruppe 41, 42, 43, 44, 45 dar.
  • Wie aus 11 ersichtlich ist, ist der in der Entnahmereihenfolge dem Halbleiterchip B2 folgende Halbleiterchip mit ”X” als defekt gekennzeichnet und wurde daher – abweichend von dem an der gleichen Stelle befindlichen Halbleiterchip gemäß 7 – keiner Gruppierungszone zugeordnet. Dementsprechend wird nach dem Halbleiterchip B2 als nächstes der Halbleiterchip B3 entnommen und verbaut.
  • Die Feststellung, ob ein Halbleiterchip 11 defekt oder funktionstüchtig ist, wurde in einem vorangegangenen Prüfverfahren ermittelt. Ein defekter Halbleiterchip kann entweder als defekt markiert oder vermerkt und keiner der Gruppierungszonen zugeordnet werden. Er kann aber auch vor der Festlegung der Gruppierungszonen entnommen werden.
  • Bei dem bisher geschilderten Verfahren wurde die Entnahmereihenfolge der Halbleiterchips durch ihre Position auf dem Wafer und ihre Zuordnung zu den Gruppierungszonen bestimmt. Um zu vermeiden, dass der Bezug zwischen einem aus seiner ursprünglichen Waferposition herausgelösten Halbleiterchip und der Gruppierungszone, der er zugeordnet war, nicht mehr hergestellt werden kann, ist es erfindungsgemäß weiterhin vorgesehen, die Halbleiterchips mit einer Markierung zu versehen, welche zumindest die Gruppierungszone angibt, der der Halbleiterchip zugeordnet ist.
  • Diese Markierungen sind bevorzugt als optisch lesbare Markierungen ausgebildet. Die 12, 13 und 14 zeigen verschiedene Ausführungsformen für derartige optische Markierungen.
  • Bei dem Ausführungsbeispiel gemäß 12 sind die Markierungen der Halbleiterchips 11 in Klarschrift mit den Ziffern ”1”, ”2”, ”3” und ”4” ausgeführt, welche die Nummer der ersten, zweiten, dritten oder vierten Gruppierungszone 21, 22, 23, 24 (siehe die 5, 7, 8 und 10) angeben, der der betreffende Halbleiterchip 11 zugeordnet ist.
  • Bei den Halbleiterchips 11 gemäß 13 sind verschiedene Kodierungsmuster in Form eines Strichcodes vorgesehen. Dabei gibt die Anzahl der Striche des Strichcodes die Nummer der Gruppierungszone an, der der betreffende Halbleiterchip 11 zugeordnet ist.
  • Die Halbleiterchips gemäß 14 sind mit einer Positionsmarke versehen, die jeweils gleich ausgestaltet, jedoch an unterschiedlichen Positionen auf dem Halbleiterchip angeordnet ist. Durch die Position der Markierung auf dem Halbleiterchip kann ein eindeutiger Bezug zwischen einem Halbleiterchip 11 und der Gruppierungszone, der dieser Halbleiterchip zugeordnet ist, hergestellt werden.
  • Die in den 12, 13 und 14 gezeigten Ausführungsformen sind lediglich als Beispiele zu verstehen. Grundsätzlich beansprucht die Erfindung alle verschiedenen Arten von Markierungen, die eine Zuordnung zwischen einem Halbleiterchip und einer Gruppierungszone zulassen.
  • Neben der Angabe, welcher Gruppierungszone ein bestimmter Halbleiterchip zugeordnet ist, kann die Markierung noch weitere Angaben wie z. B. eine Serien- oder Chargennummer, ein Herstellungsdatum des Wafers, einen für die Herstellung des Wafers relevanten Prozessparameter oder die Position des Halbleiterchips auf dem Wafer enthalten.
  • Der Vorteil einer optisch lesbaren Markierung besteht darin, dass durch das Lesen der Markierung mittels einer Bilderkennungseinheit gezielt ein einer vorgegebenen Gruppierungszone zugeordneter Halbleiterchip 11 ausgewählt und in einer Halbleiterbaugruppe verbaut werden kann.
  • Die Herstellung einer solchen optischen Markierung kann auf einfache Weise in ein ohnehin vorgesehenes Verfahren zur Herstellung einer Beschichtung des Halbleiterchips 11 erzeugt werden. Üblicherweise werden Halbleiterchips 11 mit metallischen Anschlussflächen 32a und/oder einer Passivierungsschicht 12 versehen.
  • Die Ausführungsbeispiele gemäß den 12, 13 und 14 zeigen optisch lesbare Markierungen, die aus einer Passivierungsschicht, beispielsweise einem Imid, bestehen. Die Passivierungsschicht 12 ist strukturiert und weist im Bereich der metallischen Anschlussflächen 32a des Halbleiterchips 11 Öffnungen auf. Die optisch lesbaren Markierungen können auf den Anschlussflächen 12a durch eine geeignete Strukturierung der Passivierungsschicht 12 erzeugt werden.
  • In entsprechender Weise ist es möglich, optisch lesbare Markierungen mittels einer geeignet strukturierten Metallisierungsschicht 32a eines Halbleiterchips 11 herzustellen.
    • 1–5
    Halbleiterchip
    10
    Wafer
    11
    Halbleiterchip
    12
    Passivierungsschicht
    21–25
    Gruppierungszone
    31
    Träger
    31a
    Keramikplatte
    31b
    Metallisierung
    31c
    Metallisierung
    32a
    Metallisierung
    32b
    Metallisierung
    33
    Bonddraht
    40–45
    Halbleiterbaugruppe
    A1–A8
    Halbleiterchip
    B1–B8
    Halbleiterchip
    C1–C8
    Halbleiterchip
    D1–D8
    Halbleiterchip
    E1–E8
    Halbleiterchip
    F1–F8
    Halbleiterchip
    G1–G8
    Halbleiterchip
    H1–H8
    Halbleiterchip
    I1–I8
    Halbleiterchip
    J1–J8
    Halbleiterchip
    K1–K8
    Halbleiterchip
    L1–L8
    Halbleiterchip
    M1–M8
    Halbleiterchip
    N1–N8
    Halbleiterchip
    O1–O8
    Halbleiterchip
    P1–P8
    Halbleiterchip
    Q1–Q8
    Halbleiterchip
    A-A'
    Richtung
    I, I1, I2
    Durchlassstrom
    R
    radiale Richtung
    R
    Rotationsachse
    X
    defekter Halbleiterchip

Claims (19)

  1. Verfahren zum Verschalten von Halbleiterchips (11) mit folgenden Schritten: (a) Bereitstellen eines Wafers (10), der bei seiner Herstellung und/oder Prozessierung um eine Rotationsachse (R) rotiert wurde und der eine Anzahl noch nicht vereinzelter Halbleiterchips (11) aufweist, (b) Festlegen einer Anzahl von ineinander liegenden Gruppierungszonen (21–25), die ausgehend von der Rotationsachse (R) in einer radialen Richtung (r) aufeinander folgend und um die Rotationsachse (R) herum angeordnet sind und von denen jede einen Abschnitt des Wafers (11) umfasst, (c) Zuordnen zumindest von einigen der Halbleiterchips (11) des Wafers (10) zu jeweils einer der Gruppierungszonen (21–25), wobei jeder der zuzuordnenden Halbleiterchips (11) einer Gruppierungszone (21–25) zugeordnet wird, in der er zumindest teilweise angeordnet ist, und (d) Verschalten von wenigstens zwei Halbleiterchips (11), die derselben Gruppierungszone (21–25) zugeordnet sind.
  2. Verfahren nach Anspruch 1, bei dem der Wafer (10) als Grundmaterial Siliziumkarbid aufweist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Gruppierungszonen (21–25) unmittelbar aufeinander folgend angeordnet sind.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Gruppierungszonen (21–25) ineinander liegend um die Rotationsachse (R) herum angeordnet sind.
  5. Verfahren nach Anspruch 4, bei dem die Gruppierungszonen (21–25) höchstens mit Ausnahme der innersten Gruppierungszone (21) ringförmig ausgebildet sind.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Gruppierungszonen (22–24) zylinderringförmig ausgebildet sind.
  7. Verfahren nach Anspruch 6, bei dem die Gruppierungszonen (21–25) koaxiale Zylinderachsen aufweisen.
  8. Verfahren nach Anspruch 7, bei dem die koaxialen Zylinderachsen mit der Rotationsachse (R) zusammenfallen.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Anzahl der Gruppierungszonen (21–25) größer oder gleich 3 ist.
  10. Verfahren nach einem der vorangehenden Ansprüche mit folgendem Schritt: – Kennzeichnen eines jeden der Halbleiterchips (1–4) mit einer Markierung, die die Gruppierungszone (21–24) angibt, der der betreffende Halbleiterchip (1–4) zugeordnet ist.
  11. Verfahren nach Anspruch 10, bei dem das Kennzeichnen der Halbleiterchips (1–4) vor dem Vereinzeln der Halbleiterchips (1–4) erfolgt.
  12. Verfahren nach einem der Ansprüche 10 oder 11, bei dem die Markierungen der Halbleiterchips (1–4) optisch lesbar sind.
  13. Verfahren nach einem der Ansprüche 10 bis 12, bei dem die Markierungen der Halbleiterchips (11) als Positionsmarken, als Strichcodierung oder als Klartext ausgebildet sind.
  14. Verfahren nach einem der Ansprüche 10 bis 13, bei dem die Markierungen aus einer strukturierten Passivierungsschicht (12) oder einer strukturierten Metallisierungsschicht (32a) gebildet sind.
  15. Verfahren zum Verschalten von Halbleiterchips (1–4), die auf einem gemeinsamen Wafer (10) gefertigt wurden, der bei seiner Herstellung und/oder Prozessierung um eine Rotationsachse (R) rotiert wurde, wobei eine oder mehrere herzustellende Halbleiterbaugruppen (40–45) vorgesehen sind, denen jeweils eine vorgegebene Anzahl von Halbleiterchips (11) zuzuordnen ist, die innerhalb der jeweiligen Halbleiterbaugruppe (40–45) miteinander zu verschalten sind, mit dem Schritt: Bereitstellen des Wafers (10), Festlegen einer Anzahl von Gruppierungszonen (21–24), Zuordnen der Halbleiterchips (1–4) zu den Gruppierungszonen (21–24) und Verschalten der Halbleiterchips (1–4) nach einem Verfahren gemäß einem der Ansprüche 1 bis 9, wobei jeder der Halbleiterbaugruppen (40) eine für die Halbleiterbaugruppe (40–45) vorgegebene Anzahl von Halbleiterchips (1–4) zugeordnet wird mit der Maßgabe, – dass für jede der Halbleiterbaugruppen (40–45) von den Gruppierungszonen (21–24), denen die der betreffenden Halbleiterbaugruppe (40–45) zugeordneten Halbleiterchips (1–4) zugeordnet sind, mit Ausnahme der der Rotationsachse (R) nächstgelegenen Gruppierungszone und mit Ausnahme der von der Rotationsachse (R) am weitesten beabstandeten Gruppierungszone sämtliche diesen Gruppierungszonen (21–24) zugeordneten Halbleiterchips (2, 3) der betreffenden Halbleiterbaugruppe (40–45) zugeordnet sein müssen, und – dass das Verschalten derart erfolgt, dass für jede der Halbleiterbaugruppen (40–45) die der betreffenden Halbleiterbaugruppe (40–45) zugeordneten Halbleiterchips (1– 4) innerhalb der betreffenden Halbleiterbaugruppe (40–45) verschaltet werden.
  16. Verfahren nach Anspruch 15, bei dem das Zuordnen zu jeweils einer der Gruppierungszonen (21–25) derart erfolgt, dass zumindest bei einer Halbleiterbaugruppe (42; 44; 45) die dieser Halbleiterbaugruppe (40) zugeordneten Halbleiterchips (1–4) höchstens zwei Gruppierungszonen (23, 24; 22, 23; 21, 22) zugeordnet werden.
  17. Verfahren nach Anspruch 16, bei dem das Zuordnen zu jeweils einer der Gruppierungszonen (21–25) derart erfolgt, dass zumindest bei einer Halbleiterbaugruppe (41, 43) die dieser Halbleiterbaugruppe (41, 43) zugeordneten Halbleiterchips (4, 3) genau einer Gruppierungszone (24, 23) zugeordnet werden.
  18. Verfahren nach Anspruch 16 oder 17, bei dem die Halbleiterchips gemäß einem Verfahren nach einem der Ansprüche 10 bis 14 gekennzeichnet werden und bei dem das Zuordnen der Halbleiterchips (1–4) zu den Halbleiterbaugruppen (40–45) anhand der Markierung erfolgt.
  19. Verfahren nach einem der Ansprüche 13 bis 18, bei dem die Halbleiterchips (1–4) zumindest einer Halbleiterbaugruppe (40–45) elektrisch parallel miteinander verschaltet werden.
DE200610034599 2006-07-26 2006-07-26 Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips Active DE102006034599B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610034599 DE102006034599B4 (de) 2006-07-26 2006-07-26 Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610034599 DE102006034599B4 (de) 2006-07-26 2006-07-26 Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips

Publications (2)

Publication Number Publication Date
DE102006034599A1 DE102006034599A1 (de) 2008-01-31
DE102006034599B4 true DE102006034599B4 (de) 2010-01-21

Family

ID=38859306

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610034599 Active DE102006034599B4 (de) 2006-07-26 2006-07-26 Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips

Country Status (1)

Country Link
DE (1) DE102006034599B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5638218B2 (ja) 2009-10-15 2014-12-10 三菱電機株式会社 半導体装置およびその製造方法
DE102015112962B4 (de) * 2015-08-06 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Anordnen einer Vielzahl von Halbleiterstrukturelementen auf einem Träger und Träger mit einer Vielzahl von Halbleiterstrukturelementen
DE102016116345B4 (de) 2016-09-01 2018-05-09 Infineon Technologies Ag Verfahren für das zusammenbauen von halbleiterbauelementen

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392434B1 (en) * 2000-02-02 2002-05-21 Promos Technologies, Inc. Method for testing semiconductor wafers
DE10014492C2 (de) * 2000-03-13 2003-07-24 Mosel Vitelic Inc Prüfverfahren für Halbleiterwafer
DE69907590T2 (de) * 1998-09-08 2004-04-01 Kabushiki Kaisha Toyota Jidoshokki, Kariya Halbleitermodul
US20040155208A1 (en) * 2002-12-13 2004-08-12 Takahiro Ikeda Method of selecting pattern to be measured, pattern inspection method, manufacturing method of semiconductor device, program, and pattern inspection apparatus
DE102004047312A1 (de) * 2003-09-30 2005-05-25 Disco Corp. Laserstrahlmaschine bzw. -vorrichtung
US20050275068A1 (en) * 2004-04-19 2005-12-15 Stmicroelectronics S.R.L. Method and structures for indexing dice
DE102004027489A1 (de) * 2004-06-04 2005-12-29 Infineon Technologies Ag Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat
US20060133124A1 (en) * 1999-12-23 2006-06-22 Nader Gamini Semiconductor package with a controlled impedance bus and method of forming same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69907590T2 (de) * 1998-09-08 2004-04-01 Kabushiki Kaisha Toyota Jidoshokki, Kariya Halbleitermodul
US20060133124A1 (en) * 1999-12-23 2006-06-22 Nader Gamini Semiconductor package with a controlled impedance bus and method of forming same
US6392434B1 (en) * 2000-02-02 2002-05-21 Promos Technologies, Inc. Method for testing semiconductor wafers
DE10014492C2 (de) * 2000-03-13 2003-07-24 Mosel Vitelic Inc Prüfverfahren für Halbleiterwafer
US20040155208A1 (en) * 2002-12-13 2004-08-12 Takahiro Ikeda Method of selecting pattern to be measured, pattern inspection method, manufacturing method of semiconductor device, program, and pattern inspection apparatus
DE102004047312A1 (de) * 2003-09-30 2005-05-25 Disco Corp. Laserstrahlmaschine bzw. -vorrichtung
US20050275068A1 (en) * 2004-04-19 2005-12-15 Stmicroelectronics S.R.L. Method and structures for indexing dice
DE102004027489A1 (de) * 2004-06-04 2005-12-29 Infineon Technologies Ag Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat

Also Published As

Publication number Publication date
DE102006034599A1 (de) 2008-01-31

Similar Documents

Publication Publication Date Title
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015104450A1 (de) Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen
DE102006034599B4 (de) Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips
DE1902369C3 (de) Verfahren zur Herstellung von integrierten Schaltungen
EP0082216A1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
EP0427052B1 (de) Verfahren zur Herstellung von Hybridschaltungen mit einem Array aus gleichen elektronischen Elementen
DE102019117376A1 (de) Schirmung in einem Einheitskondensatorarray
DE102015112962B4 (de) Verfahren zum Anordnen einer Vielzahl von Halbleiterstrukturelementen auf einem Träger und Träger mit einer Vielzahl von Halbleiterstrukturelementen
DE102014105364A1 (de) Verfahren und system zum modifizieren einer schaltungsverdrahtungsanordnung auf der basis einer elektrischen messung
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
WO2013004547A1 (de) Hochvolt-led-multichip-modul und verfahren zur einstellung eines led-multichip-moduls
DE3917303C2 (de)
DE3856168T2 (de) Halbleiterchippackung
EP0427328B1 (de) Verfahren zum Herstellen von integrierten Schaltungen sowie integrierte Schaltung
DE3887873T2 (de) Phantom-esd-schutzschaltung mit e-feldverdichtung.
DE102006012755A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102019121751A1 (de) A Semiconductor Structure
DE3447345C2 (de)
DE102018221825A1 (de) Beleuchtungseinrichtung für eine Kamera oder einen optischen Sensor
WO2021013332A1 (de) Haftstempel und verfahren zum transfer eines halbleiterchips mit einem haftstempel
EP1231638B1 (de) Stromversorgungsleiter-Struktur in einer integrierten Halbleiterschaltung
DE102022113522B3 (de) Halbleitervorrichtungsanordnung, Halbleitertreibervorrichtung und Halbleiterleuchtdiodenvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition