KR20040057789A - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR20040057789A KR20040057789A KR1020020084591A KR20020084591A KR20040057789A KR 20040057789 A KR20040057789 A KR 20040057789A KR 1020020084591 A KR1020020084591 A KR 1020020084591A KR 20020084591 A KR20020084591 A KR 20020084591A KR 20040057789 A KR20040057789 A KR 20040057789A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- bar
- cell
- region
- patterns
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 셀 가장자리영역 등 패턴 취약 지역에서의 패턴이 무너지는 현상을 근본적으로 방지할 수 있는 반도체장치를 제공하기 위한 것으로, 이를 위해 본 발명은, 가장자리영역이 중앙에 비해 패턴의 밀도가 낮은 반도체장치에 있어서, 상기 웨이퍼의 중앙에 일정 간격으로 배치된 다수의 바형 패턴; 및 상기 웨이퍼의 가장자리영역에서 바형으로 이루어진 적어도 두 개의 패턴이 서로 연결된 더미패턴을 포함하는 반도체장치를 제공한다.
Description
본 발명은 반도체장치에 관한 것으로, 특히 셀 가장자리(Cell edge)영역에서의 패턴 무너짐(Collapse) 현상을 방지할 수 있는 반도체장치에 관한 것이다.
반도체장치의 집적도가 증가함에 따라 공정상의 여러 문제가 부수적으로 발생하게 되었는 바, 그 중의 하나가 반도체메모리 소자의 셀 가장자리에서의 패턴 불량이다.
예컨대, 반도체장치를 구성하는 고립된 바 형상의 패턴(Isolated bar pattern) 형성과 같은 반복적인 패턴 형성시 셀 가장자리영역에서의 효율적인 패턴 형성을 위해 셀 최외곽에 셀영역에서의 라인 패턴과 동일한 방법으로 더미 패턴을 셀영역과 동일한 크기로 제작하여 셀영역 가장자리에서의 포토리소그라피 공정 상에서 발생되는 프락시미티 효과(Proximity effect; Micro loading effect, 패턴이 밀한 지역과 소한 지역의 경계면에서 식각되는 속도가 차이가 나는 현상)를 최소화할 수 있도록 패턴 형성 공정을 실시하고 있다.
이는 반도체장치의 집적도가 증가함에 따라 셀 최외곽 영역에서의 바형 패턴 형성시 셀 중앙 부위에서의 라인 패턴과 동일 환경을 갖게 함으로써 선폭의 균일도를 향상시키기 위한 것이다.
도 1은 셀영역과 셀 가장자리영역에 형성된 바형 패턴을 도시한 평면도이고, 도 2는 셀 가장영역에서의 패턴 붕괴 현상을 설명하기 위한 모식도이며, 도 3은 바형 패턴의 셀영역 가장자리에서의 더미패턴의 패턴 무너짐 현상(Collapse)을 도시한 평면 SEM 사진이다.
도 1을 참조하면, 반도체 메모리 소자의 셀에서 셀영역과 주변영역 즉, 셀영역 가장자리에서의 더미영역에 각각 다수의 바형 패턴(10a, 10b)이 소정의 간격(d)을 갖고 배치되어 있다.
더미패턴(10b)들은 주 패턴의 형성에만 도움을 주는 역할을 수행하며 더미패턴(10b)의 존재는 매우 중요하며 반드시 필요로 한다.
하지만, 반도체장치의 집적도가 증가함에 따라 120㎚ 이하의 소자를 제조할 경우에는 선폭에 비해 식각내성을 고려하여 포토레지스트의 두께를 증가시키는 것이 불가피하게 되었고, 이에 따라 패턴의 무너짐 현상은 직선(Straight)형 패턴을 갖는 경우에 비해 고립된 바형 패턴 형성시 매우 큰 이슈로 부각된다. 특히, 셀영역 가장자리에서의 프락시미티 효과로 인해 셀영역의 패턴과 동일한 크기로 제작된 반복적인 더미패턴(10b)의 크기가 작아지는 현상(도 2의 11)이 발생하며, 이로 인해 포토레지스트 패턴의 붕괴 문제(12)는 더욱 심화되고 있는 실정이다.
도 4a 내지 도 4c는 셀 가장자리영역에서의 바형 패턴의 무너짐 현상을 도시한 SEM 사진이다.
도 4a 내지 도 4c를 참조하면, 셀 가장자리영역에서 프락시미티 효과로 인해 더미패턴(10b)이 무너지는 현상(12)이 여러가지 형태로 나타남을 확인할 수 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 셀 가장자리영역 등 패턴 취약 지역에서의 패턴이 무너지는 현상을 근본적으로 방지할 수 있는 반도체장치를 제공하는데 그 목적이 있다.
도 1은 셀영역과 셀 가장자리영역에 형성된 바형 패턴을 도시한 평면도.
도 2는 셀 가장영역에서의 패턴 붕괴 현상을 설명하기 위한 모식도.
도 3은 바형 패턴의 셀영역 가장자리에서의 더미패턴의 패턴 무너짐 현상을 도시한 평면 SEM 사진.
도 4a 내지 도 4c는 셀 가장자리영역에서의 바형 패턴의 무너짐 현상을 도시한 SEM 사진.
도 5는 본 발명의 일실시예에 따라 소정의 바형 패턴 형성 공정이 완료된 반도체장치의 평면도.
도 6은 도 5의 반도체 메모리 셀을 도시한 평면 SEM 사진.
* 도면의 주요부분에 대한 부호의 설명 *
50 : 웨이퍼 51 : 바형 패턴
52a, 52b : 셀 가장자리영역에서의 바형 패턴
52c : 연결 패턴
A-A' : 셀 중앙 영역 B-B' : 셀 가장자리영역
상기의 목적을 달성하기 위한 본 발명은, 가장자리영역이 중앙에 비해 패턴의 밀도가 낮은 반도체장치에 있어서, 상기 웨이퍼의 중앙에 일정 간격으로 배치된 다수의 바형 패턴; 및 상기 웨이퍼의 가장자리영역에서 바형으로 이루어진 적어도 두 개의 패턴이 서로 연결된 더미패턴을 포함하는 반도체장치를 제공한다.
본 발명은 패턴의 무너짐 현상의 극복이 패턴이 하지층(예컨대, 절연막)과의 접촉 면적이 클 경우에 효과적이라는 기본적인 원리로부터 출발한다. 이를 위해 셀 레이아웃 설계시 반복적인 고립된 바형 패턴 형성시 셀 가장자리영역에서의 효율적인 패턴 형성을 위해 셀 최외곽에 최소한 수개에서 수십개 사이의 형성된 더미패턴을 셀영역과 거의 유가한 크기로 제작하여 셀 가장자리영역에서의 포토리소그라피 공정에서의 한계로 발생되는 프락시미티 효과를 최소화하기 위해 다음과 같이 한다.
1). 반도체장치에서 셀 가장자리영역에서의 패턴은 더미패턴으로 형성한다.
2). 이 때, 더미패턴 간에는 패턴 무너짐을 효과적으로 방지하기 위해 하지층과의 접촉 면적을 증가시키기 위해 구칙적으로 인접한 더미패턴간 상호 연결한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 5는 본 발명의 일실시예에 따라 소정의 바형 패턴 형성 공정이 완료된 반도체장치의 평면도를 나타낸다.
도 5를 참조하면, 본 발명의 반도체장치는 소정 공정이 완료됨에 따라 유발되며 그 가장자리영역(B-B')이 가장자리영역을 제외한 영역(A-A')에 비해 낮은 토폴로지를 갖아 패턴의 사이즈가 줄어드는 반도체 메모리 셀(50)이 배치되어 있으며, 메모리 셀(50)의 가장자리를 제외한 영역(A-A')에 배치된 다수의 바형 패턴(51)과, 바형 패턴(51)이 메모리 셀(50)의 가장자리영역(B-B')에 형성될 경우 바형 패턴(52a, 52b)이 무너지는 것을 방지하기 위해 적어도 두 개의 바형 패턴(52a, 52b)을 서로 연결하는 연결 패턴(52c)이 형성되어 있다. 메모리 셀(50)의 가장자리영역(B-B')에 형성된 바형 패턴(52a, 52b)과 이 들을 서로 연결하는 연결 패턴(52c)은 더미패턴이다.
여기서, 셀 가장자리영역(B-B')은 셀영역(A-A' 즉, 셀 중앙)에 비해 패턴의 밀도가 낮아 낮은 토폴로지를 갖는다.
더미패턴은 셀영역(A-A')의 바형 패턴(51)과 동일 물질을 사용한 동일 포토리소그라피 공정에 의해 형성되며, 가장자리영역(B-B')은 더미영역이라고도 한다.
바형 패턴(51)은 통상적으로 기판의 활성영역과 콘택되는 플러그 형성 공정(Landing plug contact; LPC 공정이라 함)에 사용되고, 또한 소자분리막 형성 공정(Isolation 공정)에 주로 사용된다.
셀 가장자리영역(B-B')에서의 더미패턴(구체적으로 바형 패턴(52, 52b))의 크기는 셀영역(A-A')에서의 바형 패턴(51)의 크기와 실질적으로 동일하며, 크기의 허용 범위는 셀영역(A-A')에서의 바형 패턴(51)의 크기의 80% ∼ 120% 정도까지 가능하다.
또한, 전술한 셀영역(A-A')과 셀 가장자리영역(B-B')외에도 반도체 메모리의 메모리 코아(Core) 영역과 주변회로영역(Pheripery) 사이에서도 적용이 가능하다.
전술한 도 5에서 확인할 수 있듯이, 셀영역(A-A')에 비해 하지층과의 접착력이 상대적으로 약한 바형 패턴(52a, 52b)의 경우 적어도 두 개의 바형 패턴(52a, 52b) 간을 연결 패턴(52c)을 통해 서로 연결된 상태로 패턴을 제작하여 하지층과의 접촉면적을 늘려 접착력을 향상시킬 수 있다.
따라서, 프락시미티 효과로 인한 패턴 무너짐 현상을 최소화할 수 있다.
도 6은 도 5의 반도체 메모리 셀을 도시한 평면 SEM 사진이다.
도 6을 참조하면, 셀 가장자리영역(B-B')에서 두 개의 바형 패턴(52a, 52b)이 연결 패턴(52c)을 통해 서로 연결되어 하지층과의 접촉 면적이 증대된 구조의 더미 패턴이 다수 형성되어 있다.
따라서, 패턴의 무너짐 현상이 발생하지 않았음을 확인할 수 있다.
상기와 같이 본 발명에서는 바형 패턴 형성시 예컨대, 메모리셀의 가장자리영역에 형성되는 바형 더미패턴을 형성함에 있어서, 이들 바형 더미패턴이 서로 연결된 형태로 형성하여 더미패턴과 하지층간의 접촉면적을 증대시켜 셀 가장자리영역에서의 바형 패턴의 무너짐 현상을 방지할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서는 바형 패턴으로 소자분리막과 랜딩플러그콘택을 일례로 들어 설명하였으나, 본 발명의 바형 패턴은 소자분리막과 랜딩플러그콘택 이외에도 비트라인과 워드라인 및 금속배선 등의 전도성 패턴에도 적용되며, 비단 이러한 전도성 패턴이 아닌 바 형태를 갖는 각종 패턴을 형성하는 경우에도 응용이 가능하다.
전술한 본 발명은 라인패턴 형성시 웨이퍼 가장자리영역에서의 패턴 리프팅 현상을 억제할 수 있으며, 리프팅된 패턴이 파티클 소스로 작용함으로써 발생될 수 있는 반도체장치의 불량을 방지할 수 있어, 궁극적으로 반도체장치의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
Claims (8)
- 가장자리영역이 중앙에 비해 패턴의 밀도가 낮은 반도체장치에 있어서,상기 웨이퍼의 중앙에 일정 간격으로 배치된 다수의 바형 패턴; 및상기 웨이퍼의 가장자리영역에서 바형으로 이루어진 적어도 두 개의 패턴이 서로 연결된 더미패턴을 포함하는 반도체장치.
- 제 1 항에 있어서,상기 바형 패턴은 소자분리막 패턴 또는 랜딩플러그콘택 패턴인 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 더미패턴은,제1바형 패턴과, 상기 제1바형 패턴과 소정의 간격으로 배치된 제2바형 패턴과, 상기 제1바형 패턴과 상기 제2바형 패턴을 상호 연결하는 연결패턴으로 이루어진 것을 특징으로 하는 반도체장치.
- 제 3 항에 있어서,상기 제1바형 패턴과 상기 제2바형 패턴은 상기 바형 패턴 크기의 80% 내지 120%의 크기인 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 더미패턴은,제1바형 패턴과, 상기 제1바형 패턴과 소정의 간격으로 배치된 제2 내지 제N(N은 2 이상의 자연수) 바형 패턴과, 상기 제1 내지 제N바형 패턴 중 적어도 두 개를 상호 연결하는 연결패턴으로 이루어진 것을 특징으로 하는 반도체장치.
- 제 5 항에 있어서,상기 제1 내지 제N바형 패턴은 상기 바형 패턴 크기의 80% 내지 120%의 크기인 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 중앙 영역은 셀영역이고, 상기 가장자리영역은 셀 가장자리영역인 것을특징으로 하는 반도체장치.
- 제 1 항에 있어서,상기 중앙 영역은 셀 코아 영역이고, 상기 가장자리영역은 주변회로영역인 것을 특징으로 하는 반도체장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020084591A KR20040057789A (ko) | 2002-12-26 | 2002-12-26 | 반도체장치 |
TW092119413A TWI286788B (en) | 2002-12-26 | 2003-07-16 | Semiconductor device capable of preventing a pattern collapse |
US10/630,041 US6903428B2 (en) | 2002-12-26 | 2003-07-30 | Semiconductor device capable of preventing a pattern collapse |
CNB031584276A CN100358108C (zh) | 2002-12-26 | 2003-09-09 | 能防止图案崩坏的半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020084591A KR20040057789A (ko) | 2002-12-26 | 2002-12-26 | 반도체장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040057789A true KR20040057789A (ko) | 2004-07-02 |
Family
ID=32653155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020084591A KR20040057789A (ko) | 2002-12-26 | 2002-12-26 | 반도체장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6903428B2 (ko) |
KR (1) | KR20040057789A (ko) |
CN (1) | CN100358108C (ko) |
TW (1) | TWI286788B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101231079B1 (ko) * | 2009-10-15 | 2013-02-07 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100650626B1 (ko) * | 2005-11-15 | 2006-11-27 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR100781893B1 (ko) | 2006-07-21 | 2007-12-03 | 동부일렉트로닉스 주식회사 | 반도체 소자의 마스크 및 마스크 패턴 형성방법 |
US8053346B2 (en) * | 2007-04-30 | 2011-11-08 | Hynix Semiconductor Inc. | Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern |
US9412745B1 (en) * | 2015-02-12 | 2016-08-09 | United Microelectronics Corp. | Semiconductor structure having a center dummy region |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0828467B2 (ja) * | 1988-11-15 | 1996-03-21 | 株式会社東芝 | 半導体装置 |
GB2292637B (en) * | 1994-08-24 | 1998-07-22 | Nec Corp | Semiconductor device |
JP2875777B2 (ja) * | 1996-05-31 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置 |
KR100213249B1 (ko) * | 1996-10-10 | 1999-08-02 | 윤종용 | 반도체 메모리셀의 레이아웃 |
KR100230421B1 (ko) * | 1997-04-22 | 1999-11-15 | 윤종용 | 반도체장치의 더미패턴 형성방법 |
JP3575988B2 (ja) * | 1998-05-28 | 2004-10-13 | 沖電気工業株式会社 | 半導体記憶装置 |
JP2000124467A (ja) * | 1998-10-20 | 2000-04-28 | Yokogawa Electric Corp | 半導体歪みゲージ |
TW515073B (en) * | 1999-11-15 | 2002-12-21 | Winbond Electronics Corp | Method for generating virtual metal pattern layer |
KR100333058B1 (ko) | 2000-03-09 | 2002-04-22 | 윤종용 | 반도체 메모리 장치의 캐패시터 하부전극 제조 방법 및 그구조 |
KR100500934B1 (ko) * | 2000-05-31 | 2005-07-14 | 주식회사 하이닉스반도체 | 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법 |
KR100372325B1 (ko) | 2000-07-20 | 2003-02-17 | 주식회사 탑엔지니어링 | 선택적 녹음방법 및 그 시스템 |
KR20020052609A (ko) | 2000-12-26 | 2002-07-04 | 윤종용 | 반복패턴을 갖는 반도체 소자의 패턴 형성방법 |
JP2002328460A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | パターン形成方法、露光用マスクの形成方法及び露光用マスク |
JP2002373896A (ja) | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | 半導体装置 |
KR100611778B1 (ko) * | 2002-09-24 | 2006-08-10 | 주식회사 하이닉스반도체 | 반도체장치 제조방법 |
-
2002
- 2002-12-26 KR KR1020020084591A patent/KR20040057789A/ko not_active Application Discontinuation
-
2003
- 2003-07-16 TW TW092119413A patent/TWI286788B/zh not_active IP Right Cessation
- 2003-07-30 US US10/630,041 patent/US6903428B2/en not_active Expired - Fee Related
- 2003-09-09 CN CNB031584276A patent/CN100358108C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101231079B1 (ko) * | 2009-10-15 | 2013-02-07 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
US8618604B2 (en) | 2009-10-15 | 2013-12-31 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TWI286788B (en) | 2007-09-11 |
CN100358108C (zh) | 2007-12-26 |
TW200411733A (en) | 2004-07-01 |
US20040124411A1 (en) | 2004-07-01 |
US6903428B2 (en) | 2005-06-07 |
CN1512544A (zh) | 2004-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5235936B2 (ja) | 半導体装置及びそのレイアウト作成方法 | |
KR20060056706A (ko) | 반도체 소자의 형성 방법 | |
CN109326596A (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
JP2005268748A (ja) | 半導体装置及びその製造方法 | |
CN112133699B (zh) | 有源区域结构与其形成方法 | |
KR20040057789A (ko) | 반도체장치 | |
US6413847B1 (en) | Method of forming dummy metal pattern | |
KR20070003338A (ko) | 반도체 소자 | |
KR100800137B1 (ko) | 메모리 소자 | |
JP2004318076A (ja) | 横方向電場駆動液晶ディスプレイの製造方法 | |
JP4191110B2 (ja) | 半導体装置 | |
KR100546109B1 (ko) | 반도체소자의 워드라인 형성방법 | |
US20110230045A1 (en) | Method of manufacturning semiconductor device | |
US11121136B2 (en) | Insulating structure and method of forming the same | |
CN101009245B (zh) | 半导体器件的制造方法 | |
KR100431817B1 (ko) | 반도체소자의캐패시터제조방법 | |
JPH02262338A (ja) | 半導体装置の製造方法 | |
KR20080062695A (ko) | 더미 패턴을 갖는 반도체 소자 및 그 형성방법 | |
KR100461336B1 (ko) | 반도체 소자의 제조방법 | |
KR20000016933A (ko) | 반도체집적회로또는전자패키지제조방법 | |
KR20010039149A (ko) | 반도체 소자의 전도층 패턴 형성방법 | |
KR0126636B1 (ko) | 반도체소자의 패턴 형성방법 | |
JP2534496B2 (ja) | 半導体装置の製造方法 | |
KR20090071733A (ko) | 반도체 소자 형성 방법 | |
KR19990059099A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |