JP3575988B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3575988B2 JP3575988B2 JP14722598A JP14722598A JP3575988B2 JP 3575988 B2 JP3575988 B2 JP 3575988B2 JP 14722598 A JP14722598 A JP 14722598A JP 14722598 A JP14722598 A JP 14722598A JP 3575988 B2 JP3575988 B2 JP 3575988B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- dummy
- memory cell
- line
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ダミー配線を有する半導体記憶装置に関するものである。
【０００２】
【従来の技術】
半導体記憶装置は、互いに平行に延在する複数のワード線と、複数のワード線と交差する複数のビット線と、複数のワード線と複数のビット線との交差箇所に設けられた複数のメモリセルとを有するメモリセルアレイと、センスアンプやデコーダ等の周辺回路とからなる。
【０００３】
メモリセルアレイが形成されるメモリセルアレイ部では、集積度が高く、密にパターンが形成されている。一方、上記周辺回路が形成される周辺部では、メモリセルアレイ部に対して集積度が低く、配線間や素子間の空間の広い、粗なパターンが形成されている。
【０００４】
密パターンと粗パターンとの境界付近では、ホトリソグラフィーに於けるレジストの塗布量が均一にならない場合が多い。ここで、境界付近であるメモリセルアレイの最外部に配置されたワード線やビット線とメモリセルアレイ内部に配置されたワード線やビット線とを形成する場合を考える。この場合、上記理由で、同一条件で露光しても、焦点深度の違いにより、最外部のワード線やビット線と内部のワード線やビット線との配線幅が異なってしまうという問題があった。
【０００５】
そこで従来の半導体記憶装置では、メモリセルアレイの外側にダミーワード線やダミービット線が配置されていた。これにより最外部のワード線やビット線と内部のワード線やビット線との配線幅を同一にしていた。
【０００６】
また従来の半導体装置では、ダミービット線又はダミーワード線に対応してダミーアクテイブ領域が設けられ、ダミーアクテイブ領域とビット線やダミービット線とが接続されていた。
【０００７】
【発明が解決しようとする課題】
メモリセルアレイの微細化が進むに従って、メモリセルアレイ外周部の構造的な設計マージンの確保が厳しくなってきている。
【０００８】
上記に示したとおり、メモリセルセルアレイの外周部では、レジスト塗布にばらつきがあるので、ビット線やダミービット線と半導体基板のダミーアクテイブ領域とのコンタクトをとるための絶縁膜開口部を設ける際に、ビット線とダミーワード線又はダミービット線とワード線又はダミービット線とダミーワード線がショートすることがあった。
【０００９】
ダミーワード線は通常、接地電位ＶＳＳが与えられ、ダミービット線は電源電位の半分の電位１／２ＶＤＤが与えられる。
【００１０】
よってこれら配線が上記のようなショートを起こすと、ビット線やダミービット線の電位が下降し、動作マージンの劣化が引き起こされるという問題があった。
【００１１】
【課題を解決するための手段】
請求項１記載の半導体記憶装置の特徴は、互いに平行に配置された複数のワード線と、前記複数のワード線のそれぞれに対応して半導体基板に配置され、対応する前記ワード線の一方の側から他方の側に延在する複数のアクテイブ領域と、前記複数のワード線のそれぞれと交差し、対応する前記アクテイブ領域とそれぞれ接続された複数のビット線と、前記複数のビット線と前記複数のワード線の交差箇所にそれぞれ設けられたキャパシタとを有するメモリセルアレイと、前記複数のワード線に対して平行かつ前記メモリセルアレイの外側に配置されたダミーワード線と、前記ダミーワード線に対応して半導体基板に配置され、前記ダミーワード線の一方の側から他方の側に延在するダミーアクテイブ領域と、前記ダミーアクテイブ領域と、前記ダミーアクテイブ領域に重なる前記ビット線との間に形成された層間絶縁層とを有することにある。
【００１２】
請求項５記載の半導体記憶装置の特徴は、互いに平行に配置された複数のワード線と、前記複数のワード線のそれぞれと交差する複数のビット線と、
前記複数のビット線のそれぞれに対応して半導体基板に配置され、対応する前記ビット線とそれぞれ接続される複数のアクテイブ領域と、前記複数のビット線と前記複数のワード線の交差箇所にそれぞれ設けられたキャパシタとを有するメモリセルアレイと、前記複数のビット線に対して平行かつ前記メモリセルアレイの外側に配置されたダミービット線と、前記ダミービット線に対応して半導体基板に配置されたダミーアクテイブ領域と、前記ダミーアクテイブ領域と前記ダミーアクテイブ領域に重なる前記ダミービット線との間に形成された層間絶縁層とを有することにある。
【００１３】
請求項７記載の半導体記憶装置の特徴は、互いに平行に配置された複数のワード線と、前記複数のワード線のそれぞれと交差する複数のビット線と、
前記複数のビット線と前記複数のワード線の交差箇所にそれぞれ設けられたメモリセルとを有するメモリセルアレイと、前記複数のワード線に対して平行かつ前記メモリセルアレイの外側に配置されたダミーワード線と、前記複数のビット線に対して平行かつ前記メモリセルアレイの外側に配置されたダミービット線と、前記ダミーワード線と前記ダミービット線の電位を同電位とすることにある。
【００１４】
【発明の実施の形態】
図１は本発明の第１実施の形態の半導体記憶装置の要部平面図である。
図１を用いて本発明の第１の実施の形態の半導体記憶装置について説明をする。
【００１５】
図１の半導体記憶装置は、半導体基板上に形成され、互いに平行に延在する複数のワード線ＷＬと、半導体基板上に形成され、複数のワード線ＷＬと交差する方向に配置された複数のビット線ＢＬ、バーＢＬと、複数のワード線ＷＬと複数のビット線ＢＬ、バーＢＬとの交差箇所に設けられた複数のメモリセルとを有するメモリセルアレイと、センスアンプＳＡやデコーダ等の周辺回路（図では、メモリセルを構成するキャパシタ、センスアンプ、デコーダは省略される。）と、メモリセルアレイとセンスアンプとの間に配置されたダミーワード線ＤＷＬと、ビット線と平行かつメモリセルアレイの外側に配置されたダミービット線ＤＢＬを備えている。（図ではダミーワード線ＤＷＬ及びダミービット線ＤＢＬは１本のみ記載されるが、それぞれはメモリセルアレイの外側にすくなくとも２本あるものである。）
またメモリセル領域に於いて、半導体基板のアクテイブ領域ＡＣ以外の領域は、 Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ （以下、ＬＯＣＯＳ酸化膜と称する）で覆われている。アクテイブ領域ＡＣには、ワード線ＷＬをゲート電極とするトランジスタのソース、ドレイン領域である不純物拡散層が形成される。（図示せず）
図１のＡ部黒丸は、ビット線ＢＬ又はビット線バーＢＬ又はダミービット線ＤＢＬとアクテイブ領域ＡＣ又はダミーアクテイブ領域ＤＡＣとが接続するコンタクト部である。
【００１６】
第１の実施の形態の半導体装置は、ダミーワード線ＤＷＬの電位とダミービット線ＤＢＬと電位が同電位であるものである。
【００１７】
ここで、第１の実施の形態の半導体記憶装置では、ダミービット線及びダミーワード線とが同電位であるので、たとえ両方がショートしても動作マージンの劣化を起こすことがなくなる。
【００１８】
図２は本発明の第２実施の形態の半導体記憶装置の要部平面図である。図３は図２のＡ−Ａ‘部分の要部断面図である。図４は図２のＢ−Ｂ‘部分の要部断面図である。
【００１９】
図２、図３及び図４を用いて本発明の第１の実施の形態の半導体記憶装置について説明をする。
【００２０】
図２の半導体記憶装置は、半導体基板上に形成され、互いに平行に延在する複数のワード線ＷＬと、半導体基板上に形成され、複数のワード線ＷＬと交差する方向に配置された複数のビット線ＢＬ、バーＢＬと、複数のワード線ＷＬと複数のビット線ＢＬ、バーＢＬとの交差箇所に設けられた複数のメモリセルとを有するメモリセルアレイと、センスアンプＳＡやデコーダ等の周辺回路（図では、メモリセルを構成するキャパシタ、センスアンプ、デコーダは省略される。）と、メモリセルアレイとセンスアンプとの間に配置されたダミーワード線ＤＷＬと、ビット線と平行かつメモリセルアレイの外側に配置されたダミービット線ＤＢＬを備えている。（図ではダミーワード線ＤＷＬ及びダミービット線ＤＢＬは１本のみ記載されるが、それぞれはメモリセルアレイの外側にすくなくとも２本あるものである。）
またメモリセル領域に於いて、半導体基板のアクテイブ領域ＡＣ以外の領域は、ＬＯＣＯＳ酸化膜で覆われている。アクテイブ領域ＡＣには、ワード線ＷＬをゲート電極とするトランジスタのソース、ドレイン領域である不純物拡散層が形成される。（図示せず）
図２のＡ部黒丸は、ビット線ＢＬ又はビット線バーＢＬとアクテイブ領域ＡＣとが接続するコンタクト部である。
【００２１】
図２のＢ部白丸は、ダミーアクテイブ領域ＤＡＣ（ダミーアクテイブ領域は、メモリセルの外側周辺部で、前記ＬＯＣＯＳ酸化膜に囲まれた領域である。）上にダミーワード線ＤＷＬ又はダミービット線ＤＢＬが形成される領域だが、ダミーアクテイブ領域ＤＡＣとビット線バーＢＬ又はダミービット線ＤＢＬとが接続されないノンコンタクト部である。
【００２２】
図３、図４に於いて、図２のＢ部に対応する領域では、ダミービット線ＤＢＬ及びビット線バーＢＬとそれぞれ対応するダミーアクテイブ領域との間には層間絶縁膜が形成されている。ダミービット線ＤＢＬ及びビット線バーＢＬとそれぞれ対応するダミーアクテイブ領域とは互いに接続されない。
【００２３】
図５に於いて、図２のＡ部に対応する領域では、ビット線ＤＢＬ及びビット線バーＢＬとそれぞれ対応するアクテイブ領域とは層間絶縁層のスルーホールを介して互いに接続される。
【００２４】
第２の実施の形態の半導体装置の製造方法を説明する。
周知の技術により、半導体基板上に、ＬＯＣＯＳ酸化膜を形成する。次に、ゲート絶縁膜、ワード線及びダミーワード線を形成する。次に、ＬＯＣＯＳ酸化膜によって囲まれたアクテイブ領域内に不純物拡散層を形成し、ワード線及びダミーワード線を含む半導体基板上に層間絶縁膜を形成する。その後、ホトリソ、エッチングにより、Ｂ部に対応する箇所の層間絶縁膜はそのまま残し、Ａ部に対応する箇所の層間絶縁膜に開口部を形成する。
【００２５】
その後、層間絶縁膜上にビット線及びダミービット線を形成し、Ａ部に対応するアクテイブ領域と対応するビット線とを接続する。（キャパシタ、周辺回路の形成方法は省略する。）
第２の実施の形態によれば、構造的な設計マージンの確保が厳しくなってきているメモリセルアレイ外周部に於いて、ダミーアクテイブ領域ＤＡＣとビット線又はダミービット線とのコンタクトをとらないようにした。つまりダミーアクテイブ領域とダミーアクテイブ領域に重なるビット線またはダミービット線との間に層間絶縁層が形成されるので、ビット線とダミーワード線、ダミービット線とダミーワード線、ダミービット線とワード線がショートしない。これによって本実施の形態の半導体記憶装置では、上記各線がショートしないので、動作マージンの劣化が起こらない。
【００２６】
次に、第３の実施の形態の半導体記憶装置について説明する。
第３の実施の形態は図２の半導体記憶装置に於いて、ダミーワード線とダミービット線とを同電位とするものである。
【００２７】
本実施の形態によれば、第１及び第２の実施の形態よりさらに、動作マージンの劣化が確実に防止される。
【００２８】
【発明の効果】
本発明では、ビット線とダミーワード線又はダミービット線とワード線又はダミービット線とダミーワード線がショートしないので、動作マージンの劣化を防ぐことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態の半導体記憶装置の要部平面図である。
【図２】本発明の第２実施の形態の半導体記憶装置の要部平面図である。
【図３】図２のＡ−Ａ‘部分の要部断面図である。
【図４】図２のＢ−Ｂ‘部分の要部断面図である。
【図５】図２のＣ−Ｃ‘部分の要部断面図である。
【符号の説明】
ＷＬ…ワード線
ＤＷＬ…ダミーワード線
ＡＣ…アクテイブ領域
ＤＡＣ…ダミーアクテイブ領域
ビット線…ＢＬ、バーＢＬ
ＳＡ…センスアンプ
【産業上の利用分野】
本発明は、ダミー配線を有する半導体記憶装置に関するものである。
【０００２】
【従来の技術】
半導体記憶装置は、互いに平行に延在する複数のワード線と、複数のワード線と交差する複数のビット線と、複数のワード線と複数のビット線との交差箇所に設けられた複数のメモリセルとを有するメモリセルアレイと、センスアンプやデコーダ等の周辺回路とからなる。
【０００３】
メモリセルアレイが形成されるメモリセルアレイ部では、集積度が高く、密にパターンが形成されている。一方、上記周辺回路が形成される周辺部では、メモリセルアレイ部に対して集積度が低く、配線間や素子間の空間の広い、粗なパターンが形成されている。
【０００４】
密パターンと粗パターンとの境界付近では、ホトリソグラフィーに於けるレジストの塗布量が均一にならない場合が多い。ここで、境界付近であるメモリセルアレイの最外部に配置されたワード線やビット線とメモリセルアレイ内部に配置されたワード線やビット線とを形成する場合を考える。この場合、上記理由で、同一条件で露光しても、焦点深度の違いにより、最外部のワード線やビット線と内部のワード線やビット線との配線幅が異なってしまうという問題があった。
【０００５】
そこで従来の半導体記憶装置では、メモリセルアレイの外側にダミーワード線やダミービット線が配置されていた。これにより最外部のワード線やビット線と内部のワード線やビット線との配線幅を同一にしていた。
【０００６】
また従来の半導体装置では、ダミービット線又はダミーワード線に対応してダミーアクテイブ領域が設けられ、ダミーアクテイブ領域とビット線やダミービット線とが接続されていた。
【０００７】
【発明が解決しようとする課題】
メモリセルアレイの微細化が進むに従って、メモリセルアレイ外周部の構造的な設計マージンの確保が厳しくなってきている。
【０００８】
上記に示したとおり、メモリセルセルアレイの外周部では、レジスト塗布にばらつきがあるので、ビット線やダミービット線と半導体基板のダミーアクテイブ領域とのコンタクトをとるための絶縁膜開口部を設ける際に、ビット線とダミーワード線又はダミービット線とワード線又はダミービット線とダミーワード線がショートすることがあった。
【０００９】
ダミーワード線は通常、接地電位ＶＳＳが与えられ、ダミービット線は電源電位の半分の電位１／２ＶＤＤが与えられる。
【００１０】
よってこれら配線が上記のようなショートを起こすと、ビット線やダミービット線の電位が下降し、動作マージンの劣化が引き起こされるという問題があった。
【００１１】
【課題を解決するための手段】
請求項１記載の半導体記憶装置の特徴は、互いに平行に配置された複数のワード線と、前記複数のワード線のそれぞれに対応して半導体基板に配置され、対応する前記ワード線の一方の側から他方の側に延在する複数のアクテイブ領域と、前記複数のワード線のそれぞれと交差し、対応する前記アクテイブ領域とそれぞれ接続された複数のビット線と、前記複数のビット線と前記複数のワード線の交差箇所にそれぞれ設けられたキャパシタとを有するメモリセルアレイと、前記複数のワード線に対して平行かつ前記メモリセルアレイの外側に配置されたダミーワード線と、前記ダミーワード線に対応して半導体基板に配置され、前記ダミーワード線の一方の側から他方の側に延在するダミーアクテイブ領域と、前記ダミーアクテイブ領域と、前記ダミーアクテイブ領域に重なる前記ビット線との間に形成された層間絶縁層とを有することにある。
【００１２】
請求項５記載の半導体記憶装置の特徴は、互いに平行に配置された複数のワード線と、前記複数のワード線のそれぞれと交差する複数のビット線と、
前記複数のビット線のそれぞれに対応して半導体基板に配置され、対応する前記ビット線とそれぞれ接続される複数のアクテイブ領域と、前記複数のビット線と前記複数のワード線の交差箇所にそれぞれ設けられたキャパシタとを有するメモリセルアレイと、前記複数のビット線に対して平行かつ前記メモリセルアレイの外側に配置されたダミービット線と、前記ダミービット線に対応して半導体基板に配置されたダミーアクテイブ領域と、前記ダミーアクテイブ領域と前記ダミーアクテイブ領域に重なる前記ダミービット線との間に形成された層間絶縁層とを有することにある。
【００１３】
請求項７記載の半導体記憶装置の特徴は、互いに平行に配置された複数のワード線と、前記複数のワード線のそれぞれと交差する複数のビット線と、
前記複数のビット線と前記複数のワード線の交差箇所にそれぞれ設けられたメモリセルとを有するメモリセルアレイと、前記複数のワード線に対して平行かつ前記メモリセルアレイの外側に配置されたダミーワード線と、前記複数のビット線に対して平行かつ前記メモリセルアレイの外側に配置されたダミービット線と、前記ダミーワード線と前記ダミービット線の電位を同電位とすることにある。
【００１４】
【発明の実施の形態】
図１は本発明の第１実施の形態の半導体記憶装置の要部平面図である。
図１を用いて本発明の第１の実施の形態の半導体記憶装置について説明をする。
【００１５】
図１の半導体記憶装置は、半導体基板上に形成され、互いに平行に延在する複数のワード線ＷＬと、半導体基板上に形成され、複数のワード線ＷＬと交差する方向に配置された複数のビット線ＢＬ、バーＢＬと、複数のワード線ＷＬと複数のビット線ＢＬ、バーＢＬとの交差箇所に設けられた複数のメモリセルとを有するメモリセルアレイと、センスアンプＳＡやデコーダ等の周辺回路（図では、メモリセルを構成するキャパシタ、センスアンプ、デコーダは省略される。）と、メモリセルアレイとセンスアンプとの間に配置されたダミーワード線ＤＷＬと、ビット線と平行かつメモリセルアレイの外側に配置されたダミービット線ＤＢＬを備えている。（図ではダミーワード線ＤＷＬ及びダミービット線ＤＢＬは１本のみ記載されるが、それぞれはメモリセルアレイの外側にすくなくとも２本あるものである。）
またメモリセル領域に於いて、半導体基板のアクテイブ領域ＡＣ以外の領域は、 Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ （以下、ＬＯＣＯＳ酸化膜と称する）で覆われている。アクテイブ領域ＡＣには、ワード線ＷＬをゲート電極とするトランジスタのソース、ドレイン領域である不純物拡散層が形成される。（図示せず）
図１のＡ部黒丸は、ビット線ＢＬ又はビット線バーＢＬ又はダミービット線ＤＢＬとアクテイブ領域ＡＣ又はダミーアクテイブ領域ＤＡＣとが接続するコンタクト部である。
【００１６】
第１の実施の形態の半導体装置は、ダミーワード線ＤＷＬの電位とダミービット線ＤＢＬと電位が同電位であるものである。
【００１７】
ここで、第１の実施の形態の半導体記憶装置では、ダミービット線及びダミーワード線とが同電位であるので、たとえ両方がショートしても動作マージンの劣化を起こすことがなくなる。
【００１８】
図２は本発明の第２実施の形態の半導体記憶装置の要部平面図である。図３は図２のＡ−Ａ‘部分の要部断面図である。図４は図２のＢ−Ｂ‘部分の要部断面図である。
【００１９】
図２、図３及び図４を用いて本発明の第１の実施の形態の半導体記憶装置について説明をする。
【００２０】
図２の半導体記憶装置は、半導体基板上に形成され、互いに平行に延在する複数のワード線ＷＬと、半導体基板上に形成され、複数のワード線ＷＬと交差する方向に配置された複数のビット線ＢＬ、バーＢＬと、複数のワード線ＷＬと複数のビット線ＢＬ、バーＢＬとの交差箇所に設けられた複数のメモリセルとを有するメモリセルアレイと、センスアンプＳＡやデコーダ等の周辺回路（図では、メモリセルを構成するキャパシタ、センスアンプ、デコーダは省略される。）と、メモリセルアレイとセンスアンプとの間に配置されたダミーワード線ＤＷＬと、ビット線と平行かつメモリセルアレイの外側に配置されたダミービット線ＤＢＬを備えている。（図ではダミーワード線ＤＷＬ及びダミービット線ＤＢＬは１本のみ記載されるが、それぞれはメモリセルアレイの外側にすくなくとも２本あるものである。）
またメモリセル領域に於いて、半導体基板のアクテイブ領域ＡＣ以外の領域は、ＬＯＣＯＳ酸化膜で覆われている。アクテイブ領域ＡＣには、ワード線ＷＬをゲート電極とするトランジスタのソース、ドレイン領域である不純物拡散層が形成される。（図示せず）
図２のＡ部黒丸は、ビット線ＢＬ又はビット線バーＢＬとアクテイブ領域ＡＣとが接続するコンタクト部である。
【００２１】
図２のＢ部白丸は、ダミーアクテイブ領域ＤＡＣ（ダミーアクテイブ領域は、メモリセルの外側周辺部で、前記ＬＯＣＯＳ酸化膜に囲まれた領域である。）上にダミーワード線ＤＷＬ又はダミービット線ＤＢＬが形成される領域だが、ダミーアクテイブ領域ＤＡＣとビット線バーＢＬ又はダミービット線ＤＢＬとが接続されないノンコンタクト部である。
【００２２】
図３、図４に於いて、図２のＢ部に対応する領域では、ダミービット線ＤＢＬ及びビット線バーＢＬとそれぞれ対応するダミーアクテイブ領域との間には層間絶縁膜が形成されている。ダミービット線ＤＢＬ及びビット線バーＢＬとそれぞれ対応するダミーアクテイブ領域とは互いに接続されない。
【００２３】
図５に於いて、図２のＡ部に対応する領域では、ビット線ＤＢＬ及びビット線バーＢＬとそれぞれ対応するアクテイブ領域とは層間絶縁層のスルーホールを介して互いに接続される。
【００２４】
第２の実施の形態の半導体装置の製造方法を説明する。
周知の技術により、半導体基板上に、ＬＯＣＯＳ酸化膜を形成する。次に、ゲート絶縁膜、ワード線及びダミーワード線を形成する。次に、ＬＯＣＯＳ酸化膜によって囲まれたアクテイブ領域内に不純物拡散層を形成し、ワード線及びダミーワード線を含む半導体基板上に層間絶縁膜を形成する。その後、ホトリソ、エッチングにより、Ｂ部に対応する箇所の層間絶縁膜はそのまま残し、Ａ部に対応する箇所の層間絶縁膜に開口部を形成する。
【００２５】
その後、層間絶縁膜上にビット線及びダミービット線を形成し、Ａ部に対応するアクテイブ領域と対応するビット線とを接続する。（キャパシタ、周辺回路の形成方法は省略する。）
第２の実施の形態によれば、構造的な設計マージンの確保が厳しくなってきているメモリセルアレイ外周部に於いて、ダミーアクテイブ領域ＤＡＣとビット線又はダミービット線とのコンタクトをとらないようにした。つまりダミーアクテイブ領域とダミーアクテイブ領域に重なるビット線またはダミービット線との間に層間絶縁層が形成されるので、ビット線とダミーワード線、ダミービット線とダミーワード線、ダミービット線とワード線がショートしない。これによって本実施の形態の半導体記憶装置では、上記各線がショートしないので、動作マージンの劣化が起こらない。
【００２６】
次に、第３の実施の形態の半導体記憶装置について説明する。
第３の実施の形態は図２の半導体記憶装置に於いて、ダミーワード線とダミービット線とを同電位とするものである。
【００２７】
本実施の形態によれば、第１及び第２の実施の形態よりさらに、動作マージンの劣化が確実に防止される。
【００２８】
【発明の効果】
本発明では、ビット線とダミーワード線又はダミービット線とワード線又はダミービット線とダミーワード線がショートしないので、動作マージンの劣化を防ぐことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態の半導体記憶装置の要部平面図である。
【図２】本発明の第２実施の形態の半導体記憶装置の要部平面図である。
【図３】図２のＡ−Ａ‘部分の要部断面図である。
【図４】図２のＢ−Ｂ‘部分の要部断面図である。
【図５】図２のＣ−Ｃ‘部分の要部断面図である。
【符号の説明】
ＷＬ…ワード線
ＤＷＬ…ダミーワード線
ＡＣ…アクテイブ領域
ＤＡＣ…ダミーアクテイブ領域
ビット線…ＢＬ、バーＢＬ
ＳＡ…センスアンプ
Claims (6)
- 複数のワード線と該複数のワード線と直交する複数のビット線との各交点にメモリセルが設けられたメモリセル領域を有する半導体基板と、
前記メモリセルアレイ領域の外側に前記ワード線と平行に設けられるダミーワード線とを有し、
前記ダミーワード線の外側に延在する前記ビット線は、該ビット線の下に設けられた不純物拡散層と電気的に接続していないことを特徴とする半導体記憶装置。 - 前記メモリセルアレイ領域の外側に前記ビット線と平行にダミービット線を設け、該ダミービット線は該ダミービット線の下に設けられた不純物拡散層と電気的に接続していないことを特徴とする請求項１記載の半導体記憶装置。
- 前記ダミーワード線の電位と前記ダミービット線の電位は同電位であることを特徴とする請求項２記載の半導体記憶装置。
- 前記メモリセル領域内のビット線は、該ビット線の下に設けられた不純物拡散層と電気的に接続していることを特徴とする請求項１または２記載の半導体記憶装置。
- 複数のワード線と該複数のワード線と直交する複数のビット線との各交点にメモリセルが設けられたメモリセル領域を有する半導体基板と、
前記メモリセルアレイ領域の外側に前記ビット線と平行に設けられるダミービット線とを有し、
前記ダミービット線は、該ダミービット線の下に設けられた不純物拡散層と電気的に接続していないことを特徴とする半導体記憶装置。 - 前記メモリセル領域内のビット線は、該ビット線の下に設けられた不純物拡散層と電気的に接続していることを特徴とする請求項５記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14722598A JP3575988B2 (ja) | 1998-05-28 | 1998-05-28 | 半導体記憶装置 |
| US09/288,659 US6128209A (en) | 1998-05-28 | 1999-04-09 | Semiconductor memory device having dummy bit and word lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14722598A JP3575988B2 (ja) | 1998-05-28 | 1998-05-28 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340431A JPH11340431A (ja) | 1999-12-10 |
| JP3575988B2 true JP3575988B2 (ja) | 2004-10-13 |
Family
ID=15425411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14722598A Expired - Fee Related JP3575988B2 (ja) | 1998-05-28 | 1998-05-28 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6128209A (ja) |
| JP (1) | JP3575988B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040633A (ja) * | 2009-08-13 | 2011-02-24 | Toshiba Corp | 半導体記憶装置 |
| JP2014007428A (ja) * | 2013-10-09 | 2014-01-16 | Lapis Semiconductor Co Ltd | 半導体装置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118235A (ja) | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置、半導体製造方法、および半導体製造用マスク |
| US6740940B2 (en) * | 2001-11-27 | 2004-05-25 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having dummy active regions |
| KR20040057789A (ko) * | 2002-12-26 | 2004-07-02 | 주식회사 하이닉스반도체 | 반도체장치 |
| US7276273B2 (en) | 2003-10-14 | 2007-10-02 | Advanced Energy Technology Inc. | Heat spreader for display device |
| US8211260B2 (en) | 2003-10-14 | 2012-07-03 | Graftech International Holdings Inc. | Heat spreader for plasma display panel |
| US7303820B2 (en) * | 2003-10-14 | 2007-12-04 | Graftech International Holdings Inc. | Heat spreader for display device |
| US7160619B2 (en) * | 2003-10-14 | 2007-01-09 | Advanced Energy Technology Inc. | Heat spreader for emissive display device |
| US7150914B2 (en) * | 2003-10-14 | 2006-12-19 | Advanced Energy Technology Inc. | Heat spreader for emissive display device |
| US7381950B2 (en) * | 2004-09-29 | 2008-06-03 | Texas Instruments Incorporated | Characterizing dimensions of structures via scanning probe microscopy |
| US7306847B2 (en) * | 2005-01-28 | 2007-12-11 | Graftech International Holdings Inc. | Heat spreader for display device |
| JP4499587B2 (ja) * | 2005-03-09 | 2010-07-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリおよび半導体メモリの製造方法 |
| US7385819B1 (en) | 2005-06-27 | 2008-06-10 | Graftech International Holdings Inc. | Display device |
| US9081220B2 (en) * | 2005-06-27 | 2015-07-14 | Graftech International Holdings Inc. | Optimized frame system for a display device |
| US9104058B2 (en) * | 2005-06-27 | 2015-08-11 | Graftech International Holdings Inc. | Optimized frame system for a liquid crystal display device |
| US9087669B2 (en) | 2005-06-27 | 2015-07-21 | Graftech International Holdings Inc. | Display device having improved properties |
| JP2009135223A (ja) * | 2007-11-29 | 2009-06-18 | Oki Semiconductor Co Ltd | 半導体装置およびその製造方法 |
| KR101137931B1 (ko) * | 2010-03-03 | 2012-05-09 | 에스케이하이닉스 주식회사 | 반도체 장치의 핀 캐패시터 및 그 제조방법 |
| US9792958B1 (en) * | 2017-02-16 | 2017-10-17 | Micron Technology, Inc. | Active boundary quilt architecture memory |
| CN110534517A (zh) * | 2018-05-25 | 2019-12-03 | 长鑫存储技术有限公司 | 集成电路存储器及其形成方法、半导体集成电路器件 |
| US10847651B2 (en) | 2018-07-18 | 2020-11-24 | Micron Technology, Inc. | Semiconductor devices including electrically conductive contacts and related systems and methods |
| KR102610557B1 (ko) * | 2018-09-19 | 2023-12-07 | 에스케이하이닉스 주식회사 | 페리-언더-셀 구조의 메모리 장치 |
| CN113224060B (zh) * | 2021-05-07 | 2023-06-30 | 福建省晋华集成电路有限公司 | 半导体存储装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0658947B2 (ja) * | 1984-02-24 | 1994-08-03 | 株式会社日立製作所 | 半導体メモリ装置の製法 |
| KR930011462B1 (ko) * | 1990-11-23 | 1993-12-08 | 현대전자산업 주식회사 | 다층배선의 단차를 완화시키는 방법 |
| JP2827675B2 (ja) * | 1992-03-26 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置 |
| KR100213249B1 (ko) * | 1996-10-10 | 1999-08-02 | 윤종용 | 반도체 메모리셀의 레이아웃 |
| JP3110328B2 (ja) * | 1996-11-19 | 2000-11-20 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
| JPH10302468A (ja) * | 1997-04-23 | 1998-11-13 | Toshiba Corp | 半導体記憶装置 |
-
1998
- 1998-05-28 JP JP14722598A patent/JP3575988B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-09 US US09/288,659 patent/US6128209A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040633A (ja) * | 2009-08-13 | 2011-02-24 | Toshiba Corp | 半導体記憶装置 |
| US8274809B2 (en) | 2009-08-13 | 2012-09-25 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
| JP2014007428A (ja) * | 2013-10-09 | 2014-01-16 | Lapis Semiconductor Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340431A (ja) | 1999-12-10 |
| US6128209A (en) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3575988B2 (ja) | 半導体記憶装置 | |
| US9985038B2 (en) | Semiconductor integrated circuit device | |
| US6005296A (en) | Layout for SRAM structure | |
| US8036021B2 (en) | Semiconductor memory device | |
| US8129776B2 (en) | Semiconductor device | |
| US5323049A (en) | Semiconductor device with an interconnection layer on surface having a step portion | |
| JPH07169856A (ja) | 半導体装置 | |
| EP0471535B1 (en) | Semiconductor memory device | |
| KR100377082B1 (ko) | 반도체 장치 | |
| JP2723700B2 (ja) | 半導体記憶装置 | |
| KR100297606B1 (ko) | 반도체 장치 | |
| US6400628B2 (en) | Semiconductor memory device | |
| JPH07130880A (ja) | 半導体記憶装置 | |
| KR100476397B1 (ko) | 폴디드 비트라인 구조를 갖는 에프램 셀 | |
| JP3450310B2 (ja) | 半導体記憶装置 | |
| JP2000294743A (ja) | 強誘電体メモリ装置 | |
| JP3573589B2 (ja) | 半導体装置の製造方法 | |
| KR100228351B1 (ko) | 반도체 메모리소자 및 그 제조방법 | |
| KR20090098291A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH06260608A (ja) | 半導体記憶装置 | |
| JPH0462869A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |