KR101208378B1 - 배선판 및 배선판의 제조 방법 - Google Patents

배선판 및 배선판의 제조 방법 Download PDF

Info

Publication number
KR101208378B1
KR101208378B1 KR1020110029321A KR20110029321A KR101208378B1 KR 101208378 B1 KR101208378 B1 KR 101208378B1 KR 1020110029321 A KR1020110029321 A KR 1020110029321A KR 20110029321 A KR20110029321 A KR 20110029321A KR 101208378 B1 KR101208378 B1 KR 101208378B1
Authority
KR
South Korea
Prior art keywords
conductor pattern
cavity
wiring board
substrate
electronic component
Prior art date
Application number
KR1020110029321A
Other languages
English (en)
Other versions
KR20110110043A (ko
Inventor
나오키 후루하타
?스케 사카이
유키노부 미카도
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20110110043A publication Critical patent/KR20110110043A/ko
Application granted granted Critical
Publication of KR101208378B1 publication Critical patent/KR101208378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선판은, 캐비티가 형성된 기판과, 캐비티에 수용된 전자 부품과, 기판의 제 1 면에, 캐비티의 개구를 둘러싸도록 형성된 제 1 도체 패턴과, 제 1 도체 패턴의 주위에 형성된 제 2 도체 패턴과, 제 1 면에, 제 1 도체 패턴, 제 2 도체 패턴 및 캐비티의 개구를 덮도록 형성된 절연층을 갖는다. 제 1 도체 패턴에는, 제 2 도체 패턴측으로부터 캐비티의 개구측으로 통하는 슬릿이 형성되어 있다.

Description

배선판 및 배선판의 제조 방법{WIRING BOARD AND METHOD FOR MANUFACTURING WIRING BOARD}
본 발명은, 배선판 및 배선판의 제조 방법에 관한 것이다.
최근, 전자 기기의 고성능화, 소형화의 진전에 수반하여 전자 기기의 내부에 실장되는 배선판의 고기능화, 고집적화의 요청이 높아지고 있다.
이에 대해, IC 칩 등의 전자 부품을 배선판 내에 수용하는 (내장하는) 기술이 여러 가지 제안되어 있다 (예를 들어 특허문헌 1 및 2 참조). 특허문헌 1 및 2 에 개시된 제조 방법을 이용함으로써, 반도체 소자의 단자와 빌드업층의 배선을 적절히 접속시킬 수 있다. 이로써, 신뢰성이 높은 반도체 소자 내장 다층 프린트 배선판을 제조하는 것이 가능해진다.
일본 공개특허공보 2002-246757호 일본 공개특허공보 2001-332863호
상기 특허문헌에 개시된 제조 방법을 이용하여, 코어재로서의 기판 표면에 도체 패턴을 덮는 절연층을 형성하는 경우에는, 절연층의 재료가 되는 층간재가 기판 표면에 적층되게 된다. 이들 층간재의 대부분은, 예를 들어 프리프레그로 대표되는 바와 같이, 수지를 주성분으로 한다. 이 때문에, 코어재에 형성된 캐비티의 내벽과 캐비티에 수용되는 전자 부품 사이의 간극이 크면, 절연층에 패임이 발생해 버리는 것을 생각할 수 있다. 특히, 코어재의 표면에 형성된 도체 패턴의 밀도가, 캐비티 주변의 영역에서 성기고 그 이외의 영역에서 조밀한 경우에는, 절연층에 발생하는 패임이 커지는 경향이 있는 것으로 생각된다.
절연층에 발생하는 패임은, 절연층 상에 적층 형성되는 도체 회로의 단선 및 단락이나, 배선판의 층간에 생기는 보이드의 발생 요인이 되고, 나아가서는 배선판의 신뢰성이 저하되는 요인이 된다. 본 발명은, 상기 서술한 사정하에 이루어진 것으로, 배선판의 신뢰성을 향상시키는 것을 목적으로 한다.
본 발명의 제 1 관점에 관련된 배선판은, 캐비티가 형성된 기판과, 상기 캐비티에 수용된 전자 부품과, 상기 기판의 제 1 면에, 상기 캐비티의 개구를 둘러싸도록 형성된 제 1 도체 패턴과, 상기 제 1 도체 패턴의 주위에 형성된 제 2 도체 패턴과, 상기 제 1 면에, 상기 제 1 도체 패턴, 상기 제 2 도체 패턴 및 상기 캐비티의 개구를 덮도록 형성된 절연층을 가지며, 상기 제 1 도체 패턴에는, 상기 제 2 도체 패턴측으로부터 상기 캐비티의 개구측으로 통하는 슬릿이 형성되어 있다.
본 발명의 제 2 관점에 관련된 배선판의 제조 방법은, 기판에, 전자 부품을 수용하는 캐비티를 형성하는 것과, 상기 기판의 제 1 면에, 슬릿이 형성됨과 함께 상기 캐비티의 개구를 둘러싸는 제 1 도체 패턴과, 상기 제 1 도체 패턴의 주위에 배치되는 제 2 도체 패턴을 형성하는 것과, 상기 제 1 면에, 상기 제 1 도체 패턴, 상기 제 2 도체 패턴 및 상기 캐비티의 개구를 덮는 절연층을 형성하는 것을 포함하고, 상기 슬릿은, 상기 제 2 도체 패턴측으로부터 상기 캐비티의 개구측으로 통하고 있다.
본 발명에 의하면, 기판의 상면에, 캐비티의 개구를 둘러싸도록 제 1 도체 패턴이 형성된다. 이로써, 절연층이 크게 만곡되지 않게 된다. 또, 이 제 1 도체 패턴에는, 제 2 도체 패턴측으로부터 캐비티의 개구측으로 통하는 슬릿이 형성된다. 이로써, 절연층이 형성될 때에, 제 1 도체 패턴의 외측에 있는 수지의 일부가, 슬릿을 통과하여 제 1 도체 패턴 (10) 의 내측으로 이동한다. 이 때문에, 제 1 도체 패턴의 내측과 외측에서 절연층의 두께가 동일해져, 결과적으로 평탄한 절연층이 형성된다. 그 결과, 배선판의 신뢰성이 향상된다.
도 1 은 전자 부품 내장 배선판의 개략 단면도.
도 2 는 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 3 은 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 4 는 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 5 는 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 6 은 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 7 은 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 8 은 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 9 는 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 10 은 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 11 은 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 12 는 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 13 은 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 14 는 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 15 는 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 16 은 빌드업 다층 프린트 배선판을 나타내는 도면.
도 17 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 18 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 19 는 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 20 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 21 은 도체 패턴의 변형예를 나타내는 도면.
도 22 는 도체 패턴의 변형예를 나타내는 도면.
도 23 은 도체 패턴의 변형예를 나타내는 도면.
도 24 는 도체 패턴의 변형예를 나타내는 도면.
도 25 는 도체 패턴의 변형예를 나타내는 도면.
도 26 은 도체 패턴의 변형예를 나타내는 도면.
도 27 은 도체 패턴의 변형예를 나타내는 도면.
도 28 은 도체 패턴의 변형예를 나타내는 도면.
도 29 는 도체 패턴의 변형예를 나타내는 도면.
도 30 은 도체 패턴의 변형예를 나타내는 도면.
도 31 은 도체 패턴의 변형예를 나타내는 도면.
도 32 는 도체 패턴의 변형예를 나타내는 도면.
도 33 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 34 는 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 35 는 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 36 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 37 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 38 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 39 는 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 40 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 41 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 42 는 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 43 은 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 44 는 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 45 는 변형예에 관련된 전자 부품 내장 배선판의 제조 방법을 설명하기 위한 도면.
도 46 은 적층 배선판을 나타내는 도면.
이하, 본 발명의 일 실시형태를 도면을 참조하면서 설명한다. 또한, 설명에 있어서는, 서로 직교하는 X 축, Y 축 및 Z 축으로 이루어지는 좌표계를 사용한다.
도 1 은, 본 실시형태에 관련된 전자 부품 내장 배선판 (1) 의 개략 단면도이다. 전자 부품 내장 배선판 (1) 은, 기판 (2) 과, 기판 (2) 에 수용된 전자 부품 (3) 과, 기판 (2) 의 상하면에 형성된 도체 패턴 (4, 5) 및 층간 절연층 (6, 7) 과, 층간 절연층 (6, 7) 의 표면에 각각 형성된 도체 패턴 (8, 9) 과, 기판 (2) 의 상면 (＋Z 측의 면) 에 형성된 도체 패턴 (10) 과, 기판 (2) 의 하면 (－Z 측의 면) 에 형성된 도체 패턴 (11) 을 갖는다.
기판 (2) 은, 유리 클로스 (유리 천), 유리 부직포 혹은 아라미드 부직포 등의 보강재 (기재) 에, 에폭시 수지, BT (비스말레이미드트리아진) 수지 혹은 폴리이미드 수지 등을 함침시켜 이루어지는 기판이다. 이 기판 (2) 은, 두께가 약 110 ㎛ 이며, 중앙부에 직사각형의 캐비티 (21) 가 형성되어 있다. 또한, 캐비티 (21) 는 반드시 기판 (2) 의 중앙에 위치하고 있지 않아도 된다.
도체 패턴 (4, 10) 은 기판 (2) 의 상면에 형성되고, 도체 패턴 (5, 11) 은 기판 (2) 의 하면에 형성되어 있다. 이들 도체 패턴 (4, 5, 10, 11) 각각은 두께가 약 20 ㎛ 이다.
도체 패턴 (4, 5) 각각은 구리 등으로 이루어지고, 스루홀 도체 (20) 에 의해 전기적으로 접속되어 있다. 도체 패턴 (10, 11) 각각은 캐비티 (21) 를 둘러싸도록 형성되어 있다. 자세한 것은 후술하겠지만, 도체 패턴 (10) 은, 층간 절연층 (6) 의 상면에, 캐비티를 따른 패임이 형성되는 것을 방지하기 위해 사용된다. 또, 도체 패턴 (11) 은, 전자 부품 (3) 을 정확하게 배치하기 위해 사용된다.
전자 부품 (3) 은, IC 칩이다. 이 전자 부품 (3) 은, 기판 (2) 에 형성된 캐비티 (21) 의 내부에, 단자 (30) 가 상방에 위치한 상태로 수용되어 있다.
층간 절연층 (6) 은, 기판 (2) 의 상면을 덮도록 형성되어 있다. 층간 절연층 (6) 은, 예를 들어 경화된 프리프레그로 이루어지고, 두께는 60 ㎛ 이다. 이 층간 절연층 (6) 은, 기판 (2) 의 상면에 형성된 도체 패턴 (4, 10) 과, 층간 절연층 (6) 의 상면에 형성된 도체 패턴 (8) 을 전기적으로 절연한다.
프리프레그는, 예를 들어 글래스 파이버 또는 아라미드 파이버에, 에폭시 수지, 폴리에스테르 수지, 비스말레이미드트리아진 수지 (BT 수지), 이미드 수지 (폴리이미드), 페놀 수지, 또는 알릴화 페닐렌에테르 수지 (A-PPE 수지) 등을 함침시킴으로써 형성된다.
층간 절연층 (7) 은, 기판 (2) 의 하면을 덮도록 형성되어 있다. 층간 절연층 (7) 은, 층간 절연층 (6) 과 마찬가지로, 예를 들어 경화된 프리프레그로 이루어지고, 두께는 60 ㎛ 이다. 이 층간 절연층 (7) 은, 기판 (2) 의 하면에 형성된 도체 패턴 (5, 11) 과, 층간 절연층 (7) 의 하면에 형성된 도체 패턴 (9) 을 전기적으로 절연한다.
층간 절연층 (6) 및 층간 절연층 (7) 의 재료로서는, 프리프레그 대신에, 액상 또는 필름상의 열경화성 수지나 열가소성 수지, 나아가서는 RCF (Resin Coated copper Foil) 를 사용할 수도 있다. 여기서, 열경화성 수지로서는, 예를 들어 에폭시 수지, 이미드 수지 (폴리이미드), BT 수지, 알릴화 페닐렌에테르 수지, 아라미드 수지 등을 사용할 수 있다. 또, 열가소성 수지로서는, 예를 들어 액정 폴리머 (LCP), PEEK 수지, PTFE 수지 (불소 수지) 등을 사용할 수 있다. 이들 재료는, 예를 들어 절연성, 유전 특성, 내열성, 기계적 특성 등의 관점에서, 필요성에 따라 선택하는 것이 바람직하다. 또, 상기 수지에는, 첨가제로서, 경화제, 안정제, 필러 등을 함유시킬 수도 있다.
도체 패턴 (8) 은, 층간 절연층 (6) 의 상면에 형성되어 있다. 이 도체 패턴 (8) 은, 비아 도체 (60) 에 의해 도체 패턴 (4) 및 전자 부품 (3) 의 단자 (30) 와 전기적으로 접속되어 있다.
도체 패턴 (9) 은, 층간 절연층 (7) 의 하면에 형성되어 있다. 이 도체 패턴 (9) 은, 비아 도체 (70) 에 의해 도체 패턴 (5) 과 전기적으로 접속되어 있다. 도체 패턴 (8, 9) 은, 구리 등으로 이루어지고, 그 두께는 모두 약 20 ㎛ 이다.
다음으로, 도 2 ~ 도 14 를 참조하여, 이 전자 부품 내장 배선판 (1) 의 제조 방법을 설명한다.
먼저, 도 2 에 나타내는 바와 같이, 두께 약 110 ㎛ 의 기판 (2) 과, 이 기판 (2) 의 표면에 첩부 (貼付) 된 두께 약 12 ㎛ 의 동박 (101, 102) 으로 이루어지는 동장 적층판 (110) 을 준비한다.
이어서, 도 3 에 나타내는 바와 같이, 동장 적층판 (110) 에 드릴 등을 이용하여 스루홀 (103) 을 형성한다. 계속해서, 디스미어 처리를 실시한다. 이로써, 스루홀 (103) 의 내면에 잔류하는 스미어 등이 제거된다.
이어서, 동장 적층판 (110) 에 무전해구리 도금 및 전해구리 도금을 실시한다. 이로써, 도 4 에 나타내는 바와 같이, 동장 적층판 (110) 의 표면과 스루홀 (103) 의 내벽면에 구리 도금막 (104) 이 형성된다. 스루홀 (103) 의 내벽면에 형성된 구리 도금막 (104) 은 스루홀 도체 (20) 가 된다.
다음으로, 예를 들어 서브트랙티브법을 실시하여, 기판 (2) 표면의 동박 (101, 102) 및 구리 도금막 (104) 의 패터닝을 실시한다. 이로써, 도 5 에 나타내는 바와 같이, 기판 (2) 의 표면에, 도체 패턴 (4, 5) 과, 도 1 에 있어서의 도체 패턴 (10, 11) 을 포함하는 도체 패턴 (10a, 11a) 이 형성된다.
도 12 는, 기판 (2) 과 도체 패턴 (10a) 의 관계를 설명하기 위한 도면이다. 도 12 에 나타내는 바와 같이, 도체 패턴 (10a) 은 전자 부품 (3) 의 상면의 면적보다 커지도록 형성된다. 구체적으로는, 도체 패턴 (10a) 의 면적은, 전자 부품 (3) 의 외연 (外緣) 윤곽을 소정 길이 L (약 50 ㎛) 넓힌 면적과 동일하다.
도 5 에 나타내는 바와 같이, 도체 패턴 (11a) 은 기판 (2) 의 하면에 형성된다. 이 도체 패턴 (11a) 은, 도체 패턴 (10a) 과 마찬가지로, 그 면적이 전자 부품 (3) 의 외연 윤곽을 소정 길이 L (약 50 ㎛) 넓힌 면적과 동일하다.
다음으로, 도 6 에 나타내는 바와 같이, 드릴 등을 이용하여, 전자 부품 (3) 을 수용하기 위한 캐비티 (21) 를 형성한다. 이 캐비티 (21) 의 X 축 방향 및 Y 축 방향의 치수는, 약 8.1 ㎜ 이다. 도체 패턴 (10a) 은, 기판 (2) 에 캐비티 (21) 가 형성됨으로써, 도 13 에 나타내는 바와 같이, 캐비티 (21) 의 외연을 따른 프레임 형상으로 정형 (整形) 되어 도체 패턴 (10) 이 된다.
도체 패턴 (11a) 도 마찬가지로, 기판 (2) 에 캐비티 (21) 가 형성됨으로써, 캐비티 (21) 의 외연을 따른 프레임 형상으로 정형되어 도체 패턴 (11) 이 된다.
다음으로, 도 14 에 나타내는 바와 같이, 에칭에 의해, 도체 패턴 (10) 에 당해 도체 패턴 (10) 의 외측으로부터 내측으로 통하는 복수의 슬릿 S 를 형성한다. 이 슬릿 S 의 깊이는, 도체 패턴 (10) 의 두께와 거의 동일하다. 또, 예를 들어, 도체 패턴 (10) 전체의 면적을 S1, 슬릿 S 가 형성된 도체 패턴 (10) 의 면적을 S2 로 하면, S2/S1 이 0.1 ~ 0.5 가 되도록 도체 패턴 (10) 에 슬릿 S 를 형성한다.
이어서, 도 7 에 나타내는 바와 같이, 기판 (2) 의 하면측에 테이프 (201) 를 첩부한다. 테이프 (201) 로서는, 자외선이 조사되면 점착성이 저하되어, 용이하게 박리 가능해지는 UV 테이프 (예를 들어, 린텍 주식회사의 Adwill D 시리즈 등) 를 채용할 수 있다. 또한, 임시 경화시, 80 ℃ 이상의 고열에서도 점착성이 저하되지 않는 다양한 접착 테이프, 예를 들어, 폴리이미드 테이프 등을 사용해도 된다.
이 때, 도체 패턴 (5) 과 동일한 두께를 가지며, 캐비티 (21) 의 외연을 따라 형성된 도체 패턴 (11) 이 존재함으로써, 테이프 (201) 가 변형되지 않고 대략 수평으로 첩부된다.
다음으로, 전자 부품 (3) 을, 도 8 에 나타내는 바와 같이, 테이프 (201) 의 상면 (접착면) 에, 단자 (30) 가 상방에 위치하도록 배치한다. 여기서, 상기 서술한 바와 같이, 테이프 (201) 가 대략 수평으로 되어 있기 때문에, 전자 부품 (3) 은, 기판 (2) 에 대해 상하 방향으로 위치 어긋나지 않게 배치된다. 또, 이 전자 부품 (3) 은, 그 하면으로부터 단자 (30) 의 상면까지의 크기가, 도체 패턴 (11) 의 하면으로부터 도체 패턴 (10) 의 상면까지의 크기와 대략 동일하다. 이 때문에, 테이프 (201) 의 상면에 배치되었을 때에는, 단자 (30) 의 상면 위치가 도체 패턴 (10) 의 상면 위치와 거의 동일해진다.
이어서, 도 9 에 나타내는 바와 같이, 기판 (2) 의 상면에, 두께 약 60 ㎛ 의 필름상의 프리프레그를 진공 라미네이션법에 의해 라미네이트한다. 이로써, 층간 절연층 (6) 이 형성된다.
이 라미네이트시, 프리프레그를 구성하는 수지가 스루홀 도체 (20) 의 내부에 충전된다. 또, 프리프레그를 구성하는 수지가 캐비티 (21) 내에 있어서의 전자 부품 (3) 과 기판 (2) 의 내벽과의 간극으로 유입된다. 이로써, 전자 부품 (3) 과 기판 (2) 의 내벽과의 간극은 수지 재료로 충전된다.
전자 부품 (3) 과 기판 (2) 의 내벽과의 간극으로 유입되는 수지는, 주로 전자 부품 (3) 의 상방 프리프레그를 구성하는 수지인데, 라미네이트시에는, 도체 패턴 (10) 의 외측에 있는 수지의 일부가, 도체 패턴 (10) 에 형성된 슬릿 S 를 통과하여 도체 패턴 (10) 의 내측으로 이동한다.
또한, 도체 패턴 (11) 은, 기판 (2) 의 하면에 캐비티 (21) 를 둘러싸도록 형성되어 있다. 또, 도체 패턴 (11) 의 하면은 테이프 (201) 와 밀착되어 있다. 이 때문에, 전자 부품 (3) 과 기판 (2) 의 내벽과의 간극으로 유입된 수지는, 도체 패턴 (10) 이 벽이 되어 가로막히기 때문에, 기판 (2) 의 하면측으로 유출되지 않는다.
다음으로, 도 10 에 나타내는 바와 같이, 테이프 (201) 에 자외선을 조사하여, 테이프 (201) 를 박리한다. 그리고, 도 11 에 나타내는 바와 같이, 기판 (2) 의 하면에, 두께 약 60 ㎛ 의 필름상의 프리프레그를 진공 라미네이션법에 의해 라미네이트한다. 이로써, 기판 (2) 의 하면에 층간 절연층 (7) 이 형성된다. 또, 이 라미네이트시, 프리프레그를 구성하는 수지가 스루홀 도체 (20) 의 내부로 유입된다.
다음으로, 탄산 가스 (CO2) 레이저나 UV-YAG 레이저 등을 이용하여, 층간 절연층 (6, 7) 에 비아홀을 형성한다. 그리고, 예를 들어 애디티브법에 의해 도체 패턴 (8, 9) 과 비아 도체 (60, 70) 를 형성한다. 이로써, 도 1 에 나타내는 전자 부품 내장 배선판 (1) 이 완성된다.
이상 설명한 바와 같이, 본 실시형태에서는, 기판 (2) 의 상면에 캐비티 (21) 를 둘러싸도록 도체 패턴 (10) 이 형성되어 있다. 이 도체 패턴 (10) 은, 예를 들어 도 9 에 나타내는 바와 같이, 그 상면의 Z 축 방향에 관한 위치가, 전자 부품 (3) 에 형성된 단자 (30) 의 위치와 거의 동일하다. 이 때문에, 도체 패턴 (4) 과 단자 (30) 사이의 층간 절연층 (6) 이 하방으로 볼록해지도록 만곡되지 않게 되어, 층간 절연층 (6) 의 상면에 패임이 발생하지 않게 된다.
본 실시형태에서는, 기판 (2) 의 상면에 필름상의 프리프레그를 라미네이트하여 층간 절연층 (6) 을 형성할 때에, 주로 전자 부품 (3) 의 상방에 위치하는 프리프레그를 구성하는 수지가, 캐비티 (21) 내에 있어서의 전자 부품 (3) 과 기판 (2) 의 내벽과의 간극으로 유입된다. 그리고, 도체 패턴 (10) 의 외측에 있는 수지의 일부가, 도 14 에 나타내는 바와 같이 도체 패턴 (10) 에 형성된 슬릿 S 를 통과하여 도체 패턴 (10) 의 내측으로 이동한다. 이 때문에, 캐비티 (21) 의 외연 근방에서 층간 절연층 (6) 의 두께가 균일해진다. 이로써, 층간 절연층 (6) 의 상면이 평탄하게 되어, 기판 (2) 에 복수의 도체 패턴 및 복수의 층간 절연층을 양호한 정밀도로 빌드업하는 것이 가능해진다.
본 실시형태에서는, 도 14 에 나타내는 바와 같이, 도체 패턴 (10) 의 전체에 걸쳐 슬릿 S 가 형성되어 있다. 이로써, 도체 패턴 (10) 의 외측에 있는 수지가, 균일하게 도체 패턴 (10) 의 내측으로 이동한다. 이로써, 층간 절연층 (6) 의 상면이 평탄하게 되어, 기판 (2) 에 복수의 도체 패턴 및 복수의 층간 절연층을 양호한 정밀도로 빌드업하는 것이 가능해진다. 아울러, 전자 부품 (3) 과 캐비티 (21) 의 내벽과의 사이에 양호하게 수지를 충전하는 것이 가능해진다.
본 실시형태에서는, 도체 패턴 (11) 이, 기판 (2) 의 하면에 캐비티 (21) 를 둘러싸도록 형성되어 있다. 또, 도체 패턴 (11) 의 하면은, 테이프 (201) 와 밀착되어 있다. 이 때문에, 전자 부품 (3) 과 기판 (2) 의 내벽과의 간극으로 유입된 수지는, 도체 패턴 (10) 에 가로막히기 때문에, 기판 (2) 의 하면측으로 유출되지 않는다. 이로써, 도체 패턴 (10) 의 내측에 위치하는 층간 절연층 (6) 으로부터 필요 이상으로 수지가 유출되지 않게 되어, 층간 절연층 (6) 의 상면에 패임이 발생하지 않게 된다. 따라서, 층간 절연층 (6) 의 상면이 평탄하게 되어, 기판 (2) 에 복수의 도체 패턴 및 복수의 층간 절연층을 양호한 정밀도로 빌드업하는 것이 가능해진다.
본 실시형태에서는, 대략 수평으로 첩부된 테이프 (201) 에 의해, 전자 부품 (3) 이 캐비티 (21) 의 내부에서 대략 수평으로 유지된다. 이로써, 층간 절연층 (6) 표면의 평탄성이 확보된다. 그 결과, 층간 절연층 (6) 상에 도체 패턴 (8) 을 양호하게 형성할 수 있다. 또, 비아 도체 (60) 가 양호한 정밀도로 형성된다. 따라서, 전자 부품 (3) 의 단자 (30) 와 비아 도체 (60) 의 접속 신뢰성이 향상된다.
본 실시형태에서는, 도체 패턴 (10a, 11a) 은, 기판 (2) 에 캐비티 (21) 가 형성됨으로써, 도 13 을 참조하면 알 수 있는 바와 같이, 캐비티 (21) 의 외연을 따른 프레임 형상으로 정형되어 도체 패턴 (10, 11) 이 된다. 이에 한정되지 않고, 도 15 에 나타내는 바와 같이, 캐비티 (21) 를 형성하기 전에, 미리 도체 패턴 (10, 11) 을 형성해 두어도 된다. 이 경우, 도체 패턴 (4, 5) 을 형성하는 공정으로 도체 패턴 (10, 11) 도 형성하는 것이 바람직하다. 또, 그 공정에 있어서, 슬릿 S 를 동시에 형성해도 된다.
도 16 은, 도 1 에 나타내는 전자 부품 내장 배선판 (1) 을, 추가로 다층화함으로써 얻어지는 빌드업 다층 프린트 배선판 (1A) 을 나타내는 도면이다. 이 빌드업 다층 프린트 배선판 (1A) 의 제조 공정을 간단하게 설명한다.
우선, 전자 부품 내장 배선판 (1) 의 상면 및 하면 상에, 각각 층간 절연층 (601) 및 층간 절연층 (602) 을 형성한다. 그리고, 전자 부품 내장 배선판 (1) 에 형성되어 있는 도체 패턴 (8, 9) 에 이르는 스루홀을 층간 절연층 (601, 602) 에 형성한다.
다음으로, 층간 절연층 (601) 및 층간 절연층 (602) 상에, 각각 도체 패턴 (603) 및 도체 패턴(604) 을 형성한다. 그 때, 동시에 층간 절연층 (601) 및 층간 절연층 (602) 에 형성한 스루홀에, 각각 비아 도체 (605) 및 비아 도체 (606) 를 형성한다. 이로써, 도체 패턴 (603) 과 도체 패턴 (8) 이 전기적으로 접속된다. 또, 도체 패턴 (604) 과 도체 패턴 (9) 이 전기적으로 접속된다.
동일하게, 층간 절연층 (607, 608), 도체 패턴 (609, 610), 비아 도체 (611, 612) 를 형성한다.
다음으로, 기판의 상하면에 액상 또는 드라이 필름상의 감광성 레지스트 (솔더 레지스트) 를 도포 또는 라미네이트한다. 그리고, 소정의 패턴이 형성된 마스크 필름을 감광성 레지스트의 표면에 밀착시킨다. 계속해서, 감광성 레지스트를 자외선으로 노광하고, 알칼리 수용액으로 현상한다.
이로써, 도체 패턴 (609, 610) 의 땜납 패드가 되는 부분을 노출시키기 위한 개구부가 형성된 솔더 레지스트층 (613, 614) 이 형성된다. 이상의 순서에 따라, 도 16 에 나타내는 빌드업 다층 프린트 배선판 (1A) 이 완성된다.
본 실시형태에서는, 도 8 에 나타내는 바와 같이, 전자 부품 (3) 을, 단자 (30) 가 상방에 위치한 상태로 캐비티 (21) 에 수용하는 페이스업 방식을 이용하여 전자 부품 내장 배선판 (1) 을 제조하였다. 이에 한정되지 않고, 전자 부품 (3) 을, 단자 (30) 가 하방에 위치한 상태로 캐비티 (21) 에 수용하는 페이스다운 방식을 이용하여 전자 부품 내장 배선판 (1) 을 제조해도 된다.
이 경우, 도 7 에 나타내는 바와 같이, 기판 (2) 의 하면측에 테이프 (201) 를 첩부한 후, 도 17 에 나타내는 바와 같이, 전자 부품 (3) 을, 단자 (30) 가 하방에 위치한 상태로 테이프 (201) 의 상면에 배치한다.
이어서, 도 18 에 나타내는 바와 같이, 기판 (2) 의 상면에, 두께 약 60 ㎛ 의 필름상의 프리프레그를 진공 라미네이션법에 의해 라미네이트한다. 이로써, 층간 절연층 (6) 이 형성된다.
다음으로, 도 19 에 나타내는 바와 같이, 테이프 (201) 에 자외선을 조사하여 테이프 (201) 를 박리한다. 그리고, 도 20 에 나타내는 바와 같이, 기판 (2) 의 하면에 필름상의 프리프레그를 진공 라미네이션법에 의해 라미네이트한다. 이로써, 기판 (2) 의 하면에 층간 절연층 (7) 이 형성된다.
다음으로, 탄산 가스 (CO2) 레이저나 UV-YAG 레이저 등을 이용하여 층간 절연층 (6, 7) 에 비아홀을 형성한다. 그리고, 예를 들어 애디티브법에 의해 도체 패턴 (8, 9) 과 비아 도체 (60, 70) 를 형성한다.
상기 각 실시형태에서는, 도체 패턴 (10) 은, 도 14 에 나타내는 바와 같이, 캐비티 (21) 의 외연을 따라 형성되고, 도체 패턴 (10) 의 내측 측면과 캐비티 (21) 의 내벽면이 동일면 내에 위치하고 있다. 이에 한정되지 않고, 도 21 에 나타내는 바와 같이, 도체 패턴 (10) 의 내측 측면이 캐비티 (21) 로부터 떨어진 지점에 위치하도록 도체 패턴 (10) 을 형성해도 된다. 이 경우, 도체 패턴 (10) 의 내측 측면과 캐비티 (21) 의 내벽면의 거리는, 50 ㎛ 이하인 것이 바람직하다.
이하, 도 21 에 나타내는 도체 패턴 (10) 을 갖는 전자 부품 내장 배선판 (1) 의 제조 방법을, 도 33 ~ 도 38 을 참조하면서 설명한다.
우선, 도 33 에 나타내는 바와 같이, 두께 약 110 ㎛ 의 기판 (2) 과, 이 기판 (2) 의 표면에 첩부된 두께 약 12 ㎛ 의 동박 (101, 102) 으로 이루어지는 동장 적층판 (110) 을 준비한다.
다음으로, 도 34 에 나타내는 바와 같이, 동장 적층판 (110) 에 드릴 등을 이용하여 스루홀 (103) 을 형성한다. 계속해서, 디스미어 처리를 실시한다. 이로써, 스루홀 (103) 의 내면에 잔류하는 스미어 등이 제거된다.
이어서, 동장 적층판 (110) 에 무전해구리 도금 및 전해구리 도금을 실시한다. 이로써, 도 35 에 나타내는 바와 같이, 동장 적층판 (110) 의 표면과 스루홀 (103) 의 내벽면에 구리 도금막 (104) 이 형성된다. 스루홀 (103) 의 내벽면에 형성된 구리 도금막 (104) 은 스루홀 도체 (20) 가 된다.
다음으로, 예를 들어 서브트랙티브법을 실시하여, 도 36 에 나타내는 바와 같이, 직사각형 프레임 형상의 도체 패턴 (10, 11) 과, 도체 패턴 (10, 11) 에 둘러싸이는 직사각형의 도체 패턴 (10b, 11b) 이 형성되도록, 기판 (2) 표면의 동박 (101, 102) 및 구리 도금막 (104) 의 패터닝을 실시한다.
다음으로, 도 37 의 화살표 a 에 나타내는 바와 같이, 도체 패턴 (10) 과 도체 패턴 (10b) 과의 간극으로 조사되는 레이저광을, 도체 패턴 (10b) 의 외연을 따라 이동시키면서, 기판 (2) 을 도체 패턴 (10b) 의 외연을 따라 컷한다. 이로써, 도 38 에 나타내는 바와 같이, 도체 패턴 (10) 의 내측에 캐비티 (21) 가 형성된다.
이후, 앞에 서술한 순서로, 도체 패턴 (10) 에 슬릿을 형성하여, 캐비티 (21) 에 전자 부품을 수용한 후에, 절연층 및 도체 패턴을 빌드업한다. 이로써, 전자 부품 내장 배선판 (1) 이 완성된다.
이 전자 부품 내장 배선판 (1) 에 있어서도, 필름상의 프리프레그를 라미네이트할 때에, 도체 패턴 (10) 의 외측에 있는 수지의 일부가, 도체 패턴 (10) 에 형성된 슬릿 S 를 통과하여 도체 패턴 (10) 의 내측으로 이동한다. 이 때문에, 캐비티 (21) 의 외연 근방에서 층간 절연층 (6) 의 두께가 균일해진다. 이로써, 층간 절연층 (6) 의 상면이 평탄하게 되어, 기판 (2) 에 복수의 도체 패턴 및 복수의 층간 절연층을 양호한 정밀도로 빌드업하는 것이 가능해진다. 단, 이 경우의 캐비티 (21) 의 내벽면으로부터 도체 패턴 (10) 의 내벽면까지의 거리는, 도체 패턴 (10) 의 라인폭보다 짧은 것이 바람직하다.
도체 패턴 (10) 은, 도 22 에 나타내는 바와 같이, 캐비티 (21) 의 상방 (내측) 으로 약간은 밀려나와 있어도 된다. 도체 패턴 (10) 을, 도 22 에 나타내는 바와 같은 형상으로 형성하기 위해서는, 상기 실시형태에 비해 약간 복잡한 공정을 필요로 한다. 그러나, 캐비티 (21) 의 외연 근방에서 층간 절연층 (6) 이 패이는 것을 효과적으로 회피할 수 있다.
상기 실시형태에서는, 캐비티 (21) 가 정방형인 경우에 대해 설명하였다. 이에 한정되지 않고, 예를 들어 도 23 에 나타내는 바와 같이, 캐비티 (21) 는 원형이나 타원형이어도 된다. 또, 캐비티 (21) 를 둘러싸도록 형성된 도체 패턴 (10) 도, 그 형상이 원형이나 타원형 혹은 다각형이어도 된다.
도체 패턴 (10) 의 형상은, 캐비티 (21) 의 형상과 동일하지 않아도 된다. 예를 들어 도 24 에 나타내는 바와 같이, 직사각형의 캐비티 (21) 를 둘러싸도록 타원형의 도체 패턴 (10) 을 형성해도 된다. 또, 도체 패턴 (10) 의 라인폭은, 도 25 에 나타내는 바와 같이 균일하지 않아도 된다.
상기 실시형태에서는, 도체 패턴 (10) 에 형성된 슬릿 S 를 에칭 처리를 실시함으로써 형성하였다. 이에 한정되지 않고, 도체 패턴 (10a) 혹은 도체 패턴 (10) 에 대해 레이저 에칭 처리를 실시하여 슬릿 S 를 형성해도 된다.
도체 패턴 (10) 에 형성되는 슬릿 S 는, 도 26 에 나타내는 바와 같이, 도체 패턴 (10) 의 코너 부분에 형성되어 있어도 된다. 캐비티 (21) 가 직사각형인 경우에는, 전자 부품 (3) 의 네 귀퉁이 근방에 수지가 충분히 충전되지 않는 경우가 있다. 도체 패턴 (10) 의 코너 부분에 슬릿 S 를 형성하면, 전자 부품 (3) 의 사각 근방에 충분한 수지를 유입시키는 것이 가능해진다.
상기 실시형태에서는, 슬릿 S 는 도체 패턴 (10) 의 전체에 형성되어 있다. 이에 한정되지 않고, 예를 들어 도 27 에 나타내는 바와 같이, 도체 패턴 (10) 의 코너 근방에 우선적으로 형성되어 있어도 된다. 또, 도 28 에 나타내는 바와 같이, 도체 패턴 (10) 의 코너 부분에만 형성되어 있어도 된다. 이로써, 전자 부품 (3) 의 사각 근방에 충분한 수지를 유입시킬 수 있다.
도체 패턴 (10) 이, 원형이나 타원형의 캐비티 (21) 의 외연을 따라 형성되어 있는 경우에는, 예를 들어 도 29 에 나타내는 바와 같이, 슬릿 S 를 전자 부품 (3) 으로부터 먼 위치에 우선적으로 형성해도 된다.
상기 실시형태에서는, 슬릿 S 는 도체 패턴 (10) 을 따라 등간격으로 형성되어 있다. 이에 한정되지 않고, 슬릿 S 는, 예를 들어 도 30 에 나타내는 바와 같이, 캐비티 (21) 의 －X 측 혹은 ＋X 측과 같이 캐비티 (21) 의 양측에만 형성되어 있어도 된다. 또, 예를 들어 도 31 에 나타내는 바와 같이, 슬릿 S 는 불규칙한 피치로, 도체 패턴 (10) 에 형성되어 있어도 된다.
예를 들어 도 32 에 나타내는 바와 같이, 슬릿 S 는, 도체 패턴 (10) 의 외측으로부터 내측을 향함에 따라 폭이 좁아지도록 형성되어 있어도 된다.
슬릿 S 는, 도체 패턴 (10) 의 상면으로부터 하면에 이르도록 형성되어 있어도 된다. 또, 도체 패턴 (10) 의 상면으로부터 적당한 깊이가 되도록 형성되어 있어도 된다.
도체 패턴 (10) 과 도체 패턴 (11) 은, 예를 들어 도 39 에 나타내는 바와 같이, 캐비티 (21) 의 내벽면에 형성된 구리 도금막 (700) 에 의해 전기적으로 접속되어 있어도 된다. 구리 도금막 (700) 은, 예를 들어 캐비티 (21) 에 수용되는 전자 부품 (3) 의 실드 등에 이용할 수 있다.
상기 실시형태에서는, 도체 패턴 (10, 11) 은 다른 도체 패턴과 전기적으로 접속되어 있지 않는 더미 패턴인 것으로 하였다. 이에 한정되지 않고, 도체 패턴 (10, 11) 은 다른 도체 패턴 (4, 5) 과 전기적으로 접속되어 있어도 된다. 이로써, 전기 회로의 일부를 구성해도 된다. 또, 그라운드 도체로서 사용되어도 된다.
기판 (2) 에 수용하는 전자 부품 (3) 은, IC 칩 등의 반도체 소자에 한정되지 않는다. 예를 들어, 도 40 ~ 도 43 에 나타내는 바와 같이, 상기 실시형태와 동일한 순서로, 콘덴서 C 를 기판 (2) 에 수용해도 된다.
상기 실시형태에서는, 기판 (2) 은, 유리 클로스 (유리 천), 유리 부직포 혹은 아라미드 부직포 등의 보강재 (기재) 에, 에폭시 수지, BT (비스말레이미드트리아진) 수지 혹은 폴리이미드 수지 등을 함침시켜 이루어지는 기판인 것으로 하였다. 이에 한정되지 않고, 캐비티 (21) 가 형성되는 기판 (2) 은, 도 44 에 나타내는 바와 같이, 내부에 도체 패턴 (2a) 이 형성된 기판이어도 된다.
기판 (2) 에 형성된 캐비티 (21) 에는, 도 45 에 나타내는 바와 같이, 플립 칩을 전자 부품 (3) 으로서 수용해도 된다. 이 경우에도, 기판 (2) 의 상면에 필름상의 프리프레그를 라미네이트하여 층간 절연층 (6) 을 형성할 때에, 주로 전자 부품 (3) 의 상방에 위치하는 프리프레그를 구성하는 수지가, 캐비티 (21) 내에 있어서의 전자 부품 (3) 과 기판 (2) 의 내벽과의 간극으로 유입된다. 그리고, 도체 패턴 (10) 의 외측에 있는 수지의 일부가, 도체 패턴 (10) 에 형성된 슬릿 S 를 통과하여 도체 패턴 (10) 의 내측으로 이동한다. 이 때문에, 캐비티 (21) 의 외연 근방에서 층간 절연층 (6) 의 두께가 균일해진다.
또, 전자 부품 (3) 은, 적층 배선판을 구성하는 기판에 형성된 캐비티 (21) 에 수용되어 있어도 된다. 예를 들어 도 46 은, 기판 (2) 과 기판 (250) 을 갖는 적층 배선판 (230) 을 나타내는 도면이다. 도 46 에 나타내는 바와 같이, 이 적층 배선판 (230) 은, 전자 부품 (3) 이 내장됨과 함께 도체 패턴 (4, 5) 이 형성된 기판 (2) 과 도체 패턴 (251, 252) 이 형성된 기판 (250) 을, 층간 절연층 (7) 을 개재하여 일체화시키고, 그 후, 층간 절연층 (6, 253), 도체 패턴 (8, 254), 기판 (2, 250) 에 형성된 도체 패턴끼리를 전기적으로 접속하는 스루홀 도체 (260) 등을 형성함으로써 제조할 수 있다.
상기 실시형태에서는, 층간 절연층 (6) 을 형성할 때에, 전자 부품 (3) 과 캐비티 (21) 의 내벽과의 간극이 층간 절연층 (6) 을 구성하는 수지 재료로 충전되고, 이로써, 전자 부품 (3) 이 고정된다. 이에 한정되지 않고, 다른 방법으로 전자 부품 (3) 을 기판 (2) 에 대해 고정시켜도 된다. 예를 들어, 층간 절연층 (6) 을 형성하기 전에, 예를 들어, 열경화성 수지와 무기 필러로 이루어지는 절연성 수지를 전자 부품 (3) 과 기판 (2) 의 내벽과의 간극으로 충전하여 전자 부품 (3) 을 기판 (2) 에 대해 고정시켜도 된다.
상기 실시형태에서는, 기판 (2) 의 하면에 도체 패턴 (11) 이 형성되어 있다. 이에 한정되지 않고, 도체 패턴 (11) 은 반드시 형성되어 있지 않아도 된다.
상기 실시형태에서는, 기판 (2) 에 드릴 등을 이용하여 스루홀 (103) 을 형성하였다. 이에 한정되지 않고, 탄산 가스 (CO2) 레이저, Nd-YAG 레이저나 엑시머 레이저 등을 이용하여 스루홀 (103) 을 형성해도 된다.
상기 실시형태에서는, 기판 (2) 에 드릴 등을 이용하여 전자 부품 (3) 이 수용되는 캐비티 (21) 를 형성하였다. 이에 한정되지 않고, 탄산 가스 (CO2) 레이저, Nd-YAG 레이저나 엑시머 레이저 등을 이용하여 캐비티 (21) 를 형성해도 된다.
상기 실시형태에서는, 캐비티 (21) 는 기판 (2) 을 관통하는 구멍인 것으로 하였다. 이에 한정되지 않고, 캐비티 (21) 는 상방만이 개방된 오목부여도 된다.
본 발명은, 본 발명의 광의의 정신과 범위를 일탈하지 않고, 다양한 실시형태 및 변형이 가능하게 여겨지는 것이다. 또, 상기 서술한 실시형태는, 본 발명을 설명하기 위한 것으로, 본 발명의 범위를 한정하는 것이 아니다.
본 발명에 관련된 배선판은, 전자 기기의 회로 기판에 적절하다. 또, 본 발명에 관련된 배선판의 제조 방법은, 전기 기기의 회로 기판으로 사용되는 배선판의 제조에 적절하다.
1 전자 부품 내장 배선판
1A 빌드업 다층 프린트 배선판
2 기판
3 전자 부품
4, 5, 8, 9, 10, 10a, 11, 11a, 12 도체 패턴
6, 7 층간 절연층
20 스루홀 도체
21 캐비티
30 단자
60, 70 비아 도체
101, 102 동박
103 스루홀
104 구리 도금막
110 동장 적층판
201 테이프
230 적층 배선판
250 기판
251, 252, 254 도체 패턴
253 층간 절연층
260 스루홀 도체
601, 602, 607, 608 층간 절연층
603, 604, 609, 610 도체 패턴
605, 606, 611, 612 비아 도체
613 솔더 레지스트층
614 솔더 레지스트층
700 구리 도금막
S 슬릿
C 콘덴서

Claims (22)

  1. 캐비티가 형성된 기판과,
    상기 캐비티에 수용된 전자 부품과,
    상기 기판의 제 1 면에, 상기 캐비티의 개구를 둘러싸도록 형성된 제 1 도체 패턴과,
    상기 제 1 도체 패턴의 주위에 형성된 제 2 도체 패턴과,
    상기 제 1 면에, 상기 제 1 도체 패턴, 상기 제 2 도체 패턴 및 상기 캐비티의 개구를 덮도록 형성된 절연층을 가지며,
    상기 제 1 도체 패턴에는, 상기 제 2 도체 패턴측으로부터 상기 캐비티의 개구측으로 통하는 슬릿이 형성되어 있는, 배선판.
  2. 제 1 항에 있어서,
    상기 전자 부품과, 상기 캐비티의 내벽과의 사이에 상기 절연층으로부터 유출된 수지가 충전되어 있는, 배선판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 캐비티의 개구 형상은 직사각형이며,
    상기 슬릿은, 상기 캐비티의 개구의 코너에 형성되어 있는, 배선판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도체 패턴의 측벽은, 상기 기판에 형성된 상기 캐비티의 내벽과 동일면 내에 형성되어 있는, 배선판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 기판에 형성된 상기 캐비티의 내벽은, 상기 제 1 도체 패턴의 내측에 있는, 배선판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도체 패턴의 두께와, 상기 제 2 도체 패턴의 두께는 동일한, 배선판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도체 패턴의 형상은, 상기 캐비티의 개구 형상으로 형성되는, 배선판.
  8. 제 7 항에 있어서,
    상기 슬릿은, 상기 전자 부품으로부터 먼 지점에 우선적으로 형성되어 있는, 배선판.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 캐비티는, 상기 기판을 관통하는 구멍이고,
    상기 제 1 면과는 반대측인 상기 기판의 제 2 면에, 상기 제 2 면에 있어서의 상기 캐비티의 개구를 둘러싸도록 형성된 제 3 도체 패턴을 갖는, 배선판.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 전자 부품의 두께와, 상기 기판의 두께는 동일한, 배선판.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 면과, 상기 전자 부품의 단자가 형성된 면은, 동일면 내에 있는, 배선판.
  12. 기판에, 전자 부품을 수용하는 캐비티를 형성하는 것과,
    상기 기판의 제 1 면에, 슬릿이 형성됨과 함께 상기 캐비티의 개구를 둘러싸는 제 1 도체 패턴과, 상기 제 1 도체 패턴의 주위에 배치되는 제 2 도체 패턴을 형성하는 것과,
    상기 제 1 면에, 상기 제 1 도체 패턴, 상기 제 2 도체 패턴 및 상기 캐비티의 개구를 덮는 절연층을 형성하는 것을 포함하고,
    상기 슬릿은, 상기 제 2 도체 패턴측으로부터 상기 캐비티의 개구측으로 통하고 있는, 배선판의 제조 방법.
  13. 제 12 항에 있어서,
    상기 전자 부품과, 상기 캐비티의 내벽과의 사이에 상기 절연층으로부터 유출된 수지를 충전하는 것을 포함하는, 배선판의 제조 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 캐비티를, 그 개구 형상이 직사각형이 되도록 형성하고,
    상기 슬릿을, 상기 캐비티의 개구의 코너에 형성하는, 배선판의 제조 방법.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 제 1 도체 패턴을, 그 측벽과, 상기 기판에 형성된 상기 캐비티의 내벽이 동일면 내에 위치하도록 형성하는, 배선판의 제조 방법.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 제 1 도체 패턴을, 상기 기판에 형성된 상기 캐비티의 내벽이, 상기 제 1 도체 패턴의 내측에 오도록 형성하는, 배선판의 제조 방법.
  17. 제 12 항 또는 제 13 항에 있어서,
    상기 제 1 도체 패턴 및 상기 제 2 도체 패턴을, 각각의 두께가 동일해지도록 형성하는, 배선판의 제조 방법.
  18. 제 12 항 또는 제 13 항에 있어서,
    상기 캐비티의 개구 형상으로 상기 제 1 도체 패턴을 형성하는, 배선판의 제조 방법.
  19. 제 18 항에 있어서,
    상기 슬릿을, 상기 전자 부품으로부터 먼 지점에 우선적으로 형성하는, 배선판의 제조 방법.
  20. 제 12 항 또는 제 13 항에 있어서,
    상기 기판을 관통하는 캐비티를 형성하고,
    상기 제 1 면과는 반대측인 상기 기판의 제 2 면에, 상기 제 2 면에 있어서의 캐비티의 개구를 둘러싸는 제 3 도체 패턴을 형성하는 것을 포함하는, 배선판의 제조 방법.
  21. 제 12 항 또는 제 13 항에 있어서,
    상기 캐비티에, 상기 기판의 두께와 동일 두께의 전자 부품을 수용하는, 배선판의 제조 방법.
  22. 제 12 항 또는 제 13 항에 있어서,
    상기 전자 부품의 단자가 형성된 면이, 상기 제 1 면과 동일면 내에 위치하도록 상기 전자 부품을, 상기 캐비티에 수용하는, 배선판의 제조 방법.
KR1020110029321A 2010-03-31 2011-03-31 배선판 및 배선판의 제조 방법 KR101208378B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-084539 2010-03-31
JP2010084539A JP5001395B2 (ja) 2010-03-31 2010-03-31 配線板及び配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20110110043A KR20110110043A (ko) 2011-10-06
KR101208378B1 true KR101208378B1 (ko) 2012-12-05

Family

ID=44708297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110029321A KR101208378B1 (ko) 2010-03-31 2011-03-31 배선판 및 배선판의 제조 방법

Country Status (5)

Country Link
US (1) US20110240354A1 (ko)
JP (1) JP5001395B2 (ko)
KR (1) KR101208378B1 (ko)
CN (1) CN102223757B (ko)
TW (1) TW201208504A (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642897B2 (en) 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
KR101326999B1 (ko) * 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101382811B1 (ko) * 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6009228B2 (ja) 2012-05-30 2016-10-19 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP6029342B2 (ja) 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
KR20140016081A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 전자소자 내장기판 제조방법
JP6166878B2 (ja) * 2012-08-30 2017-07-19 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6309451B2 (ja) * 2012-09-20 2018-04-11 株式会社クラレ 回路基板およびその製造方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
JP2014096446A (ja) * 2012-11-08 2014-05-22 Ibiden Co Ltd 電子部品内蔵配線板およびその製造方法
JP2014099526A (ja) * 2012-11-15 2014-05-29 Fujitsu Ltd 半導体装置、半導体装置の製造方法、電子装置及び電子装置の製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140153204A1 (en) * 2012-11-30 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printing circuit board and method for manufacturing the same
KR101420537B1 (ko) * 2012-12-14 2014-07-16 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판의 제조방법
KR101497192B1 (ko) 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6200178B2 (ja) 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6173781B2 (ja) 2013-06-10 2017-08-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6158601B2 (ja) 2013-06-10 2017-07-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5554868B1 (ja) * 2013-07-03 2014-07-23 太陽誘電株式会社 キャビティ付き基板の製造方法
JP6293436B2 (ja) 2013-08-09 2018-03-14 新光電気工業株式会社 配線基板の製造方法
KR101442423B1 (ko) * 2013-08-14 2014-09-17 삼성전기주식회사 전자부품 내장기판 제조 방법 및 전자부품 내장기판
KR20150025939A (ko) * 2013-08-30 2015-03-11 삼성전기주식회사 인터포저 및 이를 이용한 반도체 패키지, 그리고 인터포저의 제조 방법
KR101522780B1 (ko) * 2013-10-07 2015-05-26 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6303443B2 (ja) 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
KR101601815B1 (ko) * 2014-02-06 2016-03-10 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP6373605B2 (ja) 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6334962B2 (ja) 2014-03-05 2018-05-30 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP2015185828A (ja) * 2014-03-26 2015-10-22 イビデン株式会社 電子部品内蔵多層配線板およびその製造方法
JP6460439B2 (ja) * 2014-03-31 2019-01-30 京セラ株式会社 印刷配線板およびその製造方法
JP6393566B2 (ja) 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP2016143727A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016143725A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
CN106158772B (zh) * 2015-03-27 2018-12-18 蔡亲佳 板级嵌入式封装结构及其制作方法
JP6600573B2 (ja) * 2015-03-31 2019-10-30 新光電気工業株式会社 配線基板及び半導体パッケージ
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
JP2015213199A (ja) * 2015-08-11 2015-11-26 京セラ株式会社 部品内蔵基板
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10818621B2 (en) * 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11871524B2 (en) * 2016-09-09 2024-01-09 Fujikura Ltd. Component-incorporated substrate and method for manufacturing same
JP6822192B2 (ja) * 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
EP3454363A4 (en) * 2017-07-20 2019-08-21 Shenzhen Goodix Technology Co., Ltd. CHIP HOUSING STRUCTURE, CHIP MODULE AND ELECTRONIC TERMINAL
CN108040426A (zh) * 2017-11-02 2018-05-15 广州兴森快捷电路科技有限公司 具有内置元器件的芯板的制作方法及电路板的制作方法
KR102163059B1 (ko) 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
DE102019103281B4 (de) 2019-02-11 2023-03-16 Infineon Technologies Ag Verfahren zum bilden eines die-gehäuses
KR20200102729A (ko) * 2019-02-22 2020-09-01 삼성전기주식회사 인쇄회로기판 및 이를 구비한 카메라 모듈
JP7394555B2 (ja) * 2019-08-08 2023-12-08 三井・ケマーズ フロロプロダクツ株式会社 多層プリント配線板およびその製造方法
TWI706194B (zh) * 2019-09-06 2020-10-01 友達光電股份有限公司 液晶面板及其製作方法
CN112533349B (zh) * 2019-09-18 2022-07-19 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP7435043B2 (ja) * 2020-03-06 2024-02-21 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
US20230197663A1 (en) * 2021-12-20 2023-06-22 Infineon Technologies Ag Method of processing a semiconductor wafer, semiconductor die, and method of producing a semiconductor module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773985B1 (ko) 2006-06-19 2007-11-08 삼성전기주식회사 전자 소자 내장형 인쇄회로기판의 제조방법
KR100788213B1 (ko) 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
KR100820633B1 (ko) 2007-02-15 2008-04-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177538A (ja) * 1992-12-04 1994-06-24 Ibiden Co Ltd 内層基板
EP1843649A3 (en) * 1998-09-03 2007-10-31 Ibiden Co., Ltd. Multilayered printed circuit board and manufacturing method therefor
JP4026705B2 (ja) * 2002-05-27 2007-12-26 Ｔｄｋ株式会社 積層型電子部品を構成する層及び積層型電子部品の製造方法
JP2004296570A (ja) * 2003-03-26 2004-10-21 Toshiba Corp 回路基板用絶縁部材、多層回路基板、回路モジュール、電子機器および多層回路基板の製造方法
CN101416567B (zh) * 2006-04-10 2011-08-03 松下电器产业株式会社 中继基板、其制造方法及使用其的立体电路装置
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
KR100819554B1 (ko) * 2006-12-04 2008-04-07 삼성전자주식회사 재생 가능한 전자 부품을 구비한 전자 장치, 이 전자장치의 제조방법 및 전자 부품의 재생 방법
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP5271627B2 (ja) * 2008-07-30 2013-08-21 株式会社フジクラ 多層プリント配線板
WO2010038489A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773985B1 (ko) 2006-06-19 2007-11-08 삼성전기주식회사 전자 소자 내장형 인쇄회로기판의 제조방법
KR100788213B1 (ko) 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
KR100820633B1 (ko) 2007-02-15 2008-04-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20110110043A (ko) 2011-10-06
JP2011216740A (ja) 2011-10-27
US20110240354A1 (en) 2011-10-06
CN102223757A (zh) 2011-10-19
JP5001395B2 (ja) 2012-08-15
CN102223757B (zh) 2014-04-23
TW201208504A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
KR101208378B1 (ko) 배선판 및 배선판의 제조 방법
JP5855905B2 (ja) 多層配線基板及びその製造方法
US8261435B2 (en) Printed wiring board and method for manufacturing the same
US8466372B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
US20100224397A1 (en) Wiring board and method for manufacturing the same
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US8826526B2 (en) Method of manufacturing multilayer wiring substrate
US9433085B2 (en) Electronic component, method for manufacturing the same and method for manufacturing multilayer printed wiring board
JPWO2009101723A1 (ja) 電子部品内蔵基板の製造方法
JP2013211431A (ja) 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
TWI549579B (zh) 印刷電路板
US8525041B2 (en) Multilayer wiring board and method for manufacturing the same
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2004349357A (ja) 多層プリント配線板の製造方法
KR20120120789A (ko) 인쇄회로기판의 제조방법
CN112702840A (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
JP2016096281A (ja) キャビティ付き配線板及びその製造方法
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
KR20150130886A (ko) 인쇄회로기판 및 이의 제조 방법
KR101044157B1 (ko) 인쇄회로기판의 제조방법
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 8