본 발명의 바람직한 실시형태가 첨부된 도면을 참조하여 이제 여기에 자세하게 설명될 것이다.
도 1 은 본 발명의 제 1 실시형태에 따른 공통 모드 초크 코일 (100) 의 구조를 나타내는 개략적인 사시도이다.
도 1 에 나타낸 것과 같이, 공통 모드 초크 코일 (100) 은 박막형 코일이고, 제 1 및 제 2 자기 기판 (자석층) (11A, 11B) 및 제 1 자기 기판 (11A) 과 제 2 자기 기판 (11B) 사이에 끼워진 층 조립체 (12) 가 제공되어 있다. 단자 전극 (14a ~ 14b) 이 제 1 자기 기판 (11A), 층 조립체 (12), 및 제 2 자기 기판 (11B) 으로 이루어진 적층체의 외주 표면에 형성된다. 이후에 자세히 설명되는 방향 표시기 (27) 가 또한 공통 모드 초크 코일 (100) 의 측면에 형성된다.
제 1 및 제 2 자기 기판 (11A, 11B) 은 층 조립체 (12) 를 물리적으로 보호 하고 공통 모드 초크 코일의 폐쇄 자기 회로의 역할을 한다. 소결 페라이트, 복합 페라이트 (분말 페라이트를 함유하는 수지) 등이 제 1 및 제 2 자기 기판 (11A, 11B) 의 재료로 사용될 수 있다.
도 2 는 층 조립체 (12) 를 나타내는 개략적인 분해 사시도이다.
도 2 에 나타낸 것과 같이, 층 조립체 (12) 는 다수의 층을 박막 성형법에 의해 적층 형태로 형성하여 얻어진다. 층 조립체 (12) 는 제 1 ~ 제 5 절연층 (15A ~ 15E), 실제 공통 모드 초크 코일로 작용하는 제 1 및 제 2 코일 도체 (16, 17), 특성 임피던스 조절 코일인 제 3 및 제 4 코일 도체 (18, 19), 제 1 및 제 2 접촉 도체 (20, 21), 그리고 제 1 및 제 2 적출 도체 (22, 23) 를 갖는다. 본 실시형태의 층 조립체 (12) 는 제 1 ~ 제 5 절연층 (15A ~ 15E) 사이에 제공된 4 개의 전도층을 갖는다.
제 1 ~ 제 5 절연층 (15A ~ 15E) 은 도체 패턴 사이, 또는 도체 패턴과 자기 기판 사이에 절연을 제공하고, 도체 패턴이 형성되는 평면의 편평도를 유지한다. 제 1 및 제 5 절연층 (15A 및 15E) 은 특히 제 1 및 제 2 자기 기판 (11A, 11B) 의 표면 요철을 완화하고 도체 패턴의 부착력을 증가시킨다. 절연층 (15A ~ 15E) 은 바람직하게는 폴리이미드 수지, 에폭시 수지 또는 다른 우수한 전기적 및 자기적 절연 특성을 갖는 작업성이 높은 수지 재료를 사용하여 형성된다. 특별히 제한되지 않지만, 제 1 ~ 제 5 절연층의 두께는 바람직하게는 0.1 ~ 10 ㎛ 로 설정된다.
제 1 ~ 제 5 절연층 (15A ~ 15E) 을 통과하는 개구 (25) 가 제 1 및 제 2 코 일 도체 (16, 17) 안쪽의 중심 구역에 제공된다. 제 1 자기 기판 (11A) 과 제 2 자기 기판 (11B) 사이에 밀폐 자기 회로를 형성하기 위한 자기체 (26) 가 이 개구 (25) 에 제공된다. 복합 페라이트 또는 다른 자기 재료가 자기체 (26) 로 사용될 수 있다.
제 1 코일 도체 (16) 는 제 2 절연층 (15B) 에 제공된다. 제 1 코일 도체 (16) 는 Cu 또는 다른 금속 재료로 이루어져 있고 나선 형상을 갖는다. 제 1 코일 도체 (16) 의 나선의 내부 단부는 제 2 절연층 (15B) 을 통과하는 접촉 구멍 (24a) 을 통해 제 1 접촉 도체 (20) 의 한 단부에 연결된다. 제 1 코일 도체 (16) 의 나선의 외부 단부는 제 1 적출 도체 (22) 를 통해 상기 언급된 단자 전극 (14a) 에 연결된다.
제 2 코일 도체 (17) 는 제 3 절연층 (15C) 에 제공된다. 제 2 코일 도체 (17) 는 또한 Cu 또는 다른 금속 재료로 이루어져 있고, 제 1 코일 도체 (16) 와 같이 동일한 나선 형상을 갖는다. 제 2 코일 도체 (17) 가 제 1 코일 도체 (16) 와 동일한 위치에 제공되고, 제 1 코일 도체 (16) 에 완전히 중첩되기 때문에, 제 1 코일 도체 (16) 와 제 2 코일 도체 (17) 사이에는 강한 자기 결합이 발생한다. 제 2 코일 도체 (17) 의 나선의 내부 단부는 제 4 절연층 (15D) 을 통과하는 접촉 구멍 (24b) 을 통해 제 2 접촉 도체 (21) 의 한 단부에 연결된다. 제 2 코일 도체 (17) 의 나선의 외부 단부는 제 2 적출 도체 (23) 를 통해 상기 언급된 단자 전극 (14b) 에 연결된다.
제3 코일 도체 (18) 는 제 1 코일 도체 (16) 와 동일한 방식으로 제 2 절연 층 (15B) 에 제공된다. 제 3 코일 도체 (18) 의 내부 단부는 제 2 절연층 (15B) 을 통과하는 접촉 구멍 (24C) 을 통해 제 1 접촉 도체 (20) 의 외부 단부에 연결된다. 구체적으로, 제 3 코일 도체 (18) 는 제 1 접촉 도체 (20) 를 통해 제 1 코일 도체 (16) 와 직렬로 연결된다. 제 3 코일 도체 (18) 나선의 외부 단부는 또한 단자 전극 (14c) 에 연결된다.
제 4 코일 도체 (19) 는 제 2 코일 도체 (17) 와 동일한 방식으로 제 3 절연층 (15C) 에 제공된다. 제 4 코일 도체 (19) 의 내부 단부는 제 3 절연층 (15C) 을 통과하는 접촉 구멍 (24d) 을 통해 제 2 접촉 도체 (21) 의 외부 단부에 연결된다. 구체적으로, 제 4 코일 도체 (19) 는 제 2 접촉 도체 (21) 를 통해 제 2 코일 도체 (17) 와 직렬로 연결된다. 제 4 코일 도체 (19) 나선의 외부 단부는 단자 전극 (14d) 에 연결된다.
도 3 은 층 조립체 (12) 에서의 모든 도체 패턴의 중첩을 나타내는 개략적인 평면도이다.
도 3 에 나타낸 것과 같이, 제 3 및 제 4 코일 도체 (18, 19) 의 평면의 위치는 공통 모드 초크 코일 (100) 의 길이방향으로의 중심선 (도 3 의 선 Y - Y) 을 기준으로 한 선형 대칭 관계이고, 나선 형상은 또한 선형 대칭이다. 따라서 제 3 및 제 4 코일 도체 (18, 19) 가 선형 대칭 관계를 갖기 때문에, 두 개의 코일 도체의 길이는 정확하게 일치될 수 있고, 인덕턴스 (inductance) 의 변동은 적절하게 감소될 수 있다.
제 3 코일 도체 (18) 와 제 4 코일 도체 (19) 사이의 최단 거리 (L) 는 바람 직하게는 코일 도체 (18, 19) 의 피치 (pitch) (P) 의 3 배 이상으로 설정된다. 따라서 제 3 코일 도체 (18) 및 제 4 코일 도체 (19) 사이의 자기 결합은 확실하게 방지될 수 있다.
제 1 ~ 제 4 코일 도체 (16 ~ 19) 의 폭은 바람직하게는 1 ~ 25 ㎛ 로 설정된다. 이에 대한 이유는 도체의 폭이 너무 작을 때 직류 저항은 증가하는 반면, 도체의 폭이 너무 클 때는 칩의 크기가 증가하고, 용량 요소가 증가하기 때문이다. 제 1 ~ 제 4 코일 도체 (16 ~ 19) 는 모두 동일한 폭을 갖거나, 또는 제 1 및 제 2 코일 도체 (16, 17) 는 제 3 및 제 4 코일 도체 (18, 19) 와 상이한 폭을 가질 수도 있다. 제 3 및 제 4 코일 도체 (18, 19) 의 폭 (W3, W4) 은 바람직하게는 제 1 및 제 2 코일 도체 (16, 17) 의 폭 (W1, W2) 보다 더 작다. 이에 따라서, 특성 임피던스를 조절하기 위한 소형 인덕터가 큰 면적을 차지하지 않고 제조될 수 있다. 또한, 제 2 코일 도체 (17) 의 폭 (W2) 은 제 1 코일 도체 (16) 의 폭 (W1) 보다 더 작을 수 있다. 이러한 구조를 택하는 이유는 이하에 설명된다.
코일 도체 (16, 17) 가 동일한 폭을 가질 때, 가장자리 부분의 절연층은 절연 수지가 코일 도체 사이에 절연층을 형성하기 위해 코일 도체 (16) 의 어떤 불규칙한 부분에 적용될 때 부분적인 두께의 감소가 쉽게 발생하게 된다. 코일 도체 (16, 17) 사이에 어긋남 (misalignment) 이 발생한다면, 전위차 및 전해질 집중이 코일 도체 (16, 17) 사이에서 발생하는 가장자리 부분에서 숏팅 (shorting) 이 쉽게 발생한다. 하지만, 제 2 코일 도체 (17) 의 폭 (W2) 이 제 1 코일 도체 (16) 의 폭 (W1) 보다 더 작을 때, 코일 도체 (17) 는 코일 도체 (16) 의 가장자리 부분으로부터 떨어져서 항상 형성되고, 전압을 견디는 절연은 따라서 향상될 수 있다.
특별히 제한되지 않지만, 제 1 ~ 제 4 코일 도체 (16 ~ 19) 의 나선 피치는 바람직하게는 1 ~ 25 ㎛ 로 설정된다. 이에 대한 이유는 비록 피치가 코일 도체의 폭과 관련하여 설정되더라도, 피치가 너무 좁을 때에 숏팅이 쉽게 발생하고, 피치가 너무 넓을 때에는 인덕턴스 특성이 나쁘게 영향을 받기 때문이다. 제 1 ~ 제 4 코일 도체 (16 ~ 19) 는 모두 동일한 피치를 갖거나, 또는 제 1 및 제 2 코일 도체 (16, 17) 는 제 3 및 제 4 코일 도체 (18, 19) 의 피치와 상이할 수도 있다.
제 1 ~ 제 4 코일 도체 (16 ~ 19) 의 두께는 바람직하게는 1 ~ 25 ㎛ 로 설정된다. 이에 대한 이유는 층 조립체 (12) 의 전체 두께는 도체가 너무 두꺼울 때 줄어들 수 없고, 도체가 너무 얇을 때 직류 저항이 감소하기 때문이다. 제 1 ~ 제 4 코일 도체 (16 ~ 19) 는 모두 동일한 두께를 갖거나, 또는 제 1 및 제 2 코일 도체 (16, 17) 는 제 3 및 제 4 코일 도체 (18, 19) 와 상이한 두께를 가질 수도 있다.
제 1 및 제 2 접촉 도체 (20, 21) 의 폭 및 두께는 제 1 ~ 제 4 코일 도체 (16 ~ 19) 의 폭 및 두께와 동일하거나 또는 상이할 수 있다. 제 1 및 제 2 접 촉 도체 (20, 21) 는 특히 제 1 ~ 제 4 코일 도체 (16 ~ 19) 와 상이한 층에 형성되고, 따라서 코일 도체 (16 ~ 19) 보다 더 작은 두께를 가질 수 있다. 이와 대조적으로, 제 1 및 제 2 적출 도체 (22, 23) 는 제 1 및 제 2 코일 도체 (16, 17) 와 동시에 동일한 층에 형성되고, 제조 공정에서 제한을 받고, 따라서 코일 도체 (16, 17) 와 동일한 두께를 갖는다.
제 1 및 제 2 접촉 도체 (20, 21) 는 바람직하게는 도 3 의 중심선 (Y - Y) 을 기준으로 하여 대칭 관계에 있다. 따라서, 제 1 및 제 2 코일 도체 (16, 17) 의 인덕턴스의 변동은 또한 감소되며, 특성 임피던스의 감소가 더욱 억제된다.
이렇게 형성된 본 실시형태에 따른 공통 모드 초크 코일 (100) 에서, 제 1 코일 도체 (16) 및 제 3 코일 도체 (18) 는 내부 단부에서 서로 연결되고, 제 2 코일 도체 (17) 및 제 4 코일 도체 (19) 는 또한 내부 단부에서 서로 연결된다. 이에 대한 이유는 외주측과 다르게, 제 1 및 제 2 코일 도체 (16, 17) 의 내주측은 절연층을 통과하는 접촉 구멍 (24a, 24b) 을 통해 다른 층 밖으로 나와야만 하고, 따라서 단자 전극까지의 배선 길이는 필연적으로 증가하고, 자기 결합의 효과가 감소되기 때문이다.
다시 말하면, 동일한 층에 형성된 적출 도체 (22, 23) 가 제 1 및 제 2 코일 도체 (16, 17) 의 외주측과 단자 전극 (14a, 14b) 사이의 연결을 위해 사용되기 때문에, 단자 전극까지의 배선 길이는 줄어들고, 따라서 자기 결합의 효과는 연결 영역에서 비교적 강하다. 이와 대조적으로, 제 1 및 제 2 코일 도체 (16, 17) 의 내주측 및 단자 도체 (14c, 14d) 는 다른 층에 형성되는 접촉 도체 (20, 21) 를 통 해 연결되고, 따라서 단자 전극까지의 배선 길이는 증가하고, 자기 결합의 효과는 연결 영역에서 비교적 약하다. 따라서, 자기 결합의 효과는 이 영역에 제 3 및 제 4 코일 도체 (18, 19) 를 제공함으로써 감소될 수 있다.
제 1 및 제 2 코일 도체 (16, 17) 그리고 제 3 및 제 4 코일 도체 (18, 19) 사이의 자기 결합은 이에 의해 확실하게 방지될 수 있다. 제 3 코일 도체 (18) 및 제 4 코일 도체 (19) 는 또한 동일한 형상을 갖고 선형 대칭 관계에 있기 때문에, 제 3 코일 도체 (18) 및 제 4 코일 도체 (19) 의 인덕턴스의 변동은 감소되고, 특성 임피던스의 감소는 확실히 억제된다.
방향 표시 반도체 패턴 (이후에 "방향 표시기" 로 나타냄) (27) 이 절연층의 외주부의 규정된 위치에 형성된다. 방향 표시기 (27) 는 공통 모드 초크 코일 (100) 의 방위를 특정화하기 위해 제공된다. 자세한 설명이 이하에 주어질 것이지만, 공통 모드 초크 코일이 연결되는 방위에 따라 특성 임피던스 조절 인덕터의 효과에서 차이가 발생하기 때문에, 방향 표시기가 미리 제공되어 공통 모드 초크 코일이 정확한 방위로 장착되는 것이 중요하다. 본 실시형태에서, 방향 표시기 (27) 는 제 1 ~ 제 4 절연층 (15A ~ 15D) 에 제공된다. 방향 표시기는 동일한 층에 형성되는 다른 도체 패턴과 동시에 형성되고, 다른 도체 패턴과 동일한 재료로 이루어지고, 다른 도체 패턴과 동일한 두께를 갖는다. 이러한 방식으로 형성된 방향 표시기의 단부는 공통 모드 초크 코일 본체의 측면에서 노출되고, 따라서 공통 모드 초크 코일의 방위가 확인될 수 있다.
절연층의 도체 패턴은 절연층의 실질적으로 전체 표면에 도체 박막을 형성하 고, 그 후 도체 박막을 패턴화함으로써 형성된다. 도체 패턴은 기본 도체 막이 형성된 이후 레지스트막 (resist film) 이 형성되는 공정에 의해 형성될 수 있고, 그 후 도체 패턴과 대응하는 패턴이 포토리소그래피 (photolithography) 에 의해 레지스트막에 형성되고, 도체 금속 재료가 전기 도금에 의해 레지스트에 적층된다. 패턴으로서 사용되는 레지스트막 및 노출된 기본 도체 막은 그 후 제거된다.
상기 설명된 것과 같이, 본 실시형태에 따르면 특성 임피던스 조절 코일을 구성하는 두 개의 코일 도체는 서로 대칭이다. 따라서, 두 개의 인덕터 값의 변동이 없고, 인덕터 사이의 자기 결합을 적절히 억제할 수 있으며 만족스러운 특성을 갖는 공통 모드 초크 코일을 형성할 수 있다.
도 4 는 본 발명의 제 2 실시형태에 따른 공통 모드 초크 코일 (200) 의 구조를 나타내는 개략적인 분해 사시도이고, 층 조립체 (12) 의 자세한 구조를 나타낸다. 따라서, 도 4 의 자기 기판 (11A, 11B) 및 자기체 (26) 는 생략된다.
도 4 에 나타낸 것과 같이, 공통 모드 초크 코일 (200) 의 특징적인 점은 이 공통 모드 초크 코일 (200) 은 3-층 층 조립체 (12) 를 갖고, 제 1 접촉 도체 (20) 및 제 2 접촉 도체 (21) 는 모두 제 3 절연층 (15C) 에 형성된다는 것이다. 제 1 코일 도체 (16) 및 제 3 코일 도체 (18) 는 제 1 절연층 (15A) 에 형성되고, 제 2 코일 도체 (17) 및 제 4 코일 도체 (19) 는 제 2 절연층 (15B) 에 형성된다. 다른 구조적 양태는 제 1 실시형태와 동일하기 때문에, 양쪽의 실시형태에서 동일한 구성 요소를 나타내는데 동일한 부호가 사용되었고, 그의 자세한 설명은 주어지지 않을 것이다. 본 실시형태에 따르면, 제 1 접촉 도체 (20) 및 제 2 접촉 도 체 (21) 가 동일한 층에 제공되기 때문에, 절연층 중 하나는 생략될 수 있고, 더 작은 두께를 갖는 공통 모드 초크 코일이 형성될 수 있다.
도 5 는 본 발명의 제 3 실시형태에 따른 공통 모드 초크 코일 (300) 의 구조를 나타내는 개략적인 분해 사시도이고, 층 조립체 (12) 의 자세한 구조를 나타낸다. 따라서, 도 5 의 자기 기판 (11A, 11B) 및 자기체 (26) 는 생략된다.
도 5 에 나타낸 것과 같이, 공통 모드 초크 코일 (300) 의 특징적인 점은 이 공통 모드 초크 코일 (300) 은 3-층 층 조립체 (12) 를 갖고, 제 1 접촉 도체 (20) 및 제 2 접촉 도체 (21) 는 모두 제 2 절연층 (15B) 에 형성된다는 것이다. 다시 말하면, 제 1 및 제 2 접촉 도체 (20, 21) 는 코일층 사이에 형성된다. 다른 구조적 양태는 제 1 실시형태와 동일하기 때문에, 양쪽의 실시형태에서 동일한 구성 요소를 나타내는데 동일한 부호가 사용되었고, 그의 자세한 설명은 주어지지 않을 것이다. 본 실시형태에 따르면, 제 2 실시형태와 동일하게, 절연층 중 하나는 생략될 수 있고, 더 작은 두께를 갖는 공통 모드 초크 코일이 형성될 수 있다. 또한, 접촉 구멍 (24a, 24b) 은 접촉 구멍 (24c, 24d) 과 동일한 길이를 갖고, 따라서 인덕턴스 변동이 더욱 감소된다.
도 6 은 본 발명의 제 4 실시형태에 따른 공통 모드 초크 코일 (400) 의 구조를 나타내는 개략적인 분해 사시도이고, 층 조립체 (12) 의 자세한 구조를 나타낸다. 따라서, 도 6 의 자기 기판 (11A, 11B) 및 자기체 (26) 는 생략된다.
도 6 에 나타낸 것과 같이, 공통 모드 초크 코일 (400) 의 특징적인 점은 이 공통 모드 초크 코일 (400) 은 3-층 층 조립체 (12) 를 갖고, 제 3 및 제 4 코일 도체 (18, 19) 는 모두 제 2 절연층 (15B) 에 형성된다는 것이다. 제 1 코일 도체 (16) 는 제 1 절연층 (15A) 에 형성되고, 제 2 코일 도체 (17) 는 제 2 절연층 (15B) 에 형성되고, 제 1 접촉 도체 (20) 및 제 2 접촉 도체 (21) 는 제 3 절연층 (15C) 에 형성된다. 다른 구조적 양태는 제 1 실시형태와 동일하기 때문에, 양쪽의 실시형태에서 동일한 구성 요소를 나타내는데 동일한 부호가 사용되었고, 그의 자세한 설명은 주어지지 않을 것이다. 본 실시형태에 따르면, 제 3 및 제 4 코일 도체 (18, 19) 는 동일한 마스크 (mask) 를 사용하여 동시에 형성될 수 있고, 따라서 제 3 및 제 4 코일 도체 (18, 19) 는 동일한 형상, 두께를 갖고, 좌-우 대칭으로 형성될 수 있다.
공통 모드 초크 코일 (100 ~ 400) 이 적용되는 신호 전송 시스템이 이하에 설명될 것이다.
도 7 은 공통 모드 초크 코일이 적용된 신호 전송 시스템의 실시예를 나타내는 개략적인 그림이다.
도 7 에 나타낸 것과 같이, 디지털 텔레비전 (51) 및 DVD 플레이어 (52) 가 HDMI 케이블 (53) 을 통해 연결된다. HDMI 케이블 (53) 은 차동 전송 시스템을 사용하는 케이블이고, 플러그 (53A, 53B) 가 제공된다. HDMI 케이블 (53) 의 한 플러그 (53A) 는 DVD 플레이어 (52) 의 HDMI 단자를 통해 입력-출력부에 연결되고, 다른 플러그 (53B) 는 디지털 텔레비전 (51) 의 HDMI 단자를 통해 입력-출력부에 연결된다. DVD 플레이어 (52) 로부터 출력된 디지털 신호는 HDMI 케이블 (53) 을 통해 디지털 텔레비전 (51) 에 고속으로 전송된다. 신호 전송 회로 (60) 가 디지털 텔레비전 (51) 및 DVD 플레이어 (52) 의 입력-출력부에 제공되고, 신호선 잡음 제거 및 다른 처리가 신호 전송 회로 (60) 에 의해 실행된다.
도 8 은 제 1 실시형태에 따른 공통 모드 초크 코일 (100) 이 적용된 신호 전송 회로를 나타내는 등가 회로도이다. 실시형태 (2 ~ 4) 에 설명된 공통 모드 초크 코일 (200 ~ 400) 은 또한 공통 모드 초크 코일 (100) 을 대신하여 적용될 수 있다.
도 8 에 나타낸 것과 같이, ESD 보호 요소로서 배리스터 (61, 62) 는 HDMI 케이블 (53) 에 포함된 한 쌍의 신호선 (71, 72) 에 각각 연결되고, 공통 모드 초크 코일 (100) 은 배리스터 (61, 62) 의 이전 스테이지에 제공된다. 공통 모드 초크 코일 (100) 은 바람직하게는 제 1 및 제 2 코일 도체 (16, 17) 의 한 측의 단부는 HDMI 케이블 (53) 을 향하고, 제 3 및 제 4 코일 도체 (18, 19) 의 한 측의 단부는 내부 회로를 향하도록 (배리스터를 향해) 장착된다. 공통 모드 초크 코일 (100) 이 이러한 방식으로 장착될 때, 입력 신호에 포함된 공통 모드 잡음이 제 1 및 제 2 코일 도체 (16, 17) 로 이루어진 공통 모드 초크 코일에 의해 가능한 한 빨리 제거될 수 있다. 특성 임피던스 조절 코일도 또한 배리스터 (61, 62) 에 가깝게 위치될 수 있다.
도 9 는 배리스터가 연결되어 있는 한 쌍의 신호선의 특성 임피던스를 나타내는 그래프이며, 수평축은 신호선의 위치 (ps/div) 를 나타내며, 수직축은 특성 임피던스 (Ω) 를 나타낸다.
도 9 에 나타낸 것과 같이, 배리스터가 연결되어 있지 않은 한 쌍의 신호선 의 특성 임피던스 (그래프 L0) 는 약 100 (Ω) 이고, 일반적으로 측정 범위에 걸쳐 일정하지만, 배리스터가 연결되어 있는 한 쌍의 신호선의 특성 임피던스 (그래프 L1) 는 배리스터 연결 위치에서 급격히 줄어든다. 따라서 배리스터 또는 다른 용량 소자가 특성 임피던스의 현저한 감소를 야기하는 것이 명백하다.
도 10 은 본 발명에 따른 공통 모드 초크 코일이 배리스터가 연결되어 있는 한 쌍의 신호선에 삽입될 때의 특성 임피던스를 나타내는 그래프이다. 이 선도에서, 그래프 (L1) 는 공통 모드 초크 코일이 삽입되지 않았을 때의 특성 임피던스 (즉, 도 9 의 L1) 를 나타내고, 그래프 (L2) 는 공통 모드 초크 코일이 도 8 에 나타낸 방위로 연결될 때 (전방 연결) 의 특성 임피던스를 나타내고, 그래프 (L3) 는 공통 모드 초크 코일이 도 8 에 나타낸 방위와 반대로 연결될 때 (후방 연결) 의 특성 임피던스를 나타낸다.
도 10 에 나타낸 것과 같이, 공통 모드 초크 코일이 배리스터가 연결되어 있는 한 쌍의 신호선에 연결될 때, 공통 모드 초크 코일이 전방 또는 역방향으로 연결되는지 아닌지와 관계없이 특성 임피던스의 급격한 감소는 명백하게 억제된다. 임피던스 감소의 억제는 공통 모드 초크 코일 (100) 이 역방향보다 전방 방향으로 연결될 때가 더 큰 것이 명백하다. 이는 특성 임피던스 조절 코일은 배리스터에 가깝게 위치되는 것이 바람직함을 의미한다.
상기 설명된 것과 같이, 제 1 및 제 2 배리스터 (61, 62) 에 의한 특성 임피던스의 감소는 공통 모드 초크 코일 (100) 이 제 1 및 제 2 배리스터 (61, 62) 이전 스테이지에 삽입될 때 억제될 수 있다. DVD 플레이어 (52) 로부터 출력되는 신호는 또한 어떠한 외부 잡음도 거의 포착하지 않으면서 HDMI 케이블 (53) 및 신호 전송 회로 (60) 를 통해 디지털 텔레비전 (51) 에 또한 입력된다. 따라서 고속, 고품질 디지털 전송이 가능하다.
본 발명은 특정 실시형태를 참조하여 나타내어졌고 설명되었다. 하지만, 본 발명은 설명된 구성의 세부 사항으로 제한되지 않고, 변형 및 수정이 첨부된 청구항의 범위를 벗어나지 않으면서 이루어질 수 있다.
예컨대, 박막 형성법을 사용하여 제조된 소위 박막형 공통 모드 초크 코일이 실시형태에서 실시예로서 설명되어 있지만, 본 발명은 박막형으로 제한되지 않고, 인쇄법을 사용하여 제조된 소위 적층형 공통 모드 초크 코일일 수도 있다.