JP5339051B2 - 静電気対策素子及びその複合電子部品 - Google Patents

Description

本発明は、静電気対策素子及びその複合電子部品に関し、特に、高速伝送系での使用やコモンモードフィルタとの複合化において有用な静電気対策素子に関する。

近年、電子機器の小型化及び高性能化が急速に進展している。また、ＵＳＢ２．０やＳ−ＡＴＡ２、ＨＤＭＩ等の高速伝送系に代表されるように、伝送速度の高速化（１ＧＨｚを超える高周波数化）並びに低駆動電圧化の進展が著しい。その反面、電子機器の小型化や低駆動電圧化にともなって、電子機器に用いられる電子部品の耐電圧は低下する。したがって、人体と電子機器の端子が接触した際に発生する静電気パルスに代表される過電圧からの電子部品の保護が、重要な技術課題となっている。

従来、このような静電気パルスから電子部品を保護するために、一般に、静電気が入るラインとグランドとの間にバリスタ等を設ける方法が採られており、また、電極を長寿命化したサージアブソーバを採用する方法も提案されている（特許文献１乃至３参照）。しかしながら、これらの静電容量が大きなバリスタ等を高速伝送系に用いると、放電開始電圧が高くなるのみならず、信号品質を低下させる要因となる。

一方、低静電容量の静電気対策部品としては、対向する電極の間に静電気保護材料を充填したものが提案されている。例えば、特許文献４には、導電粒子を含有するポリマー材料を電極間のギャップ領域にステンシル印刷で塗布し、これを熱処理して固化させることにより、電極間に電圧可変ポリマー材料を配設した電気回路保護デバイス（静電気対策部品）が開示されている。また、特許文献５には、静電気の抑制効果を高めるために、表面に不動態層を形成した金属粒子とシリコーン系樹脂と有機溶剤とを混練した静電気保護材料ペースト、及び、これを対向する電極の間にスクリーン印刷で塗布した後に乾燥させることにより、一対の電極間に静電気保護材料層を形成した静電気対策部品が開示されている。さらに、特許文献６には、金属酸化物と樹脂成分及び溶剤成分とを含有するセラミックペースト、及び、これを電極ペースト膜の間を埋めるようにスクリーン印刷した後に高温焼成することにより、酸化亜鉛を主成分とする電圧依存性抵抗体層を形成した電気回路保護デバイス（静電気対策部品）が開示されている。

特開２００７−２４２４０４号公報 特開２００２−０１５８３１号公報 特開２００７−０４８７５９号公報 特表２００２−５３８６０１号公報 特開２００７−２６５７１３号公報 特開２００４−００６５９４号公報

しかしながら、特許文献４〜６に記載の静電気対策部品は、放電時に生ずる電極の破損により、電極間で短絡したり、電極間のギャップ距離が変動して放電開始電圧が大きく変動したりする等、繰り返しの使用に耐え得るものではなかった。

本発明は、かかる実情に鑑みてなされたものであり、その目的は、繰り返しの使用の耐久性が高められた静電気対策素子、及び、それを複合化した複合電子部品を提供することにある。また、本発明の他の目的は、静電容量が小さく、放電開始電圧が低く、且つ、耐熱性及び耐候性に優れ、さらなる薄膜化が達成可能で生産性及び経済性に優れる静電気対策素子及びその複合電子部品を提供することにある。

上記課題を解決するために、本発明者らは、鋭意研究を重ねた結果、対向する電極の間に静電気保護材料を充填した所謂ギャップ型静電気対策素子において、ギャップを介して対面する電極端面を多段構造とすることにより、繰り返し使用の耐久性の向上が図れることを見出し、本発明を完成するに至った。

すなわち、本発明による静電気対策素子は、絶縁性表面を有する基体と、該絶縁性表面上において相互に離間して対向配置された電極と、少なくとも該電極間に配置された機能層とを備え、前記電極は、前記基体に向かって該電極間のギャップが狭くなる多段構造を有するものである。

ここで、本明細書において、「耐久性」とは、後述する実施例における静電気放電試験を繰り返し実施した際の放電回数により評価される性能を意味する。

本発明者らが、上記構成の静電気対策素子の特性を測定したところ、その静電気対策素子は、上記従来のものに比して、耐久性が高められていることが判明した。かかる効果が奏される作用機構の詳細は、未だ明らかではないものの、例えば、以下のとおり推定される。

従来、この種のギャップ型静電気対策素子においては、通常、対向配置された電極間の最も抵抗値が低い導電経路で放電が発生し、本発明者らの知見によれば、高電圧放電の際、局所的に発生する熱によって電極の一部が溶融する等して、電極のギャップ側の端面が破損することがある。これに対し、上記構成の静電気対策素子では、基体に向かって電極間のギャップ（つまり、幅）が（徐々に）狭くなる多段構造を有するように構成されているので、基体側の（下側）段部間での放電が促進されるとともに、その基体側の段部の上に形成された（上側）段部により放電の際に発生する熱が高効率で拡散される。その結果、放電の際の電極の破損が抑制され、これにより、耐久性が高められる。但し、作用は、これに限定されない。

ここで、前記機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであることが好ましい。上記従来の有機−無機複合膜とは異なり、このように静電気保護材料として絶縁性無機材料と導電性無機材料とのコンポジットを採用することで、耐熱性が格段に高められるとともに、温度や湿度等の外部環境への耐候性が格段に高められる。しかも、そのようなコンポジットは、スパッタリング法や蒸着法等の無機材料の薄膜形成法を採用して形成可能なので、ステンシル印刷やスクリーン印刷等により塗布した後に乾燥などして数十μｍ程度の有機−無機複合膜を形成する場合に比して、薄膜化が容易になるとともに、生産性及び経済性が高められる。

なお、本明細書において、「コンポジット」とは、絶縁性無機材料のマトリックス中に導電性無機材料が分散した状態を意味し、絶縁性無機材料のマトリックス中に導電性無機材料が一様に或いはランダムに分散した状態のみならず、絶縁性無機材料のマトリックス中に導電性無機材料の集合体が分散した状態、すなわち一般に海島構造と呼ばれる状態を含む概念である。また、「絶縁性」とは、０．１Ωｃｍ以上を、「導電性」とは、０．１Ωｃｍ未満を意味し、所謂「半導電性」は、その比抵抗が０．１Ωｃｍ以上である限り、前者の絶縁性に含まれる。

また、前記絶縁性無機材料は、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｉＯ₂、ＺｎＯ、Ｉｎ₂Ｏ₃、ＮｉＯ、ＣｏＯ、ＳｎＯ₂、Ｖ₂Ｏ₅、ＣｕＯ、ＭｇＯ、ＺｒＯ₂、ＡｌＮ、ＢＮ及びＳｉＣよりなる群から選択される少なくとも１種であることが好ましい。これらの金属酸化物は、絶縁性、耐熱性及び耐候性に優れるので、コンポジットの絶縁性マトリックスを構成する素材として有効に機能し、その結果、放電特性、耐熱性及び耐候性に優れる高性能な静電気対策素子を実現することができる。その上さらに、これらの金属酸化物は、低コストで入手可能であり、しかも、スパッタリング法の適用が可能なので、生産性及び経済性も高められる。

さらに、前記導電性無機材料は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔよりなる群から選択される少なくとも１種の金属又はこれらの金属化合物であることが好ましい。絶縁性無機材料のマトリックス中にこれらの金属又は金属化合物を不連続に分散した状態で配合することにより、放電特性、耐熱性及び耐候性に優れる高性能な静電気対策素子を実現することができる。

また、本発明の他の態様は、本発明の静電気対策素子を有効に複合化した複合電子部品であって、２つの磁性基体の間にインダクタ素子と静電気対策素子とを有する複合電子部品であって、前記インダクタ素子は、樹脂からなる絶縁層と、前記絶縁層上に形成された導体パターンとを備え、前記静電気対策素子は、前記磁性基体上に形成された下地絶縁層と、該下地絶縁層上において相互に離間して対向配置された電極と、少なくとも該電極間に配置された機能層とを備え、前記電極は、前記磁性基体に向かって該電極間のギャップが狭くなる多段構造を有するものである。

さらに、本発明の別の他の態様は、本発明の静電気対策素子を有効に複合化した複合電子部品であって、２つの磁性基体の間に設けられたコモンモードフィルタ層及び静電気対策素子層とを備え、前記コモンモードフィルタ層は、樹脂からなる第１及び第２の絶縁層と、前記第１の絶縁層上に形成された第１のスパイラル導体と、前記第２の絶縁層上に形成された第２のスパイラル導体とを備え、前記静電気対策素子層は、前記第１のスパイラル導体の一端に接続された第１の静電気対策素子と、前記第２のスパイラル導体の一端に接続された第２の静電気対策素子とを備え、前記第１及び第２のスパイラル導体は、積層方向と垂直な平面にそれぞれ形成され、互いに磁気結合するように配置され、前記第１及び第２の静電気対策素子は、前記磁性基体上に形成された下地絶縁層と、該下地絶縁層上において相互に離間して対向配置された電極と、少なくとも該電極間に配置された機能層と備え、前記電極は、前記磁性基体に向かって該電極間のギャップが狭くなる多段構造を有するものである。

本発明によれば、耐久性が高められた静電気対策素子及びその複合電子部品を実現でき、その上さらに、従来に比して、耐熱性及び耐候性の向上並びにさらなる薄膜化が達成可能であり、生産性及び経済性をも高めることができる。

以下、本発明の実施の形態について説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明はその実施の形態のみに限定されるものではない。

（第１実施形態）
図１は、本発明による静電気対策素子の好ましい実施形態を概略的に示す模式断面図である。この静電気対策素子１は、絶縁性表面２ａを有する基体２と、この絶縁性表面２ａ上に配設された一対の電極３ａ，３ｂと、これら電極３ａ，３ｂの間に配設された機能層４と、電極３ａ，３ｂと電気的に接続された端子電極５（図示せず）と、を備える。この静電気対策素子１において、機能層４は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この機能層４を介して電極３ａ，３ｂ間で初期放電が確保されるように設計されている。

基体２は、絶縁性表面２ａを有する。ここで、絶縁性表面２ａを有する基体２とは、絶縁性材料からなる基板の他、基板上の一部に又は全面に絶縁膜が製膜されたものを含む概念である。なお、基体２は、少なくとも電極３ａ，３ｂ及び機能層４を支持可能なものであれば、その寸法形状は特に制限されない。

基体２の具体例としては、例えば、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が５０以下、好ましくは２０以下の低誘電率材料を用いたセラミック基板や単結晶基板等が挙げられる。また、各種公知の基板の表面に、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が５０以下、好ましくは２０以下の低誘電率材料からなる絶縁膜を形成したものも、好適に用いることができる。なお、絶縁膜の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、基板及び絶縁膜の膜厚は、適宜設定可能である。

基体２の絶縁性表面２ａ上には、一対の電極３ａ，３ｂが相互に離間して配設されている。本実施形態では、一対の電極３ａ，３ｂは、基体２の平面略中央位置にギャップ距離△Ｇを置いて、対向配置されている。

本実施形態の電極３ａ，３ｂは、下層３ａｌ，３ｂｌと上層３ａｕ，３ｂｕとの積層構造体であり、上層３ａｕ，３ｂｕのギャップ側端面が下層３ａｌ，３ｂｌのギャップ側端面よりもギャップ方向へ延出するように積層されることにより、電極３ａ，３ｂ間のギャップが基体２に向かって狭くなる多段構造が形成されている。

電極３ａ，３ｂを構成する素材としては、例えば、Ｎｉ、Ｃｒ、Ａｌ、Ｐｄ、Ｔｉ、Ｃｕ、Ａｇ、Ａｕ及びＰｔなどから選ばれた少なくとも一種類の金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。なお、本実施形態では、電極３ａ，３ｂは、平面視で矩形状に形成されているが、その形状は特に制限されず、例えば、櫛歯状、或いは、鋸状に形成されていてもよい。

電極３ａ，３ｂの形成方法は、特に限定されず、公知の手法を適宜選択することができる。具体的には、例えば、塗布、転写、電解めっき、無電解めっき蒸着或いはスパッタリング等により、下層３ａｌ，３ｂｌ及び上層３ａｕ，３ｂｕを順次形成し、電極３ａ，３ｂを作成する方法が挙げられる。なお、電極３ａ，３ｂは、下層３ａｌ，３ｂｌ及び上層３ａｕ，３ｂｕが一体形成されていてもよく、この場合は、基体２の略全面に形成した金属層又は合金層から、レーザ或いはイオンビーム又はフォトリソグラフィー等により、電極３ａ，３ｂ（及びギャップ）をパターン形成する方法も適用可能である。

電極３ａ，３ｂ間のギャップ距離△Ｇは、特に限定されず、目的に応じて適宜設定することができる。低電圧初期放電を確保するとともに、ギャップ形成時の加工容易性を保ちつつ電極３ａ，３ｂ間の短絡を抑制する観点から、ギャップ距離△Ｇは、０．５〜１０μｍの範囲内で設定することが好ましく、より好ましくは０．５〜８μｍである。なお、本明細書において、「ギャップ距離△Ｇ」とは、電極３ａ，３ｂ間の最短距離を意味する。

電極３ａ，３ｂの多段構造は、電極３ａ，３ｂ間のギャップが基体２に向かって狭くなるように構成されていれば、特に限定されない。基体２に向かって電極３ａ，３ｂ間のギャップが狭くなる態様は、電極３ａ，３の形成が容易なので、生産性及び経済性が高められる。なお、本実施形態では下層３ａｌ，３ｂｌ及び上層３ａｕ，３ｂｕの２段構造の電極３ａ，３ｂが採用されているが、例えば、２段以上の多段（例えば、３段や４段）構造としても、多段構造がテーパー状に形成されていてもよい。

電極３ａ，３ｂの厚みは、特に限定されず、目的に応じて適宜設定することができるが、０．１〜１μｍの範囲内で設定することが好ましい。下層３ａｌ，３ｂｌの厚み△Ｔｌは、後述する機能層４の形成を損なわない観点から、電極３ａ，３ｂ間のギャップ距離△Ｇの等倍以下にすることが好ましい。また、上層３ａｕ，３ｂｕの厚み△Ｔｕは、熱伝導の効率を高める観点から、下層３ａｌ，３ｂｌの厚み△Ｔｌの倍以上にすることが好ましい。なお、上層３ａｕ，３ｂｕから延出する下層３ａｌ，３ｂｌの延出寸法（段差の奥行き：踏みづら寸法ともいう。）△Ｌは、下層３ａｌ，３ｂｌ間の放電を促進して上層３ａｕ，３ｂｕの放電破損を抑制するとともに上層３ａｕ，３ｂｕによる熱の拡散効率を高める観点から、１〜３０μｍが好ましい。

上記の電極３ａ，３ｂ間には、機能層４が配設されている。本実施形態では、上述した基体２の絶縁性表面２ａ上及び電極３ａ，３ｂ上に、機能層４が積層された構成となっている。この機能層４の寸法形状及びその配設位置は、過電圧が印加された際に自身を介して電極３ａ，３ｂ間で初期放電が確保されるように設計されている限り、特に限定されない。

図２は、機能層４の模式平面図である。
機能層４は、絶縁性無機材料４ａのマトリックス中に島状の導電性無機材料４ｂの集合体が不連続に点在した海島構造のコンポジットから構成されている。本実施形態では、機能層４は、逐次スパッタリングを行うことにより形成されている。より具体的には、基体２の絶縁性表面２ａ上及び／又は電極３ａ，３ｂ上に、導電性無機材料４ｂをスパッタリングして部分的に（不完全に）成膜した後、引き続き絶縁性無機材料４ａをスパッタリングすることにより、謂わば、島状に点在した導電性無機材料４ｂの層とこれを覆う絶縁性無機材料４ａの層との積層構造のコンポジットが形成されている。

マトリックスを構成する絶縁性無機材料４ａの具体例としては、例えば、金属酸化物、金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｉＯ₂、ＺｎＯ、Ｉｎ₂Ｏ₃、ＮｉＯ、ＣｏＯ、ＳｎＯ₂、Ｖ₂Ｏ₅、ＣｕＯ、ＭｇＯ、ＺｒＯ₂、ＡｌＮ、ＢＮ及びＳｉＣが好ましい。これらは、１種を単独で用いても、２種以上を併用してもよい。これらの中でも、絶縁性マトリックスに高度の絶縁性を付与する観点からは、Ａｌ₂Ｏ₃やＳｉＯ₂等を用いることがより好ましい。一方、絶縁性マトリックスに半導体性を付与する観点からは、ＴｉＯ₂やＺｎＯを用いることがより好ましい。絶縁性マトリックスに半導体性を付与することで、より低い電圧より放電を開始する静電気対策素子を得ることができる。絶縁性マトリックスに半導体性を付与する方法は、特に限定されないが、例えば、これらＴｉＯ₂やＺｎＯを単独で用いたり、これらを他の絶縁性無機材料４ａと併用すればよい。特に、ＴｉＯ₂は、アルゴン雰囲気中でスパッタリングする際に酸素が欠損し易く、電気伝導度が高くなる傾向にあるので、絶縁性マトリックスに半導体性を付与するにはＴｉＯ₂を用いることが特に好ましい。

導電性無機材料４ｂの具体例としては、例えば、金属、合金、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔ、或いは、これらの合金が好ましい。

絶縁性無機材料４ａ及び導電性無機材料４ｂの好ましい組み合わせとしては、特に限定されないが、例えば、ＣｕとＳｉＯ₂の組み合わせ、及び、ＡｕとＳｉＯ₂の組み合わせが挙げられる。これらの材料で構成された静電気対策素子は、電気的特性に優れるだけでなく、島状の導電性無機材料４ｂの集合体が不連続に点在した海島構造のコンポジットを高精度且つ容易に形成することができ、加工性やコスト面でも極めて有利である。

機能層４の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成し、この静電気対策素子１を用いた電子機器のより一層の小型化及び高性能化を実現する観点から、１０ｎｍ〜１０μｍであることが好ましく、１５ｎｍ〜１μｍであることがより好ましく、１５〜５００ｎｍであることがより好ましい。しかも、無機材料からなる厚みが１０ｎｍ〜１μｍの極めて薄いコンポジットは、スパッタリング法や蒸着法等の公知の薄膜形成方法を適用して形成することができるので、これにより、静電気対策素子１の生産性及び経済性が高められる。本実施形態の如く、謂わば、不連続に点在した島状の導電性無機材料４ｂの層と絶縁性無機材料４ａのマトリックスの層とを形成する場合、導電性無機材料４ｂの層の厚みは、１〜１０ｎｍであることが好ましく、絶縁性無機材料４ａの層の厚みは、１０ｎｍ〜１０μｍであることが好ましく、より好ましくは１０ｎｍ〜１μｍであり、さらに好ましくは１０〜５００ｎｍである。

機能層４の形成方法は、上述したスパッタリング法に限定されるものではない。基体２の絶縁性表面２ａ上及び／又は電極３ａ，３ｂ上に、公知の薄膜形成方法を適用して、上述した絶縁性無機材料４ａ及び導電性無機材料４ｂを付与することにより、機能層４を形成することができる。すなわち、この静電気対策素子１は、上記従来の印刷法により形成する有機−無機複合膜とは異なり、スパッタリング法や蒸着法等による層形成が適用可能な絶縁性無機材料４ａと導電性無機材料４ｂとのコンポジットを機能層４として採用した点に、格別の優位性を有する。なお、本実施形態の静電気対策素子１は、電極３ａ，３ｂ間に電圧を印加することにより機能層４中へ電極３ａ，３ｂの一部が飛散した結果、機能層４が、電極３ａ，３ｂを構成する素材を含む構成であってもよい。

本実施形態の静電気対策素子１においては、絶縁性無機材料４ａのマトリックス中に不連続に点在した島状の導電性無機材料４ｂを含む機能層４が、低電圧放電タイプの静電気保護材料として機能する。具体的には、一対の電極３ａ，３ｂ間に静電気による電圧が印加されたとき、絶縁性無機材料４ａのマトリックス中に不連続に点在した島状の導電性無機材料４ｂによって構成される任意の経路、つまり電極３ａ，３ｂ間においてエネルギー集中が大きい地点間で放電が発生し、静電気の放電エネルギーは吸収される。高電圧放電を行った場合、放電後の電極や機能層の一部が破壊されることもあるが、不連続に点在した島状に導電性無機材料４ｂによって多数の電流経路が形成されているため、複数回の静電気吸収が可能である。

とりわけ、本実施形態の静電気対策素子１は、電極３ａ，３ｂが幅広の下層３ａｌ，３ｂｌと幅狭の上層３ａｕ，３ｂｕとの積層構造体からなる多段構造を有し、下層３ａｌ，３ｂｌ間での放電が促進されるとともに、放電時に発生した熱の拡散が容易となり、繰り返し使用時の耐久性が高められたものとなる。

しかも、本実施形態においては、低電圧放電タイプの静電気保護材料として機能する機能層４として、少なくとも絶縁性無機材料４ａと導電性無機材料４ｂとから構成されるコンポジットが採用されている。そのため、この静電気対策素子１は、上記従来の有機−無機複合膜のものに比して、静電容量が小さく、放電開始電圧が低く、且つ、耐熱性及び耐候性に格別優れたものとなる。その上さらに、スパッタリング法により機能層４が形成されているので、生産性及び経済性に優れたものとなる。

なお、上記の第１実施形態の静電気対策素子１においては、絶縁性無機材料４ａのマトリックス中に導電性無機材料４ｂが不連続に分散したコンポジットを機能層４として採用しているが、機能層４として、シリコーン樹脂やエポキシ樹脂等の絶縁性の高い樹脂中に、一例としてＡｇ、Ｃｕ、Ｎｉ、Ａｌ、Ｆｅのような金属粒子或いは導電性を有する金属化合物の粒子を分散させたコンポジットを採用することもできる。

（第２実施形態）
図３は、本発明による静電気対策素子の他の好ましい実施形態を概略的に示す模式断面図である。この静電気対策素子６は、機能層４に代えて機能層７を有する他は、上述した第１実施形態の静電気対策素子１と同じ構成を有する。

機能層７は、絶縁性無機材料４ａ（図示せず）のマトリックス中に導電性無機材料４ｂ（図示せず）が不連続に分散したコンポジットである。本実施形態では、機能層７は、基体２の絶縁性表面２ａ上及び／又は電極３ａ，３ｂ上に、絶縁性無機材料４ａを含むターゲット（又は、絶縁性無機材料４ａ及び導電性無機材料４ｂを含むターゲット）を用いてスパッタリング（又は、同時スパッタリング）した後、電極３ａ，３ｂ間に電圧を印加して電極３ａ，３ｂの一部を絶縁性無機材料４ａ中へランダムに飛散させることにより、形成されている。したがって、本実施形態の機能層７は、導電性無機材料４ｂとして電極３ａ，３ｂを構成する素材を少なくとも含むものとなっている。

機能層７の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成する観点から、１０ｎｍ〜１０μｍであることが好ましく、より好ましくは１０ｎｍ〜１μｍであり、さらに好ましくは１０〜５００ｎｍである。

本実施形態の静電気対策素子６においては、低電圧放電タイプの静電気保護材料として機能する機能層７として、絶縁性無機材料４ａのマトリックス中に粒子状の導電性無機材料４ｂが不連続に分散したコンポジットが採用されている。このように構成しても、上記第１実施形態と同様の作用効果が奏される。

（第３実施形態）
図４は、本発明による複合電子部品の好ましい実施形態の外観構成を概略的に示す斜視図である。

図４に示すように、本実施形態による複合電子部品１００は、静電気保護機能を備えた薄膜コモンモードフィルタであって、第１及び第２の磁性基体１１ａ、１１ｂと、第１の磁性基体１１ａと第２の磁性基体１１ｂに挟まれた複合機能層１２とを備えている。また、第１の磁性基体１１ａ、複合機能層１２及び第２の磁性基体１１ｂからなる積層体の外周面には、第１〜第６の端子電極１３ａ〜１３ｆが形成されている。このうち、第１及び第２の端子電極１３ａ，１３ｂは第１の側面１０ａに形成され、第３及び第４の端子電極１３ｃ、１３ｄは第１の側面１０ａと対向する第２の側面１０ｂに形成され、第５の端子電極１３ｅは第１及び第２の側面１０ａ，１０ｂと直交する第３の側面１０ｃに形成され、第６の端子電極１３ｆは第３の側面と対向する第４の側面１０ｄに形成されている。

第１及び第２の磁性基体１１ａ，１１ｂは、複合機能層１２を物理的に保護すると共に、コモンモードフィルタの閉磁路としての役割を果たすものである。第１及び第２の磁性基体１１ａ，１１ｂの材料としては、焼結フェライト、複合フェライト（粉状のフェライトを含有した樹脂）等を用いることができる。

図５は、複合電子部品１００の構成を示す回路図である。

図５に示すように、複合電子部品１００は、コモンモードチョークコイルとして機能するインダクタ素子１４ａ、１４ｂと、静電気対策素子１５ａ、１５ｂとを備えており、インダクタ素子１４ａ、１４ｂの一端は第１及び第２の端子電極１３ａ，１３ｂにそれぞれ接続され、他端は第３及び第４の端子電極１３ｃ、１３ｄにそれぞれ接続されている。また、静電気対策素子１５ａ，１５ｂの一端は第１及び第２の端子電極１３ａ，１３ｂにそれぞれ接続され、他端は第５及び第６の端子電極１３ｅ，１３ｆにそれぞれ接続されている。この複合電子部品１００は、一対の信号ライン上に実装される際、第１及び第２の端子電極１３ａ，１３ｂは信号ラインの入力側に接続され、第３及び第４の端子電極１３ｃ，１３ｄは信号ラインの出力側に接続される。また、第５及び第６の端子電極１３ｅ，１３ｆはグランドラインに接続される。

図６は、複合電子部品１００の層構造の一例を示す分解斜視図である。

図６に示すように、複合電子部品１００は、第１及び第２の磁性基体１１ａ、１１ｂと、第１及び第２の磁性基体１１ａ、１１ｂに挟まれた複合機能層１２とを備えており、複合機能層１２はコモンモードフィルタ層１２ａと静電気対策素子層１２ｂによって構成されている。

コモンモードフィルタ層１２ａは、絶縁層１６ａ〜１６ｅと、磁性層１６ｆと、接着層１６ｇと、絶縁層１６ｂ上に形成された第１のスパイラル導体１７と、絶縁層１６ｃ上に形成された第２のスパイラル導体１８と、絶縁層１６ａ上に形成された第１の引き出し導体１９と、絶縁層１６ｄ上に形成された第２の引き出し導体２０とを備えている。

絶縁層１６ａ〜１６ｅは、各導体パターン間、或いは導体パターンと磁性層１６ｆとを絶縁すると共に、導体パターンが形成される下地面の平坦性を確保する役割を果たす。絶縁層１６ａ〜１６ｅの材料としては、電気的及び磁気的な絶縁性に優れ、加工性のよい樹脂を用いることが好ましく、ポリイミド樹脂やエポキシ樹脂を用いることが好ましい。導体パターンとしては、導電性及び加工性に優れたＣｕ、Ａｌ等を用いることが好ましい。導体パターンの形成は、フォトリソグラフィーを用いたエッチング法やアディティブ法（めっき）により行うことができる。

絶縁層１６ａ〜１６ｅの中央領域であって第１及び第２のスパイラル導体１７，１８の内側には、絶縁層１６ａ〜１６ｅを貫通する開口２５が設けられており、開口２５の内部には、第１の磁性基体１１ａと第２の磁性基体１１ｂとの間に閉磁路を形成するための磁性体２６が充填されている。磁性体２６としては、複合フェライト等を用いることが好ましい。

さらに、絶縁層１６ｅの表面には磁性層１６ｆが形成されている。開口２５内の磁性体２６は、複合フェライト（磁性粉含有樹脂）のペーストを硬化させて形成しているが、硬化時に樹脂の収縮が発生し、開口部分に凹凸が生じる。この凹凸をできるだけ少なくするためには、開口２５の内部のみならず絶縁層１６ｅの表面全体にもペーストを塗布することが好ましく、磁性層１６ｆはそのような平坦性の確保を目的として形成される。

接着層１６ｇは磁性基体１１ｂを磁性層１６ｆ上に貼り付けるために必要な層である。また、磁性基体１１ｂ及び磁性層１６ｆの表面の凹凸を緩和し、密着性を高める役割を果たす。特に限定されるものではないが、接着層１６ｇの材料としては、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等を用いることができる。

第１のスパイラル導体１７は、図５に示したインダクタ素子１４ａに対応するものである。第１のスパイラル導体１７の内周端は、絶縁層１６ｂを貫通する第１のコンタクトホール導体２１及び第１の引き出し導体１９を介して、第１の端子電極１３ａに接続されている。また、第１のスパイラル導体１７の外周端は、第３の引き出し導体２３を介して第３の端子電極１３ｃに接続されている。

第２のスパイラル導体１８は、図５に示したインダクタ素子１４ｂに対応するものである。第２のスパイラル導体１８の内周端は、絶縁層１６ｄを貫通する第２のコンタクトホール導体２２及び第２の引き出し導体２０を介して、第２の端子電極１３ｂに接続されている。また、第２のスパイラル導体１８の外周端は、第４の引き出し導体２４を介して第４の端子電極１３ｄに接続されている。

第１及び第２のスパイラル導体１７，１８は共に同一の平面形状を有しており、しかも平面視で同じ位置に設けられている。第１及び第２のスパイラル導体１７，１８は完全に重なり合っていることから、両者の間には強い磁気結合が生じている。以上の構成により、コモンモードフィルタ層１２ａ内の導体パターンはコモンモードフィルタを構成している。

静電気対策素子層１２ｂは、下地絶縁層２７と、下地絶縁層２７の表面に形成された第１及び第２のギャップ電極２８，２９と、第１及び第２のギャップ電極２８，２９を覆う静電気吸収層３０とを備えている。第１のギャップ電極２８付近の層構造は、図５に示した第１の静電気対策素子１５ａとして機能する部分であり、第２のギャップ電極２９付近の層構造は、第２の静電気対策素子１５ｂとして機能する部分である。第１のギャップ電極２８の一端は第１の端子電極１３ａに接続されており、他端は第５の端子電極１３ｅに接続されている。また、第２のギャップ電極２９の一端は第２の端子電極１３ｂに接続されており、他端は第６の端子電極１３ｆに接続されている。

図７は、ギャップ電極２８，２９と他の導体パターンとの位置関係を示す略平面図である。

図７に示すように、ギャップ電極２８，２９が有するギャップ２８Ｇ，２９Ｇは、コモンモードフィルタを構成する第１及び第２のスパイラル導体１７，１８及び第１及び第２の引き出し導体１９，２０と平面的に重ならない位置に設けられている。特に限定されるものではないが、本実施形態においては、スパイラル導体１７，１８の内側であって、スパイラル導体１７，１８と開口２５との間の空き領域にギャップ２８Ｇ，２９Ｇが設けられている。詳細は後述するが、静電気対策素子は静電気の吸収によって部分的に破損、変形するため、静電気対策素子と重なる位置に導体パターンが配置されている場合にはそれらも一緒に破損するおそれがある。しかし、静電気対策素子のギャップ２８Ｇ，２９Ｇが導体パターンを避けた位置に設けられていることから、静電気によって破壊されたときの上下層の影響を抑えることができ、より信頼性の高い複合電子部品を実現することができる。

図８（ａ）及び（ｂ）は、静電気対策素子層１２ｂにおける第１のギャップ電極２８付近の層構造の一例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。なお、第２のギャップ電極２９の構成は第１のギャップ電極２８と同一であるため、重複する説明を省略する。

静電気対策素子層１２ｂは、磁性基体１１ａの表面に形成された下地絶縁層２７と、第１のギャップ電極２８を構成する一対の電極２８ａ，２８ｂと、これらの電極２８ａ，２８ｂの間に配設された静電気吸収層３０とを備えている。

下地絶縁層２７は、上述した第１実施形態における絶縁性表面２ａとして機能するものである。下地絶縁層２７は絶縁性材料からなり、本実施形態においては製造上の容易さから磁性基体１１ａの全面を覆っているが、少なくとも電極２８ａ，２８ｂ及び静電気吸収層３０の下地となっていればよく、必ずしも全面を覆う必要はない。下地絶縁層２７の具体例としては、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミ等の誘電率が５０以下、好ましくは２０以下の低誘電率材料を製膜したものの他、各種公知の基板の表面にこれらの低誘電率材料からなる絶縁膜を製膜したものも、好適に用いることができる。なお、下地絶縁層２７の製膜方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、下地絶縁層２７の膜厚は、適宜設定可能である。

電極２８ａ，２８ｂは、上述した第１実施形態における電極３ａ，３ｂに相当するものであり、重複する説明は省略する。

静電気吸収層３０は、絶縁性無機材料３２のマトリックス中に島状の導電性無機材料３３の集合体が不連続に点在した海島構造のコンポジットから構成されている。この静電気吸収層３０は、上述した第１実施形態における機能層４に相当し、また、絶縁性無機材料３２及び導電性無機材料３３は、上述した第１実施形態における絶縁性無機材料４ａ及び導電性無機材料４ｂに相当するものであり、それらの重複する説明は省略する。

この静電気対策素子層１２ｂにおいて、静電気吸収層３０は低電圧放電タイプの静電気保護材料として機能し、静電気などの過電圧が印加された際に、この静電気吸収層３０を介して電極２８ａ，２８ｂ間で初期放電が確保されるように設計されている。また、本実施形態の絶縁性無機材料３２は、上層に位置する任意の層（例えば絶縁層１６ａ）から一対の電極２８ａ，２８ｂや導電性無機材料３３を保護する保護層としても機能する。

以上説明したように、本実施形態による複合電子部品１００は、静電容量が小さく、放電開始電圧が低く、且つ、繰り返し使用時の耐久性に優れた低電圧タイプの静電気対策素子を内蔵しているので、高性能な静電気保護機能を備えたコモンモードフィルタとして機能する複合電子部品を実現することができる。

また、本実施形態によれば、静電気対策素子層１２ｂの材料として絶縁性無機材料３２及び導電性無機材料３３が使用され、静電気対策素子層１２ｂを構成する各種材料に樹脂が含まれていないことから、磁性基体１１ａ上に静電気対策素子層１２ｂを形成し、さらにその上にコモンモードフィルタ層１２ａを形成することができる。コモンモードフィルタ層１２ａをいわゆる薄膜工法で形成する場合には３５０℃以上、導体パターンが形成されたセラミックシートを順次積層するいわゆる積層工法で形成する場合には８００℃の熱処理工程が必要となるが、静電気対策素子層の材料として絶縁性無機材料３２及び導電性無機材料３３を使用した場合には、熱処理工程に耐えることができ、正常に機能する静電気対策素子を確実に形成することができる。さらに、磁性基体上の十分に平坦な面に静電気対策素子を形成することができ、ギャップ電極の微小なギャップを安定的に形成することができる。

また、本実施形態によれば、ギャップ電極の形成位置がコモンモードフィルタを構成する第１及び第２のスパイラル導体等と平面的に重ならず、それらの導体パターンを避けた位置に設けられていることから、静電気対策素子が静電気によって部分的に破壊されたときの上下方向の影響を抑えることができ、より信頼性の高い複合電子部品を実現することができる。

さらに、本実施形態によれば、図５に示したように、複合電子部品１００は一対の信号ライン上に実装され、静電気対策素子１５ａ，１５ｂは、コモンモードフィルタよりも信号ラインの入力側に設けられていることから、静電気対策素子による過電圧の吸収効率を高めることができる。通常、静電気による過電圧は、インピーダンス整合のとれていない異常な電圧であるため、コモンモードフィルタの入力端で一回反射する。この反射信号は元の信号波形に重畳され、電圧が上昇した信号は、静電気対策素子で一気に吸収される。すなわち、静電気対策素子の後段にあるコモンモードフィルタが元波形よりも大きい波形にしてくれるので、電圧レベルが低い状態から吸収する場合よりも静電気対策素子で吸収されやすい状態を作り出すことができる。こうして、一回吸収した信号をコモンモードフィルタに入力することにより、細かいノイズを除去することができる。

以下、実施例により本発明を詳細に説明するが、本発明はこれらに限定されるものではない。

（実施例１）
図９に示すように、まず、絶縁性の基体２（ＮｉＺｎフェライト基板、誘電率：１３、ＴＤＫ株式会社製、サイズ：１．６ｍｍ×０．８ｍｍ、厚み０．５ｍｍ）の一方の絶縁性表面２ａ上に、マスクを用いたスパッタリング法により、下地層（密着層）として長さ１．６ｍｍ×幅０．５ｍｍ、厚み１０ｎｍのクロム薄膜をパターン形成した。次いで、このクロム薄膜上に、マスクを用いたスパッタリング法により、下層３ａｌ，３ｂｌに相当する厚み０．１μｍのＣｕ薄膜と、上層３ａｕ，３ｂｕに相当する厚み０．３μｍのＣｕ薄膜とを順次形成し、その後、イオンビームによるミリング加工を施してギャップを形成することにより、相互に離間して対向配置された一対の帯状の電極３ａ，３ｂ及びギャップをパターン形成した。この電極３ａ，３ｂのサイズは、各々長さ約０．８ｍｍ×幅０．５ｍｍであり、下層３ａｌ，３ｂｌの延出寸法△Ｌは１０μｍであり、電極３ａ，３ｂ間のギャップ距離△Ｇは１μｍである。

次いで、図１０に示すように、上記の基体２の絶縁性表面２ａ上及び電極３ａ，３ｂ上に、以下の手順で機能層４を形成した。

まず、基体２の電極３ａ，３ｂが形成された面側に、スパッタリング法でＡｕを部分的に成膜することにより、厚み３ｎｍの島状のＡｕ薄膜が不連続に点在した導電性無機材料４ｂの層を形成した。このスパッタリングは、マルチターゲットスパッタ装置（商品名：ＥＳ３５０ＳＵ、株式会社エイコー・エンジニアリング製）を使用し、アルゴン圧力が１０ｍＴｏｒｒ、投入電力が２０Ｗ、スパッタ時間が４０秒の条件下で実施した。

次に、電極３ａ，３ｂ及び導電性無機材料４ｂの層を厚み方向において完全に覆うように、基体２の電極３ａ，３ｂ及び導電性無機材料４ｂの層が形成された面側に、スパッタリング法で二酸化ケイ素を略全面に成膜することにより、厚み６００ｎｍの絶縁性無機材料４ａの層を形成した。このスパッタリングは、マルチターゲットスパッタ装置（商品名：ＥＳＵ３５０、株式会社エイコー・エンジニアリング製）を使用し、アルゴン圧力が１０ｍＴｏｒｒ、投入電力が４００Ｗ、スパッタ時間が４０分の条件下で実施した。

以上の操作により、絶縁性無機材料４ａのマトリックス中で不連続に点在した島状の導電性無機材料４ｂを有する機能層４が形成された。その後、図１１に示すように、電極３ａ，３ｂの外周端部に接続するように、Ｃｕを主成分とする端子電極５を形成することにより、実施例１の静電気対策素子１を得た。

（実施例２）
電極３ａ，３ｂ間のギャップ距離△Ｇを３μｍに変更すること以外は、実施例１と同様に操作して、実施例２の静電気対策素子１を得た。

（比較例１）
電極３ａ，３ｂに代えて、多段構造を有さない厚み０．１μｍのＣｕ薄膜からなる一対の単層電極（長さ約０．８ｍｍ×幅０．５ｍｍ）を形成すること以外は、実施例１と同様に操作して、比較例１の静電気対策素子１を得た。

＜静電気放電試験＞
次に、上記のようにして得られた実施例１並びに比較例１の静電気対策素子について、図１２に示す静電気試験回路を用いて、静電気放電試験を実施した。

この静電気放電試験は、国際規格ＩＥＣ６１０００−４−２の静電気放電イミュニティ試験及びノイズ試験に基づき、人体モデルに準拠（放電抵抗３３０ｏｈｍ、放電容量１５０ｐＦ、印加電圧８ｋＶ、接触放電）して行った。具体的には、図１２の静電気試験回路に示すように、評価対象の静電気対策素子の一方の端子電極をグランドに接地するとともに、他方の端子電極に静電気パルス印加部を接続した後、静電気パルス印加部に放電ガンを接触させて静電気パルスを印加した。ここで印加する静電気パルスは、放電開始電圧以上の電圧を印加した。

なお、放電開始電圧は、静電気試験を０．４ｋＶから０．２ｋＶ間隔で増加させながら行なった際に観測される静電気吸収波形において、静電気吸収効果が現れた電圧とする。また、ピーク電圧は、ＩＥＣ６１０００−４−２に基づく静電気試験を充電電圧８ｋＶの接触放電で行なった際における、静電気パルスの最大電圧値とする。さらに、クランプ電圧は、ＩＥＣ６１０００−４−２に基づく静電気試験を充電電圧８ｋＶの接触放電で行なった際における、静電気パルスの波頭値から３０ナノ秒後の電圧値とする。

なお、静電容量は、１ＭＨｚにおける静電容量（ｐＦ）を測定した。また、放電耐性は、ＩＥＣ６１０００−４−２に基づく静電気試験を充電電圧８ｋＶの接触放電で繰り返し実施して、静電気対策素子が機能しなくなる回数を測定し、その回数の大小により評価した。表１に、評価結果を示す。

以上説明した通り、本発明の静電気対策素子及びその複合電子部品は、繰り返しの使用の耐久性が高められており、その上さらに、静電容量が小さく、放電開始電圧が低く、且つ、耐熱性及び耐候性の向上とさらなる薄膜化、並びに、生産性及び経済性の向上が可能なので、各種電子・電気デバイス及びそれらを備える各種機器、設備、システム等に広く且つ有効に利用可能であり、とりわけ、高速差動伝送ライン信号ラインや映像信号ラインにおけるノイズ対策として広く且つ有効に利用可能である。

静電気対策素子１を概略的に示す模式断面図である。 静電気対策素子１の機能層４の模式平面図である。 静電気対策素子６を概略的に示す模式断面図である。 複合電子部品１００の外観構成を示す略斜視図である。 複合電子部品１００の構成を示す回路図である。 複合電子部品１００の層構造の一例を示す略分解斜視図である。 ギャップ電極２８，２９と他の導体パターンとの位置関係を示す略平面図である。 静電気対策素子層１２ｂにおける第１のギャップ電極２８付近の層構造の一例を示す図であって、（ａ）は略平面図、（ｂ）は略断面図である。 静電気対策素子１の製造工程を示す模式斜視図である。 静電気対策素子１の製造工程を示す模式斜視図である。 静電気対策素子１の製造工程を示す模式斜視図である。 静電気放電試験における回路図である。

符号の説明

１…静電気対策素子、２…基体、２ａ…絶縁性表面、３ａ，３ｂ・・・電極、３ａｌ，３ｂｌ…下層、３ａｕ，３ｂｕ…上層、４…機能層、４ａ…絶縁性無機材料、４ｂ…導電性無機材料、６…静電気対策素子、７…機能層、△Ｇ…ギャップ距離、△Ｔ…電極の厚み、△Ｔｌ…下層の厚み、△Ｔｕ…上層の厚み、△Ｌ…ギャップ距離、１１ａ，１１ｂ…磁性基体、１２…複合機能層（機能層）、１２ａ…コモンモードフィルタ層、１２ｂ…静電気対策素子層、１４ａ，１４ｂ…インダクタ素子、１５ａ，１５ｂ…静電気対策素子、１７，１８…スパイラル導体、１６ａ〜１６ｅ…絶縁層、２７…下地絶縁層、２８ａ，２８ｂ，２９ａ，２９ｂ…電極、３０…静電気吸収層（機能層）、３２…絶縁性無機材料、３３…導電性無機材料、１００…複合電子部品。

Claims (6)

1. 絶縁性表面を有する基体と、該絶縁性表面上において相互に離間して対向配置された電極と、少なくとも該電極間に配置された機能層とを備え、
   前記電極は、前記基体に向かって該電極間のギャップが狭くなる多段構造を有し、
   前記電極間のギャップ距離△Ｇが０．５〜１０μｍであり、
   前記機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、該機能層の厚みが１０ｎｍ〜１０μｍであり、
   前記機能層は、ガラス及びポリマー材料を含まず、
   前記電極及び前記機能層は、いずれもスパッタリング法により薄膜形成されたものである、
   静電気対策素子。
2. 前記電極は、厚みが０．１〜１μｍである、
   請求項１に記載の静電気対策素子。
3. 前記絶縁性無機材料は、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｉＯ₂、ＺｎＯ、Ｉｎ₂Ｏ₃、ＮｉＯ、ＣｏＯ、ＳｎＯ₂、Ｖ₂Ｏ₅、ＣｕＯ、ＭｇＯ、ＺｒＯ₂、ＡｌＮ、ＢＮ及びＳｉＣよりなる群から選択される少なくとも１種である、
   請求項２に記載の静電気対策素子。
4. 前記導電性無機材料は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ及びＰｔよりなる群から選択される少なくとも１種の金属又はこれらの金属化合物である、
   請求項２又は３に記載の静電気対策素子。
5. ２つの磁性基体の間にインダクタ素子と静電気対策素子とを有する複合電子部品であって、
   前記インダクタ素子は、樹脂からなる絶縁層と、前記絶縁層上に形成された導体パターンとを備え、
   前記静電気対策素子は、前記磁性基体上に形成された下地絶縁層と、該下地絶縁層上において相互に離間して対向配置された電極と、少なくとも該電極間に配置された機能層とを備え、
   前記電極は、前記磁性基体に向かって該電極間のギャップが狭くなる多段構造を有し、
   前記電極間のギャップ距離△Ｇが０．５〜１０μｍであり、
   前記機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、該機能層の厚みが１０ｎｍ〜１０μｍであり、
   前記機能層は、ガラス及びポリマー材料を含まず、
   前記電極及び前記機能層は、いずれもスパッタリング法により薄膜形成されたものである、
   複合電子部品。
6. ２つの磁性基体の間に設けられたコモンモードフィルタ層及び静電気対策素子層とを備え、
   前記コモンモードフィルタ層は、
   樹脂からなる第１及び第２の絶縁層と、
   前記第１の絶縁層上に形成された第１のスパイラル導体と、
   前記第２の絶縁層上に形成された第２のスパイラル導体とを備え、
   前記静電気対策素子層は、
   前記第１のスパイラル導体の一端に接続された第１の静電気対策素子と、
   前記第２のスパイラル導体の一端に接続された第２の静電気対策素子とを備え、
   前記第１及び第２のスパイラル導体は、積層方向と垂直な平面にそれぞれ形成され、互いに磁気結合するように配置され、
   前記第１及び第２の静電気対策素子は、前記磁性基体上に形成された下地絶縁層と、該下地絶縁層上において相互に離間して対向配置された電極と、少なくとも該電極間に配置された機能層と備え、
   前記電極は、前記磁性基体に向かって該電極間のギャップが狭くなる多段構造を有し、
   前記電極間のギャップ距離△Ｇが０．５〜１０μｍであり、
   前記機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであり、該機能層の厚みが１０ｎｍ〜１０μｍであり、
   前記機能層は、ガラス及びポリマー材料を含まず、
   前記電極及び前記機能層は、いずれもスパッタリング法により薄膜形成されたものである、
   複合電子部品。

Images