TWI658566B - 靜電防護複合結構、靜電防護元件及其製造方法 - Google Patents

靜電防護複合結構、靜電防護元件及其製造方法 Download PDF

Info

Publication number
TWI658566B
TWI658566B TW107118025A TW107118025A TWI658566B TW I658566 B TWI658566 B TW I658566B TW 107118025 A TW107118025 A TW 107118025A TW 107118025 A TW107118025 A TW 107118025A TW I658566 B TWI658566 B TW I658566B
Authority
TW
Taiwan
Prior art keywords
metal oxide
layer
oxide material
electrostatic protection
aforementioned
Prior art date
Application number
TW107118025A
Other languages
English (en)
Other versions
TW202005040A (zh
Inventor
王鼎翔
張嘉珍
呂明生
陳泰盛
施進德
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW107118025A priority Critical patent/TWI658566B/zh
Priority to US16/152,425 priority patent/US11044798B2/en
Application granted granted Critical
Publication of TWI658566B publication Critical patent/TWI658566B/zh
Publication of TW202005040A publication Critical patent/TW202005040A/zh
Priority to US17/327,783 priority patent/US11328946B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67353—Closed carriers specially adapted for a single substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G47/00—Article or material-handling devices associated with conveyors; Methods employing such devices
    • B65G47/74—Feeding, transfer, or discharging devices of particular kinds or types
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/32—Vacuum evaporation by explosion; by evaporation and subsequent ionisation of the vapours, e.g. ion-plating
    • C23C14/325—Electric arc evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67366—Closed carriers characterised by materials, roughness, coatings or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67396—Closed carriers characterised by the presence of antistatic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • H01L21/67316—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
    • H01L21/67323—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67326—Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls
    • H01L21/6733—Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一種靜電防護複合結構，包括鍵結層、漸進層以及複合層。鍵結層用於設置於基板上，其中鍵結層的材質包括金屬材料。漸進層設置於鍵結層上，其中漸進層的材質包括非化學計量金屬氧化物材料，而且在漸進層的厚度方向中，非化學計量金屬氧化物材料中的氧濃度隨著遠離基板而逐漸增加。複合層設置於漸進層上，其中複合層包括化學計量金屬氧化物材料以及非化學計量金屬氧化物材料，而且複合層中的非化學計量金屬氧化物材料與化學計量金屬氧化物材料的比例能夠使複合層的片電阻值為1×10 7～1×10 8Ω/sq。

Description

靜電防護複合結構、靜電防護元件及其製造方法
本揭露是有關於一種靜電防護元件及其製造方法，且特別是有關於一種靜電防護複合結構、由靜電防護複合結構形成的靜電防護元件及其製造方法。
在現今半導體產業，已發展出許多靜電防護相關規範與相關材料，如一般製程與運送過程皆有相對應之步驟、材料，甚至廠房內濕度環境皆受到嚴格控制。但是近年來隨著電子零件轉往小型集中化發展，導體設備的電路越是精細複雜，配線間隔越是狹小，抗靜電性也就越需要提升。
特別是在高溫製程中，用於承載半導體元件的承載盤必須能夠承受高溫環境（連續使用耐溫性＞300℃）。為了符合上述能夠承受高溫環境的要求，高溫製程中的承載盤目前仍然以金屬材料為主，但是由於金屬材料的等效電阻低，一旦產生靜電放電傷害時，其放電電流大且放電時間極短，對元件之損傷極大。因此必須在金屬承載盤上形成靜電防護材料，以避免產生靜電放電對承載盤上的半導體元件造成破壞的問題。
此處所使用的靜電防護材料同樣必須滿足耐高溫的要求，但是，滿足耐高溫要求的靜電防護材料具有材料本身價格昂貴，製程複雜而導致製造成本高，或者是所形成的靜電防護材料的機械特性仍不充足等問題。
本揭露提供一種靜電防護複合結構。靜電防護複合結構包括鍵結層、漸進層以及複合層。鍵結層用於設置於基板上，其中鍵結層的材質包括金屬材料。漸進層設置於鍵結層上，其中漸進層的材質包括非化學計量金屬氧化物材料，而且在漸進層的厚度方向中，非化學計量金屬氧化物材料中的氧濃度隨著遠離基板而逐漸增加。複合層設置於漸進層上，其中複合層包括化學計量金屬氧化物材料以及非化學計量金屬氧化物材料，而且複合層中的非化學計量金屬氧化物材料與化學計量金屬氧化物材料的比例能夠使複合層的片電阻值為1×10 7～1×10 8Ω/sq。
而且，本揭露提供一種靜電防護元件。靜電防護元件包括基板與上述提及的靜電防護複合結構，且前述靜電防護複合結構藉由鍵結層設置於基板上。
而且，本揭露提供一種靜電防護元件的製造方法。靜電防護元件的製造方法包括下述步驟。對基板進行表面處理。於經表面處理的基板上形成鍵結層，其中鍵結層的材質包括金屬材料。於鍵結層上形成漸進層，其中漸進層的材質包括非化學計量金屬氧化物材料，而且在漸進層的厚度方向中，非化學計量金屬氧化物材料中的氧濃度隨著遠離基板而逐漸增加。於前述漸進層上形成複合層，其中複合層包括化學計量金屬氧化物材料以及非化學計量金屬氧化物材料，而且複合層中的非化學計量金屬氧化物材料與化學計量金屬氧化物材料的比例能夠使複合層的片電阻值為1×10 7～1×10 8Ω/sq。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D為本揭露一實施例的靜電防護元件10的製造流程示意圖。
請參照圖1A，提供基板100，並對基板100進行表面處理200，以於基板100的表面形成表面處理層102。基板100例如是用作為半導體製程中用於承載半導體元件的承載盤。基板100的材質例如是金屬材料、陶瓷材料、樹脂材料或此些材料的複合材料等。金屬材料例如是可舉出不鏽鋼、鋁等，陶瓷材料例如是可舉出TiO 2、Al 2O 3、CuO、NiO、Cr 2O 3、Ta 2O 5、V 2O 5等，樹脂材料例如是可舉出聚碳酸酯、環氧樹脂、聚氯乙烯、聚丙烯、聚對苯二甲酸乙二酯等。
在一些示範實施例中，表面處理200例如是將基板100設置於電弧離子鍍膜裝置中，使用氧氣/氬氣作為電漿對基板100進行表面處理，以於基板100的表面形成表面處理層102。在一些實施例中，基板100的材質例如是鋁或不鏽鋼，氧氣/氬氣的比例例如是0.5：1～1：0.5，製程偏壓例如是500V～900V，在一些示範實施例中，氧氣/氬氣的比例例如是0.65:1~0.85:1，而製程偏壓例如是600V~800V。
接著，請參照圖1B，於基板100的表面處理層102上形成鍵結層110，其中鍵結層110的材質包括金屬材料。金屬材料例如是可舉出Ti、Al、Cu、Ni、Cr、Ta、V等適用於形成金屬氧化物（亦即所謂的陶瓷材料）的金屬。
在一些示範實施例中，鍵結層110的形成例如是接續使用圖1A的示範實施例所述的電弧離子鍍膜裝置以及經表面處理的基板100，提供金屬靶材作為金屬源以將由金屬源所產生的金屬離子沈積到基板100的表面處理層102上，從而於基板100的表面處理層102上形成鍵結層110。在一些實施例中，對應於鍵結層100所包含的金屬材料，金屬靶材例如是可舉出Ti靶材、Al靶材、Cu靶材、Ni靶材、Cr靶材、Ta靶材、V靶材等。在一些實施例中，金屬靶材例如是Ti靶材，製程電流密度例如是0.494A/cm 2～0.988A/cm 2，製程偏壓例如是100V～400V，所形成的鍵結層110的厚度例如是5～200nm，且鍵結層110主要是由Ti所構成。
接著，請參照圖1C，於鍵結層110上形成漸進層120，其中漸進層120的材質包括非化學計量金屬氧化物材料，而且在漸進層120的厚度方向中，非化學計量金屬氧化物材料中的氧濃度隨著遠離基板100而逐漸增加。非化學計量金屬氧化物材料例如是可舉出TiOx、AlOx、CuOx、NiOx、CrOx、TaOx、VOx等，其中0＜x＜金屬氧化物的化學計量數（以TiOx為例，x小於2），且x的數值在漸進層120的厚度方向中隨著遠離基板100而逐漸增加。
在一些示範實施例中，漸進層120的形成例如是接續使用圖1B的示範實施例所述的電弧離子鍍膜裝置、形成有鍵結層110的基板100以及金屬靶材，在由金屬靶材提供金屬離子的同時提供氧氣作為反應氣體，以將所產生的非化學計量金屬氧化物材料沈積到鍵結層110上，從而於鍵結層11上形成漸進層120，其中氧氣的供應量隨著製程時間而逐漸增加。在一些實施例中，金屬靶材例如是沿用相同的Ti靶材，製程電流密度例如是0.494A/cm 2～0.988A/cm 2，製程偏壓例如是50V～300V，氧氣的供應量例如是60sccm~100sccm，而增加之趨勢為每10分鐘5%~10%，所形成的漸進層120的厚度例如是50～500nm，且漸進層120主要是由TiOx所構成（其中0＜x＜1.5）。
接著，請參照圖1D，於漸進層120上形成複合層130，其中複合層130的材質包括化學計量金屬氧化物材料以及非化學計量金屬氧化物材料，而且複合層130中的非化學計量金屬氧化物材料與化學計量金屬氧化物材料的比例能夠使複合層130的片電阻值為1×10 7～1×10 8Ω/sq。化學計量金屬氧化物材料例如是可舉出TiO 2、Al 2O 3、CuO、NiO、Cr 2O 3、Ta 2O 5、V 2O 5等。非化學計量金屬氧化物材料例如是可舉出TiOx、AlOx、CuOx、NiOx、CrOx、TaOx、VOx等，其中0＜x＜金屬氧化物的化學計量數。而且，能夠使複合層130的片電阻值成為1×10 7～1×10 8Ω/sq的非化學計量金屬氧化物材料與化學計量金屬氧化物材料的比例例如是0.005：1～0.01：1。
此處複合層130的材質包括化學計量金屬氧化物材料以及非化學計量金屬氧化物材料的理由在於，化學計量金屬氧化物材料的片電阻值過高（以TiO 2為例，約為1×10 12Ω/sq），具有不適用於靜電防護用途的問題，因此於本揭露中藉由在化學計量金屬氧化物材料中混合特定比例的非化學計量金屬氧化物材料，能夠使複合層130的片電阻值成為適用於靜電防護用途的1×10 7～1×10 8Ω/sq。
在一些示範實施例中，複合層130的形成例如是接續使用圖1C的示範實施例所述的電弧離子鍍膜裝置、形成有鍵結層110、漸進層120的基板100以及金屬靶材，在由金屬靶材提供金屬離子的同時提供氧氣作為反應氣體，以將所產生的化學計量金屬氧化物材料以及非化學計量金屬氧化物材料沈積到漸進層120上，從而於漸進層120上形成複合層130，其中氧氣的供應量設定為在所形成的複合層130中的非化學計量金屬氧化物材料與化學計量金屬氧化物材料的比例能夠使複合層130的片電阻值為1×10 7～1×10 8Ω/sq。在一些實施例中，金屬靶材例如是沿用相同的Ti靶材，製程電流密度例如是0.494A/cm 2～0.988A/cm 2，製程偏壓例如是50V～300V，氧氣的供應量例如是80sccm~150sccm，而增加之趨勢為每10分鐘8%~15%，所形成的複合層130的厚度例如是50～3000nm，複合層130主要是由TiO 2以及TiOx所構成，而且複合層130中的TiOx與TiO 2的比例例如是0.005：1～0.01：1，複合層130的片電阻值例如是1×10 7～1×10 8Ω/sq。
藉由上述圖1A～圖1D所記載的製造方法，可以製作出具有本揭露的靜電防護複合結構140之靜電防護元件10。此外，在上述的示範實施例中是使用電弧離子鍍膜裝置作為形成本揭露的靜電防護元件10的沈積設備，但是本揭露並不限定於此，在能夠使用相同的沈積設備以及相同的金屬源來形成具有本揭露的靜電防護複合結構140之靜電防護元件10的情況下，本揭露亦可以使用其他的物理氣相沈積設備或是化學氣相沈積設備。
以下藉由圖1D來說明具有本揭露的靜電防護複合結構140之靜電防護元件10。
本揭露的靜電防護元件10包括靜電防護複合結構140以及基板100。靜電防護複合結構140包括鍵結層110、漸進層120以及複合層130。鍵結層110設置於基板100的表面處理層102上，其中鍵結層110的材質包括金屬材料。漸進層120設置於鍵結層110上，其中漸進層120的材質包括非化學計量金屬氧化物材料，而且在漸進層120的厚度方向中，非化學計量金屬氧化物材料中的氧濃度隨著遠離基板100而逐漸增加。複合層130設置於漸進層120上，其中複合層130的材質包括化學計量金屬氧化物材料以及非化學計量金屬氧化物材料，而且非化學計量金屬氧化物材料與化學計量金屬氧化物材料的比例能夠使複合層130的片電阻值為1×10 7～1×10 8Ω/sq。在一實施例中，靜電防護複合結構140中的金屬材料、化學計量金屬氧化物材料以及非化學計量金屬氧化物材料中的金屬為相同的金屬。並且在一實施例中，靜電防護複合結構140的硬度例如是8～12GPa，鉛筆硬度例如是5～7，附著力例如是8～12N，耐溫性例如是室溫～500℃，且厚度例如是105nm～3000nm。
除了上述硬度、鉛筆硬度、附著力、耐溫性以及靜電防護複合結構140的厚度以外，由於靜電防護元件10中的各構件的材料以及規格已於上述圖1A～圖1D的製造方法中進行詳盡地說明，所以於此不再重複說明。
基於上述製造方法以及所得的靜電防護元件可知，藉由對基板100進行表面處理200以及接續在經表面處理的基板100上形成鍵結層110，將能夠提升鍵結層110與基板100（表面處理層102）的附著力。而且，藉由在複合層130與鍵結層110之間形成漸進層120，將能夠使得以化學計量金屬氧化物為主要成分的複合層130經由漸進層120而與以金屬為主要成分的鍵結層110具有良好的附著力。其結果，本揭露的靜電防護複合結構140與基板100整體具有良好的附著力。在靜電防護複合結構140與基板100的附著力良好的情況下，由於靜電防護複合結構140不易脫落，因此本揭露的靜電防護元件100亦能夠具有高硬度以及高鉛筆硬度。
而且，基於本揭露的靜電防護複合結構的各層的材質（金屬材料、非化學計量金屬氧化物材料、化學計量金屬氧化物材料以及非化學計量金屬氧化物材料的混合材料），本揭露的靜電防護複合結構整體能夠具有耐高溫的特性。此外，由於最上層的複合層130的材質藉由在化學計量金屬氧化物材料中混合有特定比例的非化學計量金屬氧化物材料而獲得適用於靜電防護用途的片電阻值1×10 7～1×10 8Ω/sq，因此能夠具有良好的靜電防護特性，並基於化學計量金屬氧化物材料的特性而具有良好的耐酸鹼腐蝕特性。
此外，由上述製造方法可知，本揭露的圖1A～圖1D的所有膜層可以使用相同的沈積設備（電弧離子鍍膜裝置）並使用相同的金屬源（金屬靶材）來完成，特別是具有本揭露所要求的特性的漸進層120以及複合層130僅需藉由調整反應氣體（氧電漿）的流量即可形成，因此本揭露的製造方法能夠簡單化。而且，由於本揭露採用金屬靶材作為靜電防護複合結構中各層的共同金屬源，金屬靶材具有相對價格便宜以及製程面積大而有利於工業化的優點。綜合上述，本揭露能夠以價格低廉且簡單的製造方法來製造具有良好的靜電防護特性、高耐溫性、高機械特性以及高耐酸鹼腐蝕特性的靜電防護複合結構及靜電防護元件。
〈實驗例〉
〈靜電防護元件的製作〉
使用電弧離子鍍膜裝置，依照下述表1的參數，在測試基板上形成具有本揭露的靜電防護複合結構的靜電防護元件的測試片（實驗例1～4）。對於所製得的實驗例1～4的測試片進行觀察的結果，所形成的膜層完整且無脫落的現象。並且對實驗例1～4的測試片進行片電阻值的測試，所測得的片電阻值皆在1×10 7～1×10 8Ω/sq的範圍。實驗例1～4的上述測試結果記載於表1中。
表1
實驗例1 實驗例2 實驗例3 實驗例4
基板 Al Al Al Al
靶材 Ti Ti Ti Ti
表面處理 電漿 氧/氬 氧/氬 氧/氬 氧/氬
製程偏壓（V） 650 700 750 850
鍵結層 製程電流密度（A/cm2） 0.850 0.750 0.750 0.850
製程偏壓（V） 300 300 300 300
漸進層 製程電流密度（A/cm2） 0.850 0.750 0.750 0.850
製程偏壓（V） 250 250 250 250
氧流量 60 60 80 80
複合層 製程電流密度（A/cm2） 0.750 0.650 0.650 0.650
製程偏壓（V） 100 100 100 100
氧流量 90 90 120 150
靜電複合防護結構的厚度（nm） 1800 1800 1800 1800
膜層完整性 無脫落 無脫落 無脫落 無脫落
片電阻值（Ω/sq） 1×107～1×108 1×107～1×108 1×107～1×108 1×107～1×108
耐溫性測試後的膜層完整性 無脫落 無脫落 無脫落 無脫落
耐溫性測試後的片電阻值（Ω/sq） 1×107～1×108 1×107～1×108 1×107～1×108 1×107～1×108
鉛筆硬度 ≧6H ≧6H ≧6H ≧6H
〈靜電防護元件的耐溫性測試以及電性測試〉
圖2所示為本揭露的RTA溫度測試的升溫曲線圖以及工業迴銲製程的升溫曲線圖。在圖2中，實線所表示的工業迴銲製程的升溫曲線圖為現行工業上一般所使用的高溫製程的標準，在本揭露中則採用虛線所表示的比工業迴銲製程更為嚴格（高溫）的標準來進行耐溫性測試。接著，利用圖2的虛線所示的升溫曲線圖對實驗例1～4的測試片進行50次的RTA溫度測試。在測試之後，檢視各測試片的表面，確認各測試片的表面皆保持完整，不會因為高溫製程而導致膜層脫落。然後，對於經RTA溫度測試後的測試片再度進行片電阻值的測試，所測得的片電阻值皆在1×10 7～1×10 8Ω/sq的範圍。根據上述的測試可知，本揭露的靜電防護元件具有高於現行工業標準的良好耐溫性以及對基板的良好附著力，並且具有良好的靜電防護特性。並且，實驗例1～4的上述測試結果記載於表1中。
〈靜電防護元件的耐酸鹼腐蝕特性測試〉
使用15cm×15cm的304不鏽鋼作為基板，分別製作靜電防護複合結構的膜厚為1500nm以及2500nm的測試片。接著，利用硫酸（H 2SO 4）以及氫氧化鉀（KOH）分別接觸空白片（未形成靜電防護複合結構的304不鏽鋼基板）、1500nm測試片以及2500nm測試片，然後測量空白片以及各測試片的電流密度，所測得的結果如圖3所示。由圖3可知，使用硫酸處理後的空白片（厚度0nm）所測得的電流密度為5.11×10 -5A/cm 2，隨著測試片的靜電防護複合結構的膜厚增加而電流密度降低至1.15×10 -7A/cm 2。使用氫氧化鈉處理後的空白片（厚度0nm）所測得的電流密度為2.07×10 -6A/cm 2，隨著測試片的靜電防護複合結構的膜厚增加而電流密度降低至2.24×10 -7A/cm 2。此處電流密度的降低意味著具有較良好的耐酸鹼腐蝕特性，因此，本揭露的靜電防護元件具有良好的耐酸鹼腐蝕特性。
〈靜電防護元件的鉛筆硬度測試〉
使用鉛筆硬度計對實驗例1～4的測試片進行鉛筆硬度測試。經測試的結果，實驗例1～4的測試片的鉛筆硬度皆為6H以上，由此可知，本揭露的靜電防護元件具有良好的硬度特性。而且，實驗例1～4的測試結果記載於表1中。
綜上所述，本揭露的靜電防護複合結構具有鍵結層（金屬材料）/漸進層（氧濃度隨膜厚變化的非化學計量金屬氧化物材料）/複合層（於作為主要成分的化學計量金屬氧化物材料混合有非化學計量金屬氧化物材料，具有適用於靜電防護用途的片電阻值）所構成的複合結構。其中藉由鍵結層與漸進層使靜電防護複合結構與基板整體具有良好的附著力，藉由複合層提供靜電防護特性與耐酸鹼腐蝕特性，藉由靜電防護複合結構的各層材質提供耐高溫的特性，並且藉由良好的附著力進一步使靜電防護複合結構具有高硬度以及高鉛筆硬度。因此，具有本揭露的靜電防護複合結構之靜電防護元件能夠同時具有良好的靜電防護特性、高耐溫性、高機械特性（附著力、硬度、鉛筆硬度）以及高耐酸鹼腐蝕特性。
此外，本揭露的靜電防護元件可以使用相同的沈積設備（電弧離子鍍膜裝置）並使用相同的金屬源（金屬靶材）來完成，特別是具有本揭露所要求的特性的漸進層以及複合層僅需藉由調整反應氣體的流量即可形成，因此本揭露的製造方法能夠簡單化。而且，由於本揭露採用金屬靶材作為靜電防護複合結構中各層的共同金屬源，金屬靶材具有相對價格便宜以及製程面積大而有利於工業化的優點。因此，本揭露能夠以價格低廉且簡單的製造方法來製造具有本揭露所有良好特性的靜電防護複合結構及靜電防護元件。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧靜電防護元件
100‧‧‧基板
102‧‧‧表面處理層
110‧‧‧鍵結層
120‧‧‧漸進層
130‧‧‧複合層
140‧‧‧靜電防護複合結構
200‧‧‧表面處理
圖1A至圖1D為本揭露一實施例的陶瓷元件的製造流程示意圖。 圖2為本揭露的快速熱退火（RTA）溫度測試的升溫曲線圖以及工業迴銲製程的升溫曲線圖。 圖3為本揭露的耐蝕測試的電流密度對膜層厚度的圖。

Claims (21)

  1. 一種靜電防護複合結構，包括：鍵結層，用於設置於基板上，其中前述鍵結層的材質包括金屬材料；漸進層，設置於前述鍵結層上，其中前述漸進層的材質包括非化學計量金屬氧化物材料，而且在前述漸進層的厚度方向中，前述非化學計量金屬氧化物材料中的氧濃度隨著遠離基板而逐漸增加；以及複合層，設置於前述漸進層上，其中前述複合層包括比例為0.005：1~0.01：1之非化學計量金屬氧化物材料以及化學計量金屬氧化物材料，而且前述複合層中的前述非化學計量金屬氧化物材料與前述化學計量金屬氧化物材料的比例能夠使前述複合層的片電阻值為1×107~1×108Ω/sq。
  2. 如申請專利範圍第1項所述的靜電防護複合結構，其中前述金屬材料、前述化學計量金屬氧化物材料以及前述非化學計量金屬氧化物材料中的金屬為相同的金屬。
  3. 如申請專利範圍第1項所述的靜電防護複合結構，其中前述金屬材料包括Ti、Al、Cu、Ni、Cr、Ta或V，前述非化學計量金屬氧化物材料包括TiOx、AlOx、CuOx、NiOx、CrOx、TaOx或VOx，且0<x<金屬氧化物的化學計量數，以及前述化學計量金屬氧化物材料包括TiO2、Al2O3、CuO、NiO、Cr2O3、Ta2O5或V2O5。
  4. 如申請專利範圍第1項所述的靜電防護複合結構，其中前述金屬材料為Ti，前述非化學計量金屬氧化物材料為TiOx，前述化學計量金屬氧化物材料為TiO2，並且在前述漸進層中的TiOx的x為0<x<1.5，在前述複合層中的TiOx的x為1.5<x<2。
  5. 如申請專利範圍第1項所述的靜電防護複合結構，其中前述靜電防護複合結構的厚度為105nm~3000nm。
  6. 如申請專利範圍第1項所述的靜電防護複合結構，其中前述靜電防護複合結構的硬度為8~12GPa，鉛筆硬度為5~7，附著力為8~12N，以及耐溫性為室溫~500℃。
  7. 一種靜電防護元件，包括：基板；以及如申請專利範圍第1項所述的靜電防護複合結構，藉由前述鍵結層設置於前述基板上。
  8. 如申請專利範圍第7項所述的靜電防護元件，其中前述基板的材質包括金屬材料、陶瓷材料、樹脂材料或是此些材料的組合。
  9. 如申請專利範圍第8項所述的靜電防護元件，其中前述金屬材料包括不鏽鋼或鋁，前述陶瓷材料包括TiO2、Al2O3、CuO、NiO、Cr2O3、Ta2O5或V2O5，以及前述樹脂材料包括聚碳酸酯、環氧樹脂、聚氯乙烯、聚丙烯或聚對苯二甲酸乙二酯。
  10. 如申請專利範圍第7項所述的靜電防護元件，其中前述基板表面具有表面處理層，且前述鍵結層形成於前述表面處理層上。
  11. 如申請專利範圍第7項所述的靜電防護元件，其中前述金屬材料、化學計量金屬氧化物材料以及非化學計量金屬氧化物材料中的金屬為相同的金屬。
  12. 如申請專利範圍第7項所述的靜電防護元件，其中前述金屬材料包括Ti、Al、Cu、Ni、Cr、Ta或V，前述非化學計量金屬氧化物材料包括TiOx、AlOx、CuOx、NiOx、CrOx、TaOx或VOx，且0<x<金屬氧化物的化學計量數，以及前述化學計量金屬氧化物材料包括TiO2、Al2O3、CuO、NiO、Cr2O3、Ta2O5或V2O5。
  13. 如申請專利範圍第7項所述的靜電防護元件，其中前述基板的材質為鋁或不鏽鋼，前述金屬材料為Ti，前述非化學計量金屬氧化物材料為TiOx，前述化學計量金屬氧化物材料為TiO2，並且在前述漸進層中的TiOx的x為0<x<1.5，在前述複合層中的TiOx的x為1.5<x<2。
  14. 如申請專利範圍第7項所述的靜電防護元件，其中前述靜電防護複合結構的厚度為105nm~3000nm。
  15. 如申請專利範圍第7項所述的靜電防護元件，其中前述靜電防護複合結構的硬度為8~12GPa，鉛筆硬度為5~7，附著力為8~12N，以及耐溫性為室溫~500℃。
  16. 一種靜電防護元件的製造方法，包括下述步驟：A.對基板進行表面處理；B.於經表面處理的前述基板上形成鍵結層，其中前述鍵結層的材質包括金屬材料；C.於前述鍵結層上形成漸進層，其中前述漸進層的材質包括非化學計量金屬氧化物材料，而且在前述漸進層的厚度方向中，前述非化學計量金屬氧化物材料中的氧濃度隨著遠離基板而逐漸增加；以及D.於前述漸進層上形成複合層，其中前述複合層包括比例為0.005：1~0.01：1之非化學計量金屬氧化物材料以及化學計量金屬氧化物材料，而且前述複合層中的前述非化學計量金屬氧化物材料與前述化學計量金屬氧化物材料的比例能夠使前述複合層的片電阻值為1×107~1×108Ω/sq。
  17. 如申請專利範圍第16項所述的靜電防護元件的製造方法，其中：前述步驟A包括利用電漿對前述基板進行表面處理；前述步驟B包括提供金屬源，並將前述金屬源所產生的金屬離子沈積至前述基板上；前述步驟C包括從前述金屬源提供金屬離子的同時提供氧氣作為反應氣體，以將所產生的非化學計量金屬氧化物材料沈積到前述鍵結層上，其中前述氧氣的供應量隨著製程時間而逐漸增加；以及前述步驟D包括從前述金屬源提供金屬離子的同時提供氧氣作為反應氣體，以將所產生的化學計量金屬氧化物材料以及非化學計量金屬氧化物材料沈積到前述漸進層上，其中前述氧氣的供應量設定為在所形成的前述複合層中的非化學計量金屬氧化物材料與化學計量金屬氧化物材料的比例能夠使複合層的片電阻值為1×107~1×108Ω/sq。
  18. 如申請專利範圍第17項所述的靜電防護元件的製造方法，其中使用相同的沈積設備來進行前述步驟A~步驟D，且前述步驟B~步驟D使用相同的金屬源。
  19. 如申請專利範圍第17項所述的靜電防護元件的製造方法，其中前述步驟A所使用的電漿包括氧/氬電漿。
  20. 如申請專利範圍第17項所述的靜電防護元件的製造方法，其中前述金屬源包括金屬靶材，而且前述金屬靶材包括Ti靶材、Al靶材、Cu靶材、Ni靶材、Cr靶材、Ta靶材或V靶材。
  21. 如申請專利範圍第17項所述的靜電防護元件的製造方法，其中使用電弧離子鍍膜裝置來進行前述步驟A~步驟D，並使用Ti靶材作為前述步驟B~步驟D中的金屬源。
TW107118025A 2018-05-25 2018-05-25 靜電防護複合結構、靜電防護元件及其製造方法 TWI658566B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107118025A TWI658566B (zh) 2018-05-25 2018-05-25 靜電防護複合結構、靜電防護元件及其製造方法
US16/152,425 US11044798B2 (en) 2018-05-25 2018-10-05 ESD protection composite structure, ESD protection device, and manufacturing method thereof
US17/327,783 US11328946B2 (en) 2018-05-25 2021-05-24 Manufacturing method of ESD protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107118025A TWI658566B (zh) 2018-05-25 2018-05-25 靜電防護複合結構、靜電防護元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI658566B true TWI658566B (zh) 2019-05-01
TW202005040A TW202005040A (zh) 2020-01-16

Family

ID=67348070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118025A TWI658566B (zh) 2018-05-25 2018-05-25 靜電防護複合結構、靜電防護元件及其製造方法

Country Status (2)

Country Link
US (2) US11044798B2 (zh)
TW (1) TWI658566B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183135A1 (en) * 2003-03-19 2004-09-23 Oh-Hun Kwon ESD dissipative structural components
KR20170035181A (ko) * 2015-09-22 2017-03-30 지멕주식회사 Esd 방지 코팅 구조 및 esd 방지 코팅 구조의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869869A (en) * 1996-01-31 1999-02-09 Lsi Logic Corporation Microelectronic device with thin film electrostatic discharge protection structure
US6146753A (en) * 1997-05-26 2000-11-14 Dai Nippon Printing Co., Ltd. Antistatic hard coat film
US6319594B1 (en) 1998-03-17 2001-11-20 Dai Nippon Printing Co., Ltd. Low reflective antistatic hardcoat film
US6641939B1 (en) 1998-07-01 2003-11-04 The Morgan Crucible Company Plc Transition metal oxide doped alumina and methods of making and using
US7041365B2 (en) * 2003-05-12 2006-05-09 3M Innovative Properties Company Static dissipative optical construction
CN100486971C (zh) 2006-10-31 2009-05-13 北京理工大学 2,3,4,6,8-五甲氧基-二苯并呋喃及其用途
WO2009072302A1 (ja) 2007-12-06 2009-06-11 Panasonic Corporation 超音波アクチュエータ
JP5339051B2 (ja) * 2008-12-18 2013-11-13 Ｔｄｋ株式会社 静電気対策素子及びその複合電子部品
US8559155B2 (en) 2011-04-14 2013-10-15 International Business Machines Corporation Directing the flow of electrostatic discharge (ESD) current to a targeted impedance using nested plates
CN103066186B (zh) 2013-01-07 2016-03-02 浙江华正新材料股份有限公司 陶瓷片复合结构的绝缘层、铝基板及其制造方法
KR102029471B1 (ko) 2013-01-08 2019-10-07 삼성전기주식회사 정전 방전 보호 소자 및 이를 구비하는 칩 부품
US9845396B2 (en) 2013-08-12 2017-12-19 The Boeing Company Methods for making static dissipative coatings
US9853133B2 (en) 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183135A1 (en) * 2003-03-19 2004-09-23 Oh-Hun Kwon ESD dissipative structural components
KR20170035181A (ko) * 2015-09-22 2017-03-30 지멕주식회사 Esd 방지 코팅 구조 및 esd 방지 코팅 구조의 제조 방법

Also Published As

Publication number Publication date
US20210282253A1 (en) 2021-09-09
US11044798B2 (en) 2021-06-22
US11328946B2 (en) 2022-05-10
TW202005040A (zh) 2020-01-16
US20190364653A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
Chen et al. High-performance transparent barrier films of SiO x∕ SiN x stacks on flexible polymer substrates
Xue et al. Intrinsic and interfacial effect of electrode metals on the resistive switching behaviors of zinc oxide films
JP6016083B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
TWI576454B (zh) Spraying target for forming wiring film and coating layer for electronic parts
TWI658566B (zh) 靜電防護複合結構、靜電防護元件及其製造方法
JP2014199920A (ja) 電子部品用金属薄膜および金属薄膜形成用Ｍｏ合金スパッタリングターゲット材
CN114959397B (zh) 合金靶材及其制备方法、应用、阵列基板
WO2004076711A1 (ja) 耐ハロゲン系ガス腐食性及び耐ハロゲン系プラズマ腐食性に優れたコーティング膜、該コーティング膜を施した積層構造体並びにそれらの製造方法
JP6361957B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP6037208B2 (ja) 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
KR101597018B1 (ko) 금속 박막 및 금속 박막 형성용 Mo 합금 스퍼터링 타깃재
JP5663120B2 (ja) 圧力検出装置
WO2023149007A1 (ja) 回路基板用導電性フィルム、回路基板用導電性フィルムの製造方法
Tsai et al. Fabrication of Zinc Oxide Resistive Random-Access Memory on a Flexible Polyimide Substrate with Different Thicknesses
TW201719362A (zh) 導電性基板
Ahmad Development of Quartz Substrate Circuit Boards for nEXO
JP2023114963A (ja) 回路基板用導電性フィルム、回路基板用導電性フィルムの製造方法
JPH03177560A (ja) 電気絶縁性板状材料の製造方法
TW201723227A (zh) 配線膜
JP6108210B2 (ja) 電子部品用積層配線膜
JP6413663B2 (ja) 金属積層フィルム
JP2013127113A (ja) 導電体膜及びその製造方法並びに導電体膜形成用スパッタリングターゲット
JP2009230935A (ja) 多層膜の形成方法及び多層膜並びに半導体デバイス又は液晶デバイス
Orr Thin Films Formed by Electrochemical Reactions
JPS62127462A (ja) 時計用文字板の製造方法