JP2012104665A - 静電気対策素子 - Google Patents

Abstract

【課題】静電容量が小さく、且つ、繰り返し使用の耐久性に優れる静電気対策素子を提供する。
【解決手段】静電気対策素子１００は、絶縁性基板１１と、絶縁性基板１１上において相互に離間して対向配置された一対の電極２１、２２と、電極２１、２２間に配置された機能層３１と、機能層３１を介して一対の電極２１、２２と離間して配置された中間電極層４１と、を有し、中間電極層４１は、絶縁性材料４２のマトリックス中に導電性材料４３が不連続に分散したコンポジットからなるものである。
【選択図】図１

Description

本発明は、静電気対策素子に関し、特に、高速伝送系での使用やコモンモードフィルタとの複合化において有用な静電気対策素子に関する。

近年、電子機器の小型化および高性能化が急速に進展している。また、ＵＳＢ２．０やＳ−ＡＴＡ２、ＨＤＭＩ等の高速伝送系に代表されるように、伝送速度の高速化（１ＧＨｚを超える高周波数化）並びに低駆動電圧化の進展が著しい。その反面、電子機器の小型化や低駆動電圧化にともなって、電子機器に用いられる電子部品の耐電圧は低下する。したがって、人体と電子機器の端子が接触した際に発生する静電気パルスに代表される過電圧からの電子部品の保護が、重要な技術課題となっている。

従来、このような静電気パルスから電子部品を保護するために、静電気が入るラインとグランドとの間に積層バリスタを設ける構成が採られている。しかしながら、積層バリスタは、静電容量が大きいため、高速伝送系に用いた場合に信号品質を低下させる要因となる。

このため、近年では、静電容量を低減するために、対向する電極の間に静電気保護材料を充填した構成が提案されている。かかる構成によれば、比較的に静電容量を小さくすることができ、また、良好な静電気抑制効果を実現することができる。

上述した静電気対策部品の他に、特許文献１には、基板上に設けられた対向する一組の電極パターンと、これら電極パターン間に設けられた静電吸収体と、この静電気吸収体上であって、且つ、基板の略中央部に設けられた中間電極と、を有する静電気保護素子が開示されている。また、特許文献２には、基板上に設けられた対向する一組の端部電極と、これら端部電極間に設けられた静電吸収体と、この静電気吸収体下であって、且つ、基板の略中央部に設けられた中間電極と、を有する静電気保護素子が開示されている。

また、特許文献３には、基板上に設けられた対向する一組の主放電電極と、対向する主放電電極を挟むように配置された一組のトリガー電極と、を備えるサージアブソーバが開示されている。

特開２００８−２９４３２５号公報 特開２０１０−０４５１６４号公報 特開２００３−３２３９６１号公報

しかしながら、対向する電極の間に静電気保護材料を充填した従来の構成による低静電容量の静電気対策部品は、比較的に静電容量が小さいものの、放電時に生ずる電極の破損により、電極間で短絡したり、電極間のギャップ距離が変動して放電開始電圧や放電最大電圧（ピーク電圧）が大きく変動したりする等、繰り返し使用の耐久性が十分ではなかった。

一方、特許文献１乃至３には、第３電極（特許文献１および２における中間電極，特許文献３におけるトリガー電極）を配置することにより、放電最大電圧（ピーク電圧）のばらつきが抑えられ、或いは、熱影響を少なくして寿命特性が改善されると記載されている。しかしながら、特許文献１乃至３に記載された静電気保護部品は、そのような第３電極を配置しないものに比して、静電容量が大きくなるという問題があった。

そこで、本発明は、かかる事情に鑑みてなされたものであり、相互に離間して対向配置された電極を有する所謂ギャップ型電極搭載の静電気対策素子において、静電容量が小さく、且つ、繰り返し使用の耐久性に優れる静電気対策素子を提供することを目的とする。

本発明者らは、鋭意研究を重ねた結果、絶縁性材料と導電性材料とのコンポジットからなる中間電極層を採用することにより、上記課題が解決されることを見出し、本発明を完成するに至った。

すなわち、本発明による静電気対策素子は、絶縁性基板と、絶縁性基板上において相互に離間して対向配置された少なくとも一対の電極と、電極間に配置された機能層と、機能層を介して電極と離間して配置された中間電極層と、を有し、中間電極層は、絶縁性材料のマトリックス中に導電性材料が不連続に分散したコンポジットからなる。

本発明者らが、このように構成された静電気対策素子の特性を測定したところ、該静電気対策素子は、静電容量が小さく、且つ、繰り返し使用の耐久性に優れていることが判明した。かかる効果が奏される作用機構の詳細は、未だ明らかではないものの、例えば、以下のとおり推定される。

上記構成の静電気対策素子においては、中間電極層が一対の電極に近接配置されており、かかる中間電極層が一対の電極に対する補償回路として機能する。すなわち、上記構成の静電気対策素子は、ギャップ距離ΔＧ１である一対の電極間のみならず、ギャップ距離ΔＧ２である一対の電極の一方と中間電極層との間で、放電可能に設計されており、謂わば、放電が行われる箇所（以下、「放電箇所」ともいう。）が幅広く形成されている。そのため、放電時における一対の電極の負荷が軽減される。しかも、放電によって一対の電極に局所的な電極破壊（溶融や変形等）が生じてそのギャップ距離ΔＧ１が拡大した場合であっても、ギャップ距離ΔＧ２の電極間、すなわち一対の電極の一方と中間電極層との間で一定の放電を生じさせることができるので、放電による制御困難な電極破壊にともなう（最短）ギャップ距離の意図せぬ急激な増大が抑制される。また、上記構成の静電気対策素子においては、一対の電極の一方と中間電極層との間に放電が生じた際、中間電極層の一部に破壊が生じても、中間電極層には導電性材料が不連続に分散しているので、破壊が生じた局部に隣接する導電性材料が放電経路として有効に機能する。すなわち、放電はギャップ距離の短い部分で生じるように促されるので、破壊が生じた局部に隣接する導電性材料間に電流が流れ、この結果、中間電極層の面内方向へ電流を流すことができる。しかも、上記構成の静電気対策素子においては、絶縁性材料のマトリックス中に導電性材料が不連続に分散したコンポジットからなる中間電極層を中間電極として採用しているため、従来技術の如く金属板を中間電極として採用した場合に比して、放電時の応力印加にともなう中間電極の割れや破断が抑制される。したがって、中間電極の割れや破断による（最短）ギャップ距離の意図せぬ急激な増大が抑制される。これらが相まった結果、繰り返し放電にともなう放電最大電圧（ピーク電圧）の急激な上昇が、長期に亘り抑制されたものと考えられる。

さらに、上記構成の静電気対策素子においては、中間電極層に導電性材料が不連続に分散しているので、従来技術の如く中間電極を板状に構成した場合に比して平面視における一対の電極と導電性材料との重なり面積が低減される。よって、中間電極層の採用にともなう静電容量（一対の電極と中間電極層とから形成される総静電容量）の増大が確実に抑制される。上述した作用が相まった結果、上記構成の静電気対策素子では、静電容量が小さく、且つ、繰り返し使用の耐久性に優れるという結果が得られたものと推察される。但し、作用はこれらに限定されない。

なお、本発明者らの知見によれば、所謂ギャップ型電極搭載の静電気対策素子における機能層を介した放電は、ギャップ距離が最短の電極間で生じ易い傾向にあるものの、印加される電圧等の条件によってはギャップ距離が最短のギャップ距離より僅かに長い電極間でも生じ得ること、および、放電による電極破壊の程度やそれにともなうギャップ距離の変動量が制御不能であること、が見出されている。したがって、中間電極層は、低静電容量化を指向した追加電極として機能するのみならず、放電によって生じ得る複雑且つ不確実な事象に基づく放電最大電圧の制御困難な上昇幅を一定のコントロール下に収める制御機構として、有意なものであると言える。

また、少なくとも一対の電極と中間電極層とから形成される（総）静電容量は、０．０１〜０．５ｐＦであることが好ましい。静電容量をこの範囲内に設定すると、特に高速伝送系における信号品質の低下が抑制されるので、繰り返し使用の耐久性が高く、高速伝送系に適した、高性能な静電気対策素子が実現される。

また、前記導電性材料は、前記絶縁性材料のマトリックス中において前記機能層側に偏析していることが好ましい。このように、謂わば、機能層と反対側（上面側）に比して機能層側（下面側）の導電性材料の存在確率を高めるように構成すると、一対の電極の一方と中間電極層との間、導電性材料間、および、一対の電極の他方と中間電極層との間で一定の放電を確実に生じさせることができ、放電による制御困難な電極破壊にともなう（最短）ギャップ距離の意図せぬ急激な増大が一層抑制され得る。また、中間電極層の上面側の導電性材料の存在確率を低減することにより、静電気対策素子の表面側（上面側）の絶縁性を確保し易くなる。

ここで、上記機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットであることが好ましい。絶縁性無機材料と導電性無機材料とのコンポジットの採用により、低静電容量化が容易になるとともに、機能層の薄膜化も容易となる。したがって、静電気対策素子のより一層の薄膜化および小型化が実現可能となる。しかも、有機材料を用いた場合に比して、静電気対策素子の耐久性および耐熱性が高められ、その上さらに、温度や湿度等の外部環境への耐候性をも高められる。ここで、本明細書の機能層において、「絶縁性」とは０．１Ωｃｍ以上を、「導電性」とは、０．１Ωｃｍ未満を意味する。

なお、本明細書において、「コンポジット」とは、絶縁性材料のマトリックス中に導電性材料が分散した状態を意味し、絶縁性材料のマトリックス中に導電性材料が一様に或いはランダムに分散した状態のみならず、絶縁性材料のマトリックス中に導電性材料の集合体が分散した状態、すなわち一般に海島構造と呼ばれる状態を含む概念である。また、絶縁性材料および導電性材料は、特に明記した場合を除き、有機材料または無機材料を含む概念である。

本発明によれば、低静電容量でありながらも、繰り返し使用の耐久性に優れる静電気対策素子を実現できる。

本実施形態の静電気対策素子１００を概略的に示す模式平面図である。 図１のＩＩ−ＩＩ断面図である。 図１のＩＩＩ−ＩＩＩ断面図である。 本実施形態の静電気対策素子１００の機能層３１を示す模式平面図である。 本実施形態の静電気対策素子１００の製造工程を示す模式斜視図である。 本実施形態の静電気対策素子１００の製造工程を示す模式斜視図である。 本実施形態の静電気対策素子１００の製造工程を示す模式斜視図である。 本実施形態の静電気対策素子１００の製造工程を示す模式斜視図である。 静電気放電試験における回路図である。

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。

（第１実施形態）
図１は、本発明による静電気対策素子の一実施形態を概略的に示す模式平面図である。また、図２は、図１のＩＩ−ＩＩ断面図であり、図３は、図１のＩＩＩ−ＩＩＩ断面図である。

本実施形態の静電気対策素子１００は、絶縁性基板１１と、この絶縁性基板１１上に設けられた一対の電極２１、２２と、これら電極２１、２２の間に設けられた機能層３１と、この機能層上に設けられた中間電極層４１と、この中間電極層４１を覆うように形成された保護層５１とを備える。本実施形態の静電気対策素子１００において、電極２１、２２は、端子電極６１と電気的に接続されている（図８参照）。

絶縁性基板１１は、絶縁性表面１１ａを有する。絶縁性基板１１は、少なくとも電極２１、２２および機能層３１を支持可能なものであれば、その寸法形状は特に制限されない。ここで、絶縁性表面１１ａを有する絶縁性基板１１とは、絶縁性材料からなる基板の他、基板上の一部にまたは全面に絶縁膜が製膜されたものを含む概念である。

絶縁性基板１１の具体例としては、例えば、ＮｉＺｎフェライト、アルミナ、シリカ、マグネシア、窒化アルミ、フォルステライト等の誘電率が５０以下、好ましくは２０以下の低誘電率材料を用いたセラミック基板や、単結晶基板等が挙げられる。また、セラミック基板や単結晶基板等の表面に、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミ、フォルステライト等の誘電率が５０以下、好ましくは２０以下の低誘電率材料からなる絶縁膜を形成したものも、好適に用いることができる。なお、絶縁膜の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、基板および絶縁膜の膜厚は、適宜設定可能である。

絶縁性基板１１の絶縁性表面１１ａ上には、一対の電極２１、２２が相互に離間して設けられている。本実施形態では、一対の電極２１、２２は、絶縁性基板１１の平面略中央位置にギャップ距離ΔＧ１を置いて、対向配置されている。ここで、ギャップ距離ΔＧ１は、一対の電極２１、２２間の最短距離を意味する。

電極２１、２２を構成する素材としては、例えば、Ｎｉ、Ｃｒ、Ａｌ、Ｐｄ、Ｔｉ、Ｃｕ、Ａｇ、ＡｕおよびＰｔから選ばれた少なくとも一種類の金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。なお、本実施形態では、電極２１、２２は、平面視で矩形状に形成されているが、その形状は特に制限されず、例えば、櫛歯状、或いは、鋸状に形成されていてもよい。

電極２１、２２間のギャップ距離ΔＧ１は、所望の放電特性を考慮して適宜設定すればよく、特に限定されないが、通常、０．１〜５０μｍ程度であり、低電圧初期放電を確保するという観点から、より好ましくは０．１〜２０μｍ程度、さらに好ましくは０．１〜１０μｍ程度である。なお、電極２１、２２の厚さΔＴ１は、適宜設定することができ、特に限定されないが、通常、０．０５〜１０μｍ程度である。

電極２１、２２の形成方法は、特に限定されず、公知の手法を適宜選択することができる。具体的には、例えば、塗布、転写、電解めっき、無電解めっき蒸着或いはスパッタリング等により、絶縁性基板１１上に所望の厚さΔＴ１を有した電極層を作製する方法が挙げられる。さらに、このように形成された電極層を、例えば、イオンミリング等の公知の手法を用いて加工することにより、所望のギャップ距離ΔＧ１を有した電極２１、２２を形成することができる。

上記の電極２１、２２間には、機能層３１が設けられている。本実施形態では、上述した絶縁性基板１１の絶縁性表面１１ａ上および電極２１、２２上に、機能層３１が積層された構成となっている。この機能層３１の寸法形状およびその配設位置は、過電圧が印加された際に自身を介して電極２１、２２間で初期放電が確保されるように設計されている限り、特に限定されない。

機能層３１を構成する素材は、過電圧が印加された際に自身を介して電極２１、２２間で初期放電が確保されるように設計されている限り、特に限定されない。低電圧放電タイプの静電気保護材料として、例えば、Ａｌ₂Ｏ₃、ＴｉＯ₂およびＳｉＯ₂、フォルステライト等の金属酸化物や金属窒化物等の絶縁性無機材料の他、絶縁性有機材料および／または絶縁性無機材料のマトリックス中に導電性無機材料が不連続に含まれる（一様にまたはランダムに分散した）コンポジット等が知られている。低静電容量化を図る観点から、絶縁性無機材料のマトリックス中に導電性無機材料が分散したコンポジットであることが好ましい。絶縁性無機材料のマトリックス中に導電性無機材料が分散したコンポジットは、従来の機能層に比して薄膜化が容易であり、しかも、有機材料を用いた場合に比して耐久性および耐熱性に優れ、その上さらに、温度や湿度等の外部環境への耐候性にも優れる傾向にある。

図４は、機能層３１を説明するための模式平面図である。本実施形態では、機能層３１として、絶縁性無機材料３２のマトリックス中に導電性無機材料３３が不連続に分散したコンポジットが採用されている。

機能層３１は、絶縁性無機材料３２のマトリックス中に島状の導電性無機材料３３の集合体が不連続に点在した海島構造を有する。本実施形態では、機能層３１は、逐次スパッタリングを行うことにより形成されている。より具体的には、絶縁性基板１１の絶縁性表面１１ａ上および／または電極２１、２２上に、導電性無機材料３３をスパッタリングして部分的に（不完全に）成膜した後、引き続き絶縁性無機材料３２をスパッタリングすることにより、謂わば、島状に点在した導電性無機材料３３の層とこれを覆う絶縁性無機材料３２の層との積層構造のコンポジットが形成されている。

マトリックスを構成する絶縁性無機材料３２の具体例としては、例えば、金属酸化物、金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｉＯ₂、ＺｎＯ、ＮｉＯ、ＣｏＯ、Ｖ₂Ｏ₅、ＣｕＯ、ＭｇＯ、ＺｒＯ₂、Ｍｇ₂ＳｉＯ₄、ＡｌＮ、ＢＮおよびＳｉＣが好ましい。これらは、１種を単独で用いても、２種以上を併用してもよい。これらの中でも、絶縁性マトリックスに高度の絶縁性を付与する観点からは、Ａｌ₂Ｏ₃、ＳｉＯ₂、フォルステライト等を用いることがより好ましい。一方、絶縁性マトリックスに半導体性を付与する観点からは、ＴｉＯ₂やＺｎＯを用いることがより好ましい。絶縁性マトリックスに半導体性を付与することで、放電開始電圧およびクランプ電圧に優れる静電気対策素子を得ることができる。ここで、絶縁性マトリックスに半導体性を付与する方法は、特に限定されないが、例えば、これらＴｉＯ₂やＺｎＯを単独で用いたり、これらを他の絶縁性無機材料３２と併用すればよい。特に、ＴｉＯ₂は、アルゴン雰囲気中でスパッタリングする際に酸素が欠損し易く、電気伝導度が高くなる傾向にあるので、絶縁性マトリックスに半導体性を付与するにはＴｉＯ₂を用いることが特に好ましい。

導電性無機材料３３の具体例としては、例えば、金属、合金、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ，ＰｄおよびＰｔ、或いは、これらの合金が好ましい。

機能層３１の層の厚さ（本実施形態においては、後述するギャップ距離ΔＧ２に相当する。）は、特に限定されるものではなく、適宜設定することができる。繰り返し使用の耐久性を確保する観点から、機能層３１の層の厚さは、少なくとも電極２１、２２間のギャップ距離ΔＧ１より大きな値に設定することが好ましい。具体的には、１０ｎｍ〜６０μｍであることが好ましく、１００ｎｍ〜２５μｍであることがより好ましい。

本実施形態の如く、謂わば、不連続に点在した島状の導電性無機材料３３の層と絶縁性無機材料３２のマトリックスの層とを形成する場合、導電性無機材料３３の層の厚さは、１〜１０ｎｍであることが好ましく、絶縁性無機材料３２の層の厚さは、１０ｎｍ〜３０μｍであることが好ましい。

機能層３１の形成方法は、上述したスパッタリング法に限定されない。絶縁性基板１１の絶縁性表面１１ａ上および／または電極２１、２２上に、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の薄膜形成方法を適用して、上述した絶縁性無機材料３２および導電性無機材料３３を付与することにより、所望の厚さを有した機能層３１を形成することができる。

上記の機能層３１の表面３１ａ上には、中間電極層４１が設けられている。本実施形態では、中間電極層４１は、断面視における電極２１、２２の上方に、より具体的には、断面視における電極２１、２２の上面からギャップ距離ΔＧ２（すなわち、機能層３１の厚さ）を置いて配置されている。ここで、ギャップ距離ΔＧ２は、電極２１、２２と中間電極層４１との間の最短距離を意味する。

中間電極層４１の厚さΔＴ２は、適宜設定することができ、特に限定されない。放電最大電圧（ピーク電圧）の上昇を長期に亘って抑制し、静電気対策素子１００の繰り返し使用の耐久性を高める観点から、厚い方が好ましい。具体的には、中間電極層４１の厚さΔＴ２は、電極２１、２２の厚さΔＴ１より厚いこと好ましい。中間電極層４１の厚さΔＴ２は、通常、１〜１００μｍ程度で適宜設定すればよく、より好ましくは３〜５０μｍである。

平面視における中間電極層４１の外径サイズ、すなわち中間電極層４１の実装領域を構成する最大幅（図１において、紙面の上下方向）ΔＷと最大長さ（図１において、紙面の左右方向）ΔＬは、放電経路の担保と低静電容量化のバランスを考慮して適宜設定することができ、特に限定されない。本実施形態の如く、中間電極層４１の幅が電極２１、２２の幅に対して幅広に設定され、中間電極層４１の幅方向の両端部が平面視における電極２１、２２の幅方向の端部より外方に配置されていると、中間電極層４１と電極２１、２２との間の放電経路を幅広く確保しやすい傾向にある。また、本実施形態の如く、中間電極層４１の長さが比較的に短く設定され、中間電極層４１の長さ方向の両端部が電極２１、２２の長さ方向の端部より内方に配置されている（平面視で電極２１、２２間のギャップΔＧ１周辺のみが中間電極層４１によって覆われている／平面視で長さ方向において一部の電極２１、２２が中間電極層４１によって覆われていない）と、低静電容量化を確保しやすい傾向にある。

具体的には、例えば、中間電極層４１の最大長さ（図１において、紙面の左右方向）ΔＬは、ギャップ距離ΔＧ１の初期値をａとし、ギャップ距離ΔＧ２の初期値をｂとし、中間電極層４１の実装領域を構成する最大長さΔＬをｃとし、ａ＜ｂ＜ｃとした場合に、ａ〜０．８ｃの範囲内であることが好ましく、３ａ〜０．５ｃであることがより好ましい。電極２１、２２の破壊が生じて２ｂ＜２ΔＧ２になった際であっても、中間電極層４１の長さ方向における長さを上記範囲内に設定すると、電極２１、２２の面内において、ギャップ距離ΔＧ２と略同等の距離（または、ギャップ距離ΔＧ２より僅かに長い距離）に位置する中間電極層４１の存在確率が増加する傾向にあるため、放電最大電圧（ピーク電圧）の急激な上昇が抑制される。なお、図２では、ギャップ距離ΔＧ２について、電極２１、２２面から垂直方向のみ図示したが、ギャップ距離ΔＧ２はこれに限られない。

電極２１と中間電極層４１との間の放電経路、および、電極２２と中間電極層４１との間の放電経路の双方を最短距離で構成する観点から、中間電極層４１の実装領域は、平面視における電極２１、２２間を覆うように（電極２１、２２間にまたがるように）設定することが好ましい。

中間電極層４１は、絶縁性材料４２のマトリックス中に導電性材料３３が不連続に分散したコンポジットからなる。本実施形態では、中間電極層４１は、絶縁性材料４２と導電性材料４３との混合ペーストを形成した後、スクリーン印刷法を用いて形成されている。

より具体的には、まず、絶縁性樹脂等の絶縁性材料４２と導電性フィラー等の導電性材料４３とを所定の割合で調合し、この調合物に有機溶剤を加え、得られた混合物に混練処理或いは分散処理を施すことにより、混合ペーストを調製する。得られた混合ペーストをスクリーン印刷法により機能層３１上に塗布した後、乾燥処理および加熱硬化処理を行うことにより、所定形状の中間電極層４１を形成する。なお、混練処理および分散処理の際には、公知の混練装置或いは分散装置を用いることができ、例えば、３本ロールミル等の原料練り装置を用いることができる。

なお、静電気対策素子１００表面の絶縁性を確保する観点から、乾燥処理、加熱硬化処理を行った後、仮硬化した混合ペースト上の略全面に絶縁性材料４２をさらに形成させてもよい。

また、例えば、絶縁性材料４２として、セラミックスまたはセラミックスが含有された混合材料を使用する場合には、導電性材料４３とセラミックス仮焼粉末とを所定の割合で調合後、バインダーと溶剤とを加えた混合物を混練および分散させることにより、混合ペーストを調製してもよい。

中間電極層４１の作製方法は、公知の手法を適宜採用することができ、上記の方法に限定されない。例えば、混合ペーストの塗布方法として、スピンコートやスプレーコートを採用することができる。また、中間電極層４１の作製にフォトリソ法を用いてもよい。例えば、調製した混合ペーストを機能層３１上の略全面に塗布し、乾燥処理および加熱硬化処理を行ってベタ状の中間電極層の作製した後、レジストを混合ペースト上に塗布し、マスクを用いてレジストにパターン露光および現像処理を行なってマスクパターンを形成し、しかる後に、エッチング処理或いはミリング処理を行ってパターン形成することにより、所定のパターンを有する中間電極層４１を形成することができる。ここで、混合ペーストの乾燥処理および加熱硬化処理は、また、混合ペーストの塗布やレジストの塗布には、例えば、スピンコーターやスリットコーター等の公知の塗布装置を用いることができる。

中間電極層４１のマトリックスを構成する絶縁性材料４２の具体例としては、例えば、ポリイミド系樹脂、エポキシ系樹脂、フェノール樹脂、シリコーン系樹脂、アクリル系樹脂、ポリエステル系樹脂等の有機材料、フォルステライト、アルミナ、フェライト、ムライト、ケイ酸ガラス（ケイ酸塩ガラス）等の無機材料等が挙げられるが、これらに特に限定されない。絶縁性を維持する観点から、中間電極層４１の絶縁性材料４２は、抵抗率が０．１Ωｃｍ超であることが好ましい。絶縁性マトリックスに高度の絶縁性および難燃性を付与する観点から、中間電極層４１の絶縁性材料４２は、有機材料であることが好ましく、とりわけ、ポリイミド系樹脂またはエポキシ系樹脂が好ましい。

中間電極層４１の導電性材料４３の具体例としては、例えば、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ、Ｔａ、ＷおよびＰｔ等の金属、或いは、これらの合金、ＳｎＯ₂、ＴｉＯ₂、ＺｎＯ等の金属酸化物、ＳｉＣ等の金属炭化物、ＴｉＢ₂等の金属ホウ化物、ＴｉＮ等の金属窒化物等が挙げられるが、これらに特に限定されない。導電性を維持する観点から、中間電極層４１の導電性材料４３は、抵抗率が０．１Ωｃｍ以下であることが好ましい。抵抗率が０．１Ωｃｍ以下である限り、公知の半導体材料を導電性材料４３として用いることもできる。導電性を確保する観点から、導電性材料４３は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ、Ａｇ、Ｐｄ、Ｔａ、ＷおよびＰｔ、或いは、これらの合金を用いた金属フィラーであることが好ましい。

放電経路の担保と低静電容量化のバランス並びに強度および繰り返し使用の耐久性の観点から、導電性材料４３の充填量（中間電極層４１の外径サイズの体積に対する導電性材料の体積の割合（％））は、１０〜５０ｖｏｌ％であることが好ましく、より好ましくは、２０〜５０ｖｏｌ％である。

また、放電経路の担保と導電性を確保する観点から、中間電極層４１中の導体材料の体積抵抗率は、０．１Ωｃｍ以下であることが好ましく、より好ましくは、０．０１Ωｃｍ以下である。さらにまた、同観点から、導電性材料４３に金属フィラーを用いた場合、金属フィラーの平均粒径（Ｄ５０）ΔＲは、０．１〜１０μｍであることが好ましく、より好ましくは、０．３〜３μｍである。

保護層５１は、上記中間電極層４１を覆うように、機能層３１上および中間電極層４１上に設けられている。保護層５１を構成する素材は、絶縁性を有するものであれば、特に限定されない。その具体例としては、例えば、絶縁性無機材料３２で説明した絶縁性無機材料の他、ポリイミド、エポキシ等の樹脂等の絶縁性有機材料等が挙げられる。

保護層５１の形成方法は、特に限定されない。上述した方法で形成された機能層３１の表面３１ａ上および／または中間電極層４１上に、公知の形成方法を適用して、絶縁性無機材料または絶縁性有機材料を付与することにより、所望の厚さを有した保護層５１を形成することができる。また、別途予め形成した保護層５１を、機能層３１の表面３１ａ上および／または中間電極層４１上に積層させてもよい。

以上、詳述したように、本実施形態の静電気対策素子１００においては、中間電極層４１が配置されているので、放電時における一対の電極の負荷を軽減できるとともに放電による電極破壊にともなう（最短）ギャップ距離の意図せぬ急激な増大を抑制できるので、繰り返し放電にともなう放電最大電圧（ピーク電圧）の上昇を長期に亘り抑制することができる。

また、一対の電極２１と中間電極層４１との間に放電が生じた際、中間電極層４１の一部に破壊が生じていても、中間電極層４１には、導電性材料４３が不連続に分散しているので、破壊が生じた局部に隣接する導電性材料４３、４３間に電流が流れ、この結果、中間電極層４１の面内方向へ電流を流すことができる。そのため、繰り返し放電にともなう放電最大電圧（ピーク電圧）の急激な上昇が、長期に亘り抑制することができる。

さらに、中間電極層４１には、導電性材料４３が不連続に分散されているので、従来技術の如く中間電極を板状に構成した場合に比して平面視における一対の電極と導電性材料との重なり面積を低減することができる。よって、中間電極層４１の採用にともなう静電容量（一対の電極２１、２２と中間電極層４１から形成される総静電容量）の増大を確実に抑制することができる。この結果、本実施形態による静電気対策素子１００では、静電容量が小さく、且つ、繰り返し使用の耐久性に優れるという結果を得ることができる。

また、本実施形態の静電気対策素子１００においては、絶縁性無機材料３２のマトリックス中に不連続に点在した島状の導電性無機材料３３を含む機能層３１が、低電圧放電タイプの静電気保護材料として機能する。そして、かかる構成を採用することにより、静電容量が小さく、ピーク電圧が低く、且つ、放電耐性に優れる、高性能な静電気対策素子１００が容易に実現される。しかも、機能層３１として、少なくとも絶縁性無機材料３２と導電性無機材料３３とから構成されるコンポジットが採用されているため、従来の有機−無機複合膜に比して、耐熱性が高められ、また、温度や湿度等の外部環境により特性が変動し難いので、信頼性が高められる。その上さらに、スパッタリング法により機能層３１が形成可能であり、これにより、生産性および経済性がより一層高められる。

以下、実施例により本発明を説明するが、本発明はこれらに限定されるものではない。
（実施例１）
図５に示すように、まず、絶縁性基板１１（ＮｉＺｎフェライト基板、誘電率：１３、ＴＤＫ株式会社製）の一方の絶縁性表面１１ａに、スパッタリング法により、厚さ０．７μｍのＣｕの金属薄膜を略全面に形成し、形成されたＣｕ薄膜をフォトリソ法によりエッチングすることにより、相互に離間して対向配置された一対の帯状の電極２１、２２を形成した。このとき電極２１、２２の電極長さは０．５ｍｍ、電極幅は０．２ｍｍ、電極２１、２２間のギャップ距離△Ｇ１は３μｍとした。

次いで、図６に示すように、上記の絶縁性基板１１上および電極２１、２２上に、以下の手順で、スパッタリング法により、機能層３１を形成した。

まず、絶縁性基板１１の電極２１、２２が形成された面側に、スパッタリング法によりＡｕを部分的に成膜することにより、厚さ３ｎｍの島状のＡｕの薄膜が不連続に点在した導電性無機材料３３の層を形成した。このスパッタリングは、マルチターゲットスパッタ装置（商品名：ＥＳ３５０ＳＵ、株式会社エイコー・エンジニアリング製）を使用し、アルゴン圧力が１０ｍＴｏｒｒ、投入電力が２０Ｗ、スパッタ時間が４０秒の条件下で実施した。

次に、島状のＡｕ薄膜の層および電極２１、２２を厚さ方向に完全に覆うように、絶縁性基板１１の電極２１、２２が形成された面側に、スパッタリング法によりアルミナを略全面に成膜することにより、厚さ３μｍの絶縁性無機材料３２の層を形成した。このスパッタリングは、マルチターゲットスパッタ装置（商品名：ＥＳＵ３５０、株式会社エイコー・エンジニアリング製）を使用し、アルゴン圧力が１０ｍＴｏｒｒ、投入電力が４００Ｗ、スパッタ時間が６００分の条件下で実施した。

次いで、ポリイミド樹脂（抵抗率１０¹⁵Ωｃｍ以上）と、Ｃｕからなる導体フィラー（平均粒径０．４μｍ、抵抗率１．７×１０^-6Ωｃｍ）とを６０：４０の体積割合で調合し、この調合物にさらに有機溶剤を加え、得られた混合物を混練および分散することにより混合ペーストを調製した。次に、スクリーン印刷法により、調製した混合ペーストを機能層３１上に厚さ１０μｍの厚膜を形成した。その後、形成した厚膜に対して、乾燥処理および加熱硬化処理を行うことにより、図７に示すように、ポリイミド樹脂中に金属フィラーの層が不連続に分散したコンポジットからなる中間電極層４１（外径サイズの最大幅８０μｍ、最大長１００μｍ、厚さ１０μｍ、金属フィラーの充填量４０ｖｏｌ％）を作製した。

その後、中間電極層４１を厚さ方向に完全に覆うように、露出した機能層３１および中間電極層４１の機能層３１と接触していない面側に、スパッタリング法によりアルミナを略全面に成膜することにより、厚さ１０μｍの保護層５１を形成した。このスパッタリングは、マルチターゲットスパッタ装置（商品名：ＥＳＵ３５０、株式会社エイコー・エンジニアリング製）を使用し、アルゴン圧力が１０ｍＴｏｒｒ、投入電力が４００Ｗ、スパッタ時間が６００分の条件下で実施した。

その後、図８に示すように、電極２１、２２の外周端部に接続するように、Ｃｕを主成分とする端子電極６１を形成することにより、図１および図２と略同等の構造を有する、実施例１の静電気対策素子１００を得た。

（比較例１）
中間電極層４１に代えて、以下の手順で板状の中間電極を形成すること以外は、実施例１と同様に操作して、比較例１の静電対策素子を得た。

ここでは、機能層３１が形成された面側に、スパッタリング法により、厚さ７００ｎｍのＣｕの金属薄膜を順次、略全面に形成し、形成された積層金属薄膜片をフォトリソ法によりエッチングすることにより、機能層３１の略中央に幅８０μｍ、長さ１００μｍ、厚さ５０ｎｍの積層金属薄膜片を１つ形成し、その後、マスクを用いた電解めっき法により、この金属薄膜片上でＣｕをめっき成長させ、これにより、幅８０μｍ、長さ１００μｍ、厚さ５μｍのＣｕからなる中間電極を１つ形成した。

＜静電気放電試験＞
次に、上記のようにして得られた実施例１および比較例１の静電気対策素子について、図９に示す静電気試験回路を用いて、静電気放電試験を実施した。

この静電気放電試験は、国際規格ＩＥＣ６１０００−４−２の静電気放電イミュニティ試験およびノイズ試験に基づき、人体モデルに準拠（放電抵抗３３０Ω、放電容量１５０ｐＦ、印加電圧８ｋＶ、接触放電）して行った。具体的には、図１０の静電気試験回路に示すように、評価対象の静電気対策素子の一方の端子電極をグランドに接地するとともに、他方の端子電極に静電気パルス印加部を接続した後、静電気パルス印加部に放電ガンを接触させて静電気パルスを印加した。ここで印加する静電気パルスは、放電開始電圧以上の電圧を印加した。

なお、放電開始電圧は、静電気試験を０．４ｋＶから０．２ｋＶ間隔で増加させながら行なった際に観測される静電気吸収波形において、静電気吸収効果が現れた電圧とする。また、ピーク電圧は、ＩＥＣ６１０００−４−２に基づく静電気試験を充電電圧８ｋＶの接触放電で行なった際における、静電気パルスの最大電圧値とする。さらに、クランプ電圧は、ＩＥＣ６１０００−４−２に基づく静電気試験を充電電圧８ｋＶの接触放電で行なった際における、静電気パルスの波頭値から３０ｎｓ後の電圧値とする。

なお、静電容量は、１ＭＨｚにおける静電容量（ｐＦ）を測定した。また、放電後のピーク電圧は、静電気放電試験を１００回繰り返した後のピーク電圧を測定したものである。表１に評価結果を示す。

表１に示す結果より、実施例１の静電気対策素子は、放電開始電圧が２ｋＶ以下で静電容量が０．１ｐＦ程度と小さく、高速伝送系において適用可能な性能を有することが確認された。しかも、実施例１の静電気対策素子は、繰り返し放電後のピーク電圧も初期ピーク電圧も十分に低く、放電耐性においても優れた性能を有することが確認された。

また、実施例１と比較例１との比較から、絶縁性材料のマトリックス中に導電性材料が不連続に分散したコンポジットからなる中間電極層を採用することにより、平面視における一対の電極と中間電極との重なり面積が低減され、静電容量（中間電極と一対の電極とから形成される総静電容量）が大幅に低減されることが確認された。

さらに、実施例１の静電気対策素子は、繰り返し放電後のピーク電圧が十分に低いことから、補償回路として機能していることが確認され、静電容量の増大が抑制されるとともに、繰り返し放電後のピーク電圧の急激な上昇が長期に亘り抑制されることが確認された。

以上説明したとおり、本発明の静電気対策素子は、静電容量が小さく、且つ、繰り返し使用の耐久性に優れるので、各種電子・電気デバイスおよびそれらを備える各種機器、設備、システム等に広く且つ有効に利用可能であり、とりわけ、高速差動伝送ライン信号ラインや映像信号ラインにおけるノイズ対策として広く且つ有効に利用可能である。

１１…絶縁性基板、１１ａ…絶縁性表面、２１、２２…電極、３１…機能層、３１ａ…機能層３１の表面、３２…絶縁性無機材料、３３…導電性無機材料、４１…中間電極層、４２…絶縁性材料、４３…導電性材料、５１…保護層、６１…端子電極、１００，２００…静電気対策素子、ΔＧ１…電極２１、２２間のギャップ距離、ΔＧ２…電極２１、２２と中間電極層４１との間のギャップ距離、ΔＴ１…電極２１、２２の厚さ、ΔＴ２…中間電極層４１の厚さ、ΔＷ…中間電極層４１の実装領域を構成する最大幅、ΔＬ…中間電極層４１の実装領域を構成する最大長さ。ΔＲ…金属フィラーの平均粒径。

Claims (4)

1. 絶縁性基板と、
   前記絶縁性基板上において相互に離間して対向配置された少なくとも一対の電極と、
   前記電極間に配置された機能層と、
   前記機能層を介して前記電極と離間して配置された中間電極層と、を有し、
   前記中間電極層は、絶縁性材料のマトリックス中に導電性材料が不連続に分散したコンポジットからなる、
   静電気対策素子。
2. 前記少なくとも一対の電極と前記中間電極層とから形成される総静電容量は、０．０１〜０．５ｐＦである、
   請求項１記載の静電気対策素子。
3. 前記導電性材料は、前記絶縁性材料のマトリックス中において前記機能層側に偏析している、
   請求項１または２項記載の静電気対策素子。
4. 前記機能層は、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に分散したコンポジットである、
   請求項１乃至３のいずれか１項記載の静電気対策素子。

Images