KR20140089178A - 정전 방전 보호 소자 및 그 제조 방법 - Google Patents

정전 방전 보호 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20140089178A
KR20140089178A KR1020130001089A KR20130001089A KR20140089178A KR 20140089178 A KR20140089178 A KR 20140089178A KR 1020130001089 A KR1020130001089 A KR 1020130001089A KR 20130001089 A KR20130001089 A KR 20130001089A KR 20140089178 A KR20140089178 A KR 20140089178A
Authority
KR
South Korea
Prior art keywords
metal
substrate
thin film
electrostatic discharge
metal thin
Prior art date
Application number
KR1020130001089A
Other languages
English (en)
Inventor
위성권
유영석
민경복
심원철
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130001089A priority Critical patent/KR20140089178A/ko
Priority to CN201310574597.6A priority patent/CN103915420A/zh
Priority to US14/147,220 priority patent/US20140192446A1/en
Publication of KR20140089178A publication Critical patent/KR20140089178A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12Overvoltage protection resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermistors And Varistors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 정전 방전 보호 소자에 관한 것으로, 본 발명의 실시예에 따른 정전 방전 보호 소자는 기판, 기판상에서 서로 이격되어 배치된 전극들, 그리고 기판상에 형성된 비정형(atypical)의 금속 덩어리들을 갖는다.

Description

정전 방전 보호 소자 및 그 제조 방법{ELECTROSTATIC DISCHARGE PROTECTION DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 정전 방전 보호 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 높은 정전 방전 특성을 가지고, 기능층의 제조 효율을 향상시킬 수 있는 정전 방전 보호 소자 및 그 제조 방법에 관한 것이다.
정전 방전(ElectroStatic Discharge:ESD)으로부터 소정의 전자 부품들을 보호하는 정전 방전 보호 소자가 널리 사용된다. 일 예로서, 기판, 상기 기판 상에서 일정 간격(gab)을 이격하여 배치되는 전극들, 상기 기판과 상기 전극들을 덮는 절연층, 그리고 상기 기판 또는 상기 절연층에 제공된 기능층(funtional layer) 등으로 이루어진 구조를 갖는 정전 방전 보호 소자가 있다. 상기 기능층은 상기 기판에 발생되는 서지 전류를 흡수처리하여 그라운드층으로 안내하기 위해 제공된다. 일 예로서, 상기 기능층은 상기 기판과 상기 절연층의 계면에서 도전성 박막의 형태로 제공될 수 있다. 다른 예로서, 상기 기능층은 상기 절연층을 금속-복합재 재질로 형성하는 것으로 제공될 수도 있다.
일본공개특허번호 2006-114801
본 발명이 해결하고자 하는 과제는 정전 방전 특성을 향상시킨 정전 방전 보호 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 기존의 기능층을 대체할 수 있는 새로운 구조의 기능층을 갖는 정전 방전 보호 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 제조 공정 효율을 향상시킨 정전 방전 보호 소자의 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 금속-복합재 재료로 기능층을 구현하는 경우에 비해, 복합재 내 금속 분말을 고르게 분포하기 어려워 기능층의 제조 효율이 떨어지는 것을 방지할 수 있는 정전 방전 보호 소자의 제조 방법을 제공하는 것에 있다.
본 발명에 따른 정전 방전 보호 소자는 기판, 상기 기판상에서 서로 이격되어 배치된 전극들, 그리고 상기 기판상에 형성된 비정형(atypical)의 금속 덩어리들을 갖는 정전 방전 흡수층을 포함한다.
본 발명의 실시예에 따르면, 상기 금속 덩어리들 각각은 팔라듐(Pd), 로듐(Rh), 은(Ag), 금(Au), 코발트(Co), 니켈(Ni), 그리고 구리(Cu) 중 적어도 어느 하나의 금속으로 이루어질 수 있다.
본 발명의 실시예에 따르면, 상기 기판과 상기 전극들을 덮는 절연층을 더 포함하고, 상기 금속 덩어리들은 상기 기판과 상기 절연층의 경계면을 따라 형성될 수 있다.
본 발명의 실시예에 따르면, 상기 기판과 상기 전극들 상에서 불규칙하게 분포될 수 있다.
본 발명의 실시예에 따르면, 상기 금속 덩어리들은 50nm 내지 1㎛의 폭을 가질 수 있다.
본 발명의 실시예에 따르면, 상기 금속 덩어리들의 점유 면적은 상기 기판에 대해 5% 내지 85%일 수 있다.
본 발명의 실시예에 따르면, 상기 금속 덩어리들은 상기 기판을 덮는 금속 박막에 대해 열처리를 수행하여 형성된 결과물일 수 있다.
본 발명의 실시예에 따르면, 상기 절연층은 수지 계열의 재질로 이루어질 수 있다.
본 발명에 따른 정전 방전 보호 소자의 제조 방법은 기판을 준비하는 단계, 상기 기판 상에 서로 이격되어 배치되는 전극들을 형성하는 단계, 상기 기판을 덮는 금속 박막을 형성하는 단계, 그리고 상기 금속 박막을 열처리하여 비정형(atypical)의 금속 덩어리들로 변형시키는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 금속 박막을 형성하는 단계는 스터퍼링 공정, 전자빔 증착(Electron Beam Evaporation) 공정, 열 증착(thermal evaporation) 공정, 레이저 분자빔 증착(Laser Molecular Beam Epitacy:L-MBE) 공정, 그리고 펄스 레이저 증착(Pulsed Laser Depostion:PLD) 공정 중 적어도 어느 하나를 수행하여 이루어질 수 있다.
본 발명의 실시예에 따르면, 상기 금속 박막은 10nm 내지 200nm 두께를 갖도록 형성될 수 있다.
본 발명의 실시예에 따르면, 상기 금속 박막을 열처리하는 단계는 상기 금속 박막에 대해 300℃ 내지 500℃의 온도로 가열하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 금속 박막을 열처리하는 단계는 상기 금속 덩어리들의 폭이 50nm 내지 1㎛을 만족하도록 수행될 수 있다.
본 발명의 실시예에 따르면, 상기 금속 박막을 열처리하는 단계는 상기 금속 덩어리들의 점유 면적이 대해 5% 내지 85%를 만족하도록 수행될 수 있다.
본 발명에 따른 정전 방전 보호 소자는 서지 전류 발생시 이러한 서지 전류를 그라운드층으로 흐르게 하는 전류 경로를 발생시키는 금속 덩어리들을 구비하므로, 단일 금속 박막을 이용하여 기능층을 구현하는 경우에 비해, 전기 전도성의 조절이 용이할 수 있고, 또한 금속-복합재 등으로 기능층을 구현하는 경우에 비해, 금속-수지 복합재 내 금속 분말의 균일하게 분포시키기 어려운 문제를 해결할 수 있다.
본 발명에 따른 정전 방전 보호 소자의 제조 방법은 서지 전류 발생시, 이를 그라운드층으로 흐르게 하는 전류 경로를 발생시키는 금속 덩어리들로 이루어진 기능층을 가지어, 단지 금속 박막 형태의 기능층 또는 금속-수지 복합재 형태의 기능층을 갖는 경우에 비해, 높은 정전 방전 특성을 갖고, 제조 효율이 향상된 정전 방전 보호 소자를 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 정전 방전 보호 소자를 보여주는 단면도이다.
도 2는 도 1의 도시된 정전 방전 보호 소자를 보여주는 평면도이다.
도 3은 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 방법을 보여주는 순서도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 과정을 설명하기 위한 도면들이다.
도 5는 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 과정에서 정전 방전 흡수층의 형성을 위한 금속 박막을 보여주는 사진이다.
도 6은 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 과정에서 정전 방전 흡수층의 금속 덩어리들을 보여주는 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 단계는 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들에 따른 정전 방전 보호 소자 및 그 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 정전 방전 보호 소자를 보여주는 단면도이고, 도 2는 도 1의 도시된 정전 방전 보호 소자를 보여주는 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 정전 방전 보호 소자(100)는 기판(110), 전극들(120), 정전방접 흡수층(130), 그리고 절연층(140)을 포함할 수 있다.
상기 기판(110)은 상기 정전 방전 보호 소자(100)의 구성들(120, 130, 140)의 제조를 위한 베이스(base)일 수 있다. 상기 기판(110)으로는 절연성 기판이 사용하는 것이 바람직할 수 있다. 상기 기판(110)으로는 세라믹 시트(ceramic sheet), 바리스터 시트(baristor sheet), 그리고 액정 고분자(liquid crystal polymer) 재질의 기판, 그 밖의 다양한 종류의 절연 시트 등이 사용될 수 있다. 또는, 상기 기판(110)으로는 페라이트 기판과 같은 자성체 기판이 사용될 수도 있다.
상기 전극들(120)는 상기 기판(110) 상에 서로 이격되어 배치된 전극 구조를가질 수 있다. 일 예로서, 상기 전극들(120)는 상기 기판(110)의 일측상에 배치되는 제1 전극 및 상기 기판(110)의 타측상에 배치되어 상기 제1 전극과 대향되는 제2 전극(124)을 포함할 수 있다. 상기 전극들(120)은 다양한 종류의 금속으로 이루어질 수 있다. 일 예로서, 상기 전극들(120)은 구리(Cu)로 이루어진 금속 패턴일 수 있다.
상기 정전방전 흡수층(130)은 정전 방전(ESD)을 흡수 또는 차단시키는 기능층(funtional layer)으로 사용될 수 있다. 보다 구체적으로, 상기 정전방전 흡수층(130)은 상기 정전 방전 보호 소자(100)에 서지 전류의 발생시, 상기 서지 전류를 상기 전극들(120)에 연결된 그라운드층으로 흐르도록 하기 위한 것으로, 상기 서지 전류의 발생 전에는 절연성을 갖고, 상기 서지 전류의 발생시에만 상기 서지 전류가 흐를 수 있는 전류 경로(current path)를 발생시킬 수 있다.
상기 절연층(140)은 상기 기판(110), 상기 정전 방전 흡수층(130), 그리고 상기 전극들(120)을 덮어 보호할 수 있다. 상기 절연층(140)으로는 다양한 절연 재질로 이루어질 수 있다. 일 예로서, 상기 절연층(140)으로는 폴리이미드 수지(polyimide resin) 또는 폴리머 수지(polymer resin)과 같은 다양한 종류의 수지(resin)로 이루어질 수 있다.
한편, 상기 정전방접 흡수층(130)은 복수의 금속 덩어리들(134)을 가질 수 있다. 상기 금속 덩어리들(134)은 상기 기판(110)과 상기 절연층(140)과의 경계면 및 상기 전극들(120)와 상기 절연층(140)과의 경계면을 따라 분포될 수 있다. 상기 금속 덩어리들(134)은 상기 기판(110) 상에 형성된 금속 박막을 열처리하여 형성된 것일 수 있다. 이에 따라, 상기 금속 덩어리들(134)은 불규칙한 간격으로 서로 이격되어 배치될 수 있으며, 상기 금속 덩어리들(134) 각각은 금속 입자들로 이루어진 알갱이 형태로 제공될 수 있다.
상기 금속 덩어리들(134)은 다양한 금속 재질로 이루어질 수 있다. 예컨대, 상기 금속 덩어리들(134)은 팔라듐(Pd), 로듐(Rh), 은(Ag), 금(Au), 코발트(Co), 주석(Sn) 그리고 니켈(Ni) 중 적어도 어느 하나의 금속으로 형성될 수 있다. 상기 금속 덩어리들(134)은 상기와 같은 금속들 중에서 선택된 어느 하나의 단일 금속으로 이루어질 수 있다. 그러나, 선택적으로 상기 금속 덩어리들(134)은 상기 금속들 중에서 적어도 두 개 이상의 합금으로 이루어질 수도 있다.
상기 금속 덩어리들(134)은 다양한 형상을 가질 수 있다. 예컨대, 상기 금속 덩어리들(134)은 형상이 일정하지 않은 비정형(atypical) 형태로 제공될 수 있다. 다만, 상기 금속 덩어리들(134)은 완전한 구(shpere) 형상이 아닌, 상기 기판(110)으로부터 상방향의 높이에 비해, 상기 기판(110)의 측방향으로서의 폭이 큰 형태를 갖는 것이 바람직할 수 있다. 상기 금속 덩어리들(134)의 형상이 구에 가까울수록, 상기 정전방접 흡수층(130)의 두께가 두꺼워져, 기능층으로서의 기능이 저하될 수 있다. 또한, 상기 금속 덩어리들(134)은 금속 박막을 열처리(예컨대, 리플로우(reflow))하여 형성된 것이므로, 상기 금속 덩어리들(134)의 형상이 구에 가까울수록 상기 금속 덩어리들(134) 간의 간격이 넓어져, 기능층으로서의 기능이 저하될 수 있다.
상기 금속 덩어리들(134) 각각은 대략 50nm 내지 1㎛의 폭을 가질 수 있다. 상기 금속 덩어리들(134)의 폭이 대략 50nm 미만인 경우, 상기 금속 덩어리들(134)에 대한 상기 금속 덩어리들(134)이 구형에 가까워진 것일 수 있다. 이 경우, 상기 금속 덩어리들(134)의 기능층으로서의 기능이 발휘되지 않을 수 있다. 이에 반해, 상기 금속 덩어리들(134)의 폭이 대략 1㎛를 초과하는 경우, 상기 금속 덩어리들(134)의 형성을 위한 금속 박막에 대해 충분한 열처리가 이루어지지 않아, 본 발명이 추구하는 기능층으로서의 기능이 불충분한 상태로 해석될 수 있다. 이 경우, 상기 금속 덩어리들(134) 간의 전기적인 연결이 용이하여, 서지 전류의 발생하지 않은 상태에서도 도전성을 갖게 되어 쇼트(short) 등의 문제가 발생될 수 있다.
또한, 상기 금속 덩어리들(134)은 상기 기판(110) 상의 일정 영역에서 대략 5% 내지 85%의 점유 면적을 차지하도록 형성될 수 있다. 상기 금속 덩어리들(134)의 점유 면적이 대략 5% 미만인 경우, 상기 금속 덩어리들(134)의 양이 현저히 적어 전기 전도성이 현저히 낮아, 상기 기능층으로서의 기능이 발휘되지 않을 수 있다. 또한, 상기 금속 덩어리들(134)의 점유 면적이 대략 85%를 초과하는 경우, 상기 금속 덩어리들(134)의 양이 현저히 많아 전기 전도성이 과도하게 높아지므로, 상기 기능층으로서의 기능이 발휘되지 않을 수 있다.
상기와 같은 구조의 정전 방전 흡수층(130)은 비정형의 금속 덩어리들(134)이 외부의 고전압의 노이즈가 발생하는 경우, 서지 전류가 흐를 수 있는 전류 경로(current path)를 형성하여, 상기 전극들(120)에 형성된 그라운드층을 통해, 흡수 처리하는 구조를 가질 수 있다. 따라서, 상기 정전 방전 보호 소자(100)는 상기 금속 덩어리들(134)의 분포, 점유 면적, 상하 높이와 좌우폭 등을 조절하는 것으로, 상기 정전 방전 흡수층(130)의 전기 전도성을 조절하여, 기능층 성능을 조절할 수 있는 구조를 가질 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 정전 방전 보호 소자(100)는 기판(110) 상에서 서로 이격되어 배치되는 전극들(120), 그리고 상기 기판(110) 상에서 정전 방전(ESD)을 흡수 처리하는 정전 방전 흡수층(130)을 구비하되, 상기 전정 방전 흡수층(130)은 비정형의 불규칙한 분포로 제공되는 금속 덩어리들(134)로 이루어질 수 있다. 이 경우, 상기 금속 덩어리들(134)의 분포, 점유 면적, 상하 높이와 좌우폭 등을 조절하는 것으로, 상기 정전 방전 흡수층(130)의 전기 전도성을 조절하여, 기능층 성능을 조절할 수 있다. 이에 따라, 본 발명에 따른 정전 방전 보호 소자는 서지 전류 발생시 이러한 서지 전류를 그라운드층으로 흐르게 하는 전류 경로를 발생시키는 금속 덩어리들을 구비하므로, 단일 금속 박막을 이용하여 기능층을 구현하는 경우에 비해, 전기 전도성의 조절이 용이하고, 금속-수지 복합재 등으로 기능층을 구현하는 경우에 비해, 금속-수지 복합재 내 금속 분말의 균일하게 분포시키기 어려운 문제를 해결할 수 있다.
계속해서, 앞서 도 1 및 도 2를 참조하여 설명한 본 발명의 실시예에 따른 정전 방전 보호 소자(100)의 제조 과정을 상세히 설명한다. 여기서, 상술한 정전 방전 보호 소자(100)에 대해 중복되는 설명은 생략하거나 간소화할 수 있다.
도 3은 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 방법을 보여주는 순서도이고, 도 4a 내지 도 4c는 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 과정을 설명하기 위한 도면들이다. 그리고, 도 5는 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 과정에서 정전 방전 흡수층의 형성을 위한 금속 박막을 보여주는 사진이고, 도 6은 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 과정에서 정전 방전 흡수층의 금속 덩어리들을 보여주는 사진이다.
도 3 및 도 4a을 참조하면, 기판(110)을 준비할 수 있다(S110). 상기 기판(110)으로는 세라믹 시트(ceramic sheet), 바리스터 시트(barister sheet), 그리고 액정 고분자(liquid crystal polymer) 중 적어도 어느 하나가 사용될 수 있다. 또는, 상기 기판(110)으로는 페라이트 기판과 같은 자성체 기판이 사용될 수 있다.
상기 기판(110) 상에 전극들(120)을 형성할 수 있다(S120). 상기 전극들(120)을 형성하는 단계는 상기 기판(110) 상에 도금 공정을 수행하여 도금 패턴을 형성하여 이루어질 수 있다. 이를 위해, 상기 전극들(120)을 형성하는 단계는 상기 기판(110) 상에 레지스트 패턴을 형성하는 단계, 상기 레지스트 패턴을 도금 방지막으로 하는 도금 공정을 수행하는 단계, 그리고 상기 레지스트 패턴을 제거하는 단계 등을 포함할 수 있다.
도 3 및 도 4b를 참조하면, 상기 기판(110)에 금속 박막(132)을 형성할 수 있다(S130). 상기 금속 박막(132)을 형성하는 단계는 상기 기판(110)과 전극들(120) 표면에 팔라듐(Pd), 로듐(Rh), 은(Ag), 금(Au), 코발트(Co), 주석(Sn) 그리고 니켈(Ni) 중 적어도 어느 하나로 이루어진 금속막을 형성하여 이루어질 수 있다.
상기 금속 박막(132)을 형성하는 단계를 다양한 종류의 박막 형성 공정을 수행하여 이루어질 수 있다. 일 예로서, 상기 금속 박막(132)을 형성하는 단계는 전극들(120)이 형성된 상기 기판(110)의 전면에 대해 금속 타겟(metal target)을 이용한 스퍼터링(sputtering) 공정을 수행하여 이루어질 수 있다. 다른 예로서, 상기 금속 박막(132)을 형성하는 단계는 전자빔 증착(Electron Beam Evaporation) 공정을 수행하여 이루어질 수 있다. 이 경우, 상기 이온빔 증착 공정 장치는 상기 스퍼터링 공정 장치에 비해 상대적으로 저렴하므로, 상기 금속 박막 형성 공정의 비용을 절감할 수 있다. 그 밖에도, 상기 금속 박막(132)은 열 증착(thermal evaporation) 공정, 레이저 분자빔 증착(Laser Molecular Beam Epitacy:L-MBE) 공정, 그리고 펄스 레이저 증착(Pulsed Laser Depostion:PLD) 공정 등과 같은 다양한 종류의 물리적 기상 증착(Physical Vapor Deposition:PVD)을 이용하여 형성될 수 있다.
한편, 상기 금속 박막(132)의 두께가 대략 10nm 내지 200nm를 만족하도록, 상기 금속 박막(132) 형성 공정이 수행될 수 있다. 상기 금속 박막의 두께가 10nm 미만인 경우, 금속 덩어리들(134)의 형성을 위한 상기 금속 박막의 양이 현저히 적어 이러한 금속 박막에 대해 열처리를 수행하면, 추후 기능층으로의 기능을 수행하기 위한 최소한의 전기 전도성에 미달하게 되는 금속 덩어리들이 형성될 수 있다. 이 경우, 상기 금속 덩어리들은 대략 50nm 미만의 폭 또는 대략 5% 미만의 점유 면적을 갖게 되어, 기능층으로서의 구현이 어려울 수 있다. 이에 반해, 상기 금속 박막(132)의 두께가 200nm를 초과하는 경우, 상기 금속 덩어리들(134)의 형성을 위한 금속 박막(132)의 양이 현저히 많아 이러한 금속 박막에 대해 열처리를 수행하면, 추후 기능층으로서의 기능을 수행하기 위한 최대한의 전기 전도성을 초과하게 되는 금속 덩어리들이 형성될 수 있다. 이 경우, 상기 금속 덩어리들은 대략 1㎛ 초과의 폭 또는 대략 85% 초과의 점유 면적을 갖게 되어, 기능층으로서의 구현이 어려울 수 있다.
상기와 같은 박막 형성 공정을 통해, 도 5에 도시된 바와 같은 금속 박막이 형성될 수 있다. 도 5에 도시된 금속 박막은 스퍼터링 공정을 수행하여 형성된 금(Au) 금속 박막이다.
도 3 및 도 4c를 참조하면, 금속 박막(도4b의 132)을 열처리하여, 상기 금속 박막(132)을 금속 덩어리들(134)로 변형시킬 수 있다(S140). 상기 금속 박막(132)을 열처리는 상기 금속 박막(132)에 대해 대략 300℃ 내지 500℃의 온도로 가열하는 것으로 이루어질 수 있다. 상기 금속 박막(132)의 가열 온도가 대략 300℃ 미만인 경우, 상기 금속 박막(132)을 상기 금속 덩어리들로 변형시킬 수 있는 최소한의 온도에 미달하여, 기능층으로 구현하기 위한 금속 덩어리들(134)로의 변형이 어려울 수 있다. 이 경우, 금속 알갱이 형태로 변형되지 못하고 최초의 금속 박막과 크게 다르지 않을 수 있다. 이에 반해, 상기 금속 박막(132)의 가열 온도가 대략 500℃를 초과하는 경우, 상기 금속 박막(132)을 상기 금속 덩어리들로 변형시킬 수 있는 최대한의 온도를 초과하여, 기능층으로 구현하기 위해 적합한 형태의 상기 금속 덩어리들(134)로의 변형되지 못할 수 있다. 특히, 이 경우 상기 금속 덩어리들은 높이에 비해 폭이 큰 형태가 아닌, 높이가 폭과 유사하거나 더 큰 형태로 구에 가까운 알갱이 형태로 변형될 수 있다.
상기와 같은 열처리 공정을 통해, 상기 기판(110) 상에는 기능층으로서의 구현이 가능한 금속 덩어리들(134)로 이루어진 정전방접 흡수층(130)이 형성될 수 있다. 도 6에 도시된 금속 덩어리들은 앞서 도 5에 도시된 스퍼터링 금 금속 박막에 대해 대략 400℃의 온도 분위기 내에서 1시간 정도의 가열한 결과물을 보여준다. 도 6을 참조하면, 금속 덩어리들은 비정형의 형태로 불규칙한 분포도를 갖도록 형성되며, 이때 상기 금속 덩어리들은 완전한 구 형상이 아니며, 대체로 상부 높이에 비해 폭이 다소 큰 형태를 갖는다.
상기와 같은 정전방접 흡수층(130)이 형성된 이후에, 상기 기판(110) 상에 절연층(140)을 형성할 수 있다(S150). 상기 절연층(140)을 형성하는 단계는 상기 기판(110)에 대해 폴리이미드 수지(polyimide resin) 또는 폴리머 수지(polymer resin)과 같은 다양한 종류의 수지(resin)로 이루어진 절연 필름을 형성하여 이루어질 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 정전 방전 보호 소자의 제조 방법은 서로 이격되어 배치되는 전극들(120)이 형성된 기판(110)에 대해 금속 박막(132)을 형성한 후, 상기 금속 박막(132)에 대해 열처리 공정을 수행하여 기능층으로 구현할 수 있는 금속 덩어리들(134)을 형성할 수 있다. 이 경우, 단순히 금속 박막을 기능층을 구현하는 것에 비해, 상기 금속 덩어리들(134)의 분포, 점유 면적, 상하 높이와 좌우폭 등을 조절하는 것으로, 상기 정전 방전 흡수층(130)의 전기 전도성을 조절하여, 기능층 성능을 조절할 수 있다. 이에 따라, 본 발명에 따른 정전 방전 보호 소자의 제조 방법은 서지 전류 발생시, 이를 그라운드층으로 흐르게 하는 전류 경로를 발생시키는 금속 덩어리들로 이루어진 기능층을 가지어, 단지 금속 박막 형태의 기능층 또는 금속-수지 복합재 형태의 기능층을 갖는 경우에 비해, 높은 정전 방전 특성을 갖고, 제조 효율이 향상된 정전 방전 보호 소자를 제조할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 정전 방전 보호 소자
110 : 기판
120 : 전극들
130 : 정전 방전 흡수층
132 : 금속 박막
134 : 금속 덩어리들
140 : 절연층

Claims (14)

  1. 기판;
    상기 기판상에서 서로 이격되어 배치된 전극들; 및
    상기 기판상에 형성된 비정형(atypical)의 금속 덩어리들을 갖는 정전 방전 흡수층을 포함하는 정전 방전 보호 소자.
  2. 제 1 항에 있어서,
    상기 금속 덩어리들 각각은 팔라듐(Pd), 로듐(Rh), 은(Ag), 금(Au), 코발트(Co), 니켈(Ni), 그리고 구리(Cu) 중 적어도 어느 하나의 금속으로 이루어진 정전 방전 보호 소자.
  3. 제 1 항에 있어서,
    상기 기판과 상기 전극들을 덮는 절연층을 더 포함하고,
    상기 금속 덩어리들은 상기 기판과 상기 절연층의 경계면을 따라 형성된 정전 방전 보호 소자.
  4. 제 1 항에 있어서,
    상기 기판과 상기 전극들 상에서 불규칙하게 분포된 정전 방전 보호 소자.
  5. 제 1 항에 있어서,
    상기 금속 덩어리들은 50nm 내지 1㎛의 폭을 갖는 정전 방전 보호 소자.
  6. 제 1 항에 있어서,
    상기 금속 덩어리들의 점유 면적은 상기 기판에 대해 5% 내지 85%인 정전 방전 보호 소자.
  7. 제 1 항에 있어서,
    상기 금속 덩어리들은 상기 기판을 덮는 금속 박막에 대해 열처리를 수행하여 형성된 결과물인 정전 방전 보호 소자.
  8. 제 1 항에 있어서,
    상기 전극들을 덮는 절연층을 더 포함하되,
    상기 절연층은 수지 계열의 재질로 이루어진 정전 방전 보호 소자.
  9. 기판을 준비하는 단계;
    상기 기판 상에 서로 이격되어 배치되는 전극들을 형성하는 단계;
    상기 기판을 덮는 금속 박막을 형성하는 단계; 및
    상기 금속 박막을 열처리하여, 비정형(atypical)의 금속 덩어리들로 변형시키는 단계를 포함하는 정전 방전 보호 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 금속 박막을 형성하는 단계는 스터퍼링 공정, 전자빔 증착(Electron Beam Evaporation) 공정, 열 증착(thermal evaporation) 공정, 레이저 분자빔 증착(Laser Molecular Beam Epitacy:L-MBE) 공정, 그리고 펄스 레이저 증착(Pulsed Laser Depostion:PLD) 공정 중 적어도 어느 하나를 수행하여 이루어지는 정전 방전 보호 소자의 제조 방법.
  11. 제 9 항에 있어서,
    상기 금속 박막은 10nm 내지 200nm 두께를 갖도록 형성된 정전 방전 보호 소자의 제조 방법.
  12. 제 9 항에 있어서,
    상기 금속 박막을 열처리하는 단계는 상기 금속 박막에 대해 300℃ 내지 500℃의 온도로 가열하는 단계를 포함하는 정전 방전 보호 소자의 제조 방법.
  13. 제 9 항에 있어서,
    상기 금속 박막을 열처리하는 단계는 상기 금속 덩어리들의 폭이 50nm 내지 1㎛을 만족하도록 수행되는 정전 방전 보호 소자의 제조 방법.
  14. 제 9 항에 있어서,
    상기 금속 박막을 열처리하는 단계는 상기 금속 덩어리들의 점유 면적이 대해 5% 내지 85%를 만족하도록 수행되는 정전 방전 보호 소자의 제조 방법.
KR1020130001089A 2013-01-04 2013-01-04 정전 방전 보호 소자 및 그 제조 방법 KR20140089178A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130001089A KR20140089178A (ko) 2013-01-04 2013-01-04 정전 방전 보호 소자 및 그 제조 방법
CN201310574597.6A CN103915420A (zh) 2013-01-04 2013-11-15 静电放电保护装置和用于制造静电放电保护装置的方法
US14/147,220 US20140192446A1 (en) 2013-01-04 2014-01-03 Electrostatic discharge protection device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130001089A KR20140089178A (ko) 2013-01-04 2013-01-04 정전 방전 보호 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140089178A true KR20140089178A (ko) 2014-07-14

Family

ID=51040996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130001089A KR20140089178A (ko) 2013-01-04 2013-01-04 정전 방전 보호 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20140192446A1 (ko)
KR (1) KR20140089178A (ko)
CN (1) CN103915420A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644494B (zh) * 2017-03-23 2018-12-11 合勤科技股份有限公司 電子裝置及其過壓保護結構

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
TWI416673B (zh) * 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
JP5339051B2 (ja) * 2008-12-18 2013-11-13 Tdk株式会社 静電気対策素子及びその複合電子部品
KR101250450B1 (ko) * 2010-07-30 2013-04-08 광주과학기술원 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법

Also Published As

Publication number Publication date
US20140192446A1 (en) 2014-07-10
CN103915420A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
US7482198B2 (en) Method for producing through-contacts and a semiconductor component with through-contacts
US5841111A (en) Low resistance electrical interface for current limiting polymers by plasma processing
KR20170083352A (ko) 칩 저항 소자
US6282072B1 (en) Electrical devices having a polymer PTC array
JP2016018885A (ja) インダクタ部品およびその製造方法
KR20090023490A (ko) 도전성 오버레이를 가지는 층형 히터 시스템
WO2010113341A1 (ja) 電流検出用金属板抵抗器及びその製造方法
EP2942788B1 (en) Voltage nonlinear resistive element and method for manufacturing the same
JPWO2009001649A1 (ja) Esd保護素子の製造方法
CN115449317A (zh) 各向异性导电性膜及连接构造体
US10332680B2 (en) Composite electronic component
JP2022075723A (ja) フィラー含有フィルム
KR20140089178A (ko) 정전 방전 보호 소자 및 그 제조 방법
TW201218564A (en) Laminated electrostatic and surge protection device
JP2022097589A (ja) 異方性導電フィルム
US20050140492A1 (en) Over-current protection device and manufacturing method thereof
KR20140128667A (ko) 정전 방전 보호 소자 및 그 제조 방법, 그리고 상기 정전 방전 보호 소자를 구비하는 칩 부품
KR101712597B1 (ko) 금속 박막 기판 및 이의 제조방법
US9408285B2 (en) Electrostatic discharge protection device and chip component with the same
CN105280316B (zh) 智能保护的元件及制成工艺
US8199450B2 (en) ESD protection utilizing radiated thermal relief
US20140320251A1 (en) Thin film chip device and method for manufacturing the same
KR101771726B1 (ko) 정전기 방지 소자 및 이를 포함하는 복합 전자 부품
KR101761942B1 (ko) 정전 방전 보호 소자 및 그 제조 방법
KR102527723B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid