KR101024449B1 - 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법 - Google Patents

티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR101024449B1
KR101024449B1 KR1020077029779A KR20077029779A KR101024449B1 KR 101024449 B1 KR101024449 B1 KR 101024449B1 KR 1020077029779 A KR1020077029779 A KR 1020077029779A KR 20077029779 A KR20077029779 A KR 20077029779A KR 101024449 B1 KR101024449 B1 KR 101024449B1
Authority
KR
South Korea
Prior art keywords
film
forming
tisin
gas
layer
Prior art date
Application number
KR1020077029779A
Other languages
English (en)
Other versions
KR20080000687A (ko
Inventor
하야시 오츠키
구니히로 다다
기미히로 마츠세
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080000687A publication Critical patent/KR20080000687A/ko
Application granted granted Critical
Publication of KR101024449B1 publication Critical patent/KR101024449B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45514—Mixing in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

TiSiN막은 Cu의 확산을 방지하기 위해 반도체장치에 있어서 배리어 금속층으로서 이용된다. TiSiN막은 플라즈마 CVD 또는 열CVD에 의해 성막된다. TiCl4가스, 수소화 규소가스 및 NH3가스는 열CVD에 의해 TiSiN막을 성막하는 경우에 성막가스로서 이용된다. TiCl4가스, 수소화 규소가스, H2가스 및 N2가스는 플라즈마 CVD에 의해 TiSiN막을 성막하는 경우에 성막가스로서 이용된다.

Description

티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법 {METHOD FOR FORMING TiSiN FILM AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체장치 등에 있어서 이용되는 배리어층 및 그 제조방법 및 이를 이용한 반도체장치 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 집적회로를 제조하기 위해서는 반도체 웨이퍼 등의 기판에 대해 성막과 패턴 에칭 등을 반복적으로 행하여, 다수의 소망하는 소자를 형성하도록 되어 있다.
그런데, 각 소자간을 접속하는 배선 등은 하지(下地)의 기판이나 Si 함유층내로부터 실리콘이 빨아올려져 배선재료와 상호확산이 발생하는 것을 방지하기 위해 배리어 금속이 하지와의 사이에서 개재되는 것이 일반적이고, 이 배리어 금속으로서는 전기저항이 낮은 것은 물론, 내부식성이 우수한 재료를 이용하지 않으면 안된다. 현재, 배선재료로서 다용되고 있는 알루미늄 배선이나 텅스텐 배선에 대해서는, 상술한 바와 같은 요청에 대응할 수 있는 배리어 금속재료로서 Ti(티탄), W(텅스텐), Mo(몰리브덴) 등의 고융점 금속재료의 질화물이 사용되는 경향이 있고, 그 중에서도 전기적 및 내부식성 등의 특성 등이 양호하기 때문에, 특히 Ti막 혹은 TiN막이 다용되는 경향이 있다.
배리어 금속으로서의 Ti막이나 TiN막은 일반적으로는 500∼700℃ 정도의 고온영역에서 CVD(Chemical Vapor Deposition)에 의해 성막되고, 애스펙트비가 큰 콘택트 홀(contact hole)이나 비아 홀(via hole)에 대해서도 유효하게 매립할 수 있고, 게다가 배선재료인 알루미늄이나 텅스텐에 대한 특성도 양호하다.
그런데, 집적회로의 최근의 고집적화 및 고미세화의 요청에 의해, 배선 등의 선폭도 보다 좁게 이루어지고 있는 바, 예컨대 0.2㎛ 혹은 그 이하의 선폭도 요구되고 있는 것이 현상(現狀)이다. 또, 이 고집적화와 동시에 집적회로의 고속동작성도 강하게 요구되고 있다. 이러한 상황하에 있어서, 알루미늄을 대신하는 배선재료로서 비교적 경제적이고, 게다가 비저항도 작은 동(Cu)이 주목되어 오고 있다.
그렇지만, 주지한 바와 같이 알루미늄과 마찬가지로 Cu는 실리콘에 대해 마이그레이션(migration)을 일으키기 쉽고, 더욱이 Cu는 저온에서도 확산되기 쉽기 때문에 종래 이용하고 있는 Ti막이나 TiN막의 배리어 금속으로는 배리어성이 불충분하다. 이 재료로 배리어성을 충분히 확보하기 위해서는 막두께를 어느 정도 두껍게 하지 않으면 안되고, 그렇게 하면 다층구조의 집적회로와 같이 단면높이 방향의 길이도 제한되는 소자에 있어서는, 미리 정해진 크기의 단면적내에서 배선까지 형성하지 않으면 안되기 때문에, 배리어 금속층의 부분단면적이 커지고, 그 만큼 배선재료가 차지하는 단면적을 감소시키지 않으면 안되기 때문에 배선저항이 높아져 버린다는 문제가 있다. 이와 같이, 배선재료로서 동을 이용했을 때의 유효한 배리어 금속층의 개발이 강하게 요구되고 있는 것이 현상이다.
본 발명은 이상과 같은 문제점에 주목하여 이것을 유효하게 해결하기 위해 창안된 것이다.
본 발명의 제1목적은, 동(Cu)의 배선재료에 대해 유효한 배리어 금속 등의 확산방지막을 제공함에 있다. 본 발명의 제2목적은, 이 확산방지막을 이용한 반도체장치 및 그 제조방법을 제공함에 있다. 본 발명의 제3목적은, 이 확산방지막의 바람직한 제조방법을 제공함에 있다.
상기 목적을 달성하기 위해, 본 발명은 Ti함유 가스, Si함유 가스 및 N함유 가스를 포함하는 성막가스를 챔버내로 공급하는 공정과, 상기 성막가스를 챔버내에 설치된 가열된 기판에 접촉시키고, 열CVD에 의해 상기 기판상에 TiSiN을 포함하는 막을 성막하는 공정을 구비한 것을 특징으로 하는 TiSiN을 포함하는 막의 제조방법을 제공한다.
상기 Ti함유 가스로서는, TiCl4, 테트락시디메틸아미노티타늄 및 테트락시디에틸아미노티타늄중 적어도 1종을 이용하는 것이 바람직하다. 또, 상기 Si함유 가스로서는, SiH2Cl2, SiHCl3, SiCl4, SiH4 및 Si2H6중 적어도 1종을 이용하는 것이 바람직하다. 더욱이, 상기 N함유 가스로서는, NH3 및 모노메틸히드라진중 적어도 1종을 이용하는 것이 바람직하다.
또, 본 발명은 Si함유 가스, TiCl4가스, N2가스 및 환원가스로부터 제1플라즈마를 생성하는 공정과, 상기 제1플라즈마를 이용하여 기판상에 TiSiN을 포함하는 막을 성막하는 공정, H 및 N을 포함하는 가스를 상기 챔버내로 공급하는 공정, 상기 H 및 N을 포함하는 가스로 제2플라즈마를 생성하는 공정 및, 상기 제2플라즈마에 의해 상기 TiSiN을 포함하는 막의 표면을 처리하여 상기 막으로부터 Cl을 제거하는 공정을 구비한 것을 특징으로 하는 TiSiN을 포함하는 막의 제조방법을 제공한다.
상기 Si함유 가스로서는, SiH2Cl2, SiHCl3, SiCl4, SiH4 및 Si2H6중 적어도 1종을 이용하는 것이 바람직하다. 또, 상기 환원가스로서는 H2가스 또는 NH3가스 등을 이용할 수 있다. 특히 바람직하게는, 상기 Si함유 가스로서 SiH4가스가 이용되고, 상기 환원가스로서 H2가스가 이용된다.
상기 제1플라즈마를 생성하는 공정에 있어서, 기판은 350∼450℃로 가열되는 것이 바람직하다. 또, 상기 제1플라즈마를 생성하는 공정에 있어서는, 상기 챔버내의 압력을 0.5∼5Torr로 하는 것이 바람직하다. 또, Si함유 가스, TiCl4가스, N2가스 및 환원가스를 챔버내로 공급하는 공정에 있어서, 상기 SiH4가스가 0.1∼10sccm, 상기 TiCl4가스가 1∼10sccm, 상기 N2가스가 30∼500sccm, 상기 H2가스가 100∼3000sccm, 더욱이 Ar가스가 100∼2000sccm 공급되는 것이 바람직하다.
상기 방법은 기판상에 TiSiN을 포함하는 막을 성막하는 상기 공정후, ClF3가스를 포함하는 가스에 의해 상기 챔버 또는 상기 챔버내의 부재(部材)를 클리닝(cleaning)하는 공정을 더 구비하여 구성할 수 있다.
또, 본 발명은 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 확산방지막을 제공한다.
플라즈마 CVD에 의해 TiSiN을 포함하는 막을 성막하는 경우에는, 이 막은 Ti를 10∼40at%, Si를 10∼40at% 및 N을 25∼47at% 포함하여 이루어지는 것이 바람직하다.
또, 이 TiSiN을 포함하는 막은, Ti를 28∼32at%, Si를 20∼25at% 및 N을 28∼32at% 포함하고 있는 것이 더욱 바람직하다. 또, 이 조성비를 갖는 막은 고압 프로세스(예컨대, 프로세스 압력이 3Torr)에 의해 성막되는 것이 바람직하다.
또, 이 TiSiN을 포함하는 막이, Ti를 24∼36at%, Si를 11∼22at% 및 N을 44∼46at% 포함하고 있는 것도 바람직하다. 또, 이 조성비를 갖는 막은 저압 프로세스(예컨대, 프로세스 압력이 0.6Torr)에 의해 성막되는 것이 바람직하다.
이 TiSiN을 포함하는 막은 Si층과 Cu층 사이에 배치되고, 적당한 배리어 금속으로서 사용할 수 있다.
또, 본 발명은 고유전율 재료로 이루어진 절연층과, 상기 절연층 아래에 형성된 하부 전극층, 상기 절연층상에 형성된 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 상부 전극층 및, 상기 절연층과 하부 전극층 사이에 형성된 배리어층을 갖춘 캐패시터부를 구비한 것을 특징으로 하는 반도체장치를 제공한다.
더욱이, 본 발명은 고유전율 재료로 이루어진 절연층과, 상기 절연층 아래에 형성된 하부 전극층, 상기 절연층상에 형성된 상부 전극층 및, 상기 절연층과 상기 하부 전극층 사이에 형성됨과 더불어 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 배리어층을 갖춘 캐패시터부를 구비한 것을 특징으로 하는 반도체장치를 제공한다.
또, 본 발명은 고유전율 재료로 이루어진 절연층과, 상기 절연층 아래에 형성된 하부 전극층, 상기 절연층상에 형성된 상부 전극층, 상기 하부 전극층 아래에 형성됨과 더불어 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 배리어층 및, 상기 배리어층의 하층에 형성된 배선층을 갖춘 캐패시터부를 구비한 것을 특징으로 하는 반도체장치를 제공한다.
상기 상부 전극층 및 하부 전극층중 적어도 한쪽은 Pt 또는 Ru로 구성할 수 있다.
상기 상부 전극층은 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN(titanium silicon nitride)막으로 구성할 수 있다.
또, 상기 상부 전극층상에 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 배리어층을 더 갖추도록 반도체장치를 구성할 수도 있다.
또, 본 발명은 고유전율 재료로 이루어진 절연층과, 상기 절연층 아래에 형 성된 TiSiN막으로 이루어진 하부 전극층, 상기 절연층상에 형성됨과 더불어 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 상부 전극층, 상기 하부 전극층 아래에 형성된 배리어층 및, 상기 배리어층 아래에 형성된 배선층을 갖춘 캐패시터부를 구비한 것을 특징으로 하는 반도체장치를 제공한다.
상기 고유전율 재료는 (Ba, Sr)TiO3, Pb(Zr, Ti)O3, Ta2O5 및 RuO로 이루어진 군(群)으로부터 선택된 하나의 재료로 구성할 수 있다.
또, 본 발명은 배선층과, 상기 배선층과 반도체기판 또는 그 상부에 형성된 확산층을 접속하는 매립 배선부, 상기 매립 배선부와 반도체기판 또는 그 상부에 형성된 확산층 사이에 형성됨과 더불어 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 배리어층을 구비한 것을 특징으로 하는 반도체장치를 제공한다.
더욱이, 본 발명은 반도체기판과, 상기 반도체기판의 주면(主面)상에 절연층을 매개로 형성됨과 더불어, 배선층이 접속된 게이트 전극을 갖추고, 상기 게이트 전극은 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 것을 특징으로 하는 반도체장치를 제공한다.
상기 게이트 전극은, 플라즈마 CVD 또는 열CVD에 의해 성막된 TiSiN을 포함하는 막으로 이루어진 하층과, 상기 하층상에 형성된 W로 이루어진 상층을 구비하여 구성할 수 있다.
또, 상기 게이트 전극은 상기 반도체기판상에 형성됨과 더불어, (Ba, Sr)TiO3, Pb(Zr, Ti)O3, Ta2O5, RuO로 이루어진 군으로부터 선택된 하나의 재료로 이루어진 절연층과, 상기 절연층상에 형성된 TiSiN막으로 이루어진 배리어층 및, 상기 배리어층상에 형성된 도전층을 구비하여 구성할 수 있다.
또, 상기 반도체기판과 상기 절연층 사이에 SiOxNy막으로 이루어진 층을 더 형성할 수 있다.
또, 본 발명은 하부 전극층을 형성하는 단계와, 상기 하부 전극층상에 플라즈마 CVD 또는 열CVD에 의해 TiSiN을 포함하는 막으로 이루어진 배리어층을 형성하는 단계, 상기 배리어층상에 고유전율 재료로 이루어진 절연층을 형성하는 단계 및, 절연층상에 상부 전극층을 형성하는 단계를 포함하는 캐패시터부를 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
더욱이, 본 발명은 하부 전극층을 형성하는 단계와, 상기 하부 전극층상에 배리어층을 형성하는 단계, 상기 배리어층상에 고유전율 재료로 이루어진 절연층을 형성하는 단계 및, 절연층상에 플라즈마 CVD 또는 열CVD에 의해 TiSiN을 포함하는 막 TiSiN막으로 이루어진 상부 전극층을 형성하는 단계를 포함하는 캐패시터부를 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
또, 본 발명은 반도체기판상에 형성된 배선층상에 플라즈마 CVD 또는 열CVD에 의해 TiSiN을 포함하는 막으로 이루어진 배리어층을 형성하는 단계와, 상기 배리어층상에 하부 전극층을 형성하는 단계, 상기 하부 전극층상에 고유전율 재료로 이루어진 절연층을 형성하는 단계 및, 절연층상에 상부 전극층을 형성하는 단계를 포함하는 캐패시터부를 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
또, 본 발명은 반도체기판상에 형성된 배선층상에 TiSiN막으로 이루어진 배리어층을 형성하는 단계와, 배리어층상에 하부 전극층을 형성하는 단계, 하부 전극층상에 고유전율 재료로 이루어진 절연층을 형성하는 단계 및, 절연층상에 플라즈마 CVD 또는 열CVD에 의해 TiSiN을 포함하는 막으로 이루어진 상부 전극층을 형성하는 단계를 포함하는 캐패시터부를 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
또, 본 발명은 반도체기판상에 형성된 배선층상에 플라즈마 CVD 또는 열CVD에 의해 TiSiN을 포함하는 막으로 이루어진 하부 전극층을 형성하는 단계와, 하부 전극층상에 고유전율 재료로 이루어진 절연층을 형성하는 단계 및, 절연층상에 플라즈마 CVD 또는 열CVD에 의해 TiSiN을 포함하는 막으로 이루어진 상부 전극층을 형성하는 단계를 포함하는 캐패시터부를 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
또, 본 발명은 반도체기판 또는 그 위의 도전층상에 절연층을 형성하는 단계와, 에칭에 의해 상기 절연층에 콘택트 홀 또는 비아 홀을 형성하는 단계, 상기 절연층상 및 상기 콘택트 홀 또는 비아 홀내에 TiSiN막으로 이루어진 배리어층을 형성하는 단계 및, 배리어층상에 배선층을 형성하는 단계를 포함하는 매립 배선부를 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
또, 본 발명은 반도체기판상에 절연층을 매개로 플라즈마 CVD 또는 열CVD에 의해 TiSiN을 포함하는 막으로 이루어진 하층을 형성하는 단계와, 상기 하층상에 W로 이루어진 상층을 형성하는 단계를 포함하는 게이트 전극을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
또, 본 발명은 반도체기판상에 고유전율 재료로 이루어진 절연층을 형성하는 단계와, 상기 절연층상에 플라즈마 CVD 또는 열CVD에 의해 TiSiN을 포함하는 막으로 이루어진 배리어층을 형성하는 단계 및, 상기 배리어층상에 도전층을 형성하는 단계를 포함하는 게이트 전극을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
이 경우, 상기 게이트 전극을 형성하는 공정이, 상기 반도체기판과 상기 절연층 사이에 SiOxNy막을 형성하는 단계를 더 포함하도록 할 수 있다.
또, 본 발명은 피처리기판을 수용하는 챔버와, 챔버내에서 피처리기판을 지지하는 지지부재, 챔버내에 성막가스를 도입하는 성막가스 도입기구 및, 상기 지지부재에 지지된 피처리기판을 가열하는 가열기구를 구비하고, 상기 성막가스 도입기구는 Ti함유 가스, Si함유 가스 및 N함유 가스의 공급원을 갖추며, 상기 가열기구에 의해 가열된 피처리기판상에서 열CVD에 의해 기판상에 TiSiN을 포함하는 막을 형성하는 것을 특징으로 하는 성막장치를 제공한다.
본 발명의 상술한 특징 및 다른 특징은, 도면을 참조하여 이루어지는 이하의 설명에 의해 명확하게 될 것이다.
이하, 첨부도면을 참조하여 본 발명의 실시형태에 대해 상세히 설명한다.
또, 본 발명에 따른 성막방법은 열CVD에 의한 것과 플라즈마 CVD에 의한 것의 2종류가 있는데, 먼저 열CVD에 의한 방법에 대해 설명을 행하기로 한다.
열 CVD 에 의한 TiSiN 막의 성막
도 1은 웨이퍼상에 열CVD에 의해 TiSiN을 포함하는 막(이하,「TiSiN막」으로 약칭하기로 한다)을 성막하는 열CVD장치를 나타낸 단면도이다. 또, 이하의 설명에 있어서는, 피처리기판이 반도체 웨이퍼인 경우에 대해 설명하지만, 이에 한정되는 것은 아니고 그 밖의 종류의 기판이어도 좋다.
이 열CVD장치(10)는 기밀하게 구성된 거의 원통형상의 리액터 챔버(reactor chamber; 11)를 갖추고 있고, 그 안에는 피처리체인 반도체 웨이퍼(W)를 수평으로 지지하기 서셉터(susceptor; 12)가 원통모양의 지지부재(13)에 의해 지지된 상태로 배치되어 있다. 서셉터(12)의 외연부에는 반도체 웨이퍼(W)를 가이드하기 위한 가이드 링(guide ring; 14)이 설치되어 있다. 또, 서셉터(12)에는 히터(15)가 매립되어 있고, 이 히터(15)는 전원(16)으로부터 급전됨으로써 피처리체인 반도체 웨이퍼(W)를 소정의 온도로 가열한다. 전원(16)에는 콘트롤러(17)가 접속되어 있고, 이에 따라 도시하지 않는 온도센서의 신호에 따라 히터(15)의 출력이 제어된다.
챔버(11)의 천벽(天壁: 천정벽)(11a)에는 샤워헤드(showerhead; 20)가 설치되어 있고, 이 샤워헤드(20)로부터 챔버(11)로 성막을 위한 가스가 도입되도록 되어 있다.
성막가스로서는, Ti함유 가스, Si함유 가스 및 N함유 가스를 이용한다. Ti 함유 가스로서는 TiCl4, 테트락시디메틸아미노티타늄(TDMAT), 테트락시디에틸아미노티타늄(TDEAT)이 예시되고, Si함유 가스로서는 SiH2Cl2, SiHCl3, SiCl4, SiH4, Si2H6이 예시되며, N함유 가스로서는 NH3, 모노메틸히드라진(MMH)이 예시된다. 도 1에서는, Ti함유 가스로서 TiCl4, Si함유 가스로서 SiH2Cl2, N함유 가스로서 NH3를 이용한 경우를 나타내고 있고, 이하 이들 가스를 이용한 경우에 대해 설명한다.
샤워헤드(20)에는 서셉터(12)를 향해 가스를 토출하기 위한 다수의 가스토출구멍(20a, 20b)이 서로 번갈아 형성되어 있다. 그리고, 샤워헤드(20)에는 가스공급기구(30)의 배관이 접속되어 있고, 후술하는 바와 같이 가스토출구멍(20a)에는 TiCl4가스를 공급하는 배관(45)이 접속되어 있으며, 가스토출구멍(20b)에는 NH3가스를 공급하는 배관(46)이 접속되어 있고, 샤워헤드(20)를 매개로 챔버(11)내로 소정의 가스가 도입되도록 되어 있다. 이와 같이, 샤워헤드(20)는 매트릭스 타입이고, 반응가스인 TiCl4가스와 NH3가스 및 SiH2Cl2가스가 서로 번갈아 형성된 다른 토출구멍으로부터 토출되고, 토출후에 혼합되는 포스트 믹스 방식(post-mixing system)이 채용된다.
가스공급기구(30)는 클리닝 가스인 ClF3를 공급하는 ClF3 공급원(31), N2를 공급하는 N2 공급원(32), TiCl4를 공급하는 TiCl4 공급원(33), SiH2Cl2를 공급하는 SiH2Cl2 공급원(34), N을 함유한 가스로서의 NH3를 공급하는 NH3 공급원(35)을 갖추 고 있다. 그리고, ClF3 공급원(31)에는 가스라인(gas line; 39)이, N2 공급원(32)에는 가스라인(40)이, TiCl4 공급원(33)에는 가스라인(41)이, SiH2Cl2 공급원(34)에는 가스라인(42)이, NH3 공급원(35)에는 가스라인(43)이 각각 접속되어 있다. 그리고, 각 라인에는 밸브(47) 및 매스플로우(mass-flow) 콘트롤러(48)가 설치되어 있다.
N2 공급원(32)으로부터 연장되는 가스라인(40)에는, TiCl4 공급원(33)으로부터 연장되는 가스라인(41)이 합류해 있고, 가스라인(40) 및 배관(45)을 통해 N2가스에 캐리어된 TiCl4가스가 샤워헤드(20)에 도달하고, 가스토출구멍(20a)으로부터 챔버(11)내로 도입된다. ClF3 공급원(31)으로부터 연장되는 가스라인(39)은 가스라인 (40)에 합류해 있고, 가스라인(39)에 설치된 밸브를 엶으로써, 클리닝 가스인 ClF3가 가스라인(39, 40) 및 배관(45)을 통해 샤워헤드(20)에 도달하고, 가스토출구멍 (20a)으로부터 챔버(11)내로 도입된다. 또, NH3가스는 NH3 공급원(35)으로부터 가스라인(43) 및 배관(46)을 통해 샤워헤드(20)에 도달하고, 가스토출구멍(20b)으로부터 챔버(11)로 도입된다. SiH2Cl2 공급원(34)에 접속된 가스라인(42)은 가스라인 (41)에 접속되어 있고, SiH2Cl2 가스라인(42), 가스라인(41), 가스라인(40) 및 배관 (45)을 통해 샤워헤드(20)에 도달하고, 가스토출구멍(20a)으로부터 챔버(11)내로 도입된다. TiCl4 공급원(33) 및 TiCl4 공급원(33)으로부터 챔버(11)까지의 라인 및 매스플로우 콘트롤러(48)는 TiCl4가 응결하지 않도록 도시하지 않은 가열수단에 의해 가열된다. 더욱이, 챔버의 천정판 및 챔버벽도 가열되고 있다. 또, 캐리어 가스로서는 N2 대신에 Ar 등을 이용해도 좋다.
챔버(11)의 저벽(底壁; 11b)에는 배기관(18)이 접속되어 있고, 이 배기관에는 진공펌프를 포함하는 배기장치(19)가 접속되어 있다. 그리고, 배기장치(19)를 작동시킴으로써 챔버(11)내를 소정의 진공도까지 감압할 수 있다.
다음으로, 이러한 장치에 의해 반도체 웨이퍼(W)에 TiSiN막을 성막하는 방법의 일례를 나타낸다.
먼저, 챔버(11)내에 반도체 웨이퍼(W)를 로드하고, 히터(15)에 의해 웨이퍼(W)를 가열하면서 배기장치(19)에 의해 챔버(11)내를 배기하여 챔버(11)내를 고진공 상태로 하며, 계속해서 N2가스 및 NH3가스를 소정의 유량비로 챔버(11)내로 도입하고, 챔버(11)내를 예컨대 133.3∼1333.2Pa(1∼10Torr)로 하며, 프리어닐(pre anneal)을 행한다.
다음으로, 챔버(11)내를 성막을 위한 소정의 압력으로 하고, N2가스 및 NH3가스의 유량을 유지한 채, TiCl4가스 및 SiH2Cl2를 소정 유량비로 5∼20초간 정도 프리플로우(preflow)하고, 계속해서 프리플로우와 같은 조건에서 TiSiN막의 성막을 소정시간 행한다.
이 때의 성막조건의 바람직한 예는 이하와 같다.
프로세스 압력: 40.0∼666.6Pa(0.3∼5Torr)
웨이퍼 온도: 400∼650℃
TiCl4가스 유량: 3.0 ×10-4∼3.0 ×10-3㎥/sec
(5∼50sccm)
NH3가스 유량: 3.0 ×10-3∼3.0 ×10-2㎥/sec
(50∼500sccm)
SiH2Cl2가스 유량: 3.0 ×10-4∼3.0 ×10-2㎥/sec
(5∼500sccm)
이렇게 하여 열CVD에 의해 TiSiN막을 요철(凹凸)이 있는 부위에 성막함으로써, 양호한 스텝 커버리지(step coverage)가 얻어진다. 즉, 열CVD로 성막을 행하는 경우에는, 플라즈마 CVD 경우와 달리 표면반응이기 때문에 본질적으로 스텝 커버리지를 높게 할 수 있다. 따라서, 그 막두께를 얇게 할 수 있어, 디바이스의 미세화에 기여할 수 있다.
스텝 커버리지는 도 2에 나타낸 바와 같이 홀부(H)가 존재하고 있는 경우에, 홀부(H) 이외의 부분의 성막두께를 A, 홀의 저부에서의 성막두께를 B, 홀의 측부(側部)에서의 성막두께를 C로 하면, 보톰 커버리지(bottom coverage: 저부 커버리지) B/A 및 사이드 커버리지(side coverage: 측부 커버리지) C/A로 평가된다.
구체적으로는, 예컨대 도 2에 나타낸 바와 같은 개구 0.1∼0.2㎛ 정도, 깊이 0.5㎛ 정도의 홀부에 상기 방법에 따라 열CVD에 의해 TiSiN막을 성막한 경우에는 보톰 커버리지 및 사이드 커버리지도 90% 이상으로 되었다. 또, 이에 대해 일반적인 플라즈마 CVD에 의한 경우에는 이들 값이 20∼30%였다. 또, 상기 방법에 따라 열CVD에 의해 TiSiN막을 성막하는 경우에는, 일반적인 플라즈마 CVD에 의한 경우보다도 성막온도가 높아지지만, 양호한 막질로 성막가능하다는 것이 판명되었다.
이렇게 하여 TiSiN막을 성막한 후, 챔버(11)로부터 반도체 웨이퍼가 반출되고, 챔버(11)내에 N2가스(Ar가스여도 좋다)와, 클리닝 가스인 ClF3가스가 도입되어 챔버내가 클리닝된다.
또, 클리닝 조건은,
온도: 200∼500℃(보다 바람직하게는 200℃)
성막압력: 0.5∼5Torr(보다 바람직하게는 3Torr)
ClF3가스의 유량: 100∼500sccm(보다 바람직하게는 200sccm)
N2가스(Ar가스의 경우도 마찬가지임): 100∼500sccm(보다 바람직하게는 200sccm)으로 하는 것이 바람직하다.
이와 같이, TiSiN막은 ClF3가스를 이용한 클리닝 가스에 의해 용이하게 클리닝가능하다. 적당한 매수의 웨이퍼에 성막처리할 때마다 ClF3가스를 이용하여 챔버내의 클리닝을 행하면, 파티클의 발생이 억제되어 고품질의 성막이 가능해진다. 또, 상술한 ClF3가스에 의한 클리닝은 후술하는 플라즈마 처리에 의해 형성된 TiSiN막에 대해서도 유효하다.
다음으로, TiSiN막의 적용예에 대해 설명한다. 이하의 적용예에 있어서는 모두 TiSiN막은 상술한 방법에 의해 형성할 수 있다. 또, TiSiN막 이외의 층의 형성방법에 대해서는, 특별히 명기하고 있지 않은 경우에는 공지한 방법을 적용할 수 있다.
도 3은 TiSiN막을 DRAM 등의 MIS(Metal Insulator Semiconductor)형 캐패시터 구조에 이용한 예를 나타낸 단면도이다. Si기판(50)의 불순물 확산영역(50a)에는 비정질 Si로 이루어진 하부 전극층(51)이 접속되어 있고, 이 하부 전극층(51)상에는 실리콘에 RTN(Rapid Thermal Nitrization) 처리를 실시하여 형성된 SiN 배리어층(52)을 매개로 BST, Pb(Zr, Ti)O3(PZT), Ta2O5 또는 RuO의 고유전율 재료로 이루어진 절연층(53)이 형성되고, 그 위에는 TiSiN막으로 이루어진 상부 전극층(54)이 형성되어 있다. 그리고, 상부 전극층(54)상에는 금속 배선층(도시하지 않음)이 형성되어 있다.
또, 종래는 상부 전극층(54)으로서는 TiN막이 이용되고 있었지만, 후공정의 열처리에 의해 Ta2O5내의 O가 TiN막으로 확산하여 TiO로 변화하고, 그 결과 TiN막의 막두께가 감소하며 Ta2O5 막두께가 두꺼워져 용량이 저하한다는 문제가 있었다. 이 문제는 TiSiN막으로 이루어진 상부 전극층(54)을 이용함으로써 해결할 수 있다.
도 4는, 기본구조는 도 3과 마찬가지이지만, 하부 전극층(51)상의 SiN 배리 어층(52) 대신에 TiSiN막으로 이루어진 배리어층(55)이 형성되어 있다. 이에 따라, 하부 전극층(51)과 절연층(53) 사이의 배리어성을 한층 더 높일 수 있다.
도 5는 본 발명에 따른 열CVD에 의한 TiSiN막을 DRAM 등의 MIM(Metal Insulator Metal)형 캐패시터 구조에 이용한 예를 나타낸 단면도이다. Si기판의 불순물 확산영역에 접속된 폴리Si 플러그(배선층; 61)상에는 TiSiN막으로 이루어진 배리어층(62)이 형성되어 있다. 이 배리어층(62)상에는 Pt, Ru 등으로 이루어진 하부 전극(63), BST, Pb(Zr, Ti)O3(PZT), Ta2O5 또는 RuO의 고유전율 재료로 이루어진 절연층(64) 및 Pt, Ru 등으로 이루어진 상부 전극(65)이 이 차례로 형성되어 있다.
이러한 구조에 있어서는, 절연층(64)으로서 상기 고유전율 재료를 이용함으로써, DRAM 메모리부의 캐패시터로서 큰 용량을 얻는 것 및 리크전류밀도를 낮게 할 수 있기 때문에, 반도체 디바이스의 고밀도화 및 고집적화에 기여한다. 또, 전극으로서 Si가 아닌 금속인 Pt, Ru를 이용하고 있기 때문에 고속화를 도모할 수 있다. 더욱이, TiSiN막으로 배리어층(62)을 형성하고 있기 때문에, 하부 전극(63)과 그 하층의 폴리Si 플러그(61)가 산화되는 것이 방지되고, 이에 따라 저항의 상승을 방지할 수 있다.
도 6은 MIM형의 캐패시터 구조에 있어서, 도 5의 Pt, Ru 등으로 이루어진 상부 전극(65) 대신에 TiSiN막으로 이루어진 상부 전극(66)을 형성한 것이고, 도 7은 이러한 상부 전극(66)을 형성하는 외에, 도 5의 Pt, Ru 등으로 이루어진 하부 전 극(63) 대신에 TiSiN막으로 이루어진 하부 전극(67)으로 한 것이다. 특히, 도 7의 경우에는 배리어성이 양호한 TiSiN막으로 하부 전극을 구성했기 때문에, 배리어층 (62)이 불필요하게 되어 반도체장치의 미세화를 도모할 수 있다.
또, 도 5의 구조에 있어서 상부 전극(65)과 그 위의 배선층(도시하지 않음)간의 반응을 확실히 방지하는 관점으로부터 도 8에 나타낸 바와 같이 상부 전극(65)상에 TiSiN막으로 이루어진 배리어층(68)을 형성해도 좋다.
도 9는 TiSiN막을 금속 배선층의 콘택트부에 이용한 예를 나타낸 단면도이다. Si기판(70)상에 층간절연막(71)이 형성되어 있고, 층간절연막(71)에는 Si기판(70)의 불순물 확산영역(70a)에 도달하는 콘택트 홀(72)이 형성되어 있다. 층간절연막(71) 및 콘택트 홀(72)에는 TiSiN막으로 이루어진 배리어층(73)이 형성되어 있다. 이 배리어층(73)상에는 W로 이루어진 금속 배선층(74)이 형성되어 있다. 이 W로 이루어진 금속 배선층(74)은 콘택트 홀(72)내에도 충전되어 매립 배선부(74a)를 이루고, 이에 따라 Si기판(70)의 불순물 확산영역(70a)과 금속 배선층(74)이 도통된다. TiSiN막은 종래의 TiN 박막보다도 배리어성이 높기 때문에, 그 존재에 의한 금속 배선층(74)의 W와 하지의 Si의 반응에 의한 화합물의 형성을 매우 유효하게 방지할 수 있다. 또, TiSiN막은 Cu나 Al 등의 다른 배선층의 배리어층으로서도 사용가능하다.
도 10은 TiSiN막을 게이트 전극에 이용한 예에 대해 나타낸다. Si기판상에 절연막(81)을 매개로 열CVD에 의해 형성된 TiSiN막으로 이루어진 하층(82) 및 그 위의 W박막으로 형성된 상층(83)으로 이루어진 게이트 전극(84)이 형성되어 있고, 상층(83)상에는 W배선층(86)이 형성되어 있다. 또, 참조부호 85는 SiN으로 이루어진 스페이서를 나타낸다. 게이트 전극으로서 이용되고 있는 TiSiN막은 저저항이고, 또 배리어성도 우수하며, 게다가 열적으로 안정하기 때문에 게이트 전극으로서 우수한 특성을 나타낸다.
도 11은 Si기판(80)상에 BST, Pb(Zr, Ti)O3(PZT), Ta2O5 또는 RuO의 고유전율 재료로 이루어진 절연층(86)을 형성하고, 그 위에 TiSiN막으로 이루어진 배리어층(87)을 형성하며, 더욱이 그 위에 Al 또는 W박막으로 형성된 상층(88)을 형성하여 게이트 전극(89)으로 하고 있다. 도 11 중 90, 91은 각각 소스 및 드레인이다. 또, 도 12는 Si기판(80)상에 SiOxNy박막(92)을 형성하고, 그 위에 BST, Pb(Zr, Ti)O3(PZT), Ta2O5 또는 RuO의 고유전율 재료로 이루어진 절연층(93)을 형성하며, 그 위에 TiSiN막으로 형성된 배리어층(94)을 형성하고, 더욱이 그 위에 W 또는 Al박막으로 형성된 상층(95)을 형성하여 게이트 전극(96)으로 하고 있다. 이들은 모두 고속화에 대응가능한 구조이고, TiSiN막으로 이루어진 배리어층(87, 94)은 상층(88, 95)과 고유전율 재료로 이루어진 절연층(86, 93)간의 상호확산을 유효하게 방지할 수 있다. 또, 도 11의 경우에는 Si(80)상에 절연층(93)을 직접 접촉시키면 계면에 결함이 나타나는 등의 계면제어가 곤란해진다. 그 경우에는, 도 12에 나타낸 바와 같이 Si기판(80)과 절연층(93) 사이에 SiO2를 형성한 후에 그 표면을 질화한 SiOxNy박막(92)을 형성함으로써, 이러한 문제를 해소할 수 있다.
또, TiSiN막은 상술한 열CVD 및 후술하는 플라즈마 CVD 중 어느 하나에 의해 성막해도 좋은 바, 어느 경우에 있어서도 우수한 배리어성을 발휘한다.
또, 열CVD 및 후술하는 플라즈마 CVD 중 어느 하나를 채용한 경우에도, 종래의 PVD에 의한 성막을 행하는 경우에 비해 우수한 스텝 커버리지를 얻을 수 있다. 이 때문에, 반도체장치의 미세화에 용이하게 대응할 수 있다. 또, 열CVD에 의해 성막한 경우에는, 특히 우수한 스텝 커버리지를 얻을 수 있다.
한편, 플라즈마 CVD에 의해 TiSiN막을 성막하는 경우에는 스텝 커버리지에 관해서는 열CVD에 비해 뒤떨어지지만, 플라즈마 CVD는 열CVD보다도 저온처리가 가능하기 때문에, 하지에 Cu층이 존재하는 경우에 TiSiN막으로의 Cu의 확산을 최소한으로 억제할 수 있다는 이점이 있다.
플라즈마 CVD 에 의한 TiSiN 막의 성막
다음으로, 플라즈마 CVD에 의한 TiSiN막의 성막에 대해 설명한다. 도 13은 TiSiN막을 성막할 때에 이용되는 플라즈마 성막장치의 구성을 개략적으로 나타낸 도면이다.
플라즈마 성막장치(102)는, 예컨대 스테인레스 스틸 등에 의해 원통체 형상으로 성형된 챔버(104)를 갖추고 있고, 이 챔버(104)는 접지되어 있다. 이 챔버(104)의 저부(106)에는 용기내의 분위기를 배출하기 위한 배기구(108)가 형성되어 있고, 이 배기구(108)에는 진공흡인펌프(110)를 삽입한 배기계(112)가 접속되어 챔버(104)내를 저부 주변부로부터 균일하게 진공흡인할 수 있게 되어 있다. 이 챔버(104)내에는 도전성 재료로 이루어진 지주(支柱); 114)를 매개로 원판형상의 탑 재대(116)가 설치되어 있고, 이 위에 피처리체로서 예컨대 반도체 웨이퍼(W)를 탑재할 수 있게 되어 있다. 구체적으로는, 이 탑재대(116)는 하부 전극을 겸용하는 것으로, 지주(114)에 직접 지지되는 하부대(下臺; 116A)와 이 상면에 접합되는 상부대(上臺; 116B)로 이루어지고, 이들 접합면에 저항가열히터(118)가 끼워 넣어져 있다. 이 하부대(116A)와 상부대(116B)는 그 접합면에서 예컨대 용착(溶着)에 의해 접합된다.
챔버(104)의 천정부에는, 상부 전극과 겸용되는 샤워헤드(120)가 일체적으로 설치된 천정판(122)이 용기측벽에 대해 절연재(124)를 매개로 기밀하게 장착되어 있다. 샤워헤드(120)는 탑재대(116)의 상면의 거의 전면을 덮도록 대향시켜 설치되어 탑재대(116)와의 사이에 처리공간(S)을 형성하고 있다. 샤워헤드(120)는 처리공간(S)에 각종 가스를 샤워형상으로 도입하는 것이고, 샤워헤드(120)의 하면의 분사면(126)에는 가스를 분사하기 위한 다수의 분사구멍(123)이 형성된다. 또, 샤워헤드(120)의 내부에는 다수의 확산구멍(130)을 갖춘 확산판(132)이 설치되어 가스를 확산시킬 수 있게 되어 있다.
이 샤워헤드(120)의 상부에는 헤드내에 가스를 도입하는 가스도입포트(134)가 설치되어 있고, 가스도입포트(134)에는 가스를 흐르게 하는 공급통로(136)가 접속되어 있다. 공급통로(136)로부터 분기시킨 분기관(138)에는 티탄함유 가스로서 예컨대 TiCl4를 저류(貯留)하는 TiCl4가스원(140)과, 실란계 가스로서 실란가스(SiH4가스)를 저류하는 실란원(142), N2가스를 저류하는 N2가스원(144), 플라즈마 가스로서 예컨대 Ar가스를 저류하는 Ar가스원(146) 및, 첨가가스(환원성 가스)로서 예컨대 H2가스를 저류하는 H2가스원(147)이 각각 접속되어 있다. 그리고, 각 가스의 유량은 각각의 분기관에 삽입된 유량제어기, 예컨대 매스플로우 콘트롤러(148)에 의해 제어된다. 또, 실란계 가스로서는 실란에 한정되지 않고 디실란, 디클로로실란 등도 이용할 수 있다. 또, 환원성 가스로서는 NH3가스를 이용할 수도 있다.
또, 천정판(122)에는 TiSiN 성막시의 플라즈마를 형성하기 위해, 리드선 (150)을 매개로 매칭회로(152)와 소정 주파수 예컨대 13.56MHz의 플라즈마용의 고주파전원(154)이 접속되어 있다. 또, 용기측벽에는 웨이퍼의 반입ㆍ반출시에 기밀하게 개폐가능하게 이루어진 게이트 밸브(158)가 설치된다. 또, 도시되어 있지 않지만, 웨이퍼의 반입ㆍ반출시에 이것을 들어 올리거나 내리는 웨이퍼 리프터 핀이 탑재대에 설치되는 것은 물론이다.
다음으로, 도 13 및 도 14를 참조하여 층간절연막(162) 및 콘택트 홀(160)이 형성된 반도체 웨이퍼(W)상에 TiSiN막으로 이루어진 배리어 금속층과 배선층(172)을 형성하는 방법에 대해 설명한다.
먼저, 챔버(104)내로 개방된 게이트 밸브(156)를 매개로 반도체 웨이퍼(W)를 도입하고, 이것을 탑재대(116)상에 탑재하고서 챔버(104)내를 밀폐한다. 도 14의 (a)에 나타낸 바와 같이, 웨이퍼(W)의 표면에는 전공정에 있어서 층간절연막(162)이 형성되어 있고, 또 층간절연막(162)에는 웨이퍼상의 트랜지스터와의 접촉을 취하기 위한 콘택트 홀(160) 등이 이미 형성되어 있다.
챔버(104)내를 밀폐했다면, 프로세스 가스로서 SiH4가스, N2가스, TiCl4가스를, 플라즈마용 가스로서 Ar가스를, 그리고 첨가가스로서 H2가스를, 각각 샤워헤드 (120)로부터 소정의 유량으로 챔버(104)내로 도입하고, 또 진공흡인펌프(110)에 의해 챔버(104)내를 진공흡인하여 소정의 압력으로 유지한다. 또, TiCl4가스는 상온에서 액체이기 때문에, 이것을 가열함으로써 기화시켜 챔버(104)에 공급한다. 또, TiCl4가스원(140) 및 TiCl4가스원(140)으로부터 챔버(104)까지의 라인 및 매스플로우 콘트롤러(148)는 TiCl4가스가 응결하지 않도록 도시하지 않은 가열수단에 의해 가열된다. 더욱이, 챔버의 천정판(122) 및 챔버벽도 가열된다.
이와 동시에, 고주파전원(154)으로부터 13.56MHz의 고주파를 상부 전극인 샤워헤드(120)에 인가하고, 샤워헤드(120)와 하부 전극으로서의 탑재대(116) 사이에 고주파 전계를 가한다. 이에 따라, Ar가스가 플라즈마화되고, TiCl4가스와 H2가스와 SiH4가스와 N2가스가 반응하여 웨이퍼표면에 TiSiN막이 플라즈마 CVD에 의해 성막된다. 웨이퍼(W)의 온도는 탑재대(116)에 매립한 저항가열히터(118)에 의해 소정의 온도에 의해 가열유지된다.
이 때의 프로세스 조건은,
웨이퍼 온도: 350∼450℃,
프로세스 압력:0.5∼5Torr,
고주파 주파수: 13.56MHz,
고주파 전력: 200∼800W,
TiCl4가스유량: 1∼10sccm,
H2가스유량: 100∼3000sccm,
Ar가스유량: 100∼2000sccm,
N2가스유량: 30∼500sccm,
SiH4가스유량: 0.1∼10sccm의 범위에서 적당히 정하는 것이 바람직하다.
또, 웨이퍼 온도를 350∼450℃로 한 것은, 350℃보다도 작은 경우에는 TiSiN막의 Cl농도가 높아져서 상층의 Cu부식이 문제가 되기 때문이고, 450℃보다 큰 경우에는 TiSiN막의 하지에 Cu층이 존재한 경우에 Cu가 성막과정에 있어서 TiSiN막내로 확산하여 TiSiN막의 배리어성을 손상시키기 때문이다. 또, 다른 프로세스 조건에 대해서는 후술하는 실험예에 있어서 더욱 상세히 설명한다.
도 14의 (a)는 TiSiN막을 성막하기 전의 반도체 웨이퍼(W) 표면의 1개의 콘택트 홀(160)을 나타낸 확대도이다. 콘택트 홀(160)은 SiO2로 이루어진 층간절연막 (162)으로 개구되어 있고, 그 저부에는 확산층(64)의 실리콘면이 노출하고 있다. 웨이퍼(W)는 실리콘 단결정기판으로 이루어지고, 확산층(64)이 실리콘층 혹은 실리콘 함유층으로 된다.
그래서, 이러한 웨이퍼 표면에 상술한 바와 같은 프로세스 조건하에서 플라즈마 CVD에 의한 성막이 실시되면, 도 14의 (b)에 나타낸 바와 같이 웨이퍼(W)의 상면은 물론, 콘택트 홀(60)의 측벽 및 저부에 배리어 금속층으로서 TiSiN막(166)이 형성된다.
이와 같이, 소정의 두께의 TiSiN막(166)을 플라즈마 CVD에 의해 형성했다면, 웨이퍼(W)를 다른 성막장치로 옮기고, 예컨대 통상의 CVD조작에 의해 동(Cu)을 퇴적시킴으로써 제1동층(168)을 시드층(seed layer)로서 얇게 형성하여 콘택트 홀의 애스펙트비를 완만하게 한다. 다음으로, 이 위에 스퍼터링이나 도금에 의해 동을 퇴적시킴으로써, 콘택트 홀(160)의 매립을 행함과 동시에, 층간절연막(162)의 표면에 제2동층(170)을 퇴적시킴으로써 배선층(172)을 형성한다(이하, 도 14의 (c) 참조).
이와 같이 실리콘층 혹은 실리콘함유층인 확산층(164)과 동층(168, 170) 사이에 배리어 금속층으로서 TiSiN막(166)을 개재시킴으로써, 이 TiSiN막(166)이 얇아도 배리어로서 효과적으로 작용하고, 실리콘이 빨아올려지거나 동이 실리콘층측으로 확산하는 것을 방지할 수 있다. 또, TiSiN막(166)의 조성을 적당히 선택함으로써, 배리어성이 높고, 또 현재 혹은 금후의 설계룰에서 필요하게 되는 비저항, 예컨대 500∼5000
Figure 112007091576414-pat00001
의 TiSiN막을 얻을 수 있다.
또, 상기 범위내의 비저항을 얻기 위해서는, TiSiN막내의 각 성분의 조성은 Ti가 10∼40at% 범위내, Si가 10∼40at% 범위내, N이 25∼47at% 범위내가 바람직하다.
또, TiSiN막(166)을 성막하기 전에, Ti막 또는 티탄실리사이드막을 형성하는 것도 바람직하다. TiSiN막(166)의 하층으로서 Ti막 또는 티탄실리사이드막을 형성 함으로써, 비저항을 100
Figure 112007091576414-pat00002
정도까지 저하시킬 수 있다.
TiSiN막내의 성분의 조성을 변화시키기 위해서는, SiH4가스, N2가스, H2가스중 적어도 어느 하나의 가스의 공급량을 변화시키면 좋다. 이하에, 이 점에 대해 상세히 설명한다. 도 15는 SiH4가스의 유량과 TiSiN막의 비저항(Rs)의 관계를 나타낸 그래프, 도 16은 N2가스의 공급량과 TiSiN막의 비저항(Rs)의 관계를 나타낸 그래프, 도 17은 H2가스의 공급량과 TiSiN막의 비저항(Rs)의 관계를 나타낸 그래프이다.
이들 그래프로부터 명백해진 바와 같이, 실란가스(SiH4가스) 혹은 N2가스의 공급량을 증가시키거나 혹은 H2가스의 공급량을 감소시키면, TiSiN막의 비저항(Rs)을 증가시킬 수 있어, 비저항이 500∼5000
Figure 112007091576414-pat00003
범위내의 TiSiN막을 용이하게 실현할 수 있다. 또, 도 15∼도 17에 나타낸 각 그래프를 얻었을 때의 다른 각 가스의 유량은 상술한 가스유량 범위내의 일정값으로 설정되어 있다.
비저항을 조정하기 위해 H2가스나 N2가스의 유량을 변화시키면, 이것에 추종하여 다른 가스유량도 조정하지 않으면 안되지만, 이에 대해 SiH4가스의 유량을 변화시키는 경우에는 다른 가스의 유량의 조정을 행할 필요가 없기 때문에, 조작성이나 제어성이 양호하게 된다.
다음으로, 실험예를 참조하여 본 발명을 더욱 상세히 설명한다.
[제1실험예]
하기와 같이 프로세스 조건(성막조건)을 변화시켜 TiSiN막의 성막시험을 행했다.
웨이퍼 온도: 400℃(일정),
압력: 1Torr, 3Torr,
TiCl4가스유량: 10sccm(일정),
H2가스유량: 1000sccm, 2000sccm,
Ar가스유량: 100sccm, 500sccm, 1000sccm,
N2가스유량: 100sccm, 200sccm, 500sccm,
SiH4가스유량: 0sccm, 1sccm, 2sccm, 5sccm,
고주파 전력: 200W, 500W,
고주파 주파수: 13.56MHz(일정).
상기 프로세스 조건에 의해, 주로 TiSiN막내의 Cl함유량 및 TiSiN막의 비저항에 주목하여 적당한 조건의 선정을 행했다.
그 결과, 하기의 프로세스 조건,
웨이퍼 온도: 400℃,
압력: 3Torr,
TiCl4가스유량: 10sccm,
H2가스유량: 2000sccm,
Ar가스유량: 100sccm,
N2가스유량: 500sccm,
SiH4가스유량: 5sccm,
고주파 전력: 500W,
고주파 주파수: 13.56MHz의 경우에 TiSiN막내의 Cl함유량이 6.7at%, 비저항이 1880
Figure 112007091576414-pat00004
라는 적당한 값이 얻어졌기 때문에, 이 프로세스 조건을 표준성막조건(STD)으로 하는 것으로 했다.
또, 이 경우 TiSiN막내의 Ti함유량은 30at%, Si함유량은 23at%, N함유량은 31at%이었다. 또, 스텝 커버리지는 A/R=3(또, 이 때의 A는 홀지름으로, 0.6㎛(ø)이고, R은 홀깊이로, 1.8㎛이다)인 경우 20%이고, A/R=4인 경우 13%였다.
도 18은 도 15에 나타낸 SiH4가스유량과 TiSiN막의 비저항의 관계를 상세히 나타낸 그래프이고, 도 19는 그 때의 TiSiN막의 조성비를 나타낸 그래프이다. 한편, 도 18에 나타낸 그래프의 종축은 대수눈금이 아니라 통상의 눈금으로 되어 있다는 점에 주의해야 한다.
도 18 및 도 19의 그래프의 데이터를 얻기 위한 성막실험시의 프로세스 조건은, SiH4가스유량을 제외하고 상기 표준조건으로 하며, SiH4가스유량은 1∼10sccm 사이에서 변화시켰다. 이 때에 얻어지는 TiSiN막의 비저항은 500∼10000
Figure 112007091576414-pat00005
범위내였다.
또, 이 때 도 19에 나타낸 바와 같이, Si 조성비는 SiH4가스유량을 증대시킴에 따라 증가하고 있고, 반대로 Ti나 N의 조성비는 저하하고 있다. SiH4가스유량의 증가와 더불어 비저항이 상승하는 이유는, TiSiN막내의 S-N 결합이 증가하기 때문이라고 생각된다.
다음으로, 상기 표준조건을 기준으로 하여 실란의 유량을 0, 1, 2 및 5sccm으로 변화시켜 TiSiN막을 성막했을 때의 막내의 S-N결합상태를 조사했다. 그 결과를 도 20에 나타낸다. 도 20의 데이터를 얻을 때에는 ESCA(광전자분광장치: Electron Spectroscopy Analysis)를 이용했다. 여기에서는, Si-N결합의 참조샘플로서 실리콘의 열질화막(Si3N4)의 데이터와 Si-O결합의 참조샘플로서 실리콘의 열산화막(SiO2)의 데이터를 함께 기재했다. 그래프내에서 횡축은 결합에너지(eV), 종축은 광전자의 강도이다.
도 20의 그래프로부터 명백한 바와 같이, SiH4가스를 이용하여 성막한 TiSiN막의 경우에는, Si-N 참조샘플(Si3N4)의 피그값과 거의 같은 위치에 피크값(P5, P2, P1)을 가지고 있고, Si-N결합의 존재를 인증할 수 있었다. 또, 실란의 유량을 많게 할수록 피크값도 커지고, Si-N결합의 존재비율이 높아지고 있는 점도 확인할 수 있었다. 특히, SiH4가스의 유량이 5sccm인 경우에는 예리한 피크값을 나타내고 있는 것을 확인할 수 있었다.
더욱이, 상술한 바와 같은 프로세스 조건으로 성막한 TiSiN막의 비정질성을 X선 회절에 의해 조사했다. 그 결과는 도 21의 그래프에 나타내져 있고, 그래프의 횡축은 회절각도이다. TiSiN막이 결정질이면, 30∼60°범위내에 TiN (200) 배향의 예리한 피크가 나타날 것이지만, 각 막내에는 피크가 어느 하나도 보여지지 않아 모두 비정질인 것을 확인할 수 있었다. 이와 같이, TiSiN막이 결정질이 아니고 비정질이기 때문에, 비저항도 상술한 바와 같이 너무 높게 하지 않고 높은 배리어성을 갖는 막질로 할 수 있는 것이다.
다음으로, TiSiN막으로 이루어진 배리어 금속층의 배리어성의 평가를 행했으므로, 그 때의 결과를 나타낸다. 배리어성 평가는, 실리콘 기판상에 400Å 혹은 100Å 두께의 TiSiN막을 상술한 바와 같은 프로세스 조건(SiH4는 5sccm)으로 성막하고, 또 그 위에 2000Å의 Cu막을 형성하며, 그 후 500℃ 정도의 온도에서 30분간 어닐했을 때의 동, 티탄, 실리콘의 확산상황을 조사했다.
도 22는 TiSiN막이 400Å인 경우의 확산상황을 나타내고 있다. 그래프의 횡축은 실리콘 기판의 깊이방향을 취하고 있다.
그래프로부터 명백한 바와 같이, 실리콘 기판의 깊이방향에서의 Cu농도의 분포에 의하면, TiSiN막의 막두께가 400Å인 경우, 실리콘측으로는 Cu가 거의 확산되지 않고, 또 Cu층측에도 실리콘이 거의 확산되고 있지 않은 것을 판명한다. 따라서, TiSiN막의 배리어성이 높은 것을 확인할 수 있었다. 또, 100Å 정도의 막두께의 TiSiN막으로도 마찬가지 측정을 행한 결과, 상기와 마찬가지로 충분한 배리어성을 갖는 것을 확인할 수 있었다. 또, 그래프내에 있어서 Cu층으로 티탄이 확산되 고 있는 것처럼 보이지만, 이것은 측정값의 특성상 오차로서 실제로는 확산되고 있지 않다.
도 23은 TiSiN막의 막두께가 100Å일 때의 성막의 단면의 TEM(Transmission Electron Microscopy) 사진을 나타낸다. 여기에 나타낸 바와 같이, TiSiN막에 원자의 배열이 보여지지 않고 비결정의 상태로 되어 있으며, 게다가 Cu가 TiSiN막을 관통하여 Si측으로 확산되고 있는 경우도 없어 양호한 상태로 있는 것을 알 수 있다.
[제2실험예]
하기와 같이 프로세스 조건을 변화시킴으로써 막조성이 다른 TiSiN막을 복수종 작성하여 내열성을 평가하는 실험을 행했다. 또, 테스트 샘플은 Si웨이퍼상에 TiSiN막을 생성하고, 또 TiSiN막상에 Cu막을 생성한 것이다.
성막조건 2-a( STD )
웨이퍼 온도: 400℃,
프로세스 압력: 3Torr,
TiCl4가스유량: 10sccm,
H2가스유량: 2000sccm,
Ar가스유량: 100sccm,
N2가스유량: 500sccm,
SiH4가스유량: 5sccm,
고주파 주파수: 13.56MHz,
고주파 전력: 500W.
성막조건 2-b
SiH4가스유량을 3sccm으로 변경한 점을 제외하면 성막조건 2-a와 같음.
성막조건 2-c
SiH4가스유량을 5sccm, 프로세스 압력을 3Torr로 변경한 점(이것으로는 조건 2-a와 같음)을 제외하면 성막조건 2-a와 같음.
각 성막조건 2-a∼2-c에 의해 얻어진 테스트 샘플을 600℃ 또는 700℃에서 어닐하고, 어닐후의 TiSiN막의 조성을 성막 직후의 조성과 비교했다. 그 결과를 아래 표 1에 나타낸다.
성막조건 상태 막조성(at%)
Ti Si N C
2-a
(STD)		 성막직후
600℃ 어닐후
700℃ 어닐후		 30.4
31.2
29.0		 20.9
21.8
23.1		 31.9
28.9
27.9		 7.4
7.0
7.2
2-b 성막직후
600℃ 어닐후
700℃ 어닐후		 29.0
29.7
28.7		 19.4
23.0
29.3		 39.5
35.4
35.0		 3.7
1.5
1.1
2-c 성막직후
600℃ 어닐후
700℃ 어닐후		 11.3
11.2
10.3		 36.2
37.0
37.0		 44.8
44.0
43.8		 3.4
3.3
2.8
표 1로부터 알 수 있는 바와 같이, 어느 하나의 성막조건에 있어서도 어닐에 의해 TiSiN막의 조성은 N이 감소(열에 의해 N이 막으로부터 빠지기 때문)하고, Si가 증가(기판으로부터 빨아올려지기 때문)하는 경향이 있다. 또, 그 경향은 어닐온도가 높을수록 크다. 그 경향은 성막조건 2-b, 성막조건 2-a, 성막조건 2-c 순서로 작아지는 것을 알 수 있었다. 즉, 성막조건 2-c에 의해 얻어지는 막조성의 TiSiN막의 내열성이 가장 우수하다.
[제3실험예]
하기와 같이 성막시의 고주파 주파수를 60MHz로 한 경우의 TiSiN막의 막조성의 변화를 확인하는 시험을 행했다.
성막조건 3-a
고주파 주파수를 60MHz로 변경한 점을 제외하면 성막조건 2-a(STD)와 같음.
성막조건 3-b
프로세스 압력을 1Torr, SiH4가스유량을 7sccm, 고주파 주파수를 60MHz로 변경한 점을 제외하면 성막조건 2-a(STD)와 같음.
상기 2개의 조건에 의해 얻어진 TiSiN막의 조성은 아래 표 2와 같았다.
성막조건 막조성(at%)
Ti Si N Cl
3-a
3-b		 18.9
38.7		 21.3
10.5		 32.2
33.3		 20.5
12.2
또, 표준성막조건 2-a에 대해 고주파 주파수만 다른 성막조건 3-a에서는 막의 저항값이 지나치게 높아지기 때문에(80200
Figure 112007091576414-pat00006
), 배리어층용의 막으로서는 부적당하다는 것을 알 수 있었다. 또, 성막조건 3-a 및 3-b중 어느 하나의 경우도 TiSiN막내의 Cl농도가 높아지기 때문에, 배리어층용의 막으로서는 적당하지 않다는 것을 알 수 있었다. 단, 성막조건 3-b의 경우에는, 스텝 커버리지(A/R=3인 경우)는 30%로서 양호했다.
[제4실험예]
하기와 같이 성막시의 N2가스의 유량을 변화시켜 TiSiN막의 막조성의 변화를 확인하는 시험을 행했다.
성막조건 4
웨이퍼 온도: 400℃,
프로세스 압력: 3Torr,
TiCl4가스유량: 10sccm,
H2가스유량: 2000sccm,
Ar가스유량: 100sccm,
N2가스유량: 100sccm,
SiH4가스유량: 3, 4, 5sccm,
고주파 주파수: 60MHz,
고주파 전력: 500W.
또, 상기 성막조건 4는 N2가스유량을 100sccm으로 표준성막조건에 대해 낮게 하고 있는 점과, SiH4가스유량을 3, 4 또는 5sccm으로 변화시키고 있는 점을 제외하면 표준성막조건(STD)와 동일하다.
상기 3조건에 의해 얻어진 TiSiN막의 조성은 아래 표 3과 같았다.
SiH4유량
(sccm)		 막조성(at%)
Ti Si N Cl
3
4
5		 34.0
28.5
21.8		 32.6
37.6
44.5		 26.7
26.6
25.1		 3.4
4.1
4.6
상기 표 3으로부터 알 수 있는 바와 같이, N2가스의 유량을 100sccm으로 함으로써, TiSiN막내의 Cl농도를 표준성막조건 2-a 경우에 비해 1/2로 감소시킬 수 있었다.
또, SiH4가스유량이 많아지면 TiSiN막내의 Ti농도가 감소하고, Si농도가 증가하는 것을 알 수 있었다. 이것은 성막가스내의 N2량이 감소함으로써 TiSi방향의 반응이 진행하기 때문이다.
[제5실험예]
SiH4가스유량을 1, 2, 3, 4, 5sccm으로 변화시킴과 더불어 다른 프로세스 조건을 하기와 같이 고정하고서 TiSiN막의 성막을 행하여 막조성의 변화를 조사했다.
성막조건 5
웨이퍼 온도: 400℃,
프로세스 압력: 3Torr,
TiCl4가스유량: 10sccm,
H2가스유량: 2000sccm,
Ar가스유량: 500sccm,
N2가스유량: 500sccm,
고주파 주파수: 13.56MHz,
고주파 전력: 500W.
상기 3조건에 의해 얻어진 TiSiN막의 조성은 아래 표 4와 같았다.
SiH4유량
(sccm)		 막조성(at%)
Ti Si N Cl
1
2
3
4
5		 40.4
36.4
32.1
27.1
30.4		 4.5
9.7
14.6
20.5
22.8		 40.0
38.3
37.8
36.2
31.2		 10.3
9.9
8.7
8.2
6.5
N2가스유량을 성막조건 4보다 높은 표준성막조건과 동등한 500sccm으로 함으로써, 성막조건 4에 있어서 3.4∼4.6%였던 TiSiN막내의 Cl함유량은 6.5∼10.3%까지 증대했다. 또, SiH4가스유량을 증대시킴으로써, SiH4의 환원작용에 의해 Cl농도를 감소시킬 수 있었지만, N2가스유량이 100sccm인 성막조건 4의 경우보다 Cl농도는 대폭적으로 높았다.
[제5A실험예]
먼저, Si웨이퍼상에 막두께 100Å의 TiSiN막을 형성했다. TiSiN막으로서는, 표준 TiSiN막(표준 성막조건에 의해 얻은 TiSiN막을 의미한다)과, TiSi 리치(rich)의 TiSiN막, TiN 리치의 TiSiN막, SiN 리치의 TiSiN막으로 했다.
표준 TiSiN막은 성막조건 2-a(표준 성막조건)에 의해 얻었다. TiSi 리치의 TiSiN막은 성막조건 2-a(표준 성막조건)에 대해 N2가스의 유량을 100sccm으로 변화시킴으로써 얻었다. 또, TiN 리치의 TiSiN막은 성막조건 2-a에 대해 H가스의 유량을 3000sccm으로 변화시킴으로써 얻었다. 또, SiN 리치의 TiSiN막은 성막조건 2-a에 대해 TiCl4가스의 유량을 3sccm으로 변화시킴으로써 얻었다.
다음으로, TiSiN막상에 Cu를 성막했다. Cu의 성막은 스퍼터링에 의해 행하고, 그 조건은 프로세스 압력 0.67pa, 고주파 전력 500W, 역(逆)스퍼터 200W로 2min, 프리스퍼터(presputter) 5min, Ar가스유량 20sccm, 타겟 4N 순도의 Cu로서 막두께 3000Å의 Cu를 성막했다.
다음으로, 진공중(5×10-6Torr)에서 어닐온도 550℃ 또는 600℃로 30min(시간은 시료가 놓여진 환경이 실제로 5 ×10-6Torr로 되고 나서의 경과시간) 어닐을 행했다. 또, 어닐시의 승온속도는 10∼20℃/min로 하고, 강온(降溫)속도는 5∼10℃/min으로 했다. 또, 비교샘플로서 어닐 없는 시료도 작성했다.
성막 직후의 TiSiN막의 조성 및 비저항과, 어닐처리에 의해 Cu의 배리어성을 평가한 결과를 아래 표 5에 나타낸다.
막조성(at%) 비저항
(
Figure 112007091576414-pat00007
)		 Cu배리어성
Ti Si N Cl 550℃ 600℃
STD 30.4 22.8 31.2 6.5 1676 양호 양호
TiSi 리치 29.3 45.4 19.6 2.9 420 양호 불량
TiN 리치 38.1 17.4 31.8 8.6 245 양호 양호
SiN 리치 16.3 34.8 36.5 4.1 675000 양호 양호
또, 상기 표 5에 있어서 평가된 배리어성은 도 24의 그래프를 참조함으로써 용이하게 이해할 수 있다.
또, 표준 TiSiN막과 TiSi 리치의 TiSiN막에서의 Si웨이퍼내로의 Cu 확산상태를 SIMS(secondary ion mass spectroscopy)에 의해 비교조사한 결과를 도 25에 나타낸다. 도 25의 그래프로부터 이해할 수 있는 바와 같이, 표준 TiSiN막에서는 Cu가 Si로 확산되고 있지 않아 배리어성이 양호한 것을 알 수 있다. 한편, TiSi 리치의 TiSiN막에서는 Cu가 Si내로 확산하고 있어 배리어성이 좋지 않다는 것을 알 수 있다.
이 차이가 생긴 이유는 이하와 같다고 생각된다. Cu의 확산은 입자경계 확산과 입자내 확산에 의해 행해지지만, 입자경계쪽이 지배적이다. TiSi 리치의 TiSiN막에서는 어닐에 의해 TiSiN막이 결정화되어 입자경계 확산이 용이하게 일어나게 된 것이라고 생각된다. 이에 대해, 표준 TiSiN막은 비정질이기 때문에 Cu 확산이 일어나기 어려웠기 때문이라고 생각된다.
이상의 실험결과에 의하면, 프로세스 압력을 3Torr(고압)로 설정한 경우에는 얻어지는 TiSiN막의 Cu 배리어성의 관점으로부터,
성막조건은,
웨이퍼 온도: 400℃,
TiCl4가스유량: 10sccm,
H2가스유량: 2000sccm,
Ar가스유량: 100sccm,
N2가스유량: 500sccm,
고주파 전력: 500W,
고주파 주파수: 13.56MHz로 하는 것이 바람직하다는 것을 알 수 있다.
또, 이 경우 SiH4가스유량은 1∼10sccm으로 하는 것이 바람직하고, 5sccm으로 하는 것이 가장 바람직하다는 것을 알 수 있었다.
또, Cu 배리어성의 관점으로부터 TiSiN막의 조성은 Ti가 28∼31at%, Si가 20∼25at%, N이 28∼32at%로 하는 것이 바람직하다는 것을 알 수 있고, Ti가 30at%, Si가 23at%, N이 31at%로 하는 것이 최적이라는 것을 알 수 있었다.
[제6실험예]
본 실험에서는 프로세스 압력을 0.6Torr로 저하시킨 경우의 TiSiN막 막조성이 변화를 조사하고 있다.
성막조건 6-a
웨이퍼 온도: 400℃,
프로세스 압력: 0.6Torr,
TiCl4가스유량: 2sccm,
H2가스유량: 500sccm,
Ar가스유량: 50sccm,
N2가스유량: 50sccm,
SiH4가스유량: 0.1, 0.2, 0.3, 0.5 또는 1.0sccm,
고주파 주파수: 13.56MHz,
고주파 전력: 500W.
그 결과를 표 6 및 도 26에 나타낸다.
SiH4가스유량
(sccm)		 막조성(at%) 비저항
(
Figure 112007091576414-pat00008
)		 비고
Ti Si N Cl
0
0.1
0.2
0.3
0.5
1.0		 48.6 - 37.4 3.6
36.2 11.6 44.5 2.5
33.9 13.0 45.2 3.0
30.2 16.7 44.7 3.0
24.1 22.3 45.7 3.2
16.2 29.8 47.2 3.6		 593
1313
1994
3380
8268
284000

스텝 커버리지
40%(A/R=4)
성막조건 6-b
성막조건 6-b는 N2가스유량을 30, 40, 50 또는 80sccm으로 한 점, SiH4가스유량을 0.2sccm(일정)으로 한 점을 제외하면 성막조건 6-a와 동일하다. 그 결과를 표 7에 나타낸다.
N2유량
(sccm)		 막조성(at%) 비저항
(
Figure 112007091576414-pat00009
)
Ti Si N Cl
30
40
50
80		 32.3 13.8 46.3 2.8
33.1 13.7 46.3 2.2
31.9 14.7 46.5 2.6
32.1 14.6 46.1 2.5		 2374
2457
3029
2881
성막조건 6-c
성막조건 6-c는 H2가스유량을 300, 500 또는 700sccm으로 한 점, SiH4가스유량을 0.2sccm(일정)으로 한 점을 제외하면 성막조건 6-a와 동일하다. 그 결과를 표 8에 나타낸다.
H2유량
(sccm)		 막조성(at%) 비저항
(
Figure 112007091576414-pat00010
)
Ti Si N Cl
300
500
700		 29.6 17.3 47.4 1.9
31.9 14.6 46.5 2.6
32.9 13.3 46.8 2.7		 7514
3029
2772
상기 시험결과로부터 알 수 있는 바와 같이, 성막압력을 고압(3Torr)으로부터 저압(0.6Torr)으로 함으로써, TiCl4, Ar, N2 및 SiH4가스유량을 적게 함으로써 TiSiN막내의 Cl농도를 저감(1.9∼3.0%로 저감)시킴과 더불어, Cu의 배리어성 및 스텝 커버리지를 양호(A/R=4일 때 40%)하게 할 수 있다는 것을 알 수 있었다. 특히, H2가스의 유량을 300sccm으로 함으로써 TiSiN막내의 Cl농도를 2% 이하로 저감시킬 수 있다는 것을 알 수 있었다.
[제7실험예]
먼저, 성막조건 6-a(SiH4가스유량을 0.1, 0.2, 0.3 또는 0.5sccm으로 한 4개의 조건)에 의해 Si웨이퍼상에 막두께 200Å의 TiSiN막을 형성한 시료를 작성했다.
다음으로, 각 시료에 대해 TiSiN막상에 Cu를 성막했다. Cu의 성막은 스퍼터링에 의해 행하고, 그 조건은 프로세스 압력 0.67pa, 고주파 전력 500W, 역스퍼터 200W에서 2분, 프리스퍼터 5분, Ar가스유량 20sccm, 타겟 4N 순도의 Cu로서 막두께 3000Å의 Cu를 성막했다.
이어서, 시료의 일부를 웨이퍼 온도 400℃, 프로세스 압력 0.6Torr, H2가스유량 500sccm, N2가스유량 50sccm, Ar가스유량 50sccm, 고주파 주파수 13.56MHz, 고주파 전력 500W에서 플라즈마 처리(이하, 이 플라즈마 처리를「애프터(after) 플라즈마 처리」라 칭함)를 행했다.
이어서, 모든 시료에 대해 진공중(5×10-6Torr)에서 어닐온도 550℃ 또는 600℃로 30분(시간은 시료가 놓여진 환경이 실제로 5 ×10-6Torr로 되고 나서의 경과시간) 어닐을 행했다. 또, 어닐시의 승온속도는 10∼20℃/min로 하고, 강온속도는 5∼10℃/min로 했다.
이렇게 하여 얻은 시료의 TiSiN막의 조성 및 내부식성, 배리어성, TiSiN막의 비저항을 조사했다. 그 결과를 도 27 및 표 9에 나타낸다.
SiH4유량
(sccm)		 막조성(at%) 부식 배리어성
Ti Si N Cl 550℃
어닐		 600℃
어닐		 플라즈마 처리+TiSiN막
550℃어닐		 550℃
어닐		 600℃
어닐		 플라즈마 처리+TiSiN막
550℃어닐
0
0.1
0.2
0.3
0.5
1.0		 48.6
36.2
33.9
30.2
24.1
16.2		 -
11.6
13.0
16.7
22.3
29.8		 37.4
44.5
45.2
49.7
45.7
47.0		 3.6
2.5
3.0
3.0
3.3
3.0		 유
무
무
무
무
약간있음		 유
유
무
무
무
무		 유
무
무
무
무
무		 양호
양호
불량
양호
불량
양호		 양호
양호
불량
불량
불량
양호		 양호
양호
양호
양호
양호
양호
어닐온도 550℃인 경우, SiH4가스유량이 0.2sccm 및 0.5sccm인 경우는 배리어성이 좋지 않았지만, SiH4가스유량이 0sccm, 0.1sccm 및 0.3sccm인 경우는 배리어성이 양호했다. 또, 어닐온도 600℃의 경우, SiH4가스유량이 0.2sccm, 0.3sccm 및 0.5sccm인 경우는 배리어성이 좋지 않았지만, SiH4가스유량이 0sccm, 0.1sccm 및 1.0sccm인 경우는 배리어성이 양호했다.
또, SiH4가스유량 0.5sccm 및 1.0sccm은 비저항이 대단히 높아지기 때문에, 배리어막으로서는 부적당했다. 또, SiH4가스유량이 0sccm인 경우에는, TiSiN막내의 Cl농도가 3.6%로 높아 내부식성이 나쁘기 때문에 부적당했다.
배리어성, 내부식성, 저항의 낮음의 양립이라는 관점으로부터는, SiH4가스유량이 0.1sccm인 경우에 얻어진 TiSiN막이 가장 양호했다.
또, 성막직후의 TiSiN막의 내부식성에 약간 문제가 있는 경우에도 애프터 플라즈마 처리를 행함으로써, 내부식성이 우수한 막질이 얻어지는 것을 알 수 있었다.
또, 표 9에 나타낸 실험결과에 의하면, 프로세스 압력을 0.6Torr(저압)로 설정하는 경우에는 얻어지는 TiSiN막의 Cu 배리어성의 관점으로부터,
성막조건은,
웨이퍼 온도: 400℃,
TiCl4가스유량: 2sccm,
H2가스유량: 500sccm,
Ar가스유량: 50sccm,
N2가스유량: 50sccm,
고주파 전력: 500W,
고주파 주파수: 13.56MHz로 하는 것이 바람직하다는 것을 알 수 있다.
또, 이 경우, SiH4가스유량은 바람직하게는 0.1∼1sccm, 보다 바람직하게는 0.1∼0.5sccm, 가장 바람직하게는 0.1∼0.2sccm으로 하는 것이 적당하다는 것을 알 수 있었다.
또, Cu 배리어성의 관점으로부터 TiSiN막의 조성은 Ti가 24∼36at%, Si가 11∼22at%, N이 44∼46at%로 하는 것이 바람직하다는 것을 알 수 있고, Ti가 34at%, Si가 13at%, N이 45at%로 하는 것이 최적이라는 것을 알 수 있었다.
도 1은 TiSiN막의 성막에 적용되는 열CVD장치를 모식적으로 나타낸 단면도이고,
도 2는 스텝 커버리지(step coverage)의 평가방법을 설명하기 위한 모식도,
도 3은 본 발명의 방법에 의해 얻어진 TiSiN막을 DRAM 등의 캐패시터 구조에 이용한 예를 나타낸 단면도,
도 4는 본 발명의 방법에 의해 얻어진 TiSiN막을 DRAM 등의 캐패시터 구조에 이용한 예를 나타낸 단면도,
도 5는 본 발명의 방법에 의해 얻어진 TiSiN막을 DRAM 등의 캐패시터 구조에 이용한 다른 예를 나타낸 단면도,
도 6은 본 발명의 방법에 의해 얻어진 TiSiN막을 DRAM 등의 캐패시터 구조에 이용한 더욱 다른 예를 나타낸 단면도,
도 7은 본 발명의 방법에 의해 얻어진 TiSiN막을 DRAM 등의 캐패시터 구조에 이용한 더욱 또 다른 예를 나타낸 단면도,
도 8은 본 발명의 방법에 의해 얻어진 TiSiN막을 DRAM 등의 캐패시터 구조에 이용한 더욱 또 다른 예를 나타낸 단면도,
도 9는 본 발명의 방법에 의해 얻어진 TiSiN막을 DRAM 등의 캐패시터 구조에 이용한 더욱 또 다른 예를 나타낸 단면도,
도 10은 본 발명의 방법에 의해 얻어진 TiSiN막을 금속 배선층의 콘택트부에 이용한 예를 나타낸 단면도,
도 11은 본 발명의 방법에 의해 얻어진 TiSiN막을 게이트 전극부에 이용한 예를 나타낸 단면도,
도 12는 본 발명의 방법에 의해 얻어진 TiSiN막을 게이트 전극부에 이용한 다른 예를 나타낸 단면도,
도 13은 TiSiN막의 성막에 적용되는 플라즈마 성막장치를 나타낸 구성도,
도 14는 콘택트 홀에 TiSiN막으로 이루어진 배리어층과 동(Cu)층을 형성하는 공정을 나타낸 도면,
도 15는 SiH4가스의 유량과 비저항(Rs)의 관계를 나타낸 그래프,
도 16은 N2가스의 유량과 비저항(Rs)의 관계를 나타낸 그래프,
도 17은 H2가스의 유량과 비저항(Rs)의 관계를 나타낸 그래프,
도 18은 도 15에 나타낸 SiH4가스의 유량과 TiSiN막의 비저항의 관계를 상세히 나타낸 그래프,
도 19는 고압 프로세스 경우에서의 SiH4가스의 유량과 TiSiN막의 조성비의 관계를 나타낸 그래프,
도 20은 TiSiN막내의 S-N 결합상태를 나타낸 그래프,
도 21은 TiSiN막의 비정질성을 X선 회절에 의해 조사한 결과를 나타낸 그래프,
도 22는 TiSiN막이 400Å인 경우의 확산상황을 나타낸 그래프,
도 23은 막두께가 100Å인 경우의 TiSiN막의 단면의 TEM사진의 도면,
도 24는 TiSiN막의 막조성에 의한 배리어성을 나타낸 그래프,
도 25는 TiSiN막의 막조성에 의한 확산상황을 비교하여 나타낸 그래프,
도 26은 저압 프로세스 경우에서의 SiH4가스의 유량과 TiSiN막의 조성비의 관계를 나타낸 그래프,
도 27은 저압 프로세스 경우에서의 SiH4가스의 유량과 얻어진 TiSiN막의 배리어성의 관계를 나타낸 그래프이다.

Claims (23)

  1. 삭제
  2. CVD에 의해 기판에 TiSiN을 포함하는 막을 성막하는 방법으로,
    챔버에 기판을 배치하는 공정과,
    상기 챔버 내에 TiCl4가스, SiH4가스, N2가스, H2가스 및 Ar가스를 공급함과 더불어, 고주파를 이용하여 이들 가스의 플라즈마를 생성하는 공정 및,
    상기 플라즈마에 의해 상기 기판상에 TiSiN을 포함하는 막을 형성하는 공정을 구비하되,
    상기 TiSiN을 포함하는 막을 형성하는 공정에 있어서, 상기 챔버 내의 압력을 0.5∼5Torr로 함과 더불어, 상기 기판 온도를 350∼450℃로 하며, 상기 TiCl4가스를 1∼10sccm, 상기 SiH4가스를 0.1∼1sccm, 상기 N2가스를 30∼80sccm, 상기 H2가스를 300∼700sccm, 상기 Ar가스를 50∼2000sccm의 유량으로 상기 챔버 내로 각각 공급하고, 상기 고주파의 전력을 200∼800W로 설정함으로써, 10∼40at%의 Ti와 10∼40at%의 Si 및 25∼47at%의 N을 함유함과 더불어, 500∼5000
    Figure 112010079870174-pat00043
    의 비저항을 갖고, 또한 막 중의 Cl농도가 3원자% 이하인 Si-N결합을 포함하고 있는 비정질의 TiSiN을 포함하는 막이 성막되도록 하는 것을 특징으로 하는 성막방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제2항에 있어서, 상기 TiSiN을 포함하는 막을 성막하는 공정 후에,
    H 및 N을 포함하는 가스를 상기 챔버 내에 공급하는 공정과,
    상기 H 및 N을 포함하는 가스의 플라즈마를 생성하는 공정 및,
    상기 플라즈마에 의해 상기 TiSiN을 포함하는 막의 표면을 처리해서 상기 TiSiN을 포함하는 막으로부터 상기 TiCl4 가스 유래의 Cl을 제거하는 공정을 더 구비한 것을 특징으로 하는 성막방법.
  8. 고유전율재료로 이루어진 절연층을 형성하는 공정과,
    상기 절연층 아래에 하부전극층을 형성하는 공정,
    상기 절연층 위에, TiSiN을 포함하는 막으로 이루어진 상부전극층을 형성하는 공정 및,
    상기 절연층과 상기 하부전극층 사이에 배리어층을 형성하는 공정을 갖춘 캐패시터부를 형성하는 공정을 구비한 반도체장치의 제조방법에 있어서,
    청구항 제2항에 기재된 성막방법에 의해 상기 TiSiN을 포함하는 막으로 이루어진 상기 상부전극층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 고유전율재료로 이루어진 절연층을 형성하는 공정과,
    상기 절연층 아래에 하부전극층을 형성하는 공정,
    상기 절연층 위에 상부전극층을 형성하는 공정 및,
    상기 절연층과 상기 하부전극층 사이에, TiSiN을 포함하는 막으로 이루어진 배리어층을 형성하는 공정을 갖춘 캐패시터부를 형성하는 공정을 구비한 반도체장치의 제조방법에 있어서,
    청구항 제2항에 기재된 성막방법에 의해 상기 TiSiN을 포함하는 막으로 이루어진 상기 배리어층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 고유전율재료로 이루어진 절연층을 형성하는 공정과,
    상기 절연층 아래에 하부전극층을 형성하는 공정,
    상기 절연층 위에 상부전극층을 형성하는 공정,
    상기 하부전극층 아래에, TiSiN을 포함하는 막으로 이루어진 배리어층을 형성하는 공정을 갖춘 캐패시터부를 형성하는 공정을 구비한 반도체장치의 제조방법에 있어서,
    청구항 제2항에 기재된 성막방법에 의해 상기 TiSiN을 포함하는 막으로 이루어진 상기 배리어층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제8항에 있어서, 상기 상부전극층 및 상기 하부전극층 중 적어도 한쪽이 Pt 또는 Ru로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  12. 삭제
  13. 삭제
  14. 고유전율재료로 이루어진 절연층을 형성하는 공정과,
    상기 절연층 아래에 TiSiN을 포함하는 막으로 이루어진 하부전극층을 형성하는 공정,
    상기 절연층 위에, TiSiN을 포함하는 막으로 이루어진 상부전극층을 형성하는 공정,
    상기 하부전극층 아래에 배리어층을 형성하는 공정 및,
    상기 배리어층 아래에 배선층을 형성하는 공정을 갖춘 캐패시터부를 형성하는 공정을 구비한 반도체장치의 제조방법에 있어서,
    청구항 제2항에 기재된 성막방법에 의해 상기 TiSiN을 포함하는 막으로 이루어진 상기 배리어층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제8항에 있어서, 상기 고유전율재료는 (Ba, Sr)TiO3, Pb(Zr, Ti)O3, Ta2O5, RuO로 이루어진 군으로부터 선택된 하나의 재료로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제9항에 있어서, 상기 고유전율재료는 (Ba, Sr)TiO3, Pb(Zr, Ti)O3, Ta2O5, RuO로 이루어진 군으로부터 선택된 하나의 재료로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제10항에 있어서, 상기 고유전율재료는 (Ba, Sr)TiO3, Pb(Zr, Ti)O3, Ta2O5, RuO로 이루어진 군으로부터 선택된 하나의 재료로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제14항에 있어서, 상기 고유전율재료는 (Ba, Sr)TiO3, Pb(Zr, Ti)O3, Ta2O5, RuO로 이루어진 군으로부터 선택된 하나의 재료로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  19. 배선층을 형성하는 공정과,
    상기 배선층과 반도체기판 또는 그 상부에 형성된 확산층을 접속하는 매립배선부를 형성하는 공정 및,
    상기 매립배선부와 반도체기판 또는 그 상부에 형성된 확산층 사이에, TiSiN을 포함하는 막으로 이루어진 배리어층을 형성하는 공정을 갖춘 반도체장치의 제조방법에 있어서,
    청구항 제2항에 기재된 성막방법에 의해 상기 TiSiN을 포함하는 막으로 이루어진 상기 배리어층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 반도체기판을 준비하는 공정과,
    상기 반도체기판의 주면상에 절연층을 매개로 형성됨과 더불어 배선층이 접속된 TiSiN을 포함하는 막으로 이루어진 게이트전극을 형성하는 공정을 갖춘 반도체장치의 제조방법에 있어서,
    청구항 제2항에 기재된 성막방법에 의해 상기 TiSiN을 포함하는 막으로 이루어진 상기 게이트전극을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제20항에 있어서, 상기 게이트전극을 형성하는 공정은, 상기 TiSiN을 포함하는 막으로 이루어진 하층을 형성하는 공정과, 상기 하층 위에 W, Al 또는 Cu로 이루어진 상층을 형성하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제20항에 있어서, 상기 게이트전극을 형성하는 공정은, 상기 반도체기판 위에, (Ba, Sr)TiO3, Pb(Zr, Ti)O3, Ta2O5, RuO로 이루어진 군으로부터 선택된 하나의 재료로 이루어진 절연층을 형성하는 공정과,
    상기 절연층 위에 상기 TiSiN을 포함하는 막으로 이루어진 배리어층을 형성하는 공정 및,
    상기 배리어층 위에 도전층을 형성하는 공정을 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제22항에 있어서, 상기 반도체기판과 상기 절연층 사이에 SiOxNy막으로 이루어진 층을 형성하는 공정을 더 갖춘 것을 특징으로 하는 반도체장치의 제조방법.
KR1020077029779A 1999-12-09 1999-12-09 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법 KR101024449B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/006898 WO2001042529A1 (en) 1999-12-09 1999-12-09 METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020027007343A Division KR20020063206A (ko) 1999-12-09 1999-12-09 티탄실리콘나이트라이드막의 성막방법,티탄실리콘나이트라이드막으로 이루어진 확산방지막,반도체장치 및 그 제조방법, 및티탄실리콘나이트라이드막의 성막장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008625A Division KR100983165B1 (ko) 1999-12-09 1999-12-09 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20080000687A KR20080000687A (ko) 2008-01-02
KR101024449B1 true KR101024449B1 (ko) 2011-03-23

Family

ID=14237522

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020077029779A KR101024449B1 (ko) 1999-12-09 1999-12-09 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법
KR1020027007343A KR20020063206A (ko) 1999-12-09 1999-12-09 티탄실리콘나이트라이드막의 성막방법,티탄실리콘나이트라이드막으로 이루어진 확산방지막,반도체장치 및 그 제조방법, 및티탄실리콘나이트라이드막의 성막장치
KR1020097008625A KR100983165B1 (ko) 1999-12-09 1999-12-09 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020027007343A KR20020063206A (ko) 1999-12-09 1999-12-09 티탄실리콘나이트라이드막의 성막방법,티탄실리콘나이트라이드막으로 이루어진 확산방지막,반도체장치 및 그 제조방법, 및티탄실리콘나이트라이드막의 성막장치
KR1020097008625A KR100983165B1 (ko) 1999-12-09 1999-12-09 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법

Country Status (3)

Country Link
US (2) US6919273B1 (ko)
KR (3) KR101024449B1 (ko)
WO (1) WO2001042529A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4041945B2 (ja) * 2000-05-22 2008-02-06 セイコーエプソン株式会社 ヘッド部材及び撥インク処理方法並びに処理装置
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
CN100345999C (zh) * 2003-01-02 2007-10-31 上海华虹（集团）有限公司 采用含钛有机金属材料的化学气相淀积含硅氮化钛的工艺
US7112507B2 (en) * 2003-11-24 2006-09-26 Infineon Technologies Ag MIM capacitor structure and method of fabrication
US7199001B2 (en) * 2004-03-29 2007-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming MIM capacitor electrodes
KR100738068B1 (ko) * 2004-08-20 2007-07-12 삼성전자주식회사 산화 환원 반응을 이용한 귀금속 전극 형성 방법
JP4596878B2 (ja) * 2004-10-14 2010-12-15 キヤノン株式会社 構造体、電子放出素子、２次電池、電子源、画像表示装置、情報表示再生装置及びそれらの製造方法
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
JP2007113103A (ja) * 2005-10-24 2007-05-10 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
KR100706810B1 (ko) * 2006-02-07 2007-04-12 삼성전자주식회사 박박 형성 장치의 세정 방법 및 이를 이용한 박막 형성방법
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
KR100778866B1 (ko) * 2006-07-24 2007-11-22 동부일렉트로닉스 주식회사 티아이에스아이엔을 이용한 금속 확산 방지막 형성 방법
KR100769144B1 (ko) * 2006-07-24 2007-10-22 동부일렉트로닉스 주식회사 에스아이피 구조의 반도체 장치 및 그 제조방법
KR100818397B1 (ko) * 2006-08-01 2008-04-01 동부일렉트로닉스 주식회사 반도체 소자의 티타늄 나이트라이드 실리사이드막 제조방법
KR100800647B1 (ko) * 2006-08-29 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자의 게이트 전극 형성 방법
KR100956210B1 (ko) * 2007-06-19 2010-05-04 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 금속 실리콘 질화물 박막의 플라즈마 강화 사이클릭증착방법
KR20090132801A (ko) * 2008-06-23 2009-12-31 삼성전자주식회사 게이트 구조물, 이의 형성 방법 및 이를 갖는 반도체 장치
KR101189642B1 (ko) 2012-04-09 2012-10-12 아익스트론 에스이 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
KR101950867B1 (ko) 2012-08-27 2019-04-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
CN107093581B (zh) * 2016-02-17 2020-05-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106024893B (zh) * 2016-05-30 2019-03-19 上海华力微电子有限公司 高k金属栅器件及其制备方法
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10361213B2 (en) * 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
JP6823533B2 (ja) * 2017-04-24 2021-02-03 東京エレクトロン株式会社 チタンシリサイド領域を形成する方法
US11289487B2 (en) 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
CN110391185B (zh) * 2018-04-17 2021-08-03 联华电子股份有限公司 制作半导体元件的方法
CN110391247B (zh) 2018-04-17 2020-10-30 联华电子股份有限公司 半导体元件及其制作方法
CN110391233B (zh) 2018-04-17 2022-10-14 联华电子股份有限公司 半导体元件及其制作方法
USD914898S1 (en) 2019-09-17 2021-03-30 Olura, Llc Skin care device
US11417571B2 (en) * 2020-06-12 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dopant profile control in gate structures for semiconductor devices
CN112359319B (zh) * 2020-09-30 2022-11-01 南昌航空大学 一种双周期耐磨抗菌和高韧性复合薄膜的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
KR19980064145A (ko) * 1996-12-20 1998-10-07 히가시데츠로 씨브이디성막방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793276B2 (ja) 1993-12-14 1995-10-09 アプライド マテリアルズ インコーポレイテッド 薄膜形成前処理方法および薄膜形成方法
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP2692590B2 (ja) * 1994-06-29 1997-12-17 日本電気株式会社 半導体装置およびその製造方法
US5635741A (en) * 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
US6114256A (en) * 1995-08-18 2000-09-05 California Institute Of Technology Stable metallization for diamond and other materials
KR100190111B1 (ko) * 1996-11-13 1999-06-01 윤종용 반도체장치의 커패시터 제조방법
JP3476638B2 (ja) * 1996-12-20 2003-12-10 東京エレクトロン株式会社 Ｃｖｄ成膜方法
US5983906A (en) 1997-01-24 1999-11-16 Applied Materials, Inc. Methods and apparatus for a cleaning process in a high temperature, corrosive, plasma environment
JPH10256503A (ja) 1997-03-14 1998-09-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
KR100230422B1 (ko) * 1997-04-25 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
JP3530026B2 (ja) * 1997-06-30 2004-05-24 株式会社東芝 半導体装置及びその製造方法
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JPH11150084A (ja) * 1997-09-12 1999-06-02 Canon Inc 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
JP3500564B2 (ja) * 1997-12-19 2004-02-23 富士通株式会社 半導体装置の製造方法
JPH11204523A (ja) 1998-01-07 1999-07-30 Toshiba Corp 半導体装置の製造方法
JP3225913B2 (ja) * 1998-01-28 2001-11-05 日本電気株式会社 半導体装置の製造方法
US6048445A (en) * 1998-03-24 2000-04-11 Intel Corporation Method of forming a metal line utilizing electroplating
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
KR19980064145A (ko) * 1996-12-20 1998-10-07 히가시데츠로 씨브이디성막방법

Also Published As

Publication number Publication date
US6919273B1 (en) 2005-07-19
KR20090048523A (ko) 2009-05-13
WO2001042529A1 (en) 2001-06-14
KR20020063206A (ko) 2002-08-01
US20040232467A1 (en) 2004-11-25
KR100983165B1 (ko) 2010-09-20
KR20080000687A (ko) 2008-01-02
US7153773B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
KR101024449B1 (ko) 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법
US6602770B2 (en) Silicon layer to improve plug filling by CVD
US6958296B2 (en) CVD TiSiN barrier for copper integration
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
US6475912B1 (en) Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
KR101468241B1 (ko) 상호접속 구조체 및 다마신 구조체의 제조 방법
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
US7189641B2 (en) Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
JP2004525510A (ja) 拡散バリアを有する銅の配線構造
US7067420B2 (en) Methods for forming a metal layer on a semiconductor
US20020132469A1 (en) Method for forming metal wiring layer
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP4640281B2 (ja) バリヤメタル層及びその形成方法
KR100788602B1 (ko) 반도체 소자 및 그 금속 배선 형성 방법
TW554382B (en) Method of forming TiSiN film, diffusion preventing film and semiconductor device constituted by TiSiN film and method of producing the same, and TiSiN film forming device
US20030157797A1 (en) High throughput process for the formation of a refractory metal nucleation layer
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
JP3988256B2 (ja) 成膜方法
JP4065351B2 (ja) 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法
KR20070081265A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090406

Effective date: 20100831

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee