KR100713039B1 - 질화물 반도체 기판의 엣지 가공 방법 - Google Patents

질화물 반도체 기판의 엣지 가공 방법 Download PDF

Info

Publication number
KR100713039B1
KR100713039B1 KR1020030054024A KR20030054024A KR100713039B1 KR 100713039 B1 KR100713039 B1 KR 100713039B1 KR 1020030054024 A KR1020030054024 A KR 1020030054024A KR 20030054024 A KR20030054024 A KR 20030054024A KR 100713039 B1 KR100713039 B1 KR 100713039B1
Authority
KR
South Korea
Prior art keywords
grindstone
wafer
tape
gan
edge
Prior art date
Application number
KR1020030054024A
Other languages
English (en)
Other versions
KR20040086082A (ko
Inventor
나까야마마사히로
이리꾸라마사또
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20040086082A publication Critical patent/KR20040086082A/ko
Application granted granted Critical
Publication of KR100713039B1 publication Critical patent/KR100713039B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00—Machines or devices using grinding or polishing belts; Accessories therefor
    • B24B21/002—Machines or devices using grinding or polishing belts; Accessories therefor for grinding edges or bevels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Abstract

원형 GaN 자립 웨이퍼가 가까스로 제조 가능하게 되었다. 엣지부를 회전 지석으로 비스듬히 연삭하지만(베벨링) 엣지부의 면조도가 나빠(Ra 10 ㎛ 내지 6 ㎛), 웨이퍼의 이지러짐, 깨짐, 균열 등이 생기는 원인이 되고 있었다.
원형 자립 GaN 웨이퍼 엣지부의 면조도를 Ra 10 ㎚ 내지 Ra 5 ㎛로 한다. 바람직하게는 Ra 10 ㎚ 내지 Ra 1 ㎛로 한다. 보다 바람직하게는 Ra 10 ㎚ 내지 0.1 ㎛로 한다. 지석 테이프를 이용하여 웨이퍼의 측 주위를 약하고 균일한 압박력으로 억제하면서 웨이퍼를 회전시켜 지석 테이프를 바꾸어 가공한다. 지석 테이프는 끊임없이 변하므로 입자가 미세한 것을 사용해도 막히는 일은 없다. 미세한 입자의 지석 테이프에 의해 웨이퍼 엣지부를 우수한 평활도로 마무리할 수 있다. 또한, GaN뿐만 아니라 다른 질화물 반도체 기판에도 이 수단은 적용할 수 있다.
GaN 웨이퍼, 지석 테이프, 엣지부, 고정 지석 입자, 회전 지석

Description

질화물 반도체 기판의 엣지 가공 방법{METHOD OF PROCESSING EDGES OF NITRIDE SEMICONDUCTOR SUBSTRATE}
도1은 경사면을 가진 회전 지석을 웨이퍼의 모서리에 접촉시켜 웨이퍼의 모서리를 모따기하고 있는 종래예에 관한 웨이퍼 모따기 방법을 도시한 단면도.
도2는 지석 테이프를 자립 GaN 웨이퍼의 모서리에 접촉시켜 지석 테이프를 모서리의 각도 방향에 따라서 움직이게 함으로써, 웨이퍼 주변부를 모따기 가공하도록 한 본 발명의 지석 테이프법을 도시하기 위한 웨이퍼의 종단면도.
도3은 지석 테이프를 자립 GaN 웨이퍼의 모서리에 접촉시켜 지석 테이프를 모서리의 각도 방향에 따라서 움직이게 함으로써, 웨이퍼 주변부를 모따기 가공하도록 한 본 발명의 지석 테이프법을 도시하기 위한 웨이퍼의 횡단면도.
도4는 GaN 웨이퍼 모서리의 면조도 Ra(㎛)와 균열 발생율(％)의 관계를 나타낸 그래프로, 횡축은 주변부(엣지부)의 면조도(Ra)이고, 종축은 균열 발생율을 나타낸 그래프도.
도5는 2 인치 GaN 웨이퍼의 예로, 외형 52 ㎜φ, 520 ㎛t인 원형 GaN 자립 기판에 오리엔테이션 플랫(OF)과 아이덴티피케이션 플랫(IF)을 가공한 후, 본 발명 의 수법에 따라서 지석 테이프에 의해 웨이퍼의 주변부(엣지)를 가공하여 직경 2 ㎜ 만큼(반경 1 ㎜ 만큼)을 깎아 주위면부를 소정의 면조도로 하는 공정에 있어서 웨이퍼의 각 부분의 치수를 나타낸 도면.
도6은 지석 테이프에 의해 주변부를 소정의 면조도가 되도록 가공한 GaN 웨이퍼의 확대 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2 : GaN 웨이퍼
3 : 회전 지석
4 : 지석 테이프
5 : 고정 지립
6 : 주변부(엣지부)
본 발명은 원형 단결정 질화물 반도체 기판(웨이퍼), 특히 GaN 기판의 엣지부의 개량에 관한 것이다. 엣지라 하는 것은, 웨이퍼의 주변 부분이 뾰족하여 깨짐과 이지러짐의 원인이 되므로 모따기하는 부분이다. 모따기를 베벨링이라고도 한다. 질화물 반도체라 하는 것은 GaN, InN, AlN 등을 의미한다. 모두 경취성 재료이며 가공하는 것이 어렵다.
양질이며 대형의 단결정 GaN 기판을 제조하는 것은 어렵다. GaN 자립 기판 은 얻어지고 있지만, 아직도 작은 직사각 형상인 것이 많아(변 길이가 10 ㎜ 내지 20 ㎜) 청색 레이저의 기판으로서 대량 생산 레벨로 사용하는 것은 어렵다. InN, AlN의 원형 기판은 아직 대부분 제조되고 있지 않다.
원형의 GaN 단결정 기판도 차차 제조 가능하게 되고 있다. 웨이퍼의 주위면은 베벨링 가공하고 비스듬히 모따기하여 깨짐이나 이지러짐이 발생되지 않도록 한다. 그것은 Si 웨이퍼나 GaAs 웨이퍼에서는 잘 행해지고 있고 회전 지석에 주위면을 맞대어 웨이퍼와 회전 지석을 동시에 회전시켜 주위면을 깎도록 되어 있다. 기술이 성숙되지 않은 GaN의 경우는 원형 웨이퍼라는 것이 아직 적다. 적은 원형 GaN 웨이퍼이지만, 그 웨이퍼의 모따기는 거친 회전 지석(＃100 내지 ＃400)으로 회전 연삭되고 있는 것이 현실이다.
웨이퍼의 베벨링 가공에 대해서는 Si 웨이퍼, GaAs 웨이퍼 등의 웨이퍼에 대해서 행해지고 있고, Si 웨이퍼에 대한 개량은 많다. Si 웨이퍼에 대한 공지 문헌을 몇 가지 예로 들어 설명한다.
특허 문헌 1은 입경이 3 내지 18 ㎚인 초미립자 다이아몬드 입자를 5 내지 30 중량 ％ 함유하고, 입경이 5 내지 8 ㎛인 다이아몬드 입자를 70 내지 95 ％ 포함하는 다이아몬드 지석을 회전시켜 웨이퍼의 측부 주위에 맞대어 측부 주위를 연삭하는 수법을 제안하고 있다. 다이아몬드 입자의 입경이 2단계로 되어 있어 복잡한 구성의 다이아몬드 지석이다. 종래는 20 ㎛ 입경의 다이아몬드 지석을 사용하고 있어 베벨링에 의해 깨지고 균열이 발생하는 일이 있었기 때문에, 그것을 방지하기 위해 보다 미세한 입자의 다이아몬드 지석을 이용하는 것을 제안하고 있다. 미세한 미립자 다이아몬드를 사용하기 때문에 파쇄층이 생기지 않아, 균열이나 깨짐 등이 발생하지 않는다. 그정도이면 연삭의 속도가 지나치게 늦어지기 때문에 5 내지 8 ㎛ 입자의 다이아몬드도 사용하도록 하고 있다.
특허 문헌 2는 Si 웨이퍼는 단단하여 기계적으로 깎기 어려워 기계적으로 깎을 경우는 다이아몬드 지석을 사용해야 해 고비용이 되기 때문에, Si 웨이퍼의 측부 주위면에 전해액을 부여하여 전압을 가하여 전해 연마하도록 한 것이다.
앞서 서술한 것은 Si 웨이퍼의 베벨링이다.
특허 문헌 3은 본 출원인이 되는 GaN 기판의 베벨링에 관한 발명이다.
[특허 문헌 1]
일본 특허 공개 평9-181021호 「웨이퍼의 베벨링 가공 방법」
[특허 문헌 2]
일본 특허 공개 평6-315830호 「난삭재의 베벨링 가공 방법」
[특허 문헌 3]
일본 특허 공개 2002-356398 「질화 갈륨 웨이퍼」
본 출원인은 원형 GaN 기판의 베벨링은 입자 경도 ＃100 내지 ＃400(주로 ＃200)인 다이아몬드 지립(砥粒)을 심은 메탈 본드계의 원형 지석에 GaN 웨이퍼를 외접시키고, 주속이 800 m/분 내지 2000 m/분의 속도로 회전 지석과 웨이퍼를 상대 회전시켜 베벨링하고 있다. 도1에 그 공정을 도시한다. GaN 자립 기판(2)의 모서리를 회전 지석(3)으로 압박하여 뾰족한 모서리를 제거한다. 회전 지석(3)에는 고 정 지립이 심겨져 있어 연마액을 흐르게 하면서 웨이퍼의 능선을 깎는다. 회전 지석(3)과 웨이퍼(2)는 외접한다. 회전 지석의 형상은 다양하다. 그 방법으로 모따기 가공하면 직경 1 ㎜ 만큼을 줄이는 데 10분 내지 20분 걸린다. 엣지 형상은 SEMI의 표준에 의거한 것으로 하고 있다.
도5에 2 인치 원형 GaN 웨이퍼를 가공하는 경우의 치수의 예를 도시한다. 반경 1 ㎜의 연삭 값이 필요하기 때문에 2 인치 웨이퍼의 경우, 직경이 52 ㎜이고 두께가 520 ㎛인 GaN 기판을 제작한다. 그 주위면에 방위를 나타내는 OF, IF를 다이서 혹은 연삭용 지석으로 가공한다. OF의 길이는 16 ㎜, IF는 7 ㎜이다. OF는 주연부로부터 2.32 ㎜의 직선에 따라서 깎는다. 표면이 바로 앞에 올 때 OF, IF와 시계 방향으로 배열되도록 부착한다. 그러한 치수가 이미 결정되어 있다.
종래의 엣지 연마는, 도1과 같이 52 ㎜ 직경의 OF, IF가 달린 GaN 웨이퍼를 메탈 본드 다이아몬드 회전 지석에 외접시키고 지석을 회전시켜 외형이 50 ㎜가 될 때까지 연삭한다. 직경을 2 ㎜ 줄이므로, 그에 의하면 약 20분 내지 40분 걸린다. 가공 시간은 비교적 짧다. 그러한 엣지의 가공에 의해 엣지부의 면조도(Ra)는 10000 ㎚ 내지 6000 ㎚(10 ㎛ 내지 6 ㎛)가 된다. 가공이 완료되면 좋지만, 가공 중 주변에 이지러짐 및 티핑이 발생하거나 또는 균열이 생기는 경우도 있다. Ra 5 ㎛보다 작게 하고 싶지만 상기와 같은 메탈 본드 다이아몬드 회전 지석에 따라서는 변동 없이 Ra 6 ㎛ 이하로는 할 수 없다. 주변의 이지러짐 및 티핑을 억제하고, 또한 면조도를 개선하는 방책 중 하나로서 상기 메탈계 본드 지석을 사용하여 가공 속도를 가장 작게 하여 장시간에 걸쳐 엣지 가공하는 방법을 생각할 수 있다. 실 제로는, 2 ㎜ 직경을 줄이는 데 10시간 이상 걸리면 Ra는 3 ㎛ 정도까지 억제할 수 있다. 그런데도 지석의 소모가 크고, 또한 막힘에 의해 엣지 품질(면조도, 이지러짐, 티핑)을 안정되게 얻을 수 없다.
＃200의 지립이라고 하는 것은, 상기의 특허 문헌 1 등으로 Si 웨이퍼를 베벨링하는 것보다 거친 지립이다. 때문에, Ra 10 ㎛ 내지 6 ㎛처럼 거친 면이 된다.
그와 같이, 본 발명자는 GaN의 모따기를 위해 상당히 거친 지석을 사용하고 있다. GaN 웨이퍼는 단단하고 취약하기 때문에 가공이 어려워, 회전 지석에 외접시켜 엣지를 깎으면 웨이퍼 모서리가 가공 중에 파손될 우려가 있다. 파손되지 않았다고 해도 상기의 거친 면조도(Ra ＝ 10 ㎛ 내지 6 ㎛)가 된다. 면조도가 크기 때문에 가공 후에도 문제가 있다. 거친 면을 주변에 갖는 웨이퍼는 단부로부터 균열이나 깨짐이 발생하는 경우도 있다. 또한, 면에 스크래치가 발생되기 쉽다는 문제점도 있다. 엣지가 거친 면으로 되어 있기 때문에, 연삭 칩 및 연마 칩이 요철부에 취입되기 쉽다는 점도 있다.
보다 미세한 지립의 회전 지석을 사용하면 좋다고 생각할 수 있다. 그러나, 그 이상 미세한 다이아몬드 지립의 지석을 이용하면 주위면 연삭에 걸리는 시간이 지나치게 길어져 비용이 높아진다. 또한, 지석이 쉽게 막히게 되어 지석의 수명이 짧아진다. 그뿐 아니라 웨이퍼 자체가 깨지거나 이지러지거나 파손될 가능성도 높아진다. 연삭 시간이나 막힘 및 파손의 가능성 등을 생각하면 보다 미세한 지립의 회전 지석으로 GaN의 베벨링을 하는 것은 어렵다.
엣지부로부터 균열이 발생될 우려가 없도록 한 GaN 자립 기판을 제공하는 것이 본 발명의 제1 목적이다.
엣지부로부터 깨짐 및 스크래치가 발생되지 않도록 한 GaN 자립 기판을 제공하는 것이 본 발명의 제2 목적이다.
엣지부를 위해 파티클 부착 및 먼지 오염이 일어나지 않도록 한 GaN 자립 기판을 제공하는 것이 본 발명의 제3 목적이다. 또한, 본 발명은 GaN뿐만 아니라 AlN, InN 등의 질화물 반도체 기판에도 적용할 수 있다.
본 발명은 원형 GaN 자립 웨이퍼의 엣지부를 연마하여 면조도를 Ra 5 ㎛ 이하로 한다. Ra 5 ㎛ 이하이면 균열 발생율을 50 ％ 이하로 억제할 수 있다. 혹은 원형 GaN 자립 웨이퍼 엣지부의 면조도를 1 ㎛ 이하로 한다.
또는, 엣지부의 면조도를 Ra 0.1 ㎛ 이하로 한다. 어떠한 경우도 면조도의 하한은 Ra 10 ㎚ 정도이다. 그것은 표면의 정밀 연마의 면조도이며 엣지부는 표면의 면조도 이상으로 미세하게 할 필요는 없다. 때문에, 본 발명의 GaN 웨이퍼의 엣지 면조도는
(1) Ra 5 ㎛ 내지 Ra 10 ㎚
(2) Ra 1 ㎛ 내지 Ra 10 ㎚
(3) Ra 0.1 ㎛ 내지 Ra 10 ㎚
라는 범위에 들어간다. 도6은 엣지부를 본 발명에 따라서 베벨링한 GaN의 단면도를 도시한다. 엣지부(6)는 라운딩되어 있지만 경사 부분은 보다 직선적이라도 좋 다. 엣지부의 연마는 지지 모체가 유연하고 연속적으로 절삭 날을 공급할 수 있는 지석을 사용하여 행한다. 예를 들어 테이프 지석을 사용하면 좋다. 테이프로 연마하므로, 중앙 부분은 자연히 둥그스름해진다.
그와 같이 엣지면을 평활하게 하면 균열 발생율은 감소하고 수율은 향상된다. 웨이퍼 프로세스, 반송시의 깨짐 및 이지러짐의 가능성도 적어진다.
그로 인한 연마법은 도1과 같은 회전 지석에 상관없이 지석 테이프를 사용한다.
테이프 지석이라고 하는 것은 천 등의 테이프에 지립을 심은 것이다. 도2 및 도3에 지석 테이프(4)를 웨이퍼(2)의 주변부(6)에 맞대고 웨이퍼를 회전시켜 주변부(엣지부)를 연마하고 있는 모습을 도시한다. 지립(5)을 심고 있지만 지지 모체가 테이프이기 때문에 자유롭게 구부러진다. 구부러지고 휘어져 엣지(6)의 주위를 두텁게 덮는다. 베이스 부재가 금속 원판 등이 아니라 테이프형이므로, 유연하고 웨이퍼에 강한 힘이 가해지지 않는다. 지립이 미세한 것을 사용하면 웨이퍼 주위면이 연삭 중에 깨질 우려는 없다. 미세한 지립을 부착시킨 지석이므로, 연삭에 시간이 걸리지만 비싼 웨이퍼이기 때문에 그것은 지장은 주지 않는 것이다.
게다가 접촉 면적이 다르다. 회전 지석과 웨이퍼가 접촉한 경우(도1)는 외접하게 되므로 점 접촉이다. 접촉 면적이 매우 좁고, 그만큼 단위 면적당의 접촉압도 크기 때문에 깨지기 쉬운 것이다. 그러나, 테이프 지석(도3)이면 테이프가 자유롭게 구부러지므로 접촉 부분이 EFG가 되어 접촉 면적이 커진다. 테이프에 웨이퍼가 내접한다. 중심각 EOG로 하여 40 °내지 90 °라는 접촉각을 실현하는 것 은 용이하다. 접촉 면적은 원주 방향으로도 넓지만 두께 방향(도2)으로도 넓다. 접촉 면적이 넓기 때문에 단위 면적당의 압력도 적어져 가공 중의 깨짐 가능성은 보다 적어진다.
회전 지석의 경우와 달리 지립이 끊임 없이 교환되므로[이송 속도(U)로] 막힘 등의 염려는 없다.
지석 테이프를 GaN 웨이퍼의 주위면에 맞대고 GaN 웨이퍼를 회전시키면서 측부 주위면을 베벨링하도록 하여 엣지의 면조도를
(1) Ra ＝ 5000 ㎚ 내지 10 ㎚로 한 것이 본 발명의 GaN 기판이다. 또한 바람직하게는,
(2) Ra ＝ 1000㎚ 내지 10 ㎚로 한다. 가장 좋은 것은 엣지부의 면조도를
(3) Ra ＝ 100㎚ 내지 10 ㎚로 하는 것이다.
테이프면에 지석을 부착시킨 테이프 지석을 GaN 기판의 측부 주위에 맞대고 GaN 기판을 회전시킴으로써 GaN 기판의 주변부를 연삭한다. 회전 지석의 경우와 달리, 웨이퍼를 회전시킴으로써 주위면을 연삭한다.
제어 가능한 변수는 테이프 지석의 지립의 크기(＃), 테이프와 웨이퍼 주변부의 압박력(F)과, 웨이퍼의 주속(V)(회전수 × 반경), 연마 시간(H), 테이프 이송 속도(U), 연마액 등이다. 1단계 연마, 2단계 연마, 3단계 연마 등이 가능하다. 복수단 연마의 경우는 지립이 큰 지석 테이프로부터 차례로 지립의 미세한 지석 테이프로 바꾸어 간다.
지석 테이프의 지립의 사이즈는 ＃500 내지 ＃3000이다. 테이프의 이송 속 도(U)는 지립 메쉬에도 따르지만 10 ㎜ 내지 30 ㎜/분 정도이다. 미세한 입자의 지석 테이프만큼 마모 감소가 빠르므로 이송 속도는 빨라진다. 지석면이 항상 갱신되므로 막힘의 우려가 없어, 미세한 지립을 사용할 수 있다.
실질적으로 기계 연마이므로 연마액은 물이어도 된다. 그것은 접촉 부분을 냉각하여 접촉 저항을 낮추는 작용이 있다. 가공 시간은 지립에 의하지만, 거친 연삭의 경우는 짧고 미세한 연마에서는 길어진다. 가공 시간(H)도 가공의 단계에 따라 다르다. 각 단계에서 1시간 내지 10시간 정도이다. 지립이 미세해질수록 가공 시간(H)도 길게 한다. 도1의 경우 회전 지석의 경우(20 내지 40분)에 비해 가공 시간이 길어지는 것이 결점이지만, 그만큼 엣지 면조도(Ra)가 향상되므로 그것은 어쩔 수 없다.
약 7시간만에 연삭 값이 직경 2 ㎜ 정도가 된다. 1매의 연삭에 13 m 정도의 테이프 지석이 필요하지만, 10 m 정도까지 삭감할 수 있는 가능성이 있다. 또한, 본 발명은 GaN뿐만 아니라, AlN 및 InN 등의 질화물 반도체 기판에도 적용할 수 있다.
[실시예 1]
외형 52 ㎜φ, 520 ㎛t의 GaN 기판을 미리 다이서 등으로 OF(16 ㎜) 및 IF(7 ㎜) 가공하였다. 도5에 도시한 바와 같다.
그것을 얼라인먼트(센터링)하여 주변부에 ＃800의 무단부 지석 테이프를 맞대어 일정한 압박력(7 ㎏/㎠)으로 베벨링 가공하였다. 지석 테이프의 이송 속도는 U ＝ 10 ㎜/분이다. 절삭수(쿨런트)를 워크에 끼얹으면서 2시간 가공하였다. 모 서리부(엣지부)의 면조도는 AFM 측정에서 Ra ＝ 0.9 ㎛였다.
다음에 ＃2000의 지석 테이프를 사용하여 동일하도록 일정한 압력을 가하여 웨이퍼의 주변부를 베벨링 가공하였다. 이송 속도는 U ＝ 20 ㎜/분이다. 가공 시간은 약 5시간이었다. 주변부(엣지부)의 면조도는 AFM 측정에서 Ra ＝ 0.3 ㎛였다.
또한, ＃3000의 지석 테이프를 사용하여 U ＝ 30 ㎜/분으로 이송하고, 6.5 시간 주변부를 베벨링하였다. 주변부(엣지부)의 면조도는 AFM 측정에서 Ra ＝ 0.1 ㎛가 되었다.
본 발명의 제1 목적은 GaN 웨이퍼 엣지부의 면조도를 Ra 5 ㎛ 이하로 하는 것이다. 그것은 제1 단계의 지석 테이프(＃800)에 의한 연마로 이미 달성(Ra 0.9 ㎛)되어 있다. Ra 1 ㎛ 이하이고 균열 발생율이 10 ％ 정도로 떨어지기 때문에, 엣지 면조도를 Ra 1 ㎛ 이하로 하는 것은 유용하다.
또한, 제2 단계의 지석 테이프(＃2000)에 의한 엣지 연마로 Ra 300 ㎚가 되고, 제3 단계의 지석 테이프(＃3000)에 의한 연마로 Ra 100 ㎚가 된다. 그것은 우수한 엣지 평활도이며 균열 발생율은 5 내지 8 ％의 정도이다. 균열이 발생하는 요인은 엣지 면조도 이외에도 있으므로, 그것은 우수한 효과이다.
본 발명은 엣지부의 면조도를 작게 한 GaN 자립 기판을 제공한다. 그와 같이 엣지면을 평활하게 하면 균열 발생율은 감소하고 수율은 향상된다. 도4에 도시한 바와 같이, 종래의 방법에 의한 엣지부의 면조도가 Ra 10 ㎛ 내지 6 ㎛인 경우 이면 균열 발생율은 60 ％를 넘어 불량율이 지나치게 높다. 본 발명은 엣지부의 면조도를 Ra 5 ㎛ 이하로 하기 때문에 균열 발생율을 50 ％ 이하로 할 수 있다. 또한 본 발명은, 엣지부를 Ra 1 ㎛ 이하로도 할 수 있고, 그 경우는 균열의 발생을 10 ％ 이하로 할 수 있다. 또한, Ra 0.1 ㎛ 이하로 하면 6 ％ 이하로 할 수 있다. 균열뿐만 아니라 웨이퍼 프로세스, 반송시의 깨짐 및 이지러짐의 가능성도 적어진다. 연삭 칩 및 연마 칩, 이물질 물림에 의한 오염의 가능성도 감소한다. 그에 의해, 보다 고품질의 GaN 자립 기판, AlN, InN 등의 질화물 반도체 기판을 제공할 수 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 경취성 재료인 원형 질화물 반도체 기판의 외주부를, 유연한 테이프 면에 지립을 부착시킨 테이프 지석에 내접시켜, 테이프 지석이 질화물 반도체 기판의 외주부와 엣지부에 걸쳐 접촉하도록 하여, 테이프의 장력을 가감하는 것에 의해 질화물반도체 기판 외주부에 일정 압력을 걸리게하고, 연마액을 공급하고, 질화물 반도체 기판을 회전시키면서, 테이프 지석을 일정 속도로 전송시키는 것에 의해 접촉 테이프 면을 갱신하면서 엣지부의 면조도가 Ra 10 ㎚ 내지 Ra 5 ㎛가 되도록 엣지 연마하는 것을 특징으로 하는 질화물 반도체 기판의 엣지 가공 방법.
KR1020030054024A 2003-04-02 2003-08-05 질화물 반도체 기판의 엣지 가공 방법 KR100713039B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003098979 2003-04-02
JPJP-P-2003-00098979 2003-04-02
JPJP-P-2003-00275935 2003-07-17
JP2003275935A JP3534115B1 (ja) 2003-04-02 2003-07-17 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016661A Division KR100736278B1 (ko) 2003-04-02 2007-02-16 엣지 연마한 질화물 반도체 기판 및 엣지 연마한 ＧａＮ자립 기판

Publications (2)

Publication Number Publication Date
KR20040086082A KR20040086082A (ko) 2004-10-08
KR100713039B1 true KR100713039B1 (ko) 2007-05-02

Family

ID=32829075

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030054024A KR100713039B1 (ko) 2003-04-02 2003-08-05 질화물 반도체 기판의 엣지 가공 방법
KR1020070016661A KR100736278B1 (ko) 2003-04-02 2007-02-16 엣지 연마한 질화물 반도체 기판 및 엣지 연마한 ＧａＮ자립 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070016661A KR100736278B1 (ko) 2003-04-02 2007-02-16 엣지 연마한 질화물 반도체 기판 및 엣지 연마한 ＧａＮ자립 기판

Country Status (6)

Country Link
US (5) US7195545B2 (ko)
EP (1) EP1464442A1 (ko)
JP (1) JP3534115B1 (ko)
KR (2) KR100713039B1 (ko)
CN (1) CN1275296C (ko)
TW (1) TWI249785B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
KR100596923B1 (ko) 2004-12-28 2006-07-06 동부일렉트로닉스 주식회사 웨이퍼 베벨영역 라운딩 처리를 통한 반도체 소자의 수율향상방법
JP5065574B2 (ja) * 2005-01-12 2012-11-07 住友電気工業株式会社 ＧａＮ基板の研磨方法
DE102005034120B4 (de) * 2005-07-21 2013-02-07 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ
DE102006022089A1 (de) 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
JP2008042157A (ja) * 2006-07-12 2008-02-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、および３族窒化物基板
JP2008036783A (ja) * 2006-08-08 2008-02-21 Sony Corp 研磨方法および研磨装置
DE102007021729B3 (de) * 2007-05-09 2008-10-09 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Kantengeometrie
JP4395812B2 (ja) 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2010092975A (ja) 2008-10-06 2010-04-22 Hitachi Cable Ltd 窒化物半導体基板
CN101925989B (zh) * 2008-10-14 2012-07-04 德州仪器公司 用于半导体封装的滚压囊封方法
JP5293074B2 (ja) * 2008-10-20 2013-09-18 日立電線株式会社 窒化物半導体基板及び窒化物半導体基板の製造方法
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP5040977B2 (ja) 2009-09-24 2012-10-03 住友電気工業株式会社 窒化物半導体基板、半導体装置およびそれらの製造方法
US8613996B2 (en) 2009-10-21 2013-12-24 International Business Machines Corporation Polymeric edge seal for bonded substrates
KR20120091371A (ko) * 2010-02-26 2012-08-17 가부시키가이샤 사무코 반도체 웨이퍼의 제조 방법
CN102194626B (zh) * 2010-03-08 2015-11-25 旭硝子株式会社 玻璃基板
JP5534222B2 (ja) * 2010-03-08 2014-06-25 旭硝子株式会社 ガラス基板
JP5416650B2 (ja) * 2010-05-10 2014-02-12 日立金属株式会社 窒化ガリウム基板
CN103506910B (zh) * 2012-06-20 2017-09-15 山东博达光电有限公司 光学低通滤波器基片加工工艺
US9492910B2 (en) 2012-07-25 2016-11-15 Ebara Corporation Polishing method
JP2016046341A (ja) 2014-08-21 2016-04-04 株式会社荏原製作所 研磨方法
EP3053704A4 (en) * 2013-10-04 2017-07-19 Fujimi Incorporated Polishing device, processing method of polishing member, modification method of polishing member, shape processing cutting tool, and surface modification tool
CN104952719A (zh) * 2014-03-25 2015-09-30 株洲南车时代电气股份有限公司 一种半导体芯片台面造型方法
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN104551920B (zh) * 2015-01-23 2017-01-18 上海光鸢光电科技有限公司 玻璃定位倒角机构
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
JPWO2022004046A1 (ko) * 2020-06-29 2022-01-06
WO2023176128A1 (ja) * 2022-03-14 2023-09-21 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板および貼り合わせ基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031535A (ja) * 1989-05-30 1991-01-08 Asahi Glass Co Ltd 半導体ウェハーの加工方法
JPH03280537A (ja) * 1990-03-29 1991-12-11 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JPH09109010A (ja) * 1995-05-29 1997-04-28 Shin Etsu Handotai Co Ltd ウェーハ外周部の鏡面研磨方法および鏡面研磨装置
JP2002208572A (ja) * 2001-01-09 2002-07-26 Ebara Corp 研磨装置
JP2002356398A (ja) * 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3145999C1 (de) 1981-11-20 1983-04-14 Deutsche Automobilgesellschaft Mbh, 3000 Hannover Reibbelag fuer eine Nass-Kupplung oder-Bremse
JPH06315830A (ja) 1993-05-07 1994-11-15 Hitachi Zosen Corp 難削材のベベリング加工方法
US6958093B2 (en) 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JPH09181021A (ja) 1995-12-22 1997-07-11 Toshiba Corp ウェーハのベベリング加工方法
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
JP4008586B2 (ja) 1998-08-09 2007-11-14 エムテック株式会社 ワークのエッジの研摩装置
JP2000254845A (ja) 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
JP2001205549A (ja) 2000-01-25 2001-07-31 Speedfam Co Ltd 基板エッジ部の片面研磨方法およびその装置
US6629875B2 (en) 2000-01-28 2003-10-07 Accretech Usa, Inc. Machine for grinding-polishing of a water edge
JP3846706B2 (ja) * 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
JP2002219642A (ja) * 2001-01-24 2002-08-06 Fuji Electric Co Ltd 磁気記録媒体用ガラス基板およびその製造方法、並びに該基板を用いた磁気記録媒体
JP3949941B2 (ja) * 2001-11-26 2007-07-25 株式会社東芝 半導体装置の製造方法および研磨装置
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031535A (ja) * 1989-05-30 1991-01-08 Asahi Glass Co Ltd 半導体ウェハーの加工方法
JPH03280537A (ja) * 1990-03-29 1991-12-11 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
JPH09109010A (ja) * 1995-05-29 1997-04-28 Shin Etsu Handotai Co Ltd ウェーハ外周部の鏡面研磨方法および鏡面研磨装置
JP2002208572A (ja) * 2001-01-09 2002-07-26 Ebara Corp 研磨装置
JP2002356398A (ja) * 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ

Also Published As

Publication number Publication date
KR20070026765A (ko) 2007-03-08
US20130292696A1 (en) 2013-11-07
JP2004319951A (ja) 2004-11-11
US20110297959A1 (en) 2011-12-08
TW200421473A (en) 2004-10-16
US8022438B2 (en) 2011-09-20
KR100736278B1 (ko) 2007-07-06
US7550780B2 (en) 2009-06-23
US20090218659A1 (en) 2009-09-03
US8723219B2 (en) 2014-05-13
US7195545B2 (en) 2007-03-27
CN1534734A (zh) 2004-10-06
KR20040086082A (ko) 2004-10-08
US20060194520A1 (en) 2006-08-31
TWI249785B (en) 2006-02-21
JP3534115B1 (ja) 2004-06-07
US8482032B2 (en) 2013-07-09
US20040195658A1 (en) 2004-10-07
CN1275296C (zh) 2006-09-13
EP1464442A1 (en) 2004-10-06

Similar Documents

Publication Publication Date Title
KR100736278B1 (ko) 엣지 연마한 질화물 반도체 기판 및 엣지 연마한 ＧａＮ자립 기판
US6699106B2 (en) Conditioner for polishing pad and method for manufacturing the same
JP4742845B2 (ja) 半導体ウエーハの面取り部の加工方法及び砥石の溝形状の修正方法
US7250368B2 (en) Semiconductor wafer manufacturing method and wafer
EP2865790A1 (en) Sapphire substrates
US20130316629A1 (en) Cmp pad dresser with oriented particles and associated methods
US7416962B2 (en) Method for processing a semiconductor wafer including back side grinding
KR100413371B1 (ko) 다이아몬드 그리드 화학 기계적 연마 패드 드레서
JP2002160147A (ja) 板ガラスの端縁部研磨方法
JP2008277602A (ja) 半導体集積回路装置の製造方法
US11931861B2 (en) Wafer grinding wheel
TWI674169B (zh) 刻劃輪及其製造方法
JPH0632905B2 (ja) ▲ｉｉｉ▼―ｖ族化合物半導体ウエハ薄層化処理方法
JP2000326236A (ja) 縦軸研削用砥石
JP2008036771A (ja) 硬脆材料基板用ホイール型回転砥石
JP6231334B2 (ja) 薄板基板の研削加工方法およびそれに用いる研削加工装置
KR200175263Y1 (ko) 화학적.기계적연마 장치의 폴리싱 패드용 콘디셔너의 구조
US20060068691A1 (en) Abrading tools with individually controllable grit and method of making the same
JP4254043B2 (ja) 電着砥石の表面調整方法及び装置
JPH10175156A (ja) 半導体基板用研磨布のドレッサーおよびその製造方法
JP2006315136A (ja) サファイア研削用カップ型回転砥石
CN110871407A (zh) 抛光垫修整器及化学机械平坦化的方法
JPH04223875A (ja) レンズ研削用砥石
KR20050106340A (ko) 다이아몬드 공구
JP2008012606A (ja) 削孔用カップ型回転砥石

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee