TWI249785B - Method of chamfering semiconductor wafer - Google Patents

Method of chamfering semiconductor wafer Download PDF

Info

Publication number
TWI249785B
TWI249785B TW092120665A TW92120665A TWI249785B TW I249785 B TWI249785 B TW I249785B TW 092120665 A TW092120665 A TW 092120665A TW 92120665 A TW92120665 A TW 92120665A TW I249785 B TWI249785 B TW I249785B
Authority
TW
Taiwan
Prior art keywords
wafer
edge
gan
nitride semiconductor
substrate
Prior art date
Application number
TW092120665A
Other languages
English (en)
Other versions
TW200421473A (en
Inventor
Masahiro Nakayama
Masato Irikura
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200421473A publication Critical patent/TW200421473A/zh
Application granted granted Critical
Publication of TWI249785B publication Critical patent/TWI249785B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00Machines or devices using grinding or polishing belts; Accessories therefor
    • B24B21/002Machines or devices using grinding or polishing belts; Accessories therefor for grinding edges or bevels
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Description

1249785 玫、發明說明: 【發明所屬之技術領域】 本發明係與圓形單結晶氮化物半導體基板(晶圓)有關,特 別與GaN基板之邊緣部的改良有關。邊緣係指,晶圓之門邊 部份;因其呈尖銳狀’為造成裂縫缺損之要因,故為需進 行倒角加工的部份。倒角也稱為刨邊。氮化物半導體係产 GaN、InN、A1N等;係均為硬脆性材料,難以實施加工。 良S且大型之單結晶GaN基板較難以製造。現在雖已妒可 製造GaN自立式基板,但仍以較小且呈矩形者居多(邊長1〇 mm〜20 mm);故在藍雷射基板的使用上,仍難以達到量產水 準。InN、A1N之圓形基板則幾乎尚未被製造出來。 圓形之GaN單結晶基板終於逐漸被製造出來。晶圓之周面 係進行刨邊加工,實施斜向之倒角作業,使之不易產生裂 縫或缺損。此作業在Si晶圓或GaAs晶圓方面經常實施·其係 使旋轉砥石接觸周面,讓晶圓與旋轉砥石同時旋轉,來切 削周面。在技術尚未成熟之GaN的情形,目前圓形晶圓仍較 少。在較少的圓形GaN晶圓方面,其晶圓之倒角作業係以較 粗之旋轉遞石(#100〜#400)進行旋轉切削,此為當人現、,尸 【先前技術】 晶圓之刨邊加工係針對Si晶圓、GaAs晶圓等晶圓實施;而 在&晶圓之刨邊加工方面有許多改良。以下舉出與&晶圓有 關之幾項公知的文獻作說明。 專利文獻1提出如下手法:使鑽石砥石旋轅 疋轉,接觸晶圓之 側周,來研削側周;而該鑽石砥石係含有: 、 4 )〜3〇重量%之粒 87007 -6- 1249785 徑3〜18 nm的超微粒子的鑽石粒子;及70〜95重量%之粒徑5〜8 μιη 的鑽石粒子。該鑽石砥石係具有複雜結構之鑽石砥石,其 鑽石粒子之粒徑包含兩個階段。該文獻指出,由於先前係 使用粒徑20 μιη的鑽石砥石,在進行刨邊加工時會造成裂縫、 龜裂,為了防止此現象,因此建議採用粒子更細的鑽石砥 石。因使用細微粒子之鑽石,不會產生破壞層,故不會造 成龜裂或裂縫。但如僅採取這種作法,卻會使研削速度變 得極慢,因此採用5〜8 μπι粒子的鑽石。 在專利文獻2中揭示:因Si晶圓較硬,難以作機械式切削; 且在進行機械式切削的情形,必須使用鑽石硬石,故成本 較咼’因此在Si晶圓之側周面使用電解液,施加電壓,來實 施電解研磨。 以上所述者為Si晶圓之刨邊加工。 專利文獻3係本發明申請者所提出之與對GaN基板實施刨 邊有關的發明。 [專利文獻1]特開平9-181021號「晶圓之刨邊加工方法」 [專利文獻2]特開平6_315830號「難切削材之刨邊加工方 法」 [專利文獻3]特開2002-356398號「氮化鎵晶圓」 【發明内容】 【發明之揭示】 :=明_請者之圓形GaN基板之到邊中,係使金屬結合 石/⑽晶圓外接,以周速_一一之 又万疋轉砥石與晶圓作相對旋轉,來實施削邊;而該 87007 1249785 圓形砥石上係植有粒度#丨⑻〜#400(以#2⑻為主)之鑽石砥粒 者其工序係如圖1所示,把GaN自立式基板2之緣桉壓於旋 轉砥石3上’來除去尖銳之緣。在旋轉紙石3上係植有固定 砥粒,在流下研磨液的同時,把晶圓之棱線進行切削。旋 轉砥石3與晶圓2係呈外接狀。旋轉砥石係具有各種形狀。 利用該方法進行倒角加工時,直徑每減小丨_量則需要花 10〜20分。邊緣的形狀係根據SEMIi標準來設定。 圖5係2吋圓形GaN晶圓加工時之尺寸之例。由於在半徑上 需要約1 mm之研削範圍,如為2吋晶圓的情形,則製作直徑 52 mm、厚度520 μηι之GaN基板。用於表示其周面方位的〇F、 IF係利用切割機或石汗削用砥石來進行加工。〇F之長度為} 6画 ,而正為7 _。〇F係從周緣沿著2·32 _之直線進行切削。 當表面來到面前時,使之與〇F、正呈順時鐘順序排列。其 尺寸係事先已經設定。 如圖1所示’在先前之邊緣研磨方面,係把附有〇F、汗之 直徑為52 mm的GaN晶圓,與金屬結合系鑽石旋轉砥石外接, 使砥石旋轉,進行研削直到外形變成5〇 _為止。由於使直 徑減小2 mm ’因此根據前述方法需要约2〇〜4〇分鐘。亦即, 只需較短之加工時間即可。使用該邊緣加工方式,邊緣部 之面粗度Ra可成為10000 nm〜6〇〇〇 nm (1〇 μχη〜6 _)。利用此方法 雖能充成加工,但在加工中,邊緣可能產生缺損、碎屑, 甚至進一步造成龜裂。雖想使Ra小於5 μπι,但如使用前述金 屬結合系鑽石旋轉砥石,則無法均勻地達成小於Ra6 的目 才ΤΤ。使用上述金屬結合系峨石,以極小之加工速度,進行 87007 1249785 長時間邊緣加工,係、用於抑制周邊的缺損、碎屑及改善面 粗度的可能方法之一。實際上,為了減小2晒之直徑,花丨〇 小時以上進行加工,則可使崎低到約程度。然而在該 情況下,遞石具有較大麼鉍,日奋m p t、 』平乂尺Μ轉且會因砰屑堵塞而無法獲得 安定之邊緣品質(面粗度、缺損、碎屑)。 #200之遞粒係比前述專利文獻1罢纟 —、 于们人缺1寺所知不义砥粒更粗;而 該遞粒係用於把Si晶圓進;f千知f ;喜| rp , 圓琨仃逯者。因此所獲得的結果為Ra 10 μηι〜6 μηι的粗面。 因此’本f明之發明者係#㈣粗之砥石纟進行㈣之倒 角。GaN晶圓既硬且脆,難以進行加工;如使之與旋轉毯石 外接,來切削其邊緣,晶圓邊緣在加工中有破損之虞。 即使不造成破損,亦會形成上述較粗之面粗度㈣恤〜㈣ 因®粗度較八,故在加工後亦會造成問題。周邊具有粗 面之晶圓’可能從端部產生龜裂或裂縫。&外,也有容易 在面上造成刮痕的問題。再者,因邊緣為粗面,故研削屑、 研磨屑有容易卡在凹凸部位的現象。 關於上述^’似乎使用具有較細的硬粒的旋轉職石就 可解決。然而’如使用具有比前者更細績石砥粒之砥石, 則在周面研削上必須耗費更長時間,而提高成本。如此一 來,亦可能使毯石碎屑更容易堵塞,而減短%石之使用壽 命。非僅如此’晶圓本身產生裂縫、缺損或破損的可能性 亦變得更高。因此,如考慮研削時間、碎屑堵纟、破捐之 可能性等’則難以使用較細毯粒之旋轉紙石來實施㈣之削 邊0 87007 1249785 本發明之第一目的為提供一種GaN自立式基板,其係從邊 緣部無發生龜裂之虞者。 本發明之第二目的為提供一種GaN自立式基板,其係不會 從邊緣部產生裂縫、刮痕者。 本發明之第三目的為提供一種GaN自立式基板,其係不会 因邊緣部而附著微粒,亦不會產生微塵污染者。又,本發 明不僅適用於GaN,亦可適用於AIN、InN等氮化物半導體基 板。 本發明係將圓形GaN自立式晶圓之邊緣部進行研磨,使其 面粗度小於Ra 5 μιη以下。如使面粗度小於Ra 5 μχη以下,則可 把龜裂發生率抑制在50%以下。或是,亦可使圓形自立 式晶圓之邊緣部之面粗度小於1 μχη以下。 此外’可進一步使邊緣部之面粗度小於Ra 〇1 ,以下。但 典論何種情況’面粗度之下限為Ra 10 nm左右。由於其為表 面之精密研磨的面粗度,因此並無必要使邊緣部之面粗度 比表面之面粗度更細。本發明之形GaN晶圓之邊緣部面粗度 應維持在如下範圍: (1) Ra 5 μηι〜Ra 10 nm (2) Ra 1 μηι〜Ra 1 〇 nm (3) Ra 0.1 μηι〜Ra 10 nm 圖6係依照本發明把邊緣部實施刨邊後之GaN之剖面圖。 使邊緣邵6變得更圓滑的同時,亦可使傾斜部更呈直線狀。 邊緣部之研磨係使用具有柔軟支持母體,且可供應連續性 切削刀之砥石來進行;譬如,可使用帶狀砥石。由於使用 87007 -10 - 1249785 帶子木進行研磨,因此中央部份自然帶有圓滑感。 利用上述方法使邊緣面變為平滑,則可降低龜裂之發生 率’提咼良率。如此則在進行晶圓製程時、搬送時,可降 低產生裂縫、缺損的可能性。 上述研磨法,係使用與圖1之旋轉砥石不同的砥石帶。 帶狀砥石係在布紙等帶狀物上植有砥粒者。圖2、圖3係 使帶狀砥石4接觸晶圓2之周邊部6,在晶圓旋轉的同時,進 行研磨周邊部(邊緣部)的情形。雖然植有砥粒5,但由於支 持母體為帶狀,故可自由彎曲。帶子可柔軟彎曲,故可對 邊緣6之周圍呈厚包覆。因基材並非金屬圓板等,而呈帶狀, 因此柔軟,不會對晶圓施加大壓力。如使用砥粒較細者, 則在晶圓周面在研削中不會有破裂之虞。由於是附著細石氏 粒之砥石,因此所需研削時間較長;但因晶圓為高價之物, 故此點並不會造成影響。 再者’接觸面積也不相同。當旋轉砥石與晶圓接觸時(圖 1),由於是外接,故呈點接觸。其接觸面積極狹窄,故每 單位面積之接觸壓極大,容易造成破裂。相對的,如為帶 狀砥石(圖3)的情形,因帶子可自由彎曲,故接觸部份為 EFG,接觸面積變得相當大。晶圓對帶子呈内接狀態。中心 角EOG可容易達到40。〜90。的接觸角。接觸面積無論朝圓周2 向或厚度方向(圖2)都很寬廣。由於接觸面積寬廣,故每單 位面積之壓力變小,使造成破裂的可能性變得更小。 與旋轉遞石的情形不同’此一情沉,並碰私作τ I月/九/、碼3^係不斷變換(以 進給速度U),因此無產生碎屑堵塞等的危險。 87007 -11 · 1249785 . 【發明之功效】 本發明係提供一種使邊緣部之面粗度變小之GaN自立式基 板。利用前述方式,使邊緣面平滑,則可降低龜裂發生率, 提咼良率。如圖4所示’利用先前方法之邊緣部之面粗度, 如為Ra 10 μηι〜6 μηι的情形時’則龜裂發生率超過6〇%,不良 率過高。本發明由於使邊緣部之面粗度小於Ra 5 μιη以下, 故可使龜裂發生率低於50%以下。又,本發明亦可使邊緣部 小於Ra 1 μηι以下,此一情況可使龜裂的發生低於1〇%以下。 再者’如小於Ra 0.1 以下,則可使之低於以下。又, 不僅減少龜裂而已,在進行晶圓製程時、搬送時,亦可降 低產生裂縫、缺損的可能性。此外,亦可減少因研削屑、 研磨屑、異物堵塞造成污染的可能性。採用上述方式,本 發明可提供更高品質之GaN自立式基板、ιηΝ、Α1Ν等之氮化 物半導體基板。 【實施方式】 使硬石帶接觸GaN晶圓之周面,在使GaN晶圓旋轉的同時, 把其側周面進行刨邊;且使其邊緣部之面粗度為 ⑴ Ra=5000 nm ^10 nm 幸父佳之邊緣部之面粗度為 (2) Ra= 1 〇〇〇 nm 〜10 nm 最理想之邊緣部之面粗度為 ⑶ Ra=l〇〇nm 〜10nm 把帶狀砥石與GaN基板之側周接觸,利用GaN基板的旋轉 動作’把GaN基板之周邊部進行研削;而該帶狀砥石係在帶 87007 -12- 1249785 面上附著有舐石者。心、 一 ^ 此万法係與旋轉砥石的情況不同,係 利用晶圓的旋轉來研削周面。 可控制交數亦係包含:帶狀砥石之砥粒的大小(#)、帶 T與日曰圓之周邊部之按壓力F、晶圓之周速V(旋轉數X半 」汗磨0+間Η '帶子之進給速度u及研磨液等。又,可採 1¾ #又研磨、一階段研磨、三階段研磨等。在採取多段 研磨的情形時,可仿皮y/x , 序仗具有大砥粒之砥石帶往具有細砥 t之硬石帶方向變化。 石氏石帶之硬粒的士 I $ 一 小為#500〜#3000。帶子之進給速度u雖 也依照砥粒之網目而宕,彳σ从a t a 、 ^ 仁、,々為1〇 mm〜30 mm/分程度。硬石 帶之粒子越細,則因廢釭& 、 u厘耗越快,所以進給速度會變得越快。 由於毯石面處於經當蠻备 ^ , ^ 吊又動狀怨,無砰屑堵塞之虞,故可使 用較細的毯粒。 本1明只貝上心屬於機械研磨,因此研磨液使用水即可。 其係具有把接觸部份進行冷卻,料低接觸電阻的作用。 加工時間係依照紙粒而含,彳H7,彳i ϊ - 疋仁進仃祖研削時所需時間較短, 進行細研磨時則所需時間變長。加工時間Η亦依照加工階段 而*。在各階段上約需w〇小時的時間。砥粒越細,巧加工 時間Η也變長。與圖1中旋轉毯石的情形(胸分 工時間變得更長’此為一項缺點;但相對的,卻可提升邊 緣面粗度Ra,因此花較長時間乃為必要之舉。 花約7小時’其研削範圍在直徑上約為Y_左右 研削需要約之帶狀越石;但亦有可能減短到I左右 此外’本發明不僅適用於GaN ’亦適用於_、等之氮化 87007 -13- 1249785 物半導體基板。 [貫施例1 ] 把外形52 mm 0、520 μηι t之GaN基板,預先以切斜機等進 行〇F (16 mm)、IF (7 mm)加工;其情況如圖5所示。 將之進行對準(定位),以#8〇〇之無接頭砥石帶與周邊部接 觸,利用一定之按壓力(7 kg/cm2)進行刨邊加工。砥石帶之進 給速度U=10 _/分。把切削水(冷卻劑)澆於工作物的同時, 男知約2小時的加工。把緣部(邊緣部)之面粗度進行AFM測 定’所獲得的結果為Ra=0.9 μπι。 接著,利用#2000之砥石帶,以相同方式施加一定之壓力, 把晶圓之周邊部進行刨邊加工。進給速度υ=2〇 _/分。加工 時間為約5小時。把周邊部(邊緣部)之面粗度進行AFm測定, 所獲得的結果為Ra=〇.3 μχη。 接著,利用#3000之砥石帶,以u=30 mm/分實施進給,對 周邊部進行6.5小時的刨邊。把周邊部(邊緣部)之面粗度進 行AFM測定,所獲得的結果為Ra=ai ,。 本發明之第一目的為使GaN晶圓之邊緣部之面粗度小於Ra 5 μιη以下。而此一目的係以第一階段之砥石帶(#8〇〇)進行研 磨而達成(Ra 0·9 μιη)。在小於Ra 1 ,以下時,龜裂發生率約 降至10%,因此使邊緣之面粗度小於Ra 1 μηι以下是有用的。 接著,以第二階段之砥石帶(#2〇〇〇)進行邊緣研磨,得到Ra 300 nm ;以第三階段之砥石帶(#3000)進行邊緣研磨,得到Ra ι〇〇 nm。此為優秀之邊緣平滑度,故龜裂發生率約為5〜8%。由 於k成龜裂之要因除邊緣面粗度之外,另有其他原因,故 87007 -14· 1249785 上述結果實屬優異之效果。 【圖式簡單說明】 圖1係表示使具有傾料;、, 、 〈磨輪接觸於晶圓邊緣,以施行 日日0邊緣之刨邊之以往例之S 、 u <日日0刨邊万法 < 剖面圖。 圖2係用於顯不本發明士 〜砥石帶法义晶圓的縱剖面圖;而 这法中,係使延石帶接觸自立式㈣晶圓之緣,使 沿著緣之角度方向變動,來對晶圓周邊部實施倒角加:石, 圖3係用於顯示本發明之硬石帶法之晶圓的橫剖面圖;而 在孩法中,係使砥石帶接觸自立式⑽晶圓之緣,使砥石帶 沿著緣之角度方向變動’來對晶圓周邊部實施倒角加工/ 圖4係用於顯示GaN晶圓之緣的面粗度Raaim)與龜裂發生 率(%)間關係之曲線圖;橫轴為周邊部(邊緣部)之面粗度 而縱軸為龜裂發生率。 圖5係在2吋GaN晶圓之例中,在對外形52_0、52〇叫^之 圓形GaN自立式基板,進行方向平面(〇F)及識別平面㈣加工 後,根據本發明之手法’實施如下工序之晶圓各部份的尺 :圖:而在該工序中,係利用砥石帶,把晶圓之周邊部(邊 緣)進行加工,研削直徑為2_量(半徑為lmm量),來使周 面部達到特定之面粗度。 圖6係利用砥石帶進行加工,使其周面部達到特定面粗度 之GaN晶圓的擴大剖面圖。 【圖式代表符號說明】 2 GaN晶圓 3 旋轉硬石 87007 15 · 1249785 4 砥石帶 5 固定砥粒 6 周邊部(邊緣部) 16- 87007

Claims (1)

  1. I24918&120665號專利中請案 中文申請專利範圍替換本(94年4月)1杉: 拾、申請專利範園: / 1. 一種氮化物半導體基板之邊緣加工方法,其特徵為:使用 毯石加工硬脆性材料之氮化物半導體基板的邊緣部,該毯 石係具有柔軟之支持母體,且可連續性供應切削刃者。 2. 如請求項1之氮化物半導體基板之邊緣加工方法,其中經 邊緣研磨之氮化物半導體基板,其邊緣部之面粗度為 RalO nm〜Ra5 μιη 〇 3. 如請求項1之氮化物半導體基板之邊緣加工方法,其中該 氮化物半導體基板為一 GaN自立式基板,該經邊緣研磨之 GaN自立式—基板,其邊緣部之面粗度為Ral 0 nm〜Ra5 μιη。 4. 如請求項3之氮化物半導體基板之邊緣加工方法,其中該 氮化物半導體基板為一 GaN自立式基板,該經邊緣研磨之 GaN自立式基板,其邊緣部之面粗度為RalO nm〜Ral μιη。 5. 如請求項3之氮化物半導體基板之邊緣加工方法,其中該 氮化物半導體基板為一 GaN自立式基板,該經邊緣研磨之 GaN自立式基板,其邊緣部之面粗度為RalO nm〜RaO. 1 μιη 0 87007-940415.doc
TW092120665A 2003-04-02 2003-07-29 Method of chamfering semiconductor wafer TWI249785B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003098979 2003-04-02
JP2003275935A JP3534115B1 (ja) 2003-04-02 2003-07-17 エッジ研磨した窒化物半導体基板とエッジ研磨したGaN自立基板及び窒化物半導体基板のエッジ加工方法

Publications (2)

Publication Number Publication Date
TW200421473A TW200421473A (en) 2004-10-16
TWI249785B true TWI249785B (en) 2006-02-21

Family

ID=32829075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092120665A TWI249785B (en) 2003-04-02 2003-07-29 Method of chamfering semiconductor wafer

Country Status (6)

Country Link
US (5) US7195545B2 (zh)
EP (1) EP1464442A1 (zh)
JP (1) JP3534115B1 (zh)
KR (2) KR100713039B1 (zh)
CN (1) CN1275296C (zh)
TW (1) TWI249785B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534115B1 (ja) 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したGaN自立基板及び窒化物半導体基板のエッジ加工方法
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
KR100596923B1 (ko) 2004-12-28 2006-07-06 동부일렉트로닉스 주식회사 웨이퍼 베벨영역 라운딩 처리를 통한 반도체 소자의 수율향상방법
JP5065574B2 (ja) * 2005-01-12 2012-11-07 住友電気工業株式会社 GaN基板の研磨方法
DE102005034120B4 (de) * 2005-07-21 2013-02-07 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ
DE102006022089A1 (de) 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
JP2008042157A (ja) * 2006-07-12 2008-02-21 Sumitomo Electric Ind Ltd 3族窒化物基板の製造方法、および3族窒化物基板
JP2008036783A (ja) * 2006-08-08 2008-02-21 Sony Corp 研磨方法および研磨装置
DE102007021729B3 (de) * 2007-05-09 2008-10-09 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Kantengeometrie
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP2009302338A (ja) * 2008-06-13 2009-12-24 Sumco Corp ウェーハの研磨方法および該方法により製造されるウェーハ
JP2009302409A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
JP2010092975A (ja) 2008-10-06 2010-04-22 Hitachi Cable Ltd 窒化物半導体基板
CN101925989B (zh) * 2008-10-14 2012-07-04 德州仪器公司 用于半导体封装的滚压囊封方法
JP5293074B2 (ja) 2008-10-20 2013-09-18 日立電線株式会社 窒化物半導体基板及び窒化物半導体基板の製造方法
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP5040977B2 (ja) 2009-09-24 2012-10-03 住友電気工業株式会社 窒化物半導体基板、半導体装置およびそれらの製造方法
US8613996B2 (en) * 2009-10-21 2013-12-24 International Business Machines Corporation Polymeric edge seal for bonded substrates
US20120315739A1 (en) * 2010-02-26 2012-12-13 Sumco Corporation Manufacturing method for semiconductor wafer
CN102194626B (zh) * 2010-03-08 2015-11-25 旭硝子株式会社 玻璃基板
JP5534222B2 (ja) * 2010-03-08 2014-06-25 旭硝子株式会社 ガラス基板
JP5416650B2 (ja) * 2010-05-10 2014-02-12 日立金属株式会社 窒化ガリウム基板
CN103506910B (zh) * 2012-06-20 2017-09-15 山东博达光电有限公司 光学低通滤波器基片加工工艺
JP2016046341A (ja) 2014-08-21 2016-04-04 株式会社荏原製作所 研磨方法
US9492910B2 (en) 2012-07-25 2016-11-15 Ebara Corporation Polishing method
JPWO2015050185A1 (ja) * 2013-10-04 2017-03-09 株式会社フジミインコーポレーテッド 研磨装置、研磨部材の加工方法、研磨部材の修正方法、形状加工用切削工具及び表面修正用工具
CN104952719A (zh) * 2014-03-25 2015-09-30 株洲南车时代电气股份有限公司 一种半导体芯片台面造型方法
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN104551920B (zh) * 2015-01-23 2017-01-18 上海光鸢光电科技有限公司 玻璃定位倒角机构
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
DE112021003487T5 (de) * 2020-06-29 2023-04-27 Ngk Insulators, Ltd. Freistehendes Substrat für epitaktisches Kristallwachstum und funktionelles Bauelement
JPWO2023176128A1 (zh) * 2022-03-14 2023-09-21

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3145999C1 (de) 1981-11-20 1983-04-14 Deutsche Automobilgesellschaft Mbh, 3000 Hannover Reibbelag fuer eine Nass-Kupplung oder-Bremse
JP2893717B2 (ja) * 1989-05-30 1999-05-24 旭硝子株式会社 半導体ウェハーの加工方法
JP2594371B2 (ja) * 1990-03-29 1997-03-26 信越半導体株式会社 エピタキシャルウェーハの製造方法
JPH06315830A (ja) 1993-05-07 1994-11-15 Hitachi Zosen Corp 難削材のベベリング加工方法
US6958093B2 (en) 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JPH09109010A (ja) * 1995-05-29 1997-04-28 Shin Etsu Handotai Co Ltd ウェーハ外周部の鏡面研磨方法および鏡面研磨装置
JPH09181021A (ja) 1995-12-22 1997-07-11 Toshiba Corp ウェーハのベベリング加工方法
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Iii−v族化合物半導体ウェハおよびその製造方法
JP4008586B2 (ja) 1998-08-09 2007-11-14 エムテック株式会社 ワークのエッジの研摩装置
JP2000254845A (ja) 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
JP2001205549A (ja) 2000-01-25 2001-07-31 Speedfam Co Ltd 基板エッジ部の片面研磨方法およびその装置
US6629875B2 (en) 2000-01-28 2003-10-07 Accretech Usa, Inc. Machine for grinding-polishing of a water edge
EP1188516A4 (en) * 2000-02-23 2004-12-08 Shinetsu Handotai Kk METHOD AND APPARATUS FOR POLISHING AN OUTER CIRCULAR PART WITH CHAMFER OF A WAFER
JP4156200B2 (ja) 2001-01-09 2008-09-24 株式会社荏原製作所 研磨装置及び研磨方法
JP2002219642A (ja) * 2001-01-24 2002-08-06 Fuji Electric Co Ltd 磁気記録媒体用ガラス基板およびその製造方法、並びに該基板を用いた磁気記録媒体
JP2002356398A (ja) * 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
JP3949941B2 (ja) * 2001-11-26 2007-07-25 株式会社東芝 半導体装置の製造方法および研磨装置
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したGaN自立基板及び窒化物半導体基板のエッジ加工方法
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法

Also Published As

Publication number Publication date
JP3534115B1 (ja) 2004-06-07
KR100713039B1 (ko) 2007-05-02
US8022438B2 (en) 2011-09-20
EP1464442A1 (en) 2004-10-06
US8482032B2 (en) 2013-07-09
US20090218659A1 (en) 2009-09-03
US20130292696A1 (en) 2013-11-07
US7195545B2 (en) 2007-03-27
CN1534734A (zh) 2004-10-06
TW200421473A (en) 2004-10-16
US7550780B2 (en) 2009-06-23
CN1275296C (zh) 2006-09-13
US20060194520A1 (en) 2006-08-31
US20040195658A1 (en) 2004-10-07
JP2004319951A (ja) 2004-11-11
US20110297959A1 (en) 2011-12-08
KR100736278B1 (ko) 2007-07-06
KR20070026765A (ko) 2007-03-08
US8723219B2 (en) 2014-05-13
KR20040086082A (ko) 2004-10-08

Similar Documents

Publication Publication Date Title
TWI249785B (en) Method of chamfering semiconductor wafer
TWI360457B (en) Sapphire substrates and methods of making same
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
KR102022753B1 (ko) 다이싱 블레이드
CN111630213B (zh) 单晶4H-SiC生长用籽晶及其加工方法
EP2176028B1 (en) Methods of crystallographically reorienting single crystal bodies
KR102022754B1 (ko) 다이싱 장치 및 다이싱 방법
TWI355986B (en) Superhard cutters and associated methods
TW200822203A (en) Manufacturing method of group III nitride substrate, group III nitride substrate, group III nitride substrate with epitaxial layer, group III nitride device, manufacturing method of group III nitride substrate with epitaxial layer, and manufacturing ...
JP2003229392A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
KR20240050310A (ko) Ga2O3계 단결정 기판
JP2004096112A (ja) 半導体ウェーハの処理法
TW201234466A (en) Planarization method for hard and brittle wafer and polishing pad for planarization
JP5174118B2 (ja) スクライビングホイール及びその製造方法
CN103367242A (zh) 组合式修整器及其制造方法与化学机械抛光方法
US20150170928A1 (en) Silicon carbide substrate and fabrication method thereof
JP5816343B1 (ja) 酸化ガリウム基板及びその製造方法
JP6032087B2 (ja) 第13族窒化物結晶基板の製造方法
JP2008036771A (ja) 硬脆材料基板用ホイール型回転砥石
US20090061740A1 (en) Method for manufacturing silicone wafers
JP5966524B2 (ja) 第13族窒化物結晶基板の製造方法
KR101192542B1 (ko) 이종 다이아몬드 지립을 이용한 와이어 쏘우 제조 방법
JP2010153844A (ja) 活性層用ウェーハの製造方法
JPS6154169B2 (zh)
JP3854353B2 (ja) ウェハの製造方法および半導体装置の製造方法