KR100676002B1 - 반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하는반도체 디바이스 - Google Patents

반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하는반도체 디바이스 Download PDF

Info

Publication number
KR100676002B1
KR100676002B1 KR1020030079792A KR20030079792A KR100676002B1 KR 100676002 B1 KR100676002 B1 KR 100676002B1 KR 1020030079792 A KR1020030079792 A KR 1020030079792A KR 20030079792 A KR20030079792 A KR 20030079792A KR 100676002 B1 KR100676002 B1 KR 100676002B1
Authority
KR
South Korea
Prior art keywords
epoxy resin
semiconductor
resin composition
fused silica
silica particles
Prior art date
Application number
KR1020030079792A
Other languages
English (en)
Other versions
KR20040044337A (ko
Inventor
아키즈키신야
이케무라가즈히로
이토히사타카
우치다다카히로
에토다쿠야
니시오카츠토무
시마다가츠미
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002328726A external-priority patent/JP3822556B2/ja
Priority claimed from JP2002339798A external-priority patent/JP3876217B2/ja
Priority claimed from JP2002339797A external-priority patent/JP3876216B2/ja
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20040044337A publication Critical patent/KR20040044337A/ko
Application granted granted Critical
Publication of KR100676002B1 publication Critical patent/KR100676002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/04—Carbon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/02—Ingredients treated with inorganic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)

Abstract

본 발명은 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격의 좁은 피치에서도 단락을 초래하지 않아 신뢰성이 높은 반도체 디바이스를 수득할 수 있는 반도체 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 디바이스에 관한 것이다. 상기 반도체 밀봉용 에폭시 수지 조성물은 (A) 에폭시 수지, (B) 페놀 수지, 및 (C) 반도체 밀봉 단계에서 반도체의 단락을 방지할 수 있는 무기 충전제를 포함한다.

Description

반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하는 반도체 디바이스{EPOXY RESIN COMPOSITION FOR SEMICONDUCTOR ENCAPSULATION, AND SEMICONDUCTOR DEVICE USING THE SAME}
도 1은 반도체 디바이스의 패키지 형태를 나타내는 단면도이다.
도 2는 반도체 디바이스의 다른 패키지 형태를 나타내는 단면도이다.
도 3은 반도체 디바이스의 또다른 패키지 형태를 나타내는 단면도이다.
도 4는 반도체 디바이스의 또다른 패키지 형태를 나타내는 단면도이다.
도 5는 구상 용융 실리카 입자의 제조 장치의 구성을 모식적으로 나타내는 단면도이다.
도 6a는 도 6a의 제조 장치의 버너의 구성을 나타내는 단면도이다.
도 6b는 도 6a의 횡단면도이다.
도면의 주요 부분에 대한 부호의 설명
1, 5 - 절연 기판 2 - 접속용 전극부
3 - 반도체 칩 4a, 4b, 4c, 4d - 밀봉 수지
6 - 배선 7, 10 - 리드 프레임(lead frame)
본 출원은 본원 전반에 참고로 인용되고 있는 2002년 11월 12일자 출원의 일본 특허출원 제 2002-328726 호, 2002년 11월 22일자 출원의 일본 특허출원 제 2002-339797 호, 및 2002년 11월 22일자 출원의 일본 특허출원 제 2002-339798 호에 기초한 것이다.
본 발명은, 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격의 좁은 피치에서도 단락을 초래하지 않아 신뢰성이 높은 반도체 디바이스를 수득할 수 있는 반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하는 반도체 디바이스에 관한 것이다.
트랜지스터, IC, LSI 등의 반도체 칩은 일반적으로 에폭시 수지 조성물을 사용하는 트랜스퍼 성형(transfer molding)에 의해 수지 밀봉된다. 이 종류의 패키지로서, 종래부터 각종 형태의 패키지가 개발되어 있다.
이러한 패키지의 일례로서 예컨대 도 1에 도시된 바와 같은 유형의 패키지가 있다. 이중에서, 1은 절연 기판이며, 상기 절연 기판(1)상에 접속용 전극부(2)를 사이에 세워 반도체 칩(3)이 탑재되고, 절연 기판(1)과 반도체 칩(3)은 서로 전기적으로 접속되어 있다. 또한, 이는 밀봉 물질인 에폭시 수지 조성물의 경화체인 밀봉 수지(4a)에 의해 절연 기판(1)의 반도체 칩(3) 탑재면측이 수지 밀봉되어 있다. 또한, 상기 유형 이외에, 도 2에 도시된 것과 같은 패키지가 있다. 이 패키 지에서, 절연 기판(5)상에 반도체 칩(3)이 탑재되고, 상기 절연 기판(5)과 반도체 칩(3)이 배선(6)을 통해 전기적으로 접속되어 있다. 또한, 배선(6)을 포함하는 반도체 칩(3)은 에폭시 수지 조성물의 경화체인 밀봉 수지(4b)에 의해 수지 밀봉되어 있다. 또한, 도 3에 도시된 바와 같은 패키지가 있다. 이 패키지에서, 금속제 리드 프레임(7)상에 반도체 칩(3)이 탑재되고, 이 반도체 칩(3)과 이너 리드(8)가 배선(6)을 통해 전기적으로 접속되어 있다. 또한, 배선(6)을 포함하는 반도체 칩(3)은 에폭시 수지 조성물의 경화체인 밀봉 수지(4c)에 의해 수지 밀봉되어 있다. 또한, 상기 패키지 유형 이외에, 도 4에 도시된 바와 같은 패키지가 있다. 이 패키지에서, 금속제 리드 프레임(10)상에 반도체 칩(3)이 탑재되고, 상기 반도체 칩(3)은 리드 프레임(10)의 주위에 제공된 이너 리드(11)와 배선(6)을 통해 전기적으로 접속되어 있다. 또한, 배선(6)을 포함하는 반도체 칩(3)은 에폭시 수지 조성물의 경화체인 밀봉 수지(4d)에 의해 수지 밀봉되어 있다.
상기 유형의 반도체 디바이스의 성능이 최근 향상되어 감에 따라 반도체 디바이스내의 접속용 전극부(2) 간격 또는 배선(6) 간격의 피치 감소가 요망되고 있다. 그러나, 피치의 감소에 따라 밀봉 작업 공정에서 단락이 빈번하게 발생되어 왔다. 이러한 상황에서, 예컨대 탄소 침착을 저감시키는 등 다양하게 검토되어 왔지만, 근본적으로 해결되지는 못하고 있다. 또한, 이러한 반도체 디바이스의 단락 발생을 방지하여 신뢰성이 높은 반도체 디바이스를 수득하는 것이 요망되고 있다.
본 발명은, 상기와 같은 사정을 고려하여, 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격의 좁은 피치에서도 단락을 초래하지 않아 신뢰성이 높은 반도체 디바이스를 수득할 수 있는 반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하는 반도체 디바이스의 제공을 그 목적으로 한다.
본 발명은 하기와 같은 구성을 제공한다.
(1) (A) 에폭시 수지, (B) 페놀 수지, 및 (C) 에폭시 수지 조성물에 의한 반도체 밀봉 단계에서 반도체의 단락을 방지할 수 있는 무기 충전제를 포함하는 반도체 밀봉용 에폭시 수지 조성물.
(2) 상기 (1)에 있어서, 무기 충전제(C)가, 절연 기판 또는 리드 프레임상에 장착되고 접속용 전극 또는 도전체 배선을 통해 절연 기판 또는 리드 프레임에 전기적으로 접속되는 반도체 칩을 포함하고 조성물을 사용하여 밀봉되는 반도체 디바이스에서 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자(c)를 2.5ppm 이하로 함유하는, 반도체 밀봉용 에폭시 수지 조성물.
(3) 상기 (1)에 있어서, 무기 충전제(C)가, 50중량% 이상의 구상 용융 실리카 입자(c')를 함유하되 그 용융 열원이 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 열원 물질과 산소 기체의 연소 열인 반도체 밀봉용 에폭시 수지 조성물.
(4) 상기 (3)에 있어서, 구상 용융 실리카 입자(c')가, 동심원상의 내부 튜브와 외부 튜브 및 이들 사이에 제공된 다수의 소튜브로 이루어진 2중벽 버너를 통해 화로에 규소질 물질이 제공되되, 규소질 물질은 내부 튜브를 통해 공급되고, 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질은 소튜브를 통해 공급되며, 산소 기체는 소튜브와 외부 튜브 사이의 공간을 통해 공급되어, 규소질 물질이 화로내의 기체 연소에 의해 용융됨으로써 제조되는 반도체 밀봉용 에폭시 수지 조성물.
(5) 상기 (3)에 있어서, 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질이 수소 기체인 반도체 밀봉용 에폭시 수지 조성물.
(6) 상기 (3)에 있어서, 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질이 산소 기체와 탄화수소계 가연성 기체의 혼합물인 반도체 밀봉용 에폭시 수지 조성물.
(7) 상기 (1)의 에폭시 수지 조성물내에 밀봉된 반도체 칩을 갖는 반도체 디바이스.
(8) 상기 (7)에 있어서, 절연 기판 또는 리드 프레임상에 장착된 반도체 칩이, 접속용 전극 또는 도전체 배선을 통해 절연 기판 또는 리드 프레임에 전기적으로 접속되고, 에폭시 수지 조성물 층내에 밀봉된 반도체 디바이스.
본 발명자들은 반도체 밀봉 작업 공정에 있어서, 단락 발생의 원인이 되는 물질을 밝혀내려고 예의 검토하였다. 그 결과, 반도체 밀봉시 단락의 원인이 되는 것은, 밀봉 물질로서 일반적으로 배합되는 카본블랙이 아니라 무기 충전제에 있다는 것을 밝혀내었다. 종래부터 당해 분야에서 사용되는 무기 충전제의 예로는 용융 실리카 분말이 있다. 본 발명자들은 이 용융 실리카 분말을 자세히 조사한 결과, 용융 실리카 입자의 일부에 탄소가 부착되어 피복된다는 사실을 밝혀내었다. 또한, 본 발명자들은, 반도체 밀봉에 사용되는 무기 충전제내의 탄소-피복 용융 실리카 입자가, 밀봉된 반도체 디바이스내의 접속용 전극 사이 또는 도전체 배선 사이에 존재하므로 상기 전극 또는 배선이 전기적으로 접속되어 단락을 발생시킨다는 사실을 밝혀내었다.
이러한 지견에 근거하여, 상기 탄소-피복 용융 실리카 입자의 제조방법에 착안하고, 그 표면에 탄소의 피복이 형성되지 않는 용융 실리카 입자를 수득하기 위한 제조방법을 중점적으로 연구하였다. 지금까지는 용융 열원으로서 가연성 기체인 프로판 기체와 산소 기체의 혼합 기체에 의한 연소 열을 사용하였다. 구체적으로는, 상기 혼합 기체와 규소질 물질을 화로내에 분사하여 용융 실리카 입자를 제조하였는 바, 이와 관련하여, 본 발명자들은 이 공정에서 상기 버너에 프로판 기체로부터 기인한 탄소가 생성하여 부착되고, 이것이 용융 실리카 입자 표면에 부착되어 탄소-피복 용융 실리카 입자가 제조된다는 것을 밝혀내었다.
상기한 바와 같은 발견과 더불어, 본 발명자들은, 반도체 밀봉시 단락 발생을 방지하기 위해, 사용되는 모든 충전제에 대한, 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자의 비율의 최고 제한점을 밝히려는 기타 연구가 많이 이루어져 왔다. 그 결과, 본 발명자들은, 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자의 비율이, 반도체 밀봉에 사용되는 모든 무기 충전제의 2.5ppm 이하로 제한하는 경우, 반도체 디바이스를 제조하기 위한 수지 밀봉의 공정시 단락을 방지할 수 있음을 밝혀내었다.
본 발명자들은, 용융 실리카 입자의 제조에 있어서, 용융 열원 물질로서 종래의 프로판 기체 대신에 (1) 수소 기체 또는 (2) 산소 기체와 탄화수소계 가연성 기체(이의 대표예로는 프로판 기체가 있다)의 혼합물을 사용하면, 버너 주위에 탄소가 부착되지 않는 용융 실리카 입자가 제조되는 것을 밝혀내었다. 본 발명자들은, 이렇게 수득된 탄소가 부착되지 않은 용융 실리카 입자를 50중량% 이상으로 함유하는 실리카 입자를 반도체 밀봉에 사용하는 경우, 반도체 밀봉 공정에 있어서의 단락 발생이 억제되는 사실을 밝혀내었다. 본 발명자들은 상기한 발견에 근거하여 본 발명을 완성하였다.
이하, 본 발명을 더욱 상세하게 설명한다.
본 발명의 반도체 밀봉용 에폭시 수지 조성물은 에폭시 수지(A 성분), 페놀 수지(B 성분) 및 특정한 실리카 입자(C 성분)를 포함하며, 이는 일반적으로 분말상 또는 타정하여 제조된 타블렛상으로 존재한다.
본 발명에 사용하는 에폭시 수지(A 성분)는 특히 한정되는 것이 아니라 통상 사용되는 에폭시 수지일 수 있다. 예를 들면, 크레졸-노볼락형, 페놀-노볼락형, 비스페놀-A형, 비페닐형, 트리페닐메탄형 또는 나프탈렌형 등의 각종 에폭시 수지 등이 있다. 이들중 하나 이상을 단독으로 또는 2종 이상 조합하여 사용할 수 있 다.
상기 에폭시 수지(A 성분)와 함께 사용되는 페놀 수지(B 성분)는, 상기 에폭시 수지의 경화제로서 작용한다. 또한, 특히 한정되지 않으며, 종래 공지된 것, 예컨대 페놀-노볼락, 크레졸-노볼락, 비스페놀-A형 노볼락, 나프톨-노볼락, 페놀아르알킬 수지 등이 있다. 이들중 하나 이상을 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 에폭시 수지(A 성분)와 페놀 수지(B 성분)의 배합비율은, 에폭시 수지중의 에폭시기 1당량당 경화제중의 수산기 당량이 0.5 내지 2.0당량, 더욱 바람직하게는 0.8 내지 1.2당량이 되도록 배합하는 것이 바람직하다.
상기 A 성분 및 B 성분과 함께 사용되는 특정한 실리카 입자(C 성분)는, 반도체 밀봉 공정시 반도체 칩의 단락 발생을 방지하는 작용을 그 특징으로 한다. 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자의 양을 특정 한정량 이하로 제한시키고/시키거나 탄소-미피복 무기 충전제 입자의 양을 특정 한정된 것보다 작지 않게 함으로써 반도체 밀봉시 단락 발생을 방지할 수 있다.
이하, 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자의 양을 특정 한정량 이하로 제한시키는 경우를 기술한다.
상기 A 성분 및 B 성분과 함께 사용되는 특정한 실리카 입자(C 성분)는, 전술된 바와 같이 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자(c)를 2.5ppm 이하로 함유한다.
반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자의 함량이 모든 무기 충전제의 2.5ppm보다 큰 경우, 입자가 반도체 디바이스내의 접속용 전극 사이 또는 도전체 배선 사이에 존재하므로 상기 전극 또는 배선이 전기적으로 접속되어 단락을 발생시킨다. 바람직하게는, 입자(c)의 함량은 가능한 한 작지만, 일반적으로는 0.02ppm 이상이다. 무기 충전제(C)내의 탄소-피복 무기 충전제 입자(c)의 함량은 예컨대 하기와 같이 측정 및 계산될 수 있다. 분석되는 무기 충전제의 소정 샘플은 크기 5㎝ × 4.8㎝를 갖는 직사각형 케이스에 넣는다. 그의 표면은 편평하며, 광학 현미경을 사용하여 소정의 입자 크기를 갖는 흑점(탄소-피복 무기 충전제 입자)의 갯수(A)를 계산한다. 크기 5㎝ × 4.8㎝를 갖는 직사각형케이스 표면상에 존재하는 모든 무기 충전제 입자의 총 갯수(B)는 하기 수학식 1에 따라 무기 충전제 입자의 평균 입자 크기(C)를 기초로 계산한다. 소정 입자 크기를 갖는 흑점의 모든 무기 충전제 입자에 대한 비율(D)은 하기 수학식 2에 따라 계산한다.
Figure 112003042642948-pat00001
Figure 112003042642948-pat00002
반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격은 10 내지 100㎛일 수 있다.
바람직하게는, 무기 충전제의 평균 입자 크기는 2 내지 40㎛, 더욱 바람직하]게는 5 내지 30㎛이다. 평균 입자 크기는 레이저 산란식 입자 크기 분포 측정장치에 의해 측정할 수 있다.
이러한 특정한 실리카 입자(C 성분)의 함유 비율은, 에폭시 수지 조성물 전체의 75중량% 이상인 것이 바람직하고, 더욱 바람직하게는 80 내지 91중량%의 범위이다. 75중량% 미만이면, 납땜 저항성(soldering resistance) 등의 반도체 디바이스의 신뢰성이 떨어지는 경향을 나타낼 수 있다.
무기 충전제는 특히 제한적인 것이 아닌 임의의 공지된 것으로, 예컨대 석영 유리 분말, 실리카 분말, 알루미나, 활석 등이 포함된다. 구상 용융 실리카 입자가 특히 바람직하다.
이하, 특정 한정량 이상의 탄소-피복 무기 충전제 입자를 제조하는 경우를 기술하고 있다.
성분 A 및 B와 함께 사용되는 특정 무기 충전제(성분 C)는 특정한 제법에 따라 수득된 구상 용융 실리카 입자(c')를 50중량% 이상으로 함유한다. 더욱 바람직하게는, 구상 용융 실리카 입자(c')의 함량은 성분 C의 100중량%이다. 구상 용융 실리카 입자(c')의 제조시 용융 열원은 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 열원 물질과 산소 기체의 연소 열이다.
구상 용융 실리카 입자(c')의 함량이 모든 무기 충전제의 50중량% 미만이거나, 또는 예컨대 통상의 용융 실리카 입자가 무기 충전제(C)로 사용된다면, 무기 충전제(C)는 다수의 탄소-피복 용융 실리카 입자를 함유할 수 있으며, 상기 탄소- 피복 용융 실리카 입자는 반도체 디바이스내의 접속용 전극 사이 또는 도전체 배선 사이에 존재하므로 상기 전극 또는 배선이 전기적으로 접속되어 단락을 발생시키게 된다.
제조된 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질의 예는 (1) 수소 기체 단독, 및 (2) 산소 기체와 탄화수소계 가연성 기체의 혼합물이다.
산소 기체와 탄화수소계 가연성 기체의 혼합물에 있어서, 상기 탄화수소계 가연성 기체는 특별히 한정되지는 않으며, 종래부터 사용되고 있는 프로판 기체 등이 있다. 또한, 혼합 기체에서의 혼합 비율은 상기 혼합물의 폭발 한계를 초과하지 않도록 한정될 수 있다. 바람직하게는, 산소 기체/탄화수소계 가연성 기체의 부피비는 1/0.9 내지 1/1.1이고, 더욱 바람직하게는 1:1이다.
다음, 구상 용융 실리카 입자(c')의 제조방법을 자세히 설명한다. 예컨대, 규소질 물질을, 제조된 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질과 산소 기체의 혼합 기체에 의한 기체 화염과 함께 수직로에 공급하고, 상기 규소질 물질을 화염중에 분산시킨 후, 이것을 개개의 입자 상태로 용융시킴으로써 구상 용융 실리카 입자를 제조한다.
상기 규소질 물질로는 종래의 구상 용융 실리카 입자의 제조에 사용된 것이면 특히 한정되지 않는다. 예컨대, SiO2 99.5%, Al2O3 1%, Fe2O3 0.05%, Na2O 0.005%, K2O 0.003%의 조성으로 이루어진 규석을 입자 크기가 500㎛ 이하, 바람직하게는 200㎛ 이하이도록 분쇄함으로써 제조될 수 있다. 입자 크기가 상기한 바와 같은 한정된 범위보다 커지면, 실리카 입자는 구상으로 용융되기 어렵거나, 또는 완전히 용융되지 않는 경향을 가질 수 있다.
이러한 분쇄물을 수직로에 수소 기체와 산소 기체의 혼합물과 함께 분사하고, 온도 2000℃ 이상의 화염중에 분산시키고 구상 용융 입자로 용융시킨다.
상기 수직로 및 그 내부의 버너 등의 설비 및 구조는 종래의 임의의 것이 사용된다. 구체적으로는, 화로는 공급되는 출발 규소질 물질이 화염중에 균일 분산되고 용융될 수 있는 수직로인 것이 바람직하다. 예컨대, 도 5에 도시된 것 같은 수직로가 있다. 이 수직로의 상부에는 규소질 물질을 저장하는 호퍼(21)가 제공되어 있다. 상기 호퍼(21)로부터 노 몸체(26)에 접속하는 물질 공급 튜브(22)가 연장되어 있다. 도 6a 및 6b에 도시한 바와 같이, 물질 공급 튜브(22)의 주위에는 수소 기체 취관(吹管)인 소튜브(23)가 다수 배치되고, 또한 상기 소튜브(23)의 주위에는 외부 튜브(25)가 배치되어 도의 버너 부분을 구성하고 있다. 특히, 제조된 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질과 산소 기체의 혼합 기체에 의한 기체 화염과 함께 규소질 물질을 화로내에 분사하는 버너는, 외부 튜브(25) 및 물질 공급 튜브(내부 튜브)(22)를 포함하는 2중벽을 갖는다. 제조된 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질과 산소 기체의 혼합 기체가 다른 유속으로 화로내에 공급되어야 한다. 따라서, 외부 튜브(25)와 물질 공급 튜브(내부 튜브)(22) 사이에 소튜브(23)을 다수 배치하고, 상기 소튜브(23)는 제조된 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질의 공급용 튜브로서 제공된다. 또한, 소튜브(23)의 주위(소튜브(23)와 외부 튜브(25) 사이의 공간)를 산소 기체 공급용 튜브(24)로서 제공하고, 제조된 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질은 산소 기체와 함께 화로내에 도입될 수 있다.
수송 튜브(27)는 노 몸체(26)의 하부에 설치되며, 이를 통해 생성된 구상 용융 실리카 입자가 취입기(blower)(30)의 작동에 의해 배기 기체와 함께 사이클론(28) 및 백 필터(29)내에 이송된다. 백 필터(29)에서, 구상 용융 실리카 입자는 배기 기체와 분리되어 수거된다.
노 몸체(26)의 지름과 길이는 제조 조건 등에 따라 달라지지만, 지름의 5 내지 100배, 바람직하게는 10 내지 50배의 높이를 가질 수 있다.
예시된 유형의 장치가 목적하는 구상 용융 실리카 입자를 제조하는데 사용될 수 있다. 구체적으로는, 제조된 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질 및 산소 기체를 화로내로 그의 버너를 통해 분사시키고, 출발 규소질 물질인 분쇄된 실리카를 화로에서 온도 2000℃이상의 화염으로 분사한다. 이 경우, 분쇄된 실리카를 화염중에 충분히 분산시키고, 화염중의 체류 시간은 가능한 한 길게 유지시키는 것이 바람직하다.
화염을 형성하는 산소 기체의 유속은 버너 출구에서 1.5m/초 이상으로 하고, 다른 열원 물질, 예컨대 수소 기체의 유속은 산소 기체의 유속의 1 내지 20배, 바람직하게는 2 내지 10배, 더욱 바람직하게는 2 내지 6배일 수 있다.
또한, 화로에 공급되는 규소질 물질인 분쇄된 실리카의 양은 특히 한정되지 않고, 버너, 노 몸체(26) 등의 장치의 크기에 따라 적당히 설정될 수 있다. 예컨대, 1 내지 100㎏/시간, 바람직하게는 5 내지 30㎏/시간 정도이다. 또한, 규소질 물질의 노 몸체(26)내로의 공급 방법은 자연 유하 또는 가압 공급중 임의의 방법일 수 있다. 그러나, 자연 유하가 바람직하다.
화염중에서의 규소질 물질의 가열 시간은 적당히 설정될 수 있다. 일반적으로, 규소질 입자의 크기가 작을수록 가열 시간은 단축될 수 있다.
상기한 방식으로 수득된 구상 용융 실리카 입자(c)의 평균 입자 크기는 바람직하게는 2 내지 40㎛, 특히 바람직하게는 5 내지 30㎛이다.
무기 충전제(C 성분)중에서, 구상 용융 실리카 입자(c') 이외에 실리카 분말이 바람직하다.
특정한 구상 용융 실리카 입자(c')를 특정한 비율로 함유하는 무기 충전제(C 성분)는, 특히 한정되지 않으며 공지된 실리카 입자일 수 있다. 특히 바람직하게는, 특정한 구상 용융 실리카 입자(c')와 같은 구상 용융 실리카 입자이다.
구상 용융 실리카 입자(c') 이외의 무기 충전제(C 성분)의 평균 입자 크기는, 바람직하게는 2 내지 40㎛, 특히 바람직하게는 5 내지 30㎛이다. 또한, 구상 용융 실리카 입자(c') 및 무기 충전제(C 성분)의 평균 입자 크기는, 레이저 산란식 입자 크기 분포 측정장치에 의해 측정할 수 있다.
이러한 특정의 무기 충전제(C 성분)의 함유 비율은, 에폭시 수지 조성물 전체의 75중량% 이상인 것이 바람직하고, 더욱 바람직하게는 80 내지 91중량%의 범위 이다. 75중량% 미만이면, 납땜 저항성 등의 반도체 디바이스의 신뢰성이 떨어지는 경향을 나타낼 수 있다.
상기 A 내지 C 성분과 더불어, 본 발명의 에폭시 수지 조성물은 경화 촉진제, 브롬화 에폭시 수지 등의 할로겐계 난연제 또는 3산화 안티몬 등의 난연 보조제, 카본블랙 등의 안료, β-(3,4-에폭시사이클로헥실)에틸트리메톡시실란 및 γ-글리시독시프로필트리메톡시실란 등의 실란 커플링제, 카본블랙 등의 안료, 카나바 왁스(carnauba wax) 등의 이형제 등의 첨가제가 적당히 사용된다.
경화 촉진제로서는 아민계, 인계 화합물 등이 있다. 아민계로서는 2-메틸이미다졸 등의 이미다졸류, 트리에탄올아민, 디아자비사이클로운데센 등의 3급 아민류 등이 있다. 또한, 인계로서는, 트리페닐 포스핀, 테트라페닐 포스핀 등이 있다. 이들을 단독으로 또는 조합하여 사용된다. 또한, 이 경화 촉진제의 배합 비율은, 에폭시 수지 조성물 전체의 0.1 내지 1.0중량%의 비율로 설정하는 것이 바람직하다. 또한, 에폭시 수지 조성물의 유동성을 고려하면, 바람직하게는 0.15 내지 0.35중량%이다.
본 발명의 반도체 밀봉용 에폭시 수지 조성물은, 예컨대 다음과 같이 제조할 수 있다. 즉, 상기 A 내지 C 성분 및 필요에 따라 다른 첨가제를 배합하여 혼합한 후, 혼합 롤 등의 혼련기내에서 가열 상태로 용융 혼합하고, 이것을 실온에 냉각한 후, 공지된 수단에 의해서 분쇄하여, 필요에 따라 타정하는 일련의 공정에 의해 제조할 수 있다. 이 단계를 포함하는 공정은 본 발명의 의도된 에폭시 수지 조성물을 생성한다. 또는, 미리 안료인 카본블랙을 에폭시 수지의 일부와 혼합하여 예비혼합물을 제조한다. 이 예비혼합물과 나머지의 배합 성분을 혼합하여 용융 혼합한 후, 상기와 같은 공정을 경유함으로써 본 발명의 의도된 에폭시 수지 조성물을 제조한다.
이러한 에폭시 수지 조성물을 사용하는 반도체 칩의 밀봉은 특히 제한되지 않으며, 보통의 트랜스퍼 성형 등의 공지된 몰드 방법에 의해 할 수 있다.
이렇게 수득된 반도체 디바이스로는 구체적으로는 앞서 언급한 바와 같이 도 1 내지 도 4에 도시된 구조의 패키지 형태가 있다. 즉, 도 1에 도시된 패키지는, 절연 기판(1)상에 접속용 전극부(2)를 사이에 두고 반도체 칩(3)이 탑재되고, 절연 기판(1)과 반도체 칩(3)은 전기적으로 접속되어 있다. 또한, 절연 기판(1)의 반도체 칩(3) 탑재면측은 밀봉 수지(4a)에 의해 수지 밀봉되어 있다. 또한, 도 2에 도시된 패키지는, 절연 기판(5)상에 반도체 칩(3)이 탑재되고, 이 절연 기판(5)과 반도체 칩(3)이 배선(6)을 통해 전기적으로 접속되어 있다. 또한, 이 배선(6)을 포함하는 반도체 칩(3)은 밀봉 수지(4b)에 의해 수지 밀봉되어 있다. 또한, 도 3에 도시된 패키지는, 금속제 리드 프레임(7)상에 반도체 칩(3)이 탑재되고, 이 반도체 칩(3)과 이너 리드(8)가 배선(6)을 통해 전기적으로 접속되어 있다. 또한, 이 배선(6)을 포함하는 반도체 칩(3)은 밀봉 수지(4c)에 의해 수지 밀봉되어 있다. 또한, 도 4에 도시된 패키지는, 금속제 리드 프레임(10)상에 반도체 칩(3)이 탑재되고, 이 반도체 칩(3)과 리드 프레임(10)의 주위에 제공된 이너 리드(11)가 배선(6)을 통해 전기적으로 접속되어 있다. 또한, 이 배선(6)을 포함하는 반도체 칩(3)은 밀봉 수지(4d)에 의해 수지 밀봉되어 있다.
또한, 본 발명에 있어서, 접속용 전극부는 예컨대 도 1에 도시한 바와 같이, 절연 기판(1)을 반도체 칩(3)에 전기적으로 접속시키고 있다. 이는 임의의 주지의 전극만일 수도 있지만, 전극과 조인트 볼(joint ball) 등의 전극에 배치되는 도전체를 포함하는 개념이다. 또한, 본 발명에 있어서, 도전체 배선이라는 것은, 도 2 내지 도 4에 도시한 바와 같이, 반도체 칩(3)과 절연 기판(5), 반도체 칩(3)과 이너 리드(8), 반도체 칩(3)과 이너 리드(11)를 각각 전기적으로 접속하는 각 배선(6), 또한 이너 리드(8,11) 및 절연 기판(5)상의 배선도 포함하는 개념이다.
이하, 비교예와 더불어 실시예를 설명한다.
하기 성분들을 준비하였다.
[에폭시 수지 a]
하기의 화학식 1로 표시되는 비페닐형 에폭시 수지(에폭시 당량 173, 융점 100℃)
Figure 112003042642948-pat00003
[에폭시 수지 b]
하기의 화학식 2로 표시되는 반복 단위를 갖는 에폭시 수지(에폭시 당량 170, 융점 60℃)
Figure 112003042642948-pat00004
[페놀 수지]
페놀-노볼락 수지(수산기 당량 107, 융점 60℃)
[경화 촉진제]
트리페닐 포스핀
[난연제]
브롬화에폭시 수지
[난연 보조제]
3산화안티몬
[이형제]
카나바 왁스
[안료]
카본블랙
[무기 충전제(1-a)]
하기 용융 탄소-피복 실리카 입자(a1) 내지 (a3)을 함유하는 구상 용융 실리카 분말(평균 입자 크기 20㎛).
(a1) : 60㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 10ppm
(a2) : 30㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 20ppm
(a3) : 20㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 40ppm
[무기 충전제(1-b)]
하기 용융 탄소-피복 실리카 입자(b1) 내지 (b3)을 함유하는 구상 용융 실리카 분말(평균 입자 크기 10㎛).
(b1) : 60㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 0ppm
(b2) : 30㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 5ppm
(b3) : 20㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 10ppm
[무기 충전제(1-c)]
하기 용융 탄소-피복 실리카 입자(c1) 내지 (c3)을 함유하는 구상 용융 실리카 분말(평균 입자 크기 2㎛).
(c1) : 60㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 0ppm
(c2) : 30㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 0ppm
(c3) : 20㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 0ppm
[무기 충전제(1-d)]
하기 용융 탄소-피복 실리카 입자(d1) 내지 (d3)을 함유하는 구상 용융 실리카 분말(평균 입자 크기 15㎛).
(d1) : 60㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 0ppm
(d2) : 30㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 5ppm
(d3) : 20㎛ 초과의 입자 크기를 갖는 용융 탄소-피복 실리카 입자 10ppm
[구상 용융 실리카 입자(2-a)]
구상 용융 실리카 입자(평균 입자 크기 20㎛)을, 앞서 언급한 도 5 및 도 6에 도시된 수직로를 사용하여 다음과 같이 제조하였다. 즉, 규소질 물질인 규석(SiO2 99.5%, Al2O3 0.063%, Fe2O3 0.002%, Na2O 0.002%, K2O 0.003%)의 분쇄물(입자 크기 66㎛ 이하)을 준비하고, 이것을 2000℃ 이상에서 수소 기체[30N㎥/시간(유속 43.9m/초)]와 산소 기체[15N㎥/시간(유속 8.3m/초)]의 혼합 기체의 기체 화염(화염의 길이 50㎝)과 함께, 공급기를 통해 10㎏/시간으로 연속적으로 수직로내로 공급하였다. 이렇게 하여 구상 용융 실리카 입자(2-a)(평균 입자 크기 20㎛)을 제조하였다.
[구상 용융 실리카 입자(2-b)]
구상 용융 실리카 입자(평균 입자 크기 20㎛)을, 앞서 언급한 도 5 및 도 6에 도시된 수직로를 사용하여 다음과 같이 제조하였다. 즉, 규소질 물질인 규석(SiO2 99.5%, Al2O3 0.063%, Fe2O3 0.002%, Na2O 0.002%, K2O 0.003%)의 분쇄물(입자 크기 66㎛ 이하)을 준비하고, 이것을 2000℃ 이상에서 프로판[10N㎥/시간(유속 12.0m/초)]와 산소[5N㎥/시간(유속 6.2m/초)]의 혼합 기체의 기체 화염(화염의 길이 30㎝)과 함께, 공급기를 통해 10㎏/시간으로 연속적으로 수직로내로 공급하였다. 이렇게 하여 구상 용융 실리카 입자(2-b)(평균 입자 크기 20㎛)을 제조하였다.
[구상 용융 실리카 입자(2-c)]
구상 용융 실리카 입자(평균 입자 크기 10㎛)을, 앞서 언급한 도 5 및 도 6에 도시된 수직로를 사용하여 다음과 같이 제조하였다. 즉, 규소질 물질인 규석(SiO2 99.5%, Al2O3 0.063%, Fe2O3 0.002%, Na2O 0.002%, K2O 0.003%)의 분쇄물(입자 크기 44㎛ 이하)을 준비하고, 이것을 2000℃ 이상에서 수소[30N㎥/시간(유속 43.9m/초)]와 산소[15N㎥/시간(유속 8.3m/초)]의 혼합된 기체의 기체 화염(화염의 길이 50㎝)과 함께, 공급기를 통해 8㎏/시간으로 연속적으로 수직로내로 공급하였다. 이렇게 하여 구상 용융 실리카 입자(2-c)(평균 입자 크기 10㎛)을 제조하였다.
[구상 용융 실리카 입자(2-d)]
구상 용융 실리카 입자(평균 입자 크기 10㎛)을, 앞서 언급한 도 5 및 도 6에 도시된 수직로를 사용하여 다음과 같이 제조하였다. 즉, 규소질 물질인 규석(SiO2 99.5%, Al2O3 0.063%, Fe2O3 0.002%, Na2O 0.002%, K2O 0.003%)의 분쇄물(입자 크기 44㎛ 이하)을 준비하여, 이것을 2000℃ 이상에서 프로판[10N㎥/시간(유속 12.0m/초)]과 산소[5N㎥/시간(유속 6.2m/초)]의 혼합된 기체의 기체 화염(화염의 길이 30㎝)과 함께, 공급기를 통해 8㎏/시간으로 연속적으로 수직로내로 공급하였다. 이렇게 하여 구상 용융 실리카 입자(2-d)(평균 입자 크기 10㎛)을 제조하였다.
[구상 용융 실리카 입자(3-a)]
구상 용융 실리카 입자(평균 입자 크기 20㎛)을, 앞서 언급한 도 5 및 도 6에 도시된 수직로를 사용하여 다음과 같이 제조하였다. 즉, 규소질 물질인 규석(SiO2 99.5%, Al2O3 0.063%, Fe2O3 0.002%, Na2O 0.002%, K2O 0.003%)의 분쇄물(입자 크기 66㎛ 이하)을 준비하고, 이것을 10㎏/시간으로 연속적으로 물질 공급 튜브(내부 튜브)(22)를 통해 화로내로 공급함과 동시에, 프로판 기체와 산소 기체의 혼합 기체(혼합 용적비 1:1)[30N㎥/시간(유속 43.9m/초)]를 외부 튜브(25)와 물질 공급관(내부 튜브)(22) 사이에 배치한 소튜브(23)를 통해, 또한 산소 기체[15N㎥/시간(유속 8.3m/초)]를 상기 외부 튜브(25)와 소튜브(23) 사이의 공간으로부터 토출시켜 2000℃ 이상의 기체 화염(화염의 길이 50㎝)를 화로내에 생기게 하였다. 이렇게 하여 구상 용융 실리카 입자(3-a)(평균 입자 크기 20㎛)을 제조하였다.
[구상 용융 실리카 입자(3-b)]
구상 용융 실리카 입자(평균 입자 크기 20㎛)을, 앞서 언급한 도 5 및 도 6에 도시된 수직로를 사용하여 다음과 같이 제조하였다. 즉, 규소질 물질인 규석(SiO2 99.5%, Al2O3 0.063%, Fe2O3 0.002%, Na2O 0.002%, K2O 0.003%)의 분쇄물(입자 크기 66㎛ 이하)을 준비하고, 이것을 공급기를 통해 10㎏/시간으로 연속적으로 물질 공급관(내부 튜브)(22)으로부터 화로내에 공급함과 동시에, 프로판 기체 [10N㎥/시간(유속 12.0m/초)]를 외부 튜브(25)와 물질 공급관(내부 튜브)(22) 사이에 배치한 소튜브(23)로부터, 또한 산소 기체[5N㎥/시간(유속 6.2m/초)]를 상기 외부 튜브(25)와 소튜브(23) 사이의 공간으로부터 토출시켜 2000℃ 이상의 기체 화염(화염의 길이 30㎝)를 화로내에 생기게 하였다. 이렇게 하여 구상 용융 실리카 입자(3-b)(평균 입자 크기 20㎛)을 제조하였다.
[구상 용융 실리카 입자(3-c)]
구상 용융 실리카 입자(평균 입자 크기 10㎛)을, 앞서 언급한 도 5 및 도 6에 도시된 수직로를 사용하여 다음과 같이 제조하였다. 즉, 규소질 물질인 규석(SiO2 99.5%, Al2O3 0.063%, Fe2O3 0.002%, Na2O 0.002%, K2O 0.003%)의 분쇄물(입자 크기 44㎛ 이하)을 준비하고, 이것을 공급기에 의해 8㎏/시간으로 연속적으로 물질 공급관(내부 튜브)(22)으로부터 화로내로 공급함과 동시에, 프로판 기체와 산소 기체의 혼합 기체(혼합 용적비 1:1)[30N㎥/시간(유속 43.9m/초)]를 외부 튜브(25)와 물질 공급관(내부 튜브)(22) 사이에 배치한 소튜브(23)로부터, 또한 산소 기체[15N㎥/시간(유속 8.3m/초)]를 상기 외부 튜브(25)와 소튜브(23) 사이의 공간으로부터 토출시켜 2000℃ 이상의 기체 화염(화염의 길이 50㎝)를 화로내에 생기게 하였다. 이렇게 하여 구상 용융 실리카 입자(3-c)(평균 입자 크기 10㎛)을 제조하였다.
[구상 용융 실리카 입자(3-d)]
구상 용융 실리카 입자(평균 입자 크기 10㎛)을, 앞서 언급한 도 5 및 도 6에 도시된 수직로를 사용하여 다음과 같이 제조하였다. 즉, 규소질 물질인 규석(SiO2 99.5%, Al2O3 0.063%, Fe2O3 0.002%, Na2O 0.002%, K2O 0.003%)의 분쇄물(입자 크기 44㎛ 이하)을 준비하여, 이것을 공급기에 의해 8㎏/시간으로 연속적으로 물질 공급관(내부 튜브)(22)으로부터 화로내로 공급함과 동시에, 프로판 기체[10N㎥/시간(유속 12.0m/초)]를 외부 튜브(25)와 물질 공급 튜브(내부 튜브)(22) 사이에 배치한 소튜브(23)로부터, 또한 산소 기체[5N㎥/시간(유속 6.2m/초)]를 상기 외부 튜브(25)와 소튜브(23) 사이의 공간으로부터 토출시켜 2000℃ 이상의 기체 화염(화염의 길이 30㎝)를 화로내에 생기게 하였다. 이렇게 하여 구상 용융 실리카 입자(3-d)(평균 입자 크기 10㎛)을 제조하였다.
(1) 반도체 디바이스 A의 밀봉
[실시예 A1 내지 A8, 비교예 A1 내지 A6, 실시예 A'1 내지 A'8, 비교예 A'1 내지 A'6, 실시예 A"1 내지 A"8, 비교예 A"1 내지 A"6]
하기 표 1a 내지 표 3a, 표 1b 내지 표 3b, 및 표 1c 내지 표 3c에 나타내는 각 물질을, 표에 나타내는 비율로 헨셀(Henschel) 혼합기에 투입한 후, 30분간 혼합하였다. 이 경우, 안료인 카본블랙은, 미리 에폭시 수지(a)와 3-롤 믹서로 혼합(카본블랙/에폭시 수지(a)의 혼합 중량비 = 1/10)하여 예비혼합물을 제조하고, 이것을 사용하였다. 이 다음, 상기 혼합물을 혼련 압출기에 공급하여 용융 혼합하였다. 그런다음, 이 용융물을 냉각한 후 분쇄하고, 또한 타블렛 성형 금형으로써 타정하는 것에 의해 에폭시 수지 조성물의 타블렛을 제조하였다.
Figure 112005033293391-pat00066
Figure 112005033293391-pat00067
Figure 112005033293391-pat00068
Figure 112005033293391-pat00069
Figure 112005033293391-pat00070
Figure 112005033293391-pat00071
Figure 112005033293391-pat00072
Figure 112005033293391-pat00073
Figure 112005033293391-pat00074
이렇게 수득된 실시예 및 비교예의 각 에폭시 수지 조성물의 타블렛을 사용하여, 반도체 칩(칩 사이즈: 10 × 10㎜)을 트랜스퍼 성형(조건: 175℃ × 120초)하고, 175℃ × 5시간 후 경화하는 것에 의해 도 3에 도시된 반도체 디바이스를 수득하였다. 이 패키지는 208-핀(pin) QFP(콰드 플랫 패키지(quad flat package))이다.
[패키지 형태]
208-핀 QFP(콰드 플랫 패키지)-유형: 사이즈 28㎜ × 28㎜ × 두께 2.8㎜
반도체 칩(3): 사이즈 10㎜ × 10㎜ × 두께 370㎛
금속 리드 프레임(7): 강철제(사이즈: 11㎜ × 11㎜ × 두께 100㎛)
배선(6): 금제, 지름 25㎛, 피치 85㎛, 배선 간격 거리 60㎛
상기한 바와 같이 수득된 각 반도체 디바이스에 대해 단락 발생의 상황을 측정·평가하였다. 즉, 반도체 칩상에서 전기적으로 접속되지 않은 인접하는 이너 리드(8) 사이의 전기 저항치를 측정하고, 1kΩ이하가 된 것을 단락으로 하였다. 또한, 시료 3000개중 단락을 발생시킨 것을 카운트하였다. 그 결과를 하기 표 4a 내지 표 6a, 표 4b 내지 표 6b, 및 표 4c 내지 표 6c에 나타내었다.
Figure 112003042642948-pat00014
Figure 112003042642948-pat00015
Figure 112003042642948-pat00016
Figure 112003042642948-pat00017
Figure 112003042642948-pat00018
Figure 112003042642948-pat00019
Figure 112003042642948-pat00020
Figure 112003042642948-pat00021
Figure 112003042642948-pat00022
상기 표 4a 내지 표 6a, 표 4b 내지 표 6b, 및 표 4c 내지 표 6c로부터, 실시예 샘플은 전혀 단락이 발생되지 않았다. 그러나 이에 대하여, 탄소-피복 용융 실리카 입자의 함량이 사용된 무기 충전제의 2.5ppm를 초과하는 비교예의 샘플에서 단락이 발생하였다. 또한, 프로판 기체와 산소 기체의 연소 열에 의한 종래의 제법에 의해 제조된 구상 용융 실리카 입자가 실리카 입자 전체의 50중량%을 초과하는 비교예 샘플에서도, 단락이 발생하였다.
(2) 반도체 디바이스 B의 밀봉
[실시예 B1 내지 B8, 비교예 B1 내지 B6, 실시예 B'1 내지 B'8, 비교예 B'1 내지 B'6, 실시예 B"1 내지 B"8, 비교예 B"1 내지 B"6]
하기 표 7a 내지 표 9a, 표 7b 내지 표 9b, 및 표 7c 내지 표 9c에 나타내는 각 물질을, 표에 나타내는 비율로 헨셀 혼합기에 투입한 후, 30분간 혼합하였다. 이 경우, 안료인 카본블랙은, 미리 에폭시 수지(a)와 3-롤 믹서로 혼합(카본블랙/에폭시 수지(a)의 혼합 중량비 = 1/10)하여 예비혼합물을 제조하고, 이것을 사용하였다. 이 다음, 상기 혼합물을 혼련 압출기에 공급하고 용융 혼련하였다. 다음, 이 용융물을 냉각한 후 분쇄하고, 또한 타블렛 성형 금형으로써 타정하는 것에 의해 에폭시 수지 조성물의 타블렛을 제조하였다.
Figure 112005033293391-pat00075
Figure 112005033293391-pat00076
Figure 112005033293391-pat00077
Figure 112005033293391-pat00078
Figure 112005033293391-pat00079
Figure 112005033293391-pat00080
Figure 112005033293391-pat00081
Figure 112005033293391-pat00082
Figure 112005033293391-pat00083
상기한 바와 같이 수득된 각 에폭시 수지 조성물의 타블렛을 사용하여 절연 기판상에 탑재된 반도체 칩을 트랜스퍼 성형(조건: 175℃ × 1분 + 175℃ × 5시간의 후 경화)하는 것에 의해 도 2에 도시된 한면 밀봉 유형의 반도체 디바이스를 제조하였다.
[패키지 형태]
볼 그리드 어레이(ball grid array, BGA) 유형: 사이즈 35㎜ × 35㎜ × 두께 1.5㎜
수지 밀봉층(4b)(에폭시 수지 조성물 경화체) 사이즈: 35㎜ × 35㎜ × 두께 1.2㎜
반도체 칩(3) 사이즈: 10㎜ × 10㎜ × 두께 370㎛
절연 기판(5): 비스말레이미도트리아진(BT) 수지/유리 클로스(cloth) 기판(사이즈 40㎜ × 40㎜ × 0.3㎜)
배선(6): 금제, 지름 20㎛, 피치 50㎛, 배선 간격 거리 30㎛
상기한 바와 같이 수득된 각 반도체 디바이스에 관해서, 앞서 언급한 방법과 같이 단락 발생의 상황을 측정·평가하였다. 그 결과를 하기 표 10a 내지 표 12a, 표 10b 내지 표 12b, 및 표 10c 내지 표 12c에 나타내었다.
Figure 112003042642948-pat00032
Figure 112003042642948-pat00033
Figure 112003042642948-pat00034
Figure 112003042642948-pat00035
Figure 112003042642948-pat00036
Figure 112003042642948-pat00037
Figure 112003042642948-pat00038
Figure 112003042642948-pat00039
Figure 112003042642948-pat00040
상기 표 10a 내지 표 12a, 표 10b 내지 표 12b, 및 표 10c 내지 표 12c로부터, 실시예 샘플은 전혀 단락이 발생되지 않았다. 그러나 이와는 반대로, 탄소-피복 용융 실리카 입자의 함량이 사용된 무기 충전제의 2.5ppm를 초과하는 비교예의 샘플에서는 단락이 발생하였다. 또한, 프로판 기체와 산소 기체의 종래의 혼합 기체의 연소 열에 의한 종래의 제법에 의해 제조된 구상 용융 실리카 입자를 함유하는 밀봉 물질내에 반도체 칩이 수지 밀봉된 비교예 샘플은 단락이 발생하였다. 또한, 프로판 기체와 산소 기체의 연소 열에 의한 종래의 제법에 의해 제조된 구상 용융 실리카 입자를 실리카 입자 전체의 50중량%을 초과하여 함유한 밀봉 물질로써 수지 밀봉된 비교예 샘플 또한, 단락이 발생하였다.
(3) 반도체 디바이스 C의 밀봉
[실시예 C1 내지 C8, 비교예 C1 내지 C6, 실시예 C'1 내지 C'8, 비교예 C'1 내지 C'6, 실시예 C"1 내지 C"8, 비교예 C"1 내지 C"6]
하기 표 13a 내지 표 15a, 표 13b 내지 표 15b, 및 표 13c 내지 표 15c에 나타내는 각 물질을, 표에 나타내는 비율로 헨셀 혼합기에 투입한 후, 30분간 혼합하였다. 이 경우, 안료인 카본블랙은, 미리 에폭시 수지(b)와 3-롤 믹서로 혼합(카본블랙/에폭시 수지(b)의 혼합 중량비 = 1/10)하여 예비혼합물을 제조하고, 이것을 사용하였다. 이 다음, 상기 혼합물을 혼련 압출기에 공급하여 용융 혼련하였다. 다음, 이 용융물을 냉각시킨 후 분쇄하고, 또한 타블렛 성형 금형으로써 타정하는 것에 의해 에폭시 수지 조성물의 타블렛을 제조하였다.
Figure 112005033293391-pat00084
Figure 112005033293391-pat00085
Figure 112005033293391-pat00086
Figure 112005033293391-pat00087
Figure 112005033293391-pat00088
Figure 112005033293391-pat00089
Figure 112005033293391-pat00090
Figure 112005033293391-pat00091
Figure 112005033293391-pat00092
상기한 바와 같이 수득된 각 에폭시 수지 조성물의 타블렛을 사용하여 절연 기판상에 탑재된 반도체 칩을 트랜스퍼 성형(조건: 175℃ × 1분 + 175℃ × 5시간의 후 경화)하는 것에 의해 도 1에 도시된 한면 밀봉 유형의 반도체 디바이스 (FC-BGA)를 제조하였다.
[패키지 형태]
플립 칩 볼 그리드 어레이(flip chip ball grid array, FC-BGA) 유형: 사이즈 12㎜ × 12㎜ × 두께 1㎜
수지 밀봉층(4a)(에폭시 수지 조성물 경화체) 사이즈: 12㎜ × 12㎜ × 두께 600㎛
반도체 칩(3) 사이즈: 10㎜ × 10㎜ × 두께 370㎛
절연 기판(1): 비스말레이미도트리아진(BT) 수지/유리 클로스 기판(사이즈: 14㎜ × 14㎜ × 두께 300㎛)
접속용 전극부(2): 금 범프(gold bump), 지름 20㎛, 피치 50㎛, 범프 사이 거리 30 ㎛
상기한 바와 같이 수득된 각 반도체 디바이스에 관해서, 앞서 언급한 방법과 같이, 전기적으로 접속되지 않은 인접하는 금 범프 사이의 전기 저항치를 측정하여, 1kΩ이하가 된 것을 단락으로 하여, 단락 발생의 상황을 측정·평가하였다. 그 결과를 하기 표 16a 내지 표 18a, 표 16b 내지 표 18b, 및 표 16c 내지 표 18c에 나타내었다.
Figure 112003042642948-pat00050
Figure 112003042642948-pat00051
Figure 112003042642948-pat00052
Figure 112003042642948-pat00053
Figure 112003042642948-pat00054
Figure 112003042642948-pat00055
Figure 112003042642948-pat00056
Figure 112003042642948-pat00057
Figure 112003042642948-pat00058
상기 표 16a 내지 표 18a, 표 16b 내지 표 18b, 및 표 16c 내지 표 18c로부터, 실시예 샘플은 전혀 단락이 발생되지 않았다. 그러나 이와는 대조적으로 탄소-피복 용융 실리카 입자의 함량이 사용된 무기 충전제의 2.5ppm를 초과하는 비교예의 샘플에서는 단락이 발생하였다. 또한, 프로판 기체와 산소 기체의 연소 열에 의한 종래의 제법에 의해 제조된 구상 용융 실리카 입자를 함유하는 밀봉 물질내에 반도체 칩이 수지 밀봉된 비교예 샘플 또한 단락이 발생하였다. 또한, 사용된 밀봉 물질중의 무기 충전제가 프로판 기체와 산소 기체의 연소 열에 의한 종래의 제법에 의해 제조된 구상 용융 실리카 입자를 실리카 입자 전체의 50중량%을 초과하여 함유하는 비교예 샘플에서도, 단락이 발생하였다.
본원에서 바람직한 실시양태를 참고하여 더욱 상세하게 기술된 바와 같이 본 발명의 반도체 디바이스에서, 반도체 밀봉용 수지층은 반도체 디바이스내의 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자(c)를 2.5ppm 이하로 갖는 무기 충전제(C)를 함유하는 에폭시 수지 조성물 경화체를 형성한다. 따라서, 반도체 디바이스는 반도체 디바이스내의 접속용 전극 사이 또는 도전체 배선 사이에 전기 접속되는 단락 문제를 해결하여 신뢰성이 높아지게 된다.
본 발명의 반도체 밀봉용 에폭시 수지 조성물의 다른 유형은, 50중량% 이상의 구상 용융 실리카 입자(c')를 갖되 그 용융 열원이 구상 용융 실리카 입자의 표면상에 탄소 침착이 형성되지 않는 열원 물질과 산소 기체의 연소 열인 무기 충전제(C)를 함유한다. 상기 유형의 에폭시 수지 조성물을 반도체 밀봉에 사용하는 경우, 그 안에서 발생되는 단락 발생의 문제를 해결하는 신뢰성이 높은 반도체 디바이스를 실현시킨다.
본 발명이 특정 실시양태를 참고하여 상세하게 기술하고 있지만, 당해 분야의 숙련자에게는 본 발명의 범주에 벗어나지 않고서 그의 변형 및 변경이 가능함을 이해할 것이다.

Claims (8)

  1. 삭제
  2. 절연 기판 또는 리드 프레임상에 반도체칩이 장착되고, 접속용 전극 또는 도전체 배선을 통해 상기 절연 기판 또는 리드 프레임과 전기적으로 접속되는 반도체 칩을 함유하는 반도체 디바이스를 밀봉시키는 반도체 밀봉용 에폭시 수지 조성물에 있어서, 상기 조성물은 (A) 에폭시 수지, (B) 페놀 수지, 및 (C) 에폭시 수지 조성물에 의한 반도체 밀봉 단계에서 반도체의 단락을 방지할 수 있는 무기 충전제를 포함하고, 상기 무기 충전제(C)는 접속용 전극 간격 또는 도전체 배선 간격보다 큰 입자 크기를 갖는 탄소-피복 무기 충전제 입자(c)를 2.5ppm 이하로 함유하는, 반도체 밀봉용 에폭시 수지 조성물.
  3. (A) 에폭시 수지, (B) 페놀 수지, 및 (C) 에폭시 수지 조성물에 의한 반도체 밀봉 단계에서 반도체의 단락을 방지할 수 있는 무기 충전제를 포함하는 반도체 밀봉용 에폭시 수지 조성물로서, 상기 무기 충전제(C)가 50중량% 이상의 구상 용융 실리카 입자(c')를 함유하고, 그 융용 열원이 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 열원 물질과 산소 기체의 연소 열인, 반도체 밀봉용 에폭시 수지 조성물.
  4. 제 3 항에 있어서,
    동심원상의 내부 튜브와 외부 튜브 및 이들 사이에 제공된 다수의 소튜브를 함유하는 2중벽 버너를 통해 화로에 규소질 물질이 제공되고, 상기 규소질 물질은 내부 튜브를 통해 공급되고, 구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질은 소튜브를 통해 공급되며, 산소 기체는 소튜브와 외부 튜브 사이의 공간을 통해 공급되어, 규소질 물질이 화로내의 기체 연소에 의해 용융되는 방식에 의하여 구상 용융 실리카 입자(c')가 제조되는, 반도체 밀봉용 에폭시 수지 조성물.
  5. 제 3 항에 있어서,
    구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질이 수소 기체인, 반도체 밀봉용 에폭시 수지 조성물.
  6. 제 3 항에 있어서,
    구상 용융 실리카 입자의 표면상에 탄소 침착을 형성하지 않는 용융 열원 물질이 산소 기체와 가연성 탄화수소 기체의 혼합물인, 반도체 밀봉용 에폭시 수지 조성물.
  7. 제 2 항 또는 제 3 항의 에폭시 수지 조성물내에 밀봉된 반도체 칩을 갖는 반도체 디바이스.
  8. 제 7 항에 있어서,
    절연 기판 또는 리드 프레임상에 장착된 반도체 칩이 접속용 전극 또는 도전체 배선을 통해 절연 기판 또는 리드 프레임에 전기적으로 접속되고, 에폭시 수지 조성물 층내에 밀봉되는, 반도체 디바이스.
KR1020030079792A 2002-11-12 2003-11-12 반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하는반도체 디바이스 KR100676002B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002328726A JP3822556B2 (ja) 2002-11-12 2002-11-12 半導体装置
JPJP-P-2002-00328726 2002-11-12
JPJP-P-2002-00339798 2002-11-22
JP2002339798A JP3876217B2 (ja) 2002-11-22 2002-11-22 半導体封止用エポキシ樹脂組成物の製法
JPJP-P-2002-00339797 2002-11-22
JP2002339797A JP3876216B2 (ja) 2002-11-22 2002-11-22 半導体封止用エポキシ樹脂組成物の製法

Publications (2)

Publication Number Publication Date
KR20040044337A KR20040044337A (ko) 2004-05-28
KR100676002B1 true KR100676002B1 (ko) 2007-01-29

Family

ID=32180313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079792A KR100676002B1 (ko) 2002-11-12 2003-11-12 반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하는반도체 디바이스

Country Status (8)

Country Link
US (1) US7265167B2 (ko)
EP (1) EP1420035B1 (ko)
KR (1) KR100676002B1 (ko)
CN (1) CN1315184C (ko)
DE (1) DE60314218T2 (ko)
MY (1) MY135619A (ko)
SG (1) SG115586A1 (ko)
TW (1) TWI259503B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073600A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4383324B2 (ja) * 2004-11-10 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置
WO2010067719A1 (ja) * 2008-12-12 2010-06-17 日本ライフライン株式会社 心腔内除細動カテーテル
KR101041774B1 (ko) * 2009-09-18 2011-06-17 원정희 공기조화시스템의 공조용 여과필터
JP2013023661A (ja) * 2011-07-25 2013-02-04 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
CN104277420B (zh) * 2014-09-18 2017-08-22 华侨大学 一种聚合物结构复合材料及其制备方法
KR102582382B1 (ko) * 2017-06-09 2023-09-25 나가세케무텍쿠스가부시키가이샤 에폭시 수지 조성물, 전자 부품 실장 구조체 및 그 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138740A (ja) * 1982-02-15 1983-08-17 Denki Kagaku Kogyo Kk 樹脂組成物
JPS59179539A (ja) * 1983-03-29 1984-10-12 Denki Kagaku Kogyo Kk 樹脂用充填剤
JPS60115641A (ja) * 1983-11-25 1985-06-22 Denki Kagaku Kogyo Kk 封止樹脂用充填剤及びその組成物
JPS60210643A (ja) * 1983-11-30 1985-10-23 Denki Kagaku Kogyo Kk 充填剤及びその組成物
JPS6140811A (ja) 1984-07-31 1986-02-27 Nippon Chem Ind Co Ltd:The 溶融用水和シリカおよびこれを用いた溶融シリカの製造方法
US4816299A (en) * 1987-05-20 1989-03-28 Corning Glass Works Encapsulating compositions containing ultra-pure, fused-silica fillers
JPH0196008A (ja) 1987-10-07 1989-04-14 Nippon Chem Ind Co Ltd 溶融球状シリカ及びその製造方法
JP2704281B2 (ja) 1988-11-25 1998-01-26 日本化学工業株式会社 溶融球状シリカ及びこれをフィラーとする封止用樹脂組成物
JPH02158637A (ja) 1988-12-09 1990-06-19 Nippon Chem Ind Co Ltd シリカフィラーおよびこれを用いた封止用樹脂組成物
JP2665539B2 (ja) 1989-02-27 1997-10-22 日本化学工業株式会社 シリカフィラーおよびこれを用いた封止用樹脂組成物
JPH0362844A (ja) * 1989-02-27 1991-03-18 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
US5028407A (en) * 1990-01-25 1991-07-02 International Minerals & Chemical Corp. Method of production of high purity fusible silica
JP2510928B2 (ja) * 1992-05-27 1996-06-26 日本アエロジル株式会社 高純度シリカビ―ズの製造方法
DE69629111T2 (de) * 1995-04-28 2004-04-22 Mitsubishi Chemical Corp. Verfahren zur herstellung eines synthetischen quarzpulvers und geformtem quarzglas
KR100206880B1 (ko) 1995-12-29 1999-07-01 구본준 히트싱크가 부착된 컬럼형 패키지
JP2948184B2 (ja) 1998-01-05 1999-09-13 大塚化学株式会社 Ｃｖケーブル用プレハブ型接続箱
JPH11343392A (ja) 1998-06-02 1999-12-14 Hitachi Chem Co Ltd テープキャリアパッケージ用エポキシ樹脂組成物
CN1113083C (zh) * 1998-06-09 2003-07-02 日东电工株式会社 半导体封装用环氧树脂组合物及使用了该组合物的半导体器件
JP4089019B2 (ja) 1998-06-22 2008-05-21 旭硝子株式会社 多孔質石英ガラス母材合成用多重管バーナ
JP2000230039A (ja) * 1998-12-08 2000-08-22 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2001192499A (ja) 2000-01-14 2001-07-17 Otsuka Chem Co Ltd 導電性樹脂組成物
JP2001354838A (ja) 2000-06-14 2001-12-25 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置並びに評価方法
JP3876217B2 (ja) 2002-11-22 2007-01-31 日東電工株式会社 半導体封止用エポキシ樹脂組成物の製法

Also Published As

Publication number Publication date
EP1420035B1 (en) 2007-06-06
EP1420035A1 (en) 2004-05-19
MY135619A (en) 2008-05-30
US20040097632A1 (en) 2004-05-20
CN1315184C (zh) 2007-05-09
DE60314218D1 (de) 2007-07-19
CN1499618A (zh) 2004-05-26
DE60314218T2 (de) 2007-09-27
TW200415683A (en) 2004-08-16
KR20040044337A (ko) 2004-05-28
TWI259503B (en) 2006-08-01
SG115586A1 (en) 2005-10-28
US7265167B2 (en) 2007-09-04

Similar Documents

Publication Publication Date Title
EP0953603B1 (en) Flame retardant semiconductor encapsulating epoxy resin compositions
EP0933809A2 (en) Method for mounting flip-chip semiconductor devices
JPH1067883A (ja) 無機質充填剤及びエポキシ樹脂組成物並びに半導体装置
KR100676002B1 (ko) 반도체 밀봉용 에폭시 수지 조성물 및 이를 사용하는반도체 디바이스
JP2006273957A (ja) 難燃性エポキシ樹脂組成物並びにそれを用いた電子部品装置、積層基板、多層回路基板及びプリント配線基板
KR20090009229A (ko) 세라믹 분말 및 그의 용도
JP2003321594A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JPH0496928A (ja) エポキシ樹脂組成物及び半導体装置
JPH107888A (ja) 半導体封止用エポキシ樹脂組成物
JP7543394B2 (ja) アルミナ粉末、フィラー組成物、樹脂組成物、封止材、及び指紋認証センサー
KR19980070670A (ko) 반도체 봉지용 에폭시 수지 조성물 및 당해 에폭시 수지조성물로 봉지된 수지 성형형 반도체 장치
JP3876217B2 (ja) 半導体封止用エポキシ樹脂組成物の製法
JP3876216B2 (ja) 半導体封止用エポキシ樹脂組成物の製法
JPS6296538A (ja) 無機充填材及び樹脂組成物
JP3822556B2 (ja) 半導体装置
JP2008121010A (ja) 封止用エポキシ樹脂組成物及び電子部品装置
JPH06102750B2 (ja) エポキシ樹脂組成物及びその硬化物
JP4222894B2 (ja) 半導体封止用エポキシ樹脂組成物の製法およびその製法により得られた半導体封止用エポキシ樹脂組成物ならびにそれを用いた半導体装置
JP2000128960A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
KR100671129B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물
JP2005112880A (ja) 半導体封止用エポキシ樹脂組成物およびその製法ならびにそれを用いた半導体装置
JPH07304854A (ja) エポキシ樹脂組成物の製造方法および半導体封止装置
JP2002128992A (ja) エポキシ樹脂組成物、その製造方法及び半導体装置
JP2523669B2 (ja) 半導体装置
JPH08143647A (ja) 封止用樹脂組成物の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee