KR100658305B1

KR100658305B1 - 도전성 페이스트의 도포방법 및 도전성 페이스트의 도포장치

Info

Publication number: KR100658305B1
Application number: KR1020040083893A
Authority: KR
Inventors: 사나다유키오; 오쿠라타케시; 나이토히로카즈
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2003-10-23
Filing date: 2004-10-20
Publication date: 2006-12-14
Also published as: CN1610028A; JP4337498B2; CN100458991C; KR20050039584A; TW200518128A; TWI239540B; US20050089628A1; JP2005129731A; US7699020B2

Abstract

본원발명은 생산성을 희생으로 하지 않고, 전자부품 소자를 홀딩지그(holding jig)에 홀딩시킬 때에 있어서의 홀딩구멍(holding holes)으로부터의 전자부품 소자의 돌출 거리의 편차(variance)를 저감하여, 전자부품 소자의 소정 위치에 소정 치수가 되도록 도전성 페이스트를 도포하는 것이 가능한 도전성 페이스트의 도포방법 및 도포장치를 제공하는 것을 목적으로 한다.

본 발명의 구성에 따르면, 내주벽(內周壁)이 탄성재료(7)로 형성된 복수의 홀딩구멍(2)을 갖는 평판형상의 홀딩지그(1)의 홀딩구멍(2)에 전자부품 소자(5)를 압입(壓入)할 때에, (a)홀딩지그(1)와 베이스 플레이트(3) 사이에 삽입 플레이트(20)를 배치하거나, (b)베이스 플레이트(3)로서, 홀딩지그(1)의 복수의 홀딩구멍(2)이 형성된 영역을 덮는 돌출면(3a)을 갖는 단부(段部;13)를 구비한 베이스 플레이트(3)를 사용함으로써, 홀딩지그(1)의 홀딩구멍(2)에 전자부품 소자(5)를 압입하는 공정에 있어서, 홀딩지그(1)가 휘는 것을 억제, 방지한다.

홀딩지그, 홀딩구멍, 베이스 플레이트, 삽입 플레이트, 탄성재료

Description

도전성 페이스트의 도포방법 및 도전성 페이스트의 도포장치{Method and device for applying conductive paste}

도 1은 본원발명의 실시예에 따른 도전성 페이스트의 도포방법의 한 공정에 있어서 전자부품 소자를 홀딩지그(holding jig)의 홀딩구멍에 홀딩시키는 방법을 나타내는 도면이다.

도 2는 도 1의 요부 확대도이다.

도 3은 본원발명의 실시예에 따른 도전성 페이스트의 도포방법을 실시하는 데 사용한 홀딩지그의 구조를 나타내는 사시도이다.

도 4는 본원발명의 실시예에 따른 도전성 페이스트의 도포방법에 있어서 홀딩지그에 홀딩시킨 전자부품 소자를 도전성 페이스트에 침지(浸漬)하는 공정을 나타내는 도면이다.

도 5는 본원발명의 실시예에 따른 도전성 페이스트의 도포방법을 실시하는 데 사용되는 삽입 플레이트의 크기를 설명하는 도면이다.

도 6은 홀딩지그의 분할된 영역을 나타내는 도면이다.

도 7은 본원발명의 실시예에 있어서 삽입 플레이트의 두께를 크게 한 상태를 나타내는 도면이다.

도 8은 본원발명의 실시예의 변형예를 나타내는 도면이다.

도 9는 종래의 전자부품 소자의 홀딩지그를 나타내는 사시도이다.

도 10은 종래의 도전성 페이스트의 도포방법의 한 공정에 있어서 전자부품 소자를 홀딩지그의 홀딩구멍에 홀딩시키는 방법을 나타내는 도면이다.

도 11은 도 10의 요부 확대도이다.

도 12는 종래의 방법으로 홀딩지그에 홀딩시킨 전자부품 소자를 도전성 페이스트에 침지하는 공정을 나타내는 도면이다.

도 13은 전자부품 소자를 홀딩지그에 홀딩시키는 방법의 종래예를 나타내는 도면이다.

도 14는 전자부품 소자를 홀딩지그에 홀딩시키는 방법의 다른 종래예를 나타내는 도면이다.

<도면의 주요부분에 대한 간단한 설명>

1 : 홀딩지그(holding jig) 2 : 홀딩구멍

2a : 통과구멍 3 : 베이스 플레이트(수압부(受壓部))

3a : 베이스 플레이트의 돌출면 4 : 정반(定盤;surface plate)

5 : 전자부품 소자 6 : 웨브(web)(코어재)

6a : 프레임 7 : 탄성재료

10 : 도전성 페이스트 11 : 가이드 플레이트

12 : 관통구멍 12a : 테이퍼부

13 : 베이스 플레이트의 돌출면을 갖는 단부(돌출 영역)

20 : 삽입 플레이트 21 : 고정용 척

A : 삽입 플레이트의 바깥둘레 가장자리로부터 홀딩지그의 프레임까지의 거리

B : 홀딩구멍 형성 영역의 바깥둘레 가장자리로부터 홀딩지그의 프레임까지의 거리

P : 프레스 핀(press pins)

본원발명은 전자부품 소자에 도전성 페이스트를 도포하기 위한 도전성 페이스트의 도포방법 및 그것에 사용되는 도전성 페이스트의 도포장치에 관한 것이다.

예를 들면, 칩형 적층 세라믹 커패시터 등의 전자부품의 제조공정에 있어서, 전자부품에 외부전극을 형성하는 경우, 전자부품 소자에 외부전극 형성용의 도전성 페이스트를 도포해서 베이킹함으로써 외부전극을 형성하는 방법이 널리 사용되고 있다.

그리고, 전자부품 소자에 외부전극 형성용의 도전성 페이스트를 도포할 때에 일반적으로 사용되는 방법의 하나로, 도 9에 나타내는 바와 같이, 금속제의 코어재(core materials;56)(도 10, 도 11)를 탄성재료(고무)(57)에 의해 피복함으로써 형성된, 내주면이 탄성재료(고무)(57)로 이루어지는 복수의 홀딩구멍(holding holes;52)을 구비하며, 외주부에 보강용의 금속제의 프레임(58)을 구비한 판형상의 홀딩지그(holding jig;51)와, 도 10, 도 11에 나타내는 바와 같이, 관통구멍(62)을 구비한 가이드 플레이트(61)를 사용하여, 전자부품 소자(55)를 홀딩지그(51)에 홀딩시킨 후, 도 12에 나타내는 바와 같이, 홀딩지그(51)의 홀딩구멍(52)(도 10, 도 11)으로부터 돌출한 전자부품 소자(55)의 단부(端部)를 정반(定盤;surface plate)(54)상에 형성된 도전성 페이스트(60)에 침지하여 도전성 페이스트(60)를 부착시키는 도전성 페이스트의 도포방법이 있다.

즉, 이 방법에 있어서는, 도 9∼도 11에 나타내는 바와 같이, 가이드 플레이트(61)를, 그 관통구멍(62)의 중심이, 홀딩지그(51)의 홀딩구멍(52)의 중심과 일치하도록 위치맞춤을 하고, 프레스 핀(press pins;P)의 축심(軸心)을, 전자부품 소자(55)가 수납된 복수의 관통구멍(62) 및 홀딩구멍(52)의 중심에 일치시킨 상태에서, 복수의 프레스 핀(P)에 의해, 가이드 플레이트(61)의 관통구멍(62)에 수납되어 있는 전자부품 소자(55)를, 한쪽의 면이 베이스 플레이트(53)에 접촉하도록 배치된 홀딩지그(51)의 각 홀딩구멍(52)에 밀어넣음으로써, 복수의 홀딩구멍(52)의 각각에 복수의 전자부품 소자(55)를 동시에 밀어넣어 홀딩지그(51)에 홀딩시킨 후, 도 12에 나타내는 바와 같이, 홀딩지그(51)의 홀딩구멍(52)으로부터 돌출한 전자부품 소자(55)의 단부에, 정반(54)상에 홀딩시킨 도전성 페이스트(60)를 부착시키도록 하고 있다.

그러나, 이 방법의 경우, 복수의 프레스 핀(P)에 의해 전자부품 소자(55)를 가압해서 홀딩지그(51)의 홀딩구멍(52)에 삽입할 때에, 가압력에 의해 홀딩지그(51)의 탄성재료(고무)(57)에 탄성 변형이 발생한다. 특히 중앙부는 압축되어 홀딩구멍(52)의 내측 방향으로 가압력이 가해져서, 홀딩구멍(52)에 전자부품 소자(55) 가 깊이 삽입되지 않음과 아울러, 홀딩지그(51) 전체가 상면측이 볼록면이 되는 만곡한 상태로 변형하기 때문에, 전자부품 소자(55)의 홀딩구멍(52)으로부터의 돌출 거리(돌출 높이)가 중앙부에서 커진다고 하는 문제점이 있다.

그리고, 홀딩지그(51)로부터의 전자부품 소자(55)의 돌출 거리가 불균일하게 되면, 돌출 거리가 긴 전자부품 소자(55)는 전자부품 소자(55)를 정반(54)상의 도전성 페이스트(60)에 침지하는 경우에, 도전성 페이스트(60)를 가압하는 힘이, 돌출 거리가 짧은 전자부품 소자(55)에 비하여 커져서, 도전성 페이스트(60)를 가로로 누르는 작용이 커지기 때문에, 전자부품 소자(55)를 끌어 올릴 때에 있어서의, 전자부품 소자(55)와 정반(54) 사이에의 도전성 페이스트(60)의 유입량이 적어져서, 전자부품 소자(55)의 단면의 도전성 페이스트(60)의 도포 두께가 얇아진다고 하는 문제점이 있다.

그래서, 상기 문제점을 해소하는 방법으로서, 도 13에 나타내는 바와 같이, 가이드 플레이트(61)를 그 관통구멍(62)의 중심이, 홀딩지그(51)의 홀딩구멍(52)의 중심과 일치하도록, 홀딩지그(51)의 상방(上方)에 위치맞춤을 하고, 프레스 핀(P)의 축심을, 관통구멍(62) 및 홀딩구멍(52)의 중심에 일치시킨 상태에서, 복수의 프레스 핀(P)을 상승시켜서, 가이드 플레이트(61)의 관통구멍(62)에 홀딩되어 있는 전자부품 소자(55)를 홀딩구멍(52)에 밀어넣음으로써, 1개의 전자부품 소자(55)를 홀딩지그(51)의 1개의 홀딩구멍(52)에 홀딩시키며, 1개의 홀딩구멍(52)에의 전자부품 소자(55)의 삽입이 종료된 후는, 프레스 핀(P)을, 인접하는 홀딩구멍(52)(관통구멍(62))의 중심에 일치하도록 이동시키고, 여기에서 프레스 핀(P)을 상승시켜서 상기와 마찬가지로 부품 삽입을 행하며, 이 조작을 순차 반복해서, 모든 홀딩구멍(52)에 대하여 한 구멍 단위로 전자부품 소자(55)를 밀어넣는 방법이 제안되어 있다(예를 들면, 특허문헌 1)

이 방법에 따르면, 홀딩지그(51)의 홀딩구멍(52)에의 전자부품 소자(55)의 삽입을 한 구멍 단위로 실시하고 있기 때문에, 종래와 같이 모든 홀딩구멍(52)에 동시에 전자부품 소자를 밀어넣는 경우에 비하여, 홀딩지그(51)가 받는 힘이 작기 때문에, 홀딩지그(51)에 휘어짐이 발생하는 것을 억제, 방지하여 전자부품 소자(55)를 홀딩지그(51)에 홀딩시키는 것이 가능해진다.

그러나, 이 방법의 경우에는, 다수개의 전자부품 소자를 홀딩지그에 홀딩시키는 데 시간이 걸려서, 생산성이 저하한다고 하는 문제점이 있다.

또한, 전자부품 소자를 홀딩지그에 홀딩시키는 그 외의 방법으로서, 홀딩지그로부터의 전자부품 소자의 돌출 거리가 불균일한 경우에도, 전자부품 소자에 균일하게 도전성 페이스트를 도포하는 것이 가능한 방법이 제안되어 있다(특허문헌 2참조).

이 방법에 있어서는, 도 14a∼도 14d에 나타내는 바와 같이, 홀딩지그(51)의 홀딩구멍(52)에 전자부품 소자(55)의 한쪽측의 단부가 홀딩되고, 또한, 전자부품 소자(55)의 홀딩구멍(52)으로부터의 돌출 거리에 편차가 있는 경우(도 14a)에, 홀딩지그(51)를 정반(定盤;surface plate)(54)의 평탄한 반면(盤面)과 평행하게 한 상태에서, 그 홀딩구멍(52)으로부터 돌출한 전자부품 소자(55)의 단부를 정반(54)의 반면에 눌러댐(도 14b)으로써, 각 전자부품 소자(55)의 돌출 거리를 맞추고 있 다. 즉, 각 전자부품 소자(55)를 홀딩하고 있는 홀딩구멍(52) 주위의 탄성재료(57)에 동시에 전체로서 균일한 탄성 변형이 주어지기 때문에, 홀딩구멍(52)으로부터의 전자부품 소자(55)의 돌출 치수가 대체로 일정해짐으로써, 각 전자부품 소자(55)의 높이 방향의 위치가 맞춰지도록 하고 있다(도 14b 참조).

그 후, 정반(54)상에 일정한 두께로 전개된 도전성 페이스트(60)(도 14c)에, 홀딩지그(51)의 홀딩구멍(52)으로부터 돌출한 전자부품 소자(55)의 단부를 침지(도 14d)함으로써 전자부품 소자(55)의 단부에 도전성 페이스트(60)가 똑같이 도포된다.

그러나, 이 방법의 경우, 전자부품 소자(55)를 홀딩한 홀딩지그(51)를, 정반(54)의 평탄한 반면과 평행하게 한 상태에서, 그 홀딩구멍(52)으로부터 돌출한 전자부품 소자(55)의 단부를 정반(54)의 반면(盤面)에 눌러댐(도 14b)으로써, 각 전자부품 소자(55)의 돌출 거리를 맞추는 공정이 필요하여, 생산공정이 복잡해지고, 비용의 증대를 초래한다고 하는 문제점이 있다.

또한, 여전히, 홀딩지그(51)의 탄성재료(고무)(57)에 탄성 변형이 발생하기 때문에, 높은 정밀도로 돌출 거리를 균일화할 수 없다고 하는 문제점이 남아 있다.

[특허문헌 1] 일본국 특허공개 평5-182879호 공보

[특허문헌 2] 일본국 특허공개 평9-22854호 공보

본원발명은 상기 종래기술의 문제점을 고려하여 이루어진 것으로, 생산성을 희생으로 하지 않고, 전자부품 소자를 홀딩지그에 홀딩시킬 때의, 홀딩구멍으로부 터의 전자부품 소자의 돌출 거리의 편차(variance)를 저감하여, 높은 정밀도로 전자부품 소자의 소정 위치에 소정 치수가 되도록 도전성 페이스트를 도포하는 것이 가능한 도전성 페이스트의 도포방법 및 도포장치를 제공하는 것을 과제로 한다.

상기 과제를 해결하기 위하여, 본원발명(청구항 1)의 도전성 페이스트의 도포방법은, 내주벽(內周壁)이 탄성재료로 형성된 복수의 홀딩구멍(holding holes)을 갖는 평판형상의 홀딩지그(holding jig)의, 상기 홀딩구멍에 전자부품 소자를 압입(壓入)하고, 전자부품 소자를 상기 홀딩지그에 홀딩시킨 후, 상기 홀딩구멍으로부터 돌출한 전자부품 소자의 단부를 전극 형성용의 도전성 페이스트에 침지(浸漬)하여, 전자부품 소자의 단부에 도전성 페이스트를 도포하는 도전성 페이스트의 도포방법에 있어서, 상기 홀딩지그의 홀딩구멍에 전자부품 소자를 압입하는 공정에 있어서, (a)상기 홀딩지그와 상기 베이스 플레이트 사이에, 적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 평면형상을 갖는 삽입 플레이트를 배치하거나, 또는, (b)상기 베이스 플레이트로서, 적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 돌출면을 갖는 단부(段部)를 구비한 베이스 플레이트를 사용하는 것을 특징으로 하고 있다.

또한, 청구항 2의 도전성 페이스트의 도포방법은, 상기 삽입 플레이트 또는 상기 베이스 플레이트의 상기 돌출면을 갖는 단부의 두께가 0.15㎜ 이상인 것을 특징으로 하고 있다.

또한, 청구항 3의 도전성 페이스트의 도포방법은, 상기 삽입 플레이트 또는 상기 베이스 플레이트의 상기 돌출면의 평면적인 크기가, 그 바깥둘레 가장자리(outer peripheral edge)가 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역의 둘레 가장자리부와, 상기 홀딩지그의 둘레 가장자리부에 배치된 프레임(frame)의 안쪽둘레 가장자리(inner peripheral edge)에 의해 규정되는 영역 내에 위치하는 크기인 것을 특징으로 하고 있다.

또한, 본원발명(청구항 4)의 도전성 페이스트의 도포장치는, 내주벽이 탄성재료로 형성된 복수의 홀딩구멍을 갖는 평판형상의 홀딩지그와, 상기 홀딩지그의 홀딩구멍에 전자부품 소자를 압입할 때의 압력을 받는 수압부(受壓部;pressure-receiving unit)로서 기능하는 베이스 플레이트와, 상기 홀딩지그와 상기 베이스 플레이트 사이에 삽입되는, 적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 평면형상을 갖는 삽입 플레이트와, 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역이 상기 삽입 플레이트에 접촉한 상태에서, 전자부품 소자를 상기 홀딩지그의 홀딩구멍에 압입하여, 전자부품 소자를 상기 홀딩지그에 홀딩시키는 압입수단과, 상기 홀딩지그에 홀딩된 전자부품 소자가 침지되는 도전성 페이스트를 홀딩하는 도전성 페이스트 홀딩수단을 구비하는 것을 특징으로 하고 있다.

또한, 본원발명(청구항 5)의 도전성 페이스트의 도포장치는, 내주벽이 탄성재료로 형성된 복수의 홀딩구멍을 갖는 평판형상의 홀딩지그와, 상기 홀딩지그의 홀딩구멍에 전자부품 소자를 압입할 때의 압력을 받는 수압부로서 기능하는 베이스 플레이트로서, 적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 돌출면을 갖는 단부를 구비한 베이스 플레이트와, 적어도 상기 홀딩지그의 복수의 홀 딩구멍이 형성된 영역이 상기 베이스 플레이트의 상기 돌출면에 접촉한 상태에서, 전자부품 소자를 상기 홀딩지그의 홀딩구멍에 압입하여, 전자부품 소자를 상기 홀딩지그에 홀딩시키는 압입수단과, 상기 홀딩지그에 홀딩된 전자부품 소자가 침지되는 도전성 페이스트를 홀딩하는 도전성 페이스트 홀딩수단을 구비하는 것을 특징으로 하고 있다.

또한, 청구항 6의 도전성 페이스트의 도포장치는, 상기 삽입 플레이트 또는 상기 베이스 플레이트의 상기 돌출면을 갖는 단부의 두께가 0.15㎜ 이상인 것을 특징으로 하고 있다.

또한, 청구항 7의 도전성 페이스트의 도포장치는, 상기 삽입 플레이트 또는 상기 베이스 플레이트의 상기 돌출면의 평면적인 크기가, 그 바깥둘레 가장자리가 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역의 둘레 가장자리부와, 상기 홀딩지그의 둘레 가장자리부에 배치된 프레임의 안쪽둘레 가장자리에 의해 규정되는 영역 내에 위치하는 크기인 것을 특징으로 하고 있다.

<발명의 실시형태>

이하, 본원발명의 실시예를 나타내어, 본원발명의 특징으로 하는 점을 더욱 상세하게 설명한다.

(실시예 1)

이하의 실시예에서는, 칩형 전자부품(이 실시예에서는 적층 세라믹 커패시터)의 제조공정에 있어서, 내부에 세라믹층을 개재하여 복수의 내부전극이 적층, 배치된 구조를 갖는 세라믹 소자(전자부품 소자)에 외부전극을 형성할 때에, 전자 부품 소자에 외부전극 형성용의 도전성 페이스트를 도포하는 경우를 예로 들어 설명한다.

도 1은 본원발명의 실시예에 따른 도전성 페이스트의 도포방법의 한 공정에 있어서, 전자부품 소자를 홀딩지그의 홀딩구멍에 홀딩시키는 방법을 나타내는 도면, 도 2는 그 요부 확대도, 도 3은 홀딩지그의 구조를 나타내는 사시도이다.

도 1∼도 3에 나타내는 바와 같이, 이 실시예에서는, 전자부품 소자(5)를 홀딩하는 복수의 홀딩구멍(2)을 구비한 홀딩지그(1)와, 전자부품 소자(5)를 임시로 홀딩하는 복수의 관통구멍(12)을 구비한 가이드 플레이트(11)를 사용하여 전자부품 소자(5)를 홀딩지그(1)에 홀딩시키도록 하고 있다.

한편, 이 실시예에 있어서, 홀딩지그(1)는 금속제(알루미늄제)로 다수의 통과구멍(2a)이 형성되고, 또한, 둘레 가장자리부에는 보강용의 프레임(6a)이 형성된 웨브(web)(코어재(core material))(6)의, 프레임(6a)보다도 내측의 영역을 탄성재료(이 실시예에서는 실리콘 고무)(7)에 의해 피복함으로써 형성되어 있으며, 내주벽이 탄성재료(7)로 이루어지는 복수의 홀딩구멍(2)을 구비하고 있다.

또한, 가이드 플레이트(11)는 홀딩지그(1)의 홀딩구멍(2)의 대응하는 위치 관계가 되도록 배치된 관통구멍(12)을 구비하고 있으며, 또한, 관통구멍(12)의 한쪽 주면측(主面側)(도 2에서는 하면측)의 개구부에는 전자부품 소자(5)를 삽입하기 쉽게 하기 위한 테이퍼부(12a)가 형성된 구조를 갖고 있다.

그리고, 홀딩지그(1)가 접촉하는 베이스 플레이트(수압부)(3)와, 홀딩지그(1) 사이에는, 홀딩지그(1)의 휨을 억제, 방지하기 위하여, 강체(剛體)로 이루어지 는 삽입 플레이트(이 실시예에서는 스테인리스 플레이트)(20)가 삽입되어 있다.

다음으로, 상술과 같이 구성된 장치를 사용하여, 전자부품 소자를 홀딩지그에 홀딩시키는 방법 및 홀딩지그에 홀딩된 전자부품 소자를 도전성 페이스트에 침지해서 전자부품 소자에 도전성 페이스트를 도포하는 방법에 대하여 설명한다.

(1)우선, 가이드 플레이트(11)의 관통구멍(12)의 중심이 홀딩지그(1)의 홀딩구멍(2)의 중심과 일치하도록, 홀딩지그(1)의 위치맞춤을 한다.

(2)그리고 나서, 가이드 플레이트(11)의 관통구멍(12)에 전자부품 소자(5)를 삽입한다.

(3)다음으로, 홀딩지그(1)를, 삽입 플레이트(20)를 개재하여 베이스 플레이트(수압부)(3)에 접촉시킨 상태에서, 압입수단인 복수의 프레스 핀(P)을 이동시켜서, 가이드 플레이트(11)의 관통구멍(12)에 수납된 전자부품 소자(5)를 홀딩지그(1)의 각 홀딩구멍(2)에 밀어넣는다.

이것에 의해, 홀딩지그(1)의 복수의 홀딩구멍(2)에 복수의 전자부품 소자(5)가 동시에 밀어넣어져서, 홀딩된다.

이 때, 홀딩지그(1)의 한쪽 면이 삽입 플레이트(20)를 개재하여 베이스 플레이트(수압부)(3)에 접촉한 상태에서, 프레스 핀(P)에 의해 전자부품 소자(5)가 홀딩구멍(2)에 밀어넣어지기 때문에, 홀딩지그(1)의 휨이 억제, 방지되어, 각 전자부품 소자(5)의 홀딩구멍(2)으로부터의 돌출 거리(돌출 높이)가 거의 균일하게 된다.

한편, 홀딩지그(1) 및 가이드 플레이트(11)는, 예를 들면, 척 등으로 홀딩하고, 홀딩지그(1)의 한쪽 면을, 삽입 플레이트(20)를 개재하여 베이스 플레이트(3) 에 접촉시키도록 구성하는 것이 가능하며, 또한, 도 1에 나타나는 상태를 상하 반대로 하여 실시하는 것도 가능하다.

(4)그리고 나서, 도 4에 나타내는 바와 같이, 홀딩구멍(2)으로부터의 돌출 거리(돌출 높이)가 거의 균일해지는 상태에서 홀딩지그(1)에 의해 홀딩된 전자부품 소자(5)를, 정반(4)상에 형성된 도전성 페이스트(10)에 침지하여, 전자부품 소자(5)에 도전성 페이스트(10)를 부착시킨다. 이것에 의해, 도포 치수나 도포 위치의 편차를 억제하여, 전자부품 소자의 소정 위치에, 소정 치수가 되도록 도전성 페이스트(10)를 도포하는 것이 가능해진다.

다음으로, 삽입 플레이트(20)의 두께 및 크기를 변화시켜서, 홀딩지그(1)에 홀딩된 전자부품 소자(5)의 홀딩구멍(2)으로부터의 돌출 거리(돌출 높이)에 주는 영향을 조사하였다.

삽입 플레이트(20)로서, 도 5에 나타내는 바와 같이, 삽입 플레이트(20)의 바깥둘레 가장자리로부터, 홀딩지그(1)의 바깥둘레 가장자리의 보강용의 프레임(6a)까지의 거리 A가 0㎜, 0.2㎜, 0.5㎜, 1.0㎜, 1.5㎜, 3.0㎜, 3.5㎜, 및 4.0㎜가 되는 크기를 가지며, 또한, 두께가 1.0㎜, 0.15㎜, 및 0.12㎜인 삽입 플레이트를 준비하였다.

한편, 각 삽입 플레이트(20)에 있어서 홀딩지그(1)의 홀딩구멍(2)이 형성된 영역의 바깥둘레 가장자리로부터, 홀딩지그(1)의 바깥둘레 가장자리에 배치된 프레임(6a)까지의 거리 B(도 5)는 4.0㎜로 일정하다.

상기의 크기 및 두께를 갖는 각 삽입 플레이트(20)를 사용하여, 상술한 방법 으로 각 홀딩구멍(2)에 전자부품 소자(5)를 홀딩시키고, 전자부품 소자의 홀딩구멍으로부터의 돌출 거리의 편차를 조사하였다.

한편, 전자부품 소자(5)의 홀딩구멍(2)으로부터의 돌출 거리의 편차를 조사할 때에는, 도 6에 나타내는 바와 같이, 홀딩지그(1)를 세로 및 가로로 3등분해서 9개의 에리어로 분할하고, 에리어 1-A와, 2-B의 2개의 에리어에 대하여 전자부품 소자의 돌출 높이를 조사하였다. 홀딩지그(1)의 휨 상태를 고려했을 때, 에리어 1-A, 3-A, 1-C, 3-C는 동일한 경향을 나타내고, 2-B에 대하여, 가장 편차가 큰 에리어가 된다.

한편, 에리어 2-A, 1-B, 2-C, 3-B는 중간 편차를 나타내기 때문에, 가장 편차가 큰 에리어간, 즉, 에리어 1-A와, 2-B 사이에서 전자부품 소자의 홀딩구멍으로부터의 돌출 거리의 비교를 행하였다. 한편, 홀딩지그의 홀딩구멍으로부터의 전자부품 소자의 돌출 거리의 목표값은 1.00㎜이다.

그 결과를 표 1에 나타낸다.

표 1에 나타내는 바와 같이, 삽입 플레이트의 두께가 0.12㎜인 경우에는, 에리어 1-A와 2-B에 있어서의 홀딩지그의 홀딩구멍으로부터의 전자부품 소자의 돌출 거리의 편차가 커지지만, 삽입 플레이트의 두께가 0.15㎜인 경우 및 1.0㎜인 경우 에는, 에리어 1-A와 2-B에 있어서의 홀딩지그의 홀딩구멍으로부터의 전자부품 소자의 돌출 거리의 편차가 작아진다.

단, 도 7에 나타내는 바와 같이, 삽입 플레이트(20)의 두께를 크게 한 경우, 베이스 플레이트(3)와 홀딩지그(1) 사이에 틈이 형성되기 때문에, 고정용 척(21)의 홀딩력(holding force)을 올리면 홀딩지그(1)의 단부가 휘므로, 고정용 척(21)의 홀딩력을 적당히 조절하는 것이 바람직하다.

또한, 삽입 플레이트(20)의 크기에 관해서는, 상기 실험에 사용한 홀딩지그(1)를 사용하는 경우에는, 도 5에 나타내는 바와 같이, 프레임으로부터 4.0㎜(거리 B=4㎜)의 위치에 홀딩구멍(2)이 형성되어 있기 때문에, 삽입 플레이트(20)의 크기가 홀딩구멍(2)에 겹치는 크기가 되면(즉, 삽입 플레이트(20)의 바깥둘레 가장자리로부터 홀딩지그(1)의 바깥둘레 가장자리의 보강용의 프레임(6a)까지의 거리 A가 4.0㎜(표 1의 시료번호 9)가 되면), 홀딩구멍으로부터의 전자부품 소자의 돌출 거리의 편차를 억제하는 효과가 저감되는 것을 알 수 있다.

한편, 상기 실시예에서는, 홀딩지그(1)가 접촉하는 베이스 플레이트(3)와, 홀딩지그(1) 사이에 삽입 플레이트(20)를 삽입하도록 하였으나, 도 8에 나타내는 바와 같이, 베이스 플레이트(3)로서, 적어도 홀딩지그(1)의 복수의 홀딩구멍(2)이 형성된 영역에 접촉하는 돌출면(3a)을 갖는 단부(돌출 영역)(13)를 구비한 베이스 플레이트(3)를 사용하도록 구성하는 것도 가능하며, 그 경우에도 상기 실시예의 경우와 동일한 작용 효과를 얻는 것이 가능하다.

또한, 상기 실시예에서는, 적층 세라믹 커패시터의 제조공정에서, 세라믹 소 자(전자부품 소자)에 외부전극을 형성할 때에, 전자부품 소자에 외부전극 형성용의 도전성 페이스트를 도포하는 경우를 예로 들어 설명하였으나, 본원발명은 전자부품 소자의 종류에 특별히 제약은 없으며, 다양한 전자부품 소자에 도전성 페이스트를 도포하는 경우에 널리 적용하는 것이 가능하다.

본원발명은 또한 그 외의 점에 있어서도 상기 실시예에 한정되는 것이 아니며, 홀딩지그나 베이스 플레이트의 구체적인 형상이나 구조, 삽입 플레이트의 형상이나 구성 재료 등에 관해서, 발명의 범위 내에 있어서, 다양한 응용 변형을 가하는 것이 가능하다.

본원발명은 내주벽이 탄성재료로 형성된 복수의 홀딩구멍을 갖는 평판형상의 홀딩지그의 홀딩구멍에 전자부품 소자를 압입할 때에, (a)홀딩지그와 베이스 플레이트 사이에 삽입 플레이트를 배치하거나, (b)베이스 플레이트로서, 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 돌출면을 갖는 단부를 구비한 베이스 플레이트를 사용하도록 하고 있기 때문에, 홀딩지그의 홀딩구멍에 전자부품 소자를 압입하는 공정에 있어서, 홀딩지그가 휘는 것을 방지하는 것이 가능해지며, 복잡한 공정을 필요로 하지 않고, 생산성을 유지하면서, 홀딩지그의 홀딩구멍으로부터의 전자부품 소자의 돌출 거리의 편차를 억제하여, 전자부품 소자의 소정 위치에 소정 치수가 되도록 도전성 페이스트를 도포하는 것이 가능해진다.

따라서, 본원발명은 도전성 페이스트를 도포하는 공정을 필요로 하는 전자부품의 제조공정 등에 널리 적용하는 것이 가능하다.

본원발명(청구항 1)의 도전성 페이스트의 도포방법은, 내주벽(內周壁)이 탄성재료로 형성된 복수의 홀딩구멍(holding holes)을 갖는 평판형상의 홀딩지그(holding jig)의 홀딩구멍에 전자부품 소자를 압입(壓入)하는 공정에 있어서, (a)홀딩지그와 베이스 플레이트 사이에, 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 평면형상을 갖는 삽입 플레이트를 배치하거나, 또는, (b)베이스 플레이트로서, 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 돌출면을 갖는 단부(段部)를 구비한 베이스 플레이트를 사용하도록 하고 있기 때문에, 홀딩지그의 홀딩구멍에 전자부품 소자를 압입하는 공정에 있어서, 홀딩지그가 휘는 것을 방지하는 것이 가능해진다. 따라서, 본원발명의 도전성 페이스트의 도포방법에 따르면, 복잡한 공정을 필요로 하지 않고, 생산성을 유지하면서, 홀딩지그의 홀딩구멍으로부터의 전자부품 소자의 돌출 거리의 편차를 억제하여, 전자부품 소자의 소정 위치에 소정 치수가 되도록 도전성 페이스트를 도포하는 것이 가능해진다.

한편, 본원발명에 있어서는, 삽입 플레이트로서, 통상은 금속판 등의 강체(剛體)로 이루어지는 플레이트를 사용하는 것이 바람직하다.

또한, 본원발명에 있어서, 홀딩지그에 형성된 홀딩구멍은 홀딩지그를 관통하고 있어도 좋고, 또한, 관통하고 있지 않아도 좋다.

또한, 청구항 2의 도전성 페이스트의 도포방법과 같이, 삽입 플레이트 또는 베이스 플레이트의 돌출면을 갖는 단부의 두께를 0.15㎜ 이상으로 함으로써, 홀딩지그의 홀딩구멍에 전자부품 소자를 압입하는 공정에 있어서, 홀딩지그가 휘는 것을 확실하게 방지하는 것이 가능해져서, 본원발명을 실효있게 할 수 있다.

또한, 청구항 3의 도전성 페이스트의 도포방법과 같이, 삽입 플레이트 또는 베이스 플레이트의 돌출면의 평면적인 크기를, 그 바깥둘레 가장자리(outer peripheral edge)가 홀딩지그의 복수의 홀딩구멍이 형성된 영역의 둘레 가장자리부와, 홀딩지그의 둘레 가장자리부에 배치된 프레임(frame)의 안쪽둘레 가장자리(inner peripheral edge)에 의해 규정되는 영역 내에 위치하는 크기로 함으로써, 전자부품 소자의 돌출 거리에 영향을 주는 홀딩지그의 휨을 방지하는 것이 가능해지고, 또한 확실하게, 돌출 거리의 편차를 일으키지 않고 전자부품 소자를 홀딩지그에 홀딩하는 것이 가능해지며, 신뢰성을 향상시키는 것이 가능해진다.

한편, 본원발명에 있어서, "삽입 플레이트 또는 베이스 플레이트의 돌출면의 평면적인 크기를, 그 바깥둘레 가장자리가 홀딩지그의 복수의 홀딩구멍이 형성된 영역의 둘레 가장자리부와, 홀딩지그의 둘레 가장자리부에 배치된 프레임의 안쪽둘레 가장자리에 의해 규정되는 영역(규정 영역) 내에 위치하는 크기로 한다"라고 하는 것은, 삽입 플레이트 또는 베이스 플레이트의 돌출면의 바깥둘레 가장자리가, 상기의 규정 영역의 내측과 외측을 구획하는 경계부보다도 내측(경계부는 포함하지 않음)에 위치하는 것을 의미하는 개념이다.

또한, 본원발명(청구항 4)의 도전성 페이스트의 도포장치는, 상술과 같이, 내주벽이 탄성재료로 형성된 복수의 홀딩구멍을 갖는 평판형상의 홀딩지그와, 베이스 플레이트와, 홀딩지그와 베이스 플레이트 사이에 삽입되는, 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 평면형상을 갖는 삽입 플레이트와, 홀딩지그의 복수의 홀딩구멍이 형성된 영역이 삽입 플레이트에 접촉한 상태에서, 전자부품 소자 를 홀딩지그의 홀딩구멍에 압입하여, 전자부품 소자를 상기 홀딩지그에 홀딩시키는 압입수단과, 홀딩지그에 홀딩된 전자부품 소자가 침지되는 도전성 페이스트를 홀딩하는 도전성 페이스트 홀딩수단을 구비하고 있기 때문에, 홀딩지그의 홀딩구멍에 전자부품 소자를 압입하는 공정에 있어서, 홀딩지그가 휘는 것을 방지하는 것이 가능해지며, 전자부품 소자의 소정 위치에 소정 치수가 되도록 도전성 페이스트를 도포하는 것이 가능해진다.

따라서, 본원발명(청구항 4)에 따른 도전성 페이스트의 도포장치를 사용함으로써, 본원 청구항 1∼3의 도전성 페이스트의 도포방법을 확실하게 실시하여, 전자부품 소자에 효율적으로 도전성 페이스트를 도포하는 것이 가능해진다.

또한, 본원발명(청구항 5)의 도전성 페이스트의 도포장치는, 본원 청구항 4의 도전성 페이스트의 도포장치에서 사용하고 있는 삽입 플레이트 대신에, 베이스 플레이트로서, 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 돌출면을 갖는 단부를 구비한 베이스 플레이트를 사용하도록 하고 있기 때문에, 상기 청구항 4의 도전성 페이스트의 도포장치의 경우와 마찬가지로, 홀딩지그의 홀딩구멍에 전자부품 소자를 압입하는 공정에 있어서, 홀딩지그가 휘는 것을 방지하는 것이 가능해지며, 전자부품 소자의 소정 위치에 소정 치수가 되도록 도전성 페이스트를 도포하는 것이 가능해진다.

따라서, 본원발명(청구항 5)에 따른 도전성 페이스트의 도포장치를 사용함으로써, 본원 청구항 1∼3의 도전성 페이스트의 도포방법을 확실하게 실시하여, 전자부품 소자에 효율적으로 도전성 페이스트를 도포하는 것이 가능해진다.

또한, 청구항 6의 도전성 페이스트의 도포장치와 같이, 삽입 플레이트 또는 베이스 플레이트의 돌출면을 갖는 단부의 두께를 0.15㎜ 이상으로 한 경우, 홀딩지그의 홀딩구멍에 전자부품 소자를 압입하는 공정에 있어서, 홀딩지그가 휘는 것을 확실하게 방지하는 것이 가능해지며, 본원발명을 실효있게 할 수 있다.

또한, 청구항 7의 도전성 페이스트의 도포장치와 같이, 삽입 플레이트 또는 베이스 플레이트의 돌출면의 평면적인 크기를, 그 바깥둘레 가장자리가 홀딩지그의 복수의 홀딩구멍이 형성된 영역의 둘레 가장자리부와, 홀딩지그의 둘레 가장자리부에 배치된 프레임의 안쪽둘레 가장자리에 의해 규정되는 영역 내에 위치하는 크기로 한 경우, 전자부품 소자의 돌출 거리에 영향을 주는 홀딩지그의 휨을 방지하는 것이 가능해지며, 또한 확실하게, 돌출 거리의 편차를 일으키지 않고 전자부품 소자를 홀딩지그에 홀딩하는 것이 가능해지며, 신뢰성을 향상시키는 것이 가능해진다.

Claims

내주벽(內周壁)이 탄성재료로 형성된 복수의 홀딩구멍(holding holes)과 둘레 가장자리부에 배치된 프레임(frame)을 구비하는 평판형상의 홀딩지그(holding jig)와,

상기 홀딩지그의 홀딩구멍에 전자부품 소자를 압입할 때의 압력을 받는 수압부((受壓部;pressure-receiving unit)로서 기능하는 베이스 플레이트를 포함하고,

상기 홀딩구멍에 전자부품 소자를 압입(壓入)하고, 전자부품 소자를 상기 홀딩지그에 홀딩시킨 후, 상기 홀딩구멍으로부터 돌출한 전자부품 소자의 단부를 전극 형성용의 도전성 페이스트에 침지(浸漬)하여, 전자부품 소자의 단부에 도전성 페이스트를 도포하는 도전성 페이스트의 도포방법으로서,

상기 홀딩지그의 홀딩구멍에 전자부품 소자를 압입하는 공정에 있어서,

(a)상기 홀딩지그와 상기 베이스 플레이트 사이에, 적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 평면형상을 갖는 삽입 플레이트를 배치하거나, 또는,

(b)상기 베이스 플레이트로서, 적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 돌출면을 갖는 단부(段部)를 구비한 베이스 플레이트를 사용하며,

상기 삽입 플레이트 또는 상기 베이스 플레이트의 상기 돌출면의 평면적인 크기는, 그 바깥둘레 가장자리(outer peripheral edge)가 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역의 둘레 가장자리부와, 상기 홀딩지그의 둘레 가장자리부에 배치된 프레임(frame)의 안쪽둘레 가장자리(inner peripheral edge)에 의해 규정되는 영역 내에 위치하는 크기인 것을 특징으로 하는 도전성 페이스트의 도포방법.
제 1 항에 있어서, 상기 삽입 플레이트 또는 상기 베이스 플레이트의 상기 돌출면을 갖는 단부의 두께가 0.15㎜ 이상이며 1.0㎜ 이하인 것을 특징으로 하는 도전성 페이스트의 도포방법.
삭제
내주벽이 탄성재료로 형성된 복수의 홀딩구멍을 갖는 평판형상의 홀딩지그와,

상기 홀딩지그의 홀딩구멍에 전자부품 소자를 압입할 때의 압력을 받는 수압부(受壓部;pressure-receiving unit)로서 기능하는 베이스 플레이트와,

상기 홀딩지그와 상기 베이스 플레이트 사이에 삽입되는, 적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 평면형상을 갖는 삽입 플레이트와,

상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역이 상기 삽입 플레이트에 접촉한 상태에서, 전자부품 소자를 상기 홀딩지그의 홀딩구멍에 압입하여, 전자부품 소자를 상기 홀딩지그에 홀딩시키는 압입수단과,

상기 홀딩지그에 홀딩된 전자부품 소자가 침지되는 도전성 페이스트를 홀딩하는 도전성 페이스트 홀딩수단을 구비하고,

상기 삽입 플레이트의 평면적인 크기는, 그 바깥둘레 가장자리(outer peripheral edge)가 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역의 둘레 가장자리부와, 상기 홀딩지그의 둘레 가장자리부에 배치된 프레임(frame)의 안쪽둘레 가장자리(inner peripheral edge)에 의해 규정되는 영역 내에 위치하는 크기인 것을 특징으로 하는 도전성 페이스트의 도포장치.
내주벽이 탄성재료로 형성된 복수의 홀딩구멍을 갖는 평판형상의 홀딩지그와,

상기 홀딩지그의 홀딩구멍에 전자부품 소자를 압입할 때의 압력을 받는 수압부로서 기능하는 베이스 플레이트로서, 적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역을 덮는 돌출면을 갖는 단부를 구비한 베이스 플레이트와,

적어도 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역이 상기 베이스 플레이트의 상기 돌출면에 접촉한 상태에서, 전자부품 소자를 상기 홀딩지그의 홀딩구멍에 압입하여, 전자부품 소자를 상기 홀딩지그에 홀딩시키는 압입수단과,

상기 홀딩지그에 홀딩된 전자부품 소자가 침지되는 도전성 페이스트를 홀딩하는 도전성 페이스트 홀딩수단을 구비하고,

상기 베이스 플레이트의 상기 돌출면의 평면적인 크기는, 그 바깥둘레 가장자리(outer peripheral edge)가 상기 홀딩지그의 복수의 홀딩구멍이 형성된 영역의 둘레 가장자리부와, 상기 홀딩지그의 둘레 가장자리부에 배치된 프레임(frame)의 안쪽둘레 가장자리(inner peripheral edge)에 의해 규정되는 영역 내에 위치하는 크기인 것을 특징으로 하는 도전성 페이스트의 도포장치.
제 4 항 또는 제 5 항에 있어서, 상기 삽입 플레이트 또는 상기 베이스 플레이트의 상기 돌출면을 갖는 단부의 두께가 0.15㎜ 이상이며 1.0㎜ 이하인 것을 특징으로 하는 도전성 페이스트의 도포장치.
삭제