JP7435578B2 - 電子部品の製造方法、および、電子部品の製造装置 - Google Patents

Description

本発明は、電子部品の製造方法、および、電子部品の製造装置に関する。

電子部品を製造する際、電子部品を所定の状態に保持する保持治具が用いられる。特許文献１には、このような保持治具および整列板が開示されている。特許文献１に開示の保持治具は、内表面が弾性である保持孔を有し、整列板は、保持治具の上面側に配置され、複数の貫通孔を有する。そして、特許文献１には、
・整列板上に複数の電子部品を配置し、
・整列板を振動させることによって、整列板の貫通孔に電子部品を振り込み、これにより電子部品を整列し、
・押圧部材を用いて、整列板に振り込まれた電子部品を保持治具の保持孔に押圧し、これにより電子部品を保持する、
ことによって、電子部品を整列して保持することが開示されている。

特開２０１０－１８２８７６号公報

電子部品の整列性の観点から、整列板の貫通孔は小さいことが好ましい。しかし、整列板の貫通孔を小さくすると、整列板を振動させて整列板の貫通孔に電子部品を振り込む際、整列板の貫通孔に電子部品を振り込み難くなる。

そのため、電子部品の振込性の観点から、整列板の貫通孔を大きくする必要がある。しかし、整列板の貫通孔を大きくすると、整列板の貫通孔において電子部品の姿勢が不安定となってしまう。そのため、電子部品を保持治具の保持孔に押圧する際、電子部品は不安定な姿勢のまま整列して保持されてしまう。

本発明は、電子部品の振込性および整列性を向上する電子部品の製造方法、および、電子部品の製造装置を提供することを目的とする。

本発明に係る電子部品の製造方法は、整列装置を用いて、複数の電子部品を一括整列する整列工程を含む電子部品の製造方法である。前記整列装置は、所定方向に整列された複数の第１貫通孔を有する第１平板と、前記所定方向に整列された複数の第２貫通孔を有し、前記複数の第２貫通孔の少なくとも一部が前記複数の第１貫通孔と重ならないように、前記第１平板の下面側に配置された第２平板であって、前記複数の第２貫通孔は前記複数の第１貫通孔よりも小さい、前記第２平板と、前記所定方向に整列された複数の第３貫通孔を有し、前記第２平板の下面側に配置された第３平板であって、前記複数の第３貫通孔は前記複数の第２貫通孔よりも小さく、前記複数の第３貫通孔の内壁には複数の弾性部材がそれぞれ配置されている、前記第３平板と、を備える。前記整列工程は、前記第１平板を振動させることによって、前記第１平板の上面に配置された前記複数の電子部品を、前記複数の第１貫通孔にそれぞれ振り込む振込工程と、前記複数の第１貫通孔と前記複数の第２貫通孔とがそれぞれ連通するように、前記第１平板を前記第２平板に対して相対的に前記所定方向に移動させることによって、前記複数の第１貫通孔における前記複数の電子部品を前記複数の第２貫通孔にそれぞれ落とし込む第２平板整列工程と、複数の押圧部材を用いて前記複数の電子部品をそれぞれ押圧することによって、前記複数の第２貫通孔における前記複数の電子部品を前記複数の第３貫通孔にそれぞれ移動させ、前記複数の第３貫通孔の内壁の前記複数の弾性部材によって前記複数の電子部品をそれぞれ保持する第１保持工程と、を含む。

本発明に係る電子部品の製造装置は、複数の電子部品を一括整列する整列装置を含む電子部品の製造装置である。前記整列装置は、所定方向に整列された複数の第１貫通孔を有する第１平板と、前記所定方向に整列された複数の第２貫通孔を有し、前記複数の第２貫通孔の少なくとも一部が前記複数の第１貫通孔と重ならないように、前記第１平板の下面側に配置された第２平板であって、前記複数の第２貫通孔は前記複数の第１貫通孔よりも小さい、前記第２平板と、前記所定方向に整列された複数の第３貫通孔を有し、前記第２平板の下面側に配置された第３平板であって、前記複数の第３貫通孔は前記複数の第２貫通孔よりも小さく、前記複数の第３貫通孔の内壁には複数の弾性部材がそれぞれ配置されている、前記第３平板と、前記整列装置を全体的に制御する制御部と、を備える。前記制御部は、前記第１平板を振動させることによって、前記第１平板の上面に配置された前記複数の電子部品を、前記複数の第１貫通孔にそれぞれ振り込み、前記複数の第１貫通孔と前記複数の第２貫通孔とがそれぞれ連通するように、前記第１平板を前記第２平板に対して相対的に前記所定方向に移動させることによって、前記複数の第１貫通孔における前記複数の電子部品を前記複数の第２貫通孔にそれぞれ落とし込み、複数の押圧部材を用いて前記複数の電子部品をそれぞれ押圧することによって、前記複数の第２貫通孔における前記複数の電子部品を前記複数の第３貫通孔にそれぞれ移動させ、前記複数の第３貫通孔の内壁の前記複数の弾性部材によって前記複数の電子部品をそれぞれ保持する。

本発明によれば、電子部品の振込性および整列性を向上することができる。

本実施形態に係る電子部品の製造装置に含まれる整列装置を示す概略平面図である。 図１に示す電子部品の製造装置に含まれる整列装置のII-II線に沿う概略断面図である。 本実施形態に係る電子部品の製造方法における整列工程における振込工程を示す概略図である。 本実施形態に係る電子部品の製造方法における整列工程における第１整列工程（第１平板整列工程）を示す概略図である。 本実施形態に係る電子部品の製造方法における整列工程における第２整列工程（第２平板整列工程）を示す概略図である。 本実施形態に係る電子部品の製造方法における整列工程における第１保持工程を示す概略図である。 本実施形態に係る電子部品の製造方法における整列工程における第２保持工程を示す概略図である。 本実施形態に係る電子部品の製造方法における導電性部材配置工程を示す概略図である。 本実施形態に係る電子部品の一例（積層セラミックコンデンサ）を示す斜視図である。 図９に示す電子部品の一例（積層セラミックコンデンサ）のX-X線断面図（ＬＴ断面）である。 図９に示す電子部品の一例である積層セラミックコンデンサのXI-XI線断面図（ＷＴ断面）である。 比較例に係る電子部品の整列装置および整列工程を示す概略断面図である。

以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。

（電子部品：積層セラミックコンデンサ）
まず、本実施形態に係る製造方法および製造装置によって製造される電子部品の一例として、積層セラミックコンデンサについて、図９～図１１を参照して説明する。図９は、本実施形態に係る電子部品の一例（積層セラミックコンデンサ）を示す斜視図であり、図１０は、図９に示す電子部品の一例（積層セラミックコンデンサ）のX-X線断面図であり、図１１は、図９に示す電子部品の一例（積層セラミックコンデンサ）のXI-XI線断面図である。図９～図１１に示す電子部品（積層セラミックコンデンサ）１は、積層体１０と、外部電極４０と、導電性部材５０とを備える。外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。

図９～図１１には、ＸＹＺ直交座標系が示されている。Ｘ方向は電子部品１および積層体１０の長さ方向Ｌであり、Ｙ方向は電子部品１および積層体１０の幅方向Ｗであり、Ｚ方向は電子部品１および積層体１０の積層方向Ｔである。これにより、図１０に示す断面はＬＴ断面とも称され、図１１に示す断面はＷＴ断面とも称される。

なお、長さ方向Ｌ、幅方向Ｗおよび積層方向Ｔは、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。

積層体１０は、略直方体形状であり、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２とを有する。

積層体１０の角部および稜線部には、丸みがつけられていると好ましい。角部は、積層体１０の３面が交る部分であり、稜線部は、積層体１０の２面が交る部分である。

図１０および図１１に示すように、積層体１０は、積層方向Ｔに積層された複数の誘電体層２０と複数の内部電極層３０とを有する。また、積層体１０は、積層方向Ｔにおいて、内層部１０Ａと、内層部１０Ａを挟み込むように配置された第１の外層部１０Ｂおよび第２の外層部１０Ｃとを有する。

内層部１０Ａは、複数の誘電体層２０の一部と複数の内部電極層３０とを含む。内層部１０Ａでは、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１０Ａは、静電容量を発生させ実質的にコンデンサとして機能する部分である。

第１の外層部１０Ｂは、積層体１０の第１の主面ＴＳ１側に配置されており、第２の外層部１０Ｃは、積層体１０の第２の主面ＴＳ２側に配置されている。より具体的には、第１の外層部１０Ｂ、複数の内部電極層３０のうち第１の主面ＴＳ１に最も近い内部電極層３０と第１の主面ＴＳ１との間に配置されており、第２の外層部１０Ｃは、複数の内部電極層３０のうち第２の主面ＴＳ２に最も近い内部電極層３０と第２の主面ＴＳ２との間に配置されている。第１の外層部１０Ｂおよび第２の外層部１０Ｃは、内部電極層３０を含まず、複数の誘電体層２０のうち内層部１０Ａのための一部以外の部分をそれぞれ含む。第１の外層部１０Ｂおよび第２の外層部１０Ｃは、内層部１０Ａの保護層として機能する部分である。

誘電体層２０の材料としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、またはＣａＺｒＯ_３等を主成分として含む誘電体セラミックを用いることができる。また、誘電体層２０の材料としては、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、またはＮｉ化合物等を副成分として添加されてもよい。

複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を含む。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の積層方向Ｔに交互に配置されている。

第１の内部電極層３１は、対向電極部３１Ａと引出電極部３１Ｂとを含み、第２の内部電極層３２は、対向電極部３２Ａと引出電極部３２Ｂとを含む。

対向電極部３１Ａと対向電極部３２Ａとは、積層体１０の積層方向Ｔにおいて誘電体層２０を介して互いに対向している。対向電極部３１Ａおよび対向電極部３２Ａの形状は、特に限定されず、例えば略矩形状であればよい。対向電極部３１Ａと対向電極部３２Ａとは、静電容量を発生させ実質的にコンデンサとして機能する部分である。

引出電極部３１Ｂは、対向電極部３１Ａから積層体１０の第１の端面ＬＳ１に向けて延在し、第１の端面ＬＳ１において露出している。引出電極部３２Ｂは、対向電極部３２Ａから積層体１０の第２の端面ＬＳ２に向けて延在し、第２の端面ＬＳ２において露出している。引出電極部３１Ｂおよび引出電極部３２Ｂの形状は、特に限定されず、例えば略矩形状であればよい。

これにより、第１の内部電極層３１は第１の外部電極４１に接続され、第１の内部電極層３１と、積層体１０の第２の端面ＬＳ２、すなわち第２の外部電極４２、との間にはギャップが存在する。また、第２の内部電極層３２は第２の外部電極４２に接続され、第２の内部電極層３２と、積層体１０の第１の端面ＬＳ１、すなわち第１の外部電極４１、との間にはギャップが存在する。

第１の内部電極層３１および第２の内部電極層３２は、金属Ｎｉを主成分として含む。また、第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｃｕ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。更に、第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０に含まれるセラミックと同一組成系の誘電体の粒子を主成分以外の成分として含んでいてもよい。なお、本明細書において、主成分の金属とは、最も重量％が高い金属成分であると定める。

図１１に示すように、積層体１０は、幅方向Ｗにおいて、内部電極層３０が対向する電極対向部Ｗ３０と、電極対向部Ｗ３０を挟み込むように配置された第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２とを有する。第１のサイドギャップ部ＷＧ１は、電極対向部Ｗ３０と第１の側面ＷＳ１との間に位置し、第２のサイドギャップ部ＷＧ２は、電極対向部Ｗ３０と第２の側面ＷＳ２との間に位置する。より具体的には、第１のサイドギャップ部ＷＧ１は、内部電極層３０の第１の側面ＷＳ１側の端と第１の側面ＷＳ１との間に位置し、第２のサイドギャップ部ＷＧ２は、内部電極層３０の第２の側面ＷＳ２側の端と第２の側面ＷＳ２との間に位置する。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極層３０を含まず、誘電体層２０のみを含む。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極層３０の保護層として機能する部分である。なお、第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、Ｗギャップともいう。

図１０に示すように、積層体１０は、長さ方向Ｌにおいて、内部電極層３０の第１の内部電極層３１と第２の内部電極層３２とが対向する電極対向部Ｌ３０と、第１のエンドギャップ部ＬＧ１と、第２のエンドギャップ部ＬＧ２とを有する。第１のエンドギャップ部ＬＧ１は、電極対向部Ｌ３０と第１の端面ＬＳ１との間に位置し、第２のエンドギャップ部ＬＧ２は、電極対向部Ｌ３０と第２の端面ＬＳ２との間に位置する。より具体的には、第１のエンドギャップ部ＬＧ１は、第２の内部電極層３２の第１の端面ＬＳ１側の端と第１の端面ＬＳ１との間に位置し、第２のエンドギャップ部ＬＧ２は、第１の内部電極層３１の第２の端面ＬＳ２側の端と第２の端面ＬＳ２との間に位置する。第１のエンドギャップ部ＬＧ１は、第２の内部電極層３２を含まず、第１の内部電極層３１および誘電体層２０を含み、第２のエンドギャップ部ＬＧ２は、第１の内部電極層３１を含まず、第２の内部電極層３２および誘電体層２０を含む。第１のエンドギャップ部ＬＧ１は、第１の内部電極層３１の第１の端面ＬＳ１への引出電極部として機能する部分であり、第２のエンドギャップ部ＬＧ２は、第２の内部電極層３２の第２の端面ＬＳ２への引出電極部として機能する部分である。第１のエンドギャップ部ＬＧ１および第２のエンドギャップ部ＬＧ２は、Ｌギャップともいう。

なお、電極対向部Ｌ３０には、上述した第１の内部電極層３１の対向電極部３１Ａおよび第２の内部電極層３２の対向電極部３２Ａが位置する。また、第１のエンドギャップ部ＬＧ１には、上述した第１の内部電極層３１の引出電極部３１Ｂが位置し、第２のエンドギャップ部ＬＧ２には、上述した第２の内部電極層３２の引出電極部３２Ｂが位置する。

外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。

第１の外部電極４１は、積層体１０の第１の端面ＬＳ１に配置されており、第１の内部電極層３１に接続されている。第１の外部電極４１は、第１の端面ＬＳ１から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第１の外部電極４１は、第１の端面ＬＳ１から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。

第２の外部電極４２は、積層体１０の第２の端面ＬＳ２に配置されており、第２の内部電極層３２に接続されている。第２の外部電極４２は、第２の端面ＬＳ２から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第２の外部電極４２は、第２の端面ＬＳ２から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。

第１の外部電極４１は、第１の下地電極層４１Ａと第１のめっき層４１Ｂとを有し、第２の外部電極４２は、第２の下地電極層４２Ａと第２のめっき層４２Ｂとを有する。なお、第１の外部電極４１は第１のめっき層４１Ｂのみから構成されていてもよいし、第２の外部電極４２は第２のめっき層４２Ｂのみから構成されていてもよい。

第１の下地電極層４１Ａおよび第２の下地電極層４２Ａは、金属とガラスとを含む焼成層であってもよい。ガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、またはＬｉ等から選ばれる少なくとも１つを含むガラス成分が挙げられる。具体例として、ホウケイ酸ガラスを用いることができる。金属としては、Ｃｕを主成分として含む。また、金属としては、例えばＮｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。

焼成層は、金属およびガラスを含む導電性ペーストをディップ法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、焼成層は、複数層であってもよい。

或いは、第１の下地電極層４１Ａおよび第２の下地電極層４２Ａは、導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層は、上述した焼成層上に形成されてもよいし、焼成層を形成せずに積層体に直接形成されてもよい。

樹脂層は、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、樹脂層は、複数層であってもよい。

焼成層または樹脂層としての第１の下地電極層４１Ａおよび第２の下地電極層４２Ａの各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。

或いは、第１の下地電極層４１Ａおよび第２の下地電極層４２Ａは、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の薄膜層であってもよい。

第１のめっき層４１Ｂは、第１の下地電極層４１Ａの少なくとも一部を覆い、第２のめっき層４２Ｂは、第２の下地電極層４２Ａの少なくとも一部を覆う。第１のめっき層４１Ｂおよび第２のめっき層４２Ｂとしては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金から選ばれる少なくとも１つを含む。

第１のめっき層４１Ｂおよび第２のめっき層４２Ｂの各々は複数層により形成されていてもよい。好ましくは、ＮｉめっきおよびＳｎめっきの２層構造である。Ｎｉめっき層は、下地電極層がセラミック電子部品を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、セラミック電子部品を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。

第１のめっき層４１Ｂおよび第２のめっき層４２Ｂの各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。

導電性部材５０は、外部電極４０、すなわち第１の外部電極４１および第２の外部電極４２、の実装面側に配置されている。導電性部材５０としては、バンプまたはインターポーザ等が挙げられる。これにより、いわゆる鳴きの発生を抑制することができる。以下に詳説する。

このような電子部品１において、外部電極４０間に電圧を印加すると、誘電体層２０は、印加される電圧に応じて、電界誘起歪みを起す。電子部品１が基板上に表面実装されている場合、この電界誘起歪みにより、電子部品１が基板を変形させ、この変形の周波数によって「鳴き」と呼ばれる音を生じさせる。そして、この「鳴き」が大きくなると、騒音の問題を引き起こす。

この問題点に関し、鳴きを抑制するために、半田の濡れ上がりを抑制することが知られている。例えば、電子部品１の実装面側に、バンプまたはインターポーザ等の導電性部材５０を配置することにより、半田の濡れ上がりを抑制することができ、鳴きの発生を抑制することができる。

（電子部品の製造方法）
次に、上述した電子部品（積層セラミックコンデンサ）１の製造方法について説明する。まず、誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストを準備する。誘電体シートおよび導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤としては公知の材料を用いることができる。

次に、誘電体シート上に導電性ペーストを、例えば所定のパターンで印刷することにより、誘電体シート上に内部電極パターンを形成する。内部電極パターンの形成方法としては、スクリーン印刷またはグラビア印刷等を用いることができる。

次に、内部電極パターンが印刷されていない第２の外層部１０Ｃ用の誘電体シートを所定枚数積層する。その上に、内部電極パターンが印刷された内層部１０Ａ用の誘電体シートを順次積層する。その上に、内部電極パターンが印刷されていない第１の外層部１０Ｂ用の誘電体シートを所定枚数積層する。これにより、積層シートが作製される。

次に、静水圧プレス等の手段により、積層シートを積層方向にプレスし、積層ブロックを作製する。次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨等により積層チップの角部および稜線部に丸みをつける。次に、積層チップを焼成し、積層体１０を作製する。焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。

なお、積層チップの作製として、積層体の幅方向Ｗの側面ＷＳ１およびＷＳ２におけるサイドギャップの誘電体を後から付与する工法が適用されてもよい。この場合、内部電極層の幅方向Ｗの両側の端部が揃う（例えば５μｍの誤差で揃う）。

次に、ディップ法を用いて、積層体１０の第１の端面ＬＳ１を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第１の端面ＬＳ１に第１の下地電極層４１５用の導電性ペーストを塗布する。同様に、ディップ法を用いて、積層体１０の第２の端面ＬＳ２を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第２の端面ＬＳ２に第２の下地電極層４２５用の導電性ペーストを塗布する。その後、これらの導電性ペーストを焼成することにより、焼成層である第１の下地電極層４１５および第２の下地電極層４２５が形成される。焼成温度は、６００℃以上９００℃以下であることが好ましい。

なお、上述したように、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって塗布して焼成することによって、樹脂層である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよいし、スパッタ法または蒸着法等の薄膜形成法により、薄膜である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよい。

また、上述では、積層チップを焼成した後に下地電極層を形成して焼成した、すなわち積層体と外部電極とを別々に焼成した。しかし、積層チップを焼成する前に下地電極層を形成して焼成してもよい、すなわち、積層体と外部電極とを同時に焼成してもよい。

その後、第１の下地電極層４１５の表面に第１のめっき層４１６を形成して第１の外部電極４１を形成し、第２の下地電極層４２５の表面に第２のめっき層４２６を形成して第２の外部電極４２を形成する。以上の工程により、上述した電子部品（積層セラミックコンデンサ）１が得られる。

その後、電子部品１を一括整列して保持する（整列工程）。整列工程、および整列工程で用いられる整列装置については、後述する。

その後、外部電極４０、すなわち第１の外部電極４１および第２の外部電極４２の実装面側に、バンプまたはインターポーザ等の導電性部材５０を配置する（導電性部材配置工程）。例えば、バンプを形成する場合、第１の外部電極４１および第２の外部電極４２の実装面側に、導電性ペーストを塗布または印刷し、焼成する。導電性ペーストとしては、ＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属材料が挙げられる。

（電子部品の製造装置：整列装置）
次に、本実施形態に係る電子部品の製造装置における整列装置について、図１および図２を参照して説明する。図１は、本実施形態に係る電子部品の製造装置における整列装置を示す概略平面図であり、図２は、図１に示す電子部品の製造装置における整列装置のII-II線に沿う概略断面図である。

図１および図２に示す整列装置（製造装置）１００は、上述した電子部品の製造方法における整列工程において、電子部品１を一括整列して保持する装置である。整列装置１００は、第１整列板（第１平板）１１０と、第２整列板（第２平板）１２０と、保持治具（第３平板）１３０と、保持板（第４平板）１４０と、磁石１５０と、台１５２と、複数の押圧部材１６０と、制御部１７０とを備える。

なお、図１では、図２における整列装置１００における第１整列板１１０、第２整列板１２０および保持治具１３０以外の構成要素を省略する。また、図１および図２には、ＸＹＺ直交座標系が示されている。なお、図１および図２におけるＸＹＺ直交座標系と、図９～図１１におけるＸＹＺ直交座標系とは、必ずしも一致するとは限らない。図１および図２において、ＸＹ平面は、第１整列板１１０、第２整列板１２０、保持治具１３０および保持板１４０の上面および下面に沿う平面であり、Ｚ方向は、第１整列板１１０、第２整列板１２０、保持治具１３０および保持板１４０の重なり方向である。

第１整列板１１０は、Ｙ方向（所定方向）およびＸ方向に整列された複数の第１貫通孔１１２を有する。第１貫通孔１１２は、電子部品１の形状に対応して、長方形状または略長方形状である。例えば、電子部品１の長さ方向Ｌの長さをＬ１とし、幅方向Ｗの幅をＷ１とし、厚さ方向Ｔの厚さをＴ１とすると（例えば１２０６サイズのように、一般にはおおよそＬ１＝２×Ｗ１＝２×Ｔ１であることが多い）、第１貫通孔１１２のＸ方向の大きさは、Ｌ１よりも大きければよく、約１．２×Ｌ１であると好ましい。第１貫通孔１１２のＹ方向の大きさは、√（Ｗ１^２＋Ｔ１^２）×Ｗ１よりも大きくかつＬ１よりも小さければよく、約１．５×Ｗ１であると好ましい。第１貫通孔１１２のＺ方向の大きさは、√（Ｗ１^２＋Ｔ１^２）×Ｗ１よりも大きければよい。これにより、後述する振込工程において、電子部品１を第１貫通孔１１２に振り込み易くすることができる。また、後述する第１整列工程において、第１貫通孔１１２において電子部品１を回転し易くすることができる。

第１整列板１１０における第１貫通孔１１２の周縁部の上面側には、テーパ加工が施されている。これにより、後述する振込工程において、電子部品１を第１貫通孔１１２に振り込み易くすることができる。

第１整列板１１０は、金属、樹脂、または弾性部材を含む。これにより、電子部品１が傷つくことを低減することができる。

第２整列板１２０は、Ｙ方向（所定方向）およびＸ方向に整列された複数の第２貫通孔１２２を有する。第２整列板１２０は、第２貫通孔１２２の少なくとも一部が第１貫通孔１１２と重ならないように、第１整列板１１０の下面側に配置されている。第２貫通孔１２２は、電子部品１の形状に対応して、長方形状または略長方形状である。第２貫通孔１２２のＹ方向の大きさは、第１貫通孔１１２のＹ方向の大きさよりも小さい。なお、第２貫通孔１２２のＸ方向およびＺ方向の大きさは、第１貫通孔１１２のＸ方向およびＺ方向の大きさと同様であればよい。これにより、後述する第２整列工程および第１保持工程において、電子部品１の姿勢を安定させることができる。

第２整列板１２０における第２貫通孔１２２の周縁部の上面側には、テーパ加工が施されている。これにより、後述する第２整列工程において、電子部品１を第２貫通孔１２２に落とし込む際に、９０度回転し易くすることができる。

第２整列板１２０は、金属、樹脂、または弾性部材を含む。これにより、電子部品１が傷つくことを低減することができる。

保持治具１３０は、第２整列板１２０の下面側に配置されている。保持治具１３０は、Ｙ方向（所定方向）およびＸ方向に整列された複数の第３貫通孔１３２を有する。第３貫通孔１３２の内壁には、弾性部材１３４が配置されている。保持治具１３０は、第３貫通孔１３２の内壁の弾性部材１３４によって、第３貫通孔１３２における電子部品１を保持する。

第３貫通孔１３２は、電子部品１の形状に対応して、長方形状または略長方形状である。第３貫通孔１３２のＹ方向の大きさは、第１貫通孔１１２のＹ方向の大きさよりも小さい。なお、第３貫通孔１３２のＸ方向およびＺ方向の大きさは、第２貫通孔１２２のＸ方向およびＺ方向の大きさと同様であればよい。

保持治具１３０は、金属または樹脂を含み、弾性部材１３４は、ゴムまたはシリコーン樹脂を含む。これにより、電子部品１が傷つくことを低減することができる。

保持板１４０は、粘着性を有しており、電子部品１を保持する。

台１５２は、磁石１５０を移動するための台であり、第１整列板１１０と磁石１５０との間に配置されている。磁石１５０は、Ｘ方向に延びた直方体であり、台１５２に沿ってＹ方向（所定方向）に移動する。

押圧部材１６０は、電子部品１を押圧するための部材である。押圧部材１６０は、第１貫通孔１１２、第２貫通孔１２２、第３貫通孔１３２に対応して、断面長方形状であり、Ｚ方向に延びる直方体形状である。押圧部材１６０は、金属、樹脂、または弾性部材を含む。これにより、電子部品１が傷つくことを低減することができる。

制御部１７０は、整列装置（製造装置）１００を全体的に制御する。制御部１７０は、後述する整列工程における振込工程、第１整列工程、第２整列工程、第１保持工程および第２保持工程を実現するように機能する。

制御部１７０は、例えば、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field-Programmable Gate Array）等の演算プロセッサで構成される。制御部１７０の各種機能は、例えば記憶部に格納されたプログラム（アプリケーション）を実行することで実現される。プログラム（アプリケーション）は、ネットワークを介して提供されてもよいし、ＣＤ－ＲＯＭ（Compact Disc Read only memory）またはＤＶＤ（Digital Versatile Disc）等のコンピュータ読み取り可能な記録媒体（computer readable storage medium）４０に記録されて提供されてもよい。記録媒体としては、一時的でない有形の媒体（non-transitory tangible media）が挙げられる。

（電子部品の製造方法：整列工程）
次に、本実施形態に係る電子部品の製造方法における上述した整列工程について、図３～図８を参照して説明する。図３は、本実施形態に係る電子部品の製造方法における整列工程における振込工程を示す概略図である。図４は、本実施形態に係る電子部品の製造方法における整列工程における第１整列工程（第１平板整列工程）を示す概略図であり、図５は、本実施形態に係る電子部品の製造方法における整列工程における第２整列工程（第２平板整列工程）を示す概略図である。図６は、本実施形態に係る電子部品の製造方法における整列工程における第１保持工程を示す概略図であり、図７は、本実施形態に係る電子部品の製造方法における整列工程における第２保持工程を示す概略図である。また、図８は、本実施形態に係る電子部品の製造方法における導電性部材配置工程を示す概略図である。

まず、積層体１０の端面に外部電極４０が形成された複数の電子部品１を、第１整列板１１０の上面に配置する。次に、図３に示すように、制御部１７０の制御により、第１整列板１１０を振動させることによって、第１整列板１１０の上面に配置された電子部品１を、第１整列板１１０の第１貫通孔１１２にそれぞれ振り込む（振込工程）。

このとき、上述したように、第１貫通孔１１２のＹ方向の大きさが比較的に大きいので、電子部品１を第１貫通孔１１２に振り込み易い。また、第１整列板１１０における第１貫通孔１１２の周縁部の上面側には、テーパ加工が施されているので、電子部品１を第１貫通孔１１２に振り込み易い。

次に、図４に示すように、電子部品１の積層方向Ｔを一括整列する。具体的には、制御部１７０の制御により、台１５２上において磁石１５０をＹ方向（所定方向）に移動させる。これにより、磁力線を内部電極層に作用させ、第１貫通孔１１２において、積層方向ＴがＹ方向でない電子部品１を回転させ、全ての電子部品１の積層方向ＴがＹ方向、換言すれば水平方向、に揃うように、電子部品１を一括整列させる（第１整列工程）。磁石１５０の移動速度は、１００ｍｍ／ｓ以下であることが好ましい。また、磁石１５０の移動は、複数回行われてもよい。

なお、磁石１５０をＸ方向に移動させる代わりに、第１整列板１１０をＸ方向に移動させてもよい。すなわち、磁石１５０を第１整列板１１０に対して相対的にＸ方向に移動させてもよい。
また、第１整列板１１０の上面側において磁石１５０を移動させてもよいし、第１整列板１１０の下面側において磁石１５０を移動させてもよい。

このとき、上述したように、第１貫通孔１１２のＹ方向の大きさが比較的に大きいので、第１貫通孔１１２において電子部品１を回転し易い。なお、上述したように、第２貫通孔１２２の少なくとも一部が第１貫通孔１１２と重ならないように、第２整列板１２０が第１整列板１１０の下面側に配置されていると、電子部品１を第１貫通孔１１２に留めることができる。

次に、図５に示すように、電子部品１の積層方向Ｔを９０度回転するように一括整列する。具体的には、制御部１７０の制御により、第１貫通孔１１２と第２貫通孔１２２とがそれぞれ連通するように、第１整列板１１０をＹ方向（所定方向）に移動させる。これにより、第１貫通孔１１２における電子部品１を、第２整列板１２０の第２貫通孔１２２に落とし込む。このとき、電子部品１の積層方向ＴがＹ方向（所定方向）から９０度回転するように、電子部品１が一括整列される（第２整列工程）。これにより、第２貫通孔１２２における全ての電子部品１の積層方向ＴがＺ方向、換言すれば垂直方向、に揃うように、電子部品１が一括整列される。

このとき、上述したように、第２貫通孔１２２のＹ方向の大きさが比較的に小さいので、第２貫通孔１２２における電子部品１の姿勢が安定する。また、第２整列板１２０における第２貫通孔１２２の周縁部の上面側には、テーパ加工が施されているので、電子部品１を第１貫通孔１１２から第２貫通孔１２２に落とし込む際に、電子部品１を９０度回転し易い。

なお、第１整列板１１０をＸ方向に移動させる代わりに、第２整列板１２０及び保持治具１３０をＸ方向に移動させてもよい。すなわち、第１整列板１１０を第２整列板１２０及び保持治具１３０に対して相対的にＸ方向に移動させてもよい。

次に、図６に示すように、電子部品１を保持治具１３０の第３貫通孔１３２に保持する。具体的には、制御部１７０の制御により、押圧部材１６０を用いて、電子部品１を押圧する。これにより、第２貫通孔１２２における電子部品１を、保持治具１３０の第３貫通孔１３２にそれぞれ移動させ、第３貫通孔１３２の内壁の弾性部材１３４によって電子部品１を保持する（第１保持工程）。

このとき、上述したように、第２貫通孔１２２のＹ方向の大きさが比較的に小さいので、第２貫通孔１２２における安定した姿勢のまま、電子部品１を第３貫通孔１３２に移動させ、保持することができる。

次に、図７に示すように、電子部品１を保持板１４０に保持する。具体的には、制御部１７０の制御により、保持治具１３０から第２整列板１２０および第１整列板１１０を取り外して保持板１４０を準備し、押圧部材１６０を用いて電子部品１を押圧する。これにより、第３貫通孔１３２における電子部品１を保持板１４０に移動させ、保持板１４０によって電子部品１を保持する（第２保持工程）。

次に、図８に示すように、保持板１４０に保持された電子部品１の外部電極４０の実装面側に、バンプまたはインターポーザ等の導電性部材５０を配置する（導電性部材配置工程）。例えば、バンプを形成する場合、第１の外部電極４１および第２の外部電極４２の実装面側に、導電性ペーストを塗布または印刷し、焼成する。

このとき、上述したように、電子部品１の姿勢が安定しているので、例えば導電性部材５０のための導電性ペーストの塗布面の位置が安定する。

ここで、本願発明者らが上述した本実施形態に至る過程において考案した比較例について説明する。図１２は、比較例に係る電子部品の整列装置および整列工程を示す概略断面図である。図１２に示す比較例の整列装置は、上述した本実施形態の整列装置１００と比較して、主に、第１整列板１１０、保持治具１３０および押圧部材１６０を備え、第２整列板１２０を備えない点で異なる。

比較例の整列装置において、電子部品の整列性の観点から、第１整列板１１０の貫通孔１１２は小さいことが好ましい。しかし、第１整列板１１０の貫通孔１１２を小さくすると、第１整列板１１０を振動させて貫通孔１１２に電子部品１を振り込む際に、貫通孔１１２に電子部品１を振り込み難くなる。

そのため、電子部品の振込性の観点から、第１整列板１１０の貫通孔１１２を大きくする必要があった。しかし、第１整列板１１０の貫通孔１１２を大きくすると、貫通孔１１２において電子部品１の姿勢が不安定となってしまう。例えば、貫通孔１１２において電子部品１が斜めになってしまう。そのため、電子部品１を保持治具１３０の貫通孔１３２に押圧する際、電子部品１は不安定な姿勢のまま整列して保持されてしまう。

保持治具１３０において電子部品１が不安定な姿勢のまま整列して保持されると、例えば、上述した導電性部材配置工程において、導電性部材５０のための導電性ペーストの塗布面の位置が不安定となってしまう。

この点に関し、本実施形態の電子部品の製造装置によれば、整列装置１００において、第１整列板１１０と保持治具１３０との間に第２整列板１２０を備え、第１整列板１１０の第１貫通孔１１２は比較的に大きく、第２整列板１２０の第２貫通孔１２２は第１整列板１１０の第１貫通孔１１２よりも小さい。
また、本実施形態の電子部品の製造方法によれば、整列工程において、第１整列板１１０の比較的に大きい第１貫通孔１１２に電子部品１を振り込み（振込工程）、第１整列板１１０の第１貫通孔１１２から、第２整列板１２０の比較的に小さい第２貫通孔１２２に電子部品１を落とし込み（第２整列工程）、第２整列板１２０の第２貫通孔１２２から保持治具１３０の第３貫通孔１３２に電子部品１を押し込む（第１保持工程）。

これにより、第１整列板１１０の比較的に大きい第１貫通孔１１２への電子部品１の振込性を向上することができる。また、第２整列板１２０の比較的に小さい第２貫通孔１２２において電子部品１の姿勢を安定させることができる。そのため、電子部品１を保持治具１３０の第３貫通孔１３２に押圧する際、電子部品１を安定な姿勢のまま整列して保持することができる。そのため、電子部品１の位置および姿勢の整列性を向上することができる。

また、本実施形態の電子部品の製造装置によれば、整列装置１００において、磁石１５０および台１５２を備える。
また、本実施形態の電子部品の製造方法によれば、整列工程において、電子部品１の積層方向を水平方向に一括整列する（第１整列工程）。また、第１整列板１１０の第１貫通孔１１２から第２整列板１２０の第２貫通孔１２２に電子部品１を落とし込む際、電子部品１が９０度回転し、電子部品１の積層方向を垂直方向に一括整列する（第２整列工程）。
これにより、電子部品１の積層方向の整列性を向上することができる。

以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、電子部品の位置および姿勢、並びに積層方向を一括整列する整列工程を含む電子部品の製造方法を例示した。しかし、本発明はこれに限定されず、電子部品の位置および姿勢を一括整列する整列工程を含む電子部品の製造方法にも適用可能である。この場合、整列工程において、電子部品の積層方向を一括整列する第１整列工程を省略することができる。この場合、電子部品の製造装置における整列装置は、磁石１５０および台１５２を備えなくてもよい。

また、上述した実施形態では、電子部品として積層セラミックコンデンサを例示した。しかし、本発明はこれに限定されず、積層インダクタ、積層抵抗等のように、複数の誘電体層と１または複数の導体層とが積層された積層型の種々の電子部品に適用可能である。更には、本発明は、積層型の電子部品に限定されず、種々の電子部品に適用可能である。

また、上述した実施形態では、整列工程後のプロセスとして、電子部品に導電性部材を一括配置する工程を例示した。しかし、本発明はこれに限定されず、電子部品に対して一括して行う種々のプロセスの前プロセスとして適用可能である。

１ 電子部品（積層セラミックコンデンサ）
１００ 整列装置（製造装置）
１１０ 第１整列板（第１平板）
１１２ 第１貫通孔
１２０ 第２整列板（第２平板）
１２２ 第２貫通孔
１３０ 保持治具（第３平板）
１３２ 第３貫通孔
１３４ 弾性部材
１４０ 保持板（第４平板）
１５０ 磁石
１５２ 台
１６０ 押圧部材
１７０ 制御部

Claims (17)

1. 整列装置を用いて、複数の電子部品を一括整列する整列工程を含む電子部品の製造方法であって、
   前記整列装置は、
   所定方向に整列された複数の第１貫通孔を有する第１平板と、
   前記所定方向に整列された複数の第２貫通孔を有し、前記複数の第２貫通孔の少なくとも一部が前記複数の第１貫通孔と重ならないように、前記第１平板の下面側に配置された第２平板であって、前記複数の第２貫通孔は前記複数の第１貫通孔よりも小さい、前記第２平板と、
   前記所定方向に整列された複数の第３貫通孔を有し、前記第２平板の下面側に配置された第３平板であって、前記複数の第３貫通孔は前記複数の第２貫通孔よりも小さく、前記複数の第３貫通孔の内壁には複数の弾性部材がそれぞれ配置されている、前記第３平板と、
   を備え、
   前記整列工程は、
   前記第１平板を振動させることによって、前記第１平板の上面に配置された前記複数の電子部品を、前記複数の第１貫通孔にそれぞれ振り込む振込工程と、
   前記複数の第１貫通孔と前記複数の第２貫通孔とがそれぞれ連通するように、前記第１平板を前記第２平板に対して相対的に前記所定方向に移動させることによって、前記複数の第１貫通孔における前記複数の電子部品を前記複数の第２貫通孔にそれぞれ落とし込む第２平板整列工程と、
   複数の押圧部材を用いて前記複数の電子部品をそれぞれ押圧することによって、前記複数の第２貫通孔における前記複数の電子部品を前記複数の第３貫通孔にそれぞれ移動させ、前記複数の第３貫通孔の内壁の前記複数の弾性部材によって前記複数の電子部品をそれぞれ保持する第１保持工程と、
   を含む、電子部品の製造方法。
2. 前記第１平板における前記複数の第１貫通孔の各々の周縁部の上面側には、テーパ加工が施されており、
   前記第２平板における前記複数の第２貫通孔の各々の周縁部の上面側には、テーパ加工が施されている、
   請求項１に記載の電子部品の製造方法。
3. 前記第１平板は、金属、樹脂、または弾性部材を含み、
   前記第２平板は、金属、樹脂、または弾性部材を含み、
   前記複数の押圧部材の各々は、直方体形状であり、金属、樹脂、または弾性部材を含む、
   請求項１または２に記載の電子部品の製造方法。
4. 前記複数の第３貫通孔の内壁の前記複数の弾性部材は、ゴムまたはシリコーン樹脂を含む、請求項１～３のいずれか１項に記載の電子部品の製造方法。
5. 前記複数の電子部品の各々は、複数の誘電体層と１または複数の導体層とが積層された積層体と、前記積層体の表面に配置された外部電極とを備え、
   前記整列工程は、前記振込工程と前記第２平板整列工程との間に、
   磁石を前記第１平板に対して相対的に前記所定方向に移動させることによって、前記複数の第１貫通孔において前記複数の電子部品を回転させ、前記複数の電子部品の積層方向が前記所定方向に揃うように、前記複数の電子部品を一括整列させる第１平板整列工程を備え、
   前記第２平板整列工程では、前記複数の第１貫通孔における前記複数の電子部品を前記複数の第２貫通孔にそれぞれ落とし込む際に、前記複数の電子部品の積層方向が前記所定方向から９０度回転するように、前記複数の電子部品が一括整列される、
   請求項１～４のいずれか１項に記載の電子部品の製造方法。
6. 前記整列装置は、第４平板を備え、
   前記整列工程は、前記第１保持工程の後に、
   前記複数の押圧部材を用いて前記複数の電子部品をそれぞれ押圧することによって、前記複数の第３貫通孔における前記複数の電子部品を前記第４平板に移動させ、前記第４平板によって前記複数の電子部品を保持する第２保持工程を含む、
   請求項５に記載の電子部品の製造方法。
7. 前記第４平板は、粘着性を有している、請求項６に記載の電子部品の製造方法。
8. 前記整列工程の後に、前記第４平板における前記複数の電子部品の前記外部電極の実装面側に、導電性部材を配置する工程を含む、請求項６または７に記載の電子部品の製造方法。
9. 複数の電子部品を一括整列する整列装置を含む電子部品の製造装置であって、
   前記整列装置は、
   所定方向に整列された複数の第１貫通孔を有する第１平板と、
   前記所定方向に整列された複数の第２貫通孔を有し、前記複数の第２貫通孔の少なくとも一部が前記複数の第１貫通孔と重ならないように、前記第１平板の下面側に配置された第２平板であって、前記複数の第２貫通孔は前記複数の第１貫通孔よりも小さい、前記第２平板と、
   前記所定方向に整列された複数の第３貫通孔を有し、前記第２平板の下面側に配置された第３平板であって、前記複数の第３貫通孔は前記複数の第２貫通孔よりも小さく、前記複数の第３貫通孔の内壁には複数の弾性部材がそれぞれ配置されている、前記第３平板と、
   前記整列装置を全体的に制御する制御部と、
   を備え、
   前記制御部は、
   前記第１平板を振動させることによって、前記第１平板の上面に配置された前記複数の電子部品を、前記複数の第１貫通孔にそれぞれ振り込み、
   前記複数の第１貫通孔と前記複数の第２貫通孔とがそれぞれ連通するように、前記第１平板を前記第２平板に対して相対的に前記所定方向に移動させることによって、前記複数の第１貫通孔における前記複数の電子部品を前記複数の第２貫通孔にそれぞれ落とし込み、
   複数の押圧部材を用いて前記複数の電子部品をそれぞれ押圧することによって、前記複数の第２貫通孔における前記複数の電子部品を前記複数の第３貫通孔にそれぞれ移動させ、前記複数の第３貫通孔の内壁の前記複数の弾性部材によって前記複数の電子部品をそれぞれ保持する、
   電子部品の製造装置。
10. 前記第１平板における前記複数の第１貫通孔の各々の周縁部の上面側には、テーパ加工が施されており、
    前記第２平板における前記複数の第２貫通孔の各々の周縁部の上面側には、テーパ加工が施されている、
    請求項９に記載の電子部品の製造装置。
11. 前記第１平板は、金属、樹脂、または弾性部材を含み、
    前記第２平板は、金属、樹脂、または弾性部材を含み、
    前記複数の押圧部材の各々は、直方体形状であり、金属、樹脂、または弾性部材を含む、
    請求項９または１０に記載の電子部品の製造装置。
12. 前記複数の第３貫通孔の内壁の前記複数の弾性部材は、ゴムまたはシリコーン樹脂を含む、請求項９～１１のいずれか１項に記載の電子部品の製造装置。
13. 前記複数の電子部品の各々は、複数の誘電体層と１または複数の導体層とが積層された積層体と、前記積層体の表面に配置された外部電極とを備え、
    前記制御部は、
    磁石を前記第１平板に対して相対的に前記所定方向に移動させることによって、前記複数の第１貫通孔において前記複数の電子部品を回転させ、前記複数の電子部品の積層方向が前記所定方向に揃うように、前記複数の電子部品を一括整列させ、
    前記複数の第１貫通孔における前記複数の電子部品を前記複数の第２貫通孔にそれぞれ落とし込む際に、前記複数の電子部品の積層方向が前記所定方向から９０度回転するように、前記複数の電子部品が一括整列される、
    請求項９～１２のいずれか１項に記載の電子部品の製造装置。
14. 前記整列装置は、前記第１平板と前記磁石との間に配置され、前記磁石を移動させる台を備える、請求項１３に記載の電子部品の製造装置。
15. 前記整列装置は、第４平板を備え、
    前記制御部は、
    前記複数の押圧部材を用いて前記複数の電子部品をそれぞれ押圧することによって、前記複数の第３貫通孔における前記複数の電子部品を前記第４平板に移動させ、前記第４平板によって前記複数の電子部品を保持する、
    請求項１３または１４に記載の電子部品の製造装置。
16. 前記第４平板は、粘着性を有している、請求項１５に記載の電子部品の製造装置。
17. 前記制御部は、
    前記第４平板における前記複数の電子部品の前記外部電極の実装面側に、導電性部材を配置する、請求項１５または１６に記載の電子部品の製造装置。

Images