JP2603100B2 - 電子部品塔載用基板の製造方法 - Google Patents

電子部品塔載用基板の製造方法

Info

Publication number
JP2603100B2
JP2603100B2 JP10837488A JP10837488A JP2603100B2 JP 2603100 B2 JP2603100 B2 JP 2603100B2 JP 10837488 A JP10837488 A JP 10837488A JP 10837488 A JP10837488 A JP 10837488A JP 2603100 B2 JP2603100 B2 JP 2603100B2
Authority
JP
Japan
Prior art keywords
electronic component
lead pin
component mounting
solder
jig plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10837488A
Other languages
English (en)
Other versions
JPH01278758A (ja
Inventor
義徳 高崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP10837488A priority Critical patent/JP2603100B2/ja
Publication of JPH01278758A publication Critical patent/JPH01278758A/ja
Application granted granted Critical
Publication of JP2603100B2 publication Critical patent/JP2603100B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,リードピンのハンダめっき膜が厚く,耐エ
ージング性に優れた半導体素子を含む各種の電子部品を
搭載する電子部品搭載用基板の製造方法に関する。
〔従来技術〕
従来,電子部品搭載用基板の一例としては,第9図に
示すごとく,ガラスエポキシ樹脂等の基板8の略中央部
に半導体チップ搭載部分3を設けたものが用いられてい
る。即ち,該半導体搭載用基板1は,半導体チップ搭載
部分3に半導体チップ9を搭載し,リード部96との間に
ワイヤー91により電気的に接続して,半導体装置として
使用に供されるものである。また,上記半導体チップ9
部分は,樹脂92で封止され,蓋94により密封される。
また,上記半導体搭載用基板1には,各リード部96の
先端部分にスルーホール2が設けられ,基板両面が導通
されている。そして,該スルーホール2内には頭部41を
有するリードピン4が立設され,両者はハンダ接合5さ
れている。また,リードピン4の表面には,該リードピ
ン4をマザーボードに接合するためのハンダめっき72が
設けられている。
しかして,このスルーホール2の内壁21と該リードピ
ン4との間をハンダ接合し,またリードピン4の表面に
ハンダめっき72を施すに当たっては,従来は,第9図に
示すごとく,未だ半導体チップ9等は搭載していない状
態の半導体搭載用基板1の下方を浴槽71内の溶融ハンダ
7に浸漬する。即ち,そのリードピン4の部分を,溶融
ハンダ7の中に入れ,該溶融ハンダ7中に半導体搭載用
基板1の下方を数秒ないし十数秒間浸漬した後,引き上
げることにより行われている。
また,リードピン上のハンダめっきの厚みは,前記マ
ザーボードとの接合のため,成可く厚いことが望まれて
いる。
〔解決しようとする課題〕
しかしながら,上記従来の製造方法では,次の問題点
を有する。
即ち,溶融ハンダ浴槽71より引き上げられたリードピ
ン4の表面には,比較的膜厚の薄いハンダめっきが付着
されるに過ぎない。その結果,その後にエージング処理
をすると,ハンダめっき膜が薄いためエージング処理に
よる酸化物の生成等により,該ハンダめっき膜表面の特
に実装時におけるハンダぬれ性の劣化が著しくなる。そ
の結果,電子部品搭載用基板1は耐エージング性が低下
したものとして評価される。
ここにいうエージング処理とは,一般に電子部品の信
頼性を評価するために該電子部品を一定の加熱加湿下で
放置処理することをいう。一般にガラスエポキシ樹脂等
を素材としたピングリッドアレイはそのリードピンに前
記ハンダめっき処理を施した後,半導体チップ接着,ボ
ンディングワイヤの接続等の熱処理を行う。そのためエ
ージング処理による,特にリードピンのハンダぬれ性の
劣化を起こす不都合を生ずる場合が多い。
したがって,耐エージング性が向上するというのは,
電子部品,例えばピングリットアレイ(PGA)型の半導
体搭載用基板1がその使用時において,初期に不都合を
起こす確率が大幅に低下し,その信頼性が向上すること
を意味する。
本発明は,かかる従来技術の問題点,並びにその解決
すべき課題に鑑みてなされたもので,リードピンのハン
ダめっき膜が厚く,また耐エージング性に優れた電子部
品搭載用基板の製造方法を提供しようとするものであ
る。
〔課題の解決手段〕
本発明は,電子部品搭載部分と,該電子部品搭載部分
の周辺に立設したリードピンとを有する電子部品搭載用
基板の製造方法において,上記電子部品搭載部分の周辺
とリードピンをハンダ接合すると共にリードピン表面と
ハンダめっきを施すに当り,該リードピンの位置に対応
して独立した貫通孔を有する治具板を用い,該治具板の
上記貫通孔内に上記電子部品搭載用基板のリードピンが
立設する側から上記リードピンを挿入した状態で,溶融
ハンダ浴中に,リードピンを浸漬し,その後上記治具板
を溶融ハンダ浴上に残したまま電子部品搭載用基板のみ
を略垂直方向に引き上げることを特徴とする電子部品搭
載用基板の製造方法にある。
本発明において,上記治具板は,例えば板厚が0.2〜
0.5mmのチタン製平板に穴径が1.0〜2.5mmの貫通孔を多
数形成したものである。この穴径は,挿入するリードピ
ンの径と関連して設けるが,リードピンの径よりも1.0
〜1.6mm大きい径とすることが好ましい。
また,上記リードピンを挿入した状態としては,大別
して次の2つの態様をいう。即ち,その第1の態様は,
電子部品搭載用基板のリードピンを治具板の貫通孔内に
挿入した状態で溶融ハンダ浴槽中に浸漬する場合であ
る。また,第2の態様は,上記溶融ハンダ浴槽中の浴面
に予め治具板を位置決め固定しておき,この治具板の貫
通孔に上記リードピンが挿入されるよう電子部品搭載用
基板を下降して,溶融ハンダ浴中にリードピンを浸漬す
る場合である。
また,電子部品搭載用基板は電子部品を搭載していな
い状態のもののほか,搭載したものを含む。
また,上記電子部品搭載部分とは,例えば基板の略中
央部に凹部のキャビティーを形成したもののほかに,基
板上に直接電子部品を搭載したもの等も含むものであ
る。
ここで注目すべきことは,本発明のハンダ接合におい
ては,上記治具板を溶融ハンダ浴上に残したまま電子部
品搭載用基板のみを略垂直方向に引き上げることであ
る。これにより,リードピンのハンダめっき膜が厚くな
り,また耐エージング性等が向上する。
〔作用及び効果〕
本発明においては,電子部品搭載部の周辺とリードピ
ンをハンダ接合すると共にリードピンにハンダめっき層
を形成に当り,該リードピンを挿入する貫通孔を有する
治具板を使用し,溶融ハンダ浴に浸漬後は上記治具板を
溶融ハンダ浴上に残したまま電子部品搭載用基板のみを
略垂直方向に引き上げる。そのため,該リードピン表面
のハンダめっき膜は,比較的均一で厚くなる。
これは,次の理由によるものと考えられる。
一般に,リードピン表面のハンダめっき膜の厚さを増
大するには,溶融ハンダ浴の温度を比較的低くし,また
リードピン浸漬後の引き上げ速度を速くすることが有効
な手段と考えられる。
これに対し,本発明においては,リードピンの表面と
上記貫通孔との間隙は比較的狭く,また基板を引き上げ
る時点で溶融ハンダ面を静止状態に制御するため,引き
上げ速度は従来技術に比較して実質上また相対的に早く
なる。そのため,特に下部ランド表面及びリードピンの
該ランド表面付近の表面においては,基板の引き上げ時
における付着量が増大する。
その結果,治具板を溶融ハンダ浴上に残したまま電子
部品搭載用基板のみを,略垂直方向に引き上げたとき,
下部ランド表面及びリードピン表面には膜厚が厚く,比
較的均一なハンダめっき膜が得られる。
また,従来技術においては,電子部品搭載用基板の基
板表面全体がドブ漬けされているため,基板も溶融ハン
ダによって加熱されている。その結果,溶融ハンダから
電子部品搭載用基板を引き上げた後においては,リード
ピン表面も含めて電子部品搭載用基板全体の熱放散に長
時間を要する。したがって,リードピン表面に付着した
溶融ハンダは流動性を有したまま垂れ下がり易く,その
ためハンダめっき膜厚が薄くなってしまう。
これに対し,本発明によれば,溶融ハンダによる基板
の加熱は治具板によって遮断されるため,基板全体の温
度は従来の製造方法に比して低くなる。その結果,電子
部品搭載用基板を溶融ハンダ浴槽より引き上げた後にお
いて,リードピン表面等の熱放散は比較的早くなり,リ
ードピンのハンダめっき膜厚は厚くなる。
したがって,本発明によれば,リードピン表面のハン
ダめっき膜厚が均一で厚く,また耐エージング性に優れ
た電子部品搭載用基板を提供することができる。
〔実施例〕
第1実施例 本発明の実施例にかかる電子部品搭載用基板の製造方
法を第1図〜第5図を用いて説明する。
即ち,本例の製造方法は,第1図及び第2図に示すご
とく,半導体チップ搭載部分3と,その周辺に設けた複
数のスルーホール2と,該スルーホール2内に立設した
リードピン4を有する半導体搭載用基板1を製造する方
法である。
そして,上記スルーホール2の内壁21とリードピン4
とハンダ接合すると共にリードピン4の表面にハンダめ
っきをするに当たり,第3図〜第5図に示すごとく,独
立した貫通孔61を有する治具板6を使用するものであ
る。
即ち,第1図に示すごとく,上記リードピンの位置に
対応して独立した貫通孔61を有する治具板6を用い,該
治具板の貫通孔61内に上記半導体搭載用基板1のリード
ピン4が立設する側からリードピンを挿入した状態でこ
れら両板一体を溶融ハンダ7の浴中に入れリードピン4
を浸漬する。
次に,数秒ないし十数秒間上記の状態で浸漬した後,
第2図に示すごとく,上記治具板6を溶融ハンダ7の浴
上に残したまま半導体搭載用基板1のみを略垂直方向A
に引き上げる。
上記基板8は,板厚が1.0mmの耐熱性ガラスエポキシ
材料からなり,その略中央部に半導体チップ搭載部分3
としてのキャビティー31を有する。
また,上記リードピン4は略円柱状を示し,その上端
にスルーホール2の内壁21と係合するためのかしめ係止
部42を有する。また,略中央上部にはツバ43を有する。
そして,該スルホールの基板周辺にはランド25を有す
る。また,該ランド25はスルーホール2の内壁21と電気
的に接続すると共に,上記基板8上に形成した回路82と
接続する。このランドは,その直径は約1.2mmである。
そして,上記スルーホール2は上記溶融ハンダ浴への
浸漬により,その内壁にスルーホールメッキ膜が施さ
れ,基板8の両面に形成された回路82は導通される。
次に,本例の半導体搭載用基板の製造方法について,
その工程の概要を説明する。
まず,第5図に示すごとく,スルーホール2とリード
ピン4とを,ハンダ接合5すると共に,リードピ表面に
ハンダめっき72を形成するに当り,第4図に示すごと
く,該スルーホール2内にリードピン4を挿入し,嵌し
め加工により仮固定する。次に,リードピン4とスルー
ホール2との間にハンダ接合を良好ならしめるためのフ
ラックス処理を行う。次いで,第4図に示すごとく,該
リードピン4の位置に対応して独立した貫通孔61を多数
有する治具板6をリードピン4の下端側C方向より挿入
した状態で,第1図に示すごとく,これら一体を溶融ハ
ンダ7浴中に浸漬する。
そして,約8秒間浸漬した後,上記治具板6を溶融ハ
ンダ7浴上に残したまま,第2図に示すごとく,半導体
搭載用基板1のみを略垂直方向Aに引き上げる。
上記治具板6は,板厚が0.3mmの耐熱性ガラスエポキ
シの基材を使用し,また直径が約1.8mmの貫通孔61を上
記リードピン4に対応する位置に多数有する。
そして,該治具板6は,その略中央部63においては,
半導体搭載用基板1の半導体チップ搭載部分3に相応す
る部分であるため,上記貫通孔61は有しない。
また,上記溶融ハンダ7は,その組成は錫(Sn)90%
と鉛(Pb)10%とからなり,溶融ハンダ7の状態として
浴槽71内に入れる。また,該浴槽71はオーパーフロー式
のものであり,その溶融ハンダ7の温度は平均して約26
0℃に保持する。
本例の製造方法は,上記のように実施されるので,次
の作用効果を有する。
即ち,本例の製造方法は,上記スルーホール2の内壁
21とリードピン4とのハンダ接合及びリードピン4への
ハンダめっき72形成に当り,溶融ハンダ7の浴槽71中に
おいては,治具板6の貫通孔61内に上記リードピン4が
挿入されている。そのため,該リードピン4と貫通孔6
との間隙は狭いことにより比較的静止した溶融ハンダ浴
となり,これにより溶融ハンダ7の表面張力が増大し,
特に下部ランド251の表面におけるハンダの付着量が良
好となる。
その結果,治具板6を溶融ハンダ7の浴上に残したま
ま半導体搭載用基板1のみを略垂直方向Aに引き上げた
とき,上記ランド251の表面及びリードピン4の表面に
は,第8図に示すごとく,比較的均一で膜厚が厚きハン
ダめっき72が形成される。
また,浴槽71中に半導体搭載用基板1を浸漬している
間,溶融ハンダ7による基板8の加熱は上記治具板6に
よって遮断される。そのため,基板8全体の加熱は少な
く,半導体搭載用基板1を浴槽71より引き上げた後にお
いて、リードピン4の表面等の熱放散性が比較的早くな
り,リードピン4のハンダめっき膜厚は厚くなる。
したがって,本例によれば,第1表に示すごとく,リ
ードピン4の表面のハンダめっき膜厚が均一で厚くな
り,また耐エージング性に優れた電子部品搭載用基板1
を提供することができる。
なお,リードピン4のハンダめっきは,第8図に示す
ごとく,Bの領域においてそのハンダめっき膜の厚さtを
測定したものであり,またその平均値を示すものであ
る。
第1表において,ハンダぬれ性の測定は下記の方法に
よって行う。
即ち,米国規格(MIL−STD883B METHOD2003)に準
じ、フラックスとして弱活性ロジンを使用し,またハン
ダとしてSn63%とPb37%との共晶のものを使用する。
そして,ハンダ浴温を260±5℃に保持しつつ,リー
ドピンを該浴中に5秒浸漬後,引き上げ速度25mm/秒で
引き上げる。このようにして,引き上げた後に,新しく
上記の処理により付着したハンダがリードピンの表面の
全体の95%以上を覆うものを良好と評価する。
第2実施例 本例の製造方法を,第6図を用い,また第1図〜第3
図を参照して説明する。
即ち,本例の製造方法は,上記第1実施例における基
板8を第6図に示す半導体搭載用基板1とし,また治具
板6をチタン製の治具板とした。その他の構成は、上記
第1実施例と同様の構成とした。
即ち,半導体搭載用基板1は,第3図に示すごとく,
変性トリアジン樹脂とガラス布とからなる基板8上に,
半導体チップ9を搭載し,該半導体チップ9とリード82
とをワイヤー91で電気的接続してワイヤボンディングを
完了する。そして,これらの周辺に,上記基板8上に同
質材料からなる樹脂流出防止用の枠92を形成する。次
に,この枠92内にエポキシ樹脂を注入し,上記半導体チ
ップ9等を樹脂封止する。しかる後,上記枠92の上端に
エポキシ樹脂の接着剤95を介して蓋94を形成して密封す
る。
このようにして,形成した半導体搭載用基板1は,前
記第3図に示す貫通孔61を有するチタン製の治具板6に
リードピン4を挿入して一体とする。そして,第1図及
び第2図に示すごとく,スルーホール2内のリードピン
とその内壁21とをハンダ接合すると共に,リードピン表
面にハンダめっきを施す。
本例の製造方法は,上記のように構成されているの
て,次の作用効果を有する。
即ち,上記第1実施例における作用効果のほかに,治
具板6として,チタン製のものを使用しているため耐熱
性及び耐久性等に優れている。
したがって,本例によれば,第1表に示すごとく,リ
ードピンのハンダめっき膜厚が厚く,また耐エージング
性に優れた半導体搭載用基板を安定して提供することが
できる。
第3実施例 本例の製造方法を第7図を用い,また第1図〜第3図
を用いて説明する。
即ち,本例の製造方法は,上記第1実施例における半
導体搭載用基板1及び治具板6を一体に溶融ハンダ7の
浴中に浸漬するのに代えて,予め溶融ハンダ7の浴上に
治具板6を配設しておき,次いで治具板6の貫通孔61に
半導体搭載用基板1のリードピン4を挿入,浸漬するも
のである。
また,上記溶融ハンダ7の温度を240℃とし,また浸
漬時間を14秒としたほかは,上記第1実施例1と同様の
構成とした。
即ち,本例は,第7図に示すごとく,溶融ハンダ7の
浴面上に治具板6を予め固定しておき,次いでこの治具
板6を貫通孔61に半導体搭載用基板1のリードピン4を
挿し,溶融ハンダ7中でスルーホール2の内壁21とハン
ダ接合すると共に,リードピン表面にハンダめっきを施
すものである。上記半導体搭載用基板1は,上下運動が
可能なロボットアーム85により把持する。そして,該ロ
ボットアーム85は,浴槽71上方において,上下運動し
て,半導体搭載用基板1を該浴槽71中に浸漬したり,ま
た引き上げたりする。
したがって、本例によれば,上記第1実施例における
作用効果のほかに,ロボットアームによる単純な反復作
業が可能となり,またその作業能率及び位置合わせ等の
精度を向上することができる。また,治具板6を浴面上
に固定しているため,そのセッティングは簡略化され
る。
以上のごとく,本発明によれば,リードピンのハンダ
めっき膜厚が厚く,また耐エージング性に優れた半導体
搭載用基板を提供することができる。
【図面の簡単な説明】
第1図〜第5図は第1実施例にかかる電子部品搭載用基
板の製造方法を示し,第1図及び第2図はその側面一部
切欠断面図,第3図は治具板の平面図,第4図及び第5
図はハンダ接合前及び後の電子部品搭載用基板の側面拡
大断面図,第6図は第2実施例にかかる製造方法を示
し,第7図は第3実施例にかかる製造方法を示し,第8
図は上記第1〜第3実施例にかかる電子部品搭載用基板
の側面拡大説明図,第9図は従来例を示す。 1……電子部品搭載用基板, 2……スルーホール, 3……電子部品搭載部分, 4……リードピン, 5……ハンダ接合, 6……治具板, 61……貫通孔, 7……溶融ハンダ, 71……浴槽, 72……ハンダめっき, 8……基板, 9……電子部品,

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】電子部品搭載部分と,該電子部品搭載部分
    の周辺に立設したリードピンとを有する電子部品搭載用
    基板の製造方法において, 上記電子部品搭載部分の周辺とリードピンをハンダ接合
    すると共にリードピン表面にハンダめっきを施すに当
    り,該リードピンの位置に対応して独立した貫通孔を有
    する治具板を用い,該治具板の上記貫通孔内に上記電子
    部品搭載用基板のリードピンが立設する側から上記リー
    ドピンを挿入した状態で,溶融ハンダ浴中に,リードピ
    ンを浸漬し,その後上記治具板を溶融ハンダ浴上に残し
    たまま電子部品搭載用基板のみを略垂直方向に引き上げ
    ることを特徴とする電子部品搭載用基板の製造方法。
JP10837488A 1988-04-30 1988-04-30 電子部品塔載用基板の製造方法 Expired - Lifetime JP2603100B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10837488A JP2603100B2 (ja) 1988-04-30 1988-04-30 電子部品塔載用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10837488A JP2603100B2 (ja) 1988-04-30 1988-04-30 電子部品塔載用基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01278758A JPH01278758A (ja) 1989-11-09
JP2603100B2 true JP2603100B2 (ja) 1997-04-23

Family

ID=14483152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10837488A Expired - Lifetime JP2603100B2 (ja) 1988-04-30 1988-04-30 電子部品塔載用基板の製造方法

Country Status (1)

Country Link
JP (1) JP2603100B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658305B1 (ko) * 2003-10-23 2006-12-14 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트의 도포방법 및 도전성 페이스트의 도포장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658305B1 (ko) * 2003-10-23 2006-12-14 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트의 도포방법 및 도전성 페이스트의 도포장치

Also Published As

Publication number Publication date
JPH01278758A (ja) 1989-11-09

Similar Documents

Publication Publication Date Title
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
US6510976B2 (en) Method for forming a flip chip semiconductor package
JP3685793B2 (ja) 半導体集積回路装置の製造方法
JP3541491B2 (ja) 電子部品
JP2552822B2 (ja) 半導体パッケージおよびその製造方法
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
US20060001132A1 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
JPS59155950A (ja) 半導体装置用セラミックパッケージ
JP2837355B2 (ja) 半導体icチップのパッケージ及びその製造方法並びにリード・フレーム
JPS62202548A (ja) 半導体装置
KR100234694B1 (ko) 비지에이 패키지의 제조방법
JP2603100B2 (ja) 電子部品塔載用基板の製造方法
JPS6326545B2 (ja)
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
JP2002083841A (ja) 実装構造及びその製造方法
US20220278085A1 (en) Method for connecting an electrical device to a bottom unit by using a solderless joint
KR0169893B1 (ko) 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지
JPS62208642A (ja) 半導体装置の実装方法
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JPS6193654A (ja) 樹脂封止型半導体装置
JPH11135546A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0521516A (ja) フリツプチツプおよびその実装方法
JPH05243338A (ja) Tabテープ及び半導体素子の実装方法
JPH09181244A (ja) 半導体装置
JPH05235108A (ja) フィルムキャリアテープの製造方法