KR100529687B1 - 페이스트 형성방법 - Google Patents

페이스트 형성방법 Download PDF

Info

Publication number
KR100529687B1
KR100529687B1 KR10-2001-7005876A KR20017005876A KR100529687B1 KR 100529687 B1 KR100529687 B1 KR 100529687B1 KR 20017005876 A KR20017005876 A KR 20017005876A KR 100529687 B1 KR100529687 B1 KR 100529687B1
Authority
KR
South Korea
Prior art keywords
paste
line
nozzle
shape
forming method
Prior art date
Application number
KR10-2001-7005876A
Other languages
English (en)
Other versions
KR20010090837A (ko
Inventor
이쿠시마카즈마사
Original Assignee
무사시 엔지니어링 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18162859&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100529687(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 무사시 엔지니어링 인코포레이티드 filed Critical 무사시 엔지니어링 인코포레이티드
Publication of KR20010090837A publication Critical patent/KR20010090837A/ko
Application granted granted Critical
Publication of KR100529687B1 publication Critical patent/KR100529687B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)
  • Glass Compositions (AREA)

Abstract

액량의 변동이 없고, 접착체를 접합시키는 작업에 있어서, 기포의 혼입을 일으키지 않고 페이스트를 형성하는 것.
피착체 위에 선 모양의 페이스트 묘화선으로 묘화 형상을 형성하는 페이스트 형성방법. 노즐, 페이스트, 페이스트를 저장하는 용기 및 페이스트 공급수단을 이용해서, 피착체 위에 페이스트로 선 모양으로 묘화한다. 노즐에서 페이스트를 연속적으로 토출시켜 행한다. 피착체, 노즐 혹은 페이스트의 어느 것인가로 이동 작용을 주어 묘화를 행한다. 피착체는 바람직하게는 리드 프레임이고, 페이스트는 다이 본딩용 접착제이다. 묘화 형상은 복수의 선분으로 구성되는 도형, 바람직하게는 방사상의 도형이다. 선분은 노즐, 피착체 혹은 페이스트의 왕복 동작을 행하는 것으로 묘화선 2개로 형성하고, 묘화 형상을 묘화선의 시점 및 종점의 총 수가 선분의 수 이하가 되도록 하고, 또한 묘화 형상의 단점(端点)이 아닌 부분에 묘화선의 시점 및 종점이 오도록 형성한다.

Description

페이스트 형성방법{METHOD OF FORMING PASTE}
본 발명은, 페이스트(paste)를 금속편 등의 표면에 균일하게 도포하는 방법에 관한 것이다.
본 발명에 있어서, 「페이스트」란 피착면에 선 모양으로 칠할 수 있을 정도의 점도를 가지는 접착제, 도료 등의 페이스트를 말한다. 열경화성의 도전성 수지가 예시된다.
본 발명에 있어서, 「피착체」란 상기의 페이스트를 칠하는 피착면을 가지는 물체를 말한다. 리드 프레임이 예시된다.
반도체의 제조공정 등에 사용되는 도전성 페이스트는, 리드 프레임이라 불리는 금속 스트립의 소정 위치에 점(点) 형상으로 도포되어 있다.
반도체 소자가 대형화하는데 따라, 다점 노즐을 사용해서 대량의 페이스트를 한번에 도포하는 방식을 채용해 왔지만, 이 방식에서는 반도체 칩을 소정의 위치에 탑재할 때, 반도체 칩 이면과 리드 프레임과의 사이에 기포를 혼입하기 쉽고, 노즐 외부 지름이나 배치 등에 여러가지 개선을 하고 있지만, 획기적인 해결에는 이르지 못하였다.
도 1은 노즐의 궤적에 따라 리드 프레임 위에 선 모양의 페이스트가 순차적으로 묘화되어 가는 본 발명의 일실시예를 모식적으로 나타내는 도면이다.
도 2는 본 발명의 방법에서 십자 모양의 도형이 그려진 리드 프레임을 나타내는 도면이다.
도 3(A)는 십자 모양의 도형의 묘화 수순을 설명하는 도면이다.
도 3(B)는 묘화선 폭보다도 가는 지름의 노즐을 사용해서 묘화의 단점부(端点部)에서부터 토출하면서 되돌아오는 작업을 행하여 십자 모양의 도형을 그리는 수순을 설명하는 도면이다.
도 4(A)는 본 발명의 방법으로 형성한 페이스트 위에 반도체 소자를 싣는 공정을 나타낸 도면이다.
도 4(B)는 균등한 힘을 인가하여 반도체 소자를 밀착시키는 공정을 나타낸 도면이다.
도 5(A)는 종래 예에 있어서, 복수의 노즐을 사용해서 행한 점 모양 도포를 나타내는 도면이다.
도 5(B)는 종래 예에 있어서, 접착 후의 반도체 칩 측면으로의 페이스트의 돌출을 나타내는 도면이다.
도 5(C)는 종래 예에 있어서, 접착한 중앙 부근에 혼입한 기포를 나타내는 도면이다.
도 6(A)는 본 발명의 방법에 의해 노즐을 이용해서 행한 선 모양 도포를 나타내는 도면이다.
도 6(B)는 본 발명의 방법에 의해 접착 후의 반도체 칩 측면으로 페이스트의 균일한 돌출을 나타내는 도면이다.
도 6(C)는 본 발명의 방법에 의해 접착한 중앙 부근에 혼입한 기포가 없는 것을 나타내는 도면이다.
도 7은 본 발명의 방법에 의해 용이하게 제어 가능한 페이스트 형상을 나타내는 도면이다.
종래의 방법에서는, 기포의 혼입을 일으키면, 페이스트를 건조공정시키는 것으로, 기포가 팽창해버려 반도체 소자를 파괴한다는 문제점을 일으킨다. 또한, 다점 노즐은 반도체 소자의 사이즈나 리드 프레임의 형상에 맞추어 그때마다 설계, 제작하지 않으면 안된다는 문제점이 있었다.
본 발명은, 이러한 다수의 노즐을 소망의 묘화형상(描畵形狀)으로 배열하여 점 모양 도포를 행하는 종래의 방법에 비해, 거의 액량의 변동이 없고, 더구나 페이스트의 위에 반도체 칩 등의 접착체를 접합시키는 작업에 있어서, 기포의 혼입을 일으키는 일이 전혀 없게 되는 페이스트 형성방법을 제공하고자 하는 것이다.
본 발명은 상기 종래 방법의 문제점을 해결하기 위한 페이스트 형성방법으로서, 피착체 위에 선 모양의 페이스트 묘화선(描畵線)으로 묘화형상(描畵形狀)을 형성하는 것을 특징으로 하고 있다. 상기의 본 발명의 방법에서는, 노즐, 페이스트, 페이스트를 저장하는 용기 및 페이스트 공급수단을 사용해서, 피착체 위에 페이스트로 선 모양으로 묘화(描畵)하고 있고, 따라서 본 발명은, 노즐, 페이스트, 페이스트를 저장하는 용기 및 페이스트 공급수단을 사용해서 피착체 위에 선 모양의 페이스트의 묘화선으로 묘화 형상을 형성하는 페이스트 형성방법이다.
노즐에서 페이스트를 연속적으로 토출시키고 있고, 따라서 본 발명은 피착체 위에 노즐에서 연속적으로 토출시킨 선 모양의 페이스트 묘화선으로 묘화 형상을 형성하는 페이스트 형성방법이다.
보다 상세하게는 본 발명은, 노즐, 페이스트, 페이스트를 저장하는 용기 및 페이스트 공급수단을 사용하여 피착체 위에 노즐에서 연속적으로 토출시킨 선 모양의 페이스트 묘화선으로 묘화 형상을 형성하는 페이스트 형성방법이다. 이 방법에 있어서, 피착체, 노즐 혹은 페이스트의 어느 것인가로 이동작용을 주어 묘화를 행하고 있고, 노즐, 페이스트, 페이스트를 저장하는 용기 및 페이스트 공급수단을 사용하여 피착체, 노즐 혹은 페이스트의 어느 것인가로 이동작용을 주어, 피착체 위에 노즐에서 연속적으로 토출시킨 선 모양의 묘화선으로 묘화 형상을 형성하는 페이스트 형성방법이다.
상기 방법에 있어서, 피착체는 리드 프레임이고, 페이스트는 다이 본딩용 접착제이다.
본 발명의 다이 본딩용 접착제의 형성방법은, 리드 프레임 위에 선 모양의 다이 본딩용 접착제의 묘화선으로 묘화 형상을 형성하는 것을 특징으로 하고 있다. 본 발명은, 노즐, 다이 본딩용 접착제, 다이 본딩용 접착제를 저장하는 용기 및 다이 본딩용 접착제 공급수단을 사용해서, 리드 프레임에 선 모양의 다이 본딩용 접착제의 묘화선으로 묘화 형상을 형성하는 다이 본딩용 접착제의 형성방법이다.
본 발명은, 리드 프레임 위에, 노즐에서 연속적으로 토출시킨 선 모양의 다이 본딩용 접착제의 묘화선으로 묘화 형상을 형성하는 다이 본딩용 접착제의 형성방법이다.
본 발명은, 노즐, 다이 본딩용 접착제, 다이 본딩용 접착제를 저장하는 용기 및 다이 본딩용 접착제 공급수단을 사용해서, 리드 프레임 위에 노즐에서 연속적으로 토출시킨 선 모양의 다이 본딩용 접착제의 묘화선으로 묘화 형상을 형성하는 다이 본딩용 접착제의 형성방법이다. 노즐, 다이 본딩용 접착제, 다이 본딩용 접착제를 저장하는 용기 및 다이 본딩용 접착제 공급수단을 사용하여, 리드 프레임, 노즐 혹은 다이 본딩용 접착제의 어느 것인가로 이동작용을 주어, 리드 프레임 위에 노즐에서 연속적으로 토출시킨 선 모양의 다이 본딩용 접착제의 묘화선으로 묘화 형상을 형성하는 다이 본딩용 접착제의 형성방법이다.
본 발명의 방법에서 그리는 묘화 형상의 태양에 대해서 설명한다.
대표적인 묘화 형상은, 복수의 선분으로 구성되는 도형이다. 여기서 「선분」이란 묘화선으로 구성하는 묘화 형상의 선 모양체의 부분을 지시하고 있다. 묘화 형상이 예컨대 십자(十)형의 경우, 4개의 선분으로 구성되는 도형이다. 바람직한 묘화 형상의 태양은 방사상의 도형이다. 본 발명의 방법이 적용되는 예컨대 반도체 소자의 제조에서, 반도체 칩의 세라믹 패키지(PKG)로의 다이 본딩에 있어서, 도포된 접착제의 형상이 방사상의 도형이면, 그 위에 실린 반도체 칩에 균등한 힘을 인가하여 PKG에 밀착시킨 때, 반도체 칩ㆍ사이즈가 크더라도 피착면으로의 접착제의 퍼짐이 좋고, 반도체 칩과 PKG와의 본딩이 양호하게 되기 때문이다.
묘화 형상은, 닫힌 형상을 포함하는 도형일 수 있다. 복수의 선분으로 구성되는 묘화 형상에 있어서, 적어도 1개의 선분을 묘화선 2개로 형성하는 것이 바람직하다. 이 묘화선 2개는 묘화선을 왕복시켜 형성하는 것이 바람직하다. 즉, 적어도 1개의 선분을 노즐, 피착체 혹은 페이스트의 왕복동작을 행하는 것으로 형성한다. 상기와 같이 하여 형성하는 선분의 복수개로 1개의 묘화 형상, 즉 1개의 도형을 형성할 수 있다. 그 경우, 1개의 선분을 1개의 시점 및 종점으로 그릴수 있거나 혹은 복수의 선분을 1개의 시점 및 종점에서 그릴수 있다. 즉, 1개의 묘화 형상을 묘화선의 시점 및 종점의 총 수가 선분의 수 이하가 되도록 형성한다. 묘화 형상은 그 단점(端点)이 아닌 부분에 묘화선의 시점 및 종점이 오도록 형성하는 것이 바람직하다. 도포된 접착제의 도형의 단점(端点)이 아닌 부분에 묘화선의 시점 및 종점이 오도록 형성하면, 즉 페이스트 묘화의 시점과 종점이 중앙 부근에 배치되게 되어, 반도체 칩을 실어 균등한 힘을 인가한 때, 접착제는 외주로 향해 매우 균일하게 퍼져 기포를 혼입하는 일이 없기 때문이다. 또한, 묘화 형상은 곡절(曲折) 수가 가장 적게 되도록 형성하는 것이 바람직하다.
페이스트 묘화선으로 묘화 형상을 형성하는 수단은, 노즐, 페이스트, 페이스트를 저장하는 용기 및 페이스트 공급수단으로 이루어지고, 페이스트를 저장하는 용기에서의 페이스트를 노즐에서 정량 토출하는 장치로서, 본 발명의 방법을 실현할 수 있는 것이라면 특별히 제한이 없지만, 리드 프레임 등에 미소한 선이나 획을 고속도, 고정밀도로 그릴 필요가 있고, 본 발명자가 발명하여 별도 특허 출원한 액체정량 토출장치를 사용하는 것이 바람직하다.
액체정량 토출장치는, 예컨대 액체 저장용기, 액체 저장용기내의 액체의 직접적 혹은 간접적인 가압수단, 액체 저장용기에 연통하여 토출구를 기계적으로 개폐하는 토출밸브, 토출구의 근방 부분에서 액체압력을 검출하는 압력센서 및 압력센서에서의 신호에 의거해서 가압수단의 작동을 제어하는 제어수단을 구비하는 장치이다. 이 장치에서는, 가압수단으로의 압력신호 및 가압시간 신호에 의거해서, 액체 저장용기내의 액체를, 압력신호에 대응한 압력으로, 가압시간 신호에 대응한 시간 가압함과 동시에, 가압수단의 작동과 타이밍을 맞추어 토출밸브를 개방하여, 그 토출구에서 액체를 토출하는 것으로, 시간 지연(time lag)없이 토출을 개시할 수 있다. 여기서, 가압수단에 의한 액체의 가압시간이 소정의 시간에 도달하고, 이것에 의해 액체의 토출량이 소정량에 도달한 때는 가압수단의 작동정지와 타이밍을 맞추어 토출밸브가 기계적으로 닫히게 한다. 토출밸브가 닫힘에 따라 토출구를 물리적으로 닫히게 하기 때문에, 우수한 액체 제거성을 가져옴과 동시에, 그 후의 액체부족의 누출을 완전히 방지할 수 있다.
이렇게 하여 1회의 토출을 종료한 후는, 압력센서을 가지고 토출근방 부근의 액체압력을 검출함과 동시에, 이때의 압력신호를 제어수단으로 입력한다. 제어수단은 이 신호에 의거해서 토출구 근방 부분의 잔존 압력을, 미리 정한 특정치로 하기 위해, 가압수단을 가지고 액체압력의 증가 혹은 감소를 가져온다. 또, 여기서 검출 액체압력이 상기 특정치와 일치한 때는 가압수단의 재작동이 불필요한 것은 물론이다.
토출 종료후의 토출구 근방 부분, 더 나아가서는 액체 유로의 내압을 이렇게 항상 일정치로 하여 유로 조건의 변동을 제거한 경우에는, 다음 회의 정량 토출시에 액체의 가압력, 가압시간 등을, 불확정 요소를 고려하지 않고 결정할 수 있고, 또한 고정밀도의 정량 토출을 행할 수 있다. 액체의 1회의 토출이 액체의 선 모양 도포 등과 같이 비교적 긴 시간에 걸쳐 계속되는 경우에는 그 토출의 도중에서도 압력센서에 의한 압력 검출을 행하며, 이 검출 결과에 의거해서 가압수단에 의한 액체 가압력을 제어하는 것이 바람직하다.
이와 같은 장치에 있어서, 바람직하게는, 토출 밸브를 니들 밸브로 한다. 니들 밸브 그 자체는 충분히 소형화 할 수 있으므로, 예컨대 100∼200kgf/㎠ 정도의 고압하에서도 비교적 작은 구동력에 의해 원활하고 또 신속하게 개폐 변위할 수 있고, 따라서 토출의 종료시 액체 제거성을 높이고 또한 토출의 개시시의 시간 지연을 보다 유효하게 제거할 수 있다.
게다가, 구동력이 작게 끝나는 것과 관련하여 토출 밸브의 전체를 소형화 하는 것도 가능하다. 그리고, 보다 바람직하게는, 상기 니들 밸브에 액체압력 보상 피스톤을 설치한다.
이것에 의하면, 액체압력 보상피스톤의 진퇴변위를 가지고 액체 유로, 그 중에서도 토출 및 그 근방 부분의 압력변동에, 보다 간단하고 또 신속하게 게다가 정확하고 확실하게 대처할 수 있다. 예컨대, 니들 밸브가 개방 작동한 때는 토출구 근방 부분에 점유하는 니들 밸브의 체적이 감소하고, 역으로, 니들 밸브를 닫힘 작동한 때는 니들 밸브의 점유 체적이 증가하는 것으로 되므로, 전자의 경우에는 액체압력 보상피스톤을 진출 변위시키는 것으로, 토출구 근방 부분의 액체압력의 저하를 방지할 수 있고, 또한 후자의 경우에는 그 피스톤을 후퇴 변위시키는 것으로 액체압력의 증가를 방지할 수 있다.
따라서, 이 액체압력 보상 피스톤은, 토출의 종료후에서의 액체 잔압을 미리 정한 특성치로 하기 위해, 상기 가압수단과 함께 또는 그것 대신에 적용하는 것도 가능하다.
또, 이와 같은 장치에 있어서, 피가공물에 대해서 토출노즐을 이동시킬 필요가 있는 경우에는, 그 토출노즐을, 예컨대 직각좌표형, 즉 3차원 방향으로의 매니퓰레이터(manipulator)의 제어를 가압수단의 제어 및 토출밸브의 제어에 동기시켜 제어하는 것이 더 바람직하다.
노즐, 피착체 혹은 페이스트 자신을 이동시켜 연속적으로 묘화(描畵)를 행하기 때문에, 다수의 노즐을 소망의 묘화 형상으로 배열하여 점 모양 도포를 행한 경우에 비해 거의 액량의 변동이 없다.
피착체 위에 선 모양의 페이스트 묘화선으로 묘화 형상을 형성할 수 있으므로, 즉 1개의 도형을 소위 한번에 그리는 방법으로 그릴 수 있으므로, 고속도로 고정밀도의 도형이 완성된다.
묘화하는 형상을 프로그램 하면 좋고, 교환 작업없이 소망의 페이스트 묘화로 전환하는 것이 용이하다.
임의 형상의 묘화 형상, 즉 임의 형상의 도형을 그리는 것이 가능하고, 반도체 칩 등의 접착체를 접합하는 작업에 있어서, 피착면으로 페이스트의 퍼짐이 좋고, 접착체와 피착체와의 본딩이 양호하게 되는 도형, 즉 기포를 혼입하지 않고 접착 후의 접착체 측면으로 페이스트의 돌출량이 균일하게 되는 도형으로 그릴 수 있다.
특히, 1개의 묘화 형상마다 1개의 시점 및 종점에서 임의의 형상으로 그릴수 있고, 또한 도형의 단점(端点)이 아닌 부분에 묘화선의 시점 및 종점이 오도록 형성할 수 있으며, 페이스트의 부풀어 오른 점의 위치 및 수를 제어할 수 있기 때문에, 반도체 칩 등의 접착체를 접합하는 작업에 있어서, 그 도형을 구성하는 페이스트는 피착면 전체에 또 외주면으로 밀어내도록 확산한다.
본원 발명의 상세를 실시예에서 설명한다. 본원 발명은 이들 실시예에 의해 어떻게 한정되는 것은 아니다.
실시예 1
본 실시예에서는, 노즐을 XYZ 방향으로 이동시키는 방식으로 하여, 노즐 하방에 페이스트를 피착하는 재료(이하, 리드 프레임)을 배치한다. 다른 방식으로서는 리드 프레임을 XYZ로 이동시키는 방법, 노즐만 Z 방향으로 이동하고, 리드 프레임을 XY 방향으로 이동시키는 방법 혹은 노즐에서 토출된 페이스트 자신에 외부에서 응력을 인가하여, 리드 프레임 위에서 XY 방향으로 묘화시키는 방식의 어느 것이라도 된다.
페이스트가 저장된 용기의 선단에는 노즐이 접속되어 있다. 도시하지 않은 공급수단에 의해 노즐에서 페이스트가 토출된다.
도 1과 같이 리드 프레임은 노즐 하방에 배치, 고정되어 있다.
노즐이 하강하여, 페이스트가 토출되면 동시에 노즐이 XY 방향으로 이동한다. 도 2와 같이 노즐의 궤적에 따라 리드 프레임 위에는 선 모양의 페이스트가 순차적으로 묘화되어 간다.
노즐을 어떠한 순서로 이동시키는가는 도시하지 않은 이동 제어부에 미리 설정한 시퀀스 프로그램에 의해 결정된다.
실제의 묘화 수순을 도면에 따라 설명한다.
도 3(A) 및 도 3(B)는 십자로 묘화를 행하는 경우를 나타내고 있다. 묘화의 단점(端点), 즉 선단 부분에 시점과 종점을 배치하면, 그 위치에서 페이스트의 토출을 개시 혹은 종료하게 된다. 이 경우, 선단부에는 잉여의 페이스트가 모여 동일한 선폭을 유지할 수 없게 된다.
도 3(A) 및 도 3(B)는 실제의 묘화선 폭보다도 가는 지름의 노즐을 사용해서 묘화의 단점부(端点部)에서 토출하면서 되돌아감을 행한 예이고, 이렇게 함으로써 선단부에서 잉여 페이스트를 없앨 수 있다.
이렇게 하여 도포된 페이스트를 리드 프레임의 측면에서 보면, 도 4(A)와 같이 된다. 실제로는 페이스트 주변부보다도 중앙부 쪽이 잉여 페이스트의 작용으로 약간 높게 되어 있다.
도 4(A) 및 도 4(B)는 반도체 소자를 접착하는 공정을 나타낸 것이지만, 이와 같이 페이스트 묘화의 시점과 종점을 중앙 부근에 배치함으로써, 선단부에서는 문제가 있었던 잉여 페이스트가 접착공정에 있어서, 반도체 소자 이면의 중앙 부근에 먼저 페이스트가 부착하고, 점차 주변으로 퍼지는 작용을 갖기 때문에, 접착 후의 페이스트 형상을 매우 균일하게 할 수 있다.
한편, 복수의 노즐을 사용하여 점 모양 도포를 행한 예가 도 5(A)이다. 상기와 마찬가지로 접착작업을 행하면, 도 5(B)와 같이 반도체 소자 외주의 퍼지는 쪽에 변동을 일으킨다. 더구나 치명적인 문제로서 중앙부에 페이스트가 퍼지지 않는 공간, 즉 기포를 형성해 버린다.
이 기포는 페이스트를 가열 건조하여 리드 프레임과 반도체 소자를 고정하는 공정에서 열팽창을 일으키고, 반도체 소자를 그 팽창시의 응력에 의해 파괴해버린다는 문제점의 원인이 된다.
본 발명의 수순에 의해, 도 6(A)와 같이 페이스트를 묘화하면, 반도체 소자를 접착한 후의 페이스트 형상은, 도 4(B)와 같이 되고, 또 반도체 소자 측면의 페이스트가 퍼지는 쪽은 도 6(B)에 나타내는 바와 같이 외주를 따라 매우 균일한 형상을 얻는다.
더구나, 페이스트 묘화의 시점 및 종점을 반도체 소자가 접착되는 중앙 부근에 배치함으로써, 기포을 혼입하지 않기 때문에, 상기 문제점을 일으키지 않는다.
또한, 반도체 소자는 반드시 정방형으로는 한정되지 않는다.
복수의 노즐에 의한 점 모양 도포에서는, 종래 반도체 소자 형상에 맞춘 노즐 배치로 하고, 그 때마다 공구를 사용해서 노즐을 교환하고 있었지만, 본 발명에 의하면, 묘화하는 형상을 프로그램 하면 좋고, 교환 작업없이 소망의 페이스트 묘화로 전환하는 것도 또한 매우 용이하다.
도 7에 상기 전환에 의해, 용이하게 제어 가능한 페이스트 형상을 나타내었다.
고속도로 고정밀도의 도형을 그릴수 있고, 반도체 칩 등이 피착면에 대해 눌려지는 것에 의해, 그 도형을 구성하는 페이스트는, 피착면 전체에, 또 외주면으로 밀려지도록 확산하고, 접착면에 기포를 혼입하지 않고 피착면 전체에 균일하게 페이스트가 퍼져버리기 때문에 균일한 제품이 고속도로 얻어지고, 기포에 의한 불량품의 발생을 최소화 할 수 있다.

Claims (13)

  1. 접합 접착 시 접합면에 기포가 남지 않는 묘화(描畵)방법으로서, 피착체 위에 선 모양의 페이스트 묘화선(描畵線)으로 묘화형상을 형성하되, 묘화선의 시점 및 종점의 총수가 선분의 수 이하가 되도록 형성하는 것을 특징으로 하는 페이스트 형성방법.
  2. 제 1 항에 있어서, 노즐, 페이스트, 페이스트를 저장하는 용기 및 페이스트 공급수단을 사용해서, 피착체 위에 페이스트로 선 모양으로 묘화(描畵)하는 페이스트 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 노즐에서 페이스트를 연속적으로 토출시켜 행하는 페이스트 형성방법.
  4. 제 2 항에 있어서, 피착체, 노즐 혹은 페이스트의 어느 것인가로 이동작용을 주어 묘화를 행하는 페이스트 형성방법.
  5. 제 1 항 또는 제 2 항에 있어서, 피착체가 리드 프레임이고, 페이스트가 다이 본딩용 접착제인 페이스트 형성방법.
  6. 제 1 항 또는 제 2 항에 있어서, 묘화 형상이 복수의 선분으로 구성되는 도형인 페이스트 형성방법.
  7. 제 6 항에 있어서, 묘화 형상이 방사상의 도형인 페이스트 형성방법.
  8. 제 1 항 또는 제 2 항에 있어서, 묘화 형상이 닫힌 형상을 포함하는 도형인 페이스트 형성방법.
  9. 제 6 항에 있어서, 적어도 1개의 선분을 묘화선 2개로 형성하는 페이스트 형성방법.
  10. 제 9 항에 있어서, 적어도 1개의 선분을 노즐, 피착체 혹은 페이스트의 왕복 동작을 행하는 것으로 형성하는 페이스트 형성방법.
  11. 제 1 항 또는 제 2 항에 있어서, 묘화 형상을 묘화선의 시점 및 종점의 총 수가 선분의 수 이하가 되도록 형성하는 페이스트 형성방법.
  12. 제 1 항 또는 제 2 항에 있어서, 묘화 형상을 그 단점(端点)이 아닌 부분에 묘화선의 시점 및 종점이 오도록 형성하는 페이스트 형성방법.
  13. 제 1 항 또는 제 2 항에 있어서, 묘화 형상을 곡절(曲折) 수가 가장 적게 되도록 형성하는 페이스트 형성방법.
KR10-2001-7005876A 1998-11-13 1999-08-11 페이스트 형성방법 KR100529687B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32416798A JP3453075B2 (ja) 1998-11-13 1998-11-13 ペーストの形成方法
JP?10-324167 1998-11-13

Publications (2)

Publication Number Publication Date
KR20010090837A KR20010090837A (ko) 2001-10-19
KR100529687B1 true KR100529687B1 (ko) 2005-11-17

Family

ID=18162859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7005876A KR100529687B1 (ko) 1998-11-13 1999-08-11 페이스트 형성방법

Country Status (10)

Country Link
US (1) US6861095B1 (ko)
EP (1) EP1134034B1 (ko)
JP (1) JP3453075B2 (ko)
KR (1) KR100529687B1 (ko)
CN (1) CN1154544C (ko)
AT (1) ATE284760T1 (ko)
DE (1) DE69922695T2 (ko)
MY (1) MY121104A (ko)
TW (1) TW568801B (ko)
WO (1) WO2000029128A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3738596B2 (ja) * 1999-03-24 2006-01-25 松下電器産業株式会社 ペースト塗布装置およびペースト塗布方法
JP4277428B2 (ja) * 2000-07-18 2009-06-10 パナソニック株式会社 ボンディングペーストの塗布装置および塗布方法
DE10054159A1 (de) * 2000-11-02 2002-05-16 Wacker Siltronic Halbleitermat Verfahren zur Montage von Halbleiterscheiben
EP1306887A1 (de) * 2001-10-29 2003-05-02 Esec Trading S.A. Dispensdüse und Verfahren zum Auftragen von Klebstoff
JP4134888B2 (ja) * 2003-11-14 2008-08-20 松下電器産業株式会社 ペースト塗布装置およびペースト塗布方法
JP3798003B2 (ja) * 2004-02-05 2006-07-19 沖電気工業株式会社 ダイスボンド装置及びダイスボンド方法
US20050260789A1 (en) * 2004-05-21 2005-11-24 Texas Instruments Incorporated Method and system for applying an adhesive substance on an electronic device
JP4524585B2 (ja) * 2004-06-24 2010-08-18 ソニー株式会社 半導体装置および半導体装置の製造方法
TW200939407A (en) * 2008-03-13 2009-09-16 Chipmos Technologies Inc Multi-chip package structure and the method thereof
WO2010035478A1 (ja) * 2008-09-26 2010-04-01 芝浦メカトロニクス株式会社 塗布装置及び塗布方法
US20100233369A1 (en) * 2009-02-16 2010-09-16 Esec Ag Method Of Forming A Paste Pattern
JP2010197820A (ja) * 2009-02-26 2010-09-09 Sumitomo Chemical Co Ltd 偏光板の製造方法
CN102326239B (zh) * 2009-03-10 2013-12-11 积水化学工业株式会社 半导体芯片层叠体的制造方法及半导体装置
CN102133568B (zh) * 2010-01-27 2014-01-29 比亚迪股份有限公司 一种用于触控面板的点胶方法及点胶图案
CH704254B1 (de) * 2010-12-22 2014-05-15 Esec Ag Verfahren zum Auftragen eines Klebstoffmusters auf ein Substrat mittels einer entlang einer vorbestimmten Bahn bewegbaren Schreibdüse.
JP6152248B2 (ja) * 2012-04-19 2017-06-21 ファスフォードテクノロジ株式会社 ペースト塗布装置及びペースト塗布方法並びにダイボンダ
JP6905444B2 (ja) * 2017-09-29 2021-07-21 シチズンファインデバイス株式会社 画像表示装置の製造方法
JP6577608B2 (ja) * 2018-01-09 2019-09-18 本田技研工業株式会社 樹脂補強金属部品の製造方法
JP7120119B2 (ja) * 2019-03-29 2022-08-17 日本電産株式会社 液剤塗布方法、液剤塗布機および液状ガスケット

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186384A (ja) * 1996-11-08 1998-07-14 Sony Corp 液晶素子及びその製造方法、並びにその製造装置
JPH10221698A (ja) * 1997-02-04 1998-08-21 Seiko Epson Corp ペーストパターン形成装置および液晶パネル製造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156398A (en) * 1977-08-10 1979-05-29 Nordson Corporation Apparatus for applying a hot melt adhesive pattern to a moving substrate
JPS5670873A (en) * 1979-11-12 1981-06-13 Sekisui Prefab Homes Ltd Coating method of adhesive agent to plate
GB8316704D0 (en) * 1983-06-20 1983-07-20 Bondina Ltd Interlinings
US4803124A (en) * 1987-01-12 1989-02-07 Alphasem Corporation Bonding semiconductor chips to a mounting surface utilizing adhesive applied in starfish patterns
JPH0640555B2 (ja) * 1987-02-09 1994-05-25 株式会社東芝 ダイボンデイング装置
JPS6481294A (en) * 1987-09-22 1989-03-27 Juki Kk Method and apparatus for forming thick-film circuit
EP0378233B1 (en) * 1989-01-13 1994-12-28 Matsushita Electric Industrial Co., Ltd. An adhesive composition for use in the mounting of electronic parts and a method for mounting electronic parts on a printed circuit board by the use of the same
JPH04237305A (ja) 1991-01-22 1992-08-25 Matsushita Electric Ind Co Ltd 厚膜回路描画装置用のｎｃデータ作成方法
JPH0661276A (ja) 1992-08-06 1994-03-04 Matsushita Electron Corp リードフレーム
US5415693A (en) * 1992-10-01 1995-05-16 Hitachi Techno Engineering Co., Ltd. Paste applicator
JP3074426B2 (ja) 1993-04-19 2000-08-07 富士写真フイルム株式会社 接着剤の塗布方法
US5932012A (en) * 1995-06-23 1999-08-03 Hitachi Techno Engineering Co., Ltd. Paste applicator having positioning means
US5681757A (en) * 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
JP3237544B2 (ja) * 1996-10-11 2001-12-10 富士通株式会社 平面表示パネルの製造方法及び平面表示パネル
JP2925074B2 (ja) 1996-11-08 1999-07-26 三星電子株式会社 Ｌｏｃ型半導体チップパッケージ及びその製造方法
DE59811823D1 (de) * 1997-09-05 2004-09-23 Esec Trading Sa Halbleiter-Montageeinrichtung zum Auftragen von Klebstoff auf einem Substrat
US6348234B1 (en) * 1999-03-31 2002-02-19 Matsushita Electric Industrial Co., Ltd. Paste applying method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186384A (ja) * 1996-11-08 1998-07-14 Sony Corp 液晶素子及びその製造方法、並びにその製造装置
JPH10221698A (ja) * 1997-02-04 1998-08-21 Seiko Epson Corp ペーストパターン形成装置および液晶パネル製造装置

Also Published As

Publication number Publication date
MY121104A (en) 2005-12-30
EP1134034A1 (en) 2001-09-19
EP1134034B1 (en) 2004-12-15
DE69922695T2 (de) 2005-12-01
TW568801B (en) 2004-01-01
JP2000140742A (ja) 2000-05-23
KR20010090837A (ko) 2001-10-19
CN1154544C (zh) 2004-06-23
DE69922695D1 (de) 2005-01-20
US6861095B1 (en) 2005-03-01
CN1325326A (zh) 2001-12-05
JP3453075B2 (ja) 2003-10-06
ATE284760T1 (de) 2005-01-15
EP1134034A4 (en) 2002-02-27
WO2000029128A1 (fr) 2000-05-25

Similar Documents

Publication Publication Date Title
KR100529687B1 (ko) 페이스트 형성방법
KR100683443B1 (ko) 재료 액적 분배 방법
JPH04348540A (ja) フリップチップボンダー
JP5019900B2 (ja) 液体材料の充填方法、装置およびプログラム
JP2006289295A (ja) 粘性材料塗布装置、及び粘性材料塗布方法
TWI404577B (zh) A method for filling a liquid material, a device, and a recording medium on which a program is recorded
KR100394452B1 (ko) 페이스트 도포 방법 및 페이스트 도포 장치
JPS61234968A (ja) 塗布装置
JPH10314640A (ja) 接着剤の塗布方法および装置
WO2008021860A2 (en) Process for precision placement of integrated circuit overcoat material
JP2001144113A (ja) ボンディングペーストの塗布方法
JPH11330679A (ja) フラックス塗布ヘッド及びこれを備えた塗布装置
US9987646B2 (en) Bonding material applying apparatus and bonding material applying method
JPH07130774A (ja) 接着剤の塗布装置及び塗布方法
JP2001046937A (ja) 粘性液体塗布装置および方法
JP2001025699A (ja) 塗布ノズル及びそれによる塗布方法と装置、それを用いた半導体製造装置
JPH10137657A (ja) 接着剤塗布装置
JPH05129350A (ja) ダイボンデイングペ−スト塗布装置
JPH10322000A (ja) 電子部品接着用ボンドの塗布方法
JPH09141879A (ja) インクジェットプリンタヘッドの製造方法
JP2841915B2 (ja) ペースト塗布装置
JPS6329526A (ja) ペレツトボンダ
KR100197858B1 (ko) 리드 프레임에 스크린 프린트 기법을 이용한 개선된 칩 부착방법
JPS61133162A (ja) 中高粘度液状物質の塗布方法及び装置
KR20050041637A (ko) 반도체 제조공정의 에폭시 디스펜서 및 이를 이용한 다이어태치 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 13

EXPY Expiration of term