KR100263960B1 - 디스플레이 장치 및 그 구동 방법 - Google Patents

디스플레이 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100263960B1
KR100263960B1 KR1019960026616A KR19960026616A KR100263960B1 KR 100263960 B1 KR100263960 B1 KR 100263960B1 KR 1019960026616 A KR1019960026616 A KR 1019960026616A KR 19960026616 A KR19960026616 A KR 19960026616A KR 100263960 B1 KR100263960 B1 KR 100263960B1
Authority
KR
South Korea
Prior art keywords
signal
gray scale
subframe
bits
subframes
Prior art date
Application number
KR1019960026616A
Other languages
English (en)
Other versions
KR970022921A (ko
Inventor
마사야 다지마
도시오 우에다
히로히토 구리야마
가츠히로 이시다
아키라 야마모토
Original Assignee
아끼구사 나오유끼
후지쯔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP28297295A external-priority patent/JP3408680B2/ja
Priority claimed from JP28297395A external-priority patent/JP3375473B2/ja
Application filed by 아끼구사 나오유끼, 후지쯔 가부시키가이샤 filed Critical 아끼구사 나오유끼
Publication of KR970022921A publication Critical patent/KR970022921A/ko
Application granted granted Critical
Publication of KR100263960B1 publication Critical patent/KR100263960B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Abstract

각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라서 시 분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이 하는 디스플레이 장치는 수직 동기 신호가 공급되어, 상기 수직 동기 신호의 주파수에 따라서 상기 단일 프레임에 대한 기간내에 디스플레이될 수 있는 상기 서브프레임의 수를 선택하고, 상기 서브프레임의 수에 대응하는 서브프레임 선택 신호를 제공하는 서브프레임 선택 회로와; 상기 서브프레임 선택 회로에 동작적으로 접속되어 상기 서브프레임 선택 신호와 입력 디스플레이 데이타 신호를 수신하고, 상기 서브프레임의 선택된 수에 따라서 상기 복수 레벨 그레이 스케일 화상의 상기 디스플레이를 제어하는 디스플레이 제어 회로를 포함한다. Vsync.의 주파수가 변경될 때, 상기 서브프레임의 최적의 수가 선택되어, 다수의 지속 펄스와 의사 복수 레벨 그레이 스케일 변환 및 이중 서브프레임 변환을 위한 변환표가 적절하게 선택된다.

Description

디스플레이 장치 및 그 구동 방법
본 발명은 다중 주사에 응하여 플라즈마 디스플레이 패널 또는 액정 디스플레이 패널을 사용하는 디스플레이 장치와 같이 프레임내 시분할 다중화 방법을 사용하여 복수 레벨 그레이 스케일(multiple-level gray scale) 디스플레이를 제공하는 디스플레이 장치를 제어하기 위한 디스플레이 제어 수단의 개선 및 그 구동방법의 개선에 관한 것이다.
최근에, 플라즈마 디스플레이 패널(이하 PDP로 칭함) 및 액정 디스플레이 패널(이하 LCD로 칭함)을 사용하는 디스플레이 장치가 대형 스크린에 대한 요구 및 디스플레이 장치의 크기에 대한 요구를 만족시키도록 개발 및 생산된 바 있다.
상기 디스플레이 패널은 라이트-온 상태와 라이트-오프 상태, 즉 명(bright)상태와 암(dark) 상태의 단지 2개의 안정적인 동작 상태만을 갖는다. 따라서, 복수 레벨 그레이 스케일 디스플레이는 RGB 신호를 사용하는 풀컬러를 제공하기 위해 프레임내 시분할 다중화 방법을 사용함으로써 제공된다. 상기 프레임내 시분할다중화 방법은 수직 동기 신호에 동기되는 단일 프레임이 1/60 초의 사이클을 가질때, 점등 동작이 1/60 초(약 16.7 msec)의 한 프레임 주기 동안의 명도에 따라 반복되고, 명도의 차이가 표시되는 방법이다.
상기 프레임내 시분할 다중화 방법은 잘 알려져 있는 기술이지만, 본 발명을 설명하기 위해 예로서 PDP 디스플레이 장치를 사용하여 간략하게 설명한다.
제35도는 3전극 형태의 PDP 디스플레이 장치의 구성을 도시하는 개략도이다. 제36도는 PDP 용 방전 셀(10)중 하나의 상세한 단면도이다. 제35도 및 제36도에 상세하게 도시되어 있는 바와 같이, 모든 셀에 공통적인 X 전극(14) 및 스케닝에 의해 독립적으로 구동되는 Y 전극(15)이 하나의 유리 기판(13)상에 병렬로 제공되고, X 및 Y 전극(14,15)에 수직이고 독립적으로 구동될 수 있는 어드레스 전극(16)이 다른 유리 기판(12)상에 제공된다. X 전극, Y 전극 및 그들에 수직인 어드레스 전극에 의해 제한되고 그에 따라 방전 공간(20)이 제한되는 셀 영역(10)을 둘러싸게 하기 위해 벽(16)이 형성된다. 상기 X 전극(14) 및 Y 전극(15)은 유전층(18) 및 그 위에 놓이는 보호층(21)으로 덮여진다. 적색, 청색 및 녹색(RGB)에 대응하는 발광체(luminophor)(19)가 상기 벽(17)에 의해 둘러싸여진 유리 플레이트(12)상의 영역에 형성된다. 제35도에 도시되어 있는 바와 같이, RGB에 대한 3개의 RGB 셀(10)이 디스플레이를 위한 하나의 화소(pixel)를 구성 한다. Y 전극에 공통적으로 사용되는 구동 회로(3)는 각각의 Y 전극 구동 회로(41-4n)를 통해 Y 전극(15)을 주사한다. 참조 번호 5는 X 전극(14)에 대한 구동회로를 나타내고, 참조 번호 6은 어드레스 전극(16)에 대한 구동 회로를 나타낸다.
제37도는 상기 PDP 장치의 각 전극에 대한 구동 동작을 도시하는 파형도이다. 제37도에 도시되어 있는 바와 같이, 수직 동기 신호(Vsync)에 동기되는 하나의 프레임은 예컨대, 6개의 서브프레임(SF1 내지 SfF6)으로 분할된다. 각각의 서브프레임(SF)은 데이타 판독 및 소거를 위한 리셋 기간(S1), 디스프레이를 위해 소정의 셀(10)상에 조명하기 위한 어드레싱 기간(S2) 및 상기 점등된 셀에 명도를 제공하기 위한 지속 방전 기간(S3)으로 이루어진다.
예로서, 서브프레임 SF6에 대한 구동 동작을 설명한다. 먼저, 리셋 기간(S1)중에, 상기 X 전극(14) 및 Y 전극(15) 사이에 플라즈마 방전을 위해 요구되고 고전압을 인가하고, 모든 상기 셀에 플라즈마 방전을 유도하기 위해 상기 X 전극(14)에 기록 펄스(WP)가 인가된다. 그 후 바로, 소거 펄스가 Y 전극(15) 및 X 전극(14) 모두에 인가되고, 일시적으로 모든 셀에서 플라즈마 방전이 소거된다. 그 결과, 데이타가 기록되는 셀 및 데이타가 기록되지 않는 셀의 둘다에서 벽 전하가 다소 존재하게 된다. 따라서, 후속되는 어드레싱 기간(S2) 중에는 어드레스 펄스의 인가에 의해 방전이 유도되지만, 지속 방전 기간(S3) 중에는 지속 방전 펄스(지속 펄스)를 인가 하더라도 방전이 일어나지 않는다.
그 다음에, 상기 어드레싱 기간(S2) 중에, 어드레스 펄스(ADP)가 점등될 셀에 대응하는 어드레스 전극(16-1 내지 16-m)에 인가되는 동안, 주사 펄스(SCP)가 주사 구동을 위해 Y 전극(15)에 인가된다. 그 결과, 스크린 내의 모든 중에서 점등될 셀의 영역에 플라즈마 방전이 발생한다. 후속되는 지속 방전 기간(53) 중에, 상기 지속 방전 펄스가 X 전극(14) 및 모든 Y 전극(15)에 인가되고, 그에 따라 소정의 명도가 어드레싱 기간(52) 중에 점등 셀에 인가된다.
이론적으로 PDP 장치와 LCD 장치는 2개의 패널 사이에서 방전을 행하거나 행하지 않는 2개의 조건만을 가지기 때문에, 복수 레벨 그레이 스케일 디스플레이를 실현하기 위해, 제37도에 도시되어 있는 바와 같이, 상이한 지속 방전 기간(S3)을 갖는 6개의 서브프레임(SF1 내지 SF6)이 하나의 프레임을 구성한다. 즉, 하나의 프레임은 웨이트법(weight method)을 사용함으로써 1, 2, 4, 8, 16 및 32의 웨이트를 갖는 명도를 표현할 수 있는 6개의 서브프레임(SFI 내지 BF6)으로 구성된다. 제38도에 도시되어 있는 바와 같이, 상기 구조에 의하면 그레이 스케일 레벨 0 내지 63이 표현될 수 있다. 환언하면, 점등은 그레이 스케일 레벨 1에 대해 서브프레임 SFI에서만 행해지고, 그레이 스케일 레벨 5를 위해 서브프레임 SF1과 SF3에서 행해지며, 그레이 스케일 레벨 63을 위해 서브프레임 SF1 내지 SF6 모두에서 행해진다.
어드레싱 기간(52) 중의 주사가 예컨대, 2 msec의 상당한 시간을 필요로 하기 때문에, 각각의 서브프레임 SF에 대해 요구되는 리셋 기간(51) 및 방전 기간(53)을 고려하면, 16.7 msec의 단일 프레임에 대하여 6개의 서브프레임이 한계이므로 하나의 프레임은 6개의 서브프레임으로 이루어진다. 그러나, 상기 어드레싱 기간(52)이 더 짧으면, 복수 레벨 그레이 스케일은 7개의 서브프레임 또는 8개의 서브프레임으로 제공될 수 있다. 따라서, 6개의 서브프레임의 사용은 단지 하나의 예에 지나지 않는다.
상기한 바와 같이 웨이트가 가해진 복수의 서브프레임이 시분할 방법하에서 웨이트 순으로 점등된다면, 소위 플리커(flicker) 및 허위 컬러 윤곽(contour)이 순차 계조(gradation)의 경우에 디스플레이에 나타나고 따라서 화질이 저하된다. 이 예는 제39도 및 제40도에 도시되어 있다. 제39도에는 제38도에 도시된 그레이 스케일 31과 그레이 스케일 32가 각각의 프레임에 의해 교대로 디스플레이되는 예를 도시한다. 그레이 스케일 31에 대해서는 서브프레임 BF1 내지 SF5(웨이트 1, 2, 4, 8 및 16)가 점등되지만, 그레이 스케일 32에 대해서는 서브프레임 BF6(웨이트 32)가 점등된다. 점등이 시간축을 따라 프레임에서 을바르게 수행될지라도, 그레이 스케일 63에서의 점등과 그레이 스케일 0에서의 상태가 교대로 반복된다. 이현상 때문에 30Hz의 저주파수 성분이 60Hz의 프레임 주파수에서 발생되고, 플리커가 발생한다. 제47도에 그레이 스케일 15와 16이 동일한 방법으로 교대로 반복되는 예가 도시되어 있고 이것 또한 플리커를 야기한다.
플리커 현상의 발생을 방지하기 위해, 고휘도 레벨을 갖는 서브프레임 SFl6 및 SF32를 시간축을 따라 하나의 프레임의 중앙 근처에 위치시키는 한 방법이 제안되어 있다. 그러나, 과도하게 고휘도를 갖는 서브프레임이 사용되는 한, 서브프레임의 어레이는 평탄하지 못하고, 소위 말하는 허위 컬러의 윤곽 현상이 발생한다.
예컨대, 사람의 피부색 부분이 이동할 때, 상기 피부색 부분에서 포도주색 또는 녹색의 허위 컬러 윤곽이 발생하고, 이동 영상의 화질이 저하된다.
상기 허위 컬러 윤곽으로 표시되는 문제를 해결하기 위해, 본 발명자는 예컨대, 일본 특허출원 평 6-264244 호와 대응 미국 특허출원 제368,002호에서, 고휘도를 갖는 서브프레임이 분할되고 얻어진 서브프레임의 최적 어레이가 각각 그레이 스케일에 대해 제공되는 한 방법을 제안한 바 있다. 본 발명자는 이 방법을 이중 서브프레임 방법이라고 칭한다.
앞에서 기술한 바와 같이, 서브프레임의 수는 NTSC(국제 텔레비전 표준 협회)에 따른 수직 동기 신호 및 VGA(비디오 그래픽 어레이)에 대한 표준 주파수인 60Hz 주파수가 존재한다는 가정하에 결정된다. 결정된 수의 서브프레임에 따라서 하나의 프레임내의 서브프레임의 종류 및 순서가 결정된다.
최근, 평면 디스플레이 장치가 영상 디스플레이용으로 뿐만 아니라 컴퓨터 등에 접속됨으로써 정보의 디스플레이용으로도 사용되고 있다. 후자의 경우에, 상기 디스플레이 장치는 접속된 컴퓨터에 따라 60Hz 이상, 예컨대, 70Hz 또는 120Hz의 수직 동기화 주파수에서 다중 주사 디스플레이를 제공하여야 한다. 이 경우에, 하나의 프레임에 대한 기간이 짧아지기 때문에, 상기 프레임내 시분할 다중화 방법이 사용되면, 계수가 60 Hz 주파수 가정에 기초하여 결정되는 모든 서브프레임이 구동될 수 없다.
모든 기대되는 서브프레임이 구동될 수 없을 때, 기대되는 그레이 스케일의 휘도가 제공될 수 없다. 또한, 상기 서브프레임을 구동시키는 순서가 도중에 중단 된다면, PDP에 대한 방전 순서도 따라서 중단되고, 전하의 불필요한 충전 및 방전에 기인한 패널의 파괴가 야기될 것이다.
또한, 이중 서브프레임 방법을 사용하여 프레임에서 시분할 디스플레이를 수행하기 위해, 그레이 스케일 레벨을 이진수로 나타내는 복수의 비트 신호가 적절한 웨이트를 갖는 복수의 서브프레임의 적절한 조합으로 변환되어야 한다. 상기 변환을 위해, 반도체 메모리를 사용하는 변환표(look-up table)가 통상 사용된다. 상기 이중 서브프레임 방법에 따르면, 복수 종류의 변환표가 미리 작성되어 있고 화질을 향상시키기 위해 한 화소씩 스위치된다. 또한, 하나의 프레임이 6개의 서브프레임, 또는 7 또는 8개의 서브프레임으로 구성될 수 있기 때문에, 사용될 PDP의 성능에 따라 각각의 프레임에 대한 변환표가 작성되어야 한다.
따라서, 변환표에 사용되는 메모리의 용량이 대용량으로 된다.
이중 서브프레임 방법을 수행하기 위한 변환표의 검토 결과, 본 발명자는 변환표인 순람표에 대해 요구되는 메모리 용량을 현저하게 감소시킨 특정 방법을 발견하였고, 본 발명에 이르게 된 것이다.
본 발명의 목적은 상기 다중 주사에 기인하는 높은 수직 동기화 주파수를 신축적으로 극복할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 다른 목적은 상이한 주파수를 갖는 수직 동기 신호에 따라 서브프레임의 수를 변경할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 의사 복수 레벨 그레이 스케일 변환, 이중 서브프레임 변환 및 상이한 주파수를 갖는 수직 동기 신호에 대응하여 결정된 서브프레임의 수와 일치하여 서브프레임 구동 동작을 변화시킬 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 고화질을 실현시키기 위해 이중 서브프레임 방법에 사용되는 변환표에 대해 요구되는 메모리 용량을 감소시킬 수 있는 평면 패널 디스플레이 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 각 변환표의 용량을 감소시킴으로써 순람표 등의 메모리에 저장될 수 있는 변환표의 수를 증가시킬 수 있고, 그에 따라 고화질을 실현시킬 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 순람표에 대해 요구되는 반도체 메모리 용량을 감소시킬 수 있는 고화질의 소형 PDP 디스플레이 장치를 제공하는 것이다.
제1도는 본 발명의 일실시예에 따르는 평면 패널 디스플레이 장치의 개략 구조를 도시한 도면.
제2도는 제어 섹션을 구동시키는 디스플레이 패널의 일부를 도시한 회로도.
제3도는 서브프레임 선택 회로내의 표.
제4도는 제2도의 회로에 대한 타이밍 차트.
제5도는 에러 확산 방법을 설명하기 위한 도면.
제6도는 디스플레이 데이타 선처리 섹션을 도시한 블록도.
제7도는 의사 복수 레벨 그레이 스케일 변환 섹션의 개략 구조를 도시한 도면.
제8도는 의사 복수 레벨 그레이 스케일 변환 섹션을 도시한 상세 회로도.
제9도는 의사 복수 레벨 그레이 스케일 변환 회로에 대한 진리표.
제10도는 디스플레이 데이타 선처리 섹션을 도시한 블록도.
제11도는 8개의 서브프레임에 대한 예를 도시한 변환표.
제12도는 7개의 서브프레임에 대한 예를 도시한 변환표.
제13도는 6개의 서브프레임에 대한 예를 도시한 변환표.
제14도는 평면 패널 디스플레이 장치의 개략 구조를 도시한 도면.
제15도는 6비트 복수 레벨 그레이 스케일 출력을 7개의 서브프레임으로 변환하는데 사용되는 예를 도시한 표.
제16도는 본 발명의 실시예에 따르는 이중 서브프레임 변환을 도시한 개략도.
제17도는 이중 서브프레임 변환 섹션의 내부 구조를 도시한 도면.
제18도는 제한 회로의 동작 원리를 도시한 그래프.
제19도는 제한 회로를 설명하기 위한 차트.
제20도는 제한 회로의 동작을 설명하기 위한 차트.
제21도는 제한 회로의 구체예를 설명하기 위한 도면.
제22도는 제한 회로의 동작을 설명하기 위한 도면.
제23도는 시프팅 회로의 출력과 다중 회로의 출력 및 시프트 수 사이의 관계를 도시한 표.
제24도는 시프팅 회로와 다중 회로에 대한 구체예를 도시한 도면.
제25도는 제24도의 회로예에서 제어 신호 발생 회로를 도시한 도면.
제26도는 데이타 어레이 변환 섹션의 동작 원리를 설명하기 위한 도면.
제27도는 6비트 복수 레벨 그레이 스케일 출력을 7개의 서브프레임으로 변환하는 다른 예를 도시한 표.
제28도는 복수의 모드의 변환 표가 사용되는 예를 도시한 도면.
제29도는 이중 서브프레임 변환의 비트 관계를 도시한 표.
제30도는 6비트 복수 레벨 그레이 스케일 출력을 8개의 서브프레임으로 변환하는 예를 도시한 표(2).
제31도는 7비트 복수 레벨 그레이 스케일 출력을 8개의 서브프레임으로 변환하는 예를 도시한 표(1) .
제32도는 7비트 복수 레벨 그레이 스케일 출력을 8개의 서브프레임으로 변환하는 예를 도시한 표(1).
제33도는 5비트 복수 레벨 그레이 스케일 출력을 6개의 서브프레임으로 변환하는 예를 도시한 표(1).
제34도는 5비트 복수 레벨 그레이 스케일 출력을 6개의 서브프레임으로 변환하는 예를 도시한 표(1).
제35도는 종래의 PDP의 개략 구조를 도시한 개략도.
제36도는 종래의 PDP의 방전 셀의 단면도.
제37도는 PDP 장치의 각 전극의 동작을 도시한 도면.
제38도는 64 그레이 스케일 서브프레임의 구조예를 도시한 도면.
제39도는 종래예에 대한 예시적인 도면.
제40도는 다른 종래예에 대한 예시적인 도면.
제41도는 이중 서브프레임 방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
3 : Y 전극 구동 회로 4 : Y주사 구동 회로
131,431 : 의사 복수 레벨 그레이 스케일 변환 섹션
132 : 이중 서브프레임 변환 회로
133 : 데이타 어레이 변환 섹션 134 : 프레임 메모리
137 : 초기화 ROM 1321 : 제한 회로
1322 : RAM 1323 : 시프팅 회로
1324 : 다중화 회로
상기 목적을 달성하기 위한 본 발명에 따른 디스플레이 장치는 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라 시분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 장치이고, 이 디스플레이 장치는 수직 동기 신호가 공급되어 수직 동기 신호의 주파수에 따라 단일 프레임의 기간내에 디스플레이될 수 있는 서브프레임의 수를 선택하고, 상기 서브프레임의 수에 대응하는 서브프레임 선택 신호를 제공하는 서브프레임 선택 회로와; 상기 서브프레임 선택 회로에 동작적으로 접속되어, 상기 서브프레임 선택 신호 및 입력 디스플레이 데이타 신호를 수신하고, 상기 서브프레임의 상기 선택된 수에 따라 복수 레벨 그레이 스케일 화상의 디스플레이를 제어하는 디스플레이 제어 회로를 포함한다.
또한, 상기 목적을 달성하기 위한 본 발명의 방법은 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라 시 분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 장치의 구동 방법이고, 이 방법은 상기 디스플레이 장치에 제공되는 수직 동기 신호의 주파수에 따라 단일 프레임의 기간내에 디스플레이될 수 있는 서브프레임의 수를 선택하고 상기 서브프레임의 수에 대응하는 서브프레임 선택 신호를 제공하는 단계와, 상기 선택 신호를 디스플레이 제어 회로에 제공하고 상기 선택된 서브프레임의 수에 따라 복수 레벨 그레이 스케일 화상의 디스플레이를 제어하는 단계를 포함한다.
상기 구성에서, 최적의 서브프레임의 수는 PDP 또는 LCD와 같은 패널 디스플레이 장치로 입력되는 수직 동기 신호의 주파수에 따라 결정될 수 있고, 따라서 디스플레이 제어가 실행될 수 있다.
본 발명에 따르면, 디스플레이 제어 회로는 선택된 서브프레임의 수에 따라 다양한 새팅을 행할 수 있도록 설계된다. 예를 들어, 서브프레임 선택 신호에 의해 선택된 초기치는 현재 디스플레이되고 있는 서브프레임의 번호를 출력하는 서브프레임 카운터에 입력된다. 그 결과, 상기 디스플레이 제어는 단순히 상기 초기치를 변화시키는 것만으로 실행될 수 있다. 또한, 입력 디스플레이 데이타 신호의 비트수보다 작은 비트수로 입력 그레이 스케일을 나타내는 의사 복수 레벨 그레이 스케일 신호를 출력하는 의사 복수 레벨 그레이 스케일 변환 섹션은 상기 선택된 서브프레임의 수에 따라 의사 복수 레벨 그레이 스케일 신호의 출력 비트수를 가변적으로 세트한다. 또한, 화질을 향상시키기 위하여 그레이 스케일 신호를 소정의 서브프레임의 조합을 갖는 디스플레이 데이타 신호로 변환시키는 디스플레이 데이타 변환기가 제공되면 상기 변환표는 상기 선택된 서브프레임의 수에 따라 변경된다. 이것은 구동되는 서브프레임의 수가 결정될 때, 상기 결정된 서브프레임의 수와 같은 비트수를 갖는 디스플레이 데이타 신호가 출력되어야 하기 때문이다.
서브프레임의 수가 가변적으로 세트될 때, 지속 기간 중의 각 서브프레임에 대한 가변 지속 펄스수의 세팅이 또한 요구된다. 이 경우에, 유지 펄스의 수는 디스플레이 데이타 변환기에 의해 출력되는 서브프레임의 휘도 또는 명도와 조화하는 가중치(weighted value)에 대응하도록 결정된다.
상기 목적들을 달성하기 위한 본 발명에 따른 디스플레이 장치는 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라 시분할된 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 장치이고, 이 디스플레이 장치는 상이한 그레이 스케일 레벨에 대응하는 복수의 비트를 갖는 복수 레벨 그레이 스케일 신호의 비트 신호의 일부를 어드레스 신호로서 수신하고 내장된 변환표를 통해 입력 어드레스 신호로부터 변환된 복수의 서브프레 임의 소정의 세트를 갖는 이중 서브프레임 변환 신호를 출력하는 변환표 섹션과; 상기 변환표 섹션에 동작적으로 접속되어 단일 프레임에 대한 복수의 서브프레임 신호를 생성하기 위해 그레이 스케일에 따라서 이중 서브프레임 변환 신호와 복수 레벨 그레이 스케일 신호의 지속 비트 신호를 합성하는 합성기와; 상기 합성기에 동작적으로 접속되어 상기 합성된 복수의 서브프레임 신호에 따라 디스플레이하부에서 상기 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 제어 회로를 포함한다.
또한 본 발명의 상기 목적들을 달성하기 위한 다른 태양은 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라 시분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 장치이고, 이 디스플레이 장치는 상이한 그레이 스케일 레벨에 대응하는 복수의 비트를 갖는 복수 레벨 그레이 스케일 신호의 복수의 비트 신호중 일부를 어드레스 신호로서 수신하고, 내장된 변환표를 통해 입력 어드레스 신호로부터 변환된 복수의 서브프레임의 소정의 세트를 갖는 이중 서브프레임 변환 신호를 출력하는데 이 이중 서브프레임 변환 신호는 그레이 스케일의 동일한 웨이트 값을 가진 복수의 서브프레임을 포함하는 것인 변환표 섹션과; 상기 변환표 섹션에 동작적으로 접속되어 상기 이중 서브프레임 변환 신호의 비트수가 상기 변환표 섹션에 대한 어드레스 신호의 비트 수보다 큰 경우에 복수 레벨 그레이 스케일 신호를 소정의 비트로 시프팅하고 단일 프레임에 대한 복수의 서브프레임 신호를 생성하기 위해 그레이 스케일에 따라서 이중 서브프레임 변환 신호와 복수 레벨 그레이 스케일 신호의 상기 시프트된 나머지 비트 신호를 합성하는 합성기와; 전단이 상기 변화표 섹션에 동작적으로 접속되어 상기 복수 레벨 그레이 스케일 신호에 따른 제1 그레이 스케일 레벨이 상기 합성된 서브프레임 신호에 따른 제2 그레이 스케일 레벨보다 큰 경우에 상기 복수 레벨 그레이 스케일 신호를 상기 제2 그레이 스케일 레벨보다 크지 않게 제한하는 제한 회로와; 상기 합성기에 동작적으로 접속되어 상기 합성된 복수의 서브프레임 신호에 따라 디스플레이부에서 상기 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 제어 회로를 포함한다.
또한, 상기 목적들을 달성하기 위한 본 발명의 또 다른 태양은 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라 시 분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 장치의 구동 방법이고, 이 방법은 상이한 그레이 스케일 레벨에 대응하는 복수의 비트를 갖는 복수 레벨 그레이 스케일 신호의 비트 신호의 일부를 어드레스 신호로서 수신하고, 내장된 변환표를 통해 입력 어드레스 신호로부터 변환된 복수의 서브프레임의 소정의 세트를 갖는 이중 서브프레임 변환 신호를 출력하는 단계와; 단일 프레임에 대한 복수의 서브프레임 신호를 생성하기 위해 상기 그레이 스케일에 따라 이중 서브프레임 변환 신호와 복수 레벨 그레이 스케일 신호의 나머지 비트 신호를 합성하는 단계와; 상기 합성된 복수의 서브프레임 신호에 따라 디스플레이부에서 상기 복수 레벨 그레이 스케일 화상을 디스플레이하는 단계를 포함한다.
상기한 바와 같은 구성을 갖는 디스플레이 장치는 이중 서브프레임 변환표 섹션에 대해 요구되는 메모리 용량을 감소시킬 수 있다. 또한, 하나의 변환표에 대해 요구되는 메모리 용량이 감소될 수 있기 때문에, 복수의 변환표가 메모리에 저장될 수 있으며, 그 결과 화질이 향상될 수 있다. 또한, 상기 메모리 용량의 감소로 인해, 디스플레이 장치는 더 소형으로 구성될 수 있다.
본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
[디스플레이 장치의 전체 구조]
제1도는 본 발명의 일 실시예에 따른 평면 패널 디스플레이 장치의 전체 구조를 도시한 도면이다. 여기에서는 평면 패널 디스플레이 장치로서 PDP 디스플레이 장치를 사용하여 설명하지만 본 발명은 PDP 디스플레이 장치 뿐만 아니라 LCD 장치와 같은 통상의 평면 패널 디스플레이 장치에도 적용될 수 있다.
제1도에서, 참조 부호 1은 디스플레이 패널 섹션을 나타내고, 3은 Y 전극(15)을 공통으로 구동시키는 Y 공통 구동기를 나타내며, 4는 Y 전극(15)을 주사 및 구동시키는 Y 주사 구동기를 나타내고, 5는 X 전극(14)을 구동시키는 X 공통 구동기를 나타내며, 6은 어드레스 전극(16)을 구동시키는 어드레스 구동기를 나타낸다. 이것은 제37도에 도시된 것과 동일한 것이다.
디스플레이 제어 회로 섹션(35)은 디스플레이 패널(10)과 구동 섹션에의 디스플레이를 제어하기 위해 설치되고, 디스플레이 데이타 제어 섹션(36) 및 디스플레이 패널 구동 제어 섹션(38)을 갖는다. 상기 2개의 제어 섹션(36, 38)은 서로 밀접하게 관련되어 있다. 상기 디스플레이 데이타 제어 섹션(36)은 시스템으로부터 3원색인 적색, 녹색 및 청색에 대한 그레이 스케일을 지정하는 디스플레이 데이타 신호 R7-0, G7-0 및 B7-0을 수신하여, 이하 설명되는 선처리(preprocess)를 실행하는 디스플레이 데이타 선처리 섹션(43)과, 처리된 디스플레이 데이타가 저장되는 프레임 메모리(44)와, 상기 프레임 메모리(44)에 기록 어드레스 및 판독 어드레스를 공급하는 프레임 메모리 제어 회로 섹션(42)을 포함한다. 상기 프레임 메모리(44)에 저장된 디스플레이 데이타는 어드레스 구동기(6)에 어드레스 데이타(A-DATA)로서 출력되고, 소정의 셀 영역이 그 대응하는 Y 전극을 상기 설명하는 방법으로 주사 구동시킴으로써 점등된다.
수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 귀선소거 신호(BLANK) 및 도트 클록(CLOCK)이 상기 디스플레이 패널 구동 제어 섹션(38)에 공급되고, 상기 디스플레이 패널 구동 제어 섹션(38)은 다양한 타이밍 신호를 발생하도록 상기 신호들을 사용하는 PDP 타이밍 발생 섹션(45)과, 어드레스 구동기 제어 섹션(41)과, 주사 구동기 제어 섹션(39)과, 공통 구동기 제어 섹션(40)을 포함한다.
[서브프레임 카운터]
제2도는 디스플레이 패널 구동 제어 섹션(38)의 일부를 도시한 상세한 회로도이다. 상부의 블록(381)은 PDP 타이밍 발생 섹션(45)과 구동기 제어 섹션(40)을 나타내는 것이고, 블록 381 이외의 나머지 부분은 PDP 타이밍 발생 섹션(45)의 나머지를 도시한 것이다.
이 실시예에서, 입력되는 수직 동기 신호는 하나의 프레임을 형성하는 서브프레임의 수를 결정하기 위해 사용된다. 일단 서브프레임의 수가 결정되면, 대응값이 서브프레임 카운터에 입력된다. 그 결과, 제37도에 도시되어 있는 지속 방전 기간(53)내에서의 지속 방전 펄스의 수가 제어된다.
참조 부호 50은 서브프레임 선택 수단(50)을 나타낸다. 수직 동기 신호(Vsync) 및 클록 신호(CLK)가 상기 서브프레임 선택 수단(70)에 입력된다. 타이머(501)는 수직 동기 신호(Vsync)의 타이밍 하강시에 클리어되고, 클록 신호(CLK)를 카운트하며, 다시 상기 수직 동기 신호(Vsync)의 타이밍 하강시에 상기 타이머(501)의 카운트 값이 플립플롭(502)에 의해 래치된다. 따라서 상기 플립플롭(502)의 출력은 예를 들면 수직 동기 신호(Vsync)의 주파수로 된다. 따라서, 이 주파수 fF에 따른 서브프레임 섹션 신호가 디코더(503)에 의해 출력된다.
상기 수직 동기 신호 주파수에 대응하는 서브프레임의 수는 예를 들면 제3도에 도시되어 있는 바와 같이 미리 결정된다. 서브프레임의 수는 예컨대 NTSC로 설정된 공통 표준인 60 Hz 근처에서는 7로 세트된다. 이것은 16.7 msec의 한 프레임 기간에 7개의 서브프레임이 포함되어 있음을 의미한다. 따라서, 공급되는 수직 동기 신호의 레벨이 증가할 때 서브프레임의 수는 그에 따라 감소된다. 제3도에 도시된 상관관계가 설정될 때, 디코더(503)는 그 상관관계에 따라 형성된다. 환언하면, 검출된 주파수 fF가 입력되면 제3도에 도시되어 있는 바와 같이 대응 서브프레임 선택 신호(SEL)가 출력된다. 이 서브프레임 선택 신호(SEL)에 의해 그 후 다양한 선택 처리가 실행된다.
본 발명의 기본 원리는 공급된 수직 동기 신호의 주파수에 따라 서브프레임의 수를 적절히 변화시키는 것이다. 따라서, 수직 동기 신호 주파수가 검출되고 서브프레임의 수가 상기의 방법으로 결정될 때, 상기 서브프레임 카운터에 유지되는 초기값은 서브프레임의 결정된 수에 대응하는 값으로 세트되어야 한다. 상기 서브프레임 카운터는 한 프레임 기간내에서 현재 구동되는 서브프레임의 위치를 식별하는데 사용되는 회로이다. 특히, 서로 다른 웨이트를 갖는 복수의 서브프레임을 다중화시키는 프레임내 시분할 다중화 방법이 사용될 때, 휘도에 대응하는 웨이트는 그 위치에 따라 서브프레임마다 상이하다. 특히, 지속 기간 중에 X 전극 및 Y 전극에 제공되는 지속 펄스의 수는 각각의 서브프레임에 대해 상이하다. 상기 서브프레임 카운터의 출력은 예컨대 상기 지속 펄스의 수를 제어하는데 사용된다.
제2도에서, 서브프레임 선택 신호(SEL)가 공급되는 서브프레임 카운트 세트ROM(51)은 상기 서브프레임 카운터(52)에 초기값을 공급하기 위해 제공된다. 서브프레임 카운트 세트값은 예로서 제3도에 도시되어 있다. 60Hz의 주파수에서 서브프레임의 수는 7이고. 상기 서브프레임 카운트 세트값은 그것의 역수, 즉 1 이며, 상기 서브프레임 카운터(52)에 로드된다. 상기 카운트 값이 7 증가될 때 캐리 신호 CA가 출력된다. 상기 카운트 값의 증가는 후속 프레임 기간에서 반복된다.
제2도에서, 참조 부호 53은 서브프레임 카운터(52)로부터의 카운트 값, 서브프레임 선택 신호(SEL) 및 휘도 신호(BC)가 어드레스 입력으로서 송신되고, 지속 기간 동안 필요로 하는 지속 펄스의 수를 출력하는 지속 파 카운트 세트 ROM을 나타낸다. 상기 출력은 비교 회로(55)에서 업 카운터(54)의 내용과 비교된다. 상기 비교 결과가 일치할 때 일치 신호 SE가 출력된다.
참조 부호 57은 Y 전극의 수를 설정할 수 있는 스위치이다. Y 전극의 수는 비교 회로(58)에서 상기 Y 전극의 주사를 카운팅하는 Y 카운터(56)의 출력과 비교된다. 상기 2개의 비교 결과가 일치할 때 일치 신호 YE가 출력된다.
구동 제어 섹션(381)에는 X 전극 및 Y 전극을 구동시킬 때에 사용되는 파형을 구동 신호로서 출력하는 파형 ROM(383)이 제공된다. 상기 파형 ROM(383)을 제어하기 위한 어드레스는 파형 ROM 제어 회로(382)에 의해 공급된다. 따라서, 상기 X 전극 및 Y 전극은 파형 구동 신호와 리셋 기간, 어드레싱 기간 및 지속 기간 동안에 구동되는 전극을 표시하는 신호에 의해 구동된다.
제37도에 도시되어 있는 바와 같이, PDP 디스플레이 장치의 서브프레임 기간은 기록 펄스 및 소거 펄스가 X 전극 및 모든 Y 전극에 인가되는 리셋 기간(S1)과; 어드레스 전극으로부터 디스플레이 데이타가 송신되고 Y 전극들이 주사되는 동안 서브프레임이 점등되는 어드레싱 기간(S2)과; 상기 서브프레임의 휘도에 대응하는 가중치(weighted values)와 등가인 지속 펄스가 X 및 Y 전극에 반복적으로 인가되는 지속 기간(S3)을 갖는다. 따라서, 파형 ROM 제어 회로(382)는 어드레스 신호(ADD)를 출력하고, 그 결과, 리셋 기간(S1) 중에는 기록 펄스와 소거 펄스가 상기 파형 ROM(383)으로부터 출력되고; 어드레싱 기간(52) 중에는 Y 전극의 카운트와 동일한 수의 주사 펄스가 상기 파형 ROM(383)으로부터 반복적으로 출력되며; 지속 기간(S3) 중에는 상기 가중치와 등가인 지속 펄스가 상기 파형ROM(383)으로부터 반복적으로 출력된다.
제2도의 구체적인 동작은 제4도의 타이밍도를 참조하여 설명한다. 먼저, 프레임의 개시를 나타내는 클록 VC가 수직 동기 신호(Vsync)로부터 발생된다. 상기 서브프레임 카운터(52)에 로드 펄스로서 상기 클록 VC가 인가될 때, 제3도의 표에 표시된 서브프레임 세트값은 서브프레임 카운트 세트 ROM(51)으로부터 서브프레임 카운터(52)로 로드된다. 그 후 서브프레임 카운터(52)는 서브프레임의 선택된 수에 대응하는 카운트 값을 출력한다. 제4도에 60 Hz의 주파수에 대한 7개의 서브프레임이 예로서 도시되어 있다.
상기 서브프레임 기간 내의 제1 기간은 리셋 기간(S1)이다. 상기 파형 ROM 제어 회로(382)는 상기 클록 VC에 의해 기동되고, 리셋 기간(S1) 중에 기록 펄스 및 소거 펄스를 출력하도록 파형 ROM(383)을 제어한다. 그 다음의 어드레싱 기간(S2)에서는 Y 카운터(56)가 리셋된다. 카운트 값이 증가하여 스위치(57)에 의해 세트되는 Y 전극의 수와 일치할 때까지, 파형 ROM 제어 회로(382)는 주사 펄스를 반복적으로 출력시키도록 파형 ROM(383)을 제어한다. 특히, 일치 신호 YE가 수신될 때까지 일련의 어드레스 신호가 상기 파형 ROM(383)에 연속적으로 공급된다. 상기 일치 신호 YE가 비교 회로(58)로부터 수신될 때, 처리는 후속의 지속 기간 SUB(53)로 이동한다.
지속 기간(S3) 중에는 리셋 신호에 응답하여 업 카운터(54)가 값을 증가시키기 시작한다. 상기 지속파 카운트 세트 ROM(53)은 서브프레임 선택 신호(BEL)와 서브프레임 수(SFN) 및 휘도 신호(BC)에 대한 어드레스 신호에 의해 유도되는 지속파 카운트 신호(SFW)를 출력한다. 이하 설명되는 바와 같이, 서브프레임의 수와 상기 서브프레임의 위치는 ROM 내의 각 지속파 카운트(펄스의 수)를 세트하는데 사용된다. 서브프레임의 수가 증가함에 따라, 더 큰 가중치를 갖는 다수의 서브프레임이 위치될 수 있다. 서브프레임의 수가 작으면 더 작은 가중치를 갖는 서브프레임들이 위치된다. 따라서, 지속파의 수는 서브프레임의 수의 선택에 의해 결정된다.
상기 지속 기간 SUS(S3) 중에는 동일한 지속 펄스가 반복적으로 인가되기 때문에, 상기 파형 ROM 제어 회로(382)는 일치 신호 SE가 비교 회로(55)로부터 출력될 때까지 파형 ROM(383)으로부터 지속 펄스를 계속적으로 출력하도록 상기 파형 ROM(383)을 제어한다. 환언하면, 일련의 어드레스 신호가 상기 파형ROM(383)에 공급된다.
상기 서브프레임 기간들이 서브프레임의 수와 동일한 해수로 반복될 때, 캐리어 신호 CA가 서브프레임 카운터(52)에 의해 출력되고, 동작은 다음 프레임 기간이 개시될 때까지 정지된다.
[의사 그레이 스케일 처리 섹션]
시스템으로부터 디스플레이 장치로 공급되는 디스플레이 데이타는 256개의 그레이 스케일을 나타내는 데에 8비트로서 충분하고 그에 따라 자연색이 생성될 수 있기 때문에, 적색, 녹색 및 청색에 대하여 통상 8비트 그레이 스케일 신호로 되어 있다. 공급된 수직 동기 신호의 주파수가 증가하면, 하나의 프레임내에서 구동되는 서브프레임의 수는 8 보다 작아야 한다. 그 이유는 복수의 서브프레임이 시분할 방법으로 점등되기 때문에, 물리적으로 시간이 불충분하기 때문이다. 따라서, 8비트의 디스플레이 데이타 신호에 대해 의사 복수 레벨 그레이 스케일 변환 처리를 행하여 작은 비트 수의 디스플레이 데이타 신호를 얻고 266 그레이 스케일을 의사적으로 표시한다. 상기 의사 복수 레벨 그레이 스케일 변환은 또한 복수 레벨 그레이 스케일 변환이라고 칭해진다.
의사 복수 레벨 그레이 스케일 변환 처리는 복사기, 팩시밀리기 및 프린터에서도 또한 실행되는 것이고 공지된 방법이므로 그것에 대한 상세한 설명은 여기에서 생략한다. 에러 확산법 및 디더(dither)법이 의사 복수 레벨 그레이 스케일 변환의 공지 방법이다. 상기 에러 확산법은 예컨대, “An Adaptive A1gorithm for Spacial Greyscale, Floyd and Steiberg, PP. 75-77”에 소개되어 있다.
에러 확산법에 따르면, 8비트 디스플레이 데이타가 5비트 디스플레이 데이타로 변환될 때, 하위 3비트에 대한 그레이 스케일은 손실된다. 따라서, 에러 확산법의 알고리듬에 따르면, 하위 3비트와 등가인 에러가 인접 화소에 분산 또는 확산되고, 소정수 이상의 에러가 누적될 때, 화소에 대한 그레이 스케일은 한 레벨만큼 증가된다. 제5도의 설명도를 참조하면, 예컨대, 화소의 현재 위치가 F일 때, 상기 화소 F에 대한 에러는 소정의 비율에 따라 후속하는 화소 A′, B′C′ 및 D′로 분산된다. 반면에, 선행 화소 A, B, C 및 D에 대한 에러는 제5도에 도시된 바와 같이 소정의 비율에 따라 화소 F에 추가된다.
상기한 바와 같이, 서브프레임의 수가 선택되면, 의사 복수 레벨 그레이 스케일 변환 선택으로부터 출력되는 비트의 수가 서브프레임의 선택된 수에 따라 결정되어야 한다. 따라서, 본 발명에서와 같이 서브프레임의 수가 수직 동기 신호 주파수에 따라 선택될 때, 의사 복수 레벨 그레이 스케일 변환 섹션내의 처리 회로는 변환되어야 한다.
제6도는 디스플레이 데이타 제어 섹션(36)내의 디스플레이 데이타 선처리 섹션(43)을 도시한 개략적인 블록도이다. 상기 의사 복수 레벨 그레이 스케일 변환 섹션(431)은 8비트 디스플레이 데이타(Din)를 서브프레임의 수에 대응하는 비트를 갖는 디스플레이 데이타(DT)로 변환시킨다. 데이타 어레이 변환 섹션(432)은 한 화소씩 공급된 디스플레이 데이타(DT)를 그 어레이에 대하여 서브프레임에 대응하는 적어도 한 라인 마다의 어드레스 데이타(QX)로 변환시킨다. 상기 어드레스 데이타(QX)는 프레임 메모리(44)에 기록된다. 프레임 메모리(44)는 프레임 메모리 제어 회로 섹션(42)으로부터 기륵 어드레스(WA) 및 판독 어드레스(RA)를 수신하여 어드레스 데이타(A-DATA)를 서브프레임의 최적의 순서로 어드레스 구동기에 송신한다.
의사 복수 레벨 그레이 스케일 변환 섹션(431)의 구성에 대해 제7도, 제8도 및 제9도를 참조하면서 설명한다. 제7도는 의사 복수 레벨 그레이 스케일 변환 섹션(431)의 전체 구조를 도시한 도면이고, 이 의사 복수 레벨 그레이 스케일 변환 섹션은 디스플레이 데이타(Din)를 수신하여 의사 복수 레벨 그레이 스케일 변환에 의해 얻어진 디스플레이 데이타(DT)를 출력하는 에러 확산 회로(433)와, 서브프레임 선택 신호(SEL)에 응답하여 디코딩된 제어 신호 ENA 및 ENB를 생성하고 상기 에러 확산 회로(433)에 상기 제어 신호를 송신하는 디코더 회로(434)와, 타이밍 발생기(435)를 포함한다. 상기 에러 확산 회로(433)는 제8도에 도시되어 있는 바와 같이 에러 확산 산술 연산 회로(436)와 에러 가산 회로(437)를 포함한다.
제9도는 진리표를 나타낸 것으로, 제9(a)도와 제9(b)도는 디코더 회로(434)에 의해 출력된 제어 신호 ENA 및 ENB에 대한 진리표이고, 제9(c)도는 제8도의 에러 가산 회로(437)내의 에러 추출 섹션(440)에 대한 진리표이다.
상기 에러 확산법을 사용하는 의사 복수 레벨 그레이 스케일 변환 섹션(431)의 동작은 제8도의 블록도를 주로 참조하면서 설명한다. 먼저, 입력 8비트 디스플레이 신호(Din) 중에서 에러일 가능성을 갖는 하위 비트 Din 6-0이 지연 플립플롭(439)을 통해 에러 추출 섹션(440) 및 AND 회로 그룹(441)에 공급된다. 최상위 비트 Din 7은 가산 회로(443)에 직접 송신된다 상기 에러 추출 섹션(440)은 서브프레임 선택 신호(SEL)에 응답하여 제9(c)도의 표 3에 도시된 원리에 따라 에러 확산 산술 연산 회로(436)의 가산 회로(446)로 디스플레이 데이타 Din 6-0을 송신한다.
8비트 입력 디스플레이 데이타에서 5비트 디스플레이 데이타로 의사 복수 레벨 그레이 스케일 변환하는 것에 대하여 이하 설명한다. 서브프레임의 수가 5비트와 동일하면, 서브프레임 선택 신호(SEL)는 (H, L, L)이다. 따라서, 제9(c)도의 표 3을 참조하면, 3개의 하위 비트 D2, D1 및 DO이 에러 데이타로서 에러 확산 산술 연산 회로 섹션(436)에 공급된다. 환언하면, 상기 경우는 제5도에 도시된 것과 같은 경우에 대응하고, 화소 F는 에러를 자체의 화소에 공급한다. 상기 에러 확산 산술 연산 회로 섹션(436)에서, 다른 화소 A, B, C 및 D의 에러들은 지연 플립플롭 회로(447, 448, 451), 행(row) 지연 회로(452) 및 AND 회로(449, 450)에 의해 가산 회로(446)로 또한 송신된다. 상기 가산 회로(446)의 출력값 F는 제8도에 도시된 식을 만족시키도록 계산된다.
반면에, 상기 에러 가산 회로(437)에서, 디코더(434)로부터의 제어 신호 ENA에 따라 에러로 간주되지 않는 상위 비트의 디스플레이 데이타 신호는 AND회로 그룹(441)을 통과하여가산 회로(443)의 Y 단자로 송신된다. 제9(a)도의 표 1에서와 같이 상기 디스플레이 신호가 5비트를 갖는다면, 상기 상위 비트 Din 6, 5, 4 및 3은 H-레벨 제어 신호 ENA에 따라 상기 AND 회로(441)를 통과하지만, 하위 비트는 L-레벨 제어 신호 ENA에 의해 차단된다.
캐리 신호는 상기 가산 회로(443)의 X 값으로서 AND 회로(442)에 의해 비트 신호에 가산된다. 특히, 자체의 에러 E와 인접 화소 A, B, C 및 D의 에러의 누적간이 소정값을 초과할 때, 가산 회로(446)는 H 레벨의 캐리 신호를 출력한다. 이 캐리 신호간은 휘도를 보정하기 위해 5비트 신호의 최하위 비트에 가산되어야 한다. 따라서, 제9(b)도의 표 2에 도시되어 있는 바와 같이, 상기 디코더(434)는 제어 신호 ENB를 발생하고, 그 결과 캐리 신호가 최하위 비트 X3에 반영된다.
따라서, 상기 에러의 누적을 수반하는 캐리 신호값이 가산 회로에 의해 상위 비트 디스플레이 데이타 입력에 가산되고, 합성 신호가 지연 플립플롭(445)을 통해 Z 신호로서 송신된다. 이 예에서, 출력 신호 DT의 상위 5비트만이 유효한 디스플레이 데이타로 사용된다.
제9도에 도시되어 있는 바와 같이, 의사 복수 레벨 그레이 스케일 변환 섹션(431)으로부터 출력된 비트의 수에 따라, 동일 서브프레임 선택 신호(SEL)가 상기 제어 신호를 생성하는데 사용되어 (제9도 참조), 제8도의 의사 복수 레벨 그레이 스케일 변환 섹션(431)내의 내부 산술 연산 회로가 적절한 산술 연산을 실행하게 한다.
따라서, 서브프레임의 수가 상기 수직 동기 신호에 응답하여 변화할 때에도, 상기 의사 복수 레벨 그레이 스케일 변환 섹션은 적절한 산술 연산을 또한 실행할 수 있다.
상기 에러 확산 산술 연산 회로(436)는 공지의 에러 확산 산술 연산을 실행하는 통상의 회로를 사용하여 설계되므로 이 회로(436)에 대한 상세한 설명은 생략 한다
[디스플레이 데이타 변환 섹션]
프레임내 시분할 다중화 방법을 사용하는 제어가 복수 레벨 그레이 스케일 디스플레이를 제공하기 위해 실행된다. 제39도에 도시되어 있는 바와 같이, 예컨대, 5개의 서브프레임이 외관상 그레이 스케일 레벨 31과 32를 교대로 디스플레이 하는데 사용된다면, 모든 서브프레임이 점등(ON)되는 상태와 모든 서브프레임이 비점등(OFF)되는 상태가 교대로 반복되며, 이것이 플리커링을 야기한다. 또한, 제40도에 도시되어 있는 바와 같이, 5개의 서브프레임이 동일한 방법으로 그레이 스케일 레벨 15와 16을 교대로 디스플레이하는데 사용될 때, 동일한 현상이 발생한다.
플리커의 문제를 해결하기 위해, 본 발명자는 예컨대, 일본 특허 출원 평6-264244호 및 대응 미국 특허 출원 제368,002호에 이중 서브프레임 방법이라고 하는 하나의 디스플레이 제어 방법을 제안하였다. 상기 이중 서브프레임 방법에 따르면, 상기 의사 복수 레벨 그레이 스케일 변환 후에 얻어진 디스플레이 데이타는 더욱 분할되어, 예컨대, 동일한 가중치를 갖는 복수의 서브프레임을 갖는 서브프레임의 한 세트로 변환된다. 따라서, 한 세트내의 분리된 서브프레임은 플리커 및 허위 컬러 윤곽의 발생이 방지되는 최적의 순서로 재배열된다.
제11도, 제12도 및 제13도에 변환표의 구체예가 도시되어 있다. 예를 들어, 제12도에 7개의 서브프레임에 대한 변환표가 도시되어 있다. 이 예에서, 그레이 스케일 레벨 0 내지 43은 (1, 2, 4, 8, 8, 16)의 가중치를 갖는 7개의 서브프레임의 세트로 변환된다. 상기 서브프레임을 디스플레이하는 순서는 (4, 8, 2, 16, 1, 8, 4)로 설정되고, 휘도는 시간축을 따라 분산된다. 환언하면, 고휘도를 갖는 서브프레임이 중앙에 배치되고, 동일한 휘도를 갖는 복수의 서브프레임은 분리하여 배치된다. 그 결과, 예컨대, 그레이 스케일 레벨 15 및 16에서 서브프레임이 교대로 디스플레이될 때, 점등되는 서브프레임과 점등되지 않는 서브프레임이 제41도에 도시 되어 있는 바와 같이 분산되며, 그 결과, 제39도 및 제40도에 도시되어 있는 바와 같이 플리커를 야기하는 현상이 방지될 수 있다.
디스플레이되는 서브프레임의 수가 결정되면, 그 선택된 수의 서브프레임에 대한 최적의 변환표가 또한 미리 선택된다. 예를 들면, 제11도의 변환표는 8개의 서브프레임에 대해 선택되고; 제12도의 변환표는 7개의 서브프레임에 대해 선택되며; 제13도의 변환표는 6개의 서브프레임에 대해 선택된다. 따라서, 서브프레임의 수가 결정되어 최적의 변환표가 지정될 때, 상기 의사 복수 레벨 그레이 스케일 변환 섹션으로부터 출력되는 디스플레이 데이타의 비트 수도 동시에 지정된다. 제11도, 제12도 및 제13도의 변환표는 단지 예일 뿐이고, 본 발명은 이들 변환표로 제한되지 않는다.
제10도는 상기 이중 서브프레임 변환을 수행하는 디스플레이 데이타 변환 섹션(446)을 갖는 디스플레이 데이타 선처리 섹션(43)을 도시한 블록도이다. 의사 복수 레벨 그레이 스케일 변환 섹션(431)에 8비트 디스플레이 데이타 신호(Din)을 입력하고 변환에 의해 얻어진 디스플레이 데이타 신호(DT)를 출력하는 변환 동작은 앞에서 설명하였다. 제11도, 제12도 및 제13도에 도시된 변환표에 따라서, 디스플레이 데이타 변환 섹션(446)은 상기 디스플레이 데이타(DT)를 서브프레임에 대응하는 디스플레이 데이타 Q로 변환시키고 이 디스플레이 데이타 Q를 출력한다.
이중 서브프레임 변환을 수행하는 디스플레이 데이타 변환 섹션(446)은 이론적으로는 순람표와 같은 메모리로 구성된다. 따라서, 상기 디스플레이 데이타(DT)는 상기 메모리에 대한 입력 어드레스로 사용된다.
상기 설명으로부터 명백한 바와 같이, 서브프레임의 수가 상기 수직 동기 신호 주파수에 따라 변경될 때, 디스플레이 데이타 변환 섹션(446)의 변환표 내의 데이타는 그에 따라 변환되어야 한다. 또한, 의사 복수 레벨 그레이 스케일 변환 섹션(431)의 출력 신호의 비트 수도 상기 변환표에 대한 입력 어드레스(DT)의 비트수에 따라 변화되어야 한다.
제10도에 도시된 실시예에서, 서브프레임 선택 신호(SEL)는 추가 입력 어드레스 신호로서 디스플레이 데이타 변환 섹션(446)에 공급된다. 따라서 상기 디스플레이 데이타 변환 섹션(446)은 제11도, 제12도 및 제13도의 변환표의 데이타를 변화되는 서브프레임의 수와 적어도 등가인 크기로 메모리에 저장한다. 상기 서브프레임 선택 신호(SEL)에 따라서, 사용되는 변환표에 대한 데이타가 변화된다.
제12도에 도시된 예에 의하면, 의사 복수 레벨 그레이 스케일 변환 섹션(431)의 디스플레이 데이타(DT)의 비트 수는 상기 그레이 스케일 레벨이 64일 때 6이다. 제어 신호 등이 제7도, 제8도 및 제9도를 참조하여 앞서 설명한 회로에 의해 생성되며, 그 결과 출력 디스플레이 데이타(DT)는 6비트를 갖는다. 상기 디스플레이 데이타 변환 섹션(446)이 제공될 때, 서브프레임의 수는 의사 복수 레벨 그레이 스케일 변환 섹션(431)의 출력 디스플레이 데이타의 비트 수와 항상 일치하지는 않는다. 특히, 제11도, 제12도 및 제13도의 변환표에 나타나 있는 바와 같이, 의사 복수 레벨 그레이 스케일 변환에 의해 얻어지고 디스플레이 데이타 변환 섹션(446)에 입력되는 디스플레이 데이타 신호(DT)의 비트 수는 서브프레임의 수보다 작다. 따라서, 서브프레임 선택 신호(SEL)는 앞서 선택된 변환표에 따라 보정되어야 하고, 그 보정된 신호(SEL2)가 의사 복수 레벨 그레이 스케일 변환 섹션(431)에 송신되어야 한다. 이 경우에, 예컨대, 제2도의 디코더(503)로부터의 서브프레임 선택신호(SEL)와 상기 보정된 신호(SEL2) 만을 출력하여도 좋다. 또한, 상기 서브프레임 선택 신호(BEL)를 보정하는 대신에, 제7도의 디코더(434)의 배열 만을 변화 시켜도 된다.
서브프레임의 가중치가 선택된 변환표에 따라 변화되기 때문에, 제2도를 참조하면서 설명한 바와 같이 지속 카운트 세트 ROM(53) 내의 파의 수를 변화시키는 것이 또한 필요하다. 어느 경우에서든, 서브프레임의 수가 수직 동기 신호 주파수에 따라 선택될 때, 디스플레이 데이타 변환표는 서브프레임의 수에 따라 선택되고, 의사 복수 레벨 그레이 스케일 변환 섹션(431)으로부터 출력되는 비트 수가 선택되며, 지속 파 카운트가 선택되고, 또한, 서브프레임 카운터(52)의 초기값이 선택된다. 그 결과, 수직 동기 신호 주파수가 다중 주사를 위해 더욱 증가되더라도, 디스플레이 장치는 그 조건에 신축적으로 대응할 수 있다.
이중 서브프레임 변환 섹션의 순람표에서 요구되는 필요 용량의 감소에 대한 개선을 제2 실시예로서 이하 설명한다.
[디스플레이 장치의 전체 구성]
제14도는 본 발명의 제2 실시예에 따른 평면 패널 디스플레이 장치(100)의 전체 구성을 도시한 도면이다. 평면 패널 디스플레이 장치가 PDP 디스플레이 장치로서 이하 설명되지만, 본 발명은 PDP 디스플레이 장치 뿐만 아니라 LCD 디스플레이 장치와 같은 다른 통상의 평면 패널 디스플레이 장치에도 적용될 수 있다.
제14도에서, 참조 부호 10은 디스플레이 패널 섹션을 나타내고, 3 및 4는 Y 전극(15)을 구동시키는 Y 구동기를 나타내며, 5는 X 전극(14)을 구동시키는 X 구동기를 나타내고, 6은 어드레스 전극(16)을 구동시키는 어드레스 데이타 구동기를 나타낸다. 이 구성은 제37도에서와 동일하다.
의사 복수 레벨 그레이 스케일 변환 섹션(131), 이중 서브프레임 변환 섹션(132) 및 데이타 어레이 변환 섹션(133)은 소위 디스플레이 데이타 선처리 섹션에 대응한다. 입력 디스플레이 데이타(Din)는 적색, 녹색 또는 청색(RGB)에 대응하는 8비트 신호이고, RGB는 256 그레이 스케일 레벨에 대한 디스플레이 데이타이다. 상기 입력 디스플레이 데이타(Din)는 낮은 해상도를 갖지만 256 그레이 스케일 레벨을 나타낼 수 있는 신호 DT로 상기 의사 복수 레벨 그레이 스케일 변환 섹션(131)에 의해 변환된다.
상기 의사 복수 레벨 그레이 스케일 변환은 복사기 및 프린터에 사용되고 있고, 공지되어 있기 때문에, 그에 대한 상세한 설명은 본 명세서에서 생략한다. 실제적으로 상기 변환은 이미 제5도 및 제8도에서 이미 설명되었다. 간략하게 설명하면, 상기 변환은 예컨대, 입력 디스플레이 데이타의 8비트 세트의 상위 6비트를 사용하는 64 그레이 스케일 카운트 신호가 디스플레이 신호로 사용되고, 근소한 그레이 스케일 차를 나타내는 하위 2비트를 사용하는 신호가 근처의 화소에서 상기 그레이 스케일 데이타를 반영하기 위해 소정의 알고리등에 의해 보정되는 처리이다.
디스플레이 데이타(DT), 즉, 의사 복수 레벨 그레이 스케일 변환(131)에 의해 얻어진 복수 그레이 스케일 신호는 플리커 및 허위 컬러 윤곽의 발생을 방지하기 위해 적절한 서브프레임 조합의 데이타 Q로 이중 서브프레임 변환 섹션(132)에 의해 변환된다. 상기 변환된 데이타 Q의 입력 순서는 디스플레이 스크린 상의 화소 순서에 대응하기 때문에, 데이타 어레이 변환 섹션(133)은 수신된 데이타 Q를 각 라인(Y 전극 라인)의 서브프레임에 대응하는 데이타로 변환시키고, 그 변환된 데이타 QX를 출력한다.
상기 얻어진 디스플레이 데이타 QX는 프레임 메모리 입력/출력 제어 버퍼(135)를 통해 프레임 메모리(134)에 일시 저장된다. 어드레스 데이타(A-DATA)는 인터페이스 제어 회로(136)로부터의 제어 신호에 따라 어드레스 데이타 구동기(6)에 공급된다.
구동 처리는 전적으로 구동기 제어 회로(138)에 의해 제어된다. 이 실시예에서, 인터페이스 제어 회로(136)로부터 타이밍 제어 신호를 수신하면, 상기 구동기 제어 회로(138)는 디스플레이 패널을 구동시키는 내부 시퀀스를 발생시키고, 미리 프로그램된 구동 파형 ROM(139)으로부터 구동 파형을 필요한 때 판독하며, X 지속 구동 회로(140), Y 주사 구동 회로(141) 및 어드레스 구동 회로(142)를 통해 구동기(3, 4, 5, 6)를 각각 구동시킨다.
상기 인터페이스 제어 회로(136)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 클록 신호(CLK)을 수신한다. 상기 인터페이스 제어 회로(136)는 디스플레이 장치(100)의 모든 동작 타이밍을 제어한다. 예를 들면, 프레임의 동기화는 수직 동기 신호(Vsyne)를 사용하여 제어되고, 디스플레이 스크린 상의 화소에 대응하는 RGB 입력 디스플레이 신호(Bin)에서의 타이밍은 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 클록 신호(CLK)를 사용하여 제어된다. 초기화 ROM(137)은 공장에서 출하되기 전에 서브프레임(SF)의 수의 세팅, 이중 서브프레임 변환표의 선택 등을 기억시켜 두기 위해 제공된다. 상기 인터페이스 제어회로(136) 등의 동작은 ROM(137)내에 저장된 초기값에 따라 실행된다.
상기한 바와 같이, 인터페이스 제어 회로(136) 및 구동기 제어 회로(138)는 디스플레이 패널 섹션(10)상에 복수 레벨 그레이 스케일의 영상을 디스플레이하기 위해 디스플레이 제어 섹션으로 사용된다.
[이중 서브프레임 방법]
제15도에 이중 서브프레임 방법에 따르는 변환표의 예가 도시되어 있다. 상기한 바와 같이, 비록 상기 이중 서브프레임 방법이 본 발명자에 의해 이미 출원된 특허 명세서에 상세하게 기술되어 있지만, 상기 이중 서브프레임 방법을 간략하게 기술하겠다.
플리커 및 허위 컬러 윤곽의 발생을 방지하기 위하여, 제39도 및 제40도에 도시되어 있는 바와 같이, 높은 가중치를 갖는 서브프레임이 분할되고, 복수의 서브프레임이 각 그레이 스케일 레벨에 대해 최적의 조합을 형성하기 위해 최적의 디스플레이 순서로 재배열된다. 제37도의 예와 달리, 제15도에 도시된 변환표에서는 7개의 프레임이 사용된다. 제15도에 도시되어 있는 바와 같이, 상기 변환표로 서브프레임을 디스플레이하는 순서는 가중치에 대하여 4, 8, 2, 16, 1, 8 및 4이다. 최적의 조합은 0 내지 43의 각 그레이 스케일에 대해 미리 세트된다. 제15도의 우반부상의 컬럼에서, 서브프레임이 점등됨을 나타내기 위해 원이 도시되어 있다. 상기 서브프레임은 좌측에서 우측으로 순서대로 디스플레이된다.
앞에서 설명한 바와 같이, 256 그레6이 스케일 레벨을 갖는 입력 8비트 디스플레이 데이타 신호(Din)는 의사 복수 레벨 그레이 스케일 변환 섹션(131)에 의해 44 그레이 스케일 레벨을 갖는 신호로 변환된다. 상기 복수 레벨 그레이 스케일 변환 후에 얻어지고 0 내지 43의 그레이 스케일을 갖는 디스플레이 데이타(DT)는 6비트 신호(DT2-DT7)로 표시된다. 제15도의 변환표에 따라, 제14도의 이중 서브프레임 변환 섹션(132)은 상기 입력 데이타 DT2-7을 7개의 서브프레임의 조합을 나타내는 변환 데이타 Q로 변환시킨다. 따라서, 상기 얻어진 데이타 Q는 7비트 Q1 내지 Q7을 갖는다.
제15도의 변환표가 사용되고, 상기 디스플레이 입력 데이타는 가중치가 1, 2 4, 4, 8, 8 및 16이고, 디스플레이 순서가 4, 8, 2, 16, 1, 8 및 4 인 서브프레임의 조합으로 변환된다. 제40도에 도시되어 있는 그레이 스케일 16 및 그레이 스케일 16이 교대로 디스플레이될 때, 그 결과는 제41도에 도시되어 있다. 제40도과 제41도을 비교함으로써 명백해지는 바와 같이, 변환이 이중 서브프레임 방법으로 실행될 때, 동일 그레이 스케일 가중치를 갖는 복수의 프레임이 존재한다. 또한, 턴 오프되는 서브프레임이 시간축을 따라 분산되기 때문에, 제40도에 도시되어 있는 바와 같은 현상은 거의 발생하지 않는다. 데이타 Q에 대한 인덱스에서, 상위 비트는 서브프레임의 큰 가중치에 대응한다. 따라서, 16, 8(2), 8(1). 4(2). 4(1), 2 및 1의 가중치를 갖는 서브프레임에 대응하는 변환 데이타 Q는 각각 Q7, Q6, Q5, Q4, Q3, Q2 및 Q1이다.
제15도의 이중 서브프레임 방법에 따르는 변환표로부터 명백해지는 바와 같이, 32. 16, 8 및 4의 가중치를 갖는 서브프레임은 가중치 16을 갖는 하나의 서브프레임, 가중치 8을 갖는 2개의 서브프레임 및 가중치 4를 갖는 2개의 서브프레임으로 분할된다. 환언하면, 7개의 서브프레임에도 불구하고, 가중치 4 및 8을 갖는 2개의 프레임이 존재하고, 가중치 64 및 32를 갖는 서브프레임은 존재하지 않는다.
서브프레임의 조합은 디스플레이 패널의 구동 가능성을 고려함으로써, 하나의 프레임 기간이 결정될 수 있는 동안 디스플레이되는 서브프레임의 수와 상기 결정된 수에 따라 서브프레임의 최상의 조합이 얻어질 수 있다는 아이디어에 기초하여 결정된다. 따라서, 단지 7개의 서브프레임이 한 프레임 기간에 구동될 수 있다면, 서브프레임의 수가 7로 결정되고, 7개의 서브프레임의 최적의 조합이 플리커 및 허위 컬러 윤곽의 발생을 방지하기 위해 결정된다.
제15도에 도시되어 있는 바와 같이, 4, 8, 2, 16, 1, 8 및 4의 가중치 순서를 갖는 서브프레임의 조합이 적절하다고 가정하자. 그러면, 단지 0 내지 43의 그레이 스케일 레벨이 표시될 수 있고, 의사 복수 레벨 그레이 스케일 변환이 단지 44개의 그레이 스케일 레벨을 디스플레이 하는 것이 가능하다 하더라도 256 그레이 스케일을 디스플레이하도록 실행된다. 따라서, 디스플레이 패널의 능력에 따라, 서브프레임의 수는 그레이 스케일 레벨의 수를 증가시키기 위해 증가될 수 있다.
또한, 단지 6개의 서브프레임이 단일 프레임에 배열될 때, 그레이 스케일 레벨의 수는 그에 대응하여 감소된다.
[이중 서브프레임 변환 섹션의 개선]
제15도의 변환표가 반도체 메모리와 같은 순람표를 사용함으로써 간단하게 실현될 수 있을 때, 데이타 DT2 내지 DT7이 입력 어드레스로 메모리에 공급되고, 데이타 Q1 내지 Q7이 44개의 상이한 변환표에 따라 출력된다. 이 처리에서, 복수의 변환표가 준비되어야 하고, 그 수가 증가될 때 필요한 메모리 용량이 거대해진다.
그러나, 본 발명자는 제15도의 변환표를 분석하여, 입력측의 최하위 비트 DT2 및 DT3가 이중 서브프레임 변환의 대상이 아니고 출력측의 최하위 비트 Q1 및 Q2와 동일하다는 것을 발견하였다. 환언하면, “1”이 상기 출력측 데이타 Q에 대해 ○를 갖는 컬럼 위치에 입력되고, “0”이 ○ 없는 상기 컬럼 위치에 입력될 때, 양측의 두 데이타 신호는 동일한 2비트 신호라는 것을 알 수 있다.
본 발명에서, 이중 서브프레임 변환의 대상으로 사용되지 않는 비트(제15도의 예에서 DT2 및 DT3)는 상기 변환표의 엔트리로 간주되지 않는다. 단지 이중 서브프레임 변환의 대상으로 되는 비트(제15도의 예에서 DT4 내지 DT7)만이 상기 변환표에 입력된다. 변환에 의해 얻어지는 출력 데이타 Q7 Q6, Q5, Q4 및 Q3은 이중 서브프레임 변환에 사용되지 않았던 입력 비트 DT2 및 DT3와 합성된다.
이 처리는 제16도에 개략적으로 도시되어 있는 바와 같이, 본 발명의 실시예에 따르는 이중 서브프레임 변환이다. 입력 8비트 디스플레이 데이타(Din)는 데이타 DTO 내지 DT7을 생성하기 위해 의사 복수 레벨 그레이 스케일 변환 섹션(131)에 의해 보정된다. 데이타 DT0 내지 DT7은 0 내지 43의 그레이 스케일 레벨을 나타내는 6비트 신호 데이타이다. 상기한 바와 같이, 입력 신호 DT4, DT5, DT6 및 DT7은 이중 서브프레임 변환의 대상으로 간주되고, 변환 후에 얻어지는 데이타 신호 Q3, Q4, Q5, Q6 및 Q7은 순람표의 출력으로서 송신된다. 변환에 사용되지 않는 입력 신호 DT2 및 DT3은 하위방향으로 시프트되고 출력 신호 Q1 및 Q2로서 출력된다. 마지막으로, 7개의 서브프레임의 점등 및 비점등을 나타내는 디스플레이 데이타 Q1 내지 Q7이 데이타 어레이 변환 섹션(133)에 공급된다.
상기 예에서, 입력 신호는 2비트로 저장되고, 메모리 어레이는 원래 크기의 1/4로 감소된다. 이중 서브프레임 변환의 대상이 되는 입력 비트는 변환표의 종류에 따라 결정되어야 한다. 그러나, 유효 비트 중의 적어도 최하위 비트는 그레이 스케일 레벨의 최소 단위를 나타내기 때문에, 이중 서브프레임 변환의 대상으로 되지 않는다. 상기 예에서 두 번째 하위 비트(DT3)의 가중치가 2 일지라도, 가중치 “2”는 2개의 가중치 “1”로 분할하여 이중화할 수 있다. 큰 가중치를 갖는 서브프레임의 존재는 플리커 및 허위 컬러 윤곽을 야기하기 때문에, 이론적으로, 입력 하위 비트는 이중 서브프레임 변환이 되지 않고, 상위 비트는 변환의 대상으로 간주된다. 또한, 상위 비트의 임의의 불연속 비트만이 이중 서브프레임 변환에 사용될 수 있다.
상기 이중 서브프레임 변환 섹션(132)의 내부 구조를 이하 설명한다. 제17도에 본 발명의 실시예에 따른 이중 서브프레임 변환 섹션(132)의 구성예가 도시 되어 있다. 이 예에서, 입력 데이타(DT)는 제한 회로(1321)를 통해 변환표 섹션인 순람표(LUT)로 이루어진 램(RAM)(1322)에 공급된다. 제한 회로(1321)의 출력 RMA7 내지 RMA0 중에서, 상위 6비트가 유효하고; 그 중에서 상위 4비트 RMA7 내지 RMA4가 변환 대상으로 되어, 상기 RAM(1322)에 입력된다. 변환 대상이 아닌 하위 비트 RMA3 내지 RMA0은 시프팅 회로(1323)에 입력된다.
RMD7 내지 RMDO 중의 유효한 상위 4비트는 서브프레임의 ON/OFF를 명령하기 위한 데이타 Q7, Q6, Q5 및 Q4로서 상기 RAM(1322)으로부터 출력된다. 상기 변환 대상이 아닌 하위 비트 RMA3 내지 RMAO는 시프트 출력 S3 내지 S0을 얻도록 시프팅 회로(1323)에 의해 하위방향으로 1비트 시프트된다. 하위 4비트 RMD3 내지 RMDO은 다중화 회로(1324)에 의해 상기 시프트 출력 S3 내지 S0과 합성된다. 특히, 상기 유효 시프트 출력 S3 내지 S0은 데이타 Q3 내지 Q0으로 우선적으로 출력된다.
시프팅 회로(1323)는 제16도를 참조하여 기술된 바와 같이, 그레이 스케일을 디스플레이하는 순서가 일치해야 하기 때문에 제공된다. 상기 시프트 값이 이중 서브프레임 변환표와 상이하기 때문에, 상기 시프트 값은 초기화 ROM(137)으로부터의 시프트 명령 신호(DSFT)의 값에 의해 설정된다. 특히, 변환된 출력 RMD의 비트 수가 상기 변환표 섹션의 메모리(1322)에 입력되는 어드레스 RMA의 비트수보다 크면, 상기 RMA는 상기 비트 수 사이의 차와 동일한 값만큼 시프트된다. 제15도의 변환표에서 시프트 값은 1이다.
상기한 바와 같이, 시프팅 회로(1323)와 다중화 회로(1324)는 변환 대상이 아닌 복수 레벨 그레이 스케일 신호 RMA3-0과 변환된 출력 신호 RMD3-0을 그레이 스케일 레벨에 따라 합성하는데 사용된다. 상기 시프팅 회로(1323) 및 다중화 회로(1324)는 합성부로서 사용된다.
상기 제한 회로(1321)를 제공하는 이유에 대하여 제18도, 제19도 및 제20도을 참조하여 설명한다. 제한 회로(1321)의 동작 원리는 제18도에 도시되어 있는 바와 같이, 입력 신호(DT)의 그레이 스케일 레벨이 소정의 레벨보다 높을 때 출력되는 신호 RMA의 값이 제한값으로 고정되는 것이다.
상기한 바와 같이, 본 발명의 원리에 따르면, 변환표에 필요한 메모리 용량을 감소시키기 위해, 신호가 변환이 요구되는 상위 비트부와 변환이 요구되지 않는 하위 비트부로 분할된다. 상기 상위 비트부는 변환표를 사용하여 변환되고 그 결과는 그레이 스케일 레벨을 일치시키면서 비변환된 하위 비트부와 합성된다. 그러나, 이 방법에 의하면, 제19도에 도시되어 있는 바와 같은 불편함이 발생한다.
제19도는 그레이 스케일 레벨 42, 43, 44 및 45가 변환표를 사용하여 직접 변환되는 경우를 도시한다. 좌측의 DT7 내지 DT2는 변환 전의 데이타이고, 우측의 Q7 내지 Q1은 변환 후의 데이타이다. 제15도에 도시되어 있는 이중 서브프레임 방법에 따르면, 그레이 스케일 레벨 0 내지 43 만이 변환 대상으로 된다. 입력 신호(DT)로서 그레이 스케일 레벨 44를 수신하면, 입력 신호(DT)는 제19도에 도시되어 있는 바와 같이 (101100)으로 된다. 상기 입력 신호(DT)의 하위 비트 DT3 및 DT2를 변환하지 않고 그대로 합성하면, 얻어지는 출력 신호 Q는 (11111100)이고, 가중 후의 그레이 스케일 레벨의 합은 40으로 된다.
이와 같은 문제는 이중 서브프레임 변환에 의해 얻어지는 결과로 표시될 수 있는 그레이 스케일 레벨의 수(상기 예에서 0 내지 43의 그레이 스케일 레벨)가 상기 입력 데이타(DT)로 표시될 수 있는 그레이 스케일 레벨(분해능)(상기 예에서 6비트로 인한 0 내지 63 그레이 스케일)의 수보다 클 때 발생할 것이다. 그러므로, 제한값은 이중 서브프레임 변환표의 세팅에 따라서 변경되어야 한다.
이와 같은 불편함을 방지하기 위하여, 본 발명에서는 그레이 스케일 레벨이 43을 초과할 때, 그 레벨은 제한값 43으로 균일하게 세트된다. 따라서, 제20도의 중앙의 표에 도시되어 있는 바와 같이, 제한 회로(1321)에 의해 변환되는 출력 RMA7 내지 RMA2는 43을 초과하는 그레이 스케일 레벨 44 내지 63에 대하여 그레이 스케일 레벨 43으로 고정된다. 제20도의 우측의 표에 도시되어 있는 바와 같이, 상기 이중 서브프레임 변환이 실행될 때, 43 이상의 모든 그레이 스케일 레벨은 그레이 스케일 레벨 43으로 변환된다. 종래 기술에서와 같이, 모든 비트가 변환될 때, 상기 제한 동작은 상기 변환표에 대해 실행되어야 하지만, 본 발명에서는 상기 비트의 단지 일부만이 변환 대상으로서 간주되기 때문에, 상기의 제한 회로가 필요하다.
제21도는 제한 회로(1321)를 도시한 구체 회로도이다. 부호 1325는 입력 데이타(DT)와 초기화 ROM(137)에 의해 세트된 제한값 DLMT를 비교하는 회로 이다. 구체적으로, 상기 회로(1325)는 상기 입력 데이타(DT)를 제한값 DLMT에 가산하는 가산 회로이다. 제22도에 도시되어 있는 바와 같이, 상기 입력 데이타(DT)가 제한값 DLMT 보다 클 때, 캐리값 CRY는 1이고, 반면에, 상기 입력 데이타(DT)가 제한값 DLMT 보다 작거나 같을 때, 캐리값 CRY는 0이다. 선택 회로(1326)는 선택 신호로서 상기 캐리값을 사용하여 입력 데이타(DT)와 제한값 DLMT 중 하나를 선택한다. 상기 선택 회로(1326)는 화살표로 지시되는 점선원내에 도시된 바와 같이, AND 회로, OR 회로 및 인버터로 구성될 수 있다.
변환표 섹션의 순람표인 RAM(1322)에서는 상기 제한 회로(1321)로부터의 8비트중 상위 4비트가 변환을 위한 복수 레벨 그레이 스케일 신호, 즉, 어드레스 입력 RMA7 내지 RMA4로서 입력된다. 또한, 아래에 기술할 6 또는 8개의 서브프레임이 사용되는 예에서, 상위 4비트는 변환을 위한 대상으로서 간주된다. 초기화 ROM(137)으로부터의 8비트 이중 서브프레임 변환표에 대한 데이타 DDSF는 상기 RAM(1322)에 입력되고, 변환 후에 얻어진 8비트 RMD7 내지 RMDO가 상기 RAM(1322)으로부터 출력된다. 복수 종류의 이중 서브프레임 변환표에 대한 데이타가 초기화 ROM(137)에 미리 저장되고, 그 결과 사용되는 서브프레임의 수에 따라 최적의 변환표가 데이타 DDSF로서 상기 RAM(1322)에 기록될 수 있다.
상기 제한 회로(1321)로부터의 8비트 출력중 어드레스 입력 RMA3 내지 RMAO는 시프팅 회로(1323)에 송신된다. 상기 어드레스 입력은 시프트 값을 나타내는 초기화 ROM(137)으로부터의 시프트 데이타 DSFT(3비트)와 조화하여 하위측으로 시프트된다. 따라서, RMA3 내지 RMAO는 각각 53 내지 50으로 변환된다.
시프팅에 의해 얻어진 데이타 S3 내지 S0 및 변환 후에 얻어진 데이타 RMD3 내지 RMDO는 다중화 회로(1324)에 의해 서로 합성된다. 이 관계는 제23도를 참조하여 이하 설명한다. 제23도는 상기 시프팅 회로(1323)와 다중화 회로(1324)의 출력 사이의 관계와 상기 시프트 데이타 DSFT의 시프트 값을 도시한 표이다. 시프트 값이 1일 때, “0” 및 신호 RMA3 내지 RMA1이 시프트 출력 S3 내지 S0으로서 출력된다. 시프트 값이 2일 때, “0”, “0” 및 신호 RMA3 및 RMA2가 시프트 출력 S3 내지 S0으로서 출력된다. 다중화 회로(1324)는 이들 시프트 신호를 0(L 레벨)에 대응하는 비트부로 변환시킴으로써 얻어진 출력 데이타 RMD를 합성한다.
제24도 및 제25도는 시프팅 회로(1323)와 다중화 회로(1324)의 기능을 실현하는 합성부의 상세도이다. 제24도에는 시프팅 회로(1323)와 다중화 회로(1324)의 기능을 동시에 제공하는 합성 회로가 도시되어 있다. 제한 회로(1321)로부터 출력되는 하위 비트 RMA3 내지 RMAO과, RAM(1322)으로부터 출력되는 하위 비트 RMD3 내지 RMDO은 입력 데이타로서 함께 수신된다. 또한, 시프트 제어 신호 SFT0 내지 SFT4와 제25도의 제어 신호 발생 회로로부터의 합성 제어 신호 CONT1 및 CONT2는 제어 신호로서 사용된다. 제24도에서 A는 각각의 AND 회로를 나타내고, 0는 OR 회로를 나타낸다.
제25도의 제어 신호 발생 회로는 시프트 제어 신호 SFT0 내지 SFT4와 초기화 ROM(137)으로부터 공급된 3비트 시프트 데이타 신호 DSF70 내지 DSFT2에 기초한 합성 제어 신호 CONTI 및 CONT2를 제어 신호로서 생성한다.
상기 시프트 제어 신호 SFT0 내지 SFT4는 3비트 시프트 데이타 신호 DSFT0 내지 DSFT2를 디코딩함으로써 얻어지는 신호이고, 상기 시프트 값에 대응한다.
상기 합성 제어 신호 CONT1 및 CONT2는 상기 시프트 신호가 제25도에 도시된 값 010, 011 등을 가질 때 1의 값을 갖는 신호이고, 다중화를 위한 조건에 의해 도입된 논리 회로에 의해 발생된다.
이와 같이 발생된 시프트 제어 신호 SFTO 내지 SFT4와 합성 신호 CONI 및 CON2의 수신 시에, 제24도에 도시된 회로에서는 제한 회로(1321)의 하위 비트 데이타 RMA3 내지 RMA0가 상기 시프트 값에 따라 시프트되고, 시프트된 데이타는 제24도의 우측에 도시되어 있는 바와 같이 RAM(1322)으로부터의 하위 비트 출력 RMD3 내지 RMDO와 합성된다. 이렇게 하여 얻어진 결과는 제23도의 표에 표시된 것과 동일하다.
예컨대, 제15도의 변환표예서 시프트 값이 1일 때 시프트 제어 신호 SFT1은 1이고, 다른 신호 SFTO, SFT2, SFT3, SFT4는 0이다. 따라서, 상기 RMD3은 Q3으로 출력되고, RMA3은 Q2로 출력되며 RMA2는 Q1으로 출력되고, RMA1은 Q0으로 출력된다.
상기 방법에서, 이중 서브프레임 변환 섹션(132)에서 변환된 후에 얻어진 서브프레임에 대응하는 데이타 Q7 내지 Q0은 데이타 어레이 변환 섹션(133)에 공급된다. 초기화 ROM(137)으로부터의 명령 신호에 응답하여, 데이타 변환 섹션(133)은 상기 예에서 유효 출력 Q7 내지 Q1을 채택하고 출력 Q0을 무시한다.
데이타 어레이 변환 섹션(133)은 본 발명과 직접 관련이 없기 때문에, 간략하게 설명한다. 제26도는 데이타 어레이 변환 섹션(133)의 동작 원리를 설명하기 위한 도면이다. 입력 디스플레이 데이타는 시간 t를 따라 도시되어 있는 바와 같이 스크린상에 디스플레이되는 화소에 의해 표시되는 순서로 입력된다. 이중 서브프레임 변환은 출력 Q7 내지 Q1을 생성하기 위하여 각각의 화소 DOT1,…, DOTn,…,DOTnm에 대한 RGB 신호에 대해 실행된다. 그러나 실제 디스플레이 패널에서, 어드레스 데이타 구동기(6)는 어드레스 데이타에 따라 스크린상의 각 라인의 어드레스 전극을 구동시킨다.
따라서, 데이타 어레이 변환 섹션(133)은 적어도 각 주사 라인에 대해 수집된 각 서브프레임에 대한 데이타 QX를 프레임 메모리(134)에 저장한다. 상기 프레임 메모리(134)로부터 각 라인의 어드레스 데이타 A-DATA는 제15도에 도시된 서브프레임을 디스플레이하는 순서(순서 Q3, Q5, Q2, Q7, Q1, Q6 및 Q4의 순서)로 출력된다.
[다른 실시예]
제27도에 7개의 서브프레임의 조합을 위해 사용되는 가중 변환표의 다른 예가 도시되어 있다. 7개의 서브프레임에 대한 가중 변환표가 제15도에도 도시되어 있고, 비록 동일한 수의 서브프레임이 사용될지라도, 제27도의 변환표는 제15도의 표에서와 상이한 변환을 갖는다. 구체적으로, 제15도에 도시된 표에서는 휘도 레벨이 4 또는 8일 때 서브프레임은 프레임 기간내에서 가능한 한 빨리 점등된다. 반면에 제27도의 경우에는 휘도 레벨이 4 또는 8일 때, 서브프레임은 프레임 기간 내에서 가능한 한 늦게 점등된다. 상기 어느 경우에도 점등되는 서브프레임이 분산되어 있기 때문에, 플리커 및 허위 컬러 윤곽의 문제가 해결될 수 있다. 이들 서로 다른 변환표를 화소의 위치에 따라 선택적으로 사용하여 화질이 향상될 수 있다.
따라서, 상기한 바와 같이 복수 모드의 변환표가 준비되어 있고 제28도에 도시되어 있는 바와 같이, 사용되는 변환표의 모드를 화소의 위치에 따라 변경하는 것이 좋다. 제28(a)도에는 모드 A와 모드 B가 지그재그 패턴으로 위치되는 예가 도시 되어 있다. 제28(b)도에는 모드 A와 모드 B가 각각 4개의 화소 단위로 지그재그 패턴으로 위치되는 예가 도시되어 있다. 제28(c)도에는 4개의 모드 A, B, C 및 D에 대응하는 변환표가 사용되고, 각각의 모드가 각 라인에 한 화소만큼 시프트되는 예가 도시되어 있다.
복수 모드의 변환표를 사용할 때의 이중 서브프레임 변환 섹션(132)을 제17도을 참조하면서 이하 설명한다. 복수 모드를 갖는 변환표를 사용하기 위해서는 모드의 수와 동일한 수의 변환표가 RAM(1322)에 저장되어야 한다. 모드 신호(MODE)는 상위 입력 어드레스로서 초기화 ROM(137) 및 RAM(1322)에 입력된다. 모드의 수가 2일 때, 상기 모드 신호(MODE)는 1비트를 갖는다. 모드의 수가 4일 때, 상기 모드 신호(MOOE)는 2비트를 갖는다.
먼저. 사용될 복수의 변환표가 초기화 ROM(137)으로부터 추출되어 RAM(1322)에 저장된다. 디스플레이 중에, 제14도에 도시되어 있는 인터페이스 제어 회로(136)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 클록 신호(CLK)를 참조하면서 현재의 화소 위치를 식별하여, 모드 변환표가 사용되는 것을 나타내는 모드 신호를 RAM(1322)에 송신한다. 이와 같이, 모드의 선택은 각각한 화소 단위로 실행된다.
상기 실시예에서는 6비트 복수 레벨 그레이 스케일 출력을 7개의 서브프레임으로 변환시키는 것을 설명하였다. 제17도에 도시되어 있는 이중 서브프레임 변환 섹션내의 회로 구성은 6이 아닌 다른 비트 카운트를 갖는 복수 레벨 그레이 스케일 출력을 상이한 수의 서브프레임으로 변환시키는데 사용될 수 있다. 환언하면, 각 변환표가 초기화 ROM(137)에 저장되고, 사용될 평면 디스플레이 패널의 성능에 따라 최적의 변환표가 선택된다. 상기 변환표의 범용성에 대하여 이하 설명한다.
제29도는 이중 서브프레임 변환의 각 비트 사이의 관계를 도시한 표이다. 상기 표에는 RAM(1322)의 입력 어드레스 RMA, RAM(1322)의 출력 RMD, 시프트 간, 서브프레임(SF)의 수 및 마지막으로 4 내지 7비트의 복수 레벨 그레이 스케일 출력의 각 경우에 대한 유효 이중 서브프레임 변환 출력이 나타나 있다.
제15도 및 제27도의 변환표는 6비트 복수 레벨 그레이 스케일 출력을 7개의 서브프레임으로 변환시키는데 사용된다. 따라서, 제29도의 표에 도시되어 있는 바와 같이, 상위 4비트는 RAM(1322)의 입력 어드레스로 사용된다. 변환된 5비트 RAM 출력은 1을 시프트하여 얻어진 2비트 신호와 합성되고, 이로써 7개의 서브프레임에 대응하는 7비트 이중 서브프레임 변환 출력이 얻어진다.
제11도 및 제30도에는 6비트 복수 레벨 그레이 스케일 출력을 8개의 서브프레임으로 변환시키는 예가 도시되어 있다. 변환표는 제15도 및 제27도를 참조하여 설명한 바와 같이 2개의 모드를 제공한다. 제29도에 도시되어 있는 바와 같이, 상위 4비트는 RAM(1322)의 입력 어드레스로서 사용된다. 변환 후에 얻어진 6비트 RAM 출력은 2를 시프트하여 얻어진 2비트 신호와 합성되고, 이로써 8개의 서브프레임에 대응하는 8비트 이중 서브프레임 변환 출력이 얻어진다.
제33도 및 제34도에는 5비트 복수 레벨 그레이 스케일 출력을 6개의 서브프레임으로 변환시키는 예가 도시되어 있다. 변환표는 제15도 및 제27도를 참조하여 설명한 바와 같이 2개의 모드를 제공한다. 제29도에 도시되어 있는 바와 같이, 상위 4비트는 RAM(1322)의 입력 어드레스로서 사용된다. 변환후에 얻어진 5비트 RAM 출력은 1을 시프트하여 얻어진 1비트 신호와 합성되고, 이로써 6개의 서브프레임에 대응하는 6비트 이중 서브프레임 변환 출력이 얻어진다.
이론적으로는 5비트 복수 레벨 그레이 스케일 출력의 상위 3비트만을 RAM(1322)의 입력 어드레스로서 사용하고, 하위 2비트는 변환 대상이 아닌 것으로 할 수 있다. 이 경우에, 제17도에 도시되어 있는 이중 서브프레임 변환 섹션(32)의 회로 구성은 어느 정도 변화될 필요가 있다. 그러나, RAM의 필요한 용량은 3비트 입력에 대하여 4비트 출력을 얻는 경우나 4비트 입력에 대하여 5비트 출력을 얻는 경우에 대해 많은 차이가 나지 않기 때문에, 범용성을 위해, 상기한 바와 같이 상위 4비트를 변환 대상으로 하고 있다.
상기 예들로부터 명백해지는 바와 같이, 복수 레벨 그레이 스케일 신호가 M비트 신호(M은 2 이상의 정수)인 경우에는, 상기 복수 레벨 그레이 스케일 신호의 임의의 N비트(N은 1 이상의 정수, M＞N)가 변환표에서 메모리 어드레스 신호로 사용되고, 이중 서브프레임 변환 출력은 P비트(P≥N)이며, 나머지 M-N비트의 복수 레벨 그레이 스케일 신호는 P-N비트와 같은 거리로 시프트되고, 그 결과적인 신호가 이중 서브프레임 변환 출력과 합성된다.
상기한 바와 같이, 본 발명에 따르면, 디스플레이 데이타가 시스템의 다중주사에 수반되는 고주파수의 수직 동기 신호에 의해 공급되더라도, 서브프레임의 최적의 수는 상기 신호 주파수에 따라 선택될 수 있고, 디스플레이 제어를 위해 필요한 부분은 적절히 변화될 수 있다. 상이한 주파수 또는 더 높은 주파수의 수직 동기 신호를 갖는 디스플레이 데이타는 화질의 저하없이 스크린상에 디스플레이 될 수 있다.
또한, 본 발명에 따르면, 이중 서브프레임 변환에 사용되는 변환표 데이타를 저장하는데 필요한 메모리 용량의 절감이 실현될 수 있다. 따라서, 복수의 변환표의 데이타가 메모리 용량의 증가없이 메모리에 저장될 수 있고, 화질이 더욱 향상될 수 있다.
또한, 필요한 메모리 용량의 절감에 의해, 평면 패널 디스플레이 장치의 특성, 예를 들면 소형화가 손실되지 않고 동시에 화질이 개선될 수 있다.

Claims (28)

  1. 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라서 시 분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이 하는 디스플레이 장치에 있어서, 수직 동기 신호가 공급되고 상기 수직 동기 신호의 주파수에 따라서 단일 프레임의 기간내에 디스플레이될 수 있는 서브프레임의 수를 선택하며, 상기 서브프레임의 수에 대응하는 서브프레임 선택 신호를 제공하는 서브프레임 선택 회로와, 상기 서브프레임 선택 회로에 동작적으로 접속되어, 상기 서브프레임 선택 신호와 입력 디스플레이 데이타 신호를 수신하고, 상기 서브프레임의 선택된 수에 따라서 상기 복수 레벨 그레이 스케일 화상의 디스플레이를 제어하는 디스플레이 제어 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서, 상기 디스플레이 제어 회로는 디스플레이되는 상기 서브프레임의 수를 출력하는 서브프레임 카운터를 포함하고, 상기 서브프레임의 선택된 수에 대응하는 초기값이 상기 서브프레임 카운터에 로드되며, 상기 디스플레이 제어 회로는 디스플레이 되는 상기 서브프레임의 수에 따라서 상기 복수 레벨 그레이 스케일 화상의 디스플레이를 제어하는 것을 특징으로 하는 디스플레이 장치.
  3. 제1항에 있어서, 상기 디스플레이 제어 회로는 그레이 스케일을 나타내며 소정의 비트수를 갖는 입력 디스플레이 데이타 신호가 공급되어 상기 입력 디스플레이 데이타를 그 입력 디스플레이 데이타 신호의 비트 수보다 작은 비트 수를 갖고 입력 그레이 스케일을 의사적으로 표시하는 의사 복수 레벨 그레이 스케일 데이타 신호로 변환시키는 의사 복수 레벨 그레이 스케일 변환 회로를 구비하고, 상기 의사 복수 레벨 그레이 스케일 데이타 신호의 비트 수는 상기 의사 복수 레벨 그레이 스케일 변환 회로에서 상기 서브프레임의 선택된 수에 따라서 선택적으로 세트되는 것을 특징으로 하는 디스플레이 장치.
  4. 제1항에 있어서, 상기 서브프레임은 상기 입력 디스플레이 데이타 신호에 따라서 점등되는 화소에 대응하는 셀 영역을 점등하는 어드레스 기간과, 지속 펄스가 상기 서브프레임의 명도의 웨이트 값에 대응하는 횟수만큼 상기 점등된 셀 영역에 공급되는 지속 기간을 포함하고, 상기 디스플레이 제어 회로는 상기 선택된 서브프레임 수에 따라서 상기 지속 펄스 횟수를 결정하고 그 지속 펄스 횟수를 출력하는 지속 시간 세팅 회로를 구비하며 상기 디스플레이 제어 회로는 상기 지속 펄스 횟수에 따라서 상기 지속 펄스를 제공하는 것을 특징으로 하는 디스플레이 장치.
  5. 제1항에 있어서, 상기 디스플레이 제어 회로는 상기 입력 디스플레이 데이타 신호가 공급되고, 상기 입력 디스플레이 데이타 신호의 명도와 한 세트의 서브프레임 데이타 사이의 관계를 포함하는 복수의 변환표를 가지며, 상기 입력 데이타 신호를 상기 변환표를 통해 상기 선택된 수의 서브프레임 세트의 데이타를 갖는 디스플레이 데이타 신호로 변환시키는 디스플레이 데이타 변환 회로를 구비하는데, 상기 변환표는 상기 선택된 서브프레임의 수에 따라서 선택적으로 사용되는 것을 특징으로 하는 디스플레이 장치.
  6. 제1항에 있어서, 상기 서브프레임은 입력 디스플레이 데이타 신호에 따라서 점등되는 화소에 대응하는 셀 영역을 점등시키기 위한 어드레스 기간과, 지속 펄스가 상기 서브프레임의 명도의 웨이트 값에 대응하는 횟수만큼 상기 점등된 셀 영역에 공급되는 지속 기간을 포함하고; 상기 디스플레이 제어 회로는 그레이 스케일을 나타내며 소정의 수의 비트를 갖는 상기 입력 디스플레이 데이타 신호가 공급되어 상기 입력 디스플레이 데이타를 그 입력 디스플레이 데이타 신호의 비트 수보다 작은 출력 비트 수를 가지며 상기 입력 그레이 스케일을 의사적으로 나타내는 의사 복수 레벨 그레이 스케일 데이타 신호로 변환시키는데, 이 의사 복수 레벨 그레이 스케일 데이타 신호의 출력 비트 수가 상기 선택된 서브프레임의 수에 따라서 선택적으로 세트되는 의사 복수 레벨 그레이 스케일 변환 회로와; 상기 의사 복수 레벨 그레이 스케일 변환 회로에 동작적으로 접속되고, 상기 의사 복수 레벨 그레이 스케일 데이타 신호가 공급되며, 상기 의사 복수 레벨 그레이 스케일 데이타 신호의 명도와 한 세트의 서브프레임 데이타 사이의 관계를 포함하는 복수의 변환표를 가지며, 상기 의사 복수 레벨 그레이 스케일 데이타 신호를 상기 변환표를 통해 상기 선택된 수의 서브프레임 세트의 데이타를 갖는 디스플레이 데이타 신호로 변환시키고 상기 변환표가 상기 선택된 서브프레임의 수에 따라서 선택적으로 사용되어지는 디스플레이 데이타 변환 회로와, 상기 선택된 서브프레임의 수에 따라서 지속 펄스 횟수를 결정하고, 그 지속 펄스 횟수를 출력하는 지속 횟수 세팅 회로와, 상기 지속 횟수 세팅 회로에 동작적으로 접속되어, 상기 지속 펄스 횟수에 따라서 상기 지속 펄스를 제공하는 디스플레이 패널 구동 제어기를 포함하는 것을 특징으로 하는 디스플레이 장치.
  7. 제6항에 있어서, 상기 의사 복수 레벨 그레이 스케일 변환 회로에서, 상기 출력 비트 수는 상기 디스플레이 데이타 변환 회로에 의해 변환된 디스플레이 데이타 신호의 비트 수가 상기 입력 의사 복수 레벨 그레이 스케일 데이타 신호의 비트 수보다 큰 경우에, 상기 선택된 서브프레임의 수와 상기 선택된 변환표에 따라서 선택적으로 세트되는 것을 특징으로 하는 디스플레이 장치.
  8. 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라서 시 분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이 하는 디스플레이 장치를 구동하는 방법에 있어서, 수직 동기 신호의 주파수에 따라서 단일 프레임의 기간내에 디스플레이될 수 있는 상기 서브프레임의 수를 선택하는 단계와; 상기 선택된 서브프레임의 수에 따라서 복수 레벨 그레이 스케일 화상의 디스플레이를 제어하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치 구동방법 .
  9. 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라서 시 분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이 하는 디스플레이 장치에 있어서, 상이한 그레이 스케일 레벨에 대응하는 복수의 비트를 갖는 복수 레벨 그레이 스케일 신호의 비트 신호의 일부를 어드레스 신호로서 수신하고, 내장된 변환표를 통해 입력 어드레스 신호로부터 변환된 복수의 서브프레임의 소정의 세트를 갖는 이중 서브프레임 변환 신호를 출력하는 변환표 섹션과; 상기 변환표 섹션에 동작적으로 접속되어, 단일 프레임에 대한 복수의 서브프레임 신호를 생성하기 위해 자체의 그레이 스케일에 따라서 이중 서브프레임 변환 신호와 상기 복수 레벨 그레이 스케일 신호의 나머지 비트 신호를 합성하는 합성기와; 상기 합성기에 동작적으로 접속되어, 상기 합성된 복수의 서브프레임 신호에 따라서 디스플레이부에 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 제어 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
  10. 제9항에 있어서, 상기 이중 서브프레임 변환 신호는 그레이 스케일의 동일 웨이트 값을 갖는 복수의 서브프레임을 포함하는 것을 특징으로 하는 디스플레이 장치.
  11. 제9항 또는 제10항에 있어서, 상기 합성기는 상기 이중 서브프레임 변환 신호의 비트 수가 상기 변환표 섹션에 대한 어드레스 신호의 비트 수보다 큰 경우에 상기 복수 레벨 그레이 스케일 신호의 나머지 비트 신호를 소정의 비트 수로 시프트시키는 것을 특징으로 하는 디스플레이 장치.
  12. 제9항 또는 제10항에 있어서, 전단이 상기 변환표 섹션에 동작적으로 접속되어 있고, 상기 복수 레벨 그레이 스케일 신호에 따른 제1그레이 스케일 레벨이 상기 합성된 서브프레임 신호에 따른 제2그레이 스케일 레벨보다 큰 경우에 상기 복수 레벨 그레이 스케일 신호를 상기 제2그레이 스케일 레벨보다 크지 않게 제한 하는 제한 회로를 추가로 포함하는 것을 특징으로 하는 디스플레이 장치.
  13. 제9항 또는 제10항에 있어서, 상기 변환표 섹션은 복수 모드에 대한 복수의 변환표를 포함하고, 상기 어드레스 신호에 추가하여 추가 어드레스 신호로서 상기 모드를 표시하는 모드 신호를 수신하며, 상기 디스플레이 제어 회로는 디스플레이되는 화소의 위치에 따라 상기 변환표 섹션에 상기 모드 신호를 공급하는 것을 특징으로 하는 디스플레이 장치.
  14. 제9항 또는 제10항에 있어서, 상기 복수의 변환표의 데이타를 저장하는 초기 메모리를 추가로 포함하고, 상기 변환표의 적어도 하나의 데이타는 상기 변환표 섹션내의 메모리에 기록되는 것을 특징으로 하는 디스플레이 장치.
  15. 제11항에 있어서. 상기 복수의 변환표의 데이타를 저장하는 초기 메모리를 추가로 포함하고, 상기 변환표의 적어도 하나의 데이타는 상기 변환표 섹션내의 메모리에 기록되는 것을 특징으로 하는 디스플레이 장치.
  16. 제12항에 있어서, 상기 복수의 변환표의 데이타를 저장하는 초기 메모리를 추가로 포함하고, 상기 변환표의 적어도 하나의 데이타는 상기 변환표 섹션내의 메모리에 기록되는 것을 특징으로 하는 디스플레이 장치.
  17. 제13항에 있어서, 상기 복수의 변환표의 데이타를 저장하는 초기 메모리를 추가로 포함하고, 상기 변환표의 적어도 하나의 데이타는 상기 변환표 섹션내의 메모리에 기록되는 것을 특징으로 하는 디스플레이 장치.
  18. 제11항에 있어서, 상기 복수의 변환표의 데이타를 저장하는 초기 메모리를 추가로 포함하고, 상기 변환표의 적어도 하나의 데이타는 상기 변환표 섹션내의 메모리에 기록되며, 상기 초기 메모리는 상기 변환표 섹션에 기록된 상기 변환표에 따라서 상기 시프트 비트 수를 나타내는 시프트 데이타 신호를 상기 합성기에 공급하는 것을 특징으로 하는 디스플레이 장치.
  19. 제12항에 있어서, 상기 복수의 변환표의 데이타를 저장하는 초기 메모리를 추가로 포함하고, 상기 변환표의 적어도 하나의 데이타는 상기 변환표 섹션내의 메모리에 기록되며, 상기 초기 메모리는 상기 변환표 섹션에 기록된 상기 변환표에 따라서 상기 제2그레이 스케일 레벨을 나타내는 제한치 신호를 상기 제한 회로에 공급하는 것을 특징으로 하는 디스플레이 장치.
  20. 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라서 시분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 장치에 있어서, 상이한 그레이 스케일 레벨에 대응하는 복수의 비트를 갖는 복수 레벨 그레이 스케일 신호의 복수의 비트 신호중 일부를 어드레스 신호로 수신하고, 내장된 변환표를 통해 입력 어드레스 신호로부터 변환된 복수의 서브프레임의 소정의 세트를 갖는 이중 서브프레임 변환 신호를 출력하는데, 상기 이중 서브프레임 변환 신호는 그레이 스케일의 동일한 웨이트 값을 가진 복수의 서브프레임을 포함하는 변환표 섹션과; 상기 변환표 섹션에 동작적으로 접속되어, 상기 이중 서브프레임 변환 신호의 비트 수가 상기 변환표 섹션에 대한 상기 어드레스 신호의 비트 수보다 큰 경우에 상기 복수 레벨 그레이 스케일 신호를 소정의 비트로 시프팅하고, 단일 프레임에 대한 복수의 서브프레임 신호를 생성하기 위해 자체의 그레이 스케일에 따라서 상기 이중 서브프레임 변환 신호와 상기 복수 레벨 그레이 스케일 신호의 시프트된 나머지 비트 신호를 합성하는 합성기와; 전단이 상기 변환표 섹션에 동작적으로 접속되어, 상기 복수 레벨 그레이 스케일 신호에 따른 제1그레이 스케일 레벨이 상기 합성된 서브프레임 신호에 따른 제2그레이 스케일 레벨보다 큰 경우에 상기 복수 레벨 그레이 스케일 신호를 상기 제2그레이 스케일 레벨보다 크지 않게 제한하는 제한 회로와; 상기 합성기에 동작적으로 접속되어, 상기 합성된 복수의 서브프레임 신호에 따라서 디스플레이부에 상기 복수 레벨 그레이 스케일 화상을 디스플레이하는 디스플레이 제어 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
  21. 제20항에 있어서, 상기 복수 레벨 그레이 스케일 신호는 5비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최상위 4비트는 어드레스 신호이며, 상기 이중 서브프레임 변환 신호는 5비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최하위 1비트는 1비트 시프트되어 상기 이중 서브프레임 변환 신호에 합성되는 것을 특징으로 하는 디스플레이 장치.
  22. 제20항에 있어서, 상기 복수 레벨 그레이 스케일 신호는 5비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최상위 4비트는 어드레스 신호이며, 상기 이중 서브프레임 변환 신호는 6비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최하위 1비트는 2비트 시프트되어 상기 이중 서브프레임 변환 신호에 합성되는 것을 특징으로 하는 디스플레이 장치.
  23. 제20항에 있어서, 상기 복수 레벨 그레이 스케일 신호는 5비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최상위 4비트는 어드레스 신호이며, 상기 이중 서브프레임 변환 신호는 7비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최하위 1비트는 3비트 시프트되어 상기 이중 서브프레임 변환 신호에 합성되는 것을 특징으로 하는 디스플레이 장치.
  24. 제20항에 있어서, 상기 복수 레벨 그레이 스케일 신호는 6비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최상위 4비트는 어드레스 신호이며, 상기 이중 서브프레임 변환 신호는 5비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최하위 2비트는 1비트 시프트되어 상기 이중 서브프레임 변환 신호에 합성되는 것을 특징으로 하는 디스플레이 장치.
  25. 제20항에 있어서, 상기 복수 레벨 그레이 스케일 신호는 6비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최상위 4비트는 어드레스 신호이며, 상기 이중 서브프레임 변환 신호는 6비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최하위 2비트는 2비트 시프트되어 상기 이중 서브프레임 변환 신호에 합성되는 것을 특징으로 하는 디스플레이 장치.
  26. 제20항에 있어서, 상기 복수 레벨 그레이 스케일 신호는 7비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최상위 4비트는 어드레스 신호이며, 상기 이중 서브프레임 변환 신호는 5비트로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최하위 3비트는 1비트 시프트되어 상기 이중 서브프레임 변환 신호에 합성되는 것을 특징으로 하는 디스플레이 장치.
  27. 제20항에 있어서, 상기 복수 레벨 그레이 스케일 신호는 M비트(M은 정수, M≥2)로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최상위 N비트(N은 정수, M＞N≥1)는 어드레스 신호이며, 상기 이중 서브프레임 변환 신호는 P비트(P는 정수, p≥N)로 이루어지고, 상기 복수 레벨 그레이 스케일 신호의 최하위 M-N비트는 P-N비트 시프트되어 상기 이중 서브프레임 변환 신호에 합성되는 것을 특징으로 하는 디스플레이 장치.
  28. 각 서브프레임에 대한 그레이 스케일의 웨이트 값에 따라서 시 분할되는 복수의 서브프레임을 갖는 프레임을 통해 복수 레벨 그레이 스케일 화상을 디스플레이 하는 디스플레이 장치의 구동 방법에 있어서, 상이한 그레이 스케일 레벨에 대응하는 복수의 비트를 갖는 복수 레벨 그레이 스케일 신호의 비트 신호의 일부를 어드레스 신호로 수신하고, 내장된 변환표를 통해 입력 어드레스 신호로부터 변환된 복수의 서브프레임의 소정의 세트를 갖는 이중 서브프레임 변환 신호를 출력하는 단계와; 단일 프레임에 대한 복수의 서브프레임 신호를 생성하기 위해 자체의 그레이 스케일에 따라서 상기 이중 서브프레임 변환 신호와 상기 복수 레벨 그레이 스케일 신호의 나머지 비트 신호를 합성하는 단계와; 상기 합성된 복수의 서브프레임 신호에 따라서 디스플레이부에 상기 복수 레벨 그레이 스케일 화상을 디스플레이하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치 구동 방법.
KR1019960026616A 1995-10-31 1996-07-01 디스플레이 장치 및 그 구동 방법 KR100263960B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP28297295A JP3408680B2 (ja) 1995-10-31 1995-10-31 表示装置及びその駆動方法
JP95-282973 1995-10-31
JP95-282972 1995-10-31
JP28297395A JP3375473B2 (ja) 1995-10-31 1995-10-31 表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
KR970022921A KR970022921A (ko) 1997-05-30
KR100263960B1 true KR100263960B1 (ko) 2000-08-16

Family

ID=26554849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026616A KR100263960B1 (ko) 1995-10-31 1996-07-01 디스플레이 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US5818419A (ko)
KR (1) KR100263960B1 (ko)
FR (1) FR2740598B1 (ko)
TW (1) TW315455B (ko)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319342A (ja) 1996-03-26 1997-12-12 Sharp Corp 液晶表示装置及び液晶表示装置の駆動方法
KR100229072B1 (ko) * 1996-07-02 1999-11-01 구자홍 서브 프레임 구동방식을 위한 계조 데이터 구현회로 및 그 방법
US6052101A (en) * 1996-07-31 2000-04-18 Lg Electronics Inc. Circuit of driving plasma display device and gray scale implementing method
JP3503727B2 (ja) * 1996-09-06 2004-03-08 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JPH1098662A (ja) * 1996-09-20 1998-04-14 Pioneer Electron Corp 自発光表示器の駆動装置
JP3618024B2 (ja) * 1996-09-20 2005-02-09 パイオニア株式会社 自発光表示器の駆動装置
JP3417246B2 (ja) * 1996-09-25 2003-06-16 日本電気株式会社 階調表示方法
KR100234034B1 (ko) * 1996-10-01 1999-12-15 구자홍 Ac 플라즈마 디스플레이 판넬 구동방법
JP3712802B2 (ja) * 1996-10-29 2005-11-02 富士通株式会社 中間調表示方法および表示装置
TW371386B (en) * 1996-12-06 1999-10-01 Matsushita Electric Ind Co Ltd Video display monitor using subfield method
JP2962253B2 (ja) * 1996-12-25 1999-10-12 日本電気株式会社 プラズマディスプレイ装置
KR100235591B1 (ko) * 1997-01-24 1999-12-15 구본준 다계조 처리장치
JP3689519B2 (ja) * 1997-02-04 2005-08-31 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
JP3633761B2 (ja) * 1997-04-30 2005-03-30 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
KR100420819B1 (ko) * 1997-06-25 2004-04-17 마쯔시다덴기산교 가부시키가이샤 휘도계조표시방법
JPH1124628A (ja) * 1997-07-07 1999-01-29 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの階調表示方法
JP3028087B2 (ja) * 1997-07-08 2000-04-04 日本電気株式会社 プラズマディスプレイパネルの駆動方法
US6175355B1 (en) 1997-07-11 2001-01-16 National Semiconductor Corporation Dispersion-based technique for modulating pixels of a digital display panel
US6081252A (en) * 1997-07-11 2000-06-27 National Semiconductor Corporation Dispersion-based technique for performing spacial dithering for a digital display system
JP3573968B2 (ja) * 1997-07-15 2004-10-06 富士通株式会社 プラズマディスプレイの駆動方法及び駆動装置
US6741227B2 (en) 1997-08-07 2004-05-25 Hitachi, Ltd. Color image display apparatus and method
EP0896317B1 (en) 1997-08-07 2008-05-28 Hitachi, Ltd. Color image display apparatus and method
JP3423865B2 (ja) * 1997-09-18 2003-07-07 富士通株式会社 Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JP3045284B2 (ja) * 1997-10-16 2000-05-29 日本電気株式会社 動画表示方法および装置
US6049324A (en) * 1997-10-30 2000-04-11 Lear Automotive Dearborn, Inc. Memory configuration for gray shade ELD using on/off drivers
US6266035B1 (en) 1997-10-30 2001-07-24 Lear Automotive Dearborn, Inc. ELD driver with improved brightness control
JP3586369B2 (ja) 1998-03-20 2004-11-10 インターナショナル・ビジネス・マシーンズ・コーポレーション ビデオ・クロックの周波数を下げる方法及びコンピュータ
GB2336930B (en) * 1998-04-29 2002-05-08 Sharp Kk Light modulating devices
US6456266B1 (en) * 1998-06-30 2002-09-24 Canon Kabushiki Kaisha Liquid crystal display apparatus
US6496194B1 (en) * 1998-07-30 2002-12-17 Fujitsu Limited Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions
TW389883B (en) * 1998-08-26 2000-05-11 Acer Display Tech Inc Method of driving the plasma display panel
KR100373726B1 (ko) * 1999-02-27 2003-02-25 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동장치
JP2000259116A (ja) * 1999-03-09 2000-09-22 Nec Corp 多階調表示プラズマディスプレイの駆動方法および装置
JP3630584B2 (ja) * 1999-04-28 2005-03-16 パイオニア株式会社 ディスプレイパネルの駆動方法
US6101038A (en) * 1999-05-03 2000-08-08 Optimize, Incorporated Infrared audio/video interface for head-mounted display
JP4484276B2 (ja) * 1999-09-17 2010-06-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置およびその表示方法
US6587086B1 (en) 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP3734244B2 (ja) * 2000-02-10 2006-01-11 パイオニア株式会社 ディスプレイパネルの駆動方法
EP1136974A1 (en) * 2000-03-22 2001-09-26 Deutsche Thomson-Brandt Gmbh Method for processing video data for a display device
JP2002023693A (ja) * 2000-07-06 2002-01-23 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP4655341B2 (ja) * 2000-07-10 2011-03-23 日本電気株式会社 表示装置
CN1386260A (zh) * 2000-07-13 2002-12-18 皇家菲利浦电子有限公司 一种液晶显示设备和用一组扫描线的主动寻址和通过基于帧持续时间的非二进制划分的时间调制而得到的等级来驱动该液晶显示设备的方法
JP3876600B2 (ja) * 2000-09-08 2007-01-31 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置および電子機器
JP2002221934A (ja) * 2001-01-25 2002-08-09 Fujitsu Hitachi Plasma Display Ltd 表示装置の駆動方法及びプラズマディスプレイ装置
TW582000B (en) 2001-04-20 2004-04-01 Semiconductor Energy Lab Display device and method of driving a display device
WO2002089103A2 (en) * 2001-04-26 2002-11-07 Koninklijke Philips Electronics N.V. Display device
JP4703892B2 (ja) * 2001-06-15 2011-06-15 パナソニック株式会社 ディスプレイパネルの駆動方法
KR100870487B1 (ko) * 2001-07-04 2008-11-26 엘지디스플레이 주식회사 광시야각을 위한 액정디스플레이의 구동 방법 및 장치
JP2003029688A (ja) * 2001-07-11 2003-01-31 Pioneer Electronic Corp 表示パネルの駆動方法
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
KR100831228B1 (ko) * 2002-01-30 2008-05-21 삼성전자주식회사 유기 전계발광 표시장치 및 그의 구동방법
JP2003271099A (ja) * 2002-03-13 2003-09-25 Semiconductor Energy Lab Co Ltd 表示装置および表示装置の駆動方法
JP5049445B2 (ja) * 2002-03-15 2012-10-17 株式会社日立製作所 表示装置およびその駆動方法
CN1706022A (zh) * 2002-03-21 2005-12-07 皇家飞利浦电子股份有限公司 显示面板
JP2003330420A (ja) * 2002-05-16 2003-11-19 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法
TWI270036B (en) * 2002-07-04 2007-01-01 Chunghwa Picture Tubes Ltd Method and apparatus for improving gray-scale linearity of plasma display
CN100396105C (zh) * 2002-08-13 2008-06-18 汤姆森许可贸易公司 操作具有混合编码的脉冲宽度调制显示系统的方法
US6784898B2 (en) * 2002-11-07 2004-08-31 Duke University Mixed mode grayscale method for display system
TWI359394B (en) * 2002-11-14 2012-03-01 Semiconductor Energy Lab Display device and driving method of the same
KR100486282B1 (ko) * 2002-11-16 2005-04-29 삼성전자주식회사 에스티엔(ＳＴＮ :Ｓｕｐｅｒ ＴｖｉｓｔｅｄＮｅｍａｔｉｃ) 액정 표시 장치 구동 회로 및 구동 방법.
EP1579411B1 (en) * 2002-12-20 2012-10-10 Trident Microsystems (Far East) Ltd. Apparatus for re-ordering video data for displays using two transpose steps and storage of intermediate partially re-ordered video data
US7221335B2 (en) * 2003-02-18 2007-05-22 Samsung Sdi Co., Ltd Image display method and device for plasma display panel
KR100503603B1 (ko) * 2003-03-11 2005-07-26 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US7391391B2 (en) * 2003-11-13 2008-06-24 Victor Company Of Japan, Limited Display apparatus
CN100346374C (zh) * 2003-11-19 2007-10-31 中国科学院长春光学精密机械与物理研究所 对平板显示屏进行混合权值分布灰度级的调制方法
JP4772336B2 (ja) * 2004-02-27 2011-09-14 ローム株式会社 駆動制御回路
KR20050095442A (ko) * 2004-03-26 2005-09-29 엘지.필립스 엘시디 주식회사 유기전계발광소자의 구동방법
JP2007538268A (ja) * 2004-05-19 2007-12-27 シャープ株式会社 液晶表示装置及びその駆動方法、並びに液晶表示装置を備えた液晶テレビ及び液晶モニタ
US7817170B2 (en) * 2004-08-03 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP4400401B2 (ja) * 2004-09-30 2010-01-20 セイコーエプソン株式会社 電気光学装置とその駆動方法及び電子機器
US7956876B2 (en) * 2005-03-15 2011-06-07 Sharp Kabushiki Kaisha Drive method of display device, drive unit of display device, program of the drive unit and storage medium thereof, and display device including the drive unit
JP4444334B2 (ja) * 2005-03-15 2010-03-31 シャープ株式会社 液晶表示装置の駆動方法、液晶表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置
WO2006098328A1 (ja) * 2005-03-15 2006-09-21 Sharp Kabushiki Kaisha 表示装置の駆動装置、表示装置
WO2006100906A1 (ja) * 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha 画像表示装置、画像表示モニター、およびテレビジョン受像機
US20090122207A1 (en) * 2005-03-18 2009-05-14 Akihiko Inoue Image Display Apparatus, Image Display Monitor, and Television Receiver
CN102394049B (zh) * 2005-05-02 2015-04-15 株式会社半导体能源研究所 显示装置的驱动方法
EP1720149A3 (en) * 2005-05-02 2007-06-27 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1724751B1 (en) * 2005-05-20 2013-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic apparatus
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US7636078B2 (en) * 2005-05-20 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2007060783A1 (ja) * 2005-11-25 2007-05-31 Sharp Kabushiki Kaisha 画像表示方法、画像表示装置、画像表示モニター、および、テレビジョン受像機
KR100804639B1 (ko) * 2005-11-28 2008-02-21 삼성전자주식회사 디스플레이 장치 구동 방법
KR101404582B1 (ko) * 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
JP2010054989A (ja) * 2008-08-29 2010-03-11 Mitsubishi Electric Corp 階調制御方法および表示装置
US10742953B2 (en) * 2009-01-20 2020-08-11 Koninklijke Philips N.V. Transferring of three-dimensional image data
KR101634569B1 (ko) * 2009-01-20 2016-06-29 코닌클리케 필립스 엔.브이. 3ｄ 이미지 데이터의 전송
CN101567166B (zh) * 2009-06-05 2011-12-28 中国科学院长春光学精密机械与物理研究所 Led显示屏时间片非均匀间隔消隐扫描时间序列调制方法
CN101567164B (zh) * 2009-06-05 2011-12-28 中国科学院长春光学精密机械与物理研究所 Led显示屏权值时间片间隔消隐扫描时间序列调制方法
JP2013068793A (ja) * 2011-09-22 2013-04-18 Sony Corp 表示装置、駆動回路、駆動方法、および電子機器
KR101995866B1 (ko) * 2013-02-05 2019-07-04 삼성전자주식회사 디스플레이장치 및 그 제어방법
CN105141876B (zh) * 2015-09-24 2019-02-22 京东方科技集团股份有限公司 视频信号转换方法、视频信号转换装置以及显示系统
US10867538B1 (en) * 2019-03-05 2020-12-15 Facebook Technologies, Llc Systems and methods for transferring an image to an array of emissive sub pixels

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2899073B2 (ja) * 1990-06-18 1999-06-02 キヤノン株式会社 画像情報制御装置
GB2245743B (en) * 1990-06-29 1994-07-20 Acorn Computers Ltd Method and apparatus for producing grey levels on a raster scan video display device
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
EP0579359B1 (en) * 1992-05-19 1997-09-24 Canon Kabushiki Kaisha Display control method and apparatus
DE69529716T2 (de) * 1994-10-06 2003-07-17 Fujitsu General Ltd Grauskalaverarbeitung unter Verwendung eines Fehlerdiffusionsverfahren

Also Published As

Publication number Publication date
US5818419A (en) 1998-10-06
FR2740598B1 (fr) 1998-05-15
KR970022921A (ko) 1997-05-30
TW315455B (ko) 1997-09-11
FR2740598A1 (fr) 1997-04-30

Similar Documents

Publication Publication Date Title
KR100263960B1 (ko) 디스플레이 장치 및 그 구동 방법
US6608610B2 (en) Plasma display device drive identifies signal format of the input video signal to select previously determined control information to drive the display
KR100478378B1 (ko) 표시 장치 및 표시 방법
US6008794A (en) Flat-panel display controller with improved dithering and frame rate control
US6297788B1 (en) Half tone display method of display panel
KR100312362B1 (ko) 불량동화상윤곽을보정하면서동화상을디스플레이하는방법및장치
US6008793A (en) Drive apparatus for self light emitting display unit
US7110050B2 (en) Method for processing video pictures for display on a display device using self-priming and refreshing sub-fields
JPH11119725A (ja) ビデオ画像フレームシーケンス表示方法および装置
KR20030039282A (ko) 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
US8228319B2 (en) Display device and controller driver for improved FRC technique
US6249268B1 (en) Image display apparatus
KR20020089247A (ko) 플라즈마 디스플레이 패널의 구동방법
US6151000A (en) Display apparatus and display method thereof
JPH11109916A (ja) カラー画像表示装置
JP3375473B2 (ja) 表示装置及びその駆動方法
JP2001034229A (ja) 画像表示装置
JP2000347616A (ja) 表示装置および表示方法
JP3408680B2 (ja) 表示装置及びその駆動方法
JP2003015594A (ja) サブフィールドコーディング回路及びサブフィールドコーディング方法
JPH1055151A (ja) ディスプレイ装置
JP2572957B2 (ja) メモリーパネルの駆動方法
JPH10116055A (ja) 表示装置
JPH10333640A (ja) 画像表示装置
KR100617445B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee