JP3375473B2 - 表示装置及びその駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フレーム内時分割
法によって多階調表示を行う表示装置、例えばプラズマ
・ディスプレイ・パネルや液晶表示パネル等を用いた表
示装置におけるマルチスキャン化に対応するための表示
制御手段の改良及び駆動方法の改良に関する。

【０００２】

【従来の技術】近年において、表示装置の大型画面化と
省スペース化を満たすものとして、プラズマ・ディスプ
レイ・パネル（以下ＰＤＰと称する。）や液晶表示パネ
ル（以下ＬＣＤと称する。）を利用した表示装置が研究
開発され、商品化されている。

【０００３】これらの表示パネルでは動作安定状態が２
つ、つまり点灯と消灯或いは明の状態と暗の状態しかな
い。従って、ＲＧＢ信号を利用してフルカラーを実現す
るために、フレーム内分割法を利用して多階調表示が行
なわれる。このフレーム内分割法とは、垂直同期信号に
同期した１フレームが１／６０秒の周期の場合に、その
１／６０秒（約１６．７ｍｓｅｃ）の１フレームの期間
の間に明るさに応じた回数の点灯動作をさせることによ
り、明るさの差を表現するようにする方法である。

【０００４】かかるフレーム内分割法については既に知
られている技術であるが、本発明を説明する為に、ＰＤ
Ｐ表示装置を例にして以下にて簡単に説明する。

【０００５】図１４は３電極方式のＰＤＰの概略的構成
図であり、図１５はそのＰＤＰの１つの放電セル１０に
おける詳細な断面構造である。図１４、図１５に示され
るように、一方のガラス基板１３上に全セル共通のＸ電
極１４と個別にスキャン駆動されるＹ電極１５が平行に
設けられ、また他方のガラス基板１２上にはＸ，Ｙ電極
と直交し個別に駆動可能なアドレス電極１６が設けられ
ている。そして、Ｘ電極１４、Ｙ電極１５及びそれと直
交するアドレス電極１６とで形成されるセル領域１０を
囲むように壁部１７が格子状に形成されていて、放電空
間２０が画定される。Ｘ電極１４とＹ電極１５は誘電体
層１８とその上の保護層２１により被覆されている。ま
た、ガラス基板１２上の壁部１７に囲まれた領域には、
赤、青、緑（ＲＧＢ）に対応した発光体１９が形成され
ている。そして、図１４にあるように、例えばＲＧＢの
３つのセル１０により、表示装置としての１画素が構成
される。図１４中の３はＹ電極共通の駆動回路であり、
それぞれのＹ電極駆動回路４１−４ｎを通してＹ電極１
５をスキャンドライブする。また５はＸ電極１４の駆動
回路、６はアドレス電極１６の駆動回路である。

【０００６】図１６は、かかるＰＤＰ装置の各電極の駆
動動作を説明する波形図である。図１６に示されるよう
に、垂直同期信号Ｖsyncに同期した１フレームが、例え
ば６つのサブフレームＳＦ１−ＳＦ６に分割されてい
る。そして、それぞれのサブフレームＳＦは、書き込み
・消去するリセット期間Ｓ１と、表示したいセル１０に
点灯するためのアドレス期間Ｓ２と、その点灯したセル
に明るさを与えるための維持放電期間Ｓ３とから構成さ
れる。

【０００７】例えば、サブフレームＳＦ６における駆動
動作を説明する。先ず、リセット期間Ｓ１にて、Ｘ電極
１４とＹ電極１５との間にプラズマ放電に必要な高い電
圧を印加するために書き込みパルスＷＰをＸ電極１４に
印加し、全てのセルでプラズマ放電を生じさせる。そし
てその直後に、全てのＹ電極１５とＸ電極１４に消去パ
ルスを印加して一旦全てのセルのプラズマ放電を消去す
る。これにより、以前書き込まれていたセルも書き込ま
れていなかったセルも同じように壁電荷が多少存在する
状態になる。その結果、次のアドレス期間Ｓ２でのアド
レスパルスによっては放電をするが、維持放電期間Ｓ３
での維持放電パルス（サステインパルス）によっては放
電しない状態になる。

【０００８】次に、アドレス期間Ｓ２にて、点灯させた
いセルに対応するアドレス電極１６−１乃至１６−ｍに
アドレスパルスＡＤＰを印加させながらＹ電極１５にス
キャンパルスＳＣＰを印加させてスキャンドライブす
る。この結果、画面全面のセルの内点灯させたいセル領
域でプラズマ放電が発生する。そして、続く維持放電期
間Ｓ３にて、維持放電パルスがＸ電極１４と全Ｙ電極１
５に印加されることで、アドレス期間Ｓ２で点灯したセ
ルに対して所定の明るさが供給される。

【０００９】ＰＤＰ装置やＬＣＤ装置の場合は、原理的
に２枚のパネル間に放電をするかしないかの２つの状態
しかないので、多階調表示を実現する為に、図１６に示
されるようにそれぞれ維持放電期間Ｓ３が異なる６つの
サブフレームＳＦ１−ＳＦ６で１フレームを構成してい
る。即ち、重み付け法により１、２、４、８、１６、３
２の重みの明るさを表現できる６つのサブフレームＳＦ
１−ＳＦ６から構成されるのである。こうすることで、
図１７に示されるように、０から６３までの階調を表現
することができるのである。つまり、階調１ではサブフ
レームＳＦ１でのみ点灯し、階調５ではサブフレームＳ
Ｆ１とＳＦ３とを点灯し、また階調６３では全てのサブ
フレームＳＦ１−ＳＦ６を点灯する等である。

【００１０】尚、６つのサブフレームＳＦから構成され
るのは、例えば前述したアドレス期間Ｓ２でのスキャン
動作にかなりの時間を要し、例えば２ｍｓｅｃを要する
場合では、各サブフレームＳＦでのリセット期間Ｓ１や
放電維持期間Ｓ３を考慮すれば、前述した１６．７ｍｓ
ｅｃの１フレームの場合には、６つのサブフレーム程度
が限界になるからである。従って、例えばアドレス期間
Ｓ２が更に短くなる場合は、それより多い７つのサブフ
レーム、或いは８つのサブフレームで多階調を表現する
ことが可能になる。従って、６つのサブフレームとは一
例にしか過ぎない。

【００１１】更に、単純に重み付けの順番にサブフレー
ムを点灯させると、フリッカや色偽輪郭の問題などがあ
り、同等の輝度に対応する重み付けを持つサブフレーム
を複数有し、１つのフレーム内で駆動するサブフレーム
の順番を分散させる重ね合わせ法等も提案されている。
この点については、後に適宜説明する。

【００１２】

【発明が解決しようとする課題】上記の様に、ＮＴＳＣ
（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎ
ｄａｒｄ Ｃｏｍｍｉｔｔｅｅ）やＶＧＡ（Ｖｉｄｅｏ
Ｇｒａｐｈｉｃ Ａｒｒａｙ）等に於ける標準的な垂
直同期信号の周波数である６０Ｈｚを前提にしてサブフ
レームの数を決定している。そして、そのサブフレーム
の数に対応して、１フレーム内のサブフレームの種類や
順番を決定している。

【００１３】しかしながら、近年において、フラットデ
ィスプレイ装置は、単に映像表示だけではなく、コンピ
ュータ等に接続されて情報の表示にも使用されるように
なってきた。その場合には、コンピュータの能力によっ
ては６０Ｈｚ以上の垂直同期周波数を使ってマルチスキ
ャン表示を行うことが要求される。例えば、７０Ｈｚ、
１２０Ｈｚ等である。その場合には、１フレームの期間
が短くなる為、上記した様なフレーム内時分割表示方法
の場合には、６０Ｈｚを前提にして決定していた数のサ
ブフレームを全て駆動することができなくなるという問
題を招くことになる。

【００１４】単純に、予定していたサブフレームが全て
駆動できない場合は、予定していた階調の輝度が得られ
ないことになる。また、サブフレームの駆動シーケンス
が途中で途切れた場合には、前述したＰＤＰの放電シー
ケンスが途中で途切れる為、不要電荷のチャージやディ
スチャージ等によるパネルの破壊等につながる。

【００１５】そこで、本発明の目的は、上記したマルチ
スキャン化に伴う高い垂直同期周波数に対しても、柔軟
に対応することができる表示装置を提供することにあ
る。

【００１６】また、本発明の他の目的は、異なる周波数
の垂直同期信号に対応してサブフレームの数を変更する
ことができる表示装置を提供することにある。

【００１７】更に、本発明の他の目的は、異なる周波数
の垂直同期信号に対応して決定されたサブフレームの数
に応じて、疑似階調処理、重ね合わせ変換処理、サブフ
レーム駆動処理などを変更することができる表示装置を
提供することにある。

【００１８】

【課題を解決するための手段】上記の目的は、本発明に
よれば、階調の重みに応じて時分割した複数のサブフレ
ームを多重して構成するフレームにより多階調の表示を
行なう表示装置において、入力される垂直同期信号の周
波数に応じてフレーム内で表示制御可能な前記サブフレ
ームの数を選定し、サブフレーム選定信号を出力するサ
ブフレーム選定手段と、該サブフレーム選定信号を入力
し、該選定されたサブフレーム数に応じて表示制御を行
なう表示制御手段とを有することを特徴とする表示装置
を提供することにより達成される。

【００１９】更に上記の目的は、本発明によれば、階調
の重みに応じて時分割した複数のサブフレームを多重し
て構成するフレームにより多階調の表示を行なう表示装
置において、入力される垂直同期信号の周波数に応じて
フレーム内で表示制御可能な前記サブフレームの数を選
定し、サブフレーム選定信号を出力するステップと、該
サブフレーム選定信号を表示制御手段に入力し、該選定
されたサブフレーム数に応じて表示制御を行なうステッ
プとを有することを特徴とする表示装置の駆動方法を提
供することにより達成される。

【００２０】かかる構成にすることにより、ＰＤＰやＬ
ＣＤなどのパネル表示装置に入力される垂直同期信号の
周波数に応じて、最適なサブフレーム数を選定して表示
制御を行なうことができる。

【００２１】また、本発明では、前記の表示制御手段で
は、選定されたサブフレーム数に応じて種々の可変設定
が行なえるようにする。例えば、現在表示中のサブフレ
ームの番号を出力するサブフレームカウンタに、サブフ
レーム選定信号によって選択される初期値を入力する。
これにより、単に初期値を変更設定するだけで表示制御
を行なうことができる。また、入力表示データ信号より
も少ないビット数で入力階調を疑似的に表現する疑似階
調信号を出力する疑似階調処理部では、選定されたサブ
フレーム数に応じて疑似階調信号の出力ビット数を可変
設定する。更に、階調信号から所定のサブフレームの組
み合わせからなる表示データ信号に変換する表示データ
変換部を設けて画質の向上を図る場合は、変換テーブル
を選定されたサブフレーム数に応じて変更する。これは
駆動できるサブフレーム数が決定されることに伴い、そ
のサブフレーム数のビット数の表示データ信号を出力す
る必要があるからである。

【００２２】サブフレーム数が可変設定されると、各サ
ブフレーム内でのサステイン期間内でのサステインパル
スの数も可変設定される必要がある。その場合は、表示
データ変換部から出力されるサブフレームの輝度に対応
する重み付け度に対応するサステインパルス数を選定す
る。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に従って説明する。

【００２４】［表示装置の全体構成］図１は、本発明の
実施の形態のフラット・パネル表示装置１の全体構成図
である。以下、フラット・パネル表示装置をＰＤＰ表示
装置を例にして説明を進めていくが、本発明がＰＤＰ表
示装置だけでなくＬＣＤ装置等のフラット・パネル表示
装置全般に適用できるのはいうまでもない。

【００２５】図１において、３０は表示パネル部、３が
Ｙ電極１５を共通に駆動するＹ共通ドライバ，４がＹ電
極１５をスキャン駆動するＹスキャンドライバ、５がＸ
電極１４を駆動するＸ共通ドライバ、６がアドレス電極
１６を駆動するアドレスドライバである点は、図１４と
同様である。

【００２６】これらの表示パネル部３０と駆動部に対し
て、それらへの表示制御を行なう表示制御回路部３５が
設けられ、それは表示データ制御部３６と表示パネル駆
動制御部３８とを有する。この二つの制御部３６、３７
はそれぞれ密接に関係しあっている。表示データ制御部
３６は、例えばシステム側から赤緑青の三原色の階調を
示す入力表示データ信号Ｒ7-0,Ｇ7-0,Ｂ7-0 が入力され
後述する前処理を行なう表示データ前処理部４３と、そ
の処理された表示データを記憶するフレームメモリ４４
と、そのフレームメモリ４４に書き込みアドレスや読み
出しアドレスを供給するフレームメモリ４２とを有す
る。フレームメモリ４４に記憶された表示データは、ア
ドレスデータＡ−ＤＡＴＡとしてアドレスドライバ６に
出力され、前述したＹ電極のスキャン駆動により所望の
セル領域が点灯される。

【００２７】また表示パネル駆動制御部３８には、垂直
同期信号、水平同期信号、ブランキング信号及びドット
クロックが供給され、それらの信号から各種のタイミン
グ信号を生成するＰＤＰタイミング発生部４５、アドレ
スドライバ制御部４１、スキャンドライバ制御部３９及
び共通ドライバ制御部４０等を有する。

【００２８】［サブフレームカウンタ］図２は、表示パ
ネル駆動制御部３８の一部を詳述した回路例である。上
部のブロック部分３８１は、ＰＤＰタイミング発生部と
ドライバ制御部を意味し、ブロック部分３８１以外の部
分がＰＤＰタイミング発生部４５の一部である。

【００２９】まず、５０はサブフレーム選定手段であ
る。サブフレーム選定手段５１には垂直同期信号Ｖsync
とクロックＣＬＫとが入力されている。垂直同期信号Ｖ
syncの立ち下がりタイミングでタイマ５０１がクリアさ
れ、クロック信号ＣＬＫを計測し、再度垂直同期信号Ｖ
syncの立ち下がりのタイミングでタイマ５０１内の計測
値がフリップ・フロップ５０２にラッチされる。従っ
て、フリップ・フロップ５０２の出力は、例えば垂直同
期信号Ｖsyncの周波数となる。そして、この周波数ｆF
に応じたサブフレーム選定信号ＳＥＬがデコーダ５０３
から出力される。

【００３０】垂直同期信号の周波数に応じたサブフレー
ム数は予め決められている。例えば、図３に示される通
りである。通常のＮＴＳＣの標準である６０Ｈｚ近傍で
は、例えばサブフレーム数は７個に設定される。これ
は、１６．７ｍｓｅｃの１フレームの期間に７個のサブ
フレームが含まれることを意味する。従って、供給され
る垂直同期信号がさらに高くなる場合には、それに応じ
てサブフレームの個数は減少することになる。図３の様
な対応関係が決定されると、それに応じてデコーダ５０
３が形成される。即ち、検出した周波数ｆF が入力され
ると、図３に示す様に対応するサブフレーム選定信号Ｓ
ＥＬが出力される。このサブフレーム選定信号ＳＥＬに
より各種の選定処理が行なわれる。

【００３１】本発明は、供給される垂直同期信号の周波
数によってサブフレームの数を適宜変更することが基本
的な考えである。従って、上記の様に垂直同期信号の周
波数を検出して対応するサブフレーム数が決定すると、
まずサブフレームカウンタの初期値を選定されたサブフ
レーム数に対応する値にする必要がある。サブフレーム
カウンタとは、１つのフレーム期間内で現在駆動中のサ
ブフレームｗ 何番目であるかを管理するための回路で
ある。特に、複数のサブフレームにそれぞれ異なる重み
付けを行なって多重化するフレーム内分割法による表示
方法の場合は、何番目のサブフレームかにより、輝度に
対応する重み付けが異なる。具体的には、サステイン期
間にＸ電極とＹ電極に与えられるサステインパルスの数
がサブフレーム毎に異なることになる。従って、例えば
かかるサステインパルスの数を制御するためにサブフレ
ームカウンタの出力が利用される。

【００３２】そこで、図２ではサブフレーム選定信号Ｓ
ＥＬを供給されてサブフレームカウンタ５２に初期値を
供給するサブフレーム数設定ＲＯＭ５１が設けられてい
る。サブフレーム数設定値は、例えば図３に示された通
りである。従って、６０Ｈｚの周波数の場合は、サブフ
レーム数が７個となり、サブフレーム数設定値はその逆
数である１となり、サブフレームカンウタ５２にロード
される。従って、７つカウントアップするとキャリ信号
ＣＡが出力されることになり、次のフレーム期間で再度
カウントアップを繰り返すことになる。

【００３３】図２において、５３はサステイン波数設定
ＲＯＭで、サステインカンウタ５２のカウント値とサブ
フレーム選定信号ＳＥＬと輝度信号ＢＣをアドレス入力
とし、サステイン期間における必要なサステインパルス
の数を出力する。そして、アップカンウンタ５４の出力
と比較回路５５で比較され、一致した時点で一致信号Ｓ
Ｅが出力される。

【００３４】一方、５７はＹ電極数を設定できるスイッ
チであり、その設定されたＹ電極数はＹ電極のスキャン
をカウントするＹカウンタ５６の出力と比較回路５８に
て比較され、一致した時に一致信号ＹＥが出力される。

【００３５】駆動制御部３８１には、Ｘ電極とＹ電極を
駆動する時の波形を駆動信号として出力する波形ＲＯＭ
３８３が設けられ、この波形ＲＯＭ３８３を制御する波
形ＲＯＭ制御回路３８２によりアドレスが供給される。
そして、波形の駆動信号とリセット期間、アドレス期間
及びサステイン期間に駆動する電極を指定する信号とに
より、Ｘ電極とＹ電極とが駆動されることになる。

【００３６】図１６で示した通り、ＰＤＰ表示装置の場
合はサブフレーム期間は、全てのＸ，Ｙ電極に書き込み
パルスと消去パルスを印加するリセット期間Ｓ１と、Ｙ
電極をスキャンしながらアドレス電極から表示データを
印加して点火していくアドレス期間Ｓ２と、サブフレー
ムの輝度に対応する重み付け分のサステインパルスを
Ｘ，Ｙ電極に繰り返し印加するサステイン期間Ｓ３とか
らなる。従って、波形ＲＯＭ制御回路３８２では、リセ
ット期間Ｓ１中に書き込みパルスと消去パルスを波形Ｒ
ＯＭ３８３から出力させ、アドレス期間Ｓ２では、スキ
ャンパルスを繰り返しＹ電極の数だけ波形ＲＯＭ３８３
から出力させ、そしてアドレス期間Ｓ３では、サステイ
ンパルスを繰り返し重み付け値分の数だけ波形ＲＯＭ３
８３から出力させる様にアドレス信号ＡＤＤを出力す
る。

【００３７】図２の具体的な動作について、図４のタイ
ミングチャート図を参照して説明する。先ず垂直同期信
号Ｖsyncからフレームの始まりを示すクロックＶＣを生
成する。このクロックＶＣがロードパルスとしてサブフ
レームカウンタ５２に印加されると、サブフレーム数設
定ＲＯＭ５１から図３の表に示されたサブフレーム設定
値がサブフレームカウンタ５２にロードされる。従っ
て、サブフレームカウンタ５２は以降選定されたサブフ
レーム数に対応したカウント値を出力する。図４では、
６０Ｈｚの周波数に対応して７個のサブフレームの場合
である。

【００３８】サブフレーム期間の最初は、リセット期間
Ｓ１である。従って、波形ＲＯＭ制御回路３８２では、
クロックＶＣに始動されてリセット期間中の書き込みパ
ルスと消去パルスを出力するよう波形ＲＯＭ３８３を制
御する。そして、その次のアドレス期間ＡＤ（Ｓ２）で
は、Ｙカウンタ５６をリセットしてスイッチ５７に設定
したＹ電極数にカウントアップするまで、波形ＲＯＭ制
御回路３８２は波形ＲＯＭ３８３が繰り返しスキャンパ
ルスを出力する様に制御する。具体的には、一致信号Ｙ
Ｅを受信するまで一連のアドレス信号を繰り返し波形Ｒ
ＯＭ３８３に供給する。そして、比較回路５８から一致
信号ＹＥを受信すると、次のサステイン期間ＳＵＳ（Ｓ
３）に移行する。

【００３９】サステイン期間Ｓ３では、リセット信号に
よりアップカウンタ５４がカウントアップを始める。一
方、サステイン波数設定ＲＯＭ５３では、サブフレーム
選定信号ＳＥＬとサブフレーム番号ＳＦＮ及び輝度信号
ＢＣのアドレス信号から導かれるサステイン波数信号Ｓ
ＦＷを出力する。後述する様に、サブフレームの数と何
番目かのサブフレームかによって予めそれぞれのサステ
イン波数（パルス数）がＲＯＭに設定される。サブフレ
ームの数が多くなれば、より重み付けの重いサブフレー
ムを多数配置することができるし、サブフレームの数が
少ない場合は、より軽いサブフレームだけになる。従っ
て、サブフレーム数の選定に応じてこのサステイン波数
は決定される。

【００４０】さて、サステイン期間ＳＵＳ（Ｓ３）で
は、同じサステインパルスを繰り返し印加することにな
るので、波形ＲＯＭ制御回路３８２では、比較回路５５
の一致信号ＳＥが出力されるまで、繰り返し波形ＲＯＭ
３８３からサステインパルスを出力する様に制御する。
即ち、一連のアドレス信号を波形ＲＯＭ３８３に供給す
る。

【００４１】以上のようなサブフレーム期間が、選定さ
れたサブフレーム数だけ繰り返されると、サブフレーム
カウンタ５２からキャリー信号ＣＡが出力され、次のフ
レーム期間の始まりまで待機することになる。

【００４２】［疑似階調処理部］システム側から表示装
置に供給される表示データは、通常それぞれ８ビットの
赤、緑、青の階調信号である。８ビットあれば２５６階
調を表現でき、所謂自然色を表現することができるから
である。ところが、供給される垂直同期信号の周波数が
高くなると、１つのフレーム内で駆動できるサブフレー
ムの数を８個よりも少なくする必要がある。複数のサブ
フレームを時分割して点灯しているので、物理的に時間
が足りなくなるからである。その結果、８ビットの入力
される表示データ信号を、疑似階調処理を行なってそれ
より少ないビット数の表示データ信号に変換し、疑似的
に２５６階調を表現することが行なわれる。

【００４３】この疑似階調処理は、コピー機、ファクシ
ミリ機またはプリンタなどでも行なわれており、一般的
によく知られている手法であるので、ここでは詳しい説
明は行なわない。この疑似階調処理には、誤差拡散法や
ディザ法などが知られている。例えば、「An Adaptive
Algorithm for Spetial Greyscale, Floyd and Steiber
g, 75-77頁」等に誤差拡散法が紹介されている。

【００４４】この誤差拡散法によれば、例えば８ビット
の表示データを５ビットの表示データに変換する場合
は、下位の３ビット分の階調が失われることになる。そ
こで、その下位の３ビット分の誤差を隣接する画素に配
分または拡散させて、誤差が一定以上蓄積された場合
は、その画素の階調を一つ上げるようにするというのが
誤差拡散法のアルゴリズムである。図５の説明図に従っ
て説明すると、例えば現在の画素の位置がＦの場合に
は、画素Ｆの誤差はそれに続く画素Ａ’，Ｂ’，Ｃ’，
Ｄ’に一定の割合で配分される。一方画素Ｆに対して
は、その前の画素Ａ，Ｂ，Ｃ，Ｄの誤差が例えば図中の
数式の如く一定の割合で加算される。

【００４５】上記した通り、サブフレームの数が選定さ
れるとその数に応じて疑似階調処理部での出力ビット数
が決定されなければならない。従って、本発明の様に垂
直同期信号の周波数によってサブフレームの数を選定す
る場合は、それに応じて疑似階調処理部での処理回路も
変更される必要がある。

【００４６】図６は、表示データ制御部３６内の表示デ
ータ前処理部４３の概略を示すブロック図である。入力
される８ビットの表示データＤinは、疑似階調処理部４
３１によりサブフレーム数に対応するビット数の表示デ
ータＤedに変換される。この画素単位で供給された表示
データＤedは、データ配列変換部４３２でサブフレーム
に対応した少なくとも１ライン毎のアドレスデータに配
列が変換され、フレームメモリに書き込まれる。フレー
ムメモリ制御回路部４２では書き込み用のアドレスＷＡ
と読み出し用のアドレスＲＡとが供給されて、最適のサ
ブフレームの順番でアドレスデータＡ−ＤＡＴＡがアド
レスドライバに供給される。

【００４７】疑似階調処理部４３１の構造について、図
７，図８及び図９に従って説明する。図７は疑似階調処
理部４３１の全体の構造図であり、表示データＤinを入
力し疑似階調処理後の表示データＤedを出力する誤差拡
散回路４３３と、その誤差拡散回路４３３にサブフレー
ム選定信号ＳＥＬに従ってデコードされた制御信号ＥＮ
ＡとＥＮＢを生成するデコーダ回路４３４と制御タイミ
ング発生部４３５とからなる。そして、誤差拡散回路４
３３は、図８に示される様に、誤差拡散演算回路４３６
と誤差加算演算回路４３７から構成される。

【００４８】図９は、上記のデコーダ回路４３４により
出力される制御信号ＥＮＡ，ＥＮＢの真理値表と、図８
内の誤差加算演算回路４３７内の誤差抽出部４４０の真
理値表とを示す。

【００４９】図８のブロック図を中心にして誤差拡散法
による場合の疑似階調処理部４３１の動作を説明する。
先ず入力される８ビットの表示データ信号Ｄinの内、誤
差となる可能性がある下位ビットＤin 6-0は遅延フリッ
プ・フロップ４３９を介して誤差抽出部４４０とＡＮＤ
回路群４４１に供給される。また、最上位のＤin 7はそ
のまま加算回路４４３に供給される。誤差抽出部４４０
では、サブフレーム選定信号ＳＥＬによって、図９の表
３に示す論理で表示データＤin 6-0を誤差拡散演算回路
４３６の加算回路４４６に供給する。

【００５０】今仮に、８ビットの入力表示データに対し
て、５ビットの疑似階調処理後の表示データを得る場合
について説明する。サブフレーム数が仮に５ビットとす
ると、サブフレーム選定信号ＳＥＬは（Ｈ，Ｌ，Ｌ）で
ある。従って、図９の表３によれば、下位の３ビットの
Ｄ2,Ｄ1,Ｄ0 が誤差データＹとして誤差拡散演算回路４
３６に供給される。即ち、図５に示した様に画素Ｆが自
分自身の画素に誤差を供給する場合である。そして、誤
差拡散演算回路４３６部分では、遅延フリップフロップ
回路４４７，４４８，４５１、行遅延回路４５２及びＡ
ＮＤ回路４４９，４５０等によりそれぞれ他の画素Ａ，
Ｂ，Ｃ，Ｄ等の誤差も加算回路４４６に供給され、加算
回路の出力Ｆ値は、図８中の演算式になるよう演算され
る。

【００５１】一方誤差加算演算回路４３７では、デコー
ダ４３４からの制御信号ＥＮＡに従って誤差にならない
上位ビットの表示データ信号がＡＮＤ回路群４４１を通
過して加算回路４４３のＹ値に供給される。５ビット出
力の場合は、図９の表１にある通り、上位ビットのＤin
6,5,4,3については、制御信号ＥＮＡのＨレベル信号に
よりＡＮＤ回路４４１を通過し、下位ビットは制御信号
ＥＮＡのＬレベル信号によりマスクされる。

【００５２】そして、キャリー側の信号は、ＡＮＤ回路
４４２により、加算回路４４３のＸ値として加算され
る。即ち、自分自身の誤差Ｅと隣接する画素Ａ，Ｂ，
Ｃ，Ｄの誤差の累積が所定値を越えると加算回路４４６
からキャリー信号がＨレベルとして出力される。従っ
て、このキャリー分を５ビット出力の最下位ビットに追
加して輝度の補正を行なう必要がある。そこで、図９の
表２に示される様に、最下位のＸ３のビットにキャリー
信号が反映されるような制御信号ＥＮＢがデコーダ４３
４で生成される。そして、加算回路４４３で入力された
上位ビットの表示データに誤差の累積に伴うキャリー信
号分が加算されてＺ信号として遅延フリップフロップ４
４５を通じて出力される。この例では、出力信号Ｄedの
うち上位の５ビットのみが有効な表示データとなる。

【００５３】表９に示される通り、疑似階調処理部４３
１から出力されるビット数に応じて、内部の演算回路が
適宜演算できるような制御信号が全てサブフレーム選定
信号ＳＥＬから生成される。従って、垂直同期信号の周
波数に応じてサブフレーム数を変更しても、それに伴っ
て疑似階調処理部でも適宜演算処理を行なうことができ
る。

【００５４】尚、誤差拡散演算回路４３６は、一般的に
知られた誤差拡散演算を通常の回路で構成したもので、
ここでの詳細な説明は省略する。

【００５５】［表示データ変換部］多階調表示を行なう
ためにフレーム内時分割法による表示制御が行なわれ
る。しかしながら、図１８に示す様に、例えば５つのサ
ブフレームにより階調３１と３２を交互に表示すると、
見かけ上全てのサブフレームを点灯した場合（点）と全
てのサブフレームを点灯しない場合（滅）とが交互に繰
り返されることになり、フリッカの原因となる。また同
様に、図１９に示した様に、５つのサブフレームにより
階調１５と１６を交互に表示する場合でも、同様の現象
が生じることになる。

【００５６】かかるフリッカの問題を解決するために、
本件の発明者等は重ね合わせ法という表示制御の方法を
提案した。例えば、特許出願平成６年２６４２４４号、
その対応米国出願３６８００２号等である。この重ね合
わせ法では、疑似階調処理を行なった表示データを更に
分解して、例えば少なくとも同じ重み付けを行なったサ
ブフレームを複数有する一組のサブフレームのデータに
変換する。そして、その分解した一組のサブフレームの
順番を、フリッカや色偽輪郭の発生を抑えることができ
る最適な順番にする。

【００５７】図１１，１２，１３に具体的な変換テーブ
ルの例を示している。例えば、図１２はサブフレーム数
が７個の場合の変換テーブルの例である。この例では、
０から４３までの中間調レベルを重み付けが（１，２，
４，８，８，１６）の７個のサブフレームのセットに変
換している。そして、サブフレームの表示の順番を、
（４，８，２，１６，１，８，４）とすることで、時間
軸上で輝度が分散されるようにされている。即ち、輝度
が高いサブフレームを中央部に配置し、同じ輝度を有す
る複数のサブフレームを離して配置するようにしてい
る。この結果、例えば階調１５と１６のサブフレームを
交互に繰り返した場合には、図２０に示した通り、点灯
するサブフレームと点灯しないサブフレームとが分散さ
れるため、図１８や１９のようなフリッカの原因となる
現象を防止することができる。

【００５８】かかる変換テーブルは、先ず表示できるサ
ブフレームの数が決定すると、そのサブフレーム数で最
適な変換テーブルが予め決められることになる。例え
ば、サブフレーム数が８個の場合は図１１の変換テーブ
ル、サブフレーム数が７個の場合は図１２の変換テーブ
ル、サブフレーム数が６個の場合は図１３の変換テーブ
ルという具合である。従って、サブフレーム数が選定さ
れると、それに最適な変換テーブルが選定されると、疑
似階調処理部からの出力表示データのビット数も同時に
選定されることになる。尚、図１１、１２、１３に示し
た変換テーブルは、一つの例であって、本発明はこれら
の変換テーブルに限定されるものではないことは明らか
である。

【００５９】図１０は、かかる表示データ変換部を有す
る表示データ前処理部４３を示すブロック図である。８
ビットの表示データ信号Ｄinが疑似階調処理部４３１に
入力されて変換された表示データ信号Ｄedが出力される
点は前述の通りである。そして、この表示データＤedが
表示データ変換部４４６にて、図１１，１２，１３の如
き変換テーブルに従ってサブフレームに対応した表示デ
ータＤQ に変換されて出力される。表示データ変換部４
４６は、原理的にはルックアップテーブルの如きメモリ
によって構成される。従って、表示データＤedはそのメ
モリの入力アドレスとなる。 以上の説明で明白な通
り、サブフレーム数が垂直同期信号の周波数によって変
更される場合には、表示データ変換部の変換テーブルの
データもそれに伴って変更される必要がある。そして、
その変換テーブルの入力アドレスＤedのビット数に応じ
て、疑似階調処理部４３１の出力信号のビット数も変更
される必要がある。

【００６０】そこで、図１０の実施の形態では、サブフ
レーム選定信号ＳＥＬが追加の入力アドレス信号として
表示データ変換部４４６に供給される。従って、表示デ
ータ変換部４４６には、例えば図１１，１２，１３に示
した変換テーブルのデータが少なくとも変更されるサブ
フレーム数の分だけメモリ内に記憶されている。そし
て、サブフレーム選定信号ＳＥＬに従って、採用される
変換テーブルのデータが変更されることになる。

【００６１】また、図１２の例に従えば、疑似階調処理
部４３１の出力表示データＤedのビット数は、中間調レ
ベルが６４階調であるから６ビットになる。従って、前
述した図７，８，９で説明した回路に従って、出力表示
データＤedが６ビットになるように制御信号等が生成さ
れる。表示データ変換部４４６を設けた場合は、サブフ
レーム数と疑似階調処理部４３１の出力表示データのビ
ット数とは必ずしも一致しない場合がある。具体的に
は、図１１、１２、１３の変換テーブルの例にある通
り、サブフレーム数よりも表示データ変換部に入力され
る疑似階調処理された表示データ信号Ｄedのビット数の
方が少なくなる。従って、その場合には、予め決められ
た変換テーブルに従ってサブフレーム選定信号ＳＥＬを
修正した信号ＳＥＬ２を疑似階調処理部４３１に供給す
る必要がある。その場合は、例えば、単に図２中のデコ
ーダ５０３からのサブフレーム選定信号ＳＥＬと修正し
た信号ＳＥＬ２の両方を出力する様にすれば良い。ま
た、サブフレーム選定信号ＳＥＬは修正せずに、単に図
７中のデコーダ４３４の構成を変更するだけでも良い。

【００６２】また、変換テーブルの選択に従ってサブフ
レームの重み付け値も変更されるので、図２にて説明し
たサステイン波数設定ＲＯＭ５３内の波数も連動して変
更しておく必要がある。何れにしても、垂直同期信号の
周波数からサブフレーム数が選定されると、そのサブフ
レーム数に応じて、表示データ変換テーブルが選定さ
れ、疑似階調処理部の出力ビット数が選定され、サステ
イン波数が選定され、更にサブフレームカウンタの初期
値が選定されることになる。従って、マルチスキャン化
に伴って垂直同期信号の周波数がより高くなっても、表
示装置は柔軟に対応することができる。

【００６３】

【発明の効果】以上説明した通り、本発明によれば、シ
ステム側のマルチスキャン化に伴うより高い周波数の垂
直同期信号により表示データが供給されても、その周波
数から最適のサブフレーム数を選定して、表示制御に必
要な部分を変更設定することができるので、異なる周波
数またはより高い周波数の垂直同期信号による表示デー
タでも、画質に支障をきたすことなく表示することがで
きる。

【図面の簡単な説明】

【図１】本発明の実施の形態のフラット・パネル表示装
置の全体構成図である。

【図２】表示パネル駆動制御部の一部の回路図である。

【図３】サブフレーム選定手段の対応表である。

【図４】図２の回路のタイミングチャート図である。

【図５】誤差拡散法の説明図である。

【図６】表示データ前処理部のブロック図である。

【図７】疑似階調処理部の全体の構造図である。

【図８】疑似階調処理部の詳細回路図である。

【図９】疑似階調処理部の真理値表である。

【図１０】表示データ前処理部のブロック図である。

【図１１】８個のサブフレームの場合の変換テーブルの
例である。

【図１２】７個のサブフレームの場合の変換テーブルの
例である

【図１３】６個のサブフレームの場合の変換テーブルの
例である。

【図１４】従来のＰＤＰの概略的構成図である。

【図１５】従来のＰＤＰの放電セルの断面構造図であ
る。

【図１６】ＰＤＰ装置の各電極の駆動動作図である。

【図１７】６４階調のサブフレームの構成例である。

【図１８】従来例の説明図である。

【図１９】従来例の説明図である。

【図２０】重ね合わせ法を説明する図である。

【符号の説明】

１ プラズマディスプレイ装置 ３０ 表示パネル部 ３５ 表示制御手段 ３６ 表示データ制御部 ３８ 表示パネル駆動制御部 ５０ サブフレーム選定手段 ５２ サブフレームカウンタ ５３ サステインパルス数設定ＲＯＭ ４３１ 疑似階調処理部 ４４６ 表示データ変換部 Ｄin 入力表示データ信号 Ｄed 疑似階調信号（表示データ信号） ＳＥＬ サブフレーム選定信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０２Ｆ 1/133 ５７５ Ｇ０２Ｆ 1/133 ５７５ Ｇ０９Ｇ 3/28 Ｇ０９Ｇ 3/36 3/36 3/28 Ｋ (72)発明者 石田 勝啓 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山本 晃 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平７−140923（ＪＰ，Ａ) 特開 平８−202311（ＪＰ，Ａ) 特開 平４−165889（ＪＰ，Ａ) 特開 平３−60288（ＪＰ，Ａ) 特開 平５−88635（ＪＰ，Ａ) 特開 平６−318051（ＪＰ，Ａ) 特開 平７−72825（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20 641 G09G 3/20 612 G09G 3/20 650 G02F 1/133 575 G09G 3/28 G09G 3/36

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】階調の重みに応じて時分割した複数のサブ
   フレームを多重して構成するフレームにより多階調の表
   示を行なう表示装置において、 入力される垂直同期信号の周波数に応じてフレーム内で
   表示制御可能な前記サブフレームの数を選定し、サブフ
   レーム選定信号を出力するサブフレーム選定手段と、 該サブフレーム選定信号を入力し、該選定されたサブフ
   レーム数に応じて表示制御を行なう表示制御手段とを有
   することを特徴とする表示装置。
2. 【請求項２】請求項１において、 前記表示制御手段は、 表示中のサブフレーム番号を出力するサブフレームカウ
   ンタを有し、前記選定されたサブフレーム数に応じた初
   期値が該サブフレームカウンタにロードされることを特
   徴とする表示装置。
3. 【請求項３】請求項１において、 前記表示制御手段は、 所定の階調を表す所定ビット数の入力表示データ信号を
   入力し、前記所定ビットより少ない出力ビット数であっ
   て該入力階調を疑似的に表現する疑似階調信号を出力す
   る疑似階調処理部を有し、 該疑似階調処理部は、前記選定されたサブフレーム数に
   応じて当該出力ビット数が可変設定されることを特徴と
   する表示装置。
4. 【請求項４】請求項１において、 前記サブフレームは、表示データに応じて点灯したい画
   素に対応するセル領域を点灯させるアドレス期間と当該
   点灯したセル領域に輝度の重みに応じた回数だけサステ
   インパルスを供給するサステイン期間とを有し、 前記表示制御手段は、前記選定されたサブフレーム数に
   応じて選定される前記サステイン回数を出力するサステ
   イン回数設定部を有し、当該出力されるサステイン回数
   に従って前記サステインパルスを出力することを特徴と
   する表示装置。
5. 【請求項５】請求項１において、 前記表示制御手段は、 入力される入力表示データ信号から前記選定された数の
   サブフレームの組み合わせからなる表示データ信号に変
   換して出力する表示データ変換部を有し、当該変換テー
   ブルが前記選定されたサブフレーム数により可変設定さ
   れることを特徴とする表示装置。
6. 【請求項６】請求項１において、 前記サブフレームは、表示データに応じて点灯したい画
   素に対応するセル領域を点灯させるアドレス期間と当該
   点灯したセル領域に輝度の重みに応じた回数だけサステ
   インパルスを供給するサステイン期間とを有し、 前記表示制御手段は、 所定ビット数の入力表示データ信号を入力し、前記所定
   ビットより少ない出力ビット数であって入力階調を疑似
   的に表現する疑似階調信号を出力し、当該出力ビット数
   が前記選定されたサブフレーム数に応じて可変設定され
   る疑似階調処理部と、該疑似階調処理部から前記疑似階
   調信号を供給され、該疑似階調信号から前記選定された
   数のサブフレームの組み合わせからなる表示データ信号
   に変換して出力し、当該変換テーブルが前記選定された
   サブフレーム数により可変設定される表示データ変換部
   と、 前記選定されたサブフレーム数に応じて選定される前記
   サステイン回数を出力するサステイン回数設定部と、 当該出力されるサステイン回数に従って前記サステイン
   パルスを出力する表示パネル駆動制御部とを有すること
   を特徴とする表示装置。
7. 【請求項７】請求項６において、 前記疑似階調処理部は、 前記表示データ変換部により変換された表示データ信号
   のビット数が当該入力される疑似階調信号のビット数よ
   りも多い場合は、前記疑似階調信号の出力ビット数が前
   記選定されたサブフレーム数及び前記変換テーブルに応
   じて可変設定されることを特徴とする表示装置。
8. 【請求項８】階調の重みに応じて時分割した複数のサブ
   フレームを多重して構成するフレームにより多階調の表
   示を行なう表示装置において、 入力される垂直同期信号の周波数に応じてフレーム内で
   表示制御可能な前記サブフレームの数を選定し、サブフ
   レーム選定信号を出力するステップと、 該サブフレーム選定信号を表示制御手段に入力し、該選
   定されたサブフレーム数に応じて表示制御を行なうステ
   ップとを有することを特徴とする表示装置の駆動方法。