JP3408680B2 - 表示装置及びその駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フレーム内時分割
法によって多階調表示を行う表示装置、例えばプラズマ
・ディスプレイ・パネルや液晶表示パネル等を用いた表
示装置における重ね合わせ法を実現するための内部構造
の改良に関する。

【０００２】

【従来の技術】近年において、表示装置の大型画面化と
省スペース化を満たすものとして、プラズマ・ディスプ
レイ・パネル（以下ＰＤＰと称する。）や液晶表示パネ
ル（以下ＬＣＤと称する。）を利用した表示装置が研究
開発され、商品化されている。

【０００３】これらの表示パネルでは動作安定状態が２
つ、つまり点灯と消灯或いは明の状態と暗の状態しかな
い。従って、ＲＧＢ信号を利用してフルカラーを実現す
るために、フレーム内分割法を利用して多階調表示が行
なわれる。このフレーム内分割法とは、垂直同期信号に
同期した表示である１フレームが通常１／６０秒の周期
で行われるので、その１／６０秒（約１６．７ｍｓｅ
ｃ）の１フレームの期間の間に明るさに応じた回数の点
灯動作をさせることにより、明るさの差を表現するよう
にする方法である。

【０００４】かかるフレーム内分割法については既に知
られている技術であるが、本発明を説明する為に、ＰＤ
Ｐ表示装置を例にして以下にて簡単に説明する。

【０００５】図２４は３電極方式のＰＤＰの概略的構成
図であり、図２５はそのＰＤＰの１つの放電セル１０に
おける詳細な断面構造である。図２４、図２５に示され
るように、一方のガラス基板１３上に全セル共通のＸ電
極１４と個別にスキャン駆動されるＹ電極１５が平行に
設けられ、また他方のガラス基板１２上にはＸ，Ｙ電極
と垂直に直交し個別に駆動可能なアドレス電極１６が設
けられている。そして、Ｘ電極１４、Ｙ電極１５及びそ
れと直交するアドレス電極１６とで形成されるセル領域
１０を囲むように壁部１７が格子状に形成されていて、
放電空間２０が画定される。Ｘ電極１４とＹ電極１５は
誘電体層１８とその上の保護層２１により被覆されてい
る。また、ガラス基板１２上の壁部１７に囲まれた領域
には、赤、青、緑（ＲＧＢ）に対応した発光体１９が形
成されている。そして、図２４にあるように、例えばＲ
ＧＢの３つのセル１０により、表示装置としての１画素
が構成される。図２４中の３はＹ電極共通の駆動回路で
あり、それぞれのＹ電極駆動回路４１−４ｎを通してＹ
電極１５をスキャンドライブする。また５はＸ電極１４
の駆動回路、６はアドレス電極１６の駆動回路である。

【０００６】図２６は、かかるＰＤＰ装置の各電極の駆
動動作を説明する波形図である。図２６に示されるよう
に、垂直同期信号Ｖsyn に同期した１フレームが、例え
ば６つのサブフレームＳＦ１−ＳＦ６に分割されてい
る。そして、それぞれのサブフレームＳＦは、書き込み
・消去するリセット期間Ｓ１と、表示したいセル１０に
点灯するためのアドレス期間Ｓ２と、その点灯したセル
に明るさを与えるための維持放電期間Ｓ３とから構成さ
れる。

【０００７】例えば、サブフレームＳＦ６における駆動
動作を説明する。先ず、リセット期間Ｓ１にて、先ずＸ
電極１４とＹ電極１５との間にプラズマ放電に必要な高
い電圧を印加するために書き込みパルスＷＰをＸ電極１
４に印加し、全てのセルでプラズマ放電を生じさせる。
そしてその直後に、全てのＹ電極１５とＸ電極１４に消
去パルスを印加して一旦全てのセルのプラズマ放電を消
去する。これにより、以前書き込まれていたセルも書き
込まれていなかったセルも同じように壁電荷が多少存在
する状態になる。その結果、次のアドレス期間Ｓ２での
アドレスパルスによっては放電をするが、維持放電期間
Ｓ３での維持放電パルスによっては放電しない状態にな
る。

【０００８】次に、アドレス期間Ｓ２にて、点灯させた
いセルに対応するアドレス電極１６−１乃至１６−ｍに
アドレスパルスＡＤＰを印加させながらＹ電極１５にス
キャンパルスＳＣＰを印加させてスキャンドライブす
る。この結果、画面全面のセルの内点灯させたいセル領
域でプラズマ放電が発生する。そして、続く維持放電期
間Ｓ３にて、維持放電パルスがＸ電極１４と全Ｙ電極１
５に印加されることで、アドレス期間Ｓ２で点灯したセ
ルに対して所定の明るさが供給される。

【０００９】ＰＤＰ装置やＬＣＤ装置の場合は、原理的
に２枚のパネル間に発光をするかしないかの２つの状態
しかないので、多階調表示を実現する為に、図２６に示
されるようにそれぞれ維持放電期間Ｓ３が異なる６つの
サブフレームＳＦ１−ＳＦ６で１フレームを構成してい
る。即ち、重み付け法により１、２、４、８、１６、３
２の重みの明るさを表現できる６つのサブフレームＳＦ
１−ＳＦ６から構成されるのである。こうすることで、
図２７に示されるように、０から６３までの階調を表現
することができるのである。つまり、階調１ではサブフ
レームＳＦ１でのみ点灯し、階調５ではサブフレームＳ
Ｆ１とＳＦ３とを点灯し、また階調６３では全てのサブ
フレームＳＦ１−ＳＦ６を点灯する等である。

【００１０】尚、６つのサブフレームＳＦから構成され
るのは、例えば前述したアドレス期間Ｓ２でのスキャン
動作にかなりの時間を要し、例えば２ｍｓｅｃを要する
と、各サブフレームＳＦでのリセット期間Ｓ１や放電維
持期間Ｓ３を考慮すれば、１６．７ｍｓｅｃの１フレー
ム内には６つのサブフレーム程度が限界になるからであ
る。従って、例えばアドレス期間Ｓ２が更に短くなる場
合は、それより多い７つのサブフレーム、或いは８つの
サブフレームで多階調を表現することが可能になる。従
って、６つのサブフレームとは一つの例にしか過ぎな
い。

【００１１】ところが、上記のように重み付けをした複
数のサブフレームを時分割で重み付けの順番に点灯させ
たのでは、連続する階調を表示する場合等に所謂フリッ
カや色偽輪郭が発生して、画質が低下するという問題が
ある。図２８、図２９にその例を示す。図２８では、図
２７での階調の３１と３２とをフレーム毎に交互に表示
する場合を示している。階調が３１の場合は、サブフレ
ームＳＦ１−ＳＦ５（重み付け１，２，４，８，１６）
を点灯し、階調が３２の場合は、サブフレームＳＦ６
（重み付け３２）を点灯することになる。従って、フレ
ーム内では正しく点灯させていても、時間軸に沿ってみ
ると、階調６３で点灯した場合と階調０の場合（滅）と
が交互に繰り返されることになる。このような現象によ
り、６０Ｈｚの周波数のフレームに対して、３０Ｈｚの
低周波成分が作成されて、フリッカ（ちらつき）が発生
することになる。図２９は、同様に階調１５と１６が交
互に繰り返される例であり、同様にフリッカの原因とな
る。

【００１２】このようなフリッカ現象を防止するため
に、輝度が高いサブフレームＳＦ１６やＳＦ３２を出来
るだけ１フレーム内の時間的に中央付近等に配置するな
どの方法が提案されている。しかし、それでも輝度が極
端に高いサブフレームを使用する限りは、スムーズなサ
ブフレームの配列にならずに、所謂色偽輪郭と呼ばれる
現象が生じる。そして、例えば人物の肌色部分が移動す
ると肌色部分に赤紫や緑色の偽輪郭が発生し、動画像の
画質が低下するのである。

【００１３】かかる色偽輪郭の問題を解決する為に、本
発明者らは、輝度の高いサブフレームを分割し、更にそ
れらのサブフレームを階調毎に最適の配列にすることを
提案している。例えば、特許出願平成６年２６４２４４
号、それに対応する米国出願３６８００２号、等であ
る。この方法を、本発明者らは重ね合わせ法と称してい
る。

【００１４】

【発明が解決しようとする課題】しかしながら、上記重
ね合わせ法によりフレーム内での時分割型の表示を行な
う為には、明るさの階調を２進数で表現した複数ビット
信号を、適切な重み付けをした複数のサブフレームの適
切な組み合わせに変換することが必要である。このよう
な変換をするためには、通常半導体メモリ等を利用した
ルック・アップ・テーブルが使用される。ところが、上
記の重ね合わせ法によれば、より画質を高めるために、
複数種類の変換テーブルを予め用意しておいて、画素単
位で変換テーブルを変えることが行なわれる。また、使
用されるＰＤＰの性能に応じて、６つのサブフレームで
１フレームを構成する場合や、７つのサブフレーム或い
は８つのサブフレームで１フレームを構成する場合があ
るため、それぞれの変換テーブルを用意しておく必要が
ある。

【００１５】従って、かかる変換テーブルに使われるメ
モリの容量が膨大になるという問題を招くことになる。

【００１６】そこで、本発明者らは、重ね合わせ法を行
なうための変換テーブルについて検討をした結果、特別
の手法によれば上記変換テーブルであるルック・アップ
・テーブルのメモリの容量を飛躍的に抑えることができ
る点を発見し、本件の発明に至ったのである。

【００１７】従って、本発明の目的は、高画質のフラッ
ト・パネル表示装置を提供することにある。

【００１８】また本発明の別の目的は、高画質を実現す
るための重ね合わせ法を利用するための変換テーブルの
メモリの容量を少なくすることができるフラット・パネ
ル表示装置を提供することにある。

【００１９】さらに、本発明の別の目的は、一つの変換
テーブル自体の容量を少なくすることにより、ルック・
アップ・テーブルのメモリに格納できる変換テーブルの
数を多くすることができ、よって高画質を実現できる表
示装置を提供することにある。

【００２０】さらに、本発明の別の目的は、ＰＤＰ表示
装置において、ルック・アップ・テーブルに使用される
半導体メモリの容量を少なくすることができ、よりコン
パクトで高画質の表示装置を提供することにある。

【００２１】

【課題を解決するための手段】上記の目的は、本発明に
よれば、階調の重みに応じて時分割した複数のサブフレ
ームを多重して構成される１フレームにより多階調の表
示を行なう表示装置において、異なる階調に対応する複
数ビットの信号を有する多階調信号の一部のビット信号
をアドレス信号として入力し、複数の前記サブフレーム
の所定の組み合わせに変換した重ね合わせ変換出力を出
力する変換テーブル部と、前記多階調信号の残りのビッ
ト信号と前記重ね合わせ変換出力信号とを、階調に応じ
て合成し、１つのフレームを構成する複数のサブフレー
ムの信号を生成する合成部と、該合成された複数のサブ
フレームの信号に基づいて、表示部に多階調の画像を表
示する表示制御部とを有することを特徴とする表示装置
を提供することにより達成される。

【００２２】更に、上記目的は、本発明の別の例によれ
ば、階調の重みに応じて時分割した複数のサブフレーム
を多重して構成される１フレームにより、多階調の表示
を行なう表示装置において、異なる階調に対応する複数
ビットの信号を有する多階調信号の一部の複数ビット信
号をアドレス信号として入力し、少なくとも同一の階調
の重みを持つサブフレームを複数有する複数のサブフレ
ームの所定の組み合わせに変換した重ね合わせ変換出力
を出力する変換テーブル部と、前記変換テーブル部のア
ドレス信号のビット数より前記重ね合わせ変換出力のビ
ット数が多い場合に、前記の多階調信号の残りのビット
信号を所定ビット分シフトし、当該シフトされた前記多
階調信号の残りのビット信号と前記重ね合わせ変換出力
信号とを合成し、１つのフレームを構成する複数のサブ
フレームの信号を生成する合成部と、前記変換テーブル
部の前段に設けられ、前記多階調信号のビット数に基づ
く第一の階調数よりも前記合成されたサブフレームの信
号により第二の階調数が少ない場合に、当該多階調信号
を前記第二の階調数より高くならないようにするリミッ
ト回路と、前記合成された複数のサブフレームの信号に
基づいて、表示部に多階調の画像を表示する表示制御部
とを有することを特徴とする表示装置を提供することに
より達成される。

【００２３】更に、上記目的は、本発明の別の例によれ
ば、階調の重みに応じて時分割した複数のサブフレーム
を多重して構成される１フレームにより多階調の表示を
行なう表示装置において、異なる階調に対応する複数ビ
ットの信号を有する多階調信号の一部のビット信号をア
ドレス信号として変換テーブル部に入力し、複数の前記
サブフレームの所定の組み合わせに変換した重ね合わせ
変換出力を該変換テーブル部から出力するステップと、
前記多階調信号の残りのビット信号と前記重ね合わせ変
換出力信号とを、階調に応じて合成し、１つのフレーム
を構成する複数のサブフレームの信号を生成するステッ
プと、該合成された複数のサブフレームの信号に基づい
て、表示部に多階調の画像を表示するステップとを有す
ることを特徴とする表示装置の駆動方法を提供すること
により達成される。

【００２４】以上の表示装置によれば、重ね合わせ変換
のテーブル部のメモリの容量を減らすことができる。ま
た、一つの変換テーブルのメモリ容量を減らすことがで
きるので、複数の変換テーブルをメモリに記憶させるこ
とができて画質を向上させることができる。更に、メモ
リの容量を減らすことで装置の小型化を図ることができ
る。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に従って説明する。

【００２６】［表示装置の全体構成］図１は、本発明の
実施の形態のフラット・パネル表示装置１００の全体構
成図である。以下、フラット・パネル表示装置をＰＤＰ
表示装置を例にして説明を進めていくが、本発明がＰＤ
Ｐ表示装置だけでなくＬＣＤ装置等のフラット・パネル
表示装置全般に適用できるのはいうまでもない。

【００２７】図１において、１は表示パネル部、３，４
がＹ電極１５を駆動するＹドライバ、５がＸ電極１４を
駆動するＸドライバ、６がアドレス電極１６を駆動する
アドレス・データ・ドライバである点は、図２４と同様
である。

【００２８】多階調化処理部３１、重ね合わせ変換部３
２及びデータ配列変換部３３は、所謂表示データの前処
理部に該当する。入力表示データＤinは、赤、緑、青
（ＲＧＢ）それぞれに対応する８ビットの信号である。
これにより、ＲＧＢそれぞれが２５６階調の表示データ
になっている。そして、この入力表示データＤinは、多
階調化処理部３１にて２５６よりも低い分解能であって
２５６階調相当を表現できる信号ＤＴに変換される。

【００２９】多階調化処理は、複写機やプリンタ等で使
用されており、一般的に知られた技術であるため、ここ
では詳細には説明しない。一例を簡単に説明すると、例
えば８ビットの入力表示データに対して、上位６ビット
からなる６４階調の信号をそのまま表示用の信号として
使用し、下位の２ビットからなるより微小な階調差を表
現する信号を一定のアルゴリズムに従って近接する画素
での階調データに反映させる様修正する処理である。

【００３０】このようにして多階調化処理された多階調
信号である表示データＤＴは、重ね合わせ変換部３２に
て、フリッカや色偽輪郭などを防止するために適切なサ
ブフレームの組み合わせのデータに変換される。そして
その変換データＱが表示画面の画素の順番に入力されて
くるので、データ配列変換部３３にて、１ライン（Ｙ電
極のライン）毎のサブフレームに対応する変換データに
配列変換されて、その出力データＱＸが出力される。

【００３１】ここで処理された表示用のデータＱＸが、
フレームメモリ入出力制御バッファ３５を経由してフレ
ームメモリ３４に一旦格納され、インターフェース制御
回路３６の制御信号に従ってアドレスデータＡ−ＤＡＴ
Ａがアドレス・データ・ドライバ６に供給される。

【００３２】一方、駆動系の処理は全て駆動部制御回路
３８により制御される。ここでは、インターフェース制
御回路３６からのタイミングコントロール信号等に従っ
て表示パネルを駆動するための内部シーケンスを生成
し、予めプログラムされた駆動波形ＲＯＭ３９からの駆
動波形を適宜読み出し、それらの駆動波形データに応じ
て、Ｘサステイン駆動回路４０、Ｙスキャン駆動回路４
１、アドレス駆動回路４２を介して、各ドライバ３，
４，５，６を駆動する。

【００３３】インターフェース制御回路３６には、水平
同期信号Ｈsyn ，垂直同期信号Ｖsyn ，及びクロック信
号ＣＬＫが入力される。従って、インターフェース制御
回路３６では、表示装置１００内の全体のタイミングを
制御することになる。例えば、垂直同期信号Ｖsyn から
フレームの同期が制御され、垂直同期信号Ｖsyn ，水平
同期信号Ｈsyn 及びクロックＣＬＫから入力されている
ＲＧＢの入力表示データＤinが表示画面のどの画素に対
応しているかのタイミングの制御が行なわれる。３７は
初期化ＲＯＭであり、例えば、サブフレームＳＦの数の
設定、重ね合わせ変換テーブルの指定などが工場出荷時
点で記憶され、その初期値に従ってインターフェース制
御回路等の動作が実行される。

【００３４】以上の様に、表示パネル部１に多階調の画
像を表示する為に、インターフェース制御回路３６、駆
動部制御回路３８等が表示制御部として機能する。

【００３５】［重ね合わせ法］図２に重ね合わせ法に従
う変換テーブルの例が示されている。重ね合わせ法につ
いては前述した通り本発明者等が先に出願した特許明細
書に詳しく説明されているが、その概略について簡単に
説明する。

【００３６】図２８や図２９にて説明したフリッカや色
偽輪郭を防止するために、重み付けの高いサブフレーム
を分割し、更に複数のサブフレームの表示順を最適に並
び替え、そして各中間調レベルに最適な組み合わせにし
ている。図２の例は、図２６の場合と違って７つのサブ
フレームの例である。図２の例に示されるように、この
変換テーブルでは、サブフレームの表示順は、重み付け
が４，８，２，１６，１，８，４の順番になっている。
そして、０から４３の中間調レベルそれぞれに最適な組
み合わせが予め設定されている。図２の右側の部分の丸
を付したところが点灯されるサブフレームを意味し、左
端のサブフレームから右端のサブフレームまでが順番に
表示される。

【００３７】２５６階調をもつ８ビットの表示データ入
力信号Ｄinが、多階調化処理部３１にて４４階調に縮小
される点は既に説明した通りである。従って、０−４３
階調を表す多階調化済の表示入力データＤＴは、ＤＴ２
−ＤＴ７の６ビットの信号で表されることになる。そし
て、この入力データＤＴ２−７が図１における重ね合わ
せ変換部３２において、図２の変換テーブルに従って７
つのサブフレームの組み合わせを表す変換データＱに変
換される。従って、変換されたデータＱはＱ１−Ｑ７の
７ビットになる。

【００３８】さて、図２の変換テーブルにより、重み付
けが１，２，４，４，８，８，１６で、順番が４，８，
２，１６，１，８，４のサブフレームの組み合わせに変
換される。その結果、図２９で説明した階調１５と階調
１６を交互に表示した場合は、図３の如くなる。図２９
と図３を比較して分かるように、重ね合わせ法により変
換した場合は、同一の階調の重みを持つサブフレームが
複数存在することになり、また点滅されるサブフレーム
が時間的に分散されることになり、図２９で説明したよ
うな現象は生じにくくなる。尚、変換されたデータＱの
インデックスは、サブフレームの重み付けの重い方に上
位ビットが対応するようになっている。従って、重み付
けが１６，８（２），８（１），４（２），４（１），
２，１のサブフレームに対応する変換データＱは、それ
ぞれＱ7 ，Ｑ6 ，Ｑ5 ，Ｑ4 ，Ｑ3 ，Ｑ2 ，Ｑ1 にな
る。

【００３９】図２に示した重ね合わせ法による変換テー
ブルから明らかなように、重み付け３２，１６，８，４
のサブフレームは、１つの重み付け１６のサブフレー
ム、２つの重み付け８のサブフレーム、２つの重み付け
８のサブフレーム及び２つの重み付け４のサブフレーム
に分けられている。即ち、７つのサブフレームであるに
も係わらず、重みが４と８のサブフレームがそれぞれ２
つづつ存在し、重み６４、３２のサブフレームがない。
このサブフレームの組み合わせは、まず、表示パネル側
の駆動能力から１つのフレーム期間中に表示できるサブ
フレームの数が導かれ、その数に従ったベストのサブフ
レームの組み合わせが導かれるという考え方で決められ
る。従って、もし１フレーム期間内に７つのサブフレー
ムしか駆動できない場合は、サブフレームの数は７つと
決められ、７つのサブフレームでフリッカや色偽輪郭を
防止できる最適な組み合わせが考えられることになる。

【００４０】今、図２の様に重み付けが４，８，２，１
６，１，８，４の順番の組み合わせが適切ということに
なると、当然の帰結として０−４３の中間調レベルしか
表現できないことになる。そして、４４階調の表示能力
で、２５６階調の表示を行なうことができるように、多
階調化処理が行なわれることになる。従って、表示パネ
ル側の能力によっては、サブフレームの数をさらに多く
してその分中間調レベルの数も多くすることができる
し、サブフレームの数が６つしかない場合はそれに対応
する中間調レベルの数にするのである。

【００４１】［重ね合わせ変換部の改良］さて、図２の
変換テーブルを単純に半導体メモリ等によるルック・ア
ップ・テーブルで実現しようとすると、データＤＴ2 −
ＤＴ7 を入力アドレスとしてメモリに供給し、４４種類
の変換テーブルに従って、データＱ1 −Ｑ7 を出力する
ことになる。しかしながら、かかる変換テーブルを複数
準備する等の必要があり、単純に増やしていくとメモリ
の容量が膨大になる問題がある。

【００４２】ところが、本発明者らは、図２の変換テー
ブルを分析すると、入力側の最下位のビットＤＴ2 ，Ｄ
Ｔ3 は重ね合わせ変換の対象とはならず、出力側の最下
位のビットＱ1 , Ｑ2 と同じであることを発見した。即
ち、出力側のデータＱの○記号の部分を”１”とし、○
記号がない部分を”０”とすると、全く同じ２ビットの
信号になるのである。

【００４３】そこで、本発明では重ね合わせ変換の対象
にならないビット（図２の例ではＤＴ2 ，ＤＴ3 ）に対
しては、変換テーブルの入力とせず、重ね合わせ変換の
対象になるビット（図２の例ではＤＴ4 −ＤＴ7 ）のみ
を変換テーブルに入力するようにする。そして、その後
変換された出力データＱ7 , Ｑ6 , Ｑ5 , Ｑ4 ，Ｑ3と
変換の対象にならなかった入力ビットＤＴ2 ，ＤＴ3 と
を合成する。

【００４４】この点については、図４の本発明の実施の
形態における重ね合わせ変換の概略図に示される通りで
ある。８ビットの入力表示データＤinが多階調化処理部
３１により補正されてデータＤＴ0 −ＤＴ7 が作成され
る。この内ＤＴ2 −ＤＴ7 が有効なデータであり、０−
４３の中間調レベルを表現する６ビットの信号である。
上記したように、入力信号ＤＴ4 ，ＤＴ5 ，ＤＴ6 ，Ｄ
Ｔ7 が重ね合わせ変換の対象となり、変換後のデータと
して出力信号Ｑ3 ，Ｑ4 ，Ｑ5 ，Ｑ6 ，Ｑ7 がルック・
アップ・テーブルの出力として出力される。また、変換
の対象にならない入力信号ＤＴ2 ，ＤＴ3 は、下位方向
にシフトされてそのまま出力信号Ｑ1 ，Ｑ2 として出力
される。そして、最終的に、７ビットのサブフレームの
点灯、非点灯を意味する表示用のデータＱ1 −Ｑ7 がデ
ータ配列変換部３３に供給される。

【００４５】上記の例では、入力信号が２ビット分節約
されることになり、メモリの領域は４分の１になる。
尚、重ね合わせ変換の対象になる入力ビットがどれにな
るかは、変換テーブルの種類によりケースバイケースで
判断される必要がある。しかしながら、少なくとも有効
ビットの最小位ビットは中間調レベルの最小単位を代表
するので、重ね合わせ変換の対象になることはない。ま
た、上記の例の二番目に小さい位のビット（ＤＴ3 ）に
ついては、重み付けが２に対応するが、場合によっては
重み付け２を２つの重み付け１に分割して重ね合わせる
ことも行なわれる。但し、フリッカや色偽輪郭の原因
が、重み付けが大きなサブフレームの存在が原因である
から、原則としては下位ビットの入力が変換の対象にな
らないことになり、上位ビットは変換の対象になる。ま
た、上位ビットのうち飛び飛びの任意の複数ビットのみ
が変換の対象になることもある。

【００４６】次にかかる重ね合わせ変換部の内部構造に
ついて説明する。図５は本発明の実施の形態における重
ね合わせ変換部３２の構成図の例である。この例では、
入力されるデータＤＴがリミット回路３２１を介して変
換テーブル部であるルック・アップ・テーブル（ＬＵ
Ｔ）を構成するランダム・アクセス・メモリ（ＲＡＭ）
３２２に供給される。リミット回路３２１の出力ＲＭＡ
7 −ＲＭＡ0 の内、有効なものは上位６ビットであり、
その内の上位４ビットＲＭＡ7 −ＲＭＡ4 が変換の対象
となり、ＲＡＭ３２２に入力される。また、変換の対象
にならない下位ビットＲＭＡ3 −ＲＭＡ0 はシフト回路
３２３に入力される。

【００４７】そして、変換されたＲＡＭ３２２の出力Ｒ
ＭＤ7 −ＲＭＤ0 の内有効な上位４ビットが、サブフレ
ームのオン・オフを指示する出力データＱ7 ，Ｑ6 ，Ｑ
5 ，Ｑ4 としてそのまま出力される。また、下位の４ビ
ットＲＭＤ3 −ＲＭＤ0 は、シフト回路３２３にて変換
非対象の下位ビットＲＭＡ4 −ＲＭＡ0 を１ビット分下
位方向にシフトしたシフト出力Ｓ3 −Ｓ0 とマルチプレ
クサ回路３２４で合成される。具体的には、有効なシフ
ト出力Ｓ3 −Ｓ0 が優先的に出力データＱ3 −Ｑ0 とし
て出力される。

【００４８】上記のシフト回路３２３を設けた理由は、
図４でも説明した様に、階調順位を適合させる為であ
る。このシフト量は、重ね合わせ変換テーブルによって
異なってくるので、初期化ＲＯＭ３７からのシフト指示
信号ＤSFT の値により設定される。具体的には、変換テ
ーブル部のメモリ３２２に入力されるアドレスＲＭＡの
ビット数より出力される変換出力ＲＭＤのビット数が多
い場合は、その多い分だけシフトされることになる。従
って、図２の変換テーブルの例ではシフト数は１であ
る。

【００４９】以上の様に、シフト回路３２３とマルチプ
レクサ回路３２４とにより変換の非対象の多階調信号Ｒ
ＭＡ3 - 0 と変換出力信号ＲＭＤ3 - 0 とが、階調に応
じて合成されることになる。従って、シフト回路３２３
とマルチプレクサ回路３２４とで合成部が構成される。

【００５０】また、リミット回路３２１を設けた理由に
ついては、図６、７、８、にて説明する。リミット回路
３２１の動作原理は、図６に示したように入力される信
号ＤＴの中間調レベルが一定値よりも高いレベルにある
場合は、出力される信号ＲＭＡはリミット値に固定する
というものである。

【００５１】上記説明した通り、本発明の原理によれ
ば、変換テーブルの容量を少なくするために、変換が必
要な上位ビット部分と変換が不必要な下位ビット部分と
に分けて、上位ビット部分は変換テーブルを介して変換
し、その後変換されなかった下位ビット部分と、階調順
位を合わせて合成するというものである。しかしなが
ら、かかる手法によれば、図７に示すように不都合を生
じることがある。

【００５２】図７には、中間調レベルが４２、４３、４
４、４５の場合についてそのまま変換テーブルで変換し
た場合について示している。左側のＤＴ7 −ＤＴ2 が変
換前のデータで、右側のＱ7 −Ｑ1 が変換後のデータで
ある。図２に示した重ね合わせ法によれば、０から４３
の中間調レベルしか対象になっていない。従って、入力
信号ＤＴとして４４が入力されると、図７に示される様
に、入力信号ＤＴは（１０１１００）となる。そして、
その内の下位ビットＤＴ3 ，ＤＴ2 をそのまま変換せず
に合成すると、合成後の出力信号Ｑは、（１１１１１０
０）となり重み付けをして合計すると中間調レベルが４
０になってしまう。

【００５３】即ち、重ね合わせ変換された出力が表現で
きる階調数（上記の例では０−４３階調）が、入力デー
タＤＴが表現できる階調数（分解能）（上記例では６ビ
ット故に０−６３階調）よりも少なくなってしまう場合
に、上記したような問題が生じるのである。従って、重
ね合わせ変換テーブルの設定によってそのリミット値が
変更されなければならない。

【００５４】そこで、本発明では上記不都合を回避する
為に、中間階調レベルが４３を越える場合は、一律４３
のリミット値にするようにしている。その結果、図８の
チャートの真ん中のテーブルに示されるようにリミット
回路３２１で変換された出力ＲＭＡ7 −ＲＭＡ2 は中間
調レベルが４３を越える４４−６３に対して４３に固定
されている。その結果、重ね合わせ変換されると、図８
の右のテーブルの如く、４３以上は全て４３の階調に変
換されることになる。尚、従来のように全てのビットを
変換する場合は、変換テーブル内にてかかるリミットを
行なえば良いのであるが、本発明の様に一部のビットの
み変換対象とするためかかるリミット回路が必要にな
る。

【００５５】図９はかかるリミット回路３２１の具体的
回路例である。３２５は、入力データＤＴと初期化ＲＯ
Ｍ３７から設定されたリミット値ＤLMT の大小関係を判
定する回路である。具体的には加算回路であり、入力デ
ータＤＴとリミット値ＤLMTの反転値とを加算し、入力
データＤＴが大きい場合はキャリー値ＣＲＴが１とな
り、入力データＤＴがリミット値ＤLMT 以下の場合はキ
ャリー値ＣＲＴが０となる。図１０の動作説明図に示さ
れる通りである。そして、セレクト回路３２６では、そ
のキャリー値がセレクト信号Ｓとして使用されて、入力
データＤＴかリミット値ＤLMT の何れかが選択される。
セレクト回路３２６は具体的には、矢印で示したように
ＡＮＤ回路とＯＲ回路及びインバータにより構成され
る。

【００５６】変換テーブル部のルック・アップ・テーブ
ルであるＲＡＭ３２２には、リミット回路３２１からの
８ビットの出力の内上位４ビットが変換対象の多階調信
号、アドレス入力ＲＭＡ7 −ＲＭＡ4 として入力されて
いる。また、後述する６つまたは８つのサブフレームの
例でも、上位４ビットが変換の対象になる。また、ＲＡ
Ｍ３２２には、データ入出力として、初期化ＲＯＭ３７
からの８ビットの重ね合わせ変換テーブルのデータＤDS
F と８ビットの変換出力ＲＭＤ7 −ＲＭＤ0 が入力また
は出力される。複数種類の重ね合わせ変換テーブルのデ
ータを予め初期化ＲＯＭ３７に記憶させておき、使用さ
れるサブフレームの数等に応じて最適の変換テーブルを
データＤDSF としてＲＡＭ３２２に書き込むことができ
るようにするためである。

【００５７】シフト回路３２３にはリミット回路３２１
からの８ビットの出力の内下位のアドレス入力ＲＭＡ3
−ＲＭＡ0 が入力されている。そして、初期化ＲＯＭ３
７からのシフト量を示すシフトデータＤSFT （３ビッ
ト）に応じて下位側にシフトされる。従って、ＲＭＡ3
−ＲＭＡ0 がＳ3 −Ｓ0 に変換される。

【００５８】そして、シフトされたデータＳ3 −Ｓ0 と
変換されたデータＲＭＤ3 −ＲＭＤ0 とがマルチプレク
サ回路３２４で合成される。この関係について、図１１
に従って説明する。図１１は、シフト回路３２３とマル
チプレクサ回路３２４の出力とシフトデータＤSFT のシ
フト数の関係を示す表である。シフト数が１の時は、シ
フト出力Ｓ3 −Ｓ0 には０と信号ＲＭＡ3 −ＲＭＡ1 が
それぞれ出力される。またシフト量が２の時には、０，
０と信号ＲＭＡ3 −ＲＭＡ2 がそれぞれ出力される。そ
して、マルチプレクサ回路では、それらのシフト出力信
号が０（Ｌレベル）に対応するビット部分に変換された
出力ＲＭＤのデータが合成されることになる。

【００５９】図１２、図１３は、上記のシフト回路３２
３とマルチプレクサ回路３２４の機能を実現する合成部
の具体的な回路例である。図１２は、シフト回路３２３
とマルチプレクサ回路３２４の機能を同時に実現する合
成部回路であり、入力としてリミット回路３２１の下位
出力ＲＭＡ3 −ＲＭＡ0 とＲＡＭ３２２の下位出力ＲＭ
Ｄ3 −ＲＭＤ0 が接続されて、図１３の制御信号生成回
路からのシフト制御信号ＳＦＴ0 −ＳＦＴ4 と合成制御
信号ＣＯＮＴ1 ，ＣＯＮＴ2 が制御信号として使用され
る。図中ＡはＡＮＤ回路、ＯはＯＲ回路をそれぞれ示し
ている。

【００６０】図１３の制御信号生成回路では、初期化Ｒ
ＯＭ３７からの３ビットのシフトデータ信号ＤSFT0−Ｄ
SFT2から、シフト制御信号ＳＦＴ0 −ＳＦＴ4 と合成制
御信号ＣＯＮＴ1 ，ＣＯＮＴ2 が制御信号として生成さ
れる。シフト制御信号ＳＦＴ0 −ＳＦＴ4 は、単に３ビ
ットのシフトデータ信号ＤSFT0−ＤSFT2をデコードして
得られる信号であり、シフト数に対応している。また合
成制御信号ＣＯＮＴ1，ＣＯＮＴ2 は、図中に示すシフ
トデータ信号値の場合に１となる信号であり、マルチプ
レクスの条件から導いた論理回路により生成される。

【００６１】このようにして生成されたシフト制御信号
ＳＦＴ0 −ＳＦＴ4 と合成制御信号ＣＯＮＴ1 ，ＣＯＮ
Ｔ2 により、図１２の回路では、図中右側に示したよう
に、シフト数に応じてリミット回路３２１の下位出力Ｒ
ＭＡ3 −ＲＭＡ0 がシフトされ、ＲＡＭ３２２の下位出
力ＲＭＤ3 −ＲＭＤ0 と合成される。右側に示した結果
は、前述の図１１の表と同じである。

【００６２】例えば、図２の変換テーブルの場合は、シ
フト数が１であるため、シフト制御信号ＳＦＴ１が１と
なり、他のＳＦＴ０，２，３，４は０となる。従って、
出力Ｑ3 にはＲＭＤ3 、Ｑ2 にはＲＭＡ3 、Ｑ1 にはＲ
ＭＡ2 、Ｑ0 にはＲＭＡ1 がそれぞれ出力される。

【００６３】以上のようにして重ね合わせ変換部３２に
て変換されて出力されるサブフレームに対応する出力デ
ータＱ7 −Ｑ0 がデータ配列変換部３３に供給される。
データ変換部では、初期化ＲＯＭ３７からの指示信号に
従って、有効な出力、上記の例ではＱ7 −Ｑ1 、が採用
され、出力Ｑ0 は無視される。

【００６４】データ配列変換部３３は、本件発明と直接
関係しないので詳細な説明は省略するが、簡単に説明す
ると次の通りである。図１４はデータ配列変換部の動作
原理の説明図である。入力表示データは、時間ｔに示し
た様に、表示される画面の画素の順番で入力されてく
る。そして、それぞれの画素ＤＯＴ1 −ＤＯＴn −ＤＯ
Ｔnm毎のＲＧＢ信号が前述の通りの重ね合わせ変換され
て、出力Ｑ7 −Ｑ1 が生成される。しかしながら、実際
の表示パネル上では、画面の１ライン毎にアドレス・デ
ータ・ドライバ６がアドレスデータに従ってアドレス電
極を駆動することになる。

【００６５】そこで、データ配列変換部では、少なくと
も１ライン毎にまとめられたサブフレーム毎のデータＱ
Ｘの単位にまとめてフレームメモリ３４に格納されるこ
とになる。そして、フレームメモリ３４からは、図２に
示したサブフレームの順番で（Ｑ3,Ｑ5,Ｑ2,Ｑ7,Ｑ1,Ｑ
6,Ｑ4 の順番）、１ライン毎のアドレスデータＡ−ＤＡ
ＴＡが出力される。

【００６６】［他の実施例］次に、図１５は７つのサブ
フレームの組み合わせの場合の重み付け変換テーブルの
別の例を示す。図２に７つのサブフレームの場合の重み
付け変換テーブルの例を示した。図１５の変換テーブル
の場合も同じサブフレームの組み合わせではあるが、変
換が多少異なっている。即ち、図２の場合は、輝度レベ
ルが４や８の場合は、できるだけフレーム中の早い時間
でのサブフレームを点灯するようにした例である。一
方、図１５の場合は、輝度レベルが４や８の場合は、で
きるだけフレーム中の遅い時間でのサブフレームを点灯
するようにした例である。いずれの場合も、点灯するサ
ブフレームが分散されているので、フリッカや色偽輪郭
の問題は解決されるが、かかる２つの異なる変換テーブ
ルを画素の位置に応じて選択して利用することで、更に
画質を向上させることができる場合がある。

【００６７】そこで、上記のように複数のモードの変換
テーブルを準備しておいて、図１６に示す様に、画素の
位置に応じて使用する変換テーブルのモードを変更する
ことが好ましい。図１６の（ａ）は、モードＡとＢとを
千鳥格子状に配置した場合である。図１６の（ｂ）は、
モードＡとＢを４つの画素単位で千鳥格子状に配置した
場合である。更に、図１６（ｃ）は、４つのモードＡ，
Ｂ，Ｃ，Ｄに対応する変換テーブルを利用する場合であ
り、この例では１行毎にモードＡ，Ｂ，Ｃ，Ｄが１つづ
つずれている例である。

【００６８】このように複数のモードの変換テーブルを
利用する場合の重ね合わせ変換部３２の回路の例を、図
５に戻って説明する。複数のモードの変換テーブルを利
用する場合は、単純にモード数分の変換テーブルをＲＡ
Ｍ３２２に記憶させることが必要である。そこで、初期
化ＲＯＭ３７とＲＡＭ３２２に上位入力アドレスとして
モード信号ＭＯＤＥを入力するようにする。モード数が
２の場合は、モード信号ＭＯＤＥは１ビットであるが、
モード数が４の場合は２ビットになる。

【００６９】そして、最初に初期化ＲＯＭ３７から使用
する複数の変換テーブルをＲＡＭ３２２に記憶させる。
そして、表示制御中は、図１にて示したインターフェー
ス制御回路３６が、垂直同期信号Ｖsyn と水平同期信号
Ｖsyn 及びクロックＣＬＫとから現在の画素の位置を認
識し、何れのモードの変換テーブルを使用するかについ
てのモード信号ＭＯＤＥをＲＡＭ３２２に入力すること
で、モードの選択を画素単位で行なう。

【００７０】上記の実施例では、６ビットの多階調出力
を７つのサブフレームに変換する場合について説明し
た。しかしながら、図５に示した重ね合わせ変換部の回
路図は、それ以外のビット数の多階調出力を異なる数の
サブフレームに変換する場合も使用することができる。
即ち、それぞれの変換テーブルを初期化ＲＯＭ３７に記
憶しておいて、使用するフラット表示パネルの能力に応
じて最適の変換テーブルを選択することになる。このよ
うな汎用性がある点について以下にて説明する。

【００７１】図１７は、重ね合わせ変換の各ビットの関
係を示す表である。多階調出力が４−７ビットそれぞれ
の場合の、ＲＡＭ３２２の入力アドレスＲＭＡ、ＲＡＭ
３２２の出力ＲＭＤ、シフト数、サブフレーム数（Ｓ
Ｆ）及び最終的に有効な重ね合わせ変換出力がこの表に
示されている。

【００７２】図２及び図１５の変換テーブルは、６ビッ
トの多階調出力を７つのサブフレームに変換する例であ
る。従って、図１７の表に示される様に、上位の４ビッ
トがＲＡＭ３２２のアドレス入力として使用され、変換
された５ビットのＲＡＭの出力が、１シフトした２ビッ
トの信号と合成されて、７つのサブフレームに対応する
７ビットの重ね合わせ変換出力が得られることになる。

【００７３】図１８、１９は、６ビットの多階調出力を
８つのサブフレームに変換する例である。図２、１５で
説明したのと同様に二つのモードになっている。この場
合は、図１７の表に示される様に、上位の４ビットがＲ
ＡＭ３２２のアドレス入力として使用され、変換された
６ビットのＲＡＭの出力が、２シフトした２ビットの信
号と合成されて、８つのサブフレームに対応する８ビッ
トの重ね合わせ変換出力が得られることになる。

【００７４】図２２、２３は、５ビットの多階調出力を
６つのサブフレームに変換する例である。図２、１５で
説明したのと同様に二つのモードになっている。この場
合は、図１７の表に示される様に、上位の４ビットがＲ
ＡＭ３２２のアドレス入力として使用され、変換された
５ビットのＲＡＭの出力が、１シフトした１ビットの信
号と合成されて、６つのサブフレームに対応する６ビッ
トの重ね合わせ変換出力が得られることになる。

【００７５】この例の場合は、原理的には、５ビットの
多階調出力の上位３ビットのみをＲＡＭ３２２の入力ア
ドレスとして、下位２ビットを変換の対象外にすること
も可能である。但し、そのようにする場合は、図５に示
した重ね合わせ変換部３２の回路構成を多少変える必要
がある。しかしながら、３ビットの入力に対して４ビッ
トの出力を得る場合も、４ビットの入力に対して５ビッ
トの出力を得る場合もそれほどＲＡＭの容量に差はない
ので、汎用性を確保するために、上記のように上位４ビ
ットを変換の対象にしている。

【００７６】以上の例から明らかな通り、要すれば、多
階調信号がＭビット（Ｍは２以上の整数）の信号である
場合は、多階調信号の任意のＮビット（Ｎは１以上の整
数であってＭ＞Ｎ）が変換テーブルのメモリのアドレス
信号となり、その重ね合わせ変換出力がＰビット（Ｐは
Ｎ以上の整数）となり、多階調信号の残りのＭ−Ｎビッ
トの信号がＰ−Ｎビット分シフトされて当該重ね合わせ
変換出力と合成されることになる。

【００７７】

【発明の効果】以上説明した通り、本発明によれば、重
ね合わせ変換に使用される変換テーブルのデータを記憶
するメモリの容量を節約することができる。従って、メ
モリの容量を増やすことなく複数の変換テーブルのデー
タをメモリに記憶させることができ、より画質を向上さ
せることができる。

【００７８】また、メモリの容量を節約することによ
り、コンパクト化というフラットパネル表示装置の特性
を損なうことなく、画質の向上を図ることができる。

【図面の簡単な説明】

【図１】フラットパネル表示装置の全体構造図である。

【図２】６ビットの多階調出力を７サブフレームに変換
するテーブル例の図である。

【図３】重ね合わせ法を説明する図である。

【図４】発明の実施の形態における重ね合わせ変換の概
略図である。

【図５】重ね合わせ変換部の内部構造図である。

【図６】リミット回路の動作原理図である。

【図７】リミット回路を説明するためのチャート図であ
る。

【図８】リミット回路の動作を説明するためのチャート
図である。

【図９】リミット回路の具体的回路例である。

【図１０】リミット回路の動作説明図である。

【図１１】シフト回路とマルチプレクサ回路の出力とシ
フト数の関係図表である。

【図１２】シフト回路とマルチプレクサ回路の具体例で
ある。

【図１３】図１２の回路例の制御信号生成回路である。

【図１４】データ配列変換部の動作原理の説明図であ
る。

【図１５】６ビットの多階調出力を７サブフレームに変
換する別のテーブル例である。

【図１６】複数モードの変換テーブルを使用する例であ
る。

【図１７】重ね合わせ変換のビット関係を示す図表であ
る。

【図１８】６ビットの多階調出力を８サブフレームに変
換するテーブル例（１）である

【図１９】６ビットの多階調出力を８サブフレームに変
換するテーブル例（２）である

【図２０】７ビットの多階調出力を８サブフレームに変
換するテーブル例（１）である

【図２１】７ビットの多階調出力を８サブフレームに変
換するテーブル例（２）である

【図２２】５ビットの多階調出力を６サブフレームに変
換するテーブル例（１）である

【図２３】５ビットの多階調出力を６サブフレームに変
換するテーブル例（２）である

【図２４】従来のＰＤＰの概略的構成図である。

【図２５】従来のＰＤＰの放電セルの断面構造である。

【図２６】ＰＤＰ装置の各電極の駆動動作図である。

【図２７】６４階調のサブフレームの構成例である。

【図２８】従来例の説明図である。

【図２９】従来例の説明図である。

【符号の説明】

１ 表示部 ３２１ リミット回路 ３２２ 変換テーブル部 ３２３ シフト回路 ３２４ マルチプレクサ回路 ３７ 初期化メモリ ＲＭＡ アドレス入力 ＲＭＤ 重ね合わせ変換出力 ＳＦ サブフレーム ＤDSF 変換テーブルのデータ ＤLMT リミット値信号 ＤSFT シフトデータ信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０９Ｇ 5/00 ５５５Ａ (72)発明者 山本 晃 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石田 勝啓 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平７−271325（ＪＰ，Ａ) 特開 平７−219493（ＪＰ，Ａ) 特開 平７−14251（ＪＰ，Ａ) 特開 平５−236265（ＪＰ，Ａ) 特開 平３−60509（ＪＰ，Ａ) 特開 平６−274127（ＪＰ，Ａ) 特開 平６−332398（ＪＰ，Ａ) 特開 平９−73069（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20 641 G09G 3/20 631 G09G 3/28 G09G 5/00

Claims (17)

(57)【特許請求の範囲】
1. 【請求項１】階調の重みに応じて時分割した複数のサブ
   フレームを多重して構成される１フレームにより多階調
   の表示を行なう表示装置において、 異なる階調に対応する複数ビットの信号を有する多階調
   信号の一部のビット信号をアドレス信号として入力し、
   複数の前記サブフレームの所定の組み合わせに変換した
   重ね合わせ変換出力を出力する変換テーブル部と、 前記多階調信号の残りのビット信号と前記重ね合わせ変
   換出力信号とを合成し、１つのフレームを構成する複数
   のサブフレームの信号を生成する合成部と、 該合成された複数のサブフレームの信号に基づいて、表
   示部に多階調の画像を表示する表示制御部とを有するこ
   とを特徴とする表示装置。
2. 【請求項２】請求項１において、 前記の重ね合わせ変換出力は、同一の階調の重みを持つ
   サブフレームを複数有することを特徴とする表示装置。
3. 【請求項３】請求項１または２において、 前記合成部は、前記変換テーブル部のアドレス信号のビ
   ット数より前記重ね合わせ変換出力のビット数が多い場
   合に、前記の多階調信号の残りのビット信号を所定ビッ
   ト分下位にシフトすることを特徴とする表示装置。
4. 【請求項４】請求項１または２において、 前記多階調信号のビット数に基づく第一の階調数よりも
   前記合成されたサブフレームの信号による第二の階調数
   が少ない場合に、当該多階調信号を前記第二の階調数よ
   り高くならないようにするリミット回路を、前記変換テ
   ーブル部の前段に設けたことを特徴とする表示装置。
5. 【請求項５】請求項１または２において、 前記変換テーブル部は、複数モードの変換テーブルを有
   し、前記のアドレス信号に加えてモードを指定するモー
   ド信号を追加のアドレス信号として入力し、 前記の表示制御部は画素の位置に応じてモード信号を供
   給することを特徴とする表示装置。
6. 【請求項６】請求項１乃至５のいずれかにおいて、 更に複数の変換テーブルのデータを記憶する初期化メモ
   リを有し、該複数の変換テーブルのデータのうち少なく
   とも一つの該変換テーブルのデータが前記変換テーブル
   部のメモリに書き込まれることを特徴とする表示装置。
7. 【請求項７】請求項３において、 更に複数の変換テーブルのデータを記憶する初期化メモ
   リを有し、該複数の変換テーブルのデータのうち少なく
   とも一つの該変換テーブルのデータが前記変換テーブル
   部のメモリに書き込まれ、 前記初期化メモリは、該変換テーブル部のメモリに書き
   込まれた変換テーブルのデータに従って、シフト数を示
   すシフトデータ信号を前記合成部に供給し、 前記合成部は、当該シフトデータ信号に従ってシフトす
   ることを特徴とする表示装置。
8. 【請求項８】請求項４において、 更に複数の変換テーブルのデータを記憶する初期化メモ
   リを有し、該複数の変換テーブルのデータのうち少なく
   とも一つの該変換テーブルのデータが前記変換テーブル
   部のメモリに書き込まれ、 前記初期化メモリは、該変換テーブル部のメモリに書き
   込まれた変換テーブルのデータに従って、前記のリミッ
   ト回路に前記第二の階調数を示すリミット値信号を供給
   することを特徴とする表示装置。
9. 【請求項９】階調の重みに応じて時分割した複数のサブ
   フレームを多重して構成される１フレームにより、多階
   調の表示を行なう表示装置において、 異なる階調に対応する複数ビットの信号を有する多階調
   信号の一部の複数ビット信号をアドレス信号として入力
   し、少なくとも同一の階調の重みを持つサブフレームを
   複数有する複数のサブフレームの所定の組み合わせに変
   換した重ね合わせ変換出力を出力する変換テーブル部
   と、 前記変換テーブル部のアドレス信号のビット数より前記
   重ね合わせ変換出力のビット数が多い場合に、前記の多
   階調信号の残りのビット信号を所定ビット分下位にシフ
   トし、当該シフトされた前記多階調信号の残りのビット
   信号と前記重ね合わせ変換出力信号とを合成し、１つの
   フレームを構成する複数のサブフレームの信号を生成す
   る合成部と、 前記変換テーブル部の前段に設けられ、前記多階調信号
   のビット数に基づく第一の階調数よりも前記合成された
   サブフレームの信号により第二の階調数が少ない場合
   に、当該多階調信号を前記第二の階調数より高くならな
   いようにするリミット回路と、 前記合成された複数のサブフレームの信号に基づいて、
   表示部に多階調の画像を表示する表示制御部とを有する
   ことを特徴とする表示装置。
10. 【請求項１０】請求項９において、 前記多階調信号が５ビットの信号であり、該多階調信号
    の上位４ビットが前記アドレス信号であり、前記重ね合
    わせ変換出力が５ビットであり、該多階調信号の下位１
    ビットの信号が１ビット分シフトされて当該重ね合わせ
    変換出力と合成されることを特徴とする表示装置。
11. 【請求項１１】請求項９において、 前記多階調信号が５ビットの信号であり、該多階調信号
    の上位４ビットが前記アドレス信号であり、前記重ね合
    わせ変換出力が６ビットであり、該多階調信号の下位１
    ビットの信号が２ビット分シフトされて当該重ね合わせ
    変換出力と合成されることを特徴とする表示装置。
12. 【請求項１２】請求項９において、 前記多階調信号が５ビットの信号であり、該多階調信号
    の上位４ビットが前記アドレス信号であり、前記重ね合
    わせ変換出力が７ビットであり、該多階調信号の下位１
    ビットの信号が３ビット分シフトされて当該重ね合わせ
    変換出力と合成されることを特徴とする表示装置。
13. 【請求項１３】請求項９において、 前記多階調信号が６ビットの信号であり、該多階調信号
    の上位４ビットが前記アドレス信号であり、前記重ね合
    わせ変換出力が５ビットであり、該多階調信号の下位２
    ビットの信号が１ビット分シフトされて当該重ね合わせ
    変換出力と合成されることを特徴とする表示装置。
14. 【請求項１４】請求項９において、 前記多階調信号が６ビットの信号であり、該多階調信号
    の上位４ビットが前記アドレス信号であり、前記重ね合
    わせ変換出力が６ビットであり、該多階調信号の下位２
    ビットの信号が２ビット分シフトされて当該重ね合わせ
    変換出力と合成されることを特徴とする表示装置。
15. 【請求項１５】請求項９において、 前記多階調信号が７ビットの信号であり、該多階調信号
    の上位４ビットが前記アドレス信号であり、前記重ね合
    わせ変換出力が５ビットであり、該多階調信号の下位３
    ビットの信号が１ビット分シフトされて当該重ね合わせ
    変換出力と合成されることを特徴とする表示装置。
16. 【請求項１６】請求項９において、 前記多階調信号がＭビット（Ｍは２以上の整数）の信号
    であり、該多階調信号の任意のＮビット（Ｎは１以上の
    整数であってＭ＞Ｎ）が前記アドレス信号であり、前記
    重ね合わせ変換出力がＰビット（ＰはＮ以上の整数）で
    あり、該多階調信号の残りのＭ−Ｎビットの信号がＰ−
    Ｎビット分シフトされて当該重ね合わせ変換出力と合成
    されることを特徴とする表示装置。
17. 【請求項１７】階調の重みに応じて時分割した複数のサ
    ブフレームを多重し構成される１フレームにより多階調
    の表示を行なう表示装置において、 異なる階調に対応する複数ビットの信号を有する多階調
    信号の一部のビット信号をアドレス信号として変換テー
    ブル部に入力し、複数の前記サブフレームの所定の組み
    合わせに変換した重ね合わせ変換出力を該変換テーブル
    部から出力するステップと、 前記多階調信号の残りのビット信号と前記重ね合わせ変
    換出力信号とを合成し、１つのフレームを構成する複数
    のサブフレームの信号を生成するステップと、 該合成された複数のサブフレームの信号に基づいて、表
    示部に多階調の画像を表示するステップとを有すること
    を特徴とする表示装置の駆動方法。