JPH0968945A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、マトリクス状の複数の電極の交差
位置にある複数の表示セル中に対し選択的に発光表示を
行う３電極型プラズマディスプレイ装置等の画像表示装
置に関し、ライン毎の表示データ量に依存してライン間
輝度差が生ずるのを防止すると共に良好な多階調表示を
行うことを目的とする。 【解決手段】 第１の電極または第２の電極のいずれか
一方と第３の電極により複数の表示セル中から選択され
た表示セルの書き込み放電を行い、第１および第２の電
極の対により維持放電を行うことで表示データの表示を
行う場合、各ライン毎に検出した表示データ量を計数す
るライン毎表示データ量計数手段７を備え、各ライン毎
の計数手段７による表示データ量の計数結果と維持放電
制御信号の計数結果とを比較し、両方の計数結果が一致
した時点で生成されるイネイブル信号に基づきライン毎
に維持放電の回数を制御するように構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス状に配
置された複数の電極の交点の位置に形成される複数の表
示セル中から選択された表示セルに対し、メモリ機能を
利用したデータ表示を行う画像表示装置に関する。さら
に詳しくいえば、本発明は、メモリ機能を有する表示素
子である表示セルの集合によって構成される表示パネ
ル、例えば、プラズマディスプレイパネルを備えたプラ
ズマディスプレイ装置のような平面マトリクス型の画像
表示装置において、所定の表示データを表示するための
プラズマディスプレイパネルを駆動する技術に係り、特
に、表示セルのメモリ機能を利用して多階調表示を行う
機能を備えたＡＣ（交流）型のプラズマディスプレイ装
置（プラズマディスプレイ装置は、通常、ＰＤＰと略記
される）に関するものである。

【０００２】上記のＡＣ型ＰＤＰに使用されるプラズマ
ディスプレイパネルは、２本の維持放電電極（以下、場
合によっては、「維持放電」を「サスティン」と称する
こともある）に、交互に電圧波形を印加することで放電
を持続し、発光表示を行うものである。１度の放電は、
パルス印加後、数μｓで終了する。放電によって発生し
た正電荷であるイオンは、負の電圧が印加されている電
極上の絶縁層に蓄積され、同様に負電荷である電子は、
正の電圧が印加されている電極上の絶縁層に蓄積され
る。

【０００３】したがって、初めに高い電圧（書き込み電
圧）のパルス（書き込みパルス）で放電させて壁電荷を
生成した後、極性の異なる前回よりも低い電圧（維持放
電電圧：サスティン電圧とも称する）のパルス（維持放
電パルス：サスティンパルスとも称する）を印加する
と、前に蓄積された壁電荷がサスティン電圧に重畳さ
れ、放電空間に対する電圧は大きなものとなり、放電電
圧のしきい値を越えて放電を開始する。換言すれば、一
度書き込み放電を行い壁電荷を生成した表示セルは、そ
の後、維持放電パルスを交互に印加することによって放
電を持続するという性質がある。このようなＡＣ型ＰＤ
Ｐの性質は、メモリ効果、またはメモリ機能とよばれ、
ＡＣ型ＰＤＰは、上記のメモリ機能を利用してカラー表
示および多階調表示を実現するものである。

【０００４】近年の画像表示装置における表示パネルに
おいては、ＨＤＴＶやＥＤＴＶ−II等の高品位な放送規
格によるテレビジョンや、一般のＮＴＳＣ（National T
elevision System Committee）方式によるワイド型のテ
レビジョンに合わせるために、受像器の大型化が要求さ
れる傾向にある。ただし、これまでのブラウン管方式に
よる受像器では大型化の限界があるので、次世代のテレ
ビジョンの本命として、上記のようなカラー表示用のＰ
ＤＰが提供されている。この種のＰＤＰには、２本の電
極間で選択書き込み放電（すなわち、アドレス放電）お
よび維持放電を行う２電極型と、平行に配置された第１
の電極および第２の電極の対と第３の電極による面放電
を利用して選択書き込み放電および維持放電を行う３電
極型とが存在するが、多階調表示可能なカラー表示用の
ＰＤＰでは、放電による衝撃が回避されパネル前面の蛍
光体の長寿命が保証される３電極型のＡＣ型ＰＤＰが一
般に使用される傾向にある。

【０００５】しかしながら、上記の３電極型のＡＣ型Ｐ
ＤＰにおいては、平面マトリクス状に配置した複数のア
ドレスデータ電極（第３の電極）と、複数のＸサスティ
ン電極（第１の電極）および複数のＹスキャン電極（第
２の電極）によってＰＤＰを駆動しているため、必然的
に電極が長くなる。それゆえに、ＰＤＰ自体の面積が大
きくなり、電極上の表示セル数（表示ドット数）が増え
るほど、維持放電を行う際に各々のＸサスティン電極お
よびＹスキャン電極の対により形成される１ライン上の
表示データ量に依存してライン間輝度差が増大してしま
う。

【０００６】本発明は、特に３電極型のＡＣ型ＰＤＰ等
の平面マトリクス型の画像表示装置の画像において、Ｐ
ＤＰ上の各ラインの表示データ量（負荷）に依存してラ
イン間輝度差が生ずるのを防止し、ＰＤＰ上の表示デー
タに関する均一な輝度を実現するための一方策について
言及するものである。

【０００７】

【従来の技術】図１０は、従来の画像表示装置の一例を
示すブロック図である。ここでは、従来の画像表示装置
の代表例として、３電極・面放電型のＡＣ型プラズマデ
ィスプレイ装置（ＡＣ型ＰＤＰ）の構成を説明すること
とする。図１０に示すプラズマディスプレイ装置１１内
のプラズマディスプレイパネル２１においては、Ｘ電極
群４２を構成するサスティン電極Ｘ等からなる第１の電
極、および、Ｙ電極群５３を構成するスキャン電極Ｙ
１、Ｙ２、Ｙ３、…、Ｙｎ（ｎは任意の正の整数）等か
らなる第２の電極の対がライン毎に平行に配置される。
さらに、アドレス電極群３２を構成するアドレスデータ
電極Ｄ１、Ｄ２、Ｄ３、…、Ｄｎ等からなる第３の電極
を、第１および第２の電極の対と対向する位置であって
第１および第２の電極と直交する状態に配置することに
よって、上記の第１および第２の電極の対と第３の電極
との交点の位置に平面マトリクス状の複数の表示セル２
２が形成される。

【０００８】さらに、図１０において、従来のプラズマ
ディスプレイ装置におけるプラズマディスプレイパネル
２１内の表示セル２２を駆動するための複数種のドライ
バ回路や、これらのドライバ回路を制御するための制御
回路部の構成を説明することとする。図１０におけるド
ライバ回路として、上記表示セルのアドレス放電を目的
として１ライン分のアドレス電極群３２のデータ駆動を
行うアドレスデータドライバ回路３１と、上記表示セル
の維持放電を目的としてＸ電極群４２に対し共通の維持
放電駆動（すなわち、サスティン駆動）を行うＸ共通ド
ライバ回路４０とが設けられている。さらに、選択書き
込み放電を行うアドレス期間では、スキャン電極Ｙ１〜
Ｙｎ（例えば、ｎ＝４８０）のＹ電極群５３に対し上記
アドレスデータドライバ回路３１にてセットされた１ラ
イン分のデータに関して順次データ走査（スキャン）を
行い、維持放電期間（すなわち、サスティン期間）にな
るとサスティン駆動を行うＹ共通ドライバ回路５０が設
けられている。さらに、このＹ共通ドライバ回路５０に
はＹスキャンドライバ５５が接続されている。このＹス
キャンドライバ５５は、Ｙ共通ドライバ回路５０によっ
て、自身の供給電源そのものにサスティンパルスを印加
して上記Ｙ電極群５３に対し共通のサスティン駆動を行
うものである。

【０００９】さらに、図１０においては、上記のアドレ
スデータドライバ回路３１、Ｘ共通ドライバ回路４０、
Ｙ共通ドライバ回路５０、Ｙスキャンドライバ回路５
５、およびプラズマディスプレイパネル２１を含むプラ
ズマディスプレイ装置１１の動作をすべて制御する制御
回路部６１が設けられている。この制御回路部６１の主
要部は、複数の表示セルのアドレス放電により表示デー
タの制御を行う表示データ制御部６２と、上記の各種の
ドライバ回路によるプラズマディスプレイパネル２１内
の表示セル２２を駆動するタイミングを制御する駆動タ
イミング制御部６３とから構成される。

【００１０】さらに詳しく説明すると、上記の表示デー
タ制御部６２は、外部から入力されるカラー表示用の表
示データの列（赤色表示データＲ７〜０、緑色表示デー
タＧ７〜０、青色表示データＢ７〜０）を、プラズマデ
ィスプレイ装置１１を駆動するためのデータに並び替え
る表示データ前処理部６２１と、並べ替えた表示データ
の列を一旦格納しておき、アドレス期間にアドレス放電
制御用の表示データ信号Ａ−ＤＡＴＡとして順次アドレ
スデータドライバ回路３１に転送するフレームメモリ部
６２２と、このフレームメモリ部６２２を適正なタイミ
ングでリード／ライト（Ｒ／Ｗ）動作させるフレームメ
モリ制御回路部６２３とを有している。

【００１１】また一方で、上記の駆動タイミング制御部
６３は、アドレスドライバ、外部から入力されるドット
クロックＣＬＫ、ブランキング信号ＸＢＬＮＫ、垂直同
期信号ＸＶsync、および水平同期信号ＸＨsync等の各種
信号を、プラズマディスプレイ装置１１の表示を行うた
めの内部制御信号に変換するためのＰＤＰタイミング発
生回路部６３１を有している。このＰＤＰタイミング発
生回路部６３１により入力表示データを制御することに
よって、Ｘ共通ドライバ回路４０、Ｙ共通ドライバ回路
５０およびＹスキャンドライバ回路５５に対する駆動シ
ーケンスが与えられる。

【００１２】さらに、上記の駆動タイミング制御部６３
は、アドレス放電制御用のクロック信号Ａ−ＣＬＫを出
力してアドレスデータドライバ回路３１を駆動するアド
レスドライバ制御部６３２と、Ｙスキャンドライバ回路
４０を駆動するＹスキャンドライバ制御部６３３と、Ｘ
共通ドライバ回路４０およびＹ共通ドライバ回路５５を
駆動する共通ドライバ制御部６３４とを有している。代
表的に、Ｙスキャンドライバ回路５５には、Ｙ電極群５
３を構成するスキャン電極Ｙ１〜Ｙｎのデータ走査に係
る複数ビットのスキャンデータ信号Ｙ−ＤＡＴＡ、およ
び、上記データ走査に係るクロック信号Ｙ−ＣＬＫが入
力される。

【００１３】図１１は、図１０の従来のプラズマディス
プレイ装置に使用されるプラズマディスプレイパネルに
おいて複数のサブフレームを形成した状態を示す図であ
り、図１２は、上記の従来のプラズマディスプレイ装置
における１サブフレーム内の駆動波形を示すタイミング
チャートである。ここでは、図１１および図１２に示す
ように、例えば、１６．７ｍｓｅｃ（ミリ秒）の期間を
有する一つのフレームを分割して形成されるサブフレー
ム（ＳＦと略記することもある）の数は、８に設定して
いる。すなわち、これらのサブフレームを適当に組み合
わせて駆動シーケンスを規定することにより、例えばノ
ンインタレース駆動時には２５６階調を表示することが
できるようにしている。各々のサブフレームは、このサ
ブフレームの重みに応じた表示データの書き込みを行う
アドレス期間と、アドレス指定がなされた表示データを
表示するサスティン期間とに分かれており、各サブフレ
ームを重ね合わせて１フレーム画像を表示している。

【００１４】さらに、図１２において、あるサブフレー
ムのアドレス期間のステップ１では、Ｘ電極群側のサス
ティン電極Ｘに対し、すべての表示セルを初期状態にす
るための消去放電電圧Ｖe のイレーズパルス（消去放電
パルス）を印加する。さらに、ステップ２では、Ｙ電極
群側のすべてのラインのスキャン電極（サスティン電極
としても機能する）Ｙ１〜Ｙ４８０に対し、書き込み放
電を生じさせる書き込み電圧Ｖw の書き込みパルスを印
加する。さらに、ステップ３では、Ｘ電極群側のサステ
ィン電極Ｘに対し、各ラインの表示セル内に壁電荷を均
一に蓄積するためのイレーズパルスを再度印加する。さ
らに、ステップ４では、アドレスデータ電極Ｄ１〜Ｄｎ
にアドレス電圧Ｖa のアドレスパルスを印加すると共
に、表示すべき表示データに応じてスキャン制御用の電
源電圧Ｖscを有するデータスキャンパルスを選択的に印
加する。上記のステップ１〜ステップ４に従って各種電
極を駆動することにより、ＰＤＰ内の表示セルの選択書
き込み放電が実行される。

【００１５】上記のアドレス期間に続くサスティン期間
では、Ｘ電極群側のサスティン電極Ｘ、および、Ｙ電極
群側の各ラインのスキャン電極Ｙ１〜Ｙ４８０に対し、
前述の書き込み電圧Ｖw よりも低い維持放電制御用の電
源電圧Ｖs を有するサスティンパルスを印加する。この
ようにして、一度書き込み放電を行い壁電荷を生成した
表示セルは、その後、サスティンパルスを交互に印加す
ることによって発光放電を持続させることができる。

【００１６】図１３は、図１０の従来例におけるスキャ
ンドライバの構成を示す回路図である。図１３に示すス
キャンドライバは、図１０のＹ共通ドライバ回路５０お
よびＹスキャンドライバ回路５５を含む。図中、５２１
はスキャンデータ・シフト回路、５２３はスキャン出力
回路、５２４は、Ｙ電極群を構成するスキャン電極Ｙ１
〜Ｙ４８０への高圧出力回路、５２５はスキャン電極Ｙ
１〜Ｙ４８０の全ラインを共通に駆動する共通サスティ
ン出力回路である。

【００１７】図１３においては、スキャンデータ・シフ
ト回路部５２１により各ライン毎のスキャンデータＳＣ
Ｄ１、…、ＳＣＤｋ、…、ＳＣＤ４８０（１≦ｋ≦４８
０）が選択され、各々のスキャン出力回路５２３に入力
される。これらのスキャンデータＳＣＤ１、…、ＳＣＤ
ｋ、…、ＳＣＤ４８０中の特定のスキャンデータにより
選択されたラインのみ、スキャン出力回路５２３からス
キャンパルス（ＳＣ１、…、ＳＣｋ、…、ＳＣ４８０）
が生成され、後段の複数の高圧出力回路５２４に出力さ
れる。これらの高圧出力回路５２４には、共通サスティ
ン出力回路５２５により全ラインの高圧出力回路５２４
を共通にサスティン駆動するための共通サスティン駆動
信号ＳＵ、ＳＤが、共通サスティン出力回路５２５から
供給される。これらの共通サスティン駆動信号ＳＵ、Ｓ
Ｄは、上記のスキャンパルスと合成された後、Ｙ電極群
へと出力される（出力信号ＤＯ１…、ＤＯｋ、…、ＤＯ
４８０）。

【００１８】このように、従来の画像表示装置、例え
ば、プラズマディスプレイ装置１１においては、Ｙ電極
群中の全ラインが共通にサスティン駆動されるため、ラ
イン間での負荷依存による輝度差の発生を補償すること
ができなかった。さらに、従来のプラズマディスプレイ
装置１１においては、アドレスデータドライバ回路（Ａ
データドライバ回路と略記することもある）３１により
書き込まれたＸ電極群側のサスティン電極、Ｙ電極群側
のサスティン電極（すなわち、スキャン電極）上の各表
示セルに対し、Ｘ共通ドライバ回路４０およびＹ共通ド
ライバ回路５５によって全画面共通にサスティンパルス
を印加して表示駆動を行っている。

【００１９】

【発明が解決しようとする課題】上記のとおり、従来の
ＡＣ型のプラズマディスプレイ装置１１では、Ｘ電極群
側の共通のサスティン電極と、Ｙ電極群側の各スキャン
電極により構成される電極の対によって、１ラインで複
数の表示セルを駆動していた。この場合、各ラインの表
示データの表示用電流は当該表示セル中の表示データ量
（負荷）にほぼ比例する。各々の電極には抵抗成分が分
布しており、電極が長くなるほど電極の抵抗値も大きく
なる。したがって、この電極の抵抗成分により、表示用
電流を供給する際に電圧降下（電圧ドロップ）が生じ
る。この電圧降下の量は、表示データ量に依存すること
になる。さらに、電極間には元々浮遊容量が存在するの
で、この浮遊容量により電荷が不必要に蓄積されていく
ために、同様に電圧降下が生じる。このため、表示デー
タ量が多くなるほど電極上の両端での電位が異なってし
まい、ライン間での表示輝度に差を生じることとなる。

【００２０】あるサブフレームで上記のようなライン間
輝度差が生ずる様子を図１４の模式図に示す。図１４に
おいて、Ｘ電極群側のサスティン電極とＹ電極群側のス
キャン電極は、交互にかつ反対側に引き出されているた
め、Ｘ側電極の場所Ｃ１〜Ｃ２′上の輝度の変化とＹ側
電極の場所Ｃ２〜Ｃ１′上の輝度の変化とを比較すれば
明らかなように、同一ライン上の表示セル同士の表示輝
度は平均化される。このため、表示データ量の多少に関
係なく、同一ライン上の表示セル間の輝度差はほとんど
生じない。しかしながら、例えば、Ｘ側電極の場所Ｃ３
〜Ｃ４′上、および、Ｙ側電極の場所Ｃ３′〜Ｃ４′上
のラインでは、前述のラインよりも表示データがはるか
に少ない。このように、表示データ量の多いラインと少
ないラインとの間では、図１４のグラフから明らかなよ
うにライン間輝度差が生じることになる。すなわち、表
示データ量の多いライン（例えばＣ１〜Ｃ２）では、負
荷が多いために低くなって暗くなり、表示データ量の少
ないライン（例えばＣ３〜Ｃ４）では、輝度が高くなっ
て明るくなる。

【００２１】図１５は、従来技術におけるサブフレーム
毎の輝度のライン負荷特性を示すグラフであり、図１６
は、従来技術における輝度対階調特性の負荷による変動
の様子を示すグラフである。前述の図１４では、ある一
つのサブフレームに関しライン間輝度差を生じる過程を
説明したが、複数のサブフレームを重ねて多階調表示を
行う場合には、１段階の輝度差よりも、負荷の違い｛各
サブフレームにおける負荷は、図１５におけるＳＦ２〜
ＳＦ６（ＳＦ６が最上位ビットＭＳＢに対応する｝のラ
イン負荷特性中に矢印（↑）でもって示す）による輝度
差のほうが大きくなるおそれが生じてくる。この結果、
図１５に示す各サブフレーム内での負荷特性によって本
来なだらかに表現されるべき階調が、図１６に太線矢印
で示すように、何回も階調逆転現象を起こしたかのよう
な不連続な輝度特性となって現れるという問題が発生す
る。

【００２２】本発明は上記問題点に鑑みてなされたもの
であり、プラズマディスプレイ装置等の平面マトリクス
型の表示パネルにおいて、ライン毎の表示データ量に依
存して各サブフレームのライン間輝度差が生ずるのを防
止し、画像上の表示データに関する均一な輝度を保証し
てフリッカが発生するのを防止すると共に、表示パネル
上で表示データの階調をより忠実に表示することが可能
な画像表示装置を提供することを目的とする。

【００２３】

【課題を解決するための手段】図１は本発明の原理構成
を示すブロック図である。ただし、ここでは、画像表示
装置として、特に、３電極・面放電型のＡＣ型プラズマ
ディスプレイ装置（ＡＣ型ＰＤＰ）を代表して示すこと
とする。なお、これ以降、前述した構成要素と同様のも
のについては、同一の参照番号を付して表すこととす
る。

【００２４】図１に示す画像表示装置１内の表示パネル
２においては、従来の構成と同じように、複数の第１の
電極（例えば、サスティン電極Ｘ１、Ｘ２、…、Ｘｎ）
１４、および、複数の第２の電極（例えば、スキャン電
極Ｙ１、Ｙ２、…、Ｙｎ）１５により形成される各電極
の対がライン毎に平行に配置される。さらに、複数の第
３の電極（例えば、アドレスデータ電極Ｄ１、Ｄ２、
…、Ｄｎ）１３を、第１および第２の電極の対と対向す
る位置であって第１および第２の電極と直交する状態に
配置することによって、上記の第１および第２の電極の
対と第３の電極との交点の位置（交差位置）に平面マト
リクス状の複数の表示セルが形成される。

【００２５】さらに、これらの表示セルを駆動するため
の複数種のドライバ回路として、第１の電極１４の各々
に維持放電制御等に用いる第１の制御信号Ｓc1を供給
し、維持放電等の駆動を行う第１電極側ドライバ回路部
４、第２の電極１５の各々に維持放電制御用等に用いる
第２の制御信号Ｓc2を供給し維持放電等の駆動を行う第
２電極側ドライバ回路部５、および、第３の電極にアド
レス放電制御用の制御信号（例えば、表示データ信号Ａ
−ＤＡＴＡ、クロック信号Ａ−ＣＬＫ）を供給し、デー
タ選択書き込みを行うデータドライバ回路部３が設けら
れている。このデータドライバ回路部３の構成は、前述
の図１０の従来例におけるアドレスデータドライバ回路
３１の構成とほぼ同じなので、ここでは、その説明を省
略することとする。

【００２６】さらに、図１に示す制御回路部６１の構成
も、基本的には、前述の図１０の従来例における制御回
路部の構成と同じなので、ここでは、その説明を省略す
ることとする。上記の問題点を解決するために、本発明
の画像表示装置は、１ライン毎に表示すべき表示データ
を検出し、検出した表示データ量を計数するライン毎表
示データ量計数手段７を設けている。さらに、各々のラ
インにて、表示データ量計数手段７により表示データ量
を計数した結果に基づき、第１および第２の電極１４、
１５の対による維持放電の回数を設定してこの維持放電
の回数を制御するようにしている。

【００２７】好ましくは、本発明の画像表示装置は、さ
らに、維持放電を行うために上記の各ラインの第１およ
び第２の電極１４、１５の対毎に印加される維持放電制
御信号を計数する維持放電制御信号計数手段を備えてい
る。さらに、上記表示データ量計数手段７による表示デ
ータ量の計数結果と、上記維持放電回数計数手段による
維持放電制御信号のパルスの計数結果とを比較し、両方
の計数結果が一致した時点で維持放電を有効にするため
のイネイブル信号を生成し、このイネイブル信号と上記
維持放電制御信号との論理演算を行うことによって上記
ライン毎の維持放電の回数を制御するようにしている。

【００２８】また一方で、本発明の画像表示装置は、上
記の各ラインの第１および第２の電極１４、１５に対
し、維持放電を行うための維持放電制御信号をそれぞれ
供給する第１電極側ドライバ回路部４および第２電極側
ドライバ回路部５と、上記ライン毎に表示すべき表示デ
ータに対応する複数ビットのディジタル信号を検出し、
これらのディジタル信号のパルスをカウントすることに
より上記表示データの表示データ量を計数するライン毎
表示データ量計数手段７とを備えている。さらに、第１
電極側ドライバ回路部４および第２電極側ドライバ回路
部５の少なくとも一方は、維持放電制御信号ＳＵＳのパ
ルスを計数する維持放電制御信号カウンタ、この維持放
電制御信号カウンタから出力される維持放電制御信号計
数データと、上記ライン毎表示データ量計数手段７から
出力される表示データ量計数データとを比較し、上記の
維持放電制御信号計数データと表示データ量計数データ
とが一致したか否かを判定する一致判定回路部、両デー
タが一致した時点で、維持放電を無効にするディセイブ
ル信号と、別途入力された維持放電の開始を規定する維
持放電開始信号に基づいて維持放電を有効にするための
イネイブル信号を生成するイネイブル信号生成器部、お
よび、このイネイブル信号と上記維持放電制御信号との
論理演算を行うことにより上記ライン毎に表示データ量
に応じて維持放電の回数を設定し、この維持放電の回数
を制御するための論理回路部を内蔵している。

【００２９】好ましくは、第１電極側ドライバ回路部４
および第２電極側ドライバ回路部５の少なくとも一方
は、さらに、複数ビットのディジタル信号を駆動するた
めの複数の高電圧出力段と、これらの複数ビットのディ
ジタル信号の出力ビット数に応じた複数の維持放電制御
信号によって複数の高電圧出力段が駆動される場合に、
維持放電の期間になってから、すべての複数ビットに対
し維持放電制御信号に応じた維持放電の回数だけ一度に
維持放電を行えるように、予め走査した上記ライン毎の
表示データ量に関するデータを保持するためのデータカ
ウンタ・レジスタとを内蔵している。さらに、上記高電
圧出力段およびデータカウンタ・レジスタにより、上記
複数ビットのディジタル信号を一度に駆動させるように
している。

【００３０】さらに、好ましくは、第１電極側ドライバ
回路部４または第２電極側ドライバ回路部５のいずれか
一方の外部にスイッチ回路を設けている。この第１電極
側ドライバ回路部４または第２電極側ドライバ回路部５
のいずれか一方により、上記ライン毎に表示セルに対す
るデータ走査を行うことを可能にするスキャン制御と維
持放電を行うことを可能にする維持放電制御とを兼ねて
実行する場合に、上記のスキャン制御時の電源電圧Ｖsc
と上記の維持放電制御時の電源電圧Ｖs とを共通の電源
ラインから供給し、上記スイッチ回路によって上記２種
の電源電圧Ｖsc、Ｖs を切り換え、上記の一方のドライ
バ回路部でもって、スキャン制御による表示セルの駆動
と維持放電制御による表示セルの駆動の両方を行うよう
にしている。

【００３１】さらに好ましくは、上記表示データ量の依
存性によるライン間の輝度差を補償するように、上記ラ
イン毎に維持放電の回数が制御される。さらに好ましく
は、本発明の画像表示装置は、表示データの階調の重み
に応じて一つのフレームを時分割することにより複数の
サブフレームを形成し、これらの複数のサブフレームの
各々の輝度を組み合わせることによって多階調表示を行
う機能を有しており、上記の各サブフレーム単位で上記
表示データ量の依存性によるライン間の輝度差を補償す
るように、上記ライン毎に維持放電の回数の制御を行う
ような構成にしている。

【００３２】

【発明の実施の形態】本発明の画像表示装置、例えば、
３電極・面放電型のＡＣ型プラズマディスプレイ装置に
おいては、表示パネル内の第１の電極（例えば、Ｘ電極
群側のサスティン電極Ｘ１〜Ｘｎ）１４と第２の電極
（例えば、Ｙ電極群側のスキャン電極Ｙ１〜Ｙｎ）１５
の対を、ライン毎に別個に駆動するようにしている。

【００３３】さらに、各ラインの表示データ量を個々に
計数するライン毎表示データ量計数手段、例えば、１ラ
イン表示データ量カウント回路を設け、この１ライン表
示データ量カウント回路により、複数ビットの表示デー
タ量計数データを生成するようにしている。さらに、維
持放電のための駆動を行う第１電極側ドライバ回路部４
および第２電極側ドライバ回路部５内で維持放電制御信
号のパルスを計数して得られる維持放電制御信号計数デ
ータと、上記の表示データ量計数データとを比較し、維
持放電制御信号計数データと表示データ量計数データと
が一致した時点で、維持放電を無効にするディセイブル
信号と、維持放電の開始を規定する維持放電開始信号に
基づいて維持放電を有効にするためのイネイブル信号を
生成する。さらに、このイネイブル信号と維持放電制御
信号との論理演算（例えば、論理積演算）を行うことに
より各ラインにつながっている表示データ量に応じて維
持放電の回数をライン毎に設定し、この維持放電の回数
を適当に調整するようにしている。

【００３４】さらに、本発明の画像表示装置では、各々
のラインに対し表示データ量計数データと維持放電制御
信号計数データとが一致するところまで維持放電の動作
を続けるという駆動を行い、表示データ量が多く輝度が
低下したラインに対する維持放電の回数を他のラインよ
り多くすることによりライン間の輝度差を零にするよう
にしている。

【００３５】これまでは、すべての表示ラインを共通の
ドライバ回路により駆動していたために、１ラインに接
続される負荷が揃わない場合、負荷の違いによる輝度差
が階調の１段階の輝度差よりも大きくなることがあっ
た。これに対し、本発明のドライバ回路によれば、複数
のラインの電極の対をそれぞれ別個に駆動するようにし
ているので、輝度が低下したラインに対する維持放電の
回数を他のラインより多くしてライン間の輝度差を零に
することができる。換言すれば、本発明においては、第
１の電極１４と第２の電極１５の電極対毎に、この電極
対に接続されるラインの表示データ量に応じた維持放電
の回数をイネイブル信号によって設定し、当該ラインの
負荷に相当する表示データ量が多いことにより輝度低下
を起こしたラインの維持放電の回数、すなわち、サステ
ィン回数を増やして表示データ量が少ないラインとの輝
度差を補償するようにしている。

【００３６】かくして、本発明では、一つのフレームを
複数のサブフレームに分割する場合に、各サブフレーム
でのライン毎の発光表示の輝度が、ライン毎の負荷に対
応する表示データ量に依存することなく本来出したい一
定の値の輝度に調整されるため、各サブフレームのライ
ン間で輝度差が生じなくなり、表示パネル上の表示デー
タに関する均一な輝度が実現されると共に、階調逆転や
不連続性のない直線性の優れた多階調表示を行うことが
可能になる。

【００３７】

【実施例】以下添付図面（図２〜図９）を用いて本発明
の実施例を詳細に説明する。図２は、本発明の一実施例
の構成を示すブロック図である。ただし、ここでは、本
発明の画像表示装置１の代表例として、３電極・面放電
型のＡＣ型のプラズマディスプレイ装置（ＰＤＰ）１１
の構成を説明することとする。

【００３８】図２に示すプラズマディスプレイ装置１１
内のプラズマディスプレイパネル２１においては、第１
の電極としてのＸ電極群４２を構成するサスティン電極
Ｘ１、Ｘ２、…Ｘk …、Ｘ４８０、および、第２の電極
としてのＹ電極群５３を構成するスキャン電極Ｙ１、Ｙ
２、…Ｙk …、Ｙ４８０が、表示ライン毎に対になって
平行に配置される。この場合、スキャン電極Ｙ１、Ｙ
２、…Ｙk …、Ｙ４８０は、サスティン電極としての機
能も有している。さらに、第３の電極としてのアドレス
電極群３２を構成するアドレスデータ電極Ｄ１、Ｄ２、
Ｄ３、…、Ｄｎが、Ｘ電極側のサスティン電極とＹ電極
側のスキャン電極との電極対と対向する位置であってサ
スティン電極およびスキャン電極と直交する状態に配置
される。このような電極対とアドレスデータ電極との交
点の位置に平面マトリクス状の複数の表示セル２２が形
成される。

【００３９】さらに、図２のプラズマディスプレイ装置
１１におけるプラズマディスプレイパネル２１を駆動す
るためのデータドライバ回路部３（図１）、第１電極側
ドライバ回路部４（図１）および第２電極側ドライバ回
路部５（図１）の構成、ならびにこれらのドライバ回路
部を制御するための制御回路部６１の構成を説明するこ
ととする。

【００４０】図２においては、第１電極側ドライバ回路
部４として、従来の場合（図１０）と同じように、複数
の表示セル２２のアドレス放電を目的として１ライン分
のアドレス電極群３２のデータ駆動を行うアドレスデー
タドライバ回路３１を設けている。さらに、第１電極側
ドライバ回路部４として、上記表示セル２２の維持放電
を目的としてＸ電極群４２の各サスティン電極Ｘ１〜Ｘ
４８０に対しサスティン駆動を行うＸサスティンドライ
バ回路４１を設けている。

【００４１】さらに、第２電極側ドライバ回路部５とし
て、選択書き込み放電を行うアドレス期間では、Ｙ電極
群５３の各スキャン電極Ｙ１〜Ｙ４８０に対し上記アド
レスデータドライバ回路３１にてセットされた１ライン
分のデータに関して順次データ走査を行い、サスティン
期間になるとサスティン駆動を行うＹスキャンドライバ
回路５１を設けている。

【００４２】さらに、Ｘサスティンドライバ回路４１に
は、維持放電制御（すなわち、サスティン制御）時の電
源電圧、すなわち、サスティン電圧Ｖs と消去放電制御
時の電源電圧、すなわち、イレーズ電圧Ｖe とを切り換
えるためのスイッチ回路４３が設けられている。また一
方で、Ｙスキャンドライバ回路５１には、上記サスティ
ン電圧Ｖs と、スキャン制御時の電源電圧、すなわち、
スキャン電圧Ｖscとを切り換えるためのスイッチ回路５
４が設けられている。このスイッチ回路５４では、ライ
ン毎に表示セル２２に対するデータ走査を行うことを可
能にするスキャン制御とサスティン制御とを兼ねて実行
する場合に、上記のサスティン電圧Ｖsと電源電圧Ｖs
スキャン制御時の電源電圧サスティン電圧Ｖs とスキャ
ン電圧Ｖscとを切り換えることにより、一つのＹスキャ
ンドライバ回路５１でもって、スキャン制御による表示
セル２２の駆動とサスティン制御による表示セル２２の
駆動の両方を行うようにしている。

【００４３】さらに、図２においては、上記のアドレス
データドライバ回路３１、Ｘサスティンドライバ回路４
１およびＹスキャンドライバ回路を含むプラズマディス
プレイ装置１１の動作をすべて制御する制御回路部６１
が設けられている。この制御回路部６１の主要部は、前
述の図１０の場合と同じように、複数の表示セル２２の
アドレス放電により表示データの制御を行う表示データ
制御部６２と、上記の各種のドライバ回路によるプラズ
マディスプレイパネル２１内の表示セル２２を駆動する
タイミングを制御する駆動タイミング制御部６３とから
構成される。

【００４４】さらに詳しく説明すると、上記の表示デー
タ制御部６２は、外部から入力されるカラー表示用の表
示データの列（赤色表示データＲ７〜０、緑色表示デー
タＧ７〜０、青色表示データＢ７〜０）を、プラズマデ
ィスプレイ装置１１を駆動するためのデータに並び替え
る表示データ前処理部６２１と、並び替えた表示データ
の列を一旦格納しておき、アドレス期間にアドレス放電
制御用の表示データ信号Ａ−ＤＡＴＡとして順次アドレ
スデータドライバ回路３１に転送するフレームメモリ部
６２２と、このフレームメモリ部６２２を適正なタイミ
ングでリード／ライト動作させるフレームメモリ制御回
路部６２３とを有している。

【００４５】また一方で、上記の駆動タイミング制御部
６３は、外部から入力されるドットクロックＣＬＫ、ブ
ランキング信号ＸＢＬＮＫ、垂直同期信号ＸＶsync、お
よび水平同期信号ＸＨsync等の各種信号を、プラズマデ
ィスプレイ装置１１の表示を行うための内部制御信号に
変換するためのＰＤＰタイミング発生回路部６３１を有
している。このＰＤＰタイミング発生回路部６３１によ
り入力表示データを制御することによって、Ｘ共通ドラ
イバ回路４０、Ｙ共通ドライバ回路５０およびＹスキャ
ンドライバ回路５５に対する駆動シーケンスが与えられ
る。

【００４６】さらに、上記の駆動タイミング制御部６３
は、アドレス放電制御用のクロック信号Ａ−ＣＬＫを出
力してアドレスデータドライバ回路３１を駆動するアド
レスドライバ制御部６３２と、Ｘサスティンドライバ回
路４１を駆動するＸサスティンドライバ制御部６３５
と、Ｙスキャンドライバ回路５１を駆動するＹスキャン
ドライバ制御部６３３とを有している。

【００４７】Ｘサスティンドライバ制御部６３５では、
Ｘ電極群４２を構成するサスティン電極Ｘ１〜Ｘ４８０
に印加される維持放電制御信号（すなわち、サスティン
制御信号）Ｘ−ＳＵＳ、および、サスティン制御信号Ｘ
−ＳＵＳの発生開始の時期を規定する維持放電開始信号
（すなわち、サスティン開始信号）ＳＵＳＳＴが生成さ
れ、Ｘサスティンドライバ回路４１に送出される。

【００４８】また一方で、Ｙスキャンドライバ制御部６
３３では、Ｙ電極群５３を構成するスキャン電極Ｙ１〜
Ｙ４８０のデータ走査に係る複数ビットのスキャンデー
タ信号Ｙ−ＤＡＴＡ、上記データ走査に係るクロック信
号Ｙ−ＣＬＫ、上記スキャン電極Ｙ１〜Ｙ４８０に印加
されるサスティン制御信号Ｙ−ＳＵＳ、および、サステ
ィン制御信号Ｙ−ＳＵＳの発生開始の時期を規定するサ
スティン開始信号ＳＵＳＳＴが生成され、Ｙスキャンド
ライバ回路５１に送出される。

【００４９】さらに、図２においては、本発明の特徴で
あるライン毎表示データ量計数手段７（図１）として、
フレームメモリ部６２２からのアドレス放電制御用の表
示データ信号Ａ−ＤＡＴＡに基づき、各々のラインの表
示データ量を計数する１ライン表示データ量カウント回
路７１を設けている。この１ライン表示データ量カウン
ト回路７１は、各々のラインの表示データ量のカウント
数に対応する複数ビット（ここでは８ビット）のディジ
タル出力を有する。このディジタル出力、すなわち、表
示データ量出力データ信号ＤＡＣは、サスティン駆動を
行うＸサスティンドライバ回路４１およびＹスキャンド
ライバ回路５１内の維持放電制御信号計数手段によりカ
ウントされたサスティン制御信号のパルスの数（サステ
ィンパルスの数）と比較される。さらに、Ｘサスティン
ドライバ回路４１およびＹスキャンドライバ回路５１
は、上記の表示データ量出力データ信号ＤＡＣが示す表
示データ量のカウント数とサスティンパルスの数とが一
致するところまで維持放電の動作（サスティン動作）を
続けるという駆動を行う。このようにして、表示データ
量の多いラインに対するサスティン数を他のラインより
多くすることによりライン間輝度差を補償することが可
能になる。

【００５０】図３は、本発明の一実施例における１サブ
フレーム内の駆動波形を示すタイミングチャートであ
る。図３に示すサブフレームは、前述の図１２の場合と
同じように、各サブフレームの重みに応じた表示データ
の書き込みを行うアドレス期間と、アドレス指定がなさ
れた表示データを表示するサスティン期間とに分かれて
おり、各ＳＦを重ね合わせて１フレーム画像を表示して
いる。

【００５１】さらに、図３において、あるサブフレーム
のアドレス期間内の初期化期間は、前述の図１２のステ
ップ１からステップ３までの動作がなされる。さらに詳
しく説明すると、初めに、各ラインのサスティン電極Ｘ
１〜Ｘ４８０に対し、このサスティン電極に接続された
表示セル２２を初期状態にするための消去放電電圧Ｖe
のイレーズパルスが印加される。次に、各ラインのスキ
ャン電極Ｙ１〜Ｙ４８０に対し、書き込み放電を生じさ
せる書き込み電圧Ｖw の書き込みパルスが印加される。
さらに、サスティン電極Ｘ１〜Ｘ４８０に対し、各ライ
ンの表示セル内に壁電荷を均一に蓄積するためのイレー
ズパルスが再度印加される。その後のアドレス期間で
は、前述の図１２のステップ４の動作と同じように、ア
ドレスデータ電極Ｄ１〜Ｄｎにアドレス電圧Ｖa のアド
レスパルスを印加すると共に、表示すべき表示データに
応じてスキャン電圧Ｖscを有するデータスキャンパルス
が選択的に印加される。

【００５２】上記のアドレス期間に続くサスティン期間
では、各ラインのサスティン電極Ｘ１〜Ｘ４８０、およ
び、各ラインのスキャン電極Ｙ１〜Ｙ４８０に対し、前
述の書き込み電圧Ｖw よりも低いサスティン電圧Ｖs を
有するサスティンパルスが印加される。すなわち、各ラ
インのサスティン電極とスキャン電極の対に対してサス
ティン動作を行うことにより、選択された表示セル中の
発光放電を持続させることができる。

【００５３】さらに、図３において、サスティン期間中
に点線で描かれている部分は、各ラインのサスティン電
極Ｘ１〜Ｘ４８０およびスキャン電極（サスティン電極
としても機能する）Ｙ１〜Ｙ４８０に対するイネイブル
信号ＳＵＳＥにより発生回数が調整されたサスティンパ
ルスを示すものである。上記の各ラインにおけるイネイ
ブル信号ＳＵＳＥは、サスティンパルスを無効にするデ
ィセイブル信号ＳＵＳＤと、維持放電の開始を規定する
サスティン開始信号ＳＵＳＳＴに基づいてライン毎に生
成される制御信号である。このように、本発明の一実施
例では、ライン毎の表示データ量の計数結果に応じてイ
ネイブル信号ＳＵＳＥを生成することにより、各サブフ
レームにより規定された期間内でのサスティンパルス数
をライン単位で適宜減らすことができる。それゆえに、
ＰＤＰ上のすべてのラインにわたって均一な輝度を達成
することが容易に可能になると共に、ライン毎の表示デ
ータ量による負荷が揃っていなくても階調逆転や不連続
性を生じることなく直線性の良好な多階調表示を行うこ
とが可能になる。

【００５４】図４は、本発明の一実施例におけるスキャ
ンドライバ中の、ライン毎ＳＵＳ制御回路の一構成例を
示す回路図である。この場合、スキャンドライバは、図
２のＹスキャンドライバ回路５１を含む 図４に示すライン毎ＳＵＳ制御回路は、その内部に、サ
スティン制御信号ＳＵＳのパルスを計数し、かつ、この
パルスの計数結果と表示データ量出力データ信号ＤＡＣ
とを比較する維持放電制御信号計数手段を備えている。

【００５５】さらに、図４のライン毎ＳＵＳ制御回路
は、データカウンタ・レジスタ５１１を備えている。こ
のデータカウンタ・レジスタ５１１では、図２中に示し
た１ライン表示データ量カウント回路７１から８ビット
の映像信号の形式で出力される表示データ量出力データ
信号ＤＡＣをアドレス期間に受け、データ走査の対象と
なるライン数分順次入力される表示データを順に格納し
ておく。さらに、上記データカウンタ・レジスタ５１１
は、アドレス期間からサスティン期間に移行するとき
に、格納しておいた８ビットの表示データをライン毎に
一斉に出力する機能を有する。

【００５６】ライン毎ＳＵＳ制御回路内の維持放電制御
信号計数手段は、サスティン期間に入って印加されるサ
スティンパルスを計数する維持放電制御信号カウンタ
（以下、ＳＵＳカウンタと略記する）５１２を含む。さ
らに、この維持放電制御信号カウンタ５１２の出力側
に、一致判定回路部５１３が設けられている。この一致
判定回路部５１３は、データカウンタ・レジスタ５１１
およびＳＵＳカウンタ５１２から出力される８ビットの
出力信号をライン毎に入力し、両方の出力信号が一致し
た時点でサスティン制御信号ＳＵＳを無効にするディセ
イブル信号ＳＵＳＤをイネイブル信号生成器部５１４に
入力するものである。なお、ここでは、ライン毎の表示
データ量に依存してディセイブル信号ＳＵＳＤが異なる
ので、それぞれのラインに対応するディセイブル信号Ｓ
ＵＳＤを、ＳＵＳＤ１、ＳＵＳＤ２、…ＳＵＳＤｋ…、
ＳＵＳＤ４８０のように表すこととする。上記のイネイ
ブル信号生成器部５１４は、すべてのラインに共通なサ
スティン期間の開始を規定するサスティン開始信号ＳＵ
ＳＳＴと、ライン毎に異なるディセイブル信号ＳＵＳＤ
１〜ＳＵＳＤ４８０との間の期間だけサスティン制御信
号ＳＵＳをイネイブル状態にするためのイネイブル信号
ＳＵＳＥを生成する。なお、このイネイブル信号ＳＵＳ
Ｅもライン毎に異なるので、ＳＵＳＥ１、ＳＵＳＥ２、
…ＳＵＳＥｋ…、ＳＵＳＥ４８０のように表すこととす
る。イネイブル信号生成器部５１４から出力されるイネ
イブル信号ＳＵＳＥ１、ＳＵＳＥ２、…ＳＵＳＥｋ…、
ＳＵＳＥ４８０と、サスティン制御信号ＳＵＳは、ＡＮ
Ｄ回路部等からなる論理回路部５１５を通すことによ
り、複数のスキャン電極Ｙ１〜Ｙ４８０に対応するライ
ンにそれぞれ供給すべきライン毎サスティン制御信号Ｓ
ＵＳＯ１、ＳＵＳＯ２、…ＳＵＳＯｋ…、ＳＵＳＯ４８
０が生成される。さらに、これらのライン毎サスティン
制御信号ＳＵＳＯ１〜ＳＵＳＯ４８０は、ライン毎の高
圧出力段のゲートに入力される。

【００５７】図５は、本発明の一実施例におけるスキャ
ンドライバの構成を示す回路図である。既に述べたとお
り、図５においても、図１３に示したものと同様の構成
要素は、同一の参照番号を付して表している。図５に示
すスキャンドライバの高圧出力段は、複数のスキャン電
極Ｙ１〜Ｙ４８０を別個に駆動することができるよう
に、ライン毎に独立して設けられている。

【００５８】図中、５２０は、前述の図４にその一例を
示したライン毎ＳＵＳ制御回路である。このライン毎Ｓ
ＵＳ制御回路は、図２に示した１ライン表示データ量カ
ウント回路７１からのカウント信号に相当する表示デー
タ量出力データ信号ＤＡＣ（ここでは８ビット）と、サ
スティン期間の開始を示すサスティン開始信号ＳＵＳＳ
Ｔと、イネイブル信号ＳＵＳＥとを生成するものであ
る。５２２はライン毎のイネイブル信号ＳＵＳＥとサス
ティン制御信号ＳＵＳの論理回路によるライン毎高圧出
力制御回路であり、後段の高圧出力回路５２４のサステ
ィン駆動を制御している。

【００５９】上記のとおり、図５のスキャンドライバで
は、ライン毎高圧出力制御回路５２２によって駆動され
るサスティン駆動信号ＳＵ１、ＳＤ１、…、ＳＵｋ、Ｓ
Ｄｋ、…、ＳＵ４８０、ＳＤ４８０と、前述のスキャン
出力回路５２３によって駆動されるスキャンパルスＳＣ
１、…、ＳＣｋ、…、ＳＣ４８０とが高圧出力回路５２
４により合成された後、Ｙ電極群へと出力される（出力
信号ＤＯ１…、ＤＯｋ、…、ＤＯ４８０）。このため、
各ライン毎の負荷（表示データ量）に応じた個別のサス
ティン制御が可能となり、ライン間の輝度差を補償した
表示が実現できる。

【００６０】ここで、上記スキャンドライバ内のＹスキ
ャンドライバ回路５１の高圧出力段における表示データ
信号ＤＡＴＡの入力部を論理固定（例えば“Ｌ”レベ
ル）とすることにより、上記の高圧出力段を、ライン毎
のデータ走査を行わないＸサスティンドライバ回路４１
と共通に使用することが可能である。図６は、本発明の
一実施例における１ライン表示データ量カウント回路の
一構成例を示す回路図である。ここでは、図２に示した
１ライン表示データ量カウント回路７１の具体的な回路
構成例を詳細に示すこととする。

【００６１】図６において、７１１は、ｎ番目のサブフ
レームにおける表示データ量を１ラインの単位で計数す
るカウント回路部である。このカウント回路部７１１か
ら出力されるカウント値を示す信号、すなわち、表示デ
ータ量信号ｍ_n を、例えば上位６ビットの信号とする。
さらに、図６において、７１２はＲＡＭ等からなる記憶
手段である。この記憶手段７１２は、サブフレームの状
態を表す信号ＳＦＳ＊（例えば、ＳＦＳ０、ＳＦＳ１、
ＳＦＳ２等）と、表示データの格納アドレスを指定する
ための少なくとも１本以上のアドレス信号ＡＤＲ＊をロ
ードすると共に、演算係数ａ_n およびｂ _n をロードする
ものである。

【００６２】さらに、図６において、７１３は、表示デ
ータ量信号ｍ_n と、例えば６ビットの演算係数ｂ_n の乗
算（ｂ_n ×ｍ_n ）を行う乗算器である。７１４は、７１
３による乗算結果（例えば上位８ビットの信号）と演算
係数ａ_n との加算（ａ_n ＋ｂ _n ×ｍ_n ）を行う加算器で
ある。７１５、７１６および７１７はデータラッチ回路
であり、５１１は図４に示したものと同一のデータカウ
ンタ・レジスタである。

【００６３】図６に示すとおり、ｎ番目のサブフレーム
におけるカラー表示用の緑色、青色および赤色の表示デ
ータ信号をそれぞれＲ_n 、Ｇ_n およびＢ_n とした場合、
カウント回路部７１１において、水平同期信号ＸＨsync
に同期した状態で１ライン毎の表示データ量が計数さ
れ、カウント出力信号が生成される。このカウント出力
信号の内、例えば上位６ビットの信号を取って表示デー
タ量信号ｍ_n とした場合、この表示データ量信号ｍ_n と
記憶手段７１２よりロードされる演算係数ａ_n 、ｂ_n と
に基づき、乗算器７１３および加算器７１４によってＳ
ｍ_n ＝ａ_n ＋ｂ_n×ｍ_n の演算が行われる。

【００６４】この演算により算出された当該ラインの維
持放電の回数、すなわち、サスティン回数Ｓｍ_n は、例
えば、８ビットの表示データ量出力データ信号ＤＡＣと
してデータカウンタ・レジスタ５１１に格納される。さ
らに、このデータカウンタ・レジスタ５１１の後段で、
実際のサスティン動作の実行回数値と比較してライン毎
の輝度補償が実現される。また一方で、記憶手段７１２
には、該当するサブフレームにおける表示データ量とサ
スティン回数との関係を決める演算係数ａ_n 、ｂ_n が格
納されている。この記憶手段７１２に対し、サブフレー
ムの状態を表す信号ＳＦＳ＊とアドレス信号ＡＤＲ＊を
入力してアドレス指定を行うことによりデータのロード
が実行される。このようにして記憶手段７１２にロード
されたデータは、データラッチ回路７１５および７１６
のデータラッチ回路により、乗算器７１３および加算器
７１４にそれぞれ入力される。また、データラッチ回路
７１７は、演算のタイミングを合わせるためのものであ
る。

【００６５】ここで、上記のＳｍ_n ＝ａ_n ＋ｂ_n ×ｍ_n
の演算の手順を詳しく説明することとする。あるＳＦn
（ｎ番目のサブフレーム）における表示データ量信号ｍ
_n が示す１ライン上の表示データ数（ここでは、説明の
便宜上、表示データ数をｍ_n で表す）と発光輝度Ｂｍ_n
の間には、次のような関係がある。

【００６６】Ｂｍ_n ＝Ｂo −α×ｍ_n 、α＝（Ｂo −Ｂ
a ）／ｍ_a （≡const.（一定）） ただし、Ｂo ：１ライン上で、一つの表示セル（１ドッ
ト）のみを表示したときの輝度、 Ｂa ：１ライン上のすべての表示セルを表示したときの
輝度、 ｍ_a ：１ライン上のすべての表示セル数 である。この場合、説明を簡単にするため、発光輝度Ｂ
ｍ_n は、当該ライン上の表示データ数ｍ_n に単純に反比
例して低下するものと仮定している。

【００６７】上記の表示データ数ｍ_n と発光輝度Ｂｍ_n
との関係式から明らかなように、同一サブフレーム内に
おけるライン間で表示セル数が異なっている場合、本来
同じ発光輝度となるべきものに輝度差を生じてしまうこ
ととなる。この輝度差をΔＢとすると、 ΔＢ＝α×Δｍ（Δｍ：表示すべき表示セル数の差） この輝度差ΔＢを補償するため、ライン間でサスティン
回数を制御して輝度Ｂo の値を変えようとするのが本発
明の主旨である。

【００６８】ところで、あるラインにおける発光輝度Ｂ
o とサスティン回数Ｓとの間には次式の関係がある。 Ｂo ＝β×Ｓ （β≡const.：１回のサスティン動作に
よる発光輝度） ただし、ここでは、説明を簡単にするため、発光輝度は
単純にサスティン回数に比例するものとする。このサス
ティン回数が１に比べて充分大きい場合には、画像の背
景の発光輝度は無視できることから、上記の関係式で
は、背景の発光輝度輝度を省略して考えている。

【００６９】いま、サスティン回数をＳ→Ｓ＋ΔＳとし
たとき、発光輝度はＢo →Ｂo ＋ΔＢo となり、次式の
関係が成立する。 ΔＢo ＝β×ΔＳ 輝度差の補償としてΔＢ＝ΔＢo とすれば、 α×Δｍ＝β×ΔＳ ∴ΔＳ＝（α／β）×Δｍ ただし、α＝（Ｂo −Ｂa ）／ｍ_a 、 β＝Ｂo ／Ｓo である。表示データ量ｍ_n ＝１のときのサスティン回数
Ｓ＝Ｓo を基準とすると、表示データ量ｍ_n に対するサ
スティン回数Ｓｍ_n は、 Ｓｍ_n ＝（α／β）×（ｍ_n −１）＋Ｓo ＝ｂ_n ×ｍ_n ＋ａ_n と記述することができる。

【００７０】図７は、本発明の一実施例における１ライ
ン表示データ量カウント回路の他の構成例を示す回路図
である。図７においては、本実施例の構成の一部である
１ライン表示データ量カウント回路７１の他の具体的な
回路構成例が示されている。図７に示すカウント回路部
７１１は、前述の図６のカウント回路部と同じものであ
り、ｎ番目のサブフレームにおける表示データ量を１ラ
イン単位で計数するものである。この場合、前述の図６
の場合と同じように、カウント回路部７１１から出力さ
れるカウント値を示す信号、すなわち、表示データ量信
号ｍ_n を、例えば上位６ビットの信号とする。７１２′
は、１ラインの表示データ量ｍ_n とサブフレームの状態
を表す信号ＳＦＳ＊（例えば、ＳＦＳ０、ＳＦＳ１、Ｓ
ＦＳ２等）とを入力アドレスとして、その入力アドレス
に対応するサスティン回数のデータが格納されている記
憶手段である。

【００７１】図７の１ライン表示データ量カウント回路
においては、前述の図６において演算器を用いて行った
乗算や加算等の演算を記憶手段７１２′のプログラム内
に組み込むようにしている。この記憶手段７１２′から
出力されるサスティン回数Ｓｍ_n は、図６の場合と同じ
ように、例えば、８ビットの表示データ量出力データ信
号ＤＡＣとしてデータカウンタ・レジスタ５１１に格納
される。すなわち、図７の１ライン表示データ量カウン
ト回路では、記憶手段７１２′のＰＲＯＭやＲＡＭ等に
記憶された表示データ量に関するデータをソフト的に読
み替えるようにしているので、回路構成の簡略化が図れ
る。

【００７２】これまでは、本発明の画像表示装置を３電
極・面放電型のＡＣ型プラズマディスプレイ装置に適用
した場合の回路構成および動作を説明してきたが、本発
明の画像表示装置は、ＡＣ型プラズマディスプレイ装置
ばかりでなく、２電極型のＡＣ型プラズマディスプレイ
装置、ＤＣ（直流）型プラズマディスプレイ装置および
液晶表示装置等にも適用することも可能である。

【００７３】図８は、本発明を２電極型プラズマディス
プレイ装置に適用した例を示すブロック図である。図８
に示す２電極型プラズマディスプレイ装置１２では、前
述の３電極・面放電型プラズマディスプレイ装置と異な
り、２種類の電極、例えば、Ｘ電極群側の複数のアドレ
ス電極Ｘ１′〜Ｘ６４０′とＹ電極群側の複数のサステ
ィン電極Ｙ１′〜Ｙｎ′（ここでは、ｎ＝４８０）によ
り、プラズマディスプレイパネル２１′上の複数の表示
セルが構成される。

【００７４】プラズマディスプレイパネル２１′上の複
数の表示セルは、Ｘデータドライバ回路４１′およびＹ
スキャンドライバ回路５１′の２種類のドライバ回路に
より駆動される。前者のＸデータドライバ回路４１′
は、選択された表示セルのアドレス放電を目的として、
複数のアドレス電極の駆動を実行する。後者のＹスキャ
ンドライバ回路５１′は、上記表示セルのデータ走査お
よび維持放電を目的として、１ライン分のサスティン電
極の駆動を実行する。

【００７５】さらに、図８においては、上記のＸデータ
ドライバ回路４１′およびＹスキャンドライバ回路５
１′を含む２電極型プラズマディスプレイ装置１２の動
作をすべて制御する制御回路部６１′が設けられてい
る。この制御回路部６１′の主要部は、複数の表示セル
のアドレス放電により表示データの制御を行う表示デー
タ制御部６２′と、上記２種のドライバ回路によりプラ
ズマディスプレイパネル２１′内の表示セルを駆動する
タイミングを制御する駆動タイミング制御部６３とから
構成される。

【００７６】さらに詳しく説明すると、上記の表示デー
タ制御部６２′は、外部から入力される表示データＤｉ
〜０を、２電極型プラズマディスプレイ装置１２を駆動
するためのデータに並び替える表示データ前処理部６２
１′と、並び替えた表示データＤｉ〜０を一旦格納して
おき、アドレス放電制御用の表示データ信号Ｘ−ＤＡＴ
Ａとして順次Ｘサスティンドライバ回路４１に転送する
フレームメモリ部６２２′と、このフレームメモリ部６
２２′を適正なタイミングでリード／ライト動作させる
フレームメモリ制御回路部６２３′とを有している。

【００７７】また一方で、上記の駆動タイミング制御部
６３′は、外部から入力されるドットクロックＣＬＫ、
ブランキング信号ＸＢＬＮＫ、垂直同期信号ＸＶsync
（サブフレーム同期信号ＸＳＦsync）、および水平同期
信号ＸＨsync等の各種信号を、２電極型プラズマディス
プレイ装置１２の表示を行うための内部制御信号に変換
するためのＰＤＰタイミング発生回路部６３１′を有し
ている。このＰＤＰタイミング発生回路部６３１′によ
り入力表示データを制御することによって、Ｘデータド
ライバ回路４１′およびＹスキャンドライバ回路５１′
に対する駆動シーケンスが与えられる。

【００７８】さらに、上記の駆動タイミング制御部６
３′は、アドレス放電制御用のクロック信号Ｘ−ＣＬ
Ｋ、サスティン制御信号Ｘ−ＳＵＳ、およびサスティン
制御開始信号ＳＵＳＳＴを含む制御信号をＸデータドラ
イバ回路４１′に送出するＸデータドライバ制御部６３
３′を有している。さらに、上記の駆動タイミング制御
部６３′は、サスティン電極Ｙ１′〜Ｙ４８０′のデー
タ走査に係るスキャンデータ信号Ｙ−ＤＡＴＡ、上記デ
ータ走査に係るクロック信号Ｙ−ＣＬＫ、上記サスティ
ン電極Ｙ１′〜Ｙ４８０′に印加されるサスティン制御
信号Ｙ−ＳＵＳ、および、サスティン開始信号ＳＵＳＳ
Ｔを含む制御信号をＹスキャンドライバ回路５１′に送
出するＹスキャンドライバ制御部６３４′を有してい
る。

【００７９】図９は、図８の２電極型プラズマディスプ
レイ装置における１サブフレーム内の駆動波形を示すタ
イミングチャートである。図９に示す１サブフレーム期
間においては、Ｘ電極群側の複数のアドレス電極Ｘ１′
〜Ｘ６４０′に対し、これらのアドレス電極Ｘ１′〜Ｘ
４８０′に接続された表示セルを初期状態にしてから、
各ラインのサスティン電極Ｙ１′〜Ｙ４８０′に対し、
書き込み放電を生じさせる書き込みパルスが印加され
る。さらに、サスティン電極Ｙ１′〜Ｙ４８０′に対
し、各ラインの表示セルを選択するためのイレーズパル
スが印加される。このイレーズパルスに対応して、アド
レス電極Ｘ１′〜Ｘ６４０′にアドレス放電制御用のア
ドレスパルスが印加される。

【００８０】さらに、上記の１サブフレーム期間では、
すべてのアドレス電極Ｘ１′〜Ｘ６４０′に対し、書き
込み電圧よりも低いサスティン電圧を有するサスティン
パルスが印加されると共に、各ラインのサスティン電極
Ｙ１′〜Ｙ４８０′に対し同じ電圧のサスティンパルス
が印加される。すなわち、各ラインのサスティン電極Ｙ
１′〜Ｙ４８０′に対してサスティン動作を行うことに
より、選択された表示セル中の発光放電を持続させるこ
とができる。

【００８１】さらに、図９においては、アドレス電極Ｘ
１′〜Ｘ６４０′、および各ラインのサスティン電Ｙ
１′〜Ｙ４８０′に対するイネイブル信号＊ＳＵＳＥ１
〜＊ＳＵＳＥｎ（ｎ＝４８０）により、サスティンパル
スの発生回数が適宜調整される上記の２電極型プラズマ
ディスプレイ装置１２においては、Ｘデータドライバ回
路４１′が、前述の図２のアドレスデータドライバ回路
３１およびＸサスティンドライバ回路４１の両方の機能
を有していることになる。

【００８２】さらに、図９における１ライン表示データ
量カウント回路７１は、前述の図２の場合と同じよう
に、表示データＸ−ＤＡＴＡが示す各ラインの表示デー
タ量のカウント数に対応する８ビットのディジタル出力
を有する。このディジタル出力、すなわち、表示データ
量出力データ信号ＤＡＣは、Ｘデータドライバ回路４
１′およびＹスキャンドライバ回路５１′内でカウント
されたサスティンパルスの数と比較される。さらに、Ｘ
データドライバ回路４１′およびＹスキャンドライバ回
路５１′は、ライン毎のイネイブル信号＊ＳＵＳＥ１〜
＊ＳＵＳＥ４８０に基づき、表示データ量出力データ信
号ＤＡＣが示す表示データ量のカウント数とサスティン
パルスの数とが一致するところまでサスティン動作を続
けるという駆動を行う。このようにして、図９の２電極
型プラズマディスプレイ装置１２においても、前述の図
２の場合と同じように、表示データ量の多いラインに対
するサスティンパルスの数を他のラインより多くするこ
とによりライン間輝度差を補償することが可能になる。

【００８３】

【発明の効果】以上説明したように、本発明の画像表示
装置によれば、第１に、特に３電極型のプラズマディス
プレイ装置における第１の電極および第２の電極の対に
より構成される各ライン毎に表示すべき表示データを検
出し、表示データ量を計数した結果に基づき、第１およ
び第２の電極による維持放電の回数を設定してその回数
を適宜調整するようにしているので、ラインの負荷に相
当する表示データ量が多いことにより輝度低下を起こし
たラインの維持放電の回数を増やして表示データ量が少
ないラインとの輝度差を補償することが可能になり、表
示パネル上のすべてのラインにわたって均一な輝度を達
成することができる。

【００８４】さらに、本発明の画像表示装置によれば、
第２に、第１の電極および第２の電極の対により構成さ
れる各ライン毎に印加される維持放電制御信号を計数し
た結果と、各ライン毎の表示データ量の計数結果とを比
較し、両方の計数結果が一致した時点で生成されるイネ
イブル信号に基づいてライン毎の維持放電のためのサス
ティンパルス数を制御するようにしているので、簡単な
制御回路を用いて表示データ量が少ないラインのサステ
ィンパルス数を減らすことが可能になり、異なるライン
間での表示データ量の違いによる輝度差を零にすること
ができる。

【００８５】さらに、本発明の画像表示装置によれば、
第３に、第１の電極および第２の電極をそれぞれ駆動す
る第１電極側ドライバ回路部および第２電極側ドライバ
回路部の少なくとも一方に、維持放電制御信号カウン
タ、維持放電制御信号の計数結果と各ライン毎の表示デ
ータ量の計数結果との一致を検出するか否かを判定する
一致判定部回路部、両データが一致した時点でイネイブ
ル信号を生成するイネイブル信号生成器部、および、こ
のイネイブル信号と維持放電制御信号との論理演算を行
う論理回路部を内蔵しているので、上記のドライバ回路
部を集積化することにより、各ライン毎に表示データ量
に応じてサスティンパルスの数を設定し、かつ、ライン
間での表示データ量の違いによる輝度差を補償する機能
を有する小型のドライバ回路を容易に実現することがで
きる。

【００８６】さらに、本発明の画像表示装置によれば、
第４に、第１電極側ドライバ回路部および第２電極側ド
ライバ回路部の少なくとも一方に、複数ビットの表示デ
ータに対応するディジタル信号を駆動する複数の高電圧
出力段と、維持放電のためのサスティン期間に、すべて
のディジタル信号に対し維持放電制御信号に応じた維持
放電の回数だけ一度に維持放電を行えるように、予め走
査したライン毎の表示データ量に関するデータを保持す
るデータカウンタ・レジスタとを内蔵させているので、
表示データの総和量が多い場合でも上記複数ビットのデ
ィジタル信号を一度に駆動させることが可能になり、大
型画面上のライン間の表示データ量の違いによる輝度差
を速やかに補償することができる。さらに、本発明の画
像表示装置によれば、第５に、第１電極側ドライバ回路
部第１電極側ドライバ回路部または第２電極側ドライバ
回路部のいずれか一方において、スキャン制御時の電源
電圧と維持放電制御時の電源電圧とを共通の電源ライン
から供給し、スイッチ回路によって上記２種の電源電圧
を切り換えることにより、一つのドライバ回路部でもっ
てスキャン制御による表示セルの駆動と維持放電制御に
よる表示セルの駆動の両方を行うようにしているので、
電源回路構成を複雑にすることなくライン間の表示デー
タ量の違いによる輝度差を正しく補償することができ
る。

【００８７】要約すれば、本発明の画像表示装置におい
ては、あるサブフレーム内、あるいは、異なるサブフレ
ーム間での表示データ分布の偏りがあるような表示情報
に対しても、各ラインの表示データ量を検出して各ライ
ン毎に維持放電の回数を適宜調整することにより表示デ
ータ量の多いラインの輝度低下を補償するようにしてい
る。この輝度低下補償を行うことにより、サブフレーム
内のライン間輝度差が補償されると共に、異なるサブフ
レーム間での階調のアンバランスや不連続性に対しても
直線性をもつように修正されるために、表示データ量に
依存しない多階調表示を行うことが可能になり、特に３
電極型プラズマディスプレイ装置のようなカラー表示装
置の性能向上に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明の原理構成を示すブロック図である。

【図２】本発明の一実施例の構成を示すブロック図であ
る。

【図３】本発明の一実施例における１サブフレーム内の
駆動波形を示すタイミングチャートである。

【図４】本発明の一実施例におけるスキャンドライバ中
の、ライン毎ＳＵＳ制御回路の一構成例を示す回路図で
ある。

【図５】本発明の一実施例におけるスキャンドライバの
構成を示す回路図である。

【図６】本発明の一実施例における１ライン表示データ
量カウント回路の一構成例を示す回路図である。

【図７】本発明の一実施例における１ライン表示データ
量カウント回路の他の構成例を示す回路図である。

【図８】本発明を２電極型プラズマディスプレイ装置に
適用した例を示すブロック図である。

【図９】図８の画像表示装置における１サブフレーム内
の駆動波形を示すタイミングチャートである。

【図１０】従来の画像表示装置の一例を示すブロック図
である。

【図１１】図１０のプラズマディスプレイパネルにおい
て複数のサブフレームを形成した状態を示す図である。

【図１２】図１０の従来例における１サブフレーム内の
駆動波形を示すタイミングチャートである。

【図１３】図１０の従来例におけるスキャンドライバの
構成を示す回路図である。

【図１４】従来技術の表示データ量依存性によりライン
間輝度差が生ずる様子を示す模式図である。

【図１５】従来技術におけるサブフレーム毎の輝度のラ
イン負荷特性を示すグラフである。

【図１６】従来技術における輝度対階調特性の負荷によ
る変動の様子を示すグラフである。

【符号の説明】

１…画像表示装置 ２…表示パネル ３…データドライバ回路部 ４…第１電極側ドライバ回路部 ５…第２電極側ドライバ回路部 ７…ライン毎表示データ量計数手段 １１…プラズマディスプレイ装置 ２１…プラズマディスプレイパネル ３１…アドレスデータドライバ回路 ３２…アドレス電極群 ４１…Ｘサスティンドライバ回路 ４２…Ｘ電極群 ４３…スイッチ回路 ５１…Ｙスキャンドライバ回路 ５３…Ｙ電極群 ５４…スイッチ回路 ６１…制御回路部 ６２…表示データ制御部 ６３…駆動タイミング制御部 ７１…１ライン表示データ量カウント回路 ５１１…データカウンタ・レジスタ ５１２…維持放電制御信号カウンタ ５１３…一致判定回路部 ５１４…イネイブル信号生成器部 ５１５…論理回路部 ５２０…ライン毎ＳＵＳ制御回路 ５２２…ライン毎高圧出力制御回路 ６２１…表示データ制御部 ６２２…フレームメモリ部 ６２３…フレームメモリ制御回路部 ６３１…ＰＤＰタイミング発生回路部 ６３２…アドレスデータドライバ制御部 ６３３…Ｙスキャンドライバ制御部 ６３５…Ｘサスティンドライバ制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 壽男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石田 勝啓 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山本 晃 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 第１の電極（１４）および第２の電極
   （１５）の対を平行に配置すると共に、該第１および第
   ２の電極（１４、１５）の対と対向する位置であって該
   第１および第２の電極（１４、１５）と直交する状態に
   複数の第３の電極（１３）を配置し、前記第１および第
   ２の電極（１４、１５）の対と前記第３の電極との交点
   の位置に表示セルを形成し、前記第１および第２の電極
   （１４、１５）の対で、書き込み放電によって書き込ま
   れた表示データを維持するための維持放電を行い、デー
   タの発光表示がなされる画像表示装置において、 前記ライン毎に表示データを検出し、該検出した表示デ
   ータの表示データ量を計数するライン毎表示データ量計
   数手段（７）を備え、 前記の各ラインにて該表示データ量計数手段（７）によ
   り前記表示データ量を計数した結果に基づき、前記第１
   および第２の電極（１４、１５）の対による前記維持放
   電の回数を設定して該維持放電の回数を制御することを
   特徴とする画像表示装置。
2. 【請求項２】 前記画像表示装置が、さらに、 前記維持放電を行うために前記の各ラインの第１および
   第２の電極（１４、１５）の対毎に印加される維持放電
   制御信号（ＳＵＳ）を計数する維持放電制御信号計数手
   段を備え、 前記表示データ量計数手段（７）による前記表示データ
   量の計数結果と、該維持放電回数計数手段による前記維
   持放電制御信号のパルスの計数結果とを比較し、両方の
   計数結果が一致した時点で前記維持放電を有効にするた
   めのイネイブル信号（ＳＵＳＥ）を生成し、該イネイブ
   ル信号（ＳＵＳＥ）と前記維持放電制御信号（ＳＵＳ）
   との論理演算を行うことによって前記ライン毎の前記維
   持放電の回数を制御する請求項１記載の画像表示装置。
3. 【請求項３】 前記表示データ量の依存性による前記の
   ライン間の輝度差を補償するように、前記ライン毎に前
   記維持放電の回数が制御される請求項１または２記載の
   画像表示装置。
4. 【請求項４】 前記画像表示装置が、前記表示データの
   階調の重みに応じて一つのフレームを時分割することに
   より複数のサブフレームを形成し、該複数のサブフレー
   ムの各々の輝度を組み合わせることによって多階調表示
   を行う機能を有しており、 前記の各サブフレーム単位で前記表示データ量の依存性
   による前記のライン間の輝度差を補償するように、前記
   ライン毎に前記維持放電の回数の制御を行う請求項１ま
   たは２記載の画像表示装置。
5. 【請求項５】 第１の電極（１４）および第２の電極
   （１５）の対を平行に配置すると共に、該第１および第
   ２の電極（１４、１５）の対と対向する位置であって該
   第１および第２の電極（１４、１５）と直交する状態に
   複数の第３の電極（１３）を配置し、前記第１および第
   ２の電極（１４、１５）の対と前記第３の電極との交点
   の位置に表示セルを形成し、前記第１および第２の電極
   （１４、１５）の対で、該書き込み放電によって書き込
   まれた表示データを維持するための維持放電を行い、デ
   ータの発光表示がなされる画像表示装置において、 前記の各ラインの第１および第２の電極（１４、１５）
   に対し、前記維持放電を行うための前記維持放電制御信
   号（ＳＵＳ）をそれぞれ供給する第１電極側ドライバ回
   路部（４）および第２電極側ドライバ回路部（５）と、 前記ライン毎に表示データ量に対応する複数ビットのデ
   ィジタル信号を検出し、該ディジタル信号のパルスをカ
   ウントすることにより前記表示データの表示データ量を
   計数するライン毎表示データ量計数手段（７）とを備
   え、 前記第１電極側ドライバ回路部（４）および第２電極側
   ドライバ回路部（５）の少なくとも一方は、 前記維持放電制御信号（ＳＵＳ）のパルスを計数する維
   持放電制御信号カウンタと、 該維持放電制御信号カウンタから出力される維持放電制
   御信号計数データと、前記ライン毎表示データ量計数手
   段（７）から出力される表示データ量計数データとを比
   較し、該維持放電制御信号計数データと該表示データ量
   計数データとが一致したか否かを判定する一致判定回路
   部と、 該維持放電制御信号計数データと該表示データ量計数デ
   ータとが一致した時点で、前記維持放電を無効にするデ
   ィセイブル信号（ＳＵＳＤ）と、別途入力された前記維
   持放電の開始を規定する維持放電開始信号（ＳＵＳＳ
   Ｔ）に基づいて前記維持放電を有効にするためのイネイ
   ブル信号（ＳＵＳＥ）を生成するイネイブル信号生成器
   部と、 該イネイブル信号（ＳＵＳＥ）と前記維持放電制御信号
   （ＳＵＳ）との論理演算を行うことにより前記ライン毎
   に前記表示データ量に応じて前記維持放電の回数を設定
   し、該維持放電の回数を制御するための論理回路部とを
   内蔵することを特徴とする画像表示装置。
6. 【請求項６】 前記第１電極側ドライバ回路部（４）お
   よび前記第２電極側ドライバ回路部（５）の少なくとも
   一方が、さらに、 前記複数ビットのディジタル信号を駆動するための複数
   の高電圧出力段と、 該複数ビットのディジタル信号の出力ビット数に応じた
   複数の維持放電制御信号（ＳＵＳ）によって該複数の高
   電圧出力段が駆動される場合に、前記維持放電の期間に
   なってから、すべての前記複数ビットに対し前記維持放
   電制御信号（ＳＵＳ）に応じた維持放電の回数だけ一度
   に該維持放電を行えるように、予め走査した前記ライン
   毎の前記表示データ量に関するデータを保持するための
   データカウンタ・レジスタとを内蔵し、 前記高電圧出力段および前記データカウンタ・レジスタ
   により、前記複数ビットのディジタル信号を一度に駆動
   させる請求項５記載の画像表示装置。
7. 【請求項７】 前記第１電極側ドライバ回路部（４）ま
   たは前記第２電極側ドライバ回路部（５）のいずれか一
   方の外部にスイッチ回路を設け、 該第１電極側ドライバ回路部（４）または該第２電極側
   ドライバ回路部（５）のいずれか一方により、前記ライ
   ン毎に前記表示セルに対するデータ走査を行うことを可
   能にするスキャン制御と前記維持放電を行うことを可能
   にする維持放電制御とを兼ねて実行する場合に、 前記のスキャン制御時の電源電圧（Ｖsc）と前記の維持
   放電制御時の電源電圧（Ｖs ）とを共通の電源ラインか
   ら供給し、前記スイッチ回路によって前記の２種の電源
   電圧（Ｖsc、Ｖs ）を切り換え、 前記の一方のドライバ回路部でもって、前記スキャン制
   御による前記表示セルの駆動と前記維持放電制御による
   前記表示セルの駆動の両方を行う請求項５または６記載
   の画像表示装置。
8. 【請求項８】 前記表示データ量の依存性による前記の
   ライン間の輝度差を補償するように、前記ライン毎に前
   記維持放電の回数が制御される請求項５、６または７記
   載の画像表示装置。
9. 【請求項９】 前記画像表示装置が、前記表示データの
   階調の重みに応じて一つのフレームを時分割することに
   より複数のサブフレームを形成し、該複数のサブフレー
   ムの各々の輝度を組み合わせることによって多階調表示
   をする機能を有しており、 前記の各サブフレーム単位で前記表示データ量の依存性
   による前記のライン間の輝度差を補償するように、前記
   ライン毎に前記維持放電の回数の制御を行う請求項５、
   ６または７記載の画像表示装置。