KR100556695B1 - 플라즈마 디스플레이 패널의 어드레스 방법 및 장치 - Google Patents

Abstract

본 발명은 싱글 스캔으로 어드레스기간을 줄이도록 한 플라즈마 디스플레이 패널의 어드레스 방법 및 장치에 관한 것이다.

이 어드레스 방법은 n-1(단, n은 2 이상의 양의 정수) 번째 프레임의 k(단, k는 양의 정수) 번째 라인과 k+1 번째 라인의 데이터 평균을 산출하는 단계와; n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 산출하는 단계와; 상기 n-1 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균과 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 가산한 그 결과 값을 반분한 값을 상기 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터로써 출력하는 단계와; 상기 출력된 두 라인의 데이터들을 가중치가 낮게 설정된 서브필드들에서 상기 k 번째 라인과 상기 k+1 번째 라인의 셀들을 선택하는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 어드레스 방법 및 장치{ADDRESSING METHOD AND APPARATUS OF PLASMA DISPLAY PANEL}

도 1은 종래의 3 전극 교류 면방전형 플라즈마 디스플레이 패널의 전극 배치를 나타내는 평면도이다.

도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면이다.

도 3은 종래의 싱글 스캔 방식 플라즈마 디스플레이 패널 장치를 개략적으로 나타내는 블록도이다.

도 4는 종래의 싱글 스캔 방식 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.

도 5는 종래의 더블 스캔 방식 플라즈마 디스플레이 패널 장치를 개략적으로 나타내는 블록도이다.

도 6은 종래의 더블 스캔 방식 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.

도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 장치를 개략적으로 나타내는 블록도이다.

도 8은 도 7에 도시된 프레임 메모리와 평균 데이터 산출부에 의해 출력되는 평균값 데이터를 나타내는 도면이다.

도 9는 도 7에 도시된 어드레스 장치의 구동 파형을 나타내는 파형도이다.

도 10은 라인 더브링 스캔이 실시되는 저가중치의 서브필드의 일예를 나타내는 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

30,40,80 : 플라즈마 디스플레이 패널 31,41A,41B,77 : 데이터 구동회로

32,42,78 : 스캔 구동회로 33,43,79 : 서스테인 구동회로

71 : 감마 & 게인 조정부 72 : 오차확산 & 디더링 처리부

73 : 프레임 메모리 74 : 평균 데이터 산출부

75 : 표시 데이터 처리부 76 : 서브필드 맵핑부

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 싱글 스캔으로 어드레스기간을 줄이도록 한 플라즈마 디스플레이 패널의 어드레스 방법 및 장치에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다. 최근에는 유전체에 쌓은 벽전하를 이용하여 구동전압을 낮추는 3 전극 교류 면방전형 PDP가 개발 및 시판되고 있다.

도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP는 n 개의 스캔전극들(Y1 내지 Yn) 및 n 개의 서스테인전극들(Z)이 방전공간을 사이에 두고 m 개의 데이터전극들(X1 내지 Xm)에 교차되며, 그 교차부에 m×n 개의 셀들(1)이 형성된다. 인접한 데이터전극들(X1 내지 Xm) 사이에는 수평으로 인접한 셀들(1) 사이의 전기적, 광학적 혼신을 차단하기 위한 격벽(2)이 형성된다.

스캔전극들(Y1 내지 Yn)은 스캔신호가 순차적으로 인가되어 스캔라인을 선택한 후에, 서스테인펄스가 공통으로 인가되어 선택된 셀에 대하여 서스테인방전을 일으킨다. 서스테인전극들(Z)은 스캔전극들(Y1 내지 Yn)에 공급되는 서스테인펄스와 교번하는 서스테인펄스가 인가되어 선택된 셀에 대하여 서스테인방전을 일으킨다. 데이터전극들(X1 내지 Xm)은 스캔신호와 동기되는 데이터펄스가 인가되어 셀(1)을 선택하게 된다.

PDP는 화상의 계조를 구현하기 위하여, 한 필드기간(NTSC 방식 : 16.67ms)을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간(reset period), 스캔라인을 선택하고 선택된 스캔라인에서 셀을 선택하기 위한 어드레스기간(address period) 및 방전횟수에 따 라 계조를 표현하는 서스테인기간(또는 표시기간)(sustain period)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간, 스캔기간 및 표시기간으로 나누어지게 된다. 여기서, 각 서브필드의 리셋기간과 어드레스기간은 각 서브필드마다 동일한 반면에 표시기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 리셋기간 전에는 서스테인방전에 의해 셀 내에 잔류하는 벽전하를 소거하기 위한 소거기간이 배치될 수 있다.

도 3은 종래의 싱글스캔 방식의 PDP 장치를 개략적으로 나타낸 것이다.

도 3을 참조하면, 종래의 싱글스캔 방식의 PDP 장치는 PDP(30)의 데이터전극들(X1 내지 Xm)에 비디오 데이터를 공급하기 위한 데이터 구동회로(31)와, 스캔전극들(Y1 내지 Yn)에 초기화신호와 스캔펄스 및 서스테인펄스를 공급하기 위한 스캔 구동회로(32)와, 공통 서스테인전극(Z)에 서스테인펄스를 공급하기 위한 서스테인 구동회로(33)를 구비한다.

PDP(30)는 데이터전극들(X1 내지 Xm)이 하판 상에 형성된다. 또한, PDP(30)에는 데이터전극들(X1 내지 Xm)과 교차하도록 스캔전극들(Y1 내지 Yn)과 공통 서스테인전극(Z)이 상판 상에 형성된다.

데이터 구동회로(31)는 스캔전극들(Y1 내지 Yn)에 순차적으로 공급되는 스캔펄스에 동기되도록 데이터전극들(X1 내지 Xm)에 비디오 데이터를 공급한다.

스캔 구동회로(32)는 리셋기간 동안 전화면을 초기화하기 위한 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔전극들(Y1 내지 Yn)에 동시에 공급한다. 그리고 스캔 구동회로(32)는 어드레스기간 동안 스캔전극들(Y1 내지 Yn)에 순차적으로 스캔펄스를 공급한다.

서스테인기간 동안, 스캔 구동회로(32)와 서스테인 구동회로(33)는 서로 교번적으로 동작하여 스캔전극들(Y1 내지 Yn)과 공통 서스테인전극(Z)에 서스테인펄스를 공급한다.

도 4는 도 3에 도시된 구동회로로부터 발생되는 PDP의 구동파형을 나타낸다.

도 4를 참조하면, 리셋기간에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)이 동시에 인가된다. 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되고, 그 결과 전화면의 셀들 내에 벽전하가 생성된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불필요하게 과다한 전하를 소거시켜 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

어드레스기간에는 부극성의 스캔펄스(-scn)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 데이터전극들(X)에 스캔펄스(-scn)와 동기되도록 정극성의 데이터펄스(data)가 인가된다. 스캔펄스(-scn)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다.

한편, 하강 램프파형(Ramp-down)이 공급되는 기간과 어드레스기간 동안, 서스테인전극(Z)에는 정극성의 직류전압(Zdc)이 공급된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 매 서스테인펄스(sus)가 인가될 때 마다 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)의 전압이 더해지면서 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 서스테인기간의 종료시점에는 서스테인방전을 소거시키기 위한 램프파형 형태의 소거신호가 공급될 수 있다.

이 싱글 스캔방식은 도 3의 점선으로 나타낸 바와 같이 역순차방식으로 스캐닝될 수 있다.

그런데 종래의 PDP는 라인수와 셀 수의 증가를 수반하는 해상도가 증대되거나 동영상에서 의사윤곽 노이즈(Contour noise)를 줄이기 위하여 서브필드를 추가하는 경우에 서스테인기간(표시기간)을 충분히 확보하기가 곤란한 문제점이 있다.

예를 들어, VGA(640×480)급의 해상도에 있어서 리셋 전의 소거기간은 한 프레임 기간(16.67[ms]) 당 8(서브필드수)×0.2[ms] = 1.6[ms]이다. 그리고 VGA급의 해상도에서 리셋기간은 한 프레임 기간 당 약 2[ms], 어드레스기간은 한 프레임 기간 당 480(수평라인 수)×8(서브필드수)×1.8[μs] = 6.9[ms]이다. 따라서, VGA 급의 PDP에서 한 프레임기간에서 확보될 수 있는 서스테인기간은 약 6[ms] 정도이다.

또한, XGA(1024×768)급으로 해상도가 높아지면 싱글스캔 방식에 의해서는 서스테인기간을 거의 확보할 수 없다. 예컨데, VGA급의 해상도에서 리셋기간은 한 프레임 기간 당 약 2[ms], 어드레스기간은 한 프레임 기간 당 480(수평라인 수)×8(서브필드수)×1.8[μs] = 6.9[ms]이다. 따라서, VGA 급의 PDP에서 한 프레임기간에서 확보될 수 있는 서스테인기간은 약 6[ms]에 불과하다.

이 때문에 XGA 급의 PDP는 도 5와 같은 더블 스캔 방식으로 구동된다.

도 5 및 도 6을 참조하면, 더블스캔 방식의 PDP 장치는 PDP(40)의 상반부에 형성된 데이터전극들(Xt1 내지 Xtm)에 비디오 데이터를 공급하기 위한 제1 데이터 구동회로(41A)와, PDP(40)의 하반부에 형성된 데이터전극들(Xb1 내지 Xbm)에 비디오 데이터를 공급하기 위한 제2 데이터 구동회로(41A)와, 스캔전극들(Y1 내지 Yn)에 초기화신호(리셋신호)와 스캔펄스 및 서스테인펄스를 공급하기 위한 스캔 구동회로(42)와, 공통 서스테인전극(Z)에 서스테인펄스를 공급하기 위한 서스테인 구동회로(43)를 구비한다.

PDP(40)는 상반부와 하반부에 별도의 데이터가 동시에 공급될 수 있도록 중앙부에서 분리된 데이터전극들(Xt1 내지 Xtm, Xb1 내지 Xbm)이 하판 상에 형성된다. 또한, PDP(40)에는 데이터전극들(Xt1 내지 Xtm, Xb1 내지 Xbm)과 교차하도록 스캔전극들(Y1 내지 Yn)과 공통 서스테인전극(Z)이 상판 상에 형성된다.

제1 데이터 구동회로(41A)는 제 1 내지 제 n/2 스캔전극들(Y1 내지 Y2/n)에 순차적으로 공급되는 스캔펄스(scn)에 동기되도록 상부 데이터전극들(Xt1 내지 Xtm)에 비디오 데이터를 공급한다.

제2 데이터 구동회로(41B)는 제 n/2+1 내지 제 n 스캔전극들(Yn/2+1 내지 Yn)에 순차적으로 공급되는 스캔펄스(scn)에 동기되도록 하부 데이터전극들(Xb1 내지 Xbm)에 비디오 데이터를 공급한다.

스캔 구동회로(42)는 리셋기간 동안 전화면을 초기화하기 위한 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔전극들(Y1 내지 Yn)에 동시에 공급한다. 그리고 스캔 구동회로(42)는 어드레스기간 동안 PDP(40)의 상반부와 하반부을 동시에 스캔한다. 이 때, PDP(40)의 상반부에 존재하는 하나의 스캔전극과 하반부에 존재하는 하나의 스캔전극에 스캔펄스(-scn)가 동시에 공급된다.

서스테인기간 동안, 스캔 구동회로(42)와 서스테인 구동회로(43)는 서로 교번적으로 동작하여 스캔전극들(Y1 내지 Yn)과 공통 서스테인전극(Z)에 서스테인펄스(SUS)를 공급한다.

더블스캔방식은 도 5에서 점선으로 나타낸 바와 같이 PDP(40)의 상반부와 하반부가 역순차 방향으로 스캔될 수도 있다.

이러한 더블스캔 방식은 어드레스기간을 동일한 해상도의 싱글 스캔 방식에 비하여 어드레스기간을 대략 1/2 정도로 줄일 수 있지만, 상반부의 데이터전극들을 구동하기 위한 데이터 구동회로(41A)와 하반부의 데이터전극들을 구동하기 위한 데이터 구동회로(41B)가 필요하므로 데이터 구동회로가 집적된 집적회로들의 수가 증가하는 문제점이 있다.

따라서, 본 발명의 목적은 싱글 스캔으로 어드레스기간을 줄이도록 한 PDP의 어드레스 방법 및 장치를 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 어드레스 방법은 한 프레임기간을 다수의 서브필드로 분할하여 시분할 구동하는 PDP의 어드레스 방법에 있어서, n-1(단, n은 2 이상의 양의 정수) 번째 프레임의 k(단, k는 양의 정수) 번째 라인과 k+1 번째 라인의 데이터 평균을 산출하는 단계와; n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 산출하는 단계와; 상기 n-1 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균과 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 가산하여 그 결과 값을 반분한 값을 상기 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터로써 출력하는 단계와; 상기 출력된 두 라인의 데이터들을 가중치가 낮게 설정된 서브필드들에서 상기 k 번째 라인과 상기 k+1 번째 라인의 셀들을 선택하는 단계를 포함한다.
상기 가중치가 낮게 설정된 서브필드들은 가중치가 '8'이하로 설정된 서브필드들이다.
본 발명에 따른 PDP의 어드레스 장치는 한 프레임기간을 다수의 서브필드로 분할하여 시분할 구동하는 PDP의 어드레스 장치에 있어서, n-1(단, n은 2 이상의 양의 정수) 번째 프레임의 k(단, k는 양의 정수) 번째 라인과 k+1 번째 라인의 데이터 평균을 산출하고 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 산출하며 상기 n-1 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균과 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 가산하여 그 결과 값을 반분한 값을 상기 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터로써 출력하는 평균 데이터 산출부와; 상기 출력된 두 라인의 데이터들을 가중치가 낮게 설정된 서브필드들에서 상기 k 번째 라인과 상기 k+1 번째 라인의 셀들을 선택하는 어드레스회로를 구비한다.
상기 어드레스회로는 상기 가중치가 '8'이하로 설정된 서브필드들에서 두 개의 라인들에 동일한 데이터를 공급한다.
상기 어드레스회로는 상기 데이터에 동기되는 스캔펄스를 상기 적어도 두 개의 라인들에 동시에 공급하기 위한 스캔회로를 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

이하, 도 7 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 7을 참조하면, 본 발명의 실시예에 따른 PDP의 어드레스장치는 두 프레임기간에서 수직으로 인접하는 두 개의 데이터들에 대한 평균값을 산출하는 평균 데이터 산출부(74)와, 표시 데이터 처리부(75) 및 서브필드 맵핑부(76)를 경유하여 입력되는 평균 데이터를 PDP(80)에 공급하기 위한 데이터 구동부(77)와, PDP(80)를 두 라인씩 순차적으로 스캐닝하기 위한 스캔 구동부(78)를 구비한다.

PDP(80)에는 스캔전극(81)과 서스테인전극(82)을 포함하는 서스테인전극쌍과, 그 서스테인전극쌍에 교차되는 어드레스전극(83)이 형성된다. 서스테인전극쌍들과 어드레스전극들(83)의 교차부에는 방전셀들이 매트릭스 형태로 배치된다.

디지털 비디오 데이터(RGB)는 감마 & 게인 조정부(71)와 오차확산 & 디더링 처리부(72)를 거쳐 평균 데이터 산출부(74)에 입력된다.

감마 & 게인 조정부(71)는 디지털 비디오 데이터(RGB)를 감마 보정하고 게인 보정한다.

오차확산 & 디더링 처리부(72)는 플로이드 스테인버그(Floyd-Steinberg) 오차확산필터 등을 이용하여 감마 & 게인 조정부(71)로부터 입력되는 디지털 비디오 데이터(RGB)의 양자화 오차성분을 인접한 픽셀 데이터들에 확산시킨다. 또한, 오차확산 & 디더링 처리부(72)는 각각의 픽셀에 대응하여 문턱치가 설정된 디더 마스크(또는 디더행렬)로 입력 데이터를 임계화하여 디더링 처리하게 된다.

프레임 메모리(73)는 1 프레임 분의 데이터를 저장한 후에 출력함으로써 데이터를 1 프레임 기간만큼 지연시키고 지연된 데이터를 평균 데이터 산출부(74)에 공급한다.

평균 데이터 산출부(74)는 인접한 두 개의 프레임 데이터들 각각에서 기수 수평라인 데이터와 우수 수평라인 데이터의 평균을 산출하고 산출된 평균값들의 합을 반분한 값을 인접한 두 라인의 데이터로서 출력한다. 예를 들어, 평균 데이터 산출부(74)는 도 8과 같이 n-1(단, n은 2 이상의 양의 정수) 번째 프레임의 제1 및 제2 라인 데이터(HL1,HL2)의 평균값을 산출하고 n 번째 프레임의 제1 및 제2 라인 데이터(HL1,HL2)의 평균값을 산출한다. 그리고 평균 데이터 산출부(74)는 n-1 번째 프레임과 n 번째 프레임 각각에서 산출된 평균값을 가산하여 그 결과를 산출하고(수학식 1참조), 그 결과를 반분한 데이터를 프레임 1의 제1 및 제2 데이터(tar1)로서 출력한다. 마찬가지로, 평균 데이터 산출부(74)는 도 8과 같이 n 번째 프레임의 제2 및 제3 라인 데이터(HL2,HL3)의 평균값을 산출하고 n+1 번째 프레임의 제2 및 제3 라인 데이터(HL2,HL3)의 평균값을 산출하며, n 번째 프레임과 n+1 번째 프레임 각각에서 산출된 평균값을 가산하여 그 결과를 산출하고(수학식 2참조), 그 결과를 반분한 데이터를 프레임 2의 제2 및 제3 데이터(tar2)로서 출력한다.

수학식 1 및 2에 있어서, 'pre1'과 'pre2'는 n-1 번째 프레임의 제1 및 제2 라인의 데이터이며, 'cur1', 'cur2', 'cur3'는 n 번째 프레임의 제1 내지 제3 라인의 데이터이다. 그리고 'nxt1'과 'nxt2'는 n+1 번째 프레임의 제2 및 제3 라인의 데이터를 의미한다.

삭제

표시 데이터 처리부(75)는 어두운 배경에 로고가 표시되는 경우에 로고의 밝기가 점차로 낮아지면서 사라지게 하도록 로고 데이터를 페이드 아웃(fade out) 처리하게 된다.

서브필드 맵핑부(76)는 표시 데이터 처리부(75)로부터의 데이터를 미리 설정된 서브필드 패턴에 맵핑한다. 서브필드 맵핑부(76)의 출력 데이터는 데이터 구동부(77)에 공급된다.

데이터 구동부(77)는 서브필드 맵핑부(76)로부터의 데이터를 래치하고 래치된 데이터를 1 수평기간마다 1 라인분씩 PDP(80)의 어드레스전극들(83)에 공급한다.

스캔 구동부(78)는 리셋기간의 리셋펄스, 어드레스기간의 스캔펄스, 서스테인 기간의 서스테인펄스 그리고 소거신호를 PDP(80)의 스캔전극(81)에 공급한다.

서스테인 구동부(79)는 스캔 구동부(78)와 교대로 동작하여 PDP(80)의 서스테인전극(82)에 서스테인펄스를 공급한다.

도 9는 도 9와 같은 PDP의 어드레스장치의 구동 파형을 나타낸다.

도 9를 참조하면, 본 발명에 따른 PDP의 어드레스장치는 리셋기간에 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 동시에 인가한다. 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되고, 그 결과 전화면의 셀들 내에 벽전하가 생성된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불필요하게 과다한 전하를 소거시켜 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

어드레스기간 동안, 스캔 구동부(78)는 인접한 두 개의 라인씩 부극성의 스캔펄스(scn)를 스캔전극들(Y1 내지 Yn)에 순차적으로 인가한다. 스캔방향은 도 7의 점선으로 나타낸 것 처럼 위에서부터 아래로 향하는 정순차방향 또는 아래에서부터 위로 향하는 역순차방향 모두 가능하다. 데이터 구동부(77)는 어드레스기간 동안 두 라인씩 동시에 공급되는 스캔펄스에 동기되어 평균 데이터 산출부(74)로부 터의 평균값 데이터(Adata)를 어드레스전극들(X1 내지 Xm)에 공급한다.

스캔펄스(-scn)와 평균값 데이터펄스(Adata)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다.

서스테인기간에는 스캔전극들(Y1 내지 Yn)과 서스테인전극들(Z)에 교대로 서스테인펄스(sus)가 인가된다. 매 서스테인펄스(sus)가 인가될 때 마다 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)의 전압이 더해지면서 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 서스테인기간의 종료시점에는 서스테인방전을 소거시키기 위한 램프파형 형태의 소거신호가 공급될 수 있다.

이와 같이 본 발명에 따른 PDP의 어드레스 방법 및 장치는 두 개의 라인씩 동시에 스캔(line doubling scan)함과 아울러 싱글 스캔방식과 같이 순차 스캔함으로써 어드레스기간을 줄이고 더블 스캔 방식에 비하여 필요한 구동회로의 수를 줄일 수 있게 된다. 본 발명에 따른 PDP의 어드레스 방법 및 장치는 두 개의 라인들에 동일한 데이터를 기입할 때 발생하는 해상도(resolusion)와 샤프니스(sharpness)의 손실을 두 프레임간 평균값으로 보상한다. 나아가, 도 10과 같이 본 발명에 따른 PDP의 어드레스 방법 및 장치는 저 휘도 가중치의 서브필드들 예컨대, 휘도 가중치 '1'의 제1 서브필드(SF1)부터 휘도 가중치 '8'의 제4 서브필드(SF4)에서만 상기한 라인 더블링 스캔으로 어드레스를 하면, 표시품질의 저하를 최소화할 수 있다.

한편, 본 발명에 따른 PDP의 어드레스 방법 및 장치는 어드레스기간을 더욱 줄이기 위하여 두 개 이상의 라인들 예컨대, 3 개의 라인들에 평균 데이터를 동시에 기입할 수도 있을 것이다.

상술한 바와 같이, 본 발명에 따른 PDP의 어드레스 방법 및 장치는 두 개의 라인씩 동시에 평균 데이터를 기입하고 실질적인 싱글 스캔방식으로 PDP를 스캔함으로써 어드레스기간을 줄일 수 있다. 나아가, 본 발명에 따른 PDP의 어드레스 방법 및 장치는 두 프레임간의 데이터를 이용하여 라인 더블링 스캔하고 저 휘도 가중치에서만 상기 라인 더블링 스캔을 실시함으로써 표시품질의 저하를 최소화할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (11)

1. 한 프레임기간을 다수의 서브필드로 분할하여 시분할 구동하는 플라즈마 디스플레이 패널의 어드레스 방법에 있어서,

   n-1(단, n은 2 이상의 양의 정수) 번째 프레임의 k(단, k는 양의 정수) 번째 라인과 k+1 번째 라인의 데이터 평균을 산출하는 단계와;

   n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 산출하는 단계와;

   상기 n-1 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균과 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 가산하여 그 결과 값을 반분한 값을 상기 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터로써 출력하는 단계와;

   상기 출력된 두 라인의 데이터들을 가중치가 낮게 설정된 서브필드들에서 상기 k 번째 라인과 상기 k+1 번째 라인의 셀들을 선택하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 방법.
2. 삭제
3. 삭제
4. 제 1 항에 있어서,

   상기 가중치가 낮게 설정된 서브필드들은 가중치가 '8'이하로 설정된 서브필드들인 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 방법.
5. 삭제
6. 한 프레임기간을 다수의 서브필드로 분할하여 시분할 구동하는 플라즈마 디스플레이 패널의 어드레스 장치에 있어서,

   n-1(단, n은 2 이상의 양의 정수) 번째 프레임의 k(단, k는 양의 정수) 번째 라인과 k+1 번째 라인의 데이터 평균을 산출하고 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 산출하며 상기 n-1 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균과 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터 평균을 가산하여 그 결과 값을 반분한 값을 상기 n 번째 프레임의 상기 k 번째 라인과 상기 k+1 번째 라인의 데이터로써 출력하는 평균 데이터 산출부와;

   상기 출력된 두 라인의 데이터들을 가중치가 낮게 설정된 서브필드들에서 상기 k 번째 라인과 상기 k+1 번째 라인의 셀들을 선택하는 어드레스회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 장치.
7. 삭제
8. 삭제
9. 제 6 항에 있어서,

   상기 어드레스회로는,

   상기 가중치가 '8'이하로 설정된 서브필드들에서 두 개의 라인들에 동일한 데이터를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 장치.
10. 제 6 항에 있어서,

    상기 어드레스회로는,

    상기 데이터에 동기되는 스캔펄스를 상기 적어도 두 개의 라인들에 동시에 공급하기 위한 스캔회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 어드레스 장치.
11. 삭제

Images