KR100489277B1 - 플라즈마 디스플레이 패널의 구동방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 구동방법 및 장치 Download PDF

Info

Publication number
KR100489277B1
KR100489277B1 KR10-2003-0009461A KR20030009461A KR100489277B1 KR 100489277 B1 KR100489277 B1 KR 100489277B1 KR 20030009461 A KR20030009461 A KR 20030009461A KR 100489277 B1 KR100489277 B1 KR 100489277B1
Authority
KR
South Korea
Prior art keywords
subfield
scan
data
limit threshold
value
Prior art date
Application number
KR10-2003-0009461A
Other languages
English (en)
Other versions
KR20040073763A (ko
Inventor
명대진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0009461A priority Critical patent/KR100489277B1/ko
Publication of KR20040073763A publication Critical patent/KR20040073763A/ko
Application granted granted Critical
Publication of KR100489277B1 publication Critical patent/KR100489277B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Abstract

본 발명은 어드레스에 필요한 시간을 줄임과 아울러 화질저하를 최소화하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
이 플라즈마 디스플레이 패널의 구동방법 및 장치는 데이터의 계수값과 미리 설정된 문턱치를 비교하여 듀얼스캔시 화질저하가 작은 듀얼스캔 서브필드를 검출하고, 듀얼스캔 서브필드에서만 듀얼스캔을 실시하고 나머지 서브필드에서 싱글스캔을 실시하게 된다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{METHOD AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 어드레스에 필요한 시간을 줄임과 아울러 화질저하를 최소화하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe, He+Xe+Ne 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 축적된 벽전하를 이용하여 방전에 필요한 전압을 낮추게 되며, 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP는 n 개의 스캔전극들(Y1 내지 Yn) 및 n 개의 공통서스테인전극들(Z)이 방전공간을 사이에 두고 m 개의 데이터전극들(X1 내지 Xm)에 교차되며, 그 교차부에 m×n 개의 셀들(1)이 형성된다. 인접한 데이터전극들(X1 내지 Xm) 사이에는 수평으로 인접한 셀들(1) 사이의 전기적, 광학적 혼신을 차단하기 위한 격벽(2)이 형성된다.
스캔전극들(Y1 내지 Yn)은 스캔신호가 순차적으로 인가되어 스캔라인을 선택한 후에, 서스테인펄스가 공통으로 인가되어 선택된 셀에 대하여 서스테인방전을 일으킨다. 공통서스테인전극들(Z)은 스캔전극들(Y1 내지 Yn)에 공급되는 서스테인펄스와 교번하는 서스테인펄스가 인가되어 선택된 셀에 대하여 서스테인방전을 일으킨다. 데이터전극들(X1 내지 Xm)은 스캔신호와 동기되는 데이터펄스가 인가되어 셀(1)을 선택하게 된다.
PDP는 화상의 계조를 구현하기 위하여, 한 필드기간(NTSC 방식 : 16.67ms)을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간, 스캔라인을 선택하고 선택된 스캔라인에서 셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간(또는 표시기간)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간, 스캔기간 및 표시기간으로 나누어지게 된다. 여기서, 각 서브필드의 리셋기간과 어드레스기간은 각 서브필드마다 동일한 반면에 표시기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 종래의 싱글스캔 방식의 PDP 구동장치를 개략적으로 나타낸 것이다.
도 3을 참조하면, 싱글스캔 방식의 PDP 구동장치는 PDP(30)의 데이터전극들(X1 내지 Xm)에 비디오 데이터를 공급하기 위한 데이터 구동회로(31)와, 스캔전극들(Y1 내지 Yn)에 초기화신호와 스캔펄스 및 서스테인펄스를 공급하기 위한 스캔 구동회로(32)와, 공통 서스테인전극(Z)에 서스테인펄스를 공급하기 위한 서스테인 구동회로(33)를 구비한다.
PDP(30)는 데이터전극들(X1 내지 Xm)이 하판 상에 형성된다. 또한, PDP(30)에는 데이터전극들(X1 내지 Xm)과 교차하도록 스캔전극들(Y1 내지 Yn)과 공통 서스테인전극(Z)이 상판 상에 형성된다.
데이터 구동회로(31)는 스캔전극들(Y1 내지 Yn)에 순차적으로 공급되는 스캔펄스에 동기되도록 데이터전극들(X1 내지 Xm)에 비디오 데이터를 공급한다.
스캔 구동회로(32)는 리셋기간 동안 전화면을 초기화하기 위한 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔전극들(Y1 내지 Yn)에 동시에 공급한다. 그리고 스캔 구동회로(32)는 어드레스기간 동안 스캔펄스를 스캔전극들(Y1 내지 Yn)에 순차적으로 스캔펄스를 공급한다. 이 스캔회로(32)는 1 수평기간마다 하나의 스캔라인이 선택될 수 있게 하는 싱글 스캔방식으로 PDP를 스캔한다.
서스테인기간 동안, 스캔 구동회로(32)와 서스테인 구동회로(33)는 서로 교번적으로 동작하여 스캔전극들(Y1 내지 Yn)과 공통 서스테인전극(Z)에 서스테인펄스를 공급한다.
그런데 싱글스캔 방식의 PDP는 라인수와 셀 수의 증가를 수반하는 해상도가 증대되거나 동영상에서 의사윤곽 노이즈(Contour noise)를 줄이기 위하여 서브필드를 추가하는 경우에 서스테인기간을 충분히 확보하기가 곤란한 문제점이 있다.
예를 들어, VGA(640×480)급의 해상도에 있어서 하나의 서브필드에서 필요한 어드레스기간은 3μs(1라인 스캔에 필요한 스캔펄스의 폭)×480=1.44ms이 소요된다. 각 서브필드에서 필요한 리셋기간은 대략 300∼600μs이다. 한 필드기간(16.67ms) 내에 도 2와 같이 8 개의 서브필드(SF1 내지 SF8)가 포함되어 있다고 가정하면 VGA급의 해상도에서 한 프레임기간 내에서 필요한 총 리셋기간과 어드레스기간은 (1.44ms×8) + ((0.3∼0.6ms) ×8) = 13.92∼16.32ms이다. 이러한 리셋기간과 어드레스기간을 제외한 서스테인기간은 16.67ms(프레임기간) - (13.92∼16.32ms) = 0.35∼2.75ms이므로 한 프레임기간의 2.09∼16.5%에 불과하다. 따라서, VGA급의 해상도에서 한 프레임기간 내에 8 개의 서브필드가 할당되면 서스테인기간의 절대 부족으로 휘도가 낮을 수 밖에 없음은 물론, 서브필드의 수를 더 추가하게 되면 한 프레임기간 내에 서스테인기간이 할당될 수 없다.
해상도가 XGA(1024×768)급으로 높아지면, 싱글스캔 방식의 PDP는 스캔라인 수의 증가만큼 어드레스기간이 증가하게 되므로 서스테인기간이 더 부족하게 된다.
이러한 구동시간의 부족 문제를 해결하기 위하여, 도 4와 같이 PDP(40)를 상반부와 하반부로 나누고 상반부와 하반부를 동시에 스캔하는 소위 '더블스캔 방식'이 제안되어 일부 제조업체에서 적용되고 있다.
도 4를 참조하면, 종래의 더블스캔 방식의 PDP 구동장치는 PDP(40)의 상반부에 형성된 데이터전극들(Xt1 내지 Xtm)에 비디오 데이터를 공급하기 위한 제1 데이터 구동회로(41A)와, PDP(40)의 하반부에 형성된 데이터전극들(Xb1 내지 Xbm)에 비디오 데이터를 공급하기 위한 제2 데이터 구동회로(41A)와, 스캔전극들(Y1 내지 Yn)에 초기화신호와 스캔펄스 및 서스테인펄스를 공급하기 위한 스캔 구동회로(42)와, 공통 서스테인전극(Z)에 서스테인펄스를 공급하기 위한 서스테인 구동회로(43)를 구비한다.
PDP(40)는 상반부와 하반부에 별도의 데이터가 동시에 공급될 수 있도록 중앙부에서 분리된 데이터전극들(Xt1 내지 Xtm, Xb1 내지 Xbm)이 하판 상에 형성된다. 또한, PDP(40)에는 데이터전극들(Xt1 내지 Xtm, Xb1 내지 Xbm)과 교차하도록 스캔전극들(Y1 내지 Yn)과 공통 서스테인전극(Z)이 상판 상에 형성된다.
제1 데이터 구동회로(41A)는 제 1 내지 제 n/2 스캔전극들(Y1 내지 Y2/n)에 순차적으로 공급되는 스캔펄스(scn)에 동기되도록 상부 데이터전극들(Xt1 내지 Xtm)에 비디오 데이터를 공급한다.
제2 데이터 구동회로(41B)는 제 n/2+1 내지 제 n 스캔전극들(Yn/2+1 내지 Yn)에 순차적으로 공급되는 스캔펄스(scn)에 동기되도록 하부 데이터전극들(Xb1 내지 Xbm)에 비디오 데이터를 공급한다.
스캔 구동회로(42)는 리셋기간 동안 전화면을 초기화하기 위한 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔전극들(Y1 내지 Yn)에 동시에 공급한다. 그리고 스캔 구동회로(42)는 어드레스기간 동안 PDP(40)의 상반부와 하반부을 동시에 스캔한다. 이 때, PDP(40)의 상반부에 존재하는 하나의 스캔전극과 하반부에 존재하는 하나의 스캔전극에 스캔펄스(-scn)가 동시에 공급된다.
서스테인기간 동안, 스캔 구동회로(42)와 서스테인 구동회로(43)는 서로 교번적으로 동작하여 스캔전극들(Y1 내지 Yn)과 공통 서스테인전극(Z)에 서스테인펄스(SUS)를 공급한다.
그런데 도 4와 같은 더블뱅크 방식의 PDP는 동일한 해상도의 싱글스캔 방식에 비하여 어드레스기간을 대략 2/1 정도로 줄일 수 있지만, 상반부의 데이터전극들을 구동하기 위한 데이터 구동회로(41A)와 하반부의 데이터전극들을 구동하기 위한 데이터 구동회로(41B)가 필요하므로 데이터 구동회로의 집적회로들의 수가 증대하는 문제점이 있다.
최근에는 데이터 구동회로의 증가 필요없이 어드레스기간을 줄일 수 있는 피엘디(PLD) 방식이 제안된 바 있다.
도 5는 종래의 피엘디 방식의 듀얼스캔을 개략적으로 나타낸 것이다.
도 5를 참조하면, 종래의 피엘디 방식의 듀얼스캔 방법은 제1 및 제2 스캔라인(SCL1,SCL2)에 동일한 데이터(d1)를 t1 시점에 동시에 공급한 후에 제3 및 제4 스캔라인(SCL3,SCL4)에 동일한 데이터(d2)를 t2 시점에 동시에 공급한다. 여기서, 각각의 스캔라인들은 한 행의 방전셀들을 포함한다.
이러한 듀얼스캔 방법은 제1 스캔라인(SCL1)의 데이터(d2)를 복사하여 제2 스캔라인(SCL2)에 공급하기 때문에 그 두 라인들(SCL1)에 해당하는 원래의 데이터값이 다르면 화질이 저하될 수 밖에 없다. 이러한 문제를 해결하기 위하여, 피엘디 방식의 듀얼스캔 방법은 비교적 화질에 크게 영향을 주지 않는 저가중치의 서브필드들에 한정해서 실시된다. 예를 들어, 도 6과 같이 가중치 '1'의 제1 서브필드(SF1)와 가중치 '2'의 제2 서브필드(SF2)에서만 피엘디 방식의 듀얼스캔이 실시되거나 가중치 '4'의 제3 서브필드(SF3)와 가중치 '8'의 제4 서브필드(SF4)에서만 피엘디 방식의 듀얼스캔이 실시된다.
그런데 피엘디 방식의 듀얼스캔 방법은 듀얼스캔으로 인하여 도 6에서 tg만큼의 시간이 더 확보될 수 있지만 전체적으로 어두운 화면을 표시하는 경우에 화질이 떨어질 수 밖에 없다. 이러한 화질저하는 중간 가중치의 서브필드들에 한정하여 피엘디방식의 듀얼스캔을 실시하는 경우에도 나타난다. 이는 두 개의 라인에 데이터들이 복사되기 때문에 기인하는 것이다. 결과적으로 피엘디 방식의 듀얼스캔방법은 한 화면의 밝기 즉, 데이터에 따라 화질 저하가 나타날 수 밖에 없다.
따라서, 본 발명의 목적은 어드레스에 필요한 시간을 줄임과 아울러 화질저하를 최소화하도록 한 PDP의 구동방법 및 장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 구동방법은 데이터를 입력받는 단계와, 상기 데이터를 검색하여 서브필드별로 서스테인방전을 하는 온셀에 해당하는 데이터를 계수하는 단계와, 상기 온셀 데이터의 계수값과 미리 설정된 문턱치를 비교하여 듀얼스캔시 화질저하가 작은 듀얼스캔 서브필드를 검출하는 단계와, 상기 듀얼스캔 서브필드에서만 듀얼스캔을 실시하고 나머지 서브필드에서 싱글스캔을 실시하는 단계를 포함한다.상기 서브필드를 검출하는 단계는, 상기 온셀 데이터의 계수값과 미리 설정된 상한 문턱치를 비교하는 단계와, 상기 온셀 데이터의 계수값과 미리 설정된 하한 문턱치를 비교하는 단계와, 상기 온셀 데이터의 계수값이 상기 상한 문턱치와 상기 하한 문턱치 사이의 값으로 판단되면 상기 계수값에 해당하는 서브필드를 상기 듀얼스캔 서브필드로 판단하는 단계를 포함한다.상기 서브필드를 검출하는 단계는, 상기 온셀 데이터의 계수값과 미리 설정된 상한 문턱치를 비교하는 단계와, 상기 온셀 데이터의 계수값과 미리 설정된 하한 문턱치를 비교하는 단계와, 상기 온셀 데이터의 계수값이 상기 상한 문턱치 이상이거나 상기 하한 문턱치 이하의 값으로 판단되면 상기 계수값에 해당하는 서브필드를 상기 싱글스캔이 실시되는 서브필드로 판단하는 단계를 포함한다.상기 상한 문턱치는 전화면의 픽셀수 대비 대략 50%에 해당하는 값으로 설정된다. 상기 하한 문턱치는 전화면의 픽셀수 대비 대략 10% 이하에 해당하는 값으로 설정된다.상기 입력 데이터는 서브필드 맵핑된 데이터인 것을 특징으로 한다.본 발명에 따른 PDP의 구동장치는 입력 데이터를 검색하여 서브필드별로 서스테인방전을 하는 온셀에 해당하는 데이터를 계수하고 상기 데이터의 계수값과 미리 설정된 문턱치를 비교하여 듀얼스캔시 화질저하가 작은 듀얼스캔 서브필드를 검출하는 서브필드 검출부와, 상기 듀얼스캔 서브필드에서만 듀얼스캔을 실시하고 나머지 서브필드에서 싱글스캔을 실시하는 스캔 구동부를 포함한다.상기 문턱치는 상한 문턱치와 하한 문턱치를 포함한다.상기 서브필드 검출부는, 상기 온셀 데이터의 계수값이 상기 상한 문턱치와 상기 하한 문턱치 사이의 값으로 판단되면 상기 계수값에 해당하는 서브필드를 상기 듀얼스캔 서브필드로 판단한다.상기 서브필드 검출회로는, 상기 온셀 데이터의 계수값이 상기 상한 문턱치 이상이거나 상기 하한 문턱치 이하의 값으로 판단되면 상기 계수값에 해당하는 서브필드를 상기 싱글스캔이 실시되는 서브필드로 판단한다.상기 상한 문턱치는 전화면의 픽셀수 대비 대략 50%에 해당하는 값으로 설정된다.상기 하한 문턱치는 전화면의 픽셀수 대비 대략 10% 이하에 해당하는 값으로 설정된다.상기 입력 데이터는 서브필드 맵핑된 데이터이다.상기 서브필드 맵핑부로부터의 정보에 따라 상기 스캔 구동부를 제어하기 위한 타이밍 콘트롤러를 더 구비한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7 및 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 7을 참조하면, 본 발명의 실시예에 따른 PDP의 구동장치는 데이터 입력라인(70)과 PDP(79)의 데이터 구동부(75) 사이에 접속된 감마 & 게인 조정부(71), 오차 확산 & 디더링 처리부(72), 서브필드 맵핑부(73) 및 데이터 정렬부(74)와, 서브필드 맵핑부(73)와 데이터 정렬부(74) 사이에 접속된 서브필드 검출부(76)와, PDP(79)의 각 구동부(75,77,78)을 제어하기 위한 타이밍 콘트롤러(80)를 구비한다.
이 PDP(79)는 스캔전극과 서스테인전극을 포함하는 서스테인전극쌍과, 그 서스테인전극쌍에 교차되는 어드레스전극을 구비한다. 서스테인전극쌍들과 어드레스전극들 사이에는 방전셀이 매트릭스 형태로 배치된다.
감마 & 게인 조정부(71)는 디지털 비디오 데이터(RGB)를 역 감마 보정함과 아울러 디지털 비디오 데이터(RGB)의 게인을 보정한다.
오차확산 & 디더링 처리부(72)는 오차확산필터를 이용하여 감마 & 게인 조정부(71)로부터 입력되는 디지털 비디오 데이터(RGB)의 양자화 오차성분을 인접한 픽셀로 확산시켜 양자화 오차를 보상한다. 또한, 오차확산 & 디더링 처리부(72)는 각각의 픽셀에 대응하여 문턱치가 설정된 디더 마스크(또는 디더행렬)로 입력 데이터를 임계화한다.
서브필드 맵핑부(73)는 오차확산 & 디더링 처리부(72)로부터의 데이터(RGB)를 미리 설정된 서브필드 패턴에 맵핑시킨다. 이 서브필드 맵핑부(73)로부터 출력되는 서브필드 맵핑 데이터는 서브필드 검출부(76)와 데이터 정렬부(74)에 공급한다.
데이터 정렬부(74)는 서브필드 검출부(73)에 의해 검출된 듀얼스캔 서브필드에서 2 수평기간씩 동일한 데이터를 복사하여 데이터를 데이터 구동부(75)에 공급하고 그 이외의 싱글스캔 서브필드에서 서브필드 맵핑부(73)로부터 입력되는 서브필드 맵핑 데이터를 데이터 구동부(75)에 공급한다.
데이터 구동부(75)는 타이밍 콘트롤러(80)의 제어 하에 데이터 정렬부(74)로부터의 데이터(RGB)를 래치하고 래치된 데이터를 변환 1 수평기간마다 1 라인분씩 PDP(79)의 어드레스전극들에 공급한다.
스캔 구동부(77)는 타이밍 콘트롤러(80)의 제어 하에 리셋기간의 리셋펄스, 어드레스기간의 스캔펄스, 서스테인 기간의 서스테인펄스 그리고 소거신호를 PDP(79)의 스캔전극에 공급한다. 서브필드 검출부(76)에 의해 검출된 듀얼스캔 서브필드에서 스캔 구동부(77)는 인접한 두 개의 스캔라인들에 동시에 스캔펄스를 공급하고 그 두 개의 스캔펄스를 다음 스캔라인들에 순차적으로 쉬프트시킨다. 이와 달리, 서브필드 검출부(76)에 의해 선택되지 않은 싱글스캔 서브필드에서 스캔 구동부(77)는 매 스캔라인 단위로 스캔펄스를 순차적으로 쉬프트시킨다.
서스테인 구동부(78)는 타이밍 콘트롤러(80)의 제어 하에 스캔 구동부(77)와 교대로 동작하여 PDP(79)의 서스테인전극에 서스테인펄스를 공급한다.
서브필드 검출부(76)에는 전 화면의 셀들 중에서 켜지는 온셀(on-cell)의 수 또는 꺼지는 오프셀(off-cell)의 수를 기초로 설정된 문턱치가 미리 저장되어 있다. 이 서브필드 검출부(76)는 서브필드 맵핑 데이터를 검색하여 온셀(on-cell)의 수 또는 오프셀(off-cell)의 수를 계수하고 그 계수값을 상기 문턱치와 비교하여 듀얼 스캔시 화질저하가 최소화되는 듀얼스캔 서브필드를 검출한다.
타이밍 콘트롤러(80)는 수직/수평 동기신호(H,V)와 클럭신호(CLK)를 이용하여 데이터 구동부(75)를 제어하기 위한 제어신호(Cdic), 스캔 구동부(77)를 제어하기 위한 제어신호(Cscic), 서스테인 구동부(78)를 제어하기 위한 제어신호(Csus)를 발생한다. 이 타이밍 콘트롤러(80)는 서브필드 검출부(76)에 의해 검출된 듀얼스캔 서브필드에서 두 개의 스캔라인에 스캔펄스가 동시에 공급되도록 스캔 구동부(77)를 제어하며, 그 이외의 싱글스캔 서브필드에서 매 스캔라인마다 스캔펄스를 쉬프트되도록 스캔 구동부(77)를 제어한다.
이를 도 9 내지 도11을 참조하여 자세히 설명하면 다음과 같다.도 9는 본 발명에 따른 스캔 구동부의 스위칭 회로를 나타내는 도면이다. 도 9에서는 도면의 간략화를 위해 두 개의 스캔 라인을 나타내었다.도 10은 싱글스캔 서브필드에서 스캔 라인에 인가되는 스캔 파형을 나타내는 도면이다.도 11은 듀얼스캔 서브필드에서 스캔 라인에 인가되는 스캔 파형을 나타내는 도면이다.도 9를 참조하면, 본 발명에 따른 스캔 구동부의 스위칭 회로는 스캔 라인과 각각의 스캔 라인에 공통전압(Vycom)을 인가하기 위한 기저전압원과 스캔펄스(-Vy)를 인가하기 위한 스캔펄스전압원을 구비한다. 패널과 기저전압원 및 스캔전압원 사이에는 도시하지 않은 타이밍콘트롤러의 제어신호에 의해 동작하는 스위치 소자(S1~S4)를 구비한다.도 9및 도 10을 참조하면, 싱글스캔 서브필드에서 스캔 라인에 스캔 펄스를 인가하는 방법은 타이밍 콘트롤러의 신호에 의해 응답하는 스위치 소자의 동작에 의해서 이루어진다. T(n-1)기간 동안 제(n-1)번째의 스캔라인에는, 타이밍 콘트롤러의 제어신호에 의해 제 2 스위치 소자가 턴-온 되어 스캔펄스 전압원으로부터 패널간에 형성된 전류패스를 통하여 스캔 펄스(-Vy)가 패널로 인가되고, 나머지 스위치 소자는 턴-오프되어 제 (n-1)번째의 스캔라인을 제외한 스캔라인에는 공통전압(Vcom)이 인가된다.Tn 기간 동안 제 n번째의 스캔 라인(Yn)에는, 타이밍 콘트롤러의 제어신호에 의해 제 4 스위치 소자가 턴-온 되어 스캔펄스 전압원으로부터 패널간에 형성된 전류패스를 통하여 스캔 펄스(-Vy)가 패널로 인가되고, 나머지 스위치 소자는 턴-오프되어 제 n번째의 스캔라인을 제외한 스캔라인에는 공통전압(Vcom)이 인가된다.도 9및 도 11을 참조하면, 더블스캔 서브필드에서 스캔 라인에 스캔 펄스를 인가하는 방법은 타이밍 콘트롤러의 신호에 의해 응답하는 스위치 소자의 동작에 의해서 이루어진다. Tm (단 m은 n/2) 기간 동안 제 (n-1) 및 n번째의 스캔 라인에는, 타이밍 콘트롤러의 제어신호에 의해 제 2 및 제 4 스위치 소자가 턴-온 되어 스캔 펄스 전압원으로부터 패널간에 형성된 전류패스를 통하여 스캔 펄스(-Vy)가 패널로 인가되고, 나머지 스위치 소자는 턴-오프되어 제 (n-1) 및 n번째의 스캔 라인을 제외한 스캔라인에는 공통전압(Vcom)이 인가된다.이러한 방식을 통하여 본 발명에 따른 플라즈마 디스플레이 패널은 싱글스캔 및 듀얼스캔을 선택적으로 택일하여 패널을 구동하게 된다.도 8은 서브필드 검출부(76)의 제어 수순을 단계적으로 나타내는 흐름도이다.
도 8을 참조하면, 서브필드 검출부(76)에는 서브필드 맵핑 데이터 SF(i,j)가 입력된다.(S1) 여기서, SF(i,j)는 현재의 서브필드에서 입력되는 i 번째 행과 j 번째 열의 픽셀 데이터를 의미한다. 이어서, 서브필드 검출부(76)는 현재 입력되는 데이터의 비트값을 검색하여 온셀수를 검출하고 그 온셀 수를 서브필드별로 계수한다. 이러한 계수 동작은 마직막 픽셀(m,j)의 데이터까지 검색될 때까지 반복적으로 수행된다.(S2 내지 S4)
S3 단계에서 매 서브필드마다 마지막 픽셀(m,j)까지 검색이 완료되면 서브필드 검출부(76)는 서브필드별 온셀의 계수값(Nsh-on)을 상한 문턱치(thh)와 하한 문턱치(thl)와 비교한다.(S5) 상한 문턱치(thh)는 전화면의 픽셀들 중에서 대략 50%에 해당하는 값으로 설정될 수 있으며, 하한 문턱치(thl)는 전화면의 픽셀들 중에서 대략 10% 이하의 값으로 설정될 수 있다. 그 비교 결과, 서브필드별 온셀의 계수값(Nsh-on)이 상한 문턱치(thh)와 하한 문턱치(thl)의 사이의 수로 판단되면 서브필드 검출부(76)는 그 서브필드를 듀얼스캔시 화질 저하가 최소화되는 서브픽셀로 판단하고 그 서브픽셀을 지시하는 식별정보를 데이터 정렬부(74)와 타이밍 콘트롤러(80)에 공급한다.(S6) 반면에, 서브필드별 온셀의 계수값(Nsh-on)이 상한 문턱치(thh) 이상이거나 하한 문턱치(thl) 이하의 수로 판단되면 서브픽셀 검출부(76)는 해당 서브필드를 듀얼스캔시 화질이 떨어질 수 있는 서브필드로 판단한다.
서브필드 검출부(76)는 도시하지 않은 평균화상레벨 검출회로에 의해 검출된 평균화상레벨(Average Picture Level : APL)에 따라서 한 화면의 평균휘도를 판단하고 그 결과에 따라 문턱치(thh,thl)를 조정하여 전체 밝기의 의존성이 낮은 듀얼 스캔 서브필드를 검출할 수도 있다.
한편, 도 8의 제어 수순은 온셀 수에 기반하는 예이지만 서브필드 검출부(76)는 전술한 바와 같이 오프셀을 기반으로 하여 듀얼스캔 서브필드를 검출할 수도 있다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 장치는 온셀수 또는 오프셀수를 미리 설정된 상한 문턱치와 하한 문턱치와 비교하고 그 비교결과에 따라 듀얼스캔시 화질저하가 최소화되는 듀얼스캔 서브필드를 검출하여 그 듀얼스캔 서브필드에서만 듀얼스캔을 실시한다. 따라서, 본 발명에 따른 PDP의 구동방법 및 장치는 듀얼스캔으로 어드레스에 필요한 시간을 줄일 수 있을뿐 아니라 듀얼스캔시에 나타나는 화질저하를 최소화할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 3 전극 교류 면방전형 플라즈마 디스플레이 패널의 전극 배치를 나타내는 평면도이다.
도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임 구성을 나타내는 도면이다.
도 3은 종래의 싱글 뱅크 방식 플라즈마 디스플레이 패널 장치를 개략적으로 나타내는 블록도이다.
도 4는 종래의 더블 뱅크 방식 플라즈마 디스플레이 패널 장치를 개략적으로 나타내는 블록도이다.
도 5는 피엘디 방식의 듀얼스캔을 개략적으로 나타내는 도면이다.
도 6은 피엘디 방식의 듀얼스캔시 어드레스기간이 줄어드는 것을 보여주는 프레임 구성도이다.
도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 블록도이다.
도 8은 도 7에 도시된 서브필드 검출부의 제어수순을 단계적으로 나타내는 흐름도이다. 도 9는 본 발명에 따른 스캔 구동부의 스위칭 회로를 나타내는 도면이다. 도 9에서는 도면의 간략화를 위해 두 개의 스캔 라인을 나타내었다.도 10은 싱글스캔 서브필드에서 스캔 라인에 인가되는 스캔 파형을 나타내는 도면이다.도 11은 듀얼스캔 서브필드에서 스캔 라인에 인가되는 스캔 파형을 나타내는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
71 : 감마 & 게인 조정부 72 : 오차 확산 & 디더링 처리부
73 : 서브필드 맵핑부 74 : 데이터 정렬부
75 : 데이터 구동부 76 : 서브필드 검출부
77 : 스캔 구동부 78 : 서스테인 구동부
79 : 플라즈마 디스플레이 패널 80 : 타이밍 콘트롤러

Claims (18)

  1. 데이터를 입력받는 단계와;
    상기 데이터를 검색하여 서브필드별로 서스테인방전을 하는 온셀에 해당하는 데이터를 계수하는 단계와;
    상기 온셀 데이터의 계수값과 미리 설정된 문턱치를 비교하여 듀얼스캔시 화질저하가 작은 듀얼스캔 서브필드를 검출하는 단계와;
    상기 듀얼스캔 서브필드에서만 듀얼스캔을 실시하고 나머지 서브필드에서 싱글스캔을 실시하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 서브필드를 검출하는 단계는,
    상기 온셀 데이터의 계수값과 미리 설정된 상한 문턱치를 비교하는 단계와;
    상기 온셀 데이터의 계수값과 미리 설정된 하한 문턱치를 비교하는 단계와;
    상기 온셀 데이터의 계수값이 상기 상한 문턱치와 상기 하한 문턱치 사이의 값으로 판단되면 상기 계수값에 해당하는 서브필드를 상기 듀얼스캔 서브필드로 판단하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 1 항에 있어서,
    상기 서브필드를 검출하는 단계는,
    상기 온셀 데이터의 계수값과 미리 설정된 상한 문턱치를 비교하는 단계와;
    상기 온셀 데이터의 계수값과 미리 설정된 하한 문턱치를 비교하는 단계와;
    상기 온셀 데이터의 계수값이 상기 상한 문턱치 이상이거나 상기 하한 문턱치 이하의 값으로 판단되면 상기 계수값에 해당하는 서브필드를 상기 싱글스캔이 실시되는 서브필드로 판단하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 상한 문턱치는 전화면의 픽셀수 대비 대략 50%에 해당하는 값으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 하한 문턱치는 전화면의 픽셀수 대비 대략 10% 이하에 해당하는 값으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 1 항에 있어서,
    상기 입력 데이터는 서브필드 맵핑된 데이터인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 입력 데이터를 검색하여 서브필드별로 서스테인방전을 하는 온셀에 해당하는 데이터를 계수하고 상기 데이터의 계수값과 미리 설정된 문턱치를 비교하여 듀얼스캔시 화질저하가 작은 듀얼스캔 서브필드를 검출하는 서브필드 검출부와;
    상기 듀얼스캔 서브필드에서만 듀얼스캔을 실시하고 나머지 서브필드에서 싱글스캔을 실시하는 스캔 구동부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서,
    상기 문턱치는 상한 문턱치와 하한 문턱치를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  13. 제 12 항에 있어서,
    상기 서브필드 검출부는,
    상기 온셀 데이터의 계수값이 상기 상한 문턱치와 상기 하한 문턱치 사이의 값으로 판단되면 상기 계수값에 해당하는 서브필드를 상기 듀얼스캔 서브필드로 판단하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  14. 제 12 항에 있어서,
    상기 서브필드 검출회로는,
    상기 온셀 데이터의 계수값이 상기 상한 문턱치 이상이거나 상기 하한 문턱치 이하의 값으로 판단되면 상기 계수값에 해당하는 서브필드를 상기 싱글스캔이 실시되는 서브필드로 판단하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  15. 제 12 항에 있어서,
    상기 상한 문턱치는 전화면의 픽셀수 대비 대략 50%에 해당하는 값으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  16. 제 12 항에 있어서,
    상기 하한 문턱치는 전화면의 픽셀수 대비 대략 10% 이하에 해당하는 값으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  17. 제 9 항에 있어서,
    상기 입력 데이터는 서브필드 맵핑된 데이터인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  18. 제 9 항에 있어서,
    상기 서브필드 맵핑부로부터의 정보에 따라 상기 스캔 구동부를 제어하기 위한 타이밍 콘트롤러를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR10-2003-0009461A 2003-02-14 2003-02-14 플라즈마 디스플레이 패널의 구동방법 및 장치 KR100489277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0009461A KR100489277B1 (ko) 2003-02-14 2003-02-14 플라즈마 디스플레이 패널의 구동방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0009461A KR100489277B1 (ko) 2003-02-14 2003-02-14 플라즈마 디스플레이 패널의 구동방법 및 장치

Publications (2)

Publication Number Publication Date
KR20040073763A KR20040073763A (ko) 2004-08-21
KR100489277B1 true KR100489277B1 (ko) 2005-05-17

Family

ID=37360735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0009461A KR100489277B1 (ko) 2003-02-14 2003-02-14 플라즈마 디스플레이 패널의 구동방법 및 장치

Country Status (1)

Country Link
KR (1) KR100489277B1 (ko)

Also Published As

Publication number Publication date
KR20040073763A (ko) 2004-08-21

Similar Documents

Publication Publication Date Title
KR100713789B1 (ko) 플라즈마 디스플레이 패널의 구동장치
US7477215B2 (en) Plasma display apparatus and driving method thereof
JP3736671B2 (ja) プラズマディスプレイパネルの駆動方法
US6507327B1 (en) Continuous illumination plasma display panel
US7167146B2 (en) Plasma display panel driving method and apparatus for reducing address power consumption
JP2000259121A (ja) ディスプレイパネルの駆動方法
JPH10207427A (ja) プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置
KR100781214B1 (ko) 표시 패널의 구동 방법
US7532177B2 (en) Method and apparatus for driving a plasma display panel
JP2001350447A (ja) プラズマディスプレイパネルの駆動方法
US20050068268A1 (en) Method and apparatus of driving a plasma display panel
KR100489277B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US6472825B2 (en) Method for driving a plasma display panel
KR100524311B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2003302929A (ja) プラズマディスプレイ装置
US20050083250A1 (en) Addressing cells of a display panel
KR20050015286A (ko) 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치
US20060001609A1 (en) Plasma display apparatus and driving method thereof
JP3497020B2 (ja) 画像表示方法および表示装置
KR100556695B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법 및 장치
KR100257484B1 (ko) 플라즈마 디스플레이 패널 및 그의 제어 방법
KR100493620B1 (ko) 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치
KR100297512B1 (ko) 플라즈마 디스플레이 패널의 라인 소거 방법 및 그 장치
KR100570764B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20040073762A (ko) 고해상도 플라즈마 디스플레이 패널의 싱글스캔 방법 및장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee