JP3689519B2 - プラズマディスプレイパネルの駆動装置 - Google Patents
プラズマディスプレイパネルの駆動装置 Download PDFInfo
- Publication number
- JP3689519B2 JP3689519B2 JP03560897A JP3560897A JP3689519B2 JP 3689519 B2 JP3689519 B2 JP 3689519B2 JP 03560897 A JP03560897 A JP 03560897A JP 3560897 A JP3560897 A JP 3560897A JP 3689519 B2 JP3689519 B2 JP 3689519B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- pixel data
- display panel
- plasma display
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
- G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル（ＰＤＰ）の駆動装置に関する。
【０００２】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その１つにＡＣＰＤＰが知られている。
【０００３】
かかるＡＣＰＤＰは、列電極及び列電極と直交し一対にて１行（１走査ライン）を構成する行電極対を備えており、これら列電極及び行電極対各々は放電空間に対して誘電体層で覆われており、列電極及び行電極対の各交点に放電セル（画素）が形成されている。
【０００４】
かかるＰＤＰを階調表示させる方法の１つとして１フレーム（フィールド）の表示期間を、ｎビットの表示データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフレーム（サブフィールド）に分割して表示する方法（いわゆるサブフレーム法）がある。
【０００５】
このサブフレーム法とは、例えば画素駆動データが６ビットの場合、１フレームの表示期間をＳＦ１，ＳＦ２，……，ＳＦ６なる６個のサブフレームに分割する。この際、各サブフレームＳＦ１〜ＳＦ６では、例えば、順に１回、２回、４回、８回、１６回、３２回の維持放電発光が行われる。これら６個のサブフレームにより、６４階調の表示がなされる。
【０００６】
しかしながら、かかる階調表示方法では、例えば平坦な画像が動くとその階調レベルが３２、１６等の如き２のｎ乗境界を横切る付近で、あたかも階調が失われた映像のような縞状の偽輪郭が視認され、表示品質を著しく損ねてしまう。そこで、例えば重み付けの重いサブフレームを複数個に等分割し、分離して配置して偽輪郭を低減しようとする方法が提案されている。
【０００７】
【発明が解決しようとする課題】
ところで、ＰＤＰにおいて、ＮＴＳＣ方式のような飛越走査によって生成された映像信号（インターレース映像信号）とパーソナルコンピュータの映像出力のような非飛越走査によって生成された映像信号（ノンインターレース映像信号）の両方の信号を表示しようとする場合、インターレース映像信号の表示では、発光輝度の低さを補うべく、走査線補間処理を行い、ノンインターレース映像信号に変換しノンインターレース映像信号と同じデータ量とした後に、上記の偽輪郭補正処理等を行うと、１フレーム（フィールド）期間内のサブフレームの数が増加してしまう。
【０００８】
パーソナルコンピュータの映像出力のような非飛越走査のコンピュータ画像は、静止画が多いので上記のような偽輪郭補正処理をする必要はないが、ＮＴＳＣ方式のような飛越走査の映像信号では、動画が多いので表示品質を向上させるために上記のような偽輪郭補正処理が必要である。
【０００９】
また、ＮＴＳＣ方式のような飛越走査の映像信号の画質を向上させるべく画素データのビット数を増やすと、１フレーム（フィールド）期間内のサブフレームの数がさらに増加してしまう。結果として、偽輪郭補正処理又は画質向上のためには、メモリの容量を増やす必要があり、コストの増大を招くといった問題が生じる。
本発明は、上記の問題を解決するためになされたものであり、コストを抑え表示品質を向上させたプラズマディスプレイパネルの駆動装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による請求項１に記載のプラズマディスプレイパネルの駆動装置は、入力される映像信号が動画像か又は静止画像かをフレーム単位で識別して第１の識別信号を発生する映像信号識別手段と、入力される映像信号をサンプリングしてｎ（ｎ：正の整数）ビットの画素データを得るＡ／Ｄ変換器と、画素データを変換テーブルに基づいて変換してｎ＋ｍ（ｎ，ｍ：正の整数）ビットの偽輪郭補正画素データを得る画像データ処理手段と、メモリと、画像データ処理手段から出力される偽輪郭補正画素データ又はＡ／Ｄ変換器から出力される画素データを選択的にメモリに中継する中継手段と、中継手段によって選択的に中継された画素データのメモリへの書き込み及びメモリからの読み出しを制御するメモリ制御手段と、メモリから読み出された画素データを画素駆動データとしてプラズマディスプレイパネルを駆動する駆動手段と、第１の識別信号に応答して、入力される映像信号が動画像である場合、偽輪郭補正画素データをメモリに中継し、入力される映像信号が静止画像である場合、Ａ／Ｄ変換器から出力される画素データをメモリに中継するように中継手段を制御する制御手段とを有し、制御手段は、第１の識別信号に応答して、入力される映像信号が動画像である場合、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を１行電極だけずらすように駆動手段を制御することを特徴とする。
【００１２】
また、請求項２に記載の発明は、請求項１に記載のプラズマディスプレイパネルの駆動装置であって、映像信号識別手段は、入力される映像信号が飛越走査によって生成された映像信号か又は非飛越走査によって生成された映像信号かを識別して第２の識別信号を発生し、第１及び第２の識別信号に応答して、入力される映像信号が動画像でかつ非飛越走査によって生成された映像信号である場合、映像信号を垂直方向に圧縮する画像圧縮手段を有することを特徴とする。
【００１３】
また、請求項３に記載の発明は、請求項１記載のプラズマディスプレイパネルの駆動装置であって、映像信号識別手段は、入力される映像信号が飛越走査によって生成された映像信号か又は非飛越走査によって生成された映像信号かを識別して第２の識別信号を発生し、制御手段は、第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ非飛越走査によって生成された映像信号である場合、プラズマディスプレイパネルを線順次で駆動するように駆動手段を制御することを特徴とする。
【００１４】
また、請求項４に記載の発明は、請求項３記載のプラズマディスプレイパネルの駆動装置であって、制御手段は、第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ飛越走査によって生成された映像信号である場合、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を１行電極だけずらすように駆動手段を制御することを特徴とする。
【００１５】
また、請求項５に記載の発明は、請求項３記載のプラズマディスプレイパネルの駆動装置であって、画像データを走査線補間処理する手段を有し、制御手段は、第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ飛越走査によって生成された映像信号である場合、走査線補間処理する手段から出力される画素データをメモリに中継するように中継手段を制御し、プラズマディスプレイパネルを線順次で駆動するように駆動手段を制御することを特徴とする。
【００１６】
また、請求項６記載の発明は、請求項１記載のプラズマディスプレイパネルの駆動装置であって、画像データ処理手段は、画素データを第１変換テーブルに基づいて変換して第１偽輪郭補正画素データを得る第１変換手段と、画像データを第１変換テーブルとは異なる変換テーブルからなる第２変換テーブルに基づいて変換して第２偽輪郭補正画素データを得る第２変換手段と、第１又は第２偽輪郭補正画素データを画素毎に選択して出力する選択手段と、からなる偽輪郭補正データ変換回路であることを特徴とする。
【００１７】
また、請求項７に記載の発明は、請求項６記載のプラズマディスプレイパネルの駆動装置であって、駆動手段は、１フレームの表示期間を画素駆動データの各ビット桁に対応した発光期間を有する複数のサブフレームに分割しさらに所定の重みよりも重み付けの重いビット桁に対応するサブフレームを複数のサブフレームに分割して表示し、第１及び第２変換テーブル各々は、発光期間が等しいサブフレームの発光実施位置が互いに異なる位置となるように画素データのビットパターンを変換する変換パターンであることを特徴とする。
【００１８】
【作用】
本発明によれば、入力映像信号が動画像か又は静止画像かを識別し、入力映像信号が動画像である場合にのみ偽輪郭補正処理を行うことにより、メモリ容量の増大を抑制し、表示品質を向上することができる。
【００１９】
また、入力映像信号が動画像である場合、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を行電極だけずらすことにより、書き込み走査時間を短縮し偽輪郭補正処理のためにサブフィールドを増やすための時間をかせぐことができる。
【００２０】
また、入力映像信号が動画像でかつ非飛越走査の画像である場合、走査線数を圧縮（間引く）ことにより、データ量を低減し、偽輪郭補正処理のためにサブフィールドを増やすためメモリ容量の増大を抑制することができる。
【００２１】
また、入力映像信号が静止画像でかつ非飛越走査の画像である場合、プラズマディスプレイパネルを線順次で駆動することにより非飛越走査の画像に対して表示品質の低下を生じることがない。
また、入力映像信号が静止画像でかつ飛越走査の画像である場合、２ライン同時走査又は走査線補間処理して線順次走査することにより表示品質の低下を抑制することができる。
【００２２】
また、画像データ処理手段を互いに異なる第１変換テーブルと第２変換テーブルによる画像データ変換テーブルに基づいて変換し、第１又は第２偽輪郭補正画素データを画素毎に選択して出力することにより、画像データ処理を簡単にし、かつ表示品質の向上が図られる。
【００２３】
また、駆動手段は、１フレームの表示期間を画素駆動データの各ビット桁に対応した発光期間を有する複数のサブフレームに分割しさらに重み付けの重いビット桁に対応するサブフレームを複数のサブフレームに分割して表示し、第１及び第２変換テーブル各々は、発光期間が等しいサブフレームの発光実施位置が互いに異なる位置となるように画素データのビットパターンを変換する変換パターンとすることにより、発光表示特性の良好なプラズマディスプレイパネルの駆動装置を提供できる。
【００２４】
【発明の実施の形態】
図１は、本発明の一実施形態におけるプラズマディスプレイパネルの駆動装置で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【００２５】
図１に示されるように放電空間７を介して対向配置された一対のガラス基板１，２の表示面側のガラス基板１の内面に互いに平行に隣接配置された一対の行電極（維持電極）Ｘ，Ｙ、行電極Ｘ，Ｙを覆う壁電荷形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる保護層６がそれぞれ設けられている。尚、行電極Ｘ，Ｙは、それぞれ幅の広い帯状の透明導電膜からなる透明電極４とその導電性を補うために積層された幅の狭い帯状の金属膜からなるバス電極（金属電極）３とから構成されている。
【００２６】
一方、背面側のガラス基板２の内面上に行電極Ｘ，Ｙと交差する方向に設けられ、放電空間７を区画する障壁１０、各障壁１０間のガラス基板２上に行電極Ｘ，Ｙと交差する方向に配列された列電極（アドレス電極）Ｄ、及び各列電極、障壁１０の側面を覆う所定の発光色の蛍光体層８がそれぞれ設けられている。そして、放電空間７にはネオンに少量のキセノンを混合した放電ガスが封入されている。上記の列電極及び行電極対の各交点において放電セル（画素）が形成される。
【００２７】
次に図１のＰＤＰを使用した本発明の一実施形態のプラズマディスプレイパネルの駆動装置について図２を参照して説明する。
映像信号識別回路２８は、入力される映像信号が、動画像か又は静止画像かを識別して第１の識別信号を発生するとともに入力される映像信号が、１フィールドの走査線がＮライン（例えば、２６２．５ライン）で第１の水平走査周波数（例えば１５．７５ｋＨｚ）を有する飛越走査によって生成された映像信号（例えばＮＴＳＣ方式のような飛越走査によって生成されたインターレース映像信号）か又は１フレームの走査線がＭライン（Ｍ＞Ｎ、例えば５２５ライン）で第１の水平走査周波数より高い第２の水平走査周波数（例えば３１．５ｋＨｚ）を有する非飛越走査によって生成された第２の映像信号（例えばパーソナルコンピュータの映像出力、ノンインターレース映像信号）かを識別して第２の識別信号を発生し、これらを後述する制御回路２２に供給する。
【００２８】
Ａ／Ｄ変換器２１は、入力されるＮＴＳＣ方式のような飛越走査によって生成された映像信号（インターレースコンポーネント映像信号）又はパーソナルコンピュータの映像出力のような映像信号（ノンインターレースコンポーネント映像信号）を制御回路２２から供給されるクロック信号に応じてサンプリングすることにより、１画素に対応したｎビット（例えば６ビット）の画素データを得、これを順次画素データ処理回路及び信号切換回路２７に供給する。
【００２９】
画像データ処理回路２３は、制御回路２２から供給されるクロック信号、水平及び垂直同期信号、及び選択信号等に応じてデータ処理を行う偽輪郭補正データ変換回路から構成される。偽輪郭補正データ変換回路は、偽輪郭を補償した（ｎ＋ｍ）ビット（例えば８ビット）の偽輪郭補正画素データを生成し、これを信号切換回路２７（中継手段）に供給する。
【００３０】
走査線補間処理回路２９は、Ａ／Ｄ変換器２１から供給される画像データに対して走査線補間処理を行い、例えばインターレースコンポーネント映像信号をノンインターレースコンポーネント映像信号に変換してこれを信号切換回路２７（中継手段）に供給する。
【００３１】
信号切換回路２７（中継手段）は、制御回路２２から供給される選択信号に応答して、前記入力される映像信号が動画像である場合、ｂ側の端子に接続して、画像データ処理回路２３から出力される偽輪郭補正画素データを、また入力される映像信号が静止画像である場合、ａ側の端子又はｃ側の端子に接続して、Ａ／Ｄ変換器２１又は走査線補間処理回路２９から出力される画素データを選択的にフレームメモリ２４に供給する。
【００３２】
フレームメモリ２４は、制御回路２２から供給される書き込み制御信号に応じて、信号切換回路２７から供給される画素データを順次書き込む。この際、入力される映像信号が動画像でかつノンインターレースコンポーネント映像信号である場合、垂直方向にデータを圧縮するように（間引くように）書き込みアドレスが制御される。さらにフレームメモリ２４は、書き込まれた画素データを制御回路２２から供給される読み出し制御信号に応じて読み出し、これを列電極ドライバ２６に供給する。ここで、フレームメモリ２４から、サブフレームの表示順に従って各サブフレームに対応するビット桁のビットデータが順次読み出される。また、フレームメモリ２４は、少なくとも上記非飛越走査の映像信号の１フレーム分の画素データを記憶する容量を有する。
【００３３】
制御回路２２は、映像信号識別回路２８から供給される第１及び第２の識別信号に応答して、フレームメモリ２４の割り当てを変えるように書き込み及び読み出しアドレスを制御する。
【００３４】
また、制御回路２２は、入力される水平及び垂直同期信号に応じてリセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号を発生し、リセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号を行電極Ｘドライバ２５ａに、またリセットタイミング信号、維持タイミング信号を行電極Ｙドライバ２５ｂに供給する。
【００３５】
プラズマディスプレイパネル（ＰＤＰ）１１において、対となる行電極Ｘ，Ｙは、一対にて１行（１走査ライン）を構成している。行電極Ｘ1 〜Ｘn に対応して行電極Ｘドライバ２５ａが設けられている。一方、行電極Ｘ，Ｙの他方（Ｙ電極）に対応して行電極Ｙドライバ２５ｂが設けられている。
【００３６】
行電極Ｘドライバ２５ａは、上記各種のタイミング信号に応じて、全放電セルの壁電荷量を一斉に初期化するためのリセットパルス、画素データに応じて壁電荷を選択的に形成又は消去し点灯画素（セル）及び消灯画素（セル）を選択するための走査パルス（選択書き込みパルス又は選択消去パルス）、点灯画素及び消灯画素を維持する（すなわち、放電発光状態を維持する）ための維持パルス、全放電セルの壁電荷を消去するための消去パルスを発生し、これらを行電極Ｘ1 〜Ｘn に供給する。この際、走査パルスは、行電極Ｘ1 から行電極Ｘn へと順次走査にて印加されて行く。
【００３７】
行電極Ｙドライバ２５ｂは、上記各種のタイミング信号に応じて、全放電セルの壁電荷量を一斉に初期化するためのリセットパルス、点灯画素及び消灯画素を維持する（すなわち、放電発光状態を維持する）ための維持パルスを行電極Ｙ1 〜Ｙn に供給する。この際、行電極Ｙ1 〜Ｙn には同一タイミングでリセットパルス、維持パルスがそれぞれ印加される。
【００３８】
列電極ドライバ２６は、上記フレームメモリ２４から順次供給される各サブフレームに対応するビット桁のビットデータ（画素駆動データ）の論理値「１」及び「０」に対応した電圧値を有する画素データパルスを発生してＰＤＰ１１の列電極Ｄ1 〜Ｄm に供給する。
【００３９】
図３は、上記の偽輪郭補正データ変換回路の内部構成を示す図である。
第１変換回路３１は、上記Ａ／Ｄ変換器２１から供給されてくる例えば６ビットの画素データＺを、図４及び図５に示す如き第１変換テーブルに基づいて８ビットの画像データに変換し、これを偽輪郭補正画素データＡＺとしてセレクタ３３に供給する。
【００４０】
一方、第２変換回路３２は、上記Ａ／Ｄ変換器２１から供給されてくる例えば６ビットの画素データＺを、図４及び図５に示す如き第２変換テーブルに基づいて８ビットの画像データに変換し、これを偽輪郭補正画素データＢＺとしてセレクタ３３に供給する。
【００４１】
尚、図４及び図５に示される偽輪郭補正画素データＡＺ（ＢＺ）の各ビットの論理値「０」は非発光、論理値「１」は発光を指定するものであり、１フレーム表示期間内の各ビット桁に対応したサブフレームの配列は、図６に従っている。
【００４２】
すなわち、偽輪郭補正画素データＡＺ（ＢＺ）のビット７、ビット６、ビット５、ビット４、ビット３、ビット２、ビット１、ビット０は、それぞれ図６のサブフレームＳＦ４（発光期間“８”）、サブフレームＳＦ６1 （発光期間“１６”）、サブフレームＳＦ２（発光期間“２”）、サブフレームＳＦ５1 （発光期間“８”）、サブフレームＳＦ３（発光期間“４”）、サブフレームＳＦ１（発光期間“１”）、サブフレームＳＦ６2 （発光期間“１６”）、サブフレームＳＦ５2 （発光期間“８”）に対応している。この発光期間（発光回数）の総和が輝度レベルに相当している。
【００４３】
この際、重み付けの重いサブフレームＳＦ６、ＳＦ５については、それぞれＳＦ６1 とＳＦ６2 、ＳＦ５1 とＳＦ５2 に等分割されて分離されて配置されている。
セレクタ３３は、第１変換回路３１から供給された偽輪郭補正画素データＡＺ、又は第２変換回路３２から供給された偽輪郭補正画素データＢＺを制御回路２２から供給される選択信号に応じて画素毎に選択し、これを信号切換回路２７に供給する。
【００４４】
このように、１フレーム表示期間内での輝度レベルが等しく、かつ発光期間が等しいサブフレームにおける発光実施位置が互いに異なる２つの変換パターン（発光パターン）を、第１変換テーブル及び第２変換テーブルにて用意して画素毎にその発光パターンを変更することにより、偽輪郭の低減を図るのである。
【００４５】
入力映像信号が動画像であると識別された場合、信号切換回路２７（中継手段）は、制御回路２２から供給される選択信号に応答して、ｂ側の端子に接続して、画像データ処理回路２３から出力される偽輪郭補正画素データをフレームメモリ２４に供給する。この時、入力映像信号がインターレース映像信号である場合そのままフレームメモリ２４に書き込まれるがノンインターレース映像信号である場合には、フレームメモリ２４に対する書き込みが制御されて垂直方向にデータが圧縮される（間引かれる）。
【００４６】
このような動画の映像信号を表示する際、フレームメモリ２４は、各サブフレームの表示期間毎に、画素駆動データを第１ラインに相当するものから順に読み出して列電極ドライバ２６に供給して行く。ここで、上記の動画の映像信号を表示する場合、図７に示すように、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールド（奇数フィールド）と第２フィールド（偶数フィールド）で同時に駆動する１走査単位の行電極を１行電極だけずらすようにして走査する。
【００４７】
（ａ）〜（ｃ）は、第１フィールドにおける走査のために選択された書き込みを行う行電極の１水平走査期間毎の変化を、（ｄ）〜（ｆ）は、第２フィールドにおける走査のために選択された書き込みを行う行電極の１水平走査期間毎の変化を示している。ここで、１水平走査期間において、２ライン（隣接する２本の行電極）に同じ画素データが書き込まれる。
【００４８】
このように、動画のインターレース映像信号の場合、画素データのビット数が同じでかつ例えば上記のような２ライン同時書き込みを行うことにより、ノンインターレース映像信号に比して画素データ量が半分となり、アドレス期間も半分となるので、上記のようにサブフレーム数（ビット数）を増やして偽輪郭を低減しようとしても、フレームメモリ２４の容量を増やさなくてもよい。
【００４９】
また、動画のノンインターレース映像信号の場合でも、走査線数を圧縮し、２ライン同時書き込みを行うことにより、静止画のノンインターレース映像信号に比して画素データ量が半分となり、アドレス期間も半分となるので、上記と同様フレームメモリ２４の容量の増大を抑制することができる。
【００５０】
一方、入力映像信号が静止画像でかつノンインターレース映像信号である場合、信号切換回路２７（中継手段）は、制御回路２２から供給される選択信号に応答して、ａ側の端子に接続され、Ａ／Ｄ変換器２１から出力される画素データをフレームメモリ２４に供給する。この画素データはそのままフレームメモリ２４に書き込まれて読み出され、ＰＤＰは、線順次走査で駆動される。
【００５１】
また、入力映像信号が静止画像でかつインターレース映像信号である場合、信号切換回路２７（中継手段）は、制御回路２２から供給される選択信号に応答して、ａ側の端子又はｃ側の端子に接続され、Ａ／Ｄ変換器２１又は走査線補間処理回路２９から出力される画素データをフレームメモリ２４に供給する。Ａ／Ｄ変換器２１から出力される画素データを用いる場合、ＰＤＰは上記のような２ライン同時書き込み走査により駆動され、走査線補間処理回路２９から出力される画素データを用いる場合、ＰＤＰは線順次走査で駆動される。
【００５２】
また、サブフレーム数（ビット数）を増やして、例えば６４階調（６ビット）から２５６階調（８ビット）に階調数を増やすこともできる。さらに、余ったメモリ容量を用いて画像データの一時記憶にも利用することも可能である。
【００５３】
上記の駆動装置では、入力映像信号が動画像か又は静止画像かを識別し、入力映像信号が動画像である場合にのみ自動的に偽輪郭補正処理を行うように構成した例を示したが、ユーザが手動操作により、入力映像信号に対して偽輪郭補正処理（及び２ライン同時書き込み走査）を行うか否か選択できるようにしてもよい。
上記の駆動装置では、３電極構造の反射型ＡＣＰＤＰを用いた例を示したが、これに限らず、例えばＤＣ（直流）型ＰＤＰ等の他の形式のＰＤＰにも適用できる。
【００５４】
【発明の効果】
本発明のＰＤＰ駆動装置によれば、入力映像信号が動画像か又は静止画像かを識別し、入力映像信号が動画像である場合にのみ偽輪郭補正処理を行うことにより、メモリ容量の増大を抑制し、表示品質を向上することができる。
【００５５】
また、入力映像信号が動画像である場合、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を行電極だけずらすことにより、書き込み走査時間を短縮し偽輪郭補正処理のためにサブフィールドを増やすための時間をかせぐことができる。
【００５６】
また、入力映像信号が動画像でかつ非飛越走査の画像である場合、走査線数を圧縮（間引く）ことにより、データ量を低減し、偽輪郭補正処理のためにサブフィールドを増やすためメモリ容量の増大を抑制することができる。
【００５７】
また、入力映像信号が静止画像でかつ非飛越走査の画像である場合、プラズマディスプレイパネルを線順次で駆動することにより非飛越走査の画像に対して表示品質の低下を生じることがない。 また、入力映像信号が静止画像でかつ飛越走査の画像である場合、２ライン同時走査又は走査線補間処理して線順次走査することにより表示品質の低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるプラズマディスプレイパネルの駆動装置で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【図２】本発明の一実施形態のプラズマディスプレイパネルの駆動装置を示す図である。
【図３】本発明の偽輪郭補正データ変換回路の内部構成を示す図である。
【図４】本発明の一実施形態において用いられる画像データ変換テーブルである。
【図５】本発明の一実施形態において用いられる画像データ変換テーブルである。
【図６】本発明の一実施形態において用いられる１フレーム表示期間内の各ビット桁に対応したサブフレームの配列を示す図である。
【図７】本発明の一実施形態におけるプラズマディスプレイパネルの第１フィールドと第２フィールドでの駆動電極の推移を示す図である。
【符号の説明】
１，２ ・・・・・ ガラス基板
３ ・・・・・ バス電極（金属電極）
４ ・・・・・ 透明電極
５ ・・・・・ 誘電体層
６ ・・・・・ 保護層
７ ・・・・・ 放電空間
８ ・・・・・ 蛍光体層
１０ ・・・・・ 障壁
１１ ・・・・・ ＰＤＰ
Ｘ，Ｙ ・・・・・ 行電極（維持電極）
Ｄ ・・・・・ 列電極（アドレス電極）
２１ ・・・・・ Ａ／Ｄ変換器
２２ ・・・・・ 制御回路
２３ ・・・・・ 画像データ処理回路
２４ ・・・・・ フレームメモリ
２５ａ ・・・・・ 行電極Ｘドライバ
２５ｂ ・・・・・ 行電極Ｙドライバ
２６ ・・・・・ 列電極ドライバ
２７ ・・・・・ 信号切換回路（中継手段）
２８ ・・・・・ 映像信号識別回路
２９ ・・・・・ 走査線補間処理回路
３１ ・・・・・ 第１変換回路
３２ ・・・・・ 第２変換回路
３３ ・・・・・ セレクタ
ＡＺ，ＢＺ ・・・・・ 偽輪郭補正画素データ
ＳＦ１〜ＳＦ６ ・・・・・ サブフレーム
Ｚ ・・・・・ 画素データ
【発明の属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル（ＰＤＰ）の駆動装置に関する。
【０００２】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その１つにＡＣＰＤＰが知られている。
【０００３】
かかるＡＣＰＤＰは、列電極及び列電極と直交し一対にて１行（１走査ライン）を構成する行電極対を備えており、これら列電極及び行電極対各々は放電空間に対して誘電体層で覆われており、列電極及び行電極対の各交点に放電セル（画素）が形成されている。
【０００４】
かかるＰＤＰを階調表示させる方法の１つとして１フレーム（フィールド）の表示期間を、ｎビットの表示データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフレーム（サブフィールド）に分割して表示する方法（いわゆるサブフレーム法）がある。
【０００５】
このサブフレーム法とは、例えば画素駆動データが６ビットの場合、１フレームの表示期間をＳＦ１，ＳＦ２，……，ＳＦ６なる６個のサブフレームに分割する。この際、各サブフレームＳＦ１〜ＳＦ６では、例えば、順に１回、２回、４回、８回、１６回、３２回の維持放電発光が行われる。これら６個のサブフレームにより、６４階調の表示がなされる。
【０００６】
しかしながら、かかる階調表示方法では、例えば平坦な画像が動くとその階調レベルが３２、１６等の如き２のｎ乗境界を横切る付近で、あたかも階調が失われた映像のような縞状の偽輪郭が視認され、表示品質を著しく損ねてしまう。そこで、例えば重み付けの重いサブフレームを複数個に等分割し、分離して配置して偽輪郭を低減しようとする方法が提案されている。
【０００７】
【発明が解決しようとする課題】
ところで、ＰＤＰにおいて、ＮＴＳＣ方式のような飛越走査によって生成された映像信号（インターレース映像信号）とパーソナルコンピュータの映像出力のような非飛越走査によって生成された映像信号（ノンインターレース映像信号）の両方の信号を表示しようとする場合、インターレース映像信号の表示では、発光輝度の低さを補うべく、走査線補間処理を行い、ノンインターレース映像信号に変換しノンインターレース映像信号と同じデータ量とした後に、上記の偽輪郭補正処理等を行うと、１フレーム（フィールド）期間内のサブフレームの数が増加してしまう。
【０００８】
パーソナルコンピュータの映像出力のような非飛越走査のコンピュータ画像は、静止画が多いので上記のような偽輪郭補正処理をする必要はないが、ＮＴＳＣ方式のような飛越走査の映像信号では、動画が多いので表示品質を向上させるために上記のような偽輪郭補正処理が必要である。
【０００９】
また、ＮＴＳＣ方式のような飛越走査の映像信号の画質を向上させるべく画素データのビット数を増やすと、１フレーム（フィールド）期間内のサブフレームの数がさらに増加してしまう。結果として、偽輪郭補正処理又は画質向上のためには、メモリの容量を増やす必要があり、コストの増大を招くといった問題が生じる。
本発明は、上記の問題を解決するためになされたものであり、コストを抑え表示品質を向上させたプラズマディスプレイパネルの駆動装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による請求項１に記載のプラズマディスプレイパネルの駆動装置は、入力される映像信号が動画像か又は静止画像かをフレーム単位で識別して第１の識別信号を発生する映像信号識別手段と、入力される映像信号をサンプリングしてｎ（ｎ：正の整数）ビットの画素データを得るＡ／Ｄ変換器と、画素データを変換テーブルに基づいて変換してｎ＋ｍ（ｎ，ｍ：正の整数）ビットの偽輪郭補正画素データを得る画像データ処理手段と、メモリと、画像データ処理手段から出力される偽輪郭補正画素データ又はＡ／Ｄ変換器から出力される画素データを選択的にメモリに中継する中継手段と、中継手段によって選択的に中継された画素データのメモリへの書き込み及びメモリからの読み出しを制御するメモリ制御手段と、メモリから読み出された画素データを画素駆動データとしてプラズマディスプレイパネルを駆動する駆動手段と、第１の識別信号に応答して、入力される映像信号が動画像である場合、偽輪郭補正画素データをメモリに中継し、入力される映像信号が静止画像である場合、Ａ／Ｄ変換器から出力される画素データをメモリに中継するように中継手段を制御する制御手段とを有し、制御手段は、第１の識別信号に応答して、入力される映像信号が動画像である場合、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を１行電極だけずらすように駆動手段を制御することを特徴とする。
【００１２】
また、請求項２に記載の発明は、請求項１に記載のプラズマディスプレイパネルの駆動装置であって、映像信号識別手段は、入力される映像信号が飛越走査によって生成された映像信号か又は非飛越走査によって生成された映像信号かを識別して第２の識別信号を発生し、第１及び第２の識別信号に応答して、入力される映像信号が動画像でかつ非飛越走査によって生成された映像信号である場合、映像信号を垂直方向に圧縮する画像圧縮手段を有することを特徴とする。
【００１３】
また、請求項３に記載の発明は、請求項１記載のプラズマディスプレイパネルの駆動装置であって、映像信号識別手段は、入力される映像信号が飛越走査によって生成された映像信号か又は非飛越走査によって生成された映像信号かを識別して第２の識別信号を発生し、制御手段は、第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ非飛越走査によって生成された映像信号である場合、プラズマディスプレイパネルを線順次で駆動するように駆動手段を制御することを特徴とする。
【００１４】
また、請求項４に記載の発明は、請求項３記載のプラズマディスプレイパネルの駆動装置であって、制御手段は、第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ飛越走査によって生成された映像信号である場合、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を１行電極だけずらすように駆動手段を制御することを特徴とする。
【００１５】
また、請求項５に記載の発明は、請求項３記載のプラズマディスプレイパネルの駆動装置であって、画像データを走査線補間処理する手段を有し、制御手段は、第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ飛越走査によって生成された映像信号である場合、走査線補間処理する手段から出力される画素データをメモリに中継するように中継手段を制御し、プラズマディスプレイパネルを線順次で駆動するように駆動手段を制御することを特徴とする。
【００１６】
また、請求項６記載の発明は、請求項１記載のプラズマディスプレイパネルの駆動装置であって、画像データ処理手段は、画素データを第１変換テーブルに基づいて変換して第１偽輪郭補正画素データを得る第１変換手段と、画像データを第１変換テーブルとは異なる変換テーブルからなる第２変換テーブルに基づいて変換して第２偽輪郭補正画素データを得る第２変換手段と、第１又は第２偽輪郭補正画素データを画素毎に選択して出力する選択手段と、からなる偽輪郭補正データ変換回路であることを特徴とする。
【００１７】
また、請求項７に記載の発明は、請求項６記載のプラズマディスプレイパネルの駆動装置であって、駆動手段は、１フレームの表示期間を画素駆動データの各ビット桁に対応した発光期間を有する複数のサブフレームに分割しさらに所定の重みよりも重み付けの重いビット桁に対応するサブフレームを複数のサブフレームに分割して表示し、第１及び第２変換テーブル各々は、発光期間が等しいサブフレームの発光実施位置が互いに異なる位置となるように画素データのビットパターンを変換する変換パターンであることを特徴とする。
【００１８】
【作用】
本発明によれば、入力映像信号が動画像か又は静止画像かを識別し、入力映像信号が動画像である場合にのみ偽輪郭補正処理を行うことにより、メモリ容量の増大を抑制し、表示品質を向上することができる。
【００１９】
また、入力映像信号が動画像である場合、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を行電極だけずらすことにより、書き込み走査時間を短縮し偽輪郭補正処理のためにサブフィールドを増やすための時間をかせぐことができる。
【００２０】
また、入力映像信号が動画像でかつ非飛越走査の画像である場合、走査線数を圧縮（間引く）ことにより、データ量を低減し、偽輪郭補正処理のためにサブフィールドを増やすためメモリ容量の増大を抑制することができる。
【００２１】
また、入力映像信号が静止画像でかつ非飛越走査の画像である場合、プラズマディスプレイパネルを線順次で駆動することにより非飛越走査の画像に対して表示品質の低下を生じることがない。
また、入力映像信号が静止画像でかつ飛越走査の画像である場合、２ライン同時走査又は走査線補間処理して線順次走査することにより表示品質の低下を抑制することができる。
【００２２】
また、画像データ処理手段を互いに異なる第１変換テーブルと第２変換テーブルによる画像データ変換テーブルに基づいて変換し、第１又は第２偽輪郭補正画素データを画素毎に選択して出力することにより、画像データ処理を簡単にし、かつ表示品質の向上が図られる。
【００２３】
また、駆動手段は、１フレームの表示期間を画素駆動データの各ビット桁に対応した発光期間を有する複数のサブフレームに分割しさらに重み付けの重いビット桁に対応するサブフレームを複数のサブフレームに分割して表示し、第１及び第２変換テーブル各々は、発光期間が等しいサブフレームの発光実施位置が互いに異なる位置となるように画素データのビットパターンを変換する変換パターンとすることにより、発光表示特性の良好なプラズマディスプレイパネルの駆動装置を提供できる。
【００２４】
【発明の実施の形態】
図１は、本発明の一実施形態におけるプラズマディスプレイパネルの駆動装置で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【００２５】
図１に示されるように放電空間７を介して対向配置された一対のガラス基板１，２の表示面側のガラス基板１の内面に互いに平行に隣接配置された一対の行電極（維持電極）Ｘ，Ｙ、行電極Ｘ，Ｙを覆う壁電荷形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる保護層６がそれぞれ設けられている。尚、行電極Ｘ，Ｙは、それぞれ幅の広い帯状の透明導電膜からなる透明電極４とその導電性を補うために積層された幅の狭い帯状の金属膜からなるバス電極（金属電極）３とから構成されている。
【００２６】
一方、背面側のガラス基板２の内面上に行電極Ｘ，Ｙと交差する方向に設けられ、放電空間７を区画する障壁１０、各障壁１０間のガラス基板２上に行電極Ｘ，Ｙと交差する方向に配列された列電極（アドレス電極）Ｄ、及び各列電極、障壁１０の側面を覆う所定の発光色の蛍光体層８がそれぞれ設けられている。そして、放電空間７にはネオンに少量のキセノンを混合した放電ガスが封入されている。上記の列電極及び行電極対の各交点において放電セル（画素）が形成される。
【００２７】
次に図１のＰＤＰを使用した本発明の一実施形態のプラズマディスプレイパネルの駆動装置について図２を参照して説明する。
映像信号識別回路２８は、入力される映像信号が、動画像か又は静止画像かを識別して第１の識別信号を発生するとともに入力される映像信号が、１フィールドの走査線がＮライン（例えば、２６２．５ライン）で第１の水平走査周波数（例えば１５．７５ｋＨｚ）を有する飛越走査によって生成された映像信号（例えばＮＴＳＣ方式のような飛越走査によって生成されたインターレース映像信号）か又は１フレームの走査線がＭライン（Ｍ＞Ｎ、例えば５２５ライン）で第１の水平走査周波数より高い第２の水平走査周波数（例えば３１．５ｋＨｚ）を有する非飛越走査によって生成された第２の映像信号（例えばパーソナルコンピュータの映像出力、ノンインターレース映像信号）かを識別して第２の識別信号を発生し、これらを後述する制御回路２２に供給する。
【００２８】
Ａ／Ｄ変換器２１は、入力されるＮＴＳＣ方式のような飛越走査によって生成された映像信号（インターレースコンポーネント映像信号）又はパーソナルコンピュータの映像出力のような映像信号（ノンインターレースコンポーネント映像信号）を制御回路２２から供給されるクロック信号に応じてサンプリングすることにより、１画素に対応したｎビット（例えば６ビット）の画素データを得、これを順次画素データ処理回路及び信号切換回路２７に供給する。
【００２９】
画像データ処理回路２３は、制御回路２２から供給されるクロック信号、水平及び垂直同期信号、及び選択信号等に応じてデータ処理を行う偽輪郭補正データ変換回路から構成される。偽輪郭補正データ変換回路は、偽輪郭を補償した（ｎ＋ｍ）ビット（例えば８ビット）の偽輪郭補正画素データを生成し、これを信号切換回路２７（中継手段）に供給する。
【００３０】
走査線補間処理回路２９は、Ａ／Ｄ変換器２１から供給される画像データに対して走査線補間処理を行い、例えばインターレースコンポーネント映像信号をノンインターレースコンポーネント映像信号に変換してこれを信号切換回路２７（中継手段）に供給する。
【００３１】
信号切換回路２７（中継手段）は、制御回路２２から供給される選択信号に応答して、前記入力される映像信号が動画像である場合、ｂ側の端子に接続して、画像データ処理回路２３から出力される偽輪郭補正画素データを、また入力される映像信号が静止画像である場合、ａ側の端子又はｃ側の端子に接続して、Ａ／Ｄ変換器２１又は走査線補間処理回路２９から出力される画素データを選択的にフレームメモリ２４に供給する。
【００３２】
フレームメモリ２４は、制御回路２２から供給される書き込み制御信号に応じて、信号切換回路２７から供給される画素データを順次書き込む。この際、入力される映像信号が動画像でかつノンインターレースコンポーネント映像信号である場合、垂直方向にデータを圧縮するように（間引くように）書き込みアドレスが制御される。さらにフレームメモリ２４は、書き込まれた画素データを制御回路２２から供給される読み出し制御信号に応じて読み出し、これを列電極ドライバ２６に供給する。ここで、フレームメモリ２４から、サブフレームの表示順に従って各サブフレームに対応するビット桁のビットデータが順次読み出される。また、フレームメモリ２４は、少なくとも上記非飛越走査の映像信号の１フレーム分の画素データを記憶する容量を有する。
【００３３】
制御回路２２は、映像信号識別回路２８から供給される第１及び第２の識別信号に応答して、フレームメモリ２４の割り当てを変えるように書き込み及び読み出しアドレスを制御する。
【００３４】
また、制御回路２２は、入力される水平及び垂直同期信号に応じてリセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号を発生し、リセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号を行電極Ｘドライバ２５ａに、またリセットタイミング信号、維持タイミング信号を行電極Ｙドライバ２５ｂに供給する。
【００３５】
プラズマディスプレイパネル（ＰＤＰ）１１において、対となる行電極Ｘ，Ｙは、一対にて１行（１走査ライン）を構成している。行電極Ｘ1 〜Ｘn に対応して行電極Ｘドライバ２５ａが設けられている。一方、行電極Ｘ，Ｙの他方（Ｙ電極）に対応して行電極Ｙドライバ２５ｂが設けられている。
【００３６】
行電極Ｘドライバ２５ａは、上記各種のタイミング信号に応じて、全放電セルの壁電荷量を一斉に初期化するためのリセットパルス、画素データに応じて壁電荷を選択的に形成又は消去し点灯画素（セル）及び消灯画素（セル）を選択するための走査パルス（選択書き込みパルス又は選択消去パルス）、点灯画素及び消灯画素を維持する（すなわち、放電発光状態を維持する）ための維持パルス、全放電セルの壁電荷を消去するための消去パルスを発生し、これらを行電極Ｘ1 〜Ｘn に供給する。この際、走査パルスは、行電極Ｘ1 から行電極Ｘn へと順次走査にて印加されて行く。
【００３７】
行電極Ｙドライバ２５ｂは、上記各種のタイミング信号に応じて、全放電セルの壁電荷量を一斉に初期化するためのリセットパルス、点灯画素及び消灯画素を維持する（すなわち、放電発光状態を維持する）ための維持パルスを行電極Ｙ1 〜Ｙn に供給する。この際、行電極Ｙ1 〜Ｙn には同一タイミングでリセットパルス、維持パルスがそれぞれ印加される。
【００３８】
列電極ドライバ２６は、上記フレームメモリ２４から順次供給される各サブフレームに対応するビット桁のビットデータ（画素駆動データ）の論理値「１」及び「０」に対応した電圧値を有する画素データパルスを発生してＰＤＰ１１の列電極Ｄ1 〜Ｄm に供給する。
【００３９】
図３は、上記の偽輪郭補正データ変換回路の内部構成を示す図である。
第１変換回路３１は、上記Ａ／Ｄ変換器２１から供給されてくる例えば６ビットの画素データＺを、図４及び図５に示す如き第１変換テーブルに基づいて８ビットの画像データに変換し、これを偽輪郭補正画素データＡＺとしてセレクタ３３に供給する。
【００４０】
一方、第２変換回路３２は、上記Ａ／Ｄ変換器２１から供給されてくる例えば６ビットの画素データＺを、図４及び図５に示す如き第２変換テーブルに基づいて８ビットの画像データに変換し、これを偽輪郭補正画素データＢＺとしてセレクタ３３に供給する。
【００４１】
尚、図４及び図５に示される偽輪郭補正画素データＡＺ（ＢＺ）の各ビットの論理値「０」は非発光、論理値「１」は発光を指定するものであり、１フレーム表示期間内の各ビット桁に対応したサブフレームの配列は、図６に従っている。
【００４２】
すなわち、偽輪郭補正画素データＡＺ（ＢＺ）のビット７、ビット６、ビット５、ビット４、ビット３、ビット２、ビット１、ビット０は、それぞれ図６のサブフレームＳＦ４（発光期間“８”）、サブフレームＳＦ６1 （発光期間“１６”）、サブフレームＳＦ２（発光期間“２”）、サブフレームＳＦ５1 （発光期間“８”）、サブフレームＳＦ３（発光期間“４”）、サブフレームＳＦ１（発光期間“１”）、サブフレームＳＦ６2 （発光期間“１６”）、サブフレームＳＦ５2 （発光期間“８”）に対応している。この発光期間（発光回数）の総和が輝度レベルに相当している。
【００４３】
この際、重み付けの重いサブフレームＳＦ６、ＳＦ５については、それぞれＳＦ６1 とＳＦ６2 、ＳＦ５1 とＳＦ５2 に等分割されて分離されて配置されている。
セレクタ３３は、第１変換回路３１から供給された偽輪郭補正画素データＡＺ、又は第２変換回路３２から供給された偽輪郭補正画素データＢＺを制御回路２２から供給される選択信号に応じて画素毎に選択し、これを信号切換回路２７に供給する。
【００４４】
このように、１フレーム表示期間内での輝度レベルが等しく、かつ発光期間が等しいサブフレームにおける発光実施位置が互いに異なる２つの変換パターン（発光パターン）を、第１変換テーブル及び第２変換テーブルにて用意して画素毎にその発光パターンを変更することにより、偽輪郭の低減を図るのである。
【００４５】
入力映像信号が動画像であると識別された場合、信号切換回路２７（中継手段）は、制御回路２２から供給される選択信号に応答して、ｂ側の端子に接続して、画像データ処理回路２３から出力される偽輪郭補正画素データをフレームメモリ２４に供給する。この時、入力映像信号がインターレース映像信号である場合そのままフレームメモリ２４に書き込まれるがノンインターレース映像信号である場合には、フレームメモリ２４に対する書き込みが制御されて垂直方向にデータが圧縮される（間引かれる）。
【００４６】
このような動画の映像信号を表示する際、フレームメモリ２４は、各サブフレームの表示期間毎に、画素駆動データを第１ラインに相当するものから順に読み出して列電極ドライバ２６に供給して行く。ここで、上記の動画の映像信号を表示する場合、図７に示すように、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールド（奇数フィールド）と第２フィールド（偶数フィールド）で同時に駆動する１走査単位の行電極を１行電極だけずらすようにして走査する。
【００４７】
（ａ）〜（ｃ）は、第１フィールドにおける走査のために選択された書き込みを行う行電極の１水平走査期間毎の変化を、（ｄ）〜（ｆ）は、第２フィールドにおける走査のために選択された書き込みを行う行電極の１水平走査期間毎の変化を示している。ここで、１水平走査期間において、２ライン（隣接する２本の行電極）に同じ画素データが書き込まれる。
【００４８】
このように、動画のインターレース映像信号の場合、画素データのビット数が同じでかつ例えば上記のような２ライン同時書き込みを行うことにより、ノンインターレース映像信号に比して画素データ量が半分となり、アドレス期間も半分となるので、上記のようにサブフレーム数（ビット数）を増やして偽輪郭を低減しようとしても、フレームメモリ２４の容量を増やさなくてもよい。
【００４９】
また、動画のノンインターレース映像信号の場合でも、走査線数を圧縮し、２ライン同時書き込みを行うことにより、静止画のノンインターレース映像信号に比して画素データ量が半分となり、アドレス期間も半分となるので、上記と同様フレームメモリ２４の容量の増大を抑制することができる。
【００５０】
一方、入力映像信号が静止画像でかつノンインターレース映像信号である場合、信号切換回路２７（中継手段）は、制御回路２２から供給される選択信号に応答して、ａ側の端子に接続され、Ａ／Ｄ変換器２１から出力される画素データをフレームメモリ２４に供給する。この画素データはそのままフレームメモリ２４に書き込まれて読み出され、ＰＤＰは、線順次走査で駆動される。
【００５１】
また、入力映像信号が静止画像でかつインターレース映像信号である場合、信号切換回路２７（中継手段）は、制御回路２２から供給される選択信号に応答して、ａ側の端子又はｃ側の端子に接続され、Ａ／Ｄ変換器２１又は走査線補間処理回路２９から出力される画素データをフレームメモリ２４に供給する。Ａ／Ｄ変換器２１から出力される画素データを用いる場合、ＰＤＰは上記のような２ライン同時書き込み走査により駆動され、走査線補間処理回路２９から出力される画素データを用いる場合、ＰＤＰは線順次走査で駆動される。
【００５２】
また、サブフレーム数（ビット数）を増やして、例えば６４階調（６ビット）から２５６階調（８ビット）に階調数を増やすこともできる。さらに、余ったメモリ容量を用いて画像データの一時記憶にも利用することも可能である。
【００５３】
上記の駆動装置では、入力映像信号が動画像か又は静止画像かを識別し、入力映像信号が動画像である場合にのみ自動的に偽輪郭補正処理を行うように構成した例を示したが、ユーザが手動操作により、入力映像信号に対して偽輪郭補正処理（及び２ライン同時書き込み走査）を行うか否か選択できるようにしてもよい。
上記の駆動装置では、３電極構造の反射型ＡＣＰＤＰを用いた例を示したが、これに限らず、例えばＤＣ（直流）型ＰＤＰ等の他の形式のＰＤＰにも適用できる。
【００５４】
【発明の効果】
本発明のＰＤＰ駆動装置によれば、入力映像信号が動画像か又は静止画像かを識別し、入力映像信号が動画像である場合にのみ偽輪郭補正処理を行うことにより、メモリ容量の増大を抑制し、表示品質を向上することができる。
【００５５】
また、入力映像信号が動画像である場合、プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を行電極だけずらすことにより、書き込み走査時間を短縮し偽輪郭補正処理のためにサブフィールドを増やすための時間をかせぐことができる。
【００５６】
また、入力映像信号が動画像でかつ非飛越走査の画像である場合、走査線数を圧縮（間引く）ことにより、データ量を低減し、偽輪郭補正処理のためにサブフィールドを増やすためメモリ容量の増大を抑制することができる。
【００５７】
また、入力映像信号が静止画像でかつ非飛越走査の画像である場合、プラズマディスプレイパネルを線順次で駆動することにより非飛越走査の画像に対して表示品質の低下を生じることがない。 また、入力映像信号が静止画像でかつ飛越走査の画像である場合、２ライン同時走査又は走査線補間処理して線順次走査することにより表示品質の低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるプラズマディスプレイパネルの駆動装置で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【図２】本発明の一実施形態のプラズマディスプレイパネルの駆動装置を示す図である。
【図３】本発明の偽輪郭補正データ変換回路の内部構成を示す図である。
【図４】本発明の一実施形態において用いられる画像データ変換テーブルである。
【図５】本発明の一実施形態において用いられる画像データ変換テーブルである。
【図６】本発明の一実施形態において用いられる１フレーム表示期間内の各ビット桁に対応したサブフレームの配列を示す図である。
【図７】本発明の一実施形態におけるプラズマディスプレイパネルの第１フィールドと第２フィールドでの駆動電極の推移を示す図である。
【符号の説明】
１，２ ・・・・・ ガラス基板
３ ・・・・・ バス電極（金属電極）
４ ・・・・・ 透明電極
５ ・・・・・ 誘電体層
６ ・・・・・ 保護層
７ ・・・・・ 放電空間
８ ・・・・・ 蛍光体層
１０ ・・・・・ 障壁
１１ ・・・・・ ＰＤＰ
Ｘ，Ｙ ・・・・・ 行電極（維持電極）
Ｄ ・・・・・ 列電極（アドレス電極）
２１ ・・・・・ Ａ／Ｄ変換器
２２ ・・・・・ 制御回路
２３ ・・・・・ 画像データ処理回路
２４ ・・・・・ フレームメモリ
２５ａ ・・・・・ 行電極Ｘドライバ
２５ｂ ・・・・・ 行電極Ｙドライバ
２６ ・・・・・ 列電極ドライバ
２７ ・・・・・ 信号切換回路（中継手段）
２８ ・・・・・ 映像信号識別回路
２９ ・・・・・ 走査線補間処理回路
３１ ・・・・・ 第１変換回路
３２ ・・・・・ 第２変換回路
３３ ・・・・・ セレクタ
ＡＺ，ＢＺ ・・・・・ 偽輪郭補正画素データ
ＳＦ１〜ＳＦ６ ・・・・・ サブフレーム
Ｚ ・・・・・ 画素データ
Claims (7)
- 入力される映像信号が動画像か又は静止画像かをフレーム単位で識別して第１の識別信号を発生する映像信号識別手段と、
前記入力される映像信号をサンプリングしてｎ（ｎ：正の整数）ビットの画素データを得るＡ／Ｄ変換器と、
前記画素データを変換テーブルに基づいて変換してｎ＋ｍ（ｎ，ｍ：正の整数）ビットの偽輪郭補正画素データを得る画像データ処理手段と、
メモリと、
前記画像データ処理手段から出力される偽輪郭補正画素データ又は前記Ａ／Ｄ変換器から出力される画素データを選択的に前記メモリに中継する中継手段と、
前記中継手段によって選択的に中継された画素データの前記メモリへの書き込み及び前記メモリからの読み出しを制御するメモリ制御手段と、
前記メモリから読み出された画素データを画素駆動データとしてプラズマディスプレイパネルを駆動する駆動手段と、
前記第１の識別信号に応答して、入力される映像信号が動画像である場合、前記偽輪郭補正画素データを前記メモリに中継し、入力される映像信号が静止画像である場合、前記Ａ／Ｄ変換器から出力される画素データを前記メモリに中継するように前記中継手段を制御する制御手段とを有し、前記制御手段は、前記第１の識別信号に応答して、入力される映像信号が動画像である場合、前記プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を１行電極だけずらすように前記駆動手段を制御することを特徴とするプラズマディスプレイパネルの駆動装置。 - 前記映像信号識別手段は、前記入力される映像信号が飛越走査によって生成された映像信号か又は非飛越走査によって生成された映像信号かを識別して第２の識別信号を発生し、前記第１及び第２の識別信号に応答して、入力される映像信号が動画像でかつ非飛越走査によって生成された映像信号である場合、該映像信号を垂直方向に圧縮する画像圧縮手段を有することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
- 前記映像信号識別手段は、前記入力される映像信号が飛越走査によって生成された映像信号か又は非飛越走査によって生成された映像信号かを識別して第２の識別信号を発生し、前記制御手段は、前記第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ非飛越走査によって生成された映像信号である場合、前記プラズマディスプレイパネルを線順次で駆動するように前記駆動手段を制御することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
- 前記制御手段は、前記第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ飛越走査によって生成された映像信号である場合、前記プラズマディスプレイパネルの連続した２ラインの行電極を１走査単位として線順次にて駆動するとともに、第１フィールドと第２フィールドで同時に駆動する１走査単位の行電極を１行電極だけずらすように前記駆動手段を制御することを特徴とする請求項３記載のプラズマディスプレイパネルの駆動装置。
- 前記画像データを走査線補間処理する手段を有し、前記制御手段は、前記第１及び第２の識別信号に応答して、入力される映像信号が静止画像でかつ飛越走査によって生成された映像信号である場合、前記走査線補間処理する手段から出力される画素データを前記メモリに中継するように前記中継手段を制御し、前記プラズマディスプレイパネルを線順次で駆動するように前記駆動手段を制御することを特徴とする請求項３記載のプラズマディスプレイパネルの駆動装置。
- 前記画像データ処理手段は、前記画素データを第１変換テーブルに基づいて変換して第１偽輪郭補正画素データを得る第１変換手段と、
前記画像データを前記第１変換テーブルとは異なる変換テーブルからなる第２変換テーブルに基づいて変換して第２偽輪郭補正画素データを得る第２変換手段と、
前記第１又は第２偽輪郭補正画素データを画素毎に選択して出力する選択手段と、からなる偽輪郭補正データ変換回路であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。 - 前記駆動手段は、１フレームの表示期間を前記画素駆動データの各ビット桁に対応した発光期間を有する複数のサブフレームに分割しさらに所定の重みよりも重み付けの重いビット桁に対応するサブフレームを複数のサブフレームに分割して表示し、
前記第１及び第２変換テーブル各々は、発光期間が等しいサブフレームの発光実施位置が互いに異なる位置となるように前記画素データのビットパターンを変換する変換パターンであることを特徴とする請求項６記載のプラズマディスプレイパネルの駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03560897A JP3689519B2 (ja) | 1997-02-04 | 1997-02-04 | プラズマディスプレイパネルの駆動装置 |
| US09/018,656 US6018329A (en) | 1997-02-04 | 1998-02-04 | Driving system for a plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03560897A JP3689519B2 (ja) | 1997-02-04 | 1997-02-04 | プラズマディスプレイパネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10222126A JPH10222126A (ja) | 1998-08-21 |
| JP3689519B2 true JP3689519B2 (ja) | 2005-08-31 |
Family
ID=12446559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03560897A Expired - Fee Related JP3689519B2 (ja) | 1997-02-04 | 1997-02-04 | プラズマディスプレイパネルの駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6018329A (ja) |
| JP (1) | JP3689519B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3608903B2 (ja) * | 1997-04-02 | 2005-01-12 | パイオニア株式会社 | 面放電型プラズマディスプレイパネルの駆動方法 |
| DE69840587D1 (de) * | 1997-06-25 | 2009-04-09 | Panasonic Corp | Verfahren mit Unterrahmen zur Grautonanzeige mit reduzierten dynamischen Konturen |
| GB9815907D0 (en) * | 1998-07-21 | 1998-09-16 | British Broadcasting Corp | Improvements in colour displays |
| KR100373726B1 (ko) * | 1999-02-27 | 2003-02-25 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동장치 |
| KR100295455B1 (ko) * | 1999-06-15 | 2001-07-12 | 구자홍 | 플라즈마 디스플레이 패널의 전압분리 구동방법 및 장치 |
| CN1168288C (zh) | 1999-11-06 | 2004-09-22 | 三星电子株式会社 | 图像显示系统中的假轮廓校正装置和假轮廓校正方法 |
| JP2004519709A (ja) * | 2001-02-21 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 画素を表示する画像表示ユニット及び方法並びにかような表示ユニットを有する画像表示装置 |
| KR100385216B1 (ko) * | 2001-05-16 | 2003-05-27 | 삼성에스디아이 주식회사 | 리셋 안정화를 위한 플라즈마 디스플레이 패널의 구동방법및 그 장치 |
| US20030076283A1 (en) * | 2001-10-24 | 2003-04-24 | Chunghwa Picture Tubes, Ltd. | Method and apparatus for reducing dynamic false contour in plasma display panel |
| KR100444992B1 (ko) * | 2002-01-05 | 2004-08-21 | 삼성전자주식회사 | 의사 윤곽 보정 장치 |
| JP2003228319A (ja) * | 2002-02-01 | 2003-08-15 | Pioneer Electronic Corp | ディスプレイパネルの駆動方法 |
| US8305301B1 (en) | 2003-02-04 | 2012-11-06 | Imaging Systems Technology | Gamma correction |
| US8289233B1 (en) | 2003-02-04 | 2012-10-16 | Imaging Systems Technology | Error diffusion |
| KR100713644B1 (ko) * | 2003-06-20 | 2007-05-02 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| US7391391B2 (en) * | 2003-11-13 | 2008-06-24 | Victor Company Of Japan, Limited | Display apparatus |
| JP4194567B2 (ja) | 2004-02-27 | 2008-12-10 | キヤノン株式会社 | 画像表示装置 |
| KR100989314B1 (ko) * | 2004-04-09 | 2010-10-25 | 삼성전자주식회사 | 디스플레이장치 |
| JP4142028B2 (ja) * | 2004-07-09 | 2008-08-27 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 |
| DE602005024849D1 (de) | 2005-12-22 | 2010-12-30 | Imaging Systems Technology Inc | SAS-Adressierung einer AC-Plasmaanzeige mit Oberflächenentladung |
| US8248328B1 (en) | 2007-05-10 | 2012-08-21 | Imaging Systems Technology | Plasma-shell PDP with artifact reduction |
| US20150221286A1 (en) * | 2014-02-05 | 2015-08-06 | Sony Corporation | Content controlled display mode switching |
| SG11202000389XA (en) * | 2017-07-27 | 2020-02-27 | Huawei Tech Co Ltd | Multifocal display device and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3276406B2 (ja) * | 1992-07-24 | 2002-04-22 | 富士通株式会社 | プラズマディスプレイの駆動方法 |
| US5886745A (en) * | 1994-12-09 | 1999-03-23 | Matsushita Electric Industrial Co., Ltd. | Progressive scanning conversion apparatus |
| JP3242278B2 (ja) * | 1995-03-24 | 2001-12-25 | 東芝テック株式会社 | 画像処理装置 |
| KR0155890B1 (ko) * | 1995-09-28 | 1998-12-15 | 윤종용 | 화상 표시 장치의 다계조 표시 구동 방법 |
| US5818419A (en) * | 1995-10-31 | 1998-10-06 | Fujitsu Limited | Display device and method for driving the same |
-
1997
- 1997-02-04 JP JP03560897A patent/JP3689519B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-04 US US09/018,656 patent/US6018329A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6018329A (en) | 2000-01-25 |
| JPH10222126A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3689519B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP3529241B2 (ja) | ディスプレイパネルの中間調表示方法 | |
| JP3417246B2 (ja) | 階調表示方法 | |
| US6297788B1 (en) | Half tone display method of display panel | |
| JP2903984B2 (ja) | ディスプレイ装置の駆動方法 | |
| JPH1124628A (ja) | プラズマディスプレイパネルの階調表示方法 | |
| EP2071548A1 (en) | Plasma display device | |
| US7460139B2 (en) | Method and apparatus of driving a plasma display panel | |
| JP2000098973A (ja) | Ｐｄｐの駆動方法 | |
| JPH11352925A (ja) | Ｐｄｐの駆動方法 | |
| JPH10171401A (ja) | 階調表示方法 | |
| JP2001005422A (ja) | プラズマディスプレイ装置駆動方法およびプラズマディスプレイ装置 | |
| EP1591989A1 (en) | Display panel drive method | |
| CN101101725B (zh) | 等离子显示装置、等离子显示装置用驱动电路和等离子显示装置的图像显示方法 | |
| JP2000148084A (ja) | プラズマディスプレイの駆動方法 | |
| US7339554B2 (en) | Plasma display panel and its driving method | |
| JPH10304281A (ja) | 階調表示方法 | |
| US7109950B2 (en) | Display apparatus | |
| JP2004151162A (ja) | 階調表示方法 | |
| JP2000221937A (ja) | 画像表示装置 | |
| CN102007526B (zh) | 等离子显示器装置的驱动方法 | |
| JP2001236037A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH10214058A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3497020B2 (ja) | 画像表示方法および表示装置 | |
| JP2001249640A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |