〔第1の実施形態〕
本発明の一実施形態について図1ないし図38に基づいて説明すると以下の通りである。すなわち、本実施形態に係る画像表示装置は、入力映像データが黒を示している場合であっても、分割期間(例えば、サブフレーム)の少なくとも1つは、黒以外の輝度に制御することによって、より明るく、視野角が広く、応答速度が速く、しかも、動画表示時の画質を向上可能な液晶表示装置であって、例えば、テレビジョン受像機の画像表示装置として、好適に使用できる。なお、当該テレビジョン受像機が受像するテレビジョン放送の一例としては、地上波テレビジョン放送、BS(Broadcasting Satellite)ディジタル放送やCS(Communication Satellite)ディジタル放送などの人工衛星を用いた放送、あるいは、ケーブルテレビテレビジョン放送などが挙げられる。
以下では、入力映像データが黒を示している場合であってもサブフレーム期間の少なくとも1つを黒以外の輝度に設定するための信号処理回路について説明する前に、本実施形態で例示する画像表示装置全体の構成について簡単に説明する。
すなわち、当該画像表示装置(表示装置)1のパネル11は、例えば、R、G、Bの各色を表示可能なサブ画素から1つの画素を構成し、各サブ画素の輝度を制御することによって、カラー表示可能なパネルであって、例えば、図2に示すように、マトリクス状に配されたサブ画素SPIX(1,1)〜SPIX(n,m)を有する画素アレイ(表示部)2と、画素アレイ2のデータ信号線SL1〜SLnを駆動するデータ信号線駆動回路3と、画素アレイ2の走査信号線GL1〜GLmを駆動する走査信号線駆動回路4とを備えている。また、画像表示装置1には、両駆動回路3・4へ制御信号を供給する制御回路12と、映像信号源VSから入力される映像信号DATに基づいて、上記制御回路12へ与える映像信号DAT2を生成する信号処理回路21とが設けられている。なお、これらの回路は、電源回路13からの電力供給によって動作している。また、本実施形態では、走査信号線GL1〜GLmに沿った方向に隣接する3つのサブ画素SPIXから、1つの画素PIXが構成されている。なお、本実施形態に係るサブ画素SPIX(1,1)…が特許請求の範囲に記載の画素に対応している。
ここで、上記映像信号源VSは、映像信号DATを生成できれば、どのような装置であってもよいが、一例として、当該画像表示装置1を含む装置がテレビジョン受像機の場合は、テレビジョン放送を受信し、当該テレビジョン放送によって伝送された映像を示す映像信号を生成するチューナ(受像手段)が挙げられる。この場合、チューナとしての映像信号源VSは、放送信号のチャネルを選択し、選択されたチャネルのテレビ映像信号を、信号処理回路21に伝達し、信号処理回路21が、当該テレビ映像信号に基づいて、信号処理後の映像信号DAT2を生成する。また、当該画像表示装置1を含む装置が液晶モニタ装置の場合、上記映像信号源VSとして、例えば、パーソナルコンピュータなどが挙げられる。
より詳細には、画像表示装置1を含む装置がテレビジョン受像機100aの場合、当該テレビジョン受像機100aは、映像信号源VSと画像表示装置1とを備え、図3(a)に示すように、当該映像信号源VSには、例えば、テレビ放送信号が入力される。さらに、当該映像信号源VSは、当該テレビ放送信号からのチャネルを選択し、選択されたチャネルのテレビ映像信号を、映像信号DATとして出力するチューナ部TSを備えている。
一方、画像表示装置1を含む装置が液晶モニタ装置100bである場合、当該液晶モニタ装置100bは、図3(b)に示すように、例えば、パーソナルコンピュータなどからの映像のモニタ信号を、液晶パネル11への映像信号として出力するモニタ信号処理部101を備えている。なお、当該モニタ信号処理部101は、信号処理回路21あるいは制御回路12自体であってもよいし、これらの前段または後段に設けられる回路であってもよい。
なお、以下では、説明の便宜上、例えば、i番目のデータ信号線SLiのように、位置を特定する必要がある場合にのみ、位置を示す数字または英字を付して参照し、位置を特定する必要がない場合や総称する場合には、位置を示す文字を省略して参照する。
上記画素アレイ2は、複数(この場合は、n本)のデータ信号線SL1〜SLnと、各データ信号線SL1〜SLnに、それぞれ交差する複数(この場合は、m本)の走査信号線GL1〜GLmとを備えており、1からnまでの任意の整数をi、1からmまでの任意の整数をjとすると、データ信号線SLiおよび走査信号線GLjの組み合わせ毎に、サブ画素SPIX(i,j)が設けられている。
本実施形態の場合、各サブ画素SPIX(i,j)は、隣接する2本のデータ信号線SL(i−1)・SLiと、隣接する2本の走査信号線GL(j−1)・GLjとで囲まれた部分に配されている。
上記サブ画素SPIX(i,j)は、例えば、図4に示すように、スイッチング素子として、ゲートが走査信号線GLjへ、ソースがデータ信号線SLiに接続された電界効果トランジスタSW(i,j)と、当該電界効果トランジスタSW(i,j)のドレインに、一方電極が接続された画素容量Cp(i,j)とを備えている。また、画素容量Cp(i,j)の他端は、全サブ画素SPIX…に共通の共通電極線に接続されている。上記画素容量Cp(i,j)は、液晶容量CL(i,j)と、必要に応じて付加される補助容量Cs(i,j)とから構成されている。
上記サブ画素SPIX(i,j)において、走査信号線GLjが選択されると、電界効果トランジスタSW(i,j)が導通し、データ信号線SLiに印加された電圧が画素容量Cp(i,j)へ印加される。一方、当該走査信号線GLjの選択期間が終了して、電界効果トランジスタSW(i,j)が遮断されている間、画素容量Cp(i,j)は、遮断時の電圧を保持し続ける。ここで、液晶の透過率あるいは反射率は、液晶容量CL(i,j)に印加される電圧によって変化する。したがって、走査信号線GLjを選択し、当該サブ画素SPIX(i,j)への映像データに応じた電圧をデータ信号線SLiへ印加すれば、当該サブ画素SPIX(i,j)の表示状態を、当該映像データに合わせて変更できる。
本実施形態に係る上記画像表示装置1は、液晶セルとして、垂直配向モードの液晶セル、すなわち、電圧無印加時には、液晶分子が基板に対して略垂直に配向し、サブ画素SPIX(i,x)の液晶容量CL(i,j)への印加電圧に応じて、液晶分子が垂直配向状態から傾斜する液晶セルを採用しており、当該液晶セルをノーマリブラックモードで使用している。
より詳細には、本実施形態に係る画素アレイ2は、図5に示すように、垂直配向(VA)方式の液晶セル(液晶表示装置)111と、当該液晶セル111の両側に配された偏光板112・113とを積層して構成されている。
上記液晶セル111は、各サブ画素SPIXにそれぞれ対応する画素電極121aが設けられたTFT(Thin Film Transistor)基板111aと、対向電極121bが設けられた対向基板111bと、両基板111a・111bにて挟持され、負の誘電異方性を有するネマチック液晶からなる液晶層111cとを備えている。なお、本実施形態に係る画像表示装置1は、カラー表示可能であり、上記対向基板111bには、各サブ画素SPIXの色に対応するカラーフィルタ(図示せず)が形成されている。
さらに、上記TFT基板111aには、液晶層111c側の表面に垂直配向膜122aが形成されている。同様に、上記対向基板111bの液晶層111c側の表面には、垂直配向膜122bが形成されている。これにより、上記両電極121a・121b間に電圧が印加されていない状態において、両基板111a・111b間に配された液晶層111cの液晶分子Mを、上記基板111a・111b表面に対して略垂直に配向させることができる。
一方、両電極121a・121b間に電圧が印加されると、液晶分子Mは、上記基板111a・111bの法線方向に沿った状態(電圧無印加状態)から、印加電圧に応じた傾斜角で傾斜する(図6参照)。なお、両基板111a・111bが対向しているので、特に区別する必要がある場合を除いて、それぞれの法線方向および面内方向を、単に法線方向あるいは面内方向と称する。
ここで、本実施形態に係る液晶セル111は、マルチドメイン配向の液晶セルであって、各サブ画素SPIXが複数の範囲(ドメイン)に分割され、配向方向、すなわち、電圧印加時に液晶分子Mが傾斜する際の方位(配向方向の面内成分)が、各ドメイン間で異なるように制御されている。
具体的には、図7に示すように、上記画素電極121aには、断面形状が山型で、面内の形状がジグザグと略直角に曲がる突起列123a…が、ストライプ状に形成されている。一方、上記対向電極121bには、面内の形状がジグザグと略直角に曲がるスリット(開口部:電極が形成されていない部分)123b…が、ストライプ状に形成されている。これらの突起列123aとスリット123bの面内方向における間隔は、予め定められた間隔に設定されている。また、上記突起列123aは、上記画素電極121a上に感光性樹脂を塗布し、フォトリソグラフィー工程で加工することで形成されている。さらに、上記両電極121a・121bは、それぞれの基板111a・111b上にITO(Indium Tin Oxide)膜を成膜した後、その上にフォトレジストを塗布して電極のパターンを露光して現像した後エッチングすることにより形成されており、上記スリット123bは、対向電極121bを形成する際に、スリット123bの部分を除くようにパターニングすることによって形成される。
ここで、突起列123aの近傍では、液晶分子が、突起列123aの斜面に垂直になるように配向する。加えて、電圧印加時において、突起列123aの近傍の電界は、突起列123aの斜面に平行になるように傾く。ここで、液晶分子は、長軸が電界に垂直な方向に傾くので、液晶分子は、基板表面に対して斜め方向に配向する。さらに、液晶の連続性によって、突起列123aの斜面から離れた液晶分子も斜面近傍の液晶分子と同様の方向に配向する。
同様に、スリット123bのエッジ(スリット123bと対向電極121bとの境界)近傍の領域では、電圧印加時において、基板表面に対して傾斜した電界が形成されるので、液晶分子は、基板表面に対して斜め方向に配向する。さらに、液晶の連続性によって、エッジ近傍の領域から離れた液晶分子もエッジ近傍の液晶分子と同様の方向に配向する。
これらの結果、各突起列123a…およびスリット123b…において、角部Cと角部Cとの間の部分を線部と称すると、突起列123aの線部L123aとスリット123bの線部L123bとの間の領域では、電圧印加時における液晶分子の配向方向の面内成分は、線部L123aから線部L123bへの方向の面内成分と一致する。
ここで、突起列123aおよびスリット123bは、角部Cで略直角に曲がっている。したがって、液晶分子の配向方向は、サブ画素SPIX内で4分割され、サブ画素SPIX内に、液晶分子の配向方向が互いに異なるドメインD1〜D4を形成できる。
一方、図5に示す両偏光板112・113は、偏光板112の吸収軸AA112と偏光板113の吸収軸AA113とが直交するように配置されている(図7参照)。さらに、両偏光板112・113は、それぞれの吸収軸AA112・AA113と、電圧印加時における、上記各ドメインD1〜D4の液晶分子の配向方向の面内成分とが、45度の角度をなすように配置されている(図7参照)。なお、図5では、直交し合う吸収軸AA112と吸収軸AA113との例として、吸収軸AA112を紙面に平行な軸、吸収軸AA113を紙面に直交する軸としているが、それぞれを90°回転させて、吸収軸AA112を紙面に直交する軸、吸収軸AA113を紙面に平行な軸としてもよい。
以上説明した画素アレイ2では、画素電極121aと対向電極121bとの間に電圧を印加している間、液晶セル111の液晶分子は、図6に示すように、基板法線方向に対して、電圧に応じた角度だけ傾斜配向している。これにより、液晶セル111を通過する光には、電圧に応じた位相差が与えられる。
ここで、両偏光板112・113の吸収軸AA112・AA113は、互いに直交するように配置されている。したがって、出射側の偏光板(例えば、112)へ入射する光は、液晶セル111が与える位相差に応じた楕円偏光になり、当該入射光の一部が偏光板112を通過する。この結果、印加電圧に応じて偏光板112からの出射光量を制御でき、階調表示が可能となる。
さらに、上記液晶セル111では、サブ画素内に、液晶分子の配向方向が互いに異なるドメインD1〜D4が形成されている。したがって、あるドメイン(例えば、D1)に属する液晶分子の配向方向に平行な方向から、液晶セル111を見た結果、当該液晶分子が透過光に位相差を与えることができない場合であっても、残余のドメイン(この場合は、D2〜D4)の液晶分子は、透過光に位相差を与えることができる。したがって、各ドメイン同士が、互いに光学的に補償し合うことができる。この結果、液晶セル111を斜め方向から見た場合の表示品位を改善し、視野角を拡大できる。
これとは逆に、画素電極121aと対向電極121bとの間に電圧を印加していない間、液晶セル111の液晶分子は、図5に示すように、垂直配向状態にある。この状態(電圧無印加時)では、法線方向から液晶セル111へ入射した光は、各液晶分子によって位相差が与えられず、偏光状態を維持したままで液晶セル111を通過する。この結果、出射側の偏光板(例えば、112)へ入射する光は、偏光板112の吸収軸AA112に略平行な方向の直線偏光となり、偏光板112を通過することができない。この結果、画素アレイ2は、黒を表示できる。
このように、本実施形態に係る画素アレイ2では、画素電極121aと対向電極121bとの間に電圧を印加することによって、基板表面に対して斜めの電界を発生させ、液晶分子を傾斜配向させる。これにより、画素電極121aへ印加する電圧レベルに応じて、サブ画素SPIXの透過率を変更でき、階調表示できる。
上記構成において、図2に示す走査信号線駆動回路4は、各走査信号線GL1〜GLmへ、例えば、電圧信号など、選択期間か否かを示す信号を出力している。また、走査信号線駆動回路4は、選択期間を示す信号を出力する走査信号線GLjを、例えば、制御回路12から与えられるクロック信号GCKやスタートパルス信号GSPなどのタイミング信号に基づいて変更している。これにより、各走査信号線GL1〜GLmは、予め定められたタイミングで、順次選択される。
さらに、データ信号線駆動回路3は、映像信号として、時分割で入力される各サブ画素SPIX…への映像データ…を、所定のタイミングでサンプリングするなどしてで、それぞれ抽出する。さらに、データ信号線駆動回路3は、走査信号線駆動回路4が選択中の走査信号線GLjに対応する各サブ画素SPIX(1,j)〜SPIX(n,j)へ、各データ信号線SL1〜SLnを介して、それぞれへの映像データに応じた出力信号を出力する。
なお、データ信号線駆動回路3は、制御回路12から入力される、クロック信号SCKおよびスタートパルス信号SSPなどのタイミング信号に基づいて、上記サンプリングタイミングや出力信号の出力タイミングを決定している。
一方、各サブ画素SPIX(1,j)〜SPIX(n,j)は、自らに対応する走査信号線GLjが選択されている間に、自らに対応するデータ信号線SL1〜SLnに与えられた出力信号に応じて、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。
ここで、走査信号線駆動回路4は、走査信号線GL1〜GLmを順次選択している。
したがって、画素アレイ2の全画素を構成するサブ画素SPIX(1,1)〜SPIX(n,m)を、それぞれへの映像データが示す明るさ(階調)に設定でき、画素アレイ2へ表示される画像を更新できる。
なお、上記各サブ画素SPIXへの映像データDは、当該サブ画素SPIXの階調レベルを特定できれば、階調レベル自体であってもよいし、階調レベルを算出するためのパラメータであってもよいが、以下では、一例として、映像データDがサブ画素SPIXの階調レベル自体である場合について説明する。
また、上記画像表示装置1において、映像信号源VSから信号処理回路21へ与えられる映像信号DATは、後述するように、アナログ信号であってもよいし、デジタル信号であってもよい。また、フレーム単位(画面全体単位)で伝送されていてもよいし、1フレームを複数のフィールドに分割すると共に、当該フィールド単位で伝送されていてもよいが、以下では、一例として、デジタルの映像信号DATがフレーム単位で伝送される場合について説明する。
すなわち、本実施形態に係る映像信号源VSは、映像信号線VLを介して、画像表示装置1の信号処理回路21に映像信号DATを伝送する際、あるフレーム用の映像データを全て伝送した後に、次のフレーム用の映像データを伝送するなどして、各フレーム用の映像データを時分割伝送している。
また、上記フレームは、複数の水平ラインから構成されており、上記映像信号線VLでは、例えば、あるフレームにおいて、ある水平ライン用の映像データ全てが伝送された後に、次に伝送する水平ライン用の映像データを伝送するなどして、各水平ライン用の映像データが時分割伝送されている。さらに、上記映像信号源VSは、1水平ライン分の映像データを伝送する際も上記映像信号線VLを時分割駆動しており、予め定められた順番で、映像データが順次伝送される。
なお、当該これらの映像データは、各サブ画素への映像データDを特定できるものであれば、サブ画素への映像データD自体を個別に伝送し、当該映像データ自体をサブ画素への映像データDとして使用したり、当該各映像データDに対して、何らかのデータ処理を行ったデータを送信し、信号処理回路21で当該データを元の各映像データDに復元してもよいが、本実施形態では、例えば、画素の色を示す映像データ(例えば、RGBで表示されたデータなど)が順次伝送されており、信号処理回路21が各画素の映像データに基づいて各サブ画素への映像データDを生成している。一例として、上記映像信号DATがXGA(eXtended Graphics Array)規格に沿った映像信号の場合、上記各画素の映像データの伝送周波数(ドットクロック)は、65〔MHz〕である。
一方、信号処理回路21は、映像信号線VLを介して伝送される映像信号DATに対して、階調遷移を強調する処理と、サブフレームへの分割処理およびγ変換処理とを行って、映像信号DAT2を出力できる。
なお、当該映像信号DAT2は、処理後の各サブ画素への映像データから構成されており、あるフレームにおける各サブ画素への映像データは、各サブフレームにおける各サブ画素への映像データの組み合わせとして与えられている。また、本実施形態では、映像信号DAT2を構成する各映像データも時分割で伝送している。
より詳細に説明すると、信号処理回路21は、映像信号DAT2を伝送する際、あるフレーム用の映像データを全て伝送した後に、次のフレーム用の映像データを伝送するなどして、各フレーム用の映像データを時分割伝送している。また、当該各フレームは、複数のサブフレームから構成されており、信号処理回路21は、例えば、あるサブフレーム用の映像データを全て伝送した後で、次に伝送するサブフレーム用の映像データを伝送するなどして、各サブフレーム用の映像データを時分割で伝送している。同様に、当該サブフレーム用の映像データは、複数の水平ライン用の映像データからなり、当該水平ライン用の映像データは、各サブ画素への映像データから構成されている。さらに、信号処理回路21は、あるサブフレーム用の映像データを送信する際、例えば、ある水平ライン用の映像データ全てが伝送された後に、次に伝送する水平ライン用の映像データを伝送するなどして、各水平ライン用の映像データが時分割伝送すると共に、各水平ライン用の映像データを送信する際、例えば、予め定められた順番で、各サブ画素への映像データを順次伝送している。
ここで、後述するように、階調遷移強調処理を後に行ってもよいが、以下では、階調遷移を強調した後に、サブフレームへの分割処理およびγ変換処理を行う構成について説明する。
すなわち、図1に示すように、本実施形態に係る信号処理回路21には、映像信号DATに対して、各サブ画素SPIXにおける階調遷移を強調する補正を行い、補正後の映像信号DAToを出力する変調処理部(補正手段)31と、当該映像信号DAToに基づいて、サブフレームへの分割およびγ変換の処理を行い、上記補正後の映像信号DAT2を出力するサブフレーム処理部32とが設けられている。なお、本実施形態に係る画像表示装置1は、カラー表示のために、R,G,B用のサブ画素を備えており、上記変調処理部31およびサブフレーム処理部32は、R,G,Bのそれぞれ毎に設けられているが、それぞれの回路は、入力される映像データD(i,j,k)を除いて同じ構成なので、以下では、図1を参照しながら、R用の回路についてのみ説明する。
上記変調処理部31は、詳細は後述するが、入力される映像信号が示している各サブ画素への映像データ(この場合は、映像データD(i,j,k))のそれぞれを補正し、補正後の各映像データ(この場合は、映像データDo(i,j,k))からなる映像信号DAToを出力することができる。なお、図1、並びに、後述する図15、図16、図39、図40、図42、図44および図45では、ある特定のサブ画素SPIX(i,j)に関する映像データのみを例示しており、これらの映像データを記載する際、例えば、映像データDo(k)のように、場所を示す符号i,jを省略している。
一方、上記サブフレーム処理部32は、1フレーム期間を複数のサブフレームに分割すると共に、あるフレームFR(k)の映像データDo(i,j,k)に基づいて、当該フレームFR(k)の各サブフレーム用の映像データS…(i,j,k)を生成できる。
本実施形態では、例えば、1フレームFR(k)を2つのサブフレームに分割しており、サブフレーム処理部32は、各フレーム毎に、そのフレーム(例えば、FR(k))の映像データDo(i,j,k)に基づいて、各サブフレームのそれぞれに対応する映像データSo1(i,j,k)およびSo2(i,j,k)を出力している。
なお、以下では、あるフレームFR(k)を構成する各サブフレームのうち、時間的に前のサブフレームをSFR1(k)、時間的に後のサブフレームを、SFR2(k)と称し、信号処理回路21がサブフレームSFR1(k)用の映像データを送信した後でサブフレームSFR2(k)用の映像データを送信する場合について説明する。また、サブフレームSFR1(k)には、映像データSo1(i,j,k)が対応し、サブフレームSFR2(k)には、映像データSo2(i,j,k)が対応している。さらに、信号処理回路21に、あるフレームFR(k)の映像データD(i,j,k)が入力されてから、当該映像データD(i,j,k)に対応する電圧がサブ画素SPIX(i,j)に印加されるまでの時間は、種々の時間に設定できるが、当該時間の長さに拘わらず、あるフレームFR(k)の映像データD(i,j,k)と、当該映像データD(i,j,k)に対して、階調遷移強調処理、フレーム分割処理およびγ補正処理を施したデータ(補正後のデータSo1(i,j,k)およびSo2(i,j,k))と、当該補正後のデータに対応する電圧(V1(i,j,k)およびV2(i,j,k))とを、「互いに同じフレームFR(k)に対応するもの」と称し、これらのデータおよび電圧に対応する期間を、フレームFR(k)と称する。また、これらのデータ、電圧およびフレームを、互いに同じフレーム番号(例えば、k)を付して参照する。
ここで、これらのデータおよび電圧に対応する期間とは、より詳細には、あるフレームFR(k)の映像データD(i,j,k)がサブ画素SPIX(i,j)に入力されてから、次のフレームFR(k+1)の映像データD(i,j,k+1)が入力されるまでの期間、上記映像データD(i,j,k)に対して上記各処理を施した補正後のデータSo1(i,j,k)およびSo2(i,j,k)のうちの最初の方(この例では、So1(i,j,k))を出力してから、次の上記映像データD(i,j,k+1)に対して上記各処理を施した補正後のデータSo1(i,j,k+1)およびSo2(i,j,k+1)のうちの最初の方(この例では、So1(i,j,k+1))を出力するまでの期間、あるいは、上記映像データSo1(i,j,k)に応じて印加される電圧V1(i,j,k)がサブ画素SPIX(i,j)に印加されてから、次の上記映像データSo1(i,j,k+1)に応じて印加される電圧V1(i,j,k+1)がサブ画素SPIX(i,j)に印加されるまでの期間である。
また、説明の便宜上、以下では、各サブフレーム、並びに、それに対応する映像データまたは電圧を総称する際、例えば、サブフレームSFR(x)のように、サブフレームの番号を示す末尾の数字を省略して参照する。この場合、あるサブフレームSFR1(k)およびSFR2(k)は、サブフレームSFR(x)およびSFR(x+1)となる。
上記サブフレーム処理部32は、より詳細には、1フレーム分の各サブ画素SPIXへの映像データDを記憶するフレームメモリ41と、映像データと第1のサブフレームにおける映像データSo1との対応関係を記憶したルックアップテーブル(LUT)42と、映像データと第2のサブフレームにおける映像データSo2との対応関係を記憶したLUT43と、これらを制御する制御回路44とを備えている。なお、当該LUT42・43が特許請求の範囲に記載の記憶手段に対応し、制御回路44が生成手段に対応する。
当該制御回路44は、各フレーム毎に1回ずつ、そのフレーム(例えば、FR(k))における、各サブ画素SPIX(1,1)〜(n,m)への映像データD(1,1,k)〜D(n,m,k)を、当該フレームメモリ41へ書き込むと共に、各フレーム毎にサブフレームの個数(この場合は、2回)ずつ、当該フレームメモリ41から、上記各映像データD(1,1,k)〜D(n,m,k)を読み出すことができる。
また、上記LUT42には、上記読み出した映像データ(1,1,k)〜D(n,m,k)が取り得る値のそれぞれに関連付けて、その値を取った場合に出力すべき映像データSo1を示す値が記憶されている。同様に、上記LUT43には、上記取り得る値のそれぞれに関連付けて、その値を取った場合に出力すべき映像データSo2を示す値が記憶されている。
さらに、上記制御回路44は、LUT42を参照して、上記読み出した映像データD(i,j,k)に対応する映像データSo1(i,j,k)を出力すると共に、LUT43を参照して、上記読み出した映像データD(i,j,k)に対応する映像データSo2(i,j,k)を出力することができる。なお、各LUT42・43に記憶されている値は、各映像データSo1・So2を特定できれば、例えば、上記取り得る値との差などであってもよいが、本実施形態では、各映像データSo1・So2の値自体が格納されており、制御回路44は、各LUT42・43から読み出した値を、各映像データSo1・So2として出力している。
上記LUT42・43に格納されている値は、上記各取り得る値をg、当該値gに対応して、それぞれに格納されている値を、P1、P2とするとき、以下のように設定されている。なお、サブフレームSFR1(k)の映像データSo1の方が高い輝度を示すように設定してもよいが、以下では、サブフレームSFR2(k)の映像データSo2が、映像データSo1以上の輝度を示すように設定されている場合について説明する。
すなわち、gが予め定められた閾値以下の階調(閾値の示す輝度と同じかより低い輝度)を示している場合、値P1は、暗表示用に定められた範囲内の値に設定され、値P2は、当該値P1と上記値gとに応じた値に設定されている。なお、暗表示用の範囲の上限値は、暗表示用に予め定められた階調であり、下限値は、最低輝度を示す階調(黒)よりも大きな値に設定されている。なお、当該範囲は、上限値および下限値を含んでいる。また、当該暗表示用に予め定められた階調は、後述する白浮きの量を所望の量以下に抑制可能な値に設定することが望ましい。
これとは逆に、gが予め定められた閾値よりも明るい階調(閾値の示す輝度よりも高い輝度)を示している場合、値P2は、明表示用に定められた範囲内の値に設定され、値P1は、当該値P2と上記値gとに応じた値に設定されている。なお、明表示用の範囲は、明表示用に予め定められた階調以上の階調であり、当該明表示用に予め定められた階調が最高輝度を示している場合は、最高輝度を示す階調(白)である。また、当該明表示用に予め定められた階調は、後述する白浮きの量を所望の量以下に抑制可能な値に設定することが望ましい。
この結果、あるフレームFR(k)における、サブ画素SPIX(i,j)への映像データD(i,j,k)が、上記閾値以下の階調を示している場合、すなわち、低輝度領域では、当該フレームFR(k)におけるサブ画素SPIX(i,j)の輝度の高低は、主として、値P2の大小によって制御される。したがって、サブ画素SPIX(i,j)の表示状態を、フレームFR(k)のうち、少なくともサブフレームSFR1(k)の期間には、暗表示状態にすることができる。これにより、あるフレームFR(k)における映像データD(i,j,k)が低輝度領域の階調を示しているときに、当該フレームFR(k)におけるサブ画素SPIX(i,j)の発光状態を、CRT(Cathode−Ray Tube)のようなインパルス型発光に近づけることができ、画素アレイ2に動画表示する際の画質を向上できる。
また、あるフレームFR(k)における、サブ画素SPIX(i,j)への映像データD(i,j,k)が、上記閾値よりも高い階調を示している場合、すなわち、高輝度領域では、当該フレームFR(k)におけるサブ画素SPIX(i,j)の輝度の高低は、主として、値P1の大小によって制御される。したがって、両サブフレームSFR1(k)およびSFR2(k)の輝度を略等分に割り振る構成と比較して、サブ画素SPIX(i,j)のサブフレームSFR1(k)における輝度と、サブフレームSFR2(k)における輝度との差を大きく設定できる。この結果、あるフレームFR(k)における映像データD(i,j,k)が高輝度領域の階調を示しているときにも、殆どの場合で、当該フレームFR(k)におけるサブ画素SPIX(i,j)の発光状態をインパルス型発光に近づけることができ、画素アレイ2に動画表示する際の画質を向上できる。
さらに、上記構成では、上記映像データD(i,j,k)が高輝度領域の階調を示しているとき、サブフレームSFR2(k)用の映像データSo2(i,j,k)は、明表示用に定められた範囲内の値になり、上記映像データD(i,j,k)の示す輝度が高くなるに従って、サブフレームSFR1(k)用の映像データSo1(i,j,k)が大きくなる。したがって、白表示が指示された場合にも暗表示する期間を必ず設ける構成と比較して、当該フレームFR(k)におけるサブ画素SPIX(i,j)の輝度を高くすることができる。この結果、サブ画素SPIX(i,j)の発光状態を上記インパルス型に近づけることによって、動画表示時の画質を向上しているにも拘わらず、サブ画素SPIX(i,j)の輝度の最高値を大幅に増大させることができ、より明るい画像表示装置1を実現できる。
ここで、広視野角といわれているVAパネルでも、視野角度による階調特性の変化を完全になくすことはできず、例えば左右方向の視野角度が大きくなると階調特性が悪化してしまう。
例えば、図8に示すように、視野角度が60度となると、正面からパネルを望む場合(視野角度0度)に対し、階調γ特性が変わり、中間調の輝度が明るくなる白浮き現象が起こってしまう。
これに対して、上記構成では、上記映像データD(i,j,k)が高輝度領域の階調と低輝度領域の階調とのいずれを示しているときであっても、上記両映像データSo1(i,j,k)およびSo2(i,j,k)の一方は、明表示用に定められた範囲内の値、あるいは、暗表示用に定められた範囲内の値に設定されており、当該フレームFR(k)におけるサブ画素SPIX(i,j)の輝度の高低は、主として、他方の大小によって制御される。
ここで、図8からもわかるように、上記白浮きの量(想定している輝度とのズレ)は、中間階調の場合で最も大きくなり、充分に低い輝度の場合、および、充分に高い輝度の場合には、比較的少ない値に留められている。
したがって、図9に示すように、各サブフレームSFR1(k)・SFR2(k)の双方を同程度に増減して上記輝度の高低を制御する構成(双方が中間調になる構成)、あるいは、フレーム分割せずに表示する構成と比較して、発生する白浮きの総量を大幅に抑えることができ、画像表示装置1の視野角特性を大幅に向上できる。
ところで、本実施形態では、画素アレイ2が上記垂直配向モードの液晶セルであるため、液晶分子が略垂直に配向している状態(黒表示状態)から、傾斜状態(中間階調あるいは白表示状態)へ遷移するときの応答速度は、液晶分子が既に傾斜している状態(黒以外の表示状態)から、表示すべき階調に応じて傾斜角度を変更するときの応答速度よりも遅くなる。この結果、上記暗表示用に定められた範囲内の値を黒に設定すると、上述したようにサブフレームに分割して駆動する際の応答速度向上、あるいは、サブ画素SPIXの明るさの向上が制限されやすい。
より詳細には、図5に示すように、液晶分子が略垂直に配向している状態(黒表示状態)において、画素電極121aに電圧を印加すると、図7に示す突起列123a…近傍の領域およびスリット123b近傍の領域の液晶分子は、上記電圧印加によって形成される斜め電界の影響を受けて、斜め方向に配向し、これらの領域から離れた液晶分子の配向方向は、液晶の連続性によって、上記各領域の液晶分子が配向した後で決定される。
ただし、各液晶分子が略垂直に配向している状態では、配向方位(配向方向の基板に平行な面内成分)が未だ決定されていないため、電界あるいは液晶の連続性に従って、各液晶分子が自らの配向方向を決定する際には、液晶分子の傾斜角度(液晶分子の配向方向の基板法線方向成分)だけではなく、配向方位も決定する必要がある。したがって、既に配向方位が決定されている状態から遷移する場合と比較して、液晶分子の応答速度が遅くなる傾向にある。特に、上記近傍の領域から離れた領域では、近傍の領域の液晶分子の配向方向が決定された後に、液晶分子の配向方向が決定されるため、これらの液晶分子の応答速度はさらに遅くなる。これらの結果、サブ画素SPIXの輝度(透過率)の応答速度は、液晶分子が既に傾斜している状態(黒以外の表示状態)から、表示すべき階調に応じて傾斜角を変更する場合と比較して、液晶分子が略垂直に配向している状態(黒表示状態)から、傾斜状態(中間階調あるいは白表示状態)へ遷移するときの方が遅くなってしまう。なお、階調遷移を強調すれば、ある程度、応答時間を短縮できる。ただし、階調遷移を強調し過ぎると、上記近傍の領域の応答速度と上記離れた領域の応答速度との相違によって、サブ画素SPIX中に、輝度の異なる領域が視認されてしまう。この結果、階調遷移強調の程度は、輝度の異なる領域が視認されない程度、あるいは、視認されても許容されれる程度に制限する必要があり、階調遷移強調による応答速度向上には限界がある。
一例として、上記暗表示用に定められた範囲内の値を黒に設定した構成(第1の比較例の構成)では、図10に示すように、例えば、映像データDが黒を示している状態(t0〜t1の期間)の後、t1の時点において、上記予め定められた閾値を超える直前の階調に変化したとする。
この場合、t0〜t1の期間のフレームFRを、例えば、フレームFR(1)〜FR(5)とすると、各フレームFR(1〜5)において、映像データD(i,j,1〜5)は、黒を示す値(例えば、0)となり、サブフレームSFR1(1〜5)の映像データSo1(i,j,1〜5)、および、サブフレームSFR2(1〜5)の映像データSo2(i,j,1〜5)も、黒を示す値に設定される。
一方、t1以降のフレームFR(6〜)では、映像データD(i,j,6〜)が、上記閾値を超えていないので、サブフレーム処理部32は、サブフレームSFR1(6〜)の映像データSo1(i,j,6〜)を暗表示用に定められた範囲内の値(この場合は、黒)に設定し、サブフレームSFR2(6〜)の映像データSo2(i,j,6〜)を増減して、各フレームFR(6〜)におけるサブ画素SPIX(i,j)の輝度の時間積分値を制御しようとする。ここで、上述したように、映像データD(i,j,6〜)は、上記閾値を超えていないが、超える直前の値である。したがって、上記映像データSo2(i,j,6〜)は、白あるいは白に近い値に設定される。
この場合、サブ画素SPIX(i,j)が、映像データSo1(i,j,6)によって駆動されていた期間から、映像データSo2(i,j,6)によって駆動される期間へと移行する時点(図中、t2の時点)において、サブ画素SPIX(i,j)には、黒表示状態から白状態への遷移が指示される。ただし、上述したように、垂直配向モードの液晶セルをノーマリブラックモードで駆動する構成では、当該遷移の際の応答速度が遅くなっており、サブ画素SPIX(i,j)は、この指示に充分に応答できなくなってしまう。なお、実際には、サブフレーム処理部32が各映像データSo1(i,j,k)・So2(i,j,k)を生成する時点と、サブ画素SPIX(i,j)が、これらの映像データSo1(i,j,k)・So2(i,j,k)によって駆動される期間の最初の時点との間には、時間差があるが、図10および後述する図12、あるいは、それらの説明では、便宜上、この時間差を0としている。
この結果、上記閾値を超える直前の階調と黒とが繰り返して指示されると、サブ画素SPIX(i,j)の輝度の時間変化は、図11に示すようになる。なお、図11は、上記閾値が、白表示時の輝度を1としたとき、0.5の輝度に設定されており、輝度を増加させる階調遷移(ライズの階調遷移)の速度が、輝度を減少させる階調遷移(ディケイの階調遷移)の10倍遅い場合を示している。
この場合、図11に示すように、本来であれば、サブ画素SPIX(i,j)の最大輝度は、白表示時と同一の輝度にまで到達すべきであるが、実際には、白表示時の0.4倍の輝度にまでしか到達しておらず、白表示時の0.5倍であるべき、サブ画素SPIX(i,j)の平均輝度は、実際には、0.14倍にまで下がってしまう。
このように、上記暗表示用に定められた範囲内の値を黒に設定すると、サブ画素SPIX(i,j)の応答速度が低下して、サブ画素SPIXの明るさが低下する虞れがある。
これに対して、本実施形態に係るサブフレーム処理部32では、上記暗表示用に定められた範囲内の値が、黒よりも明るい値に設定された暗階調(例えば、階調がγ2.2、8ビット表示で表現される場合の24階調)に設定されている。
この結果、図10と同様の映像データD(i,j,1〜)が入力される場合に、サブフレーム処理部32が各フレームFR(1〜)において生成する各映像データSo1(i,j,1〜)およびSo2(i,j,1〜)は、図12に示すようになり、各サブフレームSFR1(1〜)の映像データSo1(i,j,1〜)は、上記黒以外の暗階調に設定される。
この場合、図10と同様に、上記映像データSo2(i,j,6〜)は、白あるいは白に近い値に設定される。ところが、各サブフレームSFR1(1〜)の映像データSo1(i,j,1〜)は、上記黒以外の暗階調に設定されている。したがって、サブ画素SPIX(i,j)には、t1の時点で、黒から暗階調への遷移が指示された後、t2の時点では、暗階調から上記白または白に近い階調への遷移が指示される。
ここで、t1の時点での階調遷移は、黒からの階調遷移であるが、暗階調への遷移なので、垂直配向モードの液晶セルをノーマリブラックモードで駆動する場合であっても、サブ画素SPIX(i,j)は、何ら支障なく、サブフレーム期間内に応答できる。一方、t2の時点での階調遷移は、黒からの階調遷移ではなく、暗階調からの階調遷移なので、図10のように黒からの階調遷移させる構成と比較して、大幅に応答速度を向上できる。
なお、上記暗表示用に定められた範囲内の値を黒以外の暗階調に設定すると、黒に設定する場合と比較して、サブ画素SPIX(i,j)の輝度の時間積分値は大きく(明るく)なる。ところが、黒に充分に近い暗階調と黒との間で階調遷移する場合、ライズの階調遷移時の応答時間τriseは、ディケイの階調遷移時の応答時間τdよりも大幅に大きいため、フレーム期間全体での輝度の時間平均値を充分暗い値に保つことができ、使用者に黒と認識させることができる。
したがって、例えば、図11と同様に、上記閾値を超える直前の階調と黒とが繰り返して指示したとき、サブ画素SPIX(i,j)の輝度の時間変化は、図13に示すようになり、サブ画素SPIX(i,j)の最大輝度を、白表示時と同一の輝度にまで到達させることができる。また、サブ画素SPIX(i,j)の平均輝度を、所望の値(0.5倍)に設定できる。なお、図11の場合と比較すると、サブ画素SPIX(i,j)の平均輝度は、3倍以上に増加されている。
この結果、上記暗表示用に定められた範囲内の値を黒に設定する構成と比較して、上述したようにサブフレームに分割して駆動する際のサブ画素SPIX(i,j)の応答速度を向上させ、サブ画素SPIXの輝度の時間積分値を増加させることができる。より明るく、しかも、動画表示時の画質の高い画像表示装置1を実現できる。
以下では、図14を参照しながら、一般的な用途で、暗表示用に定められた範囲内の値として好適な値について説明する。すなわち、上記液晶セルは、電圧無印加時において、配向膜近傍の液晶分子が略垂直に配向しているため、液晶セルのコントラスト比は、TN(Twisted Nematic)方式よりも格段に向上されており、コントラスト比が1000程度の液晶セルも数多く存在する。一方、一般的な用途として、液晶モニタ装置、あるいは、液晶テレビジョン受像機などの用途では、約400前後のコントラスト比を維持していればよい。
一例として、コントラスト比が1000程度の液晶セルにおいて、サブフレームSFR1(k)の輝度を変更しながら、黒表示時の平均輝度およびコントラスト比を評価したところ、図14の結果が得られた。なお、図では、輝度を記載する際、白表示時の輝度を1として正規化して記載している。このように、サブフレームSFR1(k)の輝度が0.012であれば、400前後のコントラスト比が確保されている。したがって、ホールド表示時の輝度が白表示時の約1%以下の階調、すなわち、階調で記載すると、γ値が2.2で、しかも、映像データが8ビットで表現される場合、約32階調以下であれば、充分なコントラスト比を保ったままで、サブ画素SPIX(i,j)の応答速度を向上させることができる。
なお、上記では、各サブフレームSFR1・SFR2用の映像データSo1・So2のうち、上記暗表示用に定められた範囲内の値に設定される映像データSo1を、黒以外の暗階調に変更すると共に、それ以外の映像データSo2は変更せず、黒のままに設定する場合を例にして説明したが、当該映像データSo2も、So1と同様に、黒以外の暗階調に設定してもよい。一例として、映像データDが黒を示している場合、映像データSo1・So2の双方を同じ暗階調に設定してもよい。
ところで、入力される映像信号DATのγ特性と、画像表示装置1の画素アレイ2(図2参照)のγ特性とが異なっている場合には、映像信号DATが入力されてから、それに対応する電圧をパネル11に印加するまでの間に、γ補正処理を行う必要がある。また、上記両γ特性が一致していたとしても、ユーザの指示などによって、本来とは異なるγ特性で画像を表示する場合には、映像信号DATが入力されてから、それに対応する電圧をパネル11に印加するまでの間に、γ補正処理を行う必要がある。
ここで、第2の比較例として、パネル11に入力する信号を変更せずに、パネル11へ印加する電圧を制御してγ補正を行う場合、基準電圧を制御する回路が必要になり、回路規模が増大する虞れがある。特に、本実施形態のように、カラー表示する場合に、各色成分(例えば、R,G,B)毎に基準電圧を制御する回路を設けると、回路規模が大幅に増大してしまう。
一方、第3の比較例として、図15に示す信号処理回路521のように、図1と略同様の回路531〜544に加えて、変調処理部31の前段または後段に(図の例では、前段)、γ補正を行うγ補正回路533を設けて、パネル11に入力する信号を変更する構成では、基準電圧を制御する回路に代えて、γ補正回路533が必要になり、依然として、回路規模が増大する虞れがある。なお、図15の例では、γ補正回路533は、入力され得る値に対応付けて、当該値に対応するγ補正後の出力値を記憶するLUT533aを参照して、γ補正後の映像データを生成している。
これに対して、本実施形態に係る信号処理回路21では、上記各LUT42・43が、γ変換された、各サブフレームの映像データを示す値を記憶することによって、時分割駆動のLUT542・543と、γ変換用のLUT533aとを共用している。この結果、γ変換用のLUT533aの分だけ回路規模を削減でき、信号処理回路21に必要な回路規模を大幅に削減できる。
さらに、本実施形態では、上記LUT42・43がサブ画素SPIX(i,j)の色毎(この例では、R,G,Bのそれぞれ)に設けられているので、色毎に異なった映像データS1o・S2oを出力でき、互いに異なる色間で同じLUTを用いる場合よりも適切な値を出力できる。
特に、画素アレイ2が液晶表示パネルの場合、表示波長に応じて複屈折が変化するため、色毎に異なったγ特性を持っている。この結果、本実施形態のように、時分割駆動による応答積算輝度によって階調を表現する場合には、独立したγ補正処理をすることが望ましいので、特に効果が大きい。
さらに、γ値が変更可能な場合、上記LUT42・43は、変更可能なγ値毎に設けられ、制御回路44は、例えば、ユーザの操作などによって、γ値の変更指示を受け付けると、これら複数のLUT42・43の中から、当該指示に合ったLUT42・43を選択して、当該LUT42・43を参照する。これにより、サブフレーム処理部32は、補正すべきγ値を切り換えることができる。
また、サブフレーム処理部32は、γ値の変更指示に応じて、各サブフレームSFR1・SFR2の時間比を変更してもよい。なお、この場合、サブフレーム処理部32は、変調処理部31へ指示して、変調処理部31における各サブフレームSFR1・SFR2の時間比も変更させる。この場合は、γ値の変更指示に応じて、各サブフレームSFR1・SFR2の時間比を変更できるので、詳細は後述するように、いずれのγ値への補正が指示された場合であっても、いずれのサブフレーム(SFR1・SFR2)の輝度で1フレーム期間中の輝度を主として制御するかを、適切な明度で切り換えることができる。
以下では、変調処理部31の詳細な構成について、図16を参照しながら説明する。すなわち、本実施形態に係る変調処理部31は、予測型の階調遷移強調処理を行っており、各サブ画素SPIX(i,j)の予測値E(i,j,k)を格納し、次のフレームFR(k+1)まで記憶するフレームメモリ(予測値記憶手段)51と、当該フレームメモリ51に格納されていた、前フレームFR(k−1)の予測値E(i,j,k−1)を参照して、現フレームFR(k)の各映像データD(i,j,k)を補正して、補正後の値を、映像データDo(i,j,k)として出力する補正処理部52と、現フレームFR(k)の各サブ画素SPIX(i,j)への映像データD(i,j,k)を参照して、当該フレームメモリ51に格納されていた当該サブ画素SPIX(i,j)に関する予測値E(i,j,k−1)を、新たな予測値E(i,j,k)へと更新する予測処理部53とを備えている。
現フレームFR(k)の上記予測値E(i,j,k)は、補正後の映像データDo(i,j,k)によってサブ画素SPIX(i,j)が駆動された場合に、当該サブ画素SPIX(i,j)が、次のフレームFR(k+1)の開始時点、すなわち、次のフレームFR(k+1)の映像データDo(i,j,k+1)によるサブ画素SPIX(i,j)の駆動が開始される時点に到達していると予測される輝度に対応する階調を示す値であって、予測処理部53は、前フレームFR(k−1)の予測値E(i,j,k−1)と、現フレームFR(k)における映像データD(i,j,k)とに基づいて、上記予測値E(i,j,k)を予測している。
本実施形態では、上述したように、補正後の映像データDo(i,j,k)に対して、フレーム分割およびγ補正処理を行って、1フレームあたりに、2つの映像データSo1(i,j,k)およびSo2(i,j,k)を生成し、1フレーム期間中に、それぞれに対応する電圧V1(i,j,k)およびV2(i,j,k)を、サブ画素SPIX(i,j)に印加している。ただし、後述するように、前フレームFR(k−1)の予測値E(i,j,k−1)と、現フレームFR(k)の映像データD(i,j,k)とが特定されれば、補正後の映像データDo(i,j,k)が特定され、当該映像データDo(i,j,k)が特定されれば、上記両映像データSo1(i,j,k)およびSo2(i,j,k)、並びに、上記両電圧V1(i,j,k)およびV2(i,j,k)も特定される。
また、上記予測値E(i,j,k−1)は、前フレームFR(k−1)の予測値なので、現フレームFR(k)を基準にして言い直すと、当該予測値E(i,j,k−1)は、サブ画素SPIX(i,j)が現フレームFR(k)の開始時に到達していると予測される輝度に対応する階調を示す値であり、現フレームFR(k)の開始時点におけるサブ画素SPIX(i,j)の表示状態を示す値である。なお、サブ画素SPIX(i,j)が液晶表示素子の場合、当該値は、サブ画素SPIX(i,j)の液晶分子の配向状態をも示している。
したがって、予測処理部53による予測方法が正確であり、前フレームFR(k−1)の予測値E(i,j,k−1)が正確に予測されていれば、予測処理部53は、前フレームFR(k−1)の予測値E(i,j,k−1)と、現フレームFR(k)における映像データD(i,j,k)とに基づいて、上記予測値E(i,j,k)も正確に予測できる。
一方、上記補正処理部52は、上記前フレームFR(k−1)の予測値E(i,j,k−1)、すなわち、現フレームFR(k)の開始時点におけるサブ画素SPIX(i,j)の表示状態を示す値と、現フレームFR(k)の映像データD(i,j,k)とに基づいて、当該予測値E(i,j,k−1)の示す階調から、映像データD(i,j,k)への階調遷移を強調するように、映像データD(i,j,k)を補正できる。
上記両処理部52・53は、LUTのみによって実現してもよいが、本実施形態では、LUTの参照処理と補間処理との併用によって実現している。
具体的には、本実施形態に係る補正処理部52は、LUT61を備えている。当該LUT61には、映像データD(i,j,k)と予測値E(i,j,k−1)とが取り得る組み合わせのそれぞれに対応付けて、当該組み合わせが入力された場合に出力すべき映像データDoを示す値が格納されている。なお、当該値は、上述したLUT42・43の場合と同様、映像データDoを特定できる値であれば、どのような値であってもよいが、以下では、映像データDo自体が格納されている場合について説明する。
ここで、LUT61には、取り得る組み合わせ全てに対応する値を格納してもよいが、本実施形態に係るLUT61は、記憶容量を削減するため、予め定められた一部の組み合わせについてのみ、それに対応する値を格納している。また、補正処理部52に設けられた演算部62は、LUT61に格納されていない組み合わせが入力された場合は、LUT61から、当該入力された組み合わせに近い複数の組み合わせに対応する値を読み出し、それらの値を予め定められた演算によって補間して、入力された組み合わせに対応する値を算出している。
同様に、本実施形態に係る予測処理部53に設けられたLUT71には、映像データD(i,j,k)と予測値E(i,j,k−1)とが取り得る組み合わせのそれぞれに対応付けて、当該組み合わせが入力された場合に出力すべき値を示す値が格納されている。なお、LUT71にも、上記と同様、出力すべき値(この場合は、予測値E(i,j,k))自体が格納されている。また、上記と同様に、LUT71に値を格納する組み合わせも予め定められた一部の組み合わせに制限されていると共に、予測処理部53に設けられた演算部72は、LUT71を参照した補間演算によって、入力された組み合わせに対応する値を算出している。
上記構成では、フレームメモリ51に、前フレームFR(k−1)の映像データD(i,j,k−1)自体ではなく、予測値E(i,j,k−1)が格納されており、補正処理部52は、前フレームFR(k−1)の予測値E(i,j,k−1)、すなわち、現フレームFR(k)の開始時点におけるサブ画素SPIX(i,j)の表示状態を予測した値を参照して、現フレームFR(k)の映像データD(i,j,k)を補正している。これにより、インパルス型発光に近づけて動画表示時の画質を向上させた結果、ライズ→ディケイの繰り返しが頻繁に発生するにも拘わらず、不適切な階調遷移強調を防止できる。
具体的には、応答速度の遅いサブ画素SPIX(i,j)を使用している場合、前々回から前回への階調遷移を強調しても、前回のサブフレームSFR(x−1)の終了時点におけるサブ画素SPIX(i,j)の輝度(現サブフレームFR(x)の開始時点における輝度)が、前サブフレームSFR(x−1)の映像データSo(i,j,x)の示す輝度に到達していない場合がある。この場合の例としては、階調差が大きいときや、階調遷移強調前の階調が、最大値または最小値に近くて、階調遷移を充分に強調できない場合などが挙げられる。
この場合に、信号処理回路21が、現サブフレームFR(x)の開始時点における輝度が前サブフレームSFR(x−1)の映像データSo(i,j,x)の示す輝度に到達していると見なして、階調遷移を強調すると、階調遷移を強調し過ぎたり、階調遷移の強調が不充分だったりする。
特に、輝度が増加する階調遷移(ライズの階調遷移)と、輝度が減少する階調遷移(ディケイの階調遷移)とを繰り返している場合には、上記のように見なして階調遷移を強調すると、階調遷移を強調し過ぎてサブ画素SPIX(i,j)の輝度が不所望に明るくなってしまう。この結果、不適切な階調遷移強調を、ユーザが視認し易くなり、画質が低下する虞れがある。
一方、本実施形態では、上述したように、映像データSo1(i,j,k)およびSo2(i,j,k)に対応する電圧V1(i,j,k)およびV2(i,j,k)をサブ画素SPIX(i,j)に印加することによって、当該サブ画素SPIX(i,j)の発光状態をインパルス型発光に近づけているため、サブ画素SPIX(i,j)が取るべき輝度は、サブフレーム毎に増減している。この結果、上記のように見なして階調遷移を強調すると、不適切な階調遷移によって画質が低下する虞れがある。
これに対して、本実施形態では、予測値E(i,j,k)を参照することによって、上記のように見なす場合よりも高精度に予測しているので、インパルス型発光に近づけた結果、ライズ→ディケイの繰り返しが頻繁に発生するにも拘わらず、不適切な階調遷移強調を防止できる。この結果、不適切な階調遷移強調による画質低下を招くことなく、インパルス型に近づけた発光によって動画表示時の画質を向上できる。なお、上記のように見なすよりも高精度な予測方法の他の例としては、例えば、これまでに入力された映像データの複数を参照して予測したり、これまでの予測結果の複数を参照して予測したりする方法や、これまでの予測結果と、これまでに入力された映像データと、上記今回映像データとのうち、少なくとも今回映像データを含む複数を参照して予測する方法などが挙げられる。
また、垂直配向モードかつノーマリブラックモードの液晶セルは、ディケイの階調遷移に対する応答速度がライズの場合に比べて遅く、階調遷移を強調するように変調して駆動したとしても、前々回から前回へのディケイの階調遷移において、実際の階調遷移と、所望の階調遷移とに差が発生しやすい。したがって、本実施形態のように画素アレイ2として当該液晶セルを用いた場合は、特に効果が大きい。
以下では、図17〜図30(c)を参照しながら、サブフレーム処理部32によるサブフレームへの分割処理(映像データS1oおよびS2oの生成処理)について、以下の構成、すなわち、画素アレイ2がVAモードのアクティブマトリックス(TFT)液晶パネルであり、各サブ画素SPIXが8ビットの階調を表示可能である構成を例にして、さらに詳細に説明する。なお、以下では、説明の便宜上、上記映像データS1oおよびS2oを、前段表示信号および後段表示信号と称する。
まず、液晶パネルに関する一般的な表示輝度(パネルによって表示される画像の輝度)について説明する。
通常の8ビットデータを、サブフレームを用いずに1フレームで画像を表示する場合(1フレーム期間で、液晶パネルの全走査信号線GL1〜GLmを1回だけONとする、通常ホールド表示する場合)、液晶パネルに印加される信号(映像信号DAT2)の輝度階調(信号階調)は、0〜255までの段階となる。
そして、液晶パネルにおける信号階調と表示輝度とは、以下の(1)式によって近似的に表現される。
((T−T0)/(Tmax−T0))=(L/Lmax)−^γ ・・・(1)
ここで、Lは1フレームで画像を表示する場合(通常ホールド表示で画像を表示する場合)の信号階調(フレーム階調)、Lmaxは最大の輝度階調(255)、Tは表示輝度、Tmaxは最大輝度(L=Lmax=255のときの輝度;白)、T0は最小輝度(L=0のときの輝度;黒)、γは、補正値(通常2.2)である。
なお、実際の液晶パネルでは、T0=0ではない。しかしながら、説明を簡略化するため、以下では、T0=0とする。
また、この場合(通常ホールド表示の場合)に液晶パネルから出力される表示輝度Tは、上述した図8に示すようになる。
図8に示すグラフは、横軸に『出力されるはずの輝度(予定輝度;信号階調に応じた値,上記の表示輝度Tに相当)』を、縦軸に『実際に出力された輝度(実際輝度)』を示している。
このグラフに示すように、この場合には、上記した2つの輝度は、液晶パネルの正面(視野角度0度)においては等しくなる。
一方、視野角度を60度としたときには、実際輝度が、階調γ特性の変化によって、中間調の輝度で明るくなってしまう。
次に、本構成例に係る画像表示装置1における表示輝度について説明する。
本画像表示装置1では、制御回路44が、
(a)「前サブフレームおよび後サブフレームのそれぞれにおいて画素アレイ2によって表示される画像の輝度(表示輝度)の時間積分値(1フレームにおける積分輝度)を、通常ホールド表示を行う場合の1フレームの表示輝度と等しくする」
(b)「一方のサブフレームを上記暗階調表示、または白(最大輝度)にする」
を満たすように階調表現を行うように設計されている。
このために、本構成例に係る画像表示装置1では、制御回路44が、フレームを2つのサブフレームに均等に分割し、1つのサブフレームによって最大輝度の半分までの輝度を表示するように設計されている。
すなわち、最大輝度の半分(閾輝度;Tmax/2)までの輝度を1フレームで出力する場合(低輝度の場合)、制御回路44は、前サブフレームを暗階調表示とし、後サブフレームの表示輝度のみを調整して階調表現を行う(後サブフレームのみを用いて階調表現を行う)。
この場合、1フレームにおける積分輝度は『(最小輝度+後サブフレームの輝度)/2』の輝度となる。
また、上記の閾輝度より高い輝度を出力する場合(高輝度の場合)、制御回路44は、後サブフレームを最大輝度(白)とし、前サブフレームの表示輝度を調整して階調表現を行う。
この場合、1フレームにおける積分輝度は『(前サブフレームの輝度+最大輝度)/2』の輝度となる。
次に、このような表示輝度を得るための表示信号(前段表示信号および後段表示信号)の信号階調設定について具体的に説明する。
なお、信号階調設定については、図1に示した制御回路44が行う。
制御回路44は、上記した(1)式を用いて、上記した閾輝度(Tmax/2)に対応するフレーム階調をあらかじめ算出しておく。
すなわち、このような表示輝度に応じたフレーム階調(閾輝度階調;Lt)は、(1)式より、
Lt=0.5^(1/γ)×Lmax ・・・(2)
ただし、Lmax=Tmax^γ ・・・(2a)
となる。
そして、制御回路44は、画像を表示する際、フレームメモリ41から出力された映像信号に基づいて、フレーム階調Lを求める。
そして、このLがLt以下の場合、制御回路44は、前段表示信号の輝度階調(Fとする)を、前段LUT42によって最小(0)とする。
一方、制御回路44は、後段表示信号の輝度階調(Rとする)を、(1)式に基づいて、
R=0.5^(1/γ)×L ・・・(3)
となるように、後段LUT43を用いて設定する。
また、フレーム階調LがLtより大きい場合、制御回路44は、後段表示信号の輝度階調Rを最大(255)とする。
一方、制御回路44は、前サブフレームの輝度階調Fを、(1)式に基づいて、
F=(L^γ−0.5×Lmax^γ)^(1/γ) ・・・(4)
とする。
次に、本構成例に係る画像表示装置1における表示信号の出力動作について、より詳細に説明する。
この場合、制御回路44は、図2に示す制御回路12へ、信号処理後の映像信号DAT2を送信することによって、データ信号線駆動回路3に、倍クロックで、1番目の走査信号線GL1のサブ画素SPIX(n個)の前段表示信号を蓄積させる。
そして、制御回路44は、制御回路12を介して、走査信号線駆動回路4に、1番目の走査信号線GL1をONにさせ(選択させ)、この走査信号線GL1のサブ画素SPIXに対して前段表示信号を書き込ませる。その後、制御回路44は、データ信号線駆動回路3に蓄積させる前段表示信号を変えながら、同様に、2〜m番目の走査信号線GL2〜GLmを倍クロックでONさせてゆく。これにより、1フレームの半分の期間(1/2フレーム期間)で、全てのサブ画素SPIXに前段表示信号を書き込める。
さらに、制御回路44は、同様の動作を行って、残りの1/2フレーム期間で、全走査信号線GL1〜GLmのサブ画素SPIXに後段表示信号の書き込みを行う。
これにより、各サブ画素SPIXには、前段表示信号と後段表示信号とが、それぞれ均等の時間(1/2フレーム期間)ずつ書き込まれることになる。
上述した図9は、このような前段表示信号および後段表示信号を前・後サブフレームに分けて出力するサブフレーム表示を行った結果(破線および実線)を、図2に示した結果(一点鎖線および実線)と合わせて示すグラフである。
本構成例に係る画像表示装置1では、図8に示したように、大きな視野角度での実際輝度と予定輝度(実線と同等)とのズレが、表示輝度が最小あるいは最大の場合に最小(0)となる一方、中間調(閾輝度近傍)で最も大きくなる液晶パネルを用いている。
そして、本構成例に係る画像表示装置1では、1つのフレームをサブフレームに分割するサブフレーム表示を行っている。
さらに、2つのサブフレームの期間を等しく設定し、低輝度の場合、1フレームにおける積分輝度を変化させない範囲で、前サブフレームを暗階調表示とし、後サブフレームのみを用いて表示を行っている。
したがって、前サブフレームでのズレが最小となるので、図9の破線に示すように、両サブフレームのトータルのズレを約半分に減らせる。
一方、高輝度の場合、1フレームにおける積分輝度を変化させない範囲で、後サブフレームを白表示とし、前サブフレームの輝度だけを調整して表示を行っている。
このため、この場合にも、後サブフレームのズレが最小となるので、図9の破線に示すように、両サブフレームのトータルのズレを約半分に減らせる。
このように、本構成例に係る画像表示装置1では、通常ホールド表示を行う構成(サブフレームを用いずに1フレームで画像を表示する構成)に比して、全体的にズレを約半分に減らすことが可能となっている。
このため、図8に示したような、中間調の画像が明るくなって白く浮いてしまう現象(白浮き現象)を抑制することが可能である。
なお、本構成例では、前サブフレームと後サブフレームとの期間が等しいとしている。これは、最大値の半分までの輝度を1つのサブフレームで表示するためである。
しかしながら、これらのサブフレームの期間を、互いに異なる値に設定してもよい。
すなわち、本構成例に係る画像表示装置1において問題とされている白浮き現象は、視野角度の大きい場合に実際輝度が図8のような特性を持つことで、中間調の輝度の画像が明るくなって白く浮いて見える現象のことである。
なお、通常、カメラに撮像された画像は、輝度に基づいた信号となる。そして、この画像をデジタル形式で送信する場合には、(1)式に示したγを用いて画像を表示信号に変換する(すなわち、輝度の信号を(1/γ)乗し、均等割りして階調をつける)。そして、このような表示信号に基づいて、液晶パネル等の画像表示装置1によって表示される画像は、(1)式によって示される表示輝度を有することとなる。
ところで、人間の視覚感覚は、画像を、輝度ではなく明度として受け取っている。また、明度(明度指数)Mとは、以下の(5)(6)式によって表されるものである(非特許文献3参照)。
M=116×Y^(1/3)−16,Y>0.008856 ・・・(5)
M=903.29×Y,Y≦0.008856 ・・・(6)
ここで、Yは、上記した実際輝度に相当するものであり、Y=(y/yn)なる量である。なお、yは、任意な色のxyz表色系における三刺激値のy値であり、また、ynは、完全拡散反射面の標準の光によるy値でありyn=100と定められている。
これらの式より、人間は、輝度的に暗い映像に対して敏感であり、明るい映像に対しては鈍感になっていく傾向がある。
そして、白浮きに関しても、人間は、輝度のズレではなく、明度のズレとして受け取っていると考えられる。
ここで、図17は、図8に示した輝度のグラフを明度に変換したものを示すグラフである。
このグラフは、横軸に『出力されるはずの明度(予定明度;信号階調に応じた値,上記の明度Mに相当)』を、縦軸に『実際に出力された明度(実際明度)』を示している。このグラフに実線で示すように、上記した2つの明度は、液晶パネルの正面(視野角度0度)においては等しくなる。
一方、このグラフの破線に示すように、視野角度を60度とし、かつ、各サブフレームの期間を均等とした場合(すなわち、最大値の半分までの輝度を1つのサブフレームで表示する場合)には、実際明度と予定明度とのズレは、通常ホールド表示を行う従来の場合よりは改善されている。したがって、白浮き現象を、ある程度は抑制できていることがわかる。
また、人間の視覚感覚にあわせて白浮き現象をより大きく抑制するためには、輝度ではなく、明度に合わせてフレームの分割割合を決定することがより好ましいといえる。
そして、実際明度と予定明度とのズレは、輝度の場合と同様に、予定明度における最大値の半分の点で最も大きくなる。
したがって、最大値の半分までの輝度を1つのサブフレームで表示するようにフレームを分割するよりも、最大値の半分までの明度を1つのサブフレームで表示するようにフレームを分割する方が、人間に感じられるズレ(すなわち白浮き)を改善できることになる。
そこで、以下に、フレームの分割点における好ましい値について説明する。
まず、演算を簡単に行うために、上記した(5)(6)式を、以下の(6a)式のような形((1)式に類似の形)にまとめて近似する。
M=Y^(1/α) ・・・(6a)
このような形に変換した場合、この式のαは、約2.5となる。
また、このαの値が2.2〜3.0の間にあれば、(6a)式における輝度Yと明度Mとの関係は適切となる(人間の視覚感覚に対応している)と考えられている。
そして、1つのサブフレームで、最大値の半分の明度Mを表示するためには、2つのサブフレームの期間を、γ=2.2のときは約1:3、γ=3.0のときは約1:7とすることが好ましいことがわかっている。
なお、このようにフレームを分割する場合には、輝度の小さいときに表示に使用する方のサブフレーム(高輝度の場合に最大輝度に維持しておく方のサブフレーム)を短い期間とすることとなる。
以下に、前サブフレームと後サブフレームとの期間を3:1とする場合について説明する。
まず、この場合における表示輝度について説明する。
この場合には、最大輝度の1/4(閾輝度;Tmax/4)までの輝度を1フレームで出力する表示する低輝度表示を行う際、制御回路44は、前サブフレームを暗階調表示とし、後サブフレームの表示輝度のみを調整して階調表現を行う(後サブフレームのみを用いて階調表現を行う)。
このときには、1フレームにおける積分輝度は『(最小輝度+後サブフレームの輝度)/4』の輝度となる。
また、閾輝度(Tmax/4)より高い輝度を1フレームで出力する場合(高輝度の場合)、制御回路44は、後サブフレームを最大輝度(白)とし、前サブフレームの表示輝度を調整して階調表現を行う。
この場合、1フレームにおける積分輝度は『(前サブフレームの輝度+最大輝度)/4』の輝度となる。
次に、このような表示輝度を得るための表示信号(前段表示信号および後段表示信号)の信号階調設定について具体的に説明する。
なお、この場合にも、信号階調(および後述する出力動作)は、上記した(a)(b)の条件を満たすように設定される。
まず、制御回路44は、上記した(1)式を用いて、上記した閾輝度(Tmax/4)に対応するフレーム階調をあらかじめ算出しておく。
すなわち、このような表示輝度に応じたフレーム階調(閾輝度階調;Lt)は、(1)式より、
Lt=(1/4)^(1/γ)×Lmax ・・・(7)
そして、制御回路44は、画像を表示する際、フレームメモリ41から出力された映像信号に基づいて、フレーム階調Lを求める。
そして、このLがLt以下の場合、制御回路44は、前段表示信号の輝度階調(F)を、前段LUT42を用いて最小(0)とする。
一方、制御回路44は、後段表示信号の輝度階調(R)を、(1)式に基づいて、
R=(1/4)^(1/γ)×L ・・・(8)
となるように、後段LUT43を用いて設定する。
また、フレーム階調LがLtより大きい場合、制御回路44は、後段表示信号の輝度階調Rを最大(255)とする。
一方、制御回路44は、前サブフレームの輝度階調Fを、(1)式に基づいて、
F=((L^γ−(1/4)×Lmax^γ))^(1/γ) ・・・(9)
とする。
次に、このような前段表示信号および後段表示信号の出力動作について説明する。
上記したように、フレームを均等分割する構成では、サブ画素SPIXには、前段表示信号と後段表示信号とが、それぞれ均等の時間(1/2フレーム期間)づつ書き込まれる。
これは、倍クロックで前段表示信号を全て書き込んだ後に、後段表示信号の書き込みを行うため、各表示信号に関する走査信号線GL…のON期間が均等となったためである。
したがって、後段表示信号の書き込みの開始タイミング(後段表示信号に関する走査信号線GL…のONタイミング)を変えることにより、分割の割合を変えられる。
図18の(a)は、図1に示したフレームメモリ41に入力される映像信号、図18の(b)は、3:1に分割する場合における、フレームメモリ41から前段LUT42に出力される映像信号、そして、図18の(c)は、同じく後段LUT43に出力される映像信号を示す説明図である。
また、図19は、同じく3:1に分割する場合における、前段表示信号と後段表示信号とに関する走査信号線GL…のONタイミングを示す説明図である。
これらの図に示すように、この場合、制御回路44は、1フレーム目の前段表示信号を、通常のクロックで各走査信号線GL…のサブ画素SPIXに書き込んでゆく。
そして、3/4フレーム期間後に、後段表示信号の書き込みを開始する。このときからは、前段表示信号と後段表示信号とを、倍クロックで、交互に書き込んでゆく。
すなわち、「全走査信号線GL1〜GLmの3/4」番目のGL(m*3/4)のサブ画素SPIXに前段表示信号を書き込んだ後、データ信号線駆動回路3に1番目の走査信号線GL1に関する後段表示信号の蓄積し、この走査信号線GL1をONする。次に、データ信号線駆動回路3に「全走査信号線GL1〜GLmの3/4」+1番目の走査信号線GL(m*3/4+1)に関する前段表示信号を蓄積し、この走査信号線GL(m*3/4+1)をONする。
このように1フレーム目の3/4フレーム期間後から、倍クロックで、前段表示信号と後段表示信号とを交互に出力することで、前サブフレームと後サブフレームとの割合を3:1とすることが可能となる。
そして、これら2つのサブフレームにおける表示輝度の時間積分値(積分総和)が、1フレームにおける積分輝度となる。
なお、フレームメモリ41に蓄えられたデータは、走査信号線GL…のONタイミングにあわせてデータ信号線駆動回路3に出力されることになる。
また、図20は、フレームを3:1に分割した場合における、予定明度と実際明度との関係を示すグラフである。
この図に示すように、この構成では、予定明度と実際明度とのズレの最も大きくなる点でフレームを分割できている。したがって、図17に示した結果に比べて、視野角度を60度とした場合における予定明度と実際明度との差が、非常に小さくなっている。
すなわち、本構成例に係る画像表示装置1では、「Tmax/4」までの低輝度(低明度)の場合、1フレームにおける積分輝度を変化させない範囲で、前サブフレームを暗階調表示とし、後サブフレームのみを用いて表示を行っている。
したがって、前サブフレームでのズレ(実際明度と予定明度との差)が最小となるので、図20の破線に示すように、両サブフレームのトータルのズレを約半分に減らせる。
一方、高輝度(高明度)の場合、1フレームにおける積分輝度を変化させない範囲で、後サブフレームを白表示とし、前サブフレームの輝度だけを調整して表示を行っている。
このため、この場合にも、後サブフレームのズレが最小となるので、図20の破線に示すように、両サブフレームのトータルのズレを約半分に減らせる。
このように、本構成例に係る画像表示装置1では、通常ホールド表示を行う構成に比して、全体的に明度のズレを約半分に減らすことが可能となっている。
このため、図8に示したような、中間調の画像が明るくなって白く浮いてしまう現象(白浮き現象)を、より効果的に抑制することが可能である。
ここで、上記では、表示開始時から3/4フレーム期間までの間において、1フレーム目の前段表示信号を、通常のクロックで各全走査信号線GL…のサブ画素SPIXに書き込むとしている。これは、後段表示信号を書き込むべきタイミングに達していないからである。
しかしながら、このような措置に変えて、ダミーの後段表示信号を用いて、表示開始時から倍クロックでの表示を行うようにしてもよい。すなわち、表示開始時から3/4フレーム期間までの間に、前段表示信号と、信号階調0の後段表示信号(ダミーの後段表示信号)とを交互に出力するようにしてもよい。
ここで、以下に、より一般的に、前サブフレームと後サブフレームとの割合をn:1とする場合について説明する。
この場合、制御回路44は、最大輝度の1/(n+1)(閾輝度;Tmax/(n+1))までの輝度を1フレームで出力する場合(低輝度の場合)、前サブフレームを暗階調表示とし、後サブフレームの表示輝度のみを調整して階調表現を行う(後サブフレームのみを用いて階調表現を行う)。
この場合、1フレームにおける積分輝度は『(最小輝度+後サブフレームの輝度)/(n+1)』の輝度となる。
また、閾輝度(Tmax/(n+1))より高い輝度を出力する場合(高輝度の場合)、制御回路44は、後サブフレームを最大輝度(白)とし、前サブフレームの表示輝度を調整して階調表現を行う。
この場合、1フレームにおける積分輝度は『(前サブフレームの輝度+最大輝度)/(n+1)』の輝度となる。
次に、このような表示輝度を得るための表示信号(前段表示信号および後段表示信号)の信号階調設定について具体的に説明する。
なお、この場合にも、信号階調(および後述する出力動作)は、上記した(a)(b)の条件を満たすように設定される。
まず、制御回路44は、上記した(1)式を用いて、上記した閾輝度(Tmax/(n+1))に対応するフレーム階調をあらかじめ算出しておく。
すなわち、このような表示輝度に応じたフレーム階調(閾輝度階調;Lt)は、(1)式より、
Lt=(1/(n+1))^(1/γ)×Lmax ・・・(10)
そして、制御回路44は、画像を表示する際、フレームメモリ41から出力された映像信号に基づいて、フレーム階調Lを求める。
そして、このLがLt以下の場合、制御回路44は、前段表示信号の輝度階調(F)を、前段LUT42を用いて最小(0)とする。
一方、制御回路44は、後段表示信号の輝度階調(R)を、(1)式に基づいて、
R=(1/(n+1)^(1/γ)×L ・・・(11)
となるように、後段LUT43を用いて設定する。
また、フレーム階調LがLtより大きい場合、制御回路44は、後段表示信号の輝度階調Rを最大(255)とする。
一方、制御回路44は、前サブフレームの輝度階調Fを、(1)式に基づいて、
F=((L^γ−(1/(n+1))×Lmax^γ))^(1/γ)・・・(12)
とする。
また、表示信号の出力動作については、フレームを3:1に分けた場合の動作において、1フレーム目のn/(n+1)フレーム期間後から、倍クロックで、前段表示信号と後段表示信号とを交互に出力するように設計すればよい。
また、フレームを均等分割する構成は、以下のような構成であるといえる。すなわち、1フレームを「1+n(=1)」のサブフレーム期間に分割する。そして、通常クロックの「1+n(=1)」倍のクロックで、1つのサブフレーム期間に前段表示信号を出力し、後のn(=1)個のサブフレーム期間に後段表示信号を連続的に出力する。
しかしながら、この構成では、nが2以上となると、クロックを非常に速める必要があるため、装置コストが増大する。
したがって、nが2以上となる場合には、上記したような前段表示信号と後段表示信号とを交互に出力する構成とすることが好ましい。
この場合には、後段表示信号の出力タイミングを調整することで、前サブフレームと後サブフレームとの割合をn:1とすることが可能となるため、必要となるクロック周波数を、通常の2倍に維持できる。
また、液晶パネルは、交流により駆動されることが好ましい。これは、交流駆動とすることにより、フレーム毎に、サブ画素SPIXの電荷極性(液晶を挟む画素電極間の電圧(電極間電圧)の向き)を変えられるからである。
直流駆動とすると、電極間に偏った電圧がかかるため、電極に電荷がたまる。そして、この状態が続くと、電圧を印加していないときでも、電極間に電位差が発生した状態(いわゆる焼き付きという状態)になってしまう。
ここで、本構成例に係る画像表示装置1のようにサブフレーム表示を行う場合、サブフレーム間で、画素電極間に印加される電圧値(絶対値)が異なることが多い。
したがって、電極間電圧の極性をサブフレーム周期で反転させると、前サブフレームと後サブフレームとの電圧値の違いにより、印加される電極間電圧に偏りが生じる。このため、液晶パネルを長時間駆動させると、電極に電荷がたまり、上記した焼き付きやフリッカなどの発生する可能性がある。
そこで、本構成例に係る画像表示装置1では、電極間電圧の極性をフレーム周期で反転させることが好ましい。
なお、電極間電圧の極性をフレーム周期で反転させる方法は2つある。1つの方法は、1フレームの間、同極性の電圧を印加する方法である。
また、もう1つの方法は、1フレーム内の2つのサブフレーム間で電極間電圧を逆極性とし、さらに、後サブフレームと、1つ後のフレームの前サブフレームとを同極性で駆動する方法である。
図21(a)に、前者の方法をとった場合における、電圧極性(電極間電圧の極性)とフレーム周期との関係を示す。また、図21(b)に、後者の方法をとった場合における、電圧極性とフレーム周期との関係を示す。
このようにフレーム周期で電極間電圧を交流化することにより、サブフレーム間で電極間電圧が大きく異なっていても、焼き付きやフリッカを防止できる。
なお、焼き付きやフリッカを防止するためには、上記2つの方法のどちらを採用しても良いが、例えば、後半のサブフレームを比較的明るい表示に使用すると決めた場合においては、1フレームの間同極性とする構成がより好ましい。より詳細には、サブフレームに分割すると、TFTの充電時間が減少するので、充電時間がたとえ設計範囲内であったとしても、サブフレームに分割しない構成と比較すると、充電のためのマージンが減少することは否定できない。そのため、量産においては、パネル、TFT性能のバラツキにより充電不足による輝度バラツキが発生する虞れがある。ところが、上記構成によると、輝度表示の主体となる後半フレームが同極性書き込みの2回目に相当し、輝度表示の主体となる後半フレームにおける電圧変化を少なくできる。この結果、必要となる充電電荷量を減少させることができ、充電不足による表示不良を防止することができる。
また、上記のように、本構成例に係る画像表示装置1では、サブフレーム表示によって液晶パネルを駆動しており、これにより、白浮きを抑制している。
しかしながら、液晶の応答速度(液晶にかかる電圧(電極間電圧)が印加電圧と等しくなるまでの速度)が遅い場合、このようなサブフレーム表示による効果が薄れてしまうことがある。
すなわち、通常ホールド表示を行う場合、TFT液晶パネルでは、ある輝度階調に対して1つの液晶状態が対応する。したがって、液晶の応答特性は、表示信号の輝度階調に依存しない。
一方、本構成例に係る画像表示装置1のようにサブフレーム表示を行う場合、前サブフレームが最小輝度(白)で後サブフレームが最大輝度となる、中間階調の表示信号を表示する場合、1フレームで液晶に印加される電圧は、図22(a)に示すように変動する。
また、電極間電圧は、液晶の応答速度(応答特性)に従って、図22(b)に実線Xで示すように変化する。
ここで、液晶の応答速度が遅い場合、このような中間調表示を行うと、電極間電圧(実線X)は、図22(c)に示すように変化する。
したがって、この場合には、前サブフレームの表示輝度が最小とならないとともに、後サブフレームの表示輝度が最大とならない。
このため、予定輝度と実際輝度との関係は、図23に示すようになる。すなわち、サブフレーム表示を行っても、視野角度の大きい場合における予定輝度と実際輝度との差(ズレ)の少なくなる輝度(最小輝度・最大輝度)での表示を行えなくなる。
このため、白浮き現象の抑制効果が減少する。
したがって、本構成例に係る画像表示装置1のようなサブフレーム表示を良好に行うためには、液晶パネルにおける液晶の応答速度が、以下の(c)(d)を満足するように設計されていることが好ましい。
(c)最小輝度(黒;最小明度に相当)を表示している液晶に最大輝度(白;最大明度に相当)となるための電圧信号(表示信号に基づいてデータ信号線駆動回路3によって生成されるもの)を与えたときに、短い方のサブフレーム期間内で、液晶の電圧(電極間電圧)が、電圧信号の電圧における90%以上の値に到達する(正面の実際明度が最大明度の90%に到達する。)
(d)最大輝度(白)を表示している液晶に最小輝度(黒)となるための電圧信号を与えたときに、短い方のサブフレーム期間内で、液晶の電圧(電極間電圧)が、電圧信号の電圧における5%以下の値に到達する(正面の実際明度が最小明度の5%に到達する)。
また、制御回路44は、液晶の応答速度をモニターできるように設計されていることが好ましい。
そして、環境温度の変化等によって液晶の応答速度が遅くなり、上記の(c)(d)を満足できなくなったと判断した場合、制御回路44は、サブフレーム表示を中断して、液晶パネルを、通常ホールド表示によって駆動するように設定されていてもよい。
これにより、サブフレーム表示によって白浮き現象がかえって顕著となってしまった場合に、液晶パネルの表示方式を通常ホールド表示に切り替えられる。
なお、本構成例では、低輝度の場合に前サブフレームを暗階調表示とし、後サブフレームのみを用いて階調表現を行うとしている。
しかしながら、サブフレームの前後関係を交換しても(低輝度の場合に後サブフレームを暗階調表示として、前サブフレームのみを用いて階調表現を行うようにしても)、同様の表示を得られる。
また、本構成例では、(1)式を用いて表示信号(前段表示信号および後段表示信号)の輝度階調(信号階調)を設定するとしている。
しかしながら、実際のパネルでは、黒表示(階調0)の場合でも輝度を有し、さらに液晶の応答速度は有限であるため、したがって、信号階調の設定に関しては、これらの要素を加味することが好ましい。すなわち、液晶パネルによって実際の画像を表示させて、信号階調と表示輝度との関係を実測し、実測結果に基づいて、(1)式に合うようLUT(出力テーブル)を決めることが好ましい。
また、本構成例では、式(6a)に示したαを、2.2〜3の範囲であるとしている。この範囲は、厳密に導き出されたものではないが、人間の視覚感覚的にほぼ妥当であるとされている範囲である。
また、本構成例に係る画像表示装置1のデータ信号線駆動回路3として通常ホールド表示用のデータ信号線駆動回路を用いると、入力される信号階調(表示信号の輝度階調)に応じて、γ=2.2とした(1)式を用いて得られる表示輝度を得られるように、各画素(液晶)に対して電圧信号が出力される。
そして、このようなデータ信号線駆動回路3は、サブフレーム表示を行う場合でも、各サブフレームにおいて、入力される信号階調に応じて、通常ホールド表示で使用する電圧信号をそのまま出力することとなる。
しかしながら、このような電圧信号の出力方法では、サブフレーム表示における1フレーム内での輝度の時間積分値を、通常ホールド表示での値と同一にできない(信号階調を表現しきれない)ことがある。
したがって、サブフレーム表示では、データ信号線駆動回路3は、分割した輝度に換算した電圧信号を出力するように設計されていることが好ましい。
すなわち、データ信号線駆動回路3が、信号階調に応じて、液晶に印加する電圧(電極間電圧)を微調整するように設定されていることが好ましい。
このため、データ信号線駆動回路3をサブフレーム表示用に設計し、上記のような微調整を行えるようにしておくことが好ましい。
なお、本構成例では、液晶パネルがVAパネルであるとしているが、白浮き現象の抑制効果であれば、これに限らず、VAモード以外の他のモードの液晶パネルを用いても得ることができる。
すなわち、本構成例に係る画像表示装置1のサブフレーム表示は、視野角度を大きくしたときに予定輝度(予定明度)と実際輝度(実際明度)とがずれてしまう液晶パネル(階調ガンマの視野角特性変化するモードの液晶パネル)に対しては、白浮き現象を抑制することが可能である。
また、特に、本構成例に係る画像表示装置1のサブフレーム表示は、視野角度を増加させると表示輝度の強くなるような特性を有している液晶パネルに有効である。
また、白浮き現象の抑制効果であれば、ノーマリブラックであっても、また、ノーマリホワイト(Normally White)であっても得ることができる。さらに、白浮き現象の抑制効果であれば、液晶パネルに変えて、他の表示パネル(例えば有機ELパネルやプラズマディスプレイパネル)を用いても得ることができる。
また、本構成例では、フレームを1:3〜1:7に分割することが好ましいとしている。しかしながら、これに限らず、本構成例に係る画像表示装置1を、フレームを1:nあるいはn:1(nは1以上の自然数)の範囲で分割するように設計してもよい。
また、本構成例では、上記した(10)式を用いて、表示信号(前段表示信号および後段表示信号)の信号階調設定を行うとしている。
しかしながら、この設定は、液晶の応答速度を0msとし、かつ、T0(最小輝度)=0とした設定方法である。このため、実使用の際には、さらに工夫を重ねることが好ましい。
すなわち、片側のサブフレーム(後サブフレーム)で出力できる最大の輝度(閾輝度)は、液晶応答が0msでT0=0の場合には、Tmax/(n+1)となる。そして、閾輝度階調Ltは、この輝度のフレーム階調である。
Lt=((Tmax/(n+1)−T0)/(Tmax−T0))^(1/γ)
(γ=2.2、T0=0)
液晶の応答速度が0でない場合、例えば、黒→白がサブフレーム内でY%の応答、白→黒がサブフレーム内でZ%の応答、T0=T0とすると、閾輝度(Ltの輝度)Ttは、
Tt=((Tmax−T0)×Y/100+(Tmax−T0)×Z/100)/2
となる。したがって、
Lt=((Tt−T0)/(Tmax−T0))^(1/γ)
(γ=2.2)
となる。
また、実際には、Ltはもう少し複雑になることもあり、閾輝度Ttを単純な式では表せないこともある。したがって、LtをLmaxで表現することが困難なこともある。
このような場合にLtを求めるには、液晶パネルの輝度を測定した結果を用いることが好ましい。すなわち、片側のサブフレームが最大の輝度、かつ、他方のサブフレームの輝度が最小輝度の場合に液晶パネルから照射される輝度を測定して、その輝度をTtとする。そして、下式により、こぼれだしの階調Ltを決める。
Lt=((Tt−T0)/(Tmax−T0))^(1/γ)
(γ=2.2)
このように、(10)式を用いて求めたLtについては、理想的な値であり、目安として使用することが好ましい場合もあるといえる。
また、上記説明は、本実施形態における表示輝度のモデルであり、説明のためわかりやすく、“Tmax/2”、“最大輝度”、“最小輝度”などと表現しているが、実際には、滑らかな階調表現、ユーザの好む特殊なガンマなどを実現するために、多少の変動があっても良い。すなわち、表示輝度がある閾値輝度より小さいときに、一方のフレームの輝度が他方のフレームの輝度より十分暗ければ、本実施形態における動画表示および視野角の改善効果は発揮されるので、例えば、“Tmax/2”において、最小輝度(10%)、最大輝度(90%)と言った比率と、その周辺が順次適当に変化する構成でも、略同様の効果が得られる。なお、以下の説明においても、簡単のため同様の表現を用いるが、これに限るものでない。
ここで、本構成例に係る画像表示装置1において、電極間電圧の極性をフレーム周期で反転させることが好ましい点について、より詳細に説明する。
図24(a)は、表示輝度がLmaxの3/4および1/4の場合に、前サブフレームおよび後サブフレームによって表示される輝度を示すグラフである。
この図に示すように、本構成例のようにサブフレーム表示を行う場合、サブフレーム間で、液晶に印加される電圧値(画素電極間に印加される電圧値;絶対値)は異なる。
したがって、液晶に印加される電圧(液晶電圧)の極性をサブフレーム周期で反転させると、図24(b)に示すように、前サブフレームと後サブフレームとの電圧値の違いにより、印加される液晶電圧に偏りが生じる(トータルの印加電圧が0Vとならない)。このため、液晶電圧の直流成分をキャンセルできなくなり、液晶パネルを長時間駆動させると、電極に電荷がたまり、焼き付きやフリッカなどの発生する可能性がある。
そこで、本構成例に係る画像表示装置1では、液晶電圧の極性をフレーム周期で反転させることが好ましい。
なお、液晶電圧の極性をフレーム周期で反転させる方法は2つある。1つの方法は、1フレームの間、同極性の電圧を印加する方法である。
また、もう1つの方法は、1フレーム内の2つのサブフレーム間で液晶電圧を逆極性とし、さらに、後サブフレームと、1つ後のフレームの前サブフレームとを同極性とする方法である。
図25(a)は、前者の方法をとった場合における、電圧極性(液晶電圧の極性)とフレーム周期および液晶電圧との関係を示すグラフである。一方、図25(b)は、後者の方法をとった場合の、同様のグラフである。
これらのグラフに示すように、液晶電圧を1フレーム周期で反転させる場合、隣り合う2つのフレーム間で、前サブフレームどうしのトータル電圧、および、後サブフレームのトータル電圧を、0Vとできる。したがって、2フレームでのトータル電圧を0Vとできるので、印加電圧の直流成分をキャンセルすることが可能となる。
このようにフレーム周期で液晶電圧を交流化することにより、サブフレーム間で液晶電圧が大きく異なっていても、焼き付きやフリッカを防止できる。
また、図26(a)〜図26(d)は、液晶パネルにおける4つのサブ画素SPIXと、各サブ画素SPIXの液晶電圧の極性を示す説明図である。
上記したように、1つのサブ画素SPIXに印加される電圧については、フレーム周期で極性を反転させることが好ましい。この場合、各サブ画素SPIXの液晶電圧の極性は、フレーム周期ごとに、図26(a)、図26(b)、図26(c)、図26(d)の順で示すように変化することとなる。
ここで、液晶パネルの全サブ画素SPIXに印加される液晶電圧の和については、0Vとすることが好ましい。このような制御については、例えば、図26(a)〜図26(d)に示すように、隣接するサブ画素SPIX間で電圧極性を変えることで実現できる。
また、本構成例に係る画像表示装置1を、画素分割駆動(面積階調駆動)するように設計してもよい。
以下に、本構成例に係る画像表示装置1の画素分割駆動について説明する。図27は、画素分割で駆動される液晶パネルの構成を示す説明図である。
この図に示すように、画素分割駆動では、液晶パネルの走査信号線(例えば、GL1)およびデータ信号線(例えば、SL1)に接続された1つのサブ画素SPIX(1,1)を、2つの副画素SP1(1,1)・SP2(1,1)に分割する。なお、以下では、R,G,B毎に設けられるサブ画素SPIX(1,1)と区別するため、これらを部分画素SP1(1,1)・SP2(1,1)と称する。そして、各部分画素SP1(1,1)・SP2(1,1)に印加する電圧を変えて、表示を行うようになる。なお、このような画素分割駆動については、例えば、特許文献7〜10に記載されている。
以下に、画素分割駆動について、簡単に説明する。
図27に示すように、画素分割駆動を行う構成では、1つのサブ画素SPIX(1,1)を挟むように、異なる2本の補助容量配線CS1・CS2が配されている。これら補助容量配線CS1・CS2は、それぞれ、部分画素SP1・SP2の一方に接続されている。
また、各部分画素SP1・SP2内には、それぞれTFT131,液晶容量132,補助容量133が設けられている。
TFT131は、走査信号線GL1およびデータ信号線SL1および液晶容量132に接続されている。補助容量133は、TFT131,液晶容量132および補助容量配線CS1あるいはCS2に接続されている。
この補助容量配線CS1・CS2には、所定周波数の交流電圧信号である補助信号が印加されている。また、補助容量配線CS1・CS2に印加される補助信号の位相は、互いに反転している(180°異なっている)。
液晶容量132は、TF1T31,共通電圧Vcomおよび補助容量133に接続されている。また、液晶容量132は、自身と走査信号線GL1との間に生成される、寄生容量134に接続される。
この構成において、走査信号線GL1がON状態となると、1つのサブ画素SPIX(1,1)における両部分画素SP1・SP2のTFT131が導通状態となる。
図28(a)、図28(c)は、このときにデータ信号線SL1に正(≧Vcom)の表示信号が印加された場合における、部分画素SP1・SP2の液晶容量132に印加される電圧(液晶電圧)を示すグラフである。
この場合、これらの図28(a)、図28(c)に示すように、両部分画素SP1・SP2の液晶容量132の電圧値は、表示信号に応じた値(V0)まで上昇する。
そして、走査信号線GL1がOFF状態となると、寄生容量134に起因するゲート引き込み現象の影響で、液晶電圧がVdだけ下がる。
このとき、図28(a)に示すように、補助容量配線CS1の補助信号が立ち上がった場合(ローからハイになった場合)、これに接続されている部分画素SP1の液晶電圧は、Vcs(補助容量配線CS1に流れる補助信号の振幅に応じた値)だけ上昇する。そして、V0からV0−Vdまでの間で、補助容量配線CSの周波数(補助信号の周波数)に応じて、振幅Vcsをもって、振動することとなる。
一方、この場合には、図28(c)に示すように、補助容量配線CS2の補助信号は立ち下がる(ハイからローになる)。そして、これに接続されている部分画素SP2の液晶電圧は、補助信号の振幅に応じた値Vcsだけ下降する。その後、V0−VdからV0−Vd−Vcsまでの間で振動する。
また、図28(b)、図28(d)は、走査信号線GL1がONとなったときにデータ信号線SL1に負(≦Vcom)の表示信号(電圧信号)が印加された場合における、部分画素SP1・SP2の液晶電圧を示すグラフである。
この場合、これらの図に示すように、部分画素SP1・SP2の液晶電圧は、表示信号に応じた値(−V1)まで下降する。
その後、走査信号線GL1がOFF状態となると、上記の引き込み現象によって、液晶電圧はVdだけさらに下がる。
このとき、図28(b)に示すように、補助容量配線CS1の補助信号が立ち下がった場合、これに接続されている部分画素SP1の液晶電圧は、Vcsだけさらに下降する。そして、−V0−Vd−Vcsから−V0−Vdまでの間で振動することとなる。
一方、この場合には、図28(d)に示すように、補助容量配線CS2の補助信号は立ち上がる。そして、これに接続されている部分画素SP2の液晶電圧は、Vcsだけ上昇する。その後、V0−VdからV0−Vd−Vcsまでの間で振動する。
このように、補助容量配線CS1・CS2に位相の180°異なる補助信号を印加することで、部分画素SP1・SP2の液晶電圧を、互いに異ならせることが可能となる。
すなわち、データ信号線SL1に印加される表示信号が正の場合、引き込み現象の直後に立ち上がる補助信号を入力する部分画素については、液晶電圧の絶対値が表示信号電圧より高くなる(図28(a))。
一方、このときに立ち下がる補助信号を入力する部分画素については、液晶電圧の絶対値が表示信号電圧より低くなる(図28(c))。
また、データ信号線SL1に印加される表示信号が負の場合、引き込み現象の直後に電位が立ち下がる補助信号を入力する部分画素については、液晶容量132の印加電圧の絶対値が表示信号電圧より高くなる(図28(b))。
一方、このときに立ち上がる補助信号を入力する部分画素については、液晶電圧の絶対値が表示信号電圧より低くなる(図28(d))。
したがって、図28(a)〜図28(d)に示した例では、部分画素SP1の液晶電圧(絶対値)が、部分画素SP2よりも高くなる(部分画素SP1の表示輝度が、部分画素SP2より高くなる)。
また、部分画素SP1・SP2の液晶電圧の差(Vcs)については、補助容量配線CS1・CS2に印加する補助信号の振幅値に応じて制御できる。これにより、2つの部分画素SP1・SP2の表示輝度(第1輝度,第2輝度)に、所望の差をつけることが可能となる。
表1に、輝度の高くなる部分画素(明画素)および輝度の低くなる部分画素(暗画素)に印加される、液晶電圧の極性と、引き込み現象の直後での補助信号の状態をまとめて示す。なお、この表では、液晶電圧の極性を「+,−」でしめしている。また、引き込み現象の直後で補助信号が立ち上がる場合を「↑」で、立ち下がる場合を「↓」で示している。
なお、画素分割駆動では、サブ画素SPIXの輝度は、2つの部分画素SP1・SP2の輝度(液晶の透過率に相当)の合計となる。
図29は、画素分割駆動を行わない場合における、2つの視野角(0°(正面)および60°)での、液晶パネルの透過率と印加電圧との関係を示すグラフである。
このグラフに示すように、正面での透過率がNAの場合(NAとなるように液晶電圧を制御した場合)、視野角60°での透過率はLAとなる。
ここで、画素分割駆動において正面の透過率をNAとするためには、2つの部分画素SP1・SP2に、Vcsだけ異なる電圧を印加し、それぞれの透過率をNB1・NB2とすればよい(NA=(NB1+NB2)/2)。
また、部分画素SP1・SP2における0°での透過率がNB1・NB2である場合、60°での透過率はLB1・LB2となる。そして、LB1は、ほぼ0である。したがって、1サブ画素SPIXでの透過率はM(LB2/2)となり、LAより低くなる。
このように、画素分割駆動を行うことで、視野角特性を向上させることが可能となる。
また、例えば、画素分割駆動を用いれば、CS信号の振幅を大きくすることにより、一方の部分画素の輝度を暗階調表示(白表示)とし、他方の部分画素の輝度を調整することで、低輝度(高輝度)の画像を表示することも可能である。これにより、サブフレーム表示と同様に、一方の部分画素における表示輝度と実際輝度とのズレを最小にできるため、視野角特性をさらに向上させられる。
また、上記の構成において、一方の部分画素を暗階調表示(白表示)としない構成としてもよい。すなわち、双方の部分画素に輝度差が生じれば、原理的には、視野角を改善できる。従って、CS振幅を小さくできるので、パネル駆動の設計が容易となる。
また、全ての表示信号に関して、部分画素SP1・SP2の輝度に差をつける必要はない。例えば、白表示・暗階調表示の際には、これらの輝度を等しくすることが好ましい。従って、少なくとも1つの表示信号(表示信号電圧)に対して、部分画素SP1を第1輝度とする一方、部分画素SP2を、第1輝度とは異なる第2輝度とするように設計されていればよい。
また、上記の画素分割駆動については、フレームごとに、データ信号線SL1に印加する表示信号の極性を変更することが好ましい。すなわち、あるフレームで部分画素SP1・SP2を図28(a)、図28(c)のように駆動した場合、次のフレームでは、図28(b)、図28(d)のように駆動することが好ましい。
これにより、サブ画素SPIXの2つの液晶容量132にかかる、2フレームでのトータル電圧を0Vとできる。したがって、印加電圧の直流成分をキャンセルすることが可能となる。
なお、上記した画素分割駆動では、1つのサブ画素SPIXを2つに分割するとしている。しかしながら、これに限らず、1つのサブ画素SPIXを3つ上の部分画素に分割してもよい。
また、上記したような画素分割駆動については、通常ホールド表示と組み合わせてもよいし、サブフレーム表示とを組み合わせてもよい。さらに、図28(a)、図28(b)および図25(a)、図25(b)を用いて示した、極性反転駆動を組み合わせてもよい。
以下に、画素分割駆動,サブフレーム表示および極性反転駆動の組み合わせについて説明する。
図30(a)は、図25(a)と同様の、1フレームごとに液晶電圧の極性を反転させながらサブフレーム表示を行う場合における、液晶電圧(1画素分)の変化を示すグラフである。
このような極性反転駆動によるサブフレーム表示と画素分割駆動と組み合わせる場合、各部分画素の液晶電圧は、図30(b)、図30(c)に示すように変遷する。
すなわち、図30(b)は、画素分割駆動において輝度の高くなる部分画素(明画素)の液晶電圧を、また、図30(c)は、同じく輝度の低くなる部分画素(暗画素)の液晶電圧を示すグラフである。
なお、波線は画素分割駆動を行わない場合の液晶電圧を示す一方、実線は、画素分割駆動を行う場合の液晶電圧を示している。
また、図31(a)、図31(b)は、図30(b)、図30(c)に対応する、明画素および暗画素の輝度を示すグラフである。
なお、これらの図に示した↑,↓は、引き込み現象の直後での補助信号の状態(引き込み現象の直後で立ち上がるか、立ち下がるか)を示す記号である。
これらの図に示すように、この場合には、各部分画素の液晶電圧極性を、1フレームごとに反転させる。これは、サブフレーム間で異なる液晶電圧を、適切にキャンセルする(2フレームでのトータルの液晶電圧を0Vとする)ためである。
また、補助信号の状態(引き込み現象の直後での位相;↑,↓)については、極性の反転と同じ位相で反転させる。
このように駆動すると、図30(b)、図30(c)および図31(a)、図31(b)に示すように、両サブフレームでの液晶電圧(絶対値)および輝度は、明画素では高くなる一方、暗画素では低くなる。
また、前サブフレームの明画素での液晶電圧の増加量は、暗画素での減少量と一致する。同様に、後サブフレームの明画素での液晶電圧の増加量は、暗画素での減少量と等しくなる。
したがって、1サブ画素SPIXに印加される液晶電圧に極性の偏りが生じることを防止できるので、2フレームでのトータルの液晶電圧を0Vとできる(なお、前サブフレームと後サブフレームとでは、画素分割駆動による液晶電圧の増加量(減少量)は異なる。これは、液晶の透過率に応じて容量が変化してしまうために起こる)。
ここで、上記では、各部分画素の液晶電圧極性を、1フレームごとに反転させるとしている。しかしながら、これに限らず、液晶電圧の極性については、フレーム周期で反転させればよい。
したがって、図25(b)に示したように、1フレーム内の2つのサブフレーム間で液晶電圧を逆極性とし、さらに、後サブフレームと、1つ後のフレームの前サブフレームとを同極性とするようにしてもよい。
図32(a)、図32(b)は、このように極性反転を行う場合における、明画素および暗画素の輝度を示すグラフである。
この場合も、補助信号の状態(↑,↓)については、極性の反転と同位相で反転させることで、2フレームでのトータルの液晶電圧を0Vとできる。
図33は、本構成例に係る画像表示装置1によって上記のようにサブフレーム表示,極性反転駆動および画素分割駆動を組み合わせて表示を行った結果(破線および実線)と、通常ホールド表示を行った結果(一点鎖線および実線;図13に示したものと同様)と合わせて示すグラフである。
このグラフに示すように、視野角を60°とする場合、サブフレーム表示と画素分割駆動とを組み合わせることで、実際輝度を予定輝度に非常に近づけることが可能となる。従って、サブフレーム表示と画素分割駆動との相乗効果によって、視野角特性を極めて良好な状態とできることがわかる。
なお、上記では、補助信号の状態(引き込み現象の直後での位相;↑,↓)については、極性の反転と同位相で反転させるとしている。これに対し、極性反転を無視して、サブフレームごとに補助信号の状態を変えてしまうと、液晶電圧を適切にキャンセルできなくなる。
すなわち、補助信号の状態に応じた液晶電圧の変動量は、もとの液晶電圧の大きさ(絶対値)によって変わる(液晶電圧が大きい場合、変動量も大きくなる)。そして、上記したように、前サブフレームと後サブフレームとでは、画素分割駆動による液晶電圧の増加量(減少量)は異なる(図30(b)、図30(c)の例では、後サブフレームの変動量が前サブフレームより多くなる)。
したがって、図30(a)に示したように液晶電圧を印加する場合、サブフレームごとに補助信号の状態(位相)を反転させると、図34(a)に示すように、明画素では、後サブフレームの液晶電圧が大きく減少する。一方、前サブフレームの液晶電圧は少しだけ増加する。
また、図34(b)に示すように、暗画素では、後サブフレームの液晶電圧が大きく増大する一方、前サブフレームの液晶電圧は少しだけ減少する。
したがって、2フレーム全体でのトータルの液晶電圧を0Vとにできず(明画素では負、暗画素では正になる)、その直流成分をキャンセルできない。このため、焼き付きやフリッカなどを充分に防止できないこととなる。
また、上記では、前サブフレーム期間と後サブフレーム期間との好ましい比(フレームの分割比)として、3:1〜7:1を挙げているが、これに限らず、フレームの分割比を、1:1あるいは2:1に設定してもよい。
例えば、フレームの分割比を1:1とする場合、図9に示したように、通常ホールド表示に比して、実際輝度を予定輝度に近づけることが可能となる。また、図20に示したように、明度に関しても、通常ホールド表示に比して、実際明度を予定明度に近くできる。
したがって、この場合でも、通常ホールド表示に比して、視野角特性を改善できることは明らかである。
また、液晶パネルでは、液晶電圧(液晶に印加される電圧;電極間電圧)を表示信号に応じた値とするまでに、液晶の応答速度に応じた時間がかかる。したがって、いずれかのサブフレーム期間が短すぎると、この期間内に、液晶の電圧を表示信号に応じた値にまで上げられない可能性がある。
したがって、前サブフレームと後サブフレーム期間との比を、1:1あるいは2:1に設定することで、一方のサブフレーム期間を短くしすぎることを防止できる。したがって、応答速度の遅い液晶を用いても、適切な表示を行える。
また、フレームの分割比(前サブフレームと後サブフレームとの比)については、n:1(nは7以上の自然)に設定してもよい。
また、この分割比を、n:1(nは1以上の実数(より好ましくは1より大きい実数))としてもよい。例えば、この分割比を1.5:1に設定することで、1:1とする場合に比して視野角特性を向上させられる。また、2:1とする場合に比べて、応答速度の遅い液晶材料を使用することが容易となる。
また、フレームの分割比をn:1(nは1以上の実数)とする場合でも、「最大輝度の(n+1)分の1(Tmax/(n+1))」までの低輝度(低明度)の画像を表示する際には、前サブフレームを暗階調とし、後サブフレームのみを用いて表示を行うことが好ましい。
また、「Tmax/(n+1)」以上の高輝度(高明度)の画像を表示するときには、後サブフレームを白表示とし、前サブフレームの輝度だけを調整して表示を行うことが好ましい。
これにより、常に1つのサブフレームを、実際輝度と予定輝度との差のない状態としておける。したがって、本構成例に係る画像表示装置1の視野角特性を良好にできる。
ここで、フレームの分割比をn:1にする場合、前フレームをnとしても後フレームnとしても実質的に同じ効果が狙える。すなわちn:1と1:nは視野角改善効果に関しては同一である。
また、nは1以上の実数とした場合でも、上記した(10)〜(12)式を用いた輝度階調の制御については有効である。
また、本構成例では、画像表示装置1のサブフレーム表示を、フレームを2つのサブフレームに分割して行う表示であるとしている。しかしながら、これに限らず、画像表示装置1を、フレームを3つ以上のサブフレームに分割したサブフレーム表示を行うように設計してもよい。
フレームをs個に分割する場合のサブフレーム表示では、輝度の非常に低い場合には、s−1個のサブフレームを暗階調表示とする一方、1つのサブフレームの輝度(輝度階調)だけを調整して表示を行う。そして、このサブフレームだけでは表現できないくらい輝度の高くなった場合に、このサブフレームを白表示とする。そして、s−2個のサブフレームを暗階調表示とする一方、残った1つのサブフレームの輝度を調整して表示を行う。
すなわち、フレームをs個に分割する場合でも、2個に分割するときと同様に、輝度を調整する(変化させる)サブフレームを常に1つとし、他のサブフレームを白表示あるいは暗階調表示としておくことが好ましい。これにより、s−1個のサブフレームを、実際輝度と予定輝度とのズレのない状態とできる。したがって、画像表示装置1の視野角特性を良好にできる。
図35は、本構成例に係る画像表示装置1によって、均等な3つのサブフレームにフレームを分割して表示を行った結果(破線および実線)と、通常ホールド表示を行った結果(一点鎖線および実線;図8に示したものと同様)と合わせて示すグラフである。
このグラフに示すように、サブフレームを3つに増やした場合、実際輝度を予定輝度に非常に近づけることが可能となる。したがって、本構成例に係る画像表示装置1の視野角特性をより良好な状態とできることがわかる。
なお、各サブフレームのうち、輝度を調整するサブフレームの位置は、当該フレーム期間における当該サブ画素の輝度の時間的な重心位置が当該フレーム期間の時間的な中心位置に近くなるように設定されている方が望ましい。
例えば、サブフレームの数が3個の構成では、2個のサブフレームを暗階調表示にする場合には、真ん中のサブフレームの輝度を調整して表示を行う。そして、このサブフレームだけでは表現できないくらい輝度の高くなった場合には、このサブフレーム(真ん中のサブフレーム)を白表示とし、最初または最後のサブフレームの輝度を調整して表示を行う。さらに、当該サブフレームと真ん中のサブフレーム(白表示)とだけでは表現できないくらい輝度が高くなると、残余のサブフレームの輝度を調整して表示を行う。
当該構成では、1フレーム期間における当該サブ画素の輝度の時間的な重心位置が、当該1フレーム期間の時間的な中心位置に近くなるように設定される。したがって、以下の不具合、すなわち、時間的な重心位置が変動することに起因して、動く物体の前端や後端において、静止時には見えない異常な明暗が見えてしまい、これが動画品質を低下させるという不具合の発生を防止でき、動画表示時の品質を向上できる。
また、フレームをs個に分割する場合でも、上記した極性反転駆動を行うことが好ましい。図36は、フレームを3つに分割し、フレームごとに電圧極性を反転した場合における、液晶電圧の遷移を示すグラフである。
この図に示すように、この場合でも、2フレームでのトータルの液晶電圧を0Vとできる。
また、図37は、同様にフレームを3つに分割し、サブフレームごとに電圧極性を反転した場合における、液晶電圧の遷移を示すグラフである。
このように、フレームを奇数個に分割する場合には、サブフレームごとに電圧極性を反転させても、2フレームでのトータルの液晶電圧を0Vとできる。
したがって、フレームをs個(s;2以上の整数)に分割した場合には、隣接するフレーム間のS番目(S;1〜s)のサブフレームどうしが、異なる極性の液晶電圧を印加されている状態とすることが好ましいといえる。これにより、2フレームでのトータルの液晶電圧を0Vとできる。
また、フレームをs個(s;2以上の整数)に分割した場合には、2フレーム(あるいはより多くのフレーム)でのトータルの液晶電圧を0Vとするように、液晶電圧の極性を反転させることが好ましいといえる。
また、上記では、フレームをs個に分割する場合、輝度を調整するサブフレームを常に1つとし、他のサブフレームを白表示(最大輝度)あるいは暗階調表示とするとしている。
しかしながら、これに限らず、輝度を調整するサブフレームを2つ以上としてもよい。
この場合でも少なくとも1つのサブフレームを白表示(最大輝度)あるいは暗階調表示とすることで、視野角特性を向上させられる。
また、輝度を調整しないサブフレームの輝度を、最大輝度とする代わりに「最大または第2所定値より大きい値」としてもよい。また、最小輝度とする代わりに、「最小または第1所定値より小さい値」としてもよい。
この場合でも、輝度を調整しないサブフレームにおける実際明度と予定明度とのズレ(明度ズレ)を充分に小さくできる。したがって、本構成例に係る画像表示装置1の視野角特性を向上させられる。
ここで、図38は、輝度を調整しないサブフレームにおける、パネル11に出力される信号階調(%;表示信号の輝度階調)と、各信号階調に応じた実際輝度階調(%)との関係(視野角階調特性(実測))を示すグラフである。
なお、実際輝度階調とは、「各信号階調に応じてパネル11の液晶パネルから出力された輝度(実際輝度)を、上記した(1)式を用いて輝度階調に変換したもの」である。
このグラフに示すように、上記した2つの階調は、液晶パネルの正面(視野角度0度)においては等しくなる。一方、視野角度を60度としたときには、白浮きのため、実際輝度階調が中間調で信号階調より明るくなる。また、この白浮きは、視野角度によらず、輝度階調が20%〜30%の間となるときに最大値をとる。
ここで、このような白浮きについては、上記のグラフに破線で示した「最大値の10%」を越えていない場合には、本構成例に係る画像表示装置1の表示品位を充分に保ち得る(上記した明度ズレを充分に小さくできる)ことがわかっている。また、白浮きが「最大値の10%」を越えないような信号階調の範囲は、信号階調の最大値の80〜100%、および、0〜0.02%である。また、この範囲は、視野角度が変化しても不変である。
したがって、上記した第2所定値としては、最大輝度の80%に設定することが好ましく、また、第1所定値としては、最大輝度の0.02%に設定することが好ましいといえる。
また、輝度を調整しないサブフレームを設けなくてもよい。すなわち、s個のサブフレームで表示を行う場合、各サブフレームの表示状態に差をつけなくてもよい。このような構成であっても、上記したような、フレーム周期で液晶電圧の極性を反転する極性反転駆動を行うことが好ましい。
なお、s個のサブフレームで表示を行う場合、各サブフレームの表示状態に少しでも差をつけるだけで、液晶パネルの視野角特性を向上させることは可能である。
〔第2の実施形態〕
ところで、上記では、フレーム分割およびγ処理を行うサブフレーム処理部32の前段に、階調遷移強調処理を行う変調処理部31を配した構成について説明した。これに対して、本実施形態では、サブフレーム処理部の後段に変調処理部を配置する構成について説明する。
すなわち、図39に示すように、本実施形態に係る信号処理回路21aでは、図1に示す変調処理部31およびサブフレーム処理部32と略同様の動作を行う変調処理部31aおよびサブフレーム処理部32aが設けられている。ただし、本実施形態に係るサブフレーム処理部32aは、変調処理部31aの前段に設けられており、補正後の各映像データDo(i,j,k)に代えて、補正前の各映像データD(i,j,k)に対して、フレーム分割およびγ補正処理を行い、当該映像データD(i,j,k)に対応する、各サブフレームSFR1(k)・SFR1(k)の映像データS1(i,j,k)・S2(i,j,k)を出力している。
また、配置変更に伴なって、変調処理部31aは、補正前の各映像データD(i,j,k)に代えて、サブフレームへの分割後の映像データS1(i,j,k)・S2(i,j,k)のそれぞれに対して、階調遷移を強調するように補正すると共に、補正後の映像データを、映像信号DAT2を構成する映像データS1o(i,j,k)・S2o(i,j,k)として出力している。なお、映像データS1o(i,j,k)・S2o(i,j,k)も、上記映像データSo1(i,j,k)・So2(i,j,k)と同様に、時分割で伝送されている。
さらに、変調処理部31aによる補正処理および予測処理も、サブフレーム単位で行われており、変調処理部31aは、図示しないフレームメモリから読み出された前サブフレームSFR(x−1)の予測値E(i,j,x−1)と、現サブフレームSFR(x)におけるサブ画素SPIX(i,j)への映像データSo(i,j,x)とに基づいて、当該現サブフレームSFR(x)の映像データSo(i,j,x)を補正する。また、変調処理部31aは、上記予測値E(i,j,x−1)と、映像データSo(i,j,x)とに基づいて、上記サブ画素SPIX(i,j)が次のサブフレームSFR(x+1)の開始時に到達していると予測される輝度に対応する階調を示す値を予測し、当該予測値E(i,j,x)を、上記フレームメモリに格納している。
以下では、書き込み速度をより低下させた構成例について説明する前に、図40を参照しながら、図16と同様の回路で変調処理部31aを構成した場合について説明する。
すなわち、本構成例に係る変調処理部31bには、上記各映像データS1o(i,j,k)を生成するための部材51a〜53aと、上記各映像データS2o(i,j,k)を生成するための部材51b〜53bとが設けられている。これらの部材51a〜53a並びに51b〜53bは、それぞれ、図16に示す部材51〜53と略同様に構成されている。
ただし、補正処理および予測処理がサブフレーム単位で行われている。したがって、上記各部材51a〜53bは、図16の倍の速度で動作できるように構成されていると共に、それぞれに設けられたLUT(図40では図示せず)に格納される値も図16の場合とは異なっている。
さらに、補正処理部52aおよび予測処理部53aには、現フレームFR(k)の各映像データD(i,j,k)に代えて、サブフレーム処理部32aからの各映像データS1(i,j,k)が入力されており、補正処理部52aは、補正後の映像データを、映像データS1o(i,j,k)として出力している。同様に、補正処理部52bおよび予測処理部53bには、現フレームFR(k)の各映像データD(i,j,k)に代えて、サブフレーム処理部32aからの各映像データS2(i,j,k)が入力されており、補正処理部52aは、補正後の映像データを、映像データS2o(i,j,k)として出力している。一方、予測処理部53aは、上記補正処理部52aの参照するフレームメモリ51aではなく、補正処理部52bの参照するフレームメモリ51bに、予測値E1(i,j,k)を出力し、予測処理部53bは、フレームメモリ51aに予測値E2(i,j,k)を出力している。
ここで、上記予測値E1(i,j,k)は、上記補正処理部52aの出力する映像データS1o(i,j,k)によってサブ画素SPIX(i,j)が駆動された場合に、当該サブ画素SPIX(i,j)が次のサブフレームSFR2(k)の開始時に到達していると予測される輝度に対応する階調を示す値であって、予測処理部53aは、現フレームFR(k)における上記映像データS1(i,j,k)と、フレームメモリ51aから読み出した、前フレームFR(k−1)の予測値E2(i,j,k−1)とに基づいて、上記予測値E1(i,j,k)を予測している。同様に、上記予測値E2(i,j,k)は、上記補正処理部52bの出力する映像データS2o(i,j,k)によってサブ画素SPIX(i,j)が駆動された場合に、当該サブ画素SPIX(i,j)が次のサブフレームSFR1(k+1)の開始時に到達していると予測される輝度に対応する階調を示す値であって、予測処理部53bは、現フレームFR(k)における上記映像データS2(i,j,k)と、フレームメモリ51bから読み出した上記予測値E1(i,j,k)とに基づいて、上記予測値E2(i,j,k)を予測している。
上記構成では、図41に示すように、あるフレームFR(k)の映像データD(1,1,k)〜D(n,m,k)が信号処理回路21aに入力されると、これらの映像データD(1,1,k)〜D(n,m,k)は、サブフレーム処理部32aのフレームメモリ41(図では、FMと表記)に格納されていく(t21〜t22の期間)。また、サブフレーム処理部32aの制御回路44は、1フレームあたりに2回ずつ、これらの映像データD(1,1,k)〜D(n,m,k)をフレームメモリ41から読み出す(t31〜t33の期間)。また、制御回路44は、1回目の読み出し時には、LUT42を参照して、サブフレームSFR1(k)用の映像データS1(1,1,k)〜S1(n,m,k)を出力すると共に(t31〜t32の期間)、2回目の読み出し時には、LTU43を参照して、サブフレームSFR2(k)用の映像データS2(1,1,k)〜S2(n,m,k)を出力する(t32〜t33の期間)。なお、信号処理回路21aが最初の映像データD(1,1,k)を受け取る時点t21と、当該映像データD(1,1,k)に対応するサブフレームSFR1(k)用の映像データS1(1,1,k)を出力する時点t31との時間差は、バッファメモリを設けることによって増減できるが、図41では、一例として、時間差が半フレーム分(1サブフレーム分)の場合を図示している。
一方、t31〜t32の期間において、変調処理部31bのフレームメモリ51aには、前フレームFR(k−1)のサブフレームSFR2(k−1)用の映像データS2(1,1,k−1)〜S2(n,m,k−1)を参照して更新された予測値E2(1,1,k−1)〜E2(n,m,k−1)が蓄積されており、補正処理部52aは、当該予測値E2(1,1,k−1)〜E2(n,m,k−1)を参照して、上記制御回路44の出力する映像データS1(1,1,k)〜S1(n,m,k)をそれぞれ補正し、補正後の映像データS1o(1,1,k)〜S1o(n,m,k)として出力する。同様に、予測処理部53aは、上記映像データS1(1,1,k)〜S1(n,m,k)と、予測値E2(1,1,k−1)〜E2(n,m,k−1)とに基づいて、予測値E1(1,1,k)〜予測値E1(n,m,k)を生成し、フレームメモリ51bに格納する。
同様に、t32〜t33の期間において、補正処理部52bは、当該予測値E1(1,1,k)〜E1(n,m,k)を参照して、上記制御回路44の出力する映像データS2(1,1,k)〜S2(n,m,k)をそれぞれ補正し、補正後の映像データS2o(1,1,k)〜S2o(n,m,k)として出力する。また、予測処理部53bは、上記映像データS2(1,1,k)〜S2(n,m,k)と、予測値E1(1,1,k−1)〜E1(n,m,k−1)とに基づいて、予測値E2(1,1,k)〜予測値E2(n,m,k)を生成し、フレームメモリ51aに格納する。
なお、厳密には、上記各回路自体の遅延時間、あるいは、タイミング調整用に各回路間にバッファが設けられていれば、そのバッファ回路の遅延時間などによって、前段の回路がデータを出力するタイミングは、後段の回路がデータを出力するタイミングと異なっているが、図41あるいは後述の図43では、これらの遅延時間の図示を省略している。
このように、本実施形態に係る信号処理回路21aは、補正処理(階調遷移の強調処理)および予測処理をサブフレーム単位で行っている。したがって、第1の実施形態の構成、すなわち、これらの処理をフレーム単位で行う構成と比較して、より正確な予測処理が可能であり、より的確に階調遷移を強調できる。この結果、不適切な階調遷移強調による画質低下をさらに抑制しながら、動画表示時の画質を向上できる。
加えて、当該構成でも、上記暗表示用に定められた範囲内の値に設定される映像データS1を、黒以外の暗階調に設定されているので、映像データDが黒を示している場合にサブフレームSFR1・SFR2用の映像データS1・S2を全て黒を示す値に設定する構成と比較して、中間階調への応答速度を大幅に向上でき、動画表示時の画質を大幅に向上できる。
ところで、本実施形態に係る信号処理回路21aを構成する各部材の殆どは、高速化のために、1つの集積回路チップ内に集積されていることが多い。ただし、フレームメモリ41並びに51a・51bは、必要な記憶容量がLUTよりも大幅に大きく、集積回路内に集積することが難しいため、多くの場合、当該集積回路チップに外付けされる。
この場合、上記フレームメモリ41並びに51a・51bとの間のデータ伝送経路は、外部の信号線になるので、集積回路チップ内を伝送する場合と比較して伝送速度の向上が難しい。また、伝送速度を向上させようとして、信号線の数を増やそうとすると、集積回路チップのピン数が増加して、集積回路チップの寸法が大幅に増大してしまう。さらに、図40に示す変調処理部31bは、倍速で駆動しているので、フレームメモリ41並びに51a・51bとして、高速に動作可能で、しかも大容量のメモリを必要とする。
伝送速度について、さらに詳細に説明すると、フレームメモリ41には、図41に示すように、1フレーム毎に1回ずつ、各映像データD(1,1,k)〜D(n,m,k)が書き込まれている。また、当該フレームメモリ41は、1フレーム毎に2回ずつ、各映像データD(1,1,k)〜D(n,m,k)を出力している。したがって、一般的なメモリのように、読み出し時と書き込み時とで、データを伝送する信号線が共有されているとすると、映像信号DATにおいて各映像データD…をそれぞれ伝送する際の周波数fの3倍以上の周波数でのアクセスが、フレームメモリ41に要求される。なお、図41では、読み書き時に要求されるアクセス速度を、例えば、r:2倍のように、上記周波数fでの読み出しに必要なアクセス速度または上記周波数fでの書き込みに必要なアクセス速度書き込みに必要なアクセス速度を1倍としたときの比率を、読み出し/書き込みを示す英文字(r/w)の後に図示している。
一方、フレームメモリ51aおよび51bには、1フレーム毎に1回ずつ、各予測値E2(1,1,k)〜予測値E2(n,m,k)、並びに、各予測値E1(1,1,k)〜予測値E1(n,m,k)が読み書きされているが、図40の構成では、図43に示すように、フレームメモリ51aから読み出す期間(例えば、t31〜t32)と、フレームメモリ51bから読み出す期間(例えば、t32〜t33)とが別に設けられており、それぞれの期間がフレームの半分の期間である。同様に、フレームメモリ51aおよび51bに書き込む期間もフレームの半分の期間である。したがって、両フレームメモリ51a・51bには、上記周波数fの4倍のアクセス速度が必要になる。
この結果、図40に示す変調処理部31bを用いた場合は、各フレームメモリ41・51a・51bに要求されるアクセス速度が速くなり、信号処理回路21aの製造費が高騰したり、信号線の数を増やそうとして、上記集積回路チップの寸法やピン数が増大したりする虞れがある。
これに対して、本実施形態の他の構成例に係る信号処理回路21cでは、図42に示すように、1フレーム毎にそれぞれ2回ずつ、映像データS1(1,1,k)〜映像データS1(n,m,k)、映像データS2(1,1,k)〜映像データS2(n,m,k)並びに各予測値E1(1,1,k)〜予測値E1(n,m,k)を生成すると共に、1フレーム毎に2回ずつ実施可能な、予測値E2(1,1,k)〜予測値E2(n,m,k)の生成および出力処理の半数を間引き、1フレーム毎に1回ずつ予測値E2(1,1,k)〜予測値E2(n,m,k)をフレームメモリに格納することによって、フレームメモリへの書き込み回数を削減している。
具体的には、本構成例に係る信号処理回路21cでは、サブフレーム処理部32cが、1フレーム毎に、2回ずつ、映像データS1(1,1,k)〜S1(n,m,k)と、映像データS2(1,1,k)〜S2(n,m,k)とを出力できる。
より詳細には、図40に示すサブフレーム処理部32の制御回路44は、映像データS1(1,1,k)〜S1(n,m,k)を出力している間、映像データS2(1,1,k)〜S2(n,m,k)の出力を休止していたが、本構成例に係るサブフレーム処理部32cの制御回路44cは、図43に示すように、映像データS1(1,1,k)〜S1(n,m,k)を出力している間(t41〜t42の期間)にも、映像データS2(1,1,k)〜S2(n,m,k)を出力し、映像データS2(1,1,k)〜S2(n,m,k)を出力している間(t42〜t43の期間)にも、映像データS1(1,1,k)〜S1(n,m,k)を出力している。
なお、映像データS1(i,j,k)およびS2(i,j,k)の双方は、互いに同じ値、すなわち、映像データD(i,j,k)に基づいて生成される。したがって、制御回路44cが、フレームメモリ41から1つの映像データD(i,j,k)を読み出す度に、当該映像データD(i,j,k)を用いて上記両映像データS1(i,j,k)およびS2(i,j,k)を生成することによって、フレームメモリ41と制御回路44cとの間のデータ伝送量増加を防止できる。また、サブフレーム処理部32cと変調処理部31cとの間のデータ伝送量は、図40の構成よりも増加しているが、このデータ伝送は、集積回路チップ内での伝送なので、何ら支障なく伝送できる。
一方、図42に示すように、本構成例に係る変調処理部31cは、予測値E1およびE2をそれぞれ1サブフレーム分ずつ記憶するフレームメモリ51a・51bの代わりに、予測値E2のみを2サブフレーム分記憶すると共に、1フレーム毎に2回ずつ、予測値E2(1,1,k−1)〜予測値E2(n,m,k−1)を出力可能なフレームメモリ(予測値記憶手段)54を備えている。また、本構成例に係る変調処理部31cには、図40の各部材52a・52b・53a・53bと略同様の部材52c・52d・53c・53dが設けられている。なお、本構成例では、当該部材52c・52d・53c・53dが特許請求の範囲に記載の補正手段に対応する。
ただし、図40の構成とは異なり、上記補正処理部52cおよび予測処理部53cへの予測値E2(1,1,k−1)〜予測値E2(n,m,k−1)は、フレームメモリ41aではなく、上記フレームメモリ54から与えられている。また、上記補正処理部52dおよび予測処理部53dへの予測値E1(1,1,k)〜予測値E1(n,m,k)は、フレームメモリ41bではなく、上記予測処理部53cから与えられている。
さらに、上述したように、当該予測値E2(1,1,k−1)〜予測値E2(n,m,k−1)並びに映像データS1(1,1,k)〜S1(n,m,k)は、1フレーム毎に2回ずつ出力されており、予測処理部53cは、図42に示すように、これらに基づいて、1フレーム毎に2回ずつ、予測値E1(1,1,k)〜E1(n,m,k)を生成し出力している。なお、1フレーム毎に出力する予測値E1の数が異なっているが、予測処理自体、および、予測処理部53cの回路構成は、図40に示す予測処理部53aと同一である。
また、予測値E2(1,1,k−1)〜予測値E2(n,m,k−1)並びに映像データS1(1,1,k)〜S1(n,m,k)も、1フレーム毎にそれぞれ2回ずつ出力されているが、補正処理部52cは、これらのうちの1回目の方に基づいて、補正後の映像データS1o(1,1,k)〜S1o(n,m,k)を生成し出力している(t41〜t42の期間)。さらに、補正処理部52dは、1フレーム毎にそれぞれ2回ずつ出力される、予測値E1(1,1,k)〜予測値E1(n,m,k)並びに映像データS2(1,1,k)〜S2(n,m,k)のうち、2回目の方に基づいて、補正後の映像データS2o(1,1,k)〜S2o(n,m,k)を生成し出力している(t42〜t43の期間)。
ここで、映像データS2(1,1,k)〜S2(n,m,k)並びに予測値E1(1,1,k)〜E1(n,m,k)が1フレーム毎に2回ずつ出力されているので、予測値E2(1,1,k)〜E2(n,m,k)も、1フレーム毎に2回ずつ生成可能である。ただし、本構成例に係る予測処理部53dは、これらの予測値E(1,1,k)〜E2(n,m,k)と、予測値E(1,1,k)〜E2(n,m,k)との生成および出力処理のうち、半数を間引いて、1フレーム毎に1回ずつ、予測値E(1,1,k)〜E2(n,m,k)を生成し出力してる。なお、各フレームにおいて、予測値E2を生成および出力するタイミングが異なっているが、予測処理自体は、図40に示す予測処理部53bと同一である。回路構成も当該予測処理部53bと略同様であるが、間引くタイミングを決定し、生成処理および出力処理を間引く回路が付加されている。
以下では、間引き方の一例として、両サブフレームSFR1・SFR2の時間比が1:1の場合に本構成例に係る予測処理部53dが1つ飛ばしで上記生成および出力処理を間引く構成について説明する。具体的には、予測処理部53dは、1回目の映像データS2(i,j,k)および予測値E1(i,j,k)が出力されている期間(t41〜t42の期間)、これらのうち、奇数番目および偶数番目のうちの予め定められた方の映像データS2(i,j,k)および予測値E1(i,j,k)に基づいて、予測値E2(i,j,k)を生成する。一方、2回目が出力されている期間(t42〜t43の期間)には、予測処理部53dは、残余の方に基づいて、予測値E(i,j,k)を生成する。これにより、予測処理部53dは、1フレーム毎に1回ずつ、全ての予測値E2(1,1,k)〜E2(n,m,k)を出力できると共に、各予測値E2(i,j,k)を出力する時間間隔は、図40の構成の倍の長さになる。
当該構成では、1フレーム毎に1個ずつの予測値E2(1,1,k)〜E2(n,m,k)を、1フレーム期間内に書き込めばよい。したがって、フレームメモリ54に必要なアクセス速度を、図40の構成の3/4倍にまで遅くすることができる。例えば、XGA規格に沿った映像信号の場合、各映像データD(i,j,k)のドットクロックは、約65〔MHz〕なので、図40のフレームメモリ51aおよび51bは、その4倍、すなわち、約260〔MHz〕でのアクセスに応える必要がある。これに対して、本構成例に係るフレームメモリ54は、フレームメモリ41と同様、上記ドットクロックの3倍、すなわち、約195〔MHz〕でのアクセスに応えるだけで充分である。
なお、上記では、両サブフレームSFR1・SFR2の時間比が1:1の場合に本構成例に係る予測処理部53dが1つ飛ばしで上記生成および出力処理を間引く構成について説明したが、時間比が他の比率に設定されている場合でも、出力処理の半数が間引かれていれば、間引かない場合と比較して、フレームメモリ54に要求されるアクセス速度を遅くすることができる。
ところで、上記フレームメモリ54の全記憶領域(2サブフレーム分)を上記アクセス速度でアクセス可能に構成してもよいが、本構成例に係るフレームメモリ54では、フレームメモリ54を、2つのフレームメモリ54a・54bにより構成して、それらの一方に必要なアクセス速度をさらに遅くしている。
具体的には、フレームメモリ54は、1サブフレーム分の予測値E2を記憶可能な、2つのフレームメモリ54a・54bから構成されている。フレームメモリ54aは、上記予測処理部53dによって各予測値E2(i,j,k)が書き込まれるフレームメモリであって、前フレームFR(k−1)において書き込まれた1サブフレーム分の予測値E2(1,1,k−1)〜E2(n,m,k−1)が、現フレームFR(k)の予測値E2(1,1,k)〜E2(n,m,k)によって上書きされる前に、当該予測値E2(1,1,k−1)〜E2(n,m,k−1)をフレームメモリ54bに転送できる。なお、フレームメモリ54aは、1フレーム期間内に、1サブフレーム分の予測値E2を1回ずつ読み書きできればよいので、上記周波数fと同一の周波数でのアクセスに応えることができればよい。
一方、フレームメモリ54bは、当該予測値E2(1,1,k−1)〜E2(n,m,k−1)を受け取り、1フレーム毎に2回ずつ、当該予測値E2(1,1,k−1)〜E2(n,m,k−1)を出力できる。この場合は、1フレーム期間内に、1サブフレーム分の予測値E2を1回ずつ書き込み、2回ずつ読み出す必要があるので、上記周波数fの3倍の周波数でのアクセスに応答する必要がある。
当該構成では、予測処理部53dによりフレームメモリ54aに格納された予測値E2を、補正処理部52cおよび予測処理部53cに対して予測値E2を出力するためのフレームメモリ54bに転送することによって、フレームメモリ54の記憶領域のうち、1フレーム毎に2回ずつ読み出される領域を、1サブフレーム分の記憶容量を持ったフレームメモリ54bに限定している。なお、図43では、バッファに必要な記憶容量を削減するために、フレームメモリ54aからフレームメモリ54bへの転送を、1サブフレーム分だけズラしている場合を例示している。
この結果、フレームメモリ54の全記憶領域を、上記周波数fの3倍の周波数でのアクセスに応答可能に構成する場合よりも、当該周波数でのアクセスに応答可能な記憶領域の大きさを削減でき、フレームメモリ54を、より安価かつ容易に提供できる。
なお、上記では、予測処理部53dによる予測値E2の生成処理および出力処理を間引いた場合を例にして説明したが、出力処理のみを間引いてもよい。また、上記では、1フレーム期間毎に、2回ずつ予測値E2(1,1,k)〜E2(n,m,k)を生成できるように、予測値E1(1,1,k)〜E1(n,m,k)および映像データS2(1,1,k)〜S2(n,m,k)を生成すると共に、それらに基づく予測値E2の生成および出力処理を間引くことによって、各予測値E2(1,1,k)〜E2(n,m,k)の生成タイミングを、1フレーム期間全般に渡って分散させている場合について説明したが、これに限るものではなく、以下の構成でもよい。
すなわち、変調処理部には、フレーム期間毎に生成される上記複数個の映像データS1(i,j,k)・S2(i,j,k)をそれぞれ補正し、上記フレーム期間を当該複数個に分割したサブフレームSFR1(k)・SFR2(k)毎に、各サブフレームに対応する補正後の映像データS1o(i,j,k)・S2o(i,j,k)を出力する補正処理部52c・52dと、最後のサブフレームSFR2(k)に対応する補正後の映像データS2o(i,j,k)に応じてサブ画素SPIX(i,j)が駆動された場合に、当該補正後の映像データS2o(i,j,k)に応じてサブ画素SPIX(i,j)が駆動される期間の最後の時点で、当該サブ画素SPIX(i,j)が到達する輝度を示す予測値E2(i,j,k)を記憶するフレームメモリ54とが設けられている。また、上記補正処理部52cは、補正対象とする映像データS1(i,j,k)またはS2(i,j,k)が最初のサブフレームSFR1(k)に対応している場合(映像データS1(i,j,k)の場合)、上記フレームメモリ54から読み出した予測値E2(i,j,k−1)の示す輝度から、映像データS1(i,j,k)の示す輝度への階調遷移を強調するように、映像データS1(i,j,k)を補正する。さらに、上記補正処理部52dおよび変調処理部に設けられた予測処理部53cは、補正対象とする映像データS1(i,j,k)またはS2(i,j,k)が2番目以降のサブフレームに対応している場合(映像データS2(i,j,k)の場合)、映像データS2(i,j,k)と、それよりも前のサブフレームSFR1(k)に対応する映像データS1(i,j,k)と、上記フレームメモリ54に記憶された予測値E2(i,j,k−1)とに基づいて、サブフレームSFR2(k)の最初の時点におけるサブ画素SPIX(i,j)の輝度を予測し、予測された輝度(E1(i,j,k)の示す輝度)から映像データS2(i,j,k)の示す輝度への階調遷移を強調するように、映像データS2(i,j,k)を補正する。さらに、変調処理部に設けられた予測処理部53cおよび53dは、補正対象とする映像データS1(i,j,k)またはS2(i,j,k)が、最後のサブフレームSFR2(k)に対応している場合(映像データS2(i,j,k)の場合)、映像データS2(i,j,k)と、それよりも前のサブフレームSFR1(k)に対応する映像データS1(i,j,k)と、上記フレームメモリ54に記憶された予測値E2(i,j,k−1)とに基づいて、補正対象となる映像データS2(i,j,k)に対応するサブフレームSFR2(k)の最後の時点におけるサブ画素SPIX(i,j)の輝度を予測し、予測結果を示す予測値E2(i,j,k)を、上記フレームメモリ54に格納する。
当該構成でも、図40に示す構成とは異なって、映像データS1(i,j,k)・S2(i,j,k)に対応するサブフレームSFR1(k)・SFR2(k)の1つ前のサブフレームSFR2(k−1)・SFR1(k)の最後にサブ画素SPIX(i,j)が到達している輝度を予測した結果E1(i,j,k)・E2(i,j,k)を、その都度、フレームメモリに格納することなく、映像データS1(i,j,k)・S2(i,j,k)を補正できる。
この結果、図40に示すように、各サブフレームの予測結果を、その都度、フレームメモリ(51a・51b)に格納する構成と比較して、1フレーム周期あたりにフレームメモリに格納される予測値のデータ量を削減できる。なお、データ量を削減できるので、例えば、バッファなどを設けてフレームメモリに要求されるアクセス速度を低減する場合でも、より少ない規模の回路を設けるだけで、アクセス速度を低減できる。
ただし、図42に示すように、予測処理部53dが予測値E(1,1,k)〜E2(n,m,k)と予測値E(1,1,k)〜E2(n,m,k)との生成および出力処理のうち、半数を間引いて、1フレーム毎に1回ずつ、予測値E(1,1,k)〜E2(n,m,k)を生成し出力すれば、新たなバッファを設けることなく、フレームメモリに要求されるアクセス速度を低減できる。
ところで、上記では、変調処理部31・31aが予測型の階調遷移強調処理を行う場合を例にして説明したが、これに限るものではない。例えば、変調処理部31は、図44に示す変調処理部31eのように構成されていてもよい。当該変調処理部31eは、図16に示す変調処理部31と略同様の構成であるが、予測処理部53が省略されており、フレームメモリ51は、予測値E(i,j,k)に代えて、現フレームFR(k)の映像データD(i,j,k)を、次のフレームFR(k+1)まで記憶すると共に、予測値E(i,j,k−1)の代わりに、前フレームFR(k−1)にて記憶された映像データD(i,j,k−1)を、補正処理部52へ与えている。また、補正処理部52は、前フレームFR(k−1)の映像データD(i,j,k−1)と、現フレームFR(k)の映像データD(i,j,k)とに基づき、両者の階調遷移を強調するように、映像データD(i,j,k)を補正している。この場合、変調処理部31eは、現フレームFR(k)の映像データD(i,j,k)による駆動によって、サブ画素SPIX(i,j)が、次のフレームFR(k+1)の開始時点で、映像データD(i,j,k)の示す輝度に到達していると見なしている。
同様に、変調処理部31aは、図45に示す変調処理部31fのように構成されていてもよい。当該変調処理部31fは、図40に示す変調処理部31bと略同様の構成であるが、予測処理部53a・53bが省略されており、フレームメモリ51a・51bは、予測値E1(i,j,k)・予測値E2(i,j,k)に代えて、現サブフレームFR(k)の映像データS1(i,j,k)・映像データS2(i,j,k)を、それぞれ次のフレームFR(k+1)まで記憶すると共に、予測値E1(i,j,k−1)・予測値E2(i,j,k−1)の代わりに、前フレームFR(k−1)にて記憶された映像データS1(i,j,k−1)あるいはS2(i,j,k−1)を、補正処理部52aあるいは53bへ与えている。また、補正処理部52aは、前フレームFR(k−1)の映像データS2(i,j,k−1)と、現フレームFR(k)の映像データS1(i,j,k)とに基づき、両者の階調遷移を強調するように、映像データS1(i,j,k)を補正している。同様に、補正処理部52bは、現フレームFR(k)の映像データS1(i,j,k−1)と、現フレームFR(k)の映像データS2(i,j,k)とに基づき、両者の階調遷移を強調するように、映像データS2(i,j,k)を補正している。なお、この場合、変調処理部31fは、現フレームFR(k)の映像データS1(i,j,k)による駆動によって、サブ画素SPIX(i,j)が、次のサブフレームSFR2(k)の開始時点で、映像データS1(i,j,k)の示す輝度に到達していると見なしている。また、現フレームFR(k)の映像データS2(i,j,k)による駆動によって、サブ画素SPIX(i,j)が、次のサブフレームSFR1(k+1)の開始時点で、映像データS2(i,j,k)の示す輝度に到達していると見なしている。
当該構成でも、映像データD、あるいは、映像データS1およびS2に対して、各サブ画素SPIXにおける階調遷移を強調する補正を行うことができる。したがって、階調遷移強調によって、各サブ画素SPIXの応答速度を向上できると共に、インパルス型発光に近づけることによって、画素アレイ2に動画表示する際の画質を向上できる。
加えて、当該構成でも、上記暗表示用に定められた範囲内の値に設定される映像データS1を、黒以外の暗階調に設定されているので、映像データDが黒を示している場合にサブフレームSFR1・SFR2用の映像データS1・S2を全て黒を示す値に設定する構成と比較して、中間階調への応答速度を大幅に向上でき、動画表示時の画質を大幅に向上できる。
さらに、当該構成でも、サブフレーム処理部(32・32a・32c)の各LUT42・43が、γ変換された、各サブフレームの映像データを示すパラメータを記憶することによって、図15に示す時分割駆動のLUT542・543と、γ変換用のLUT533aとを共用している。この結果、図15の構成と比較して、γ変換用のLUT533aの分だけ回路規模を削減でき、信号処理回路に必要な回路規模を大幅に削減できる。
また、上記では、これまでに入力された、あるサブ画素SPIX(i,j)への映像データDを参照して、階調遷移を強調するように、映像データDを補正する場合について説明したが、これに限るものではない。変調処理部(31〜31f)を省略してもよい。この場合でも、サブフレーム処理部(32・32a・32c)の各LUT42・43が、γ変換された各サブフレームの映像データを示すパラメータを記憶していれば、信号処理回路21に必要な回路規模を大幅に削減できる。
ただし、上記構成では、フレームをサブフレームに分割して駆動するため、より高速な応答が求められるが、例えば、液晶素子のように、応答速度の遅いサブ画素SPIXを用いた場合には、この要求に応えられなくなる虞れがある。したがって、上記のように変調処理部を設けて階調遷移を強調し、サブ画素SPIXの応答速度を向上させると、特に効果が大きい。
なお、上記では、画素アレイ2において、1画素が各色毎のサブ画素SPIXから構成されており、カラー表示可能な場合について説明したが、これに限るものではなく、単色表示の画素アレイを用いる場合でも、同様の効果が得られる。
また、上記では、例えば、温度変化など、画素(サブ画素)の輝度の時間変化を変化させる要因となる、画像表示装置1の周囲の状況に拘わらず、制御回路(44・44c)が、互いに同じLUT(42・43)を参照する場合について説明したが、これに限るものではない。予め上記周囲の状況に応じた複数のLUTを設けると共に、上記画像表示装置1の周囲の状況を検出するセンサを設け、上記制御回路が、各サブフレーム用の映像データを生成する際に参照するLUTを、当該センサの検出結果に応じて切り換えてもよい。この構成では、各サブフレーム用の映像データを、上記周囲の状況に応じて変化させることができるので、周囲の状況が変化しても、表示品質を保つことができる。
例えば、液晶パネルは、環境温度(パネル11のおかれている環境の温度(気温))により、その応答特性や階調輝度特性の変化する。このため、入力される映像信号DATが同じであったとしても、各サブフレーム用の映像データとして最適な値も、環境温度に応じて変化する。
したがって、パネル11が液晶パネルの場合、互いに異なる温度範囲での使用に適したLUT(42・43)を設けると共に、上記環境温度を測定するセンサを設け、上記制御回路(44・44c)が、当該センサによる環境温度の計測結果に応じて、上記参照するLUTを切り換えれば、当該制御回路を含む信号処理部(21〜21f)は、映像信号DATが同じであっても、より適切な映像信号DAT2を生成し、液晶パネルに伝達できる。したがって、想定される全ての温度範囲(例えば0℃〜65℃の範囲)で、より忠実な輝度での画像表示が可能となる。
また、上記では、LUT42・43に、γ変換された、各サブフレームの映像データを示す値を記憶することによって、図7に示す時分割駆動のLUT142・143と、γ変換用のLUT133aとを共用する構成について説明したが、これに限るものではない。例えば、LUT42・43に代えて、図7と同様のLUT142・143およびγ補正回路133を設けてもよい。また、γ補正が不要な場合は、γ補正回路133を削除してもよい。
なお、上記では、主として、サブフレーム処理部(32・32c)が、1フレームを2つのサブフレームに分割する場合を例にして説明したが、これに限るものではない。サブフレーム処理部は、周期的に入力される画素への映像データ(入力映像データ)が予め定められた閾値よりも低い輝度を示している場合、各サブフレーム用の映像データ(S1o・S2o;S1・S2)のうち、少なくとも1つを、暗表示用に予め定められた範囲の輝度を示す値に設定し、残余の各サブフレーム用の映像データのうちの少なくとも1つを増減して、1フレーム期間における画素の輝度の時間積分値を制御すると共に、上記入力映像データが予め定められた閾値よりも高い輝度を示している場合、上記各サブフレーム用の映像データのうち、少なくとも1つを、明表示用に予め定められた範囲の輝度を示す値に設定し、残余のサブフレーム用の映像データのうちの少なくとも1つを増減して、1フレーム期間における当該画素の輝度の時間積分値を制御してもよい。
当該構成でも、殆どの場合、各フレーム期間毎に少なくとも1回、他の期間よりも画素の輝度が低い期間を設けることができるので、動画表示時の画質を向上させることができる。また、明表示の場合、入力映像データの示す輝度が高くなるに従って、明表示期間以外の期間における画素の輝度が高くなっていくので、各フレーム周期毎に少なくとも1回、暗表示を行う構成と比較して、各フレーム周期全体における画素の輝度の時間積分値を上昇させることができ、より明るい表示が可能になる。
さらに、上記構成では、暗表示の場合、上記出力映像データの1つが暗表示用の輝度を示す値に設定されるので、当該暗表示期間には、画素の輝度が許容範囲内に維持される視野角を拡大できる。同様に、明表示の場合は、上記出力映像データの1つが暗表示用の輝度を示す値に設定されるので、当該暗表示期間には、画素の輝度が許容範囲内に維持される視野角を拡大できる。この結果、時分割駆動しない構成よりも、白浮きなどの不具合の発生を防止でき、視野角を拡大できる。
さらに、上記各実施形態に記載されているように、上記画素が複数である場合には、上記構成に加えて、上記生成手段は、各画素への入力映像データに応じて、それぞれの画素への出力映像データを、当該入力周期毎に、上記予め定められた複数の個数ずつ生成すると共に、上記補正手段は、各画素への各出力映像データを、それぞれ補正し、各画素に対応する予測結果をそれぞれ上記予測結果記憶部に格納すると共に、上記生成手段は、上記いずれの画素についても、上記入力周期毎に生成される、当該画素への複数個の出力映像データを、それぞれ上記予め定められた複数の個数ずつ生成し、上記補正部は、上記いずれの画素についても、上記入力周期毎に、当該画素に関する予測結果を、それぞれ上記予め定められた複数の回数読み出すと共に、これらの予測結果と上記各出力映像データとから、いずれの画素についても、上記入力周期ごとに複数回実施可能な、上記最後の時点における当該画素の輝度の予測処理および予測結果の格納処理のうち、少なくとも1回の予測結果の書き込み処理を間引いてもよい。
当該構成において、上記入力周期毎に生成される複数個の出力映像データは、それぞれ上記予め定められた複数の個数ずつ生成され、上記予測結果は、上記入力周期毎に、それぞれ上記予め定められた複数の回数読み出される。これにより、これらの予測結果と上記各出力映像データとに基づいて、複数回、上記最後の時点における画素の輝度の予測し、予測結果の格納できるようになる。なお、上記画素は、複数であり、上記読み出し処理、および、生成処理は、各画素に対応して行われる。
ただし、上記構成では、上記入力周期毎に複数回実施可能な予測処理および予測結果の格納処理のうち、少なくとも1回の予測結果の書き込み処理が間引かれる。
この結果、間引かない構成と比較して、予測結果記憶部に、各画素の予測結果を格納する時間間隔を長くすることができ、予測結果記憶部に要求される応答速度を遅くすることができる。
なお、少なくとも1回の書き込み処理を間引けば効果が得られるが、補正手段による予測結果の書き込み処理の回数を、各画素について、1入力周期あたり1回になるまで間引くと、より効果が大きい。
さらに、書き込み処理を間引くか否かに拘わらず、上記暗表示期間または明表示期間を設ける構成の場合は、上記各実施形態に記載されているように、上記構成に加えて、上記残余のサブフレーム用の映像データのうちの特定の1つ以外の映像データを、暗表示用に予め定められた範囲の輝度を示す値、または、明表示用に予め定められた範囲の輝度を示す値に設定し、当該特定の映像データを増減して、1フレーム期間における当該画素の輝度の時間積分値を制御する方が望ましい。
当該構成では、各サブフレーム用の映像データのうち、上記特定の映像データ以外の映像データは、暗表示用に予め定められた範囲の輝度を示す値、または、明表示用に予め定められた範囲の輝度を示す値に設定されているので、複数のサブフレーム用の映像データを、両範囲のいずれにも含まれない値に設定する場合と比較して、さらに、白浮きなどの不具合の発生を防止でき、視野角を拡大できる。
また、上記各サブフレーム用の映像データは、1フレーム期間における当該画素の輝度の時間的な重心位置が、当該1フレーム期間の時間的な中心位置に近くなるように設定されている方が望ましい。
具体的には、サブフレーム処理部(32、32c)は、入力映像データの示す輝度が一番低い領域では、1フレーム期間を構成する各サブフレームのうち、当該フレーム期間の時間的な中心位置に最も近いサブフレームに対応する映像データを、上記特定の映像データとし、当該映像データの値を増減して、1フレーム期間における当該画素の輝度の時間積分値を制御する。
また、入力映像データの示す輝度が徐々に高くなり、当該特定の映像データが上記明表示用に予め定められた範囲に入ると、当該サブフレームの映像データを当該範囲内の値に設定し、残余のサブフレームのうち、フレーム期間の時間的な中心位置に最も近いサブフレームに対応する映像データを、上記特定の映像データとし、当該映像データの値を増減して、1フレーム期間における当該画素の輝度の時間積分値を制御する。なお、特定の映像データに対応するサブフレームの選択は、特定の映像データが上記明表示用に予め定められた範囲に入る度に繰り返される。
当該構成では、入力映像データの示す輝度に拘わらず、1フレーム期間における当該画素の輝度の時間的な重心位置が、当該1フレーム期間の時間的な中心位置に近くなるように設定される。したがって、以下の不具合、すなわち、時間的な重心位置が変動することに起因して、動く物体の前端や後端において、静止時には見えない異常な明暗が見えてしまい、これが動画品質を低下させるという不具合の発生を防止でき、動画表示時の品質を向上できる。
さらに、回路規模よりも視野角の拡大が特に望まれる場合には、上記信号処理部(21〜21f)は、上記各サブフレーム期間の時間比を、以下に示すように、すなわち、上記特定の映像データに対応するサブフレームの切り換えタイミングが、画素の表現可能な輝度の範囲を等分するタイミングよりも、画素の表現可能な明度の範囲を等分するタイミングに近くなるように設定する方が望ましい。
当該構成では、いずれのサブフレームの輝度で1フレーム期間中の輝度を主として制御するかを、適切な明度で切り換えることができるので、輝度の範囲を等分するタイミングで切り換える場合よりも、人に認識される白浮きの量をさらに削減することができ、視野角を、さらに拡大できる。
なお、上記では、信号処理部が、データ信号線駆動回路3へ入力される映像信号DAT2の値(映像データSo1・So2;S1o;S2o)を補正して、各サブフレーム期間のうち、少なくとも1つの輝度を黒以外の暗階調に設定する構成について説明したが、これに限るものではない。
各サブフレーム期間のうち、少なくとも1つの輝度を黒以外の暗階調に設定できれば、映像信号DAT2の値を補正する代わりに、例えば、データ信号線駆動回路3自体が、映像信号DAT2の値を参照しながら、サブ画素SPIX(i,j)へ印加する電圧を制御することによって、各サブフレーム期間のうち、少なくとも1つの輝度を黒以外の暗階調に設定してもよい。
具体的には、垂直配向モードの液晶セルをノーマリブラックモードで駆動する液晶表示装置の駆動する際、上記液晶パネルの画素への入力映像データ(D)が予め定められた閾値よりも低い輝度を示している場合に行われ、当該入力映像データによって駆動されるフレーム期間を複数の期間に分割して生成される各サブフレーム期間のうち、少なくとも1つのサブフレーム期間には、当該画素の輝度を、暗表示用に予め定められた範囲の輝度に設定し、残余のサブフレーム期間における画素の輝度を制御して、上記フレーム期間における当該画素の輝度の時間積分値を制御する低輝度制御工程と、上記液晶パネルの画素への入力映像データが予め定められた閾値よりも高い輝度を示している場合に行われ、当該入力映像データによって駆動されるフレーム期間を複数の期間に分割して生成される各サブフレーム期間のうち、少なくとも1つのサブフレーム期間には、当該画素の輝度を、明表示用に予め定められた範囲の輝度に設定し、残余のサブフレーム期間における画素の輝度を制御して、上記フレーム期間における当該画素の輝度の時間積分値を制御する高輝度制御工程とを含み、上記低輝度工程にて、入力映像データが黒を示している場合、各分割期間のうちの少なくとも1つでは、上記画素の輝度を、黒以外の輝度に制御してもよい。
当該構成でも、上記各実施形態と同様に、殆どの場合、フレーム期間毎に少なくとも1回、他のサブフレーム期間よりも画素の輝度が低い期間を設けることができるので、液晶表示装置が動画を表示する際の画質を向上させることができる。さらに、明表示の場合、入力映像データの示す輝度が高くなるに従って、明表示用に予め定められた範囲の輝度に設定するサブフレーム期間(明表示期間)以外の期間における画素の輝度が高くなっていくので、より明るい表示が可能な液晶表示装置を実現できる。
さらに、上記構成では、上記各実施形態と同様に、入力映像データが黒を示している場合には、サブフレーム期間の少なくとも1つは、黒以外の輝度に制御される。この結果、入力映像データが黒を示している場合に全サブフレーム期間(=フレーム期間)を黒表示に制御する構成と比較して、中間階調への応答速度を大幅に向上でき、動画表示時の画質を大幅に向上できる。
これらの結果、より明るく、視野角が広く、応答速度が速く、しかも、動画表示時の画質が向上された液晶表示装置を実現できる。
ただし、上記各実施形態のように、信号処理部が、データ信号線駆動回路3へ入力される映像信号DAT2の値(映像データSo1・So2;S1o;S2o)を補正して、各サブフレーム期間のうち、少なくとも1つの輝度を黒以外の暗階調に設定する構成であれば、データ信号線駆動回路3を変更する必要がないので、比較的容易に、上記駆動方法で駆動される液晶表示装置を実現できる。
また、上記各実施形態では、液晶セル111を図5ないし図7のように構成して、画素における液晶分子の配向方向を4つに分割する場合について説明したが、これに限るものではない。
例えば、図7に示す突起列123aを画素電極121aに形成する代わりに、スリット123bを形成してもよい。また、対向電極121bにスリット123bを形成する代わりに、突起列123aを形成してもよい。いずれの場合であっても、電圧印加時には、突起列123aまたはスリット123bの近傍に斜め方向の電界が形成され、当該電界によって、これらの部材(123aまたはスリット123b)の近傍の液晶分子は、電界に応じて配向する。また、これらの部材から離れた領域の液晶分子の配向方向は、液晶の連続性によって、上記近傍の領域の配向方向が決まった後に決定される。したがって、図5〜図7と同様に、黒表示状態からの応答速度が遅くなっている。この結果、画素アレイ2の液晶セルとして当該構成の液晶セルを使用した場合でも、上記各実施形態と同様の効果が得られる。
また、他の構造として、図47に示す画素電極121aを用いた液晶セルでは、図7に示す突起列123aおよびスリット123bが省略されており、画素電極121aに四角錐状の突起124が設けられている。なお、当該突起124も、上記突起列123aと同様に、画素電極121a上に、感光性樹脂を塗布し、フォトリソグラフィー工程で加工することによって形成できる。
この構成でも、突起124の近傍では、液晶分子が各斜面に垂直になるように配向する。加えて、電圧印加時において、突起124の部分の電界は、突起124の斜面に平行になる方向に傾く。これらの結果、電圧印加時において、液晶分子の配向角度の面内成分は、最も近い斜面の法線方向の面内成分(方向P1、P2、P3またはP4)と等しくなる。したがって、画素領域は、傾斜時の配向方向が互いに異なる、4つのドメインD1〜D4に分割される。さらに、突起124から離れた領域の液晶分子の配向方向は、突起124近傍の液晶分子の配向方向が決定された後、液晶の連続性によって決定される。したがって、図5〜図7と同様に、黒表示状態からの応答速度が遅くなっている。この結果、画素アレイ2の液晶セルとして当該構成の液晶セルを使用した場合でも、上記各実施形態と同様の効果が得られる。
なお、例えば、40インチのような大型の液晶テレビを形成する場合、各画素のサイズは、1mm四方程度と大きくなり、画素電極121aに1つずつ突起124を設けただけでは、配向規制力が弱まり、配向が不安定になる虞れがある。したがって、この場合のように、配向規制力が不足する場合には、各画素電極121a上に複数の突起124を設ける方が望ましい。
さらに、例えば、図47に示すように、対向基板111bの対向電極121b上にY字状のスリットを上下方向(面内で、略方形状の画素電極121aのいずれかの辺に平行な方向)に対称に連結してなる配向制御窓(電極が形成されていない領域)125を設けても、マルチドメイン配向を実現できる。
当該構成では、対向基板111bの表面のうち、配向制御窓125の直下の領域では、電圧を印加しても、液晶分子を傾斜させる程の電界がかからず、液晶分子が垂直に配向する。一方、対向基板111bの表面のうち、配向制御窓125の周囲の領域では、対向基板111bに近づくに従って、配向制御窓125を避けて広がるような電界が発生する。ここで、液晶分子は、長軸が電界に垂直な方向に傾き、液晶分子の配向方向の面内成分は、図中、矢印で示すように、配向制御窓125の各辺に略垂直になる。
また、当該構成でも、配向制御窓125から離れた領域の液晶分子の配向方向は、配向制御窓125近傍の液晶分子の配向方向が決定された後、液晶の連続性によって決定される。したがって、図5〜図7と同様に、黒表示状態からの応答速度が遅くなっている。この結果、画素アレイ2の液晶セルとして当該構成の液晶セルを使用した場合でも、上記各実施形態と同様の効果が得られる。
また、上記では、配向方向を4分割する場合について説明したが、図48および図49に示すように、放射状配向の液晶セル111を用いても同様の効果が得られる。
具体的には、図48に示す構造では、図46に示す突起124に代えて、略半球状の突起126が設けられている。この場合も、突起126の近傍では、液晶分子は、突起126の表面に垂直になるように配向する。加えて、電圧印加時において、突起126の部分の電界は、突起126の表面に平行になる方向に傾く。これらの結果、電圧印加時に液晶分子が傾斜する際、液晶分子は、面内方向で突起126を中心にした放射状に傾きやすくなり、液晶セル111の各液晶分子は、放射状に傾斜配向できる。なお、上記突起126も、上記突起124と同様の工程で形成できる。また、上記突起124と同様に、配向規制力が不足する場合には、各画素電極121a上に複数の突起126を設ける方が望ましい。
当該構成でも、突起126から離れた領域の液晶分子の配向方向は、突起126近傍の液晶分子の配向方向が決定された後、液晶の連続性によって決定され、図5〜図7と同様に、黒表示状態からの応答速度が遅くなっている。この結果、画素アレイ2の液晶セルとして当該構成の液晶セルを使用した場合でも、上記各実施形態と同様の効果が得られる。
また、図49に示す構造では、図46に示す突起124に代えて、画素電極121aに円形のスリット127が形成されている。これにより、電圧を印加した際、画素電極121aの表面のうち、スリット127の直上の領域では、液晶分子を傾斜させる程の電界がかからない。したがって、この領域では、電圧印加時でも液晶分子は垂直に配向する。一方、画素電極121aの表面のうち、スリット127近傍の領域では、電界は、スリット127へ厚み方向で近づくに従って、スリット127を避けるように傾斜して広がる。ここで、液晶分子は、長軸が垂直な方向に傾き、液晶の連続性によって、スリット127から離れた液晶分子も同様の方向に配向する。したがって、画素電極121aに電圧を印加した場合、各液晶分子は、配向方向の面内成分が、図中、矢印で示すように、スリット127を中心に放射状に広がるように配向、すなわち、スリット127の中心を軸として軸対称に配向できる。ここで、上記電界の傾斜は、印加電圧によって変化するため、液晶分子の配向方向の基板法線方向成分(傾斜角度)は、印加電圧によって制御できる。なお、印加電圧が増加すると、基板法線方向に対する傾斜角が大きくなり、各液晶分子は、表示画面に略平行で、しかも、面内では放射状に配向する。また、上記突起126と同様に、配向規制力が不足する場合には、各画素電極121a上に複数のスリット127を設ける方が望ましい。
当該構成でも、スリット127から離れた領域の液晶分子の配向方向は、スリット127近傍の液晶分子の配向方向が決定された後、液晶の連続性によって決定され、図5〜図7と同様に、黒表示状態からの応答速度が遅くなっている。この結果、画素アレイ2の液晶セルとして当該構成の液晶セルを使用した場合でも、上記各実施形態と同様の効果が得られる。
また、画素電極121aにおいて、電極が形成されていない部分(スリット)と電極が形成されている部分とを逆転してもよい。具体的には、図50に示す画素電極121aでは、複数のスリット128は、それぞれの中心が正方格子を形成するように配置されており、1つの単位格子を形成する4つの格子点上に中心が位置する4つのスリット128によって実質的に囲まれる中実部(「単位中実部」と称する)129は、略円形の形状を有している。それぞれのスリット128は、4つの4分の1円弧状の辺(エッジ)を有し、且つ、その中心に4回回転軸を有する略星形に形成されている。なお、上記画素電極121aも、導電膜(例えばITO膜)から形成されており、例えば、導電膜を形成後、スリット128が上記形状になるように導電膜を除去するなどして、上記複数のスリット128が形成される。また、上記スリット128は、1つの画素電極121a毎に複数形成されているが、上記各中実部129は、基本的には、連続した単一の導電膜から形成されている。
当該構成でも、画素電極121aへ電圧を印加したときに、中実部129とスリット128との境界近傍の領域(エッジ領域)に、基板表面に対して斜め方向の電界が形成され、エッジ領域の液晶分子は、電界に応じた傾斜方向に傾斜する。さらに、上記エッジ領域から離れた領域の液晶分子の配向方向は、スリット128近傍の液晶分子の配向方向が決定された後、液晶の連続性によって決定される。したがって、図5〜図7と同様に、黒表示状態からの応答速度が遅くなっている。この結果、画素アレイ2の液晶セルとして当該構成の液晶セルを使用した場合でも、上記各実施形態と同様の効果が得られる。
なお、上記では、スリット128の中心が正方格子を形成するように配置されている場合を例にして説明したが、これに限るものではなく、長方形の格子状など、他の形状であってもよい。また、上記スリット127または中実部129が略円状の場合を例にして説明したが、楕円状や方形状など、他の形状であってもよい。
いずれの場合であっても、電圧無印加時には、液晶分子を垂直方向に配向させると共に、画素電極へ電圧を印加することによって、電極が形成されている部分と電極が形成されていない部分との境界近傍の領域(エッジ領域)に斜め方向の電界を形成し、当該電界によって液晶分子の配向方向を決定する液晶セルであれば、略同様の効果が得られる。
ただし、図50に示すように、スリット128の中心が正方格子を形成し、中実部129が略円形状であれば、画素PIX(i,j)内の液晶分子の配向方位を均等に分散させることができるので、より視野角特性の良好な画像表示装置1を実現できる。
なお、上記各実施形態では、信号処理回路(21〜21f)を構成する各部材がハードウェアのみで実現されている場合を例にして説明したが、これに限るものではない。各部材の全部または一部を、上述した機能を実現するためのプログラムと、そのプログラムを実行するハードウェア(コンピュータ)との組み合わせで実現してもよい。一例として、画像表示装置1に接続されたコンピュータが、画像表示装置1を駆動する際に使用されるデバイスドライバとして、信号処理回路を実現してもよい。また、画像表示装置1に内蔵あるいは外付けされる変換基板として、信号処理回路が実現され、ファームウェアなどのプログラムの書き換えによって、当該信号処理回路を実現する回路の動作を変更できる場合には、当該ソフトウェアが記録された記録媒体を配布したり、当該ソフトウェアを通信路を介して伝送するなどして、当該ソフトウェアを配布し、上記ハードウェアに、そのソフトウェアを実行させることによって、当該ハードウェアを、上記各実施形態の信号処理回路として動作させてもよい。
これらの場合は、上述した機能を実行可能なハードウェアが用意されていれば、当該ハードウェアに、上記プログラムを実行させるだけで、上記各実施形態に係る信号処理回路を実現できる。
より詳細に説明すると、ソフトウェアを用いて実現する場合、CPU、あるいは、上述した機能を実行可能なハードウェアなどからなる演算手段が、ROMやRAMなどの記憶装置に格納されたプログラムコードを実行し、図示しない入出力回路などの周辺回路を制御することによって上記各実施形態に係る信号処理回路を実現できる。
この場合、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。さらに、上記各部材のうち、ハードウェアとして説明した部材であっても、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。なお、上記演算手段は、単体であってもよいし、装置内部のバスや種々の通信路を介して接続された複数の演算手段が共同してプログラムコードを実行してもよい。
上記演算手段によって直接実行可能なプログラムコード自体、または、後述する解凍などの処理によってプログラムコードを生成可能なデータとしてのプログラムは、当該プログラム(プログラムコードまたは上記データ)を記録媒体に格納し、当該記録媒体を配付したり、あるいは、上記プログラムを、有線または無線の通信路を介して伝送するための通信手段で送信したりして配付され、上記演算手段で実行される。
なお、通信路を介して伝送する場合、通信路を構成する各伝送媒体が、プログラムを示す信号列を伝搬し合うことによって、当該通信路を介して、上記プログラムが伝送される。また、信号列を伝送する際、送信装置が、プログラムを示す信号列により搬送波を変調することによって、上記信号列を搬送波に重畳してもよい。この場合、受信装置が搬送波を復調することによって信号列が復元される。一方、上記信号列を伝送する際、送信装置が、デジタルデータ列としての信号列をパケット分割して伝送してもよい。この場合、受信装置は、受信したパケット群を連結して、上記信号列を復元する。また、送信装置が、信号列を送信する際、時分割/周波数分割/符号分割などの方法で、信号列を他の信号列と多重化して伝送してもよい。この場合、受信装置は、多重化された信号列から、個々の信号列を抽出して復元する。いずれの場合であっても、通信路を介してプログラムを伝送できれば、同様の効果が得られる。
ここで、プログラムを配付する際の記録媒体は、取外し可能である方が好ましいが、プログラムを配付した後の記録媒体は、取外し可能か否かを問わない。また、上記記録媒体は、プログラムが記憶されていれば、書換え(書き込み)可能か否か、揮発性か否か、記録方法および形状を問わない。記録媒体の一例として、磁気テープやカセットテープなどのテープ、あるいは、フロッピー(登録商標)ディスクやハードディスクなどの磁気ディスク、または、CD−ROMや光磁気ディスク(MO)、ミニディスク(MD)やデジタルビデオディスク(DVD)などのディスクが挙げられる。また、記録媒体は、ICカードや光カードのようなカード、あるいは、マスクROMやEPROM、EEPROMまたはフラッシュROMなどのような半導体メモリであってもよい。あるいは、CPUなどの演算手段内に形成されたメモリであってもよい。
なお、上記プログラムコードは、上記各処理の全手順を上記演算手段へ指示するコードであってもよいし、所定の手順で呼び出すことで、上記各処理の一部または全部を実行可能な基本プログラム(例えば、オペレーティングシステムやライブラリなど)が既に存在していれば、当該基本プログラムの呼び出しを上記演算手段へ指示するコードやポインタなどで、上記全手順の一部または全部を置き換えてもよい。
また、上記記録媒体にプログラムを格納する際の形式は、例えば、実メモリに配置した状態のように、演算手段がアクセスして実行可能な格納形式であってもよいし、実メモリに配置する前で、演算手段が常時アクセス可能なローカルな記録媒体(例えば、実メモリやハードディスクなど)にインストールした後の格納形式、あるいは、ネットワークや搬送可能な記録媒体などから上記ローカルな記録媒体にインストールする前の格納形式などであってもよい。また、プログラムは、コンパイル後のオブジェクトコードに限るものではなく、ソースコードや、インタプリトまたはコンパイルの途中で生成される中間コードとして格納されていてもよい。いずれの場合であっても、圧縮された情報の解凍、符号化された情報の復号、インタプリト、コンパイル、リンク、または、実メモリへの配置などの処理、あるいは、各処理の組み合わせによって、上記演算手段が実行可能な形式に変換可能であれば、プログラムを記録媒体に格納する際の形式に拘わらず、同様の効果を得ることができる。