JP2001350453A - 画像表示方法および画像表示装置 - Google Patents

画像表示方法および画像表示装置

Info

Publication number
JP2001350453A
JP2001350453A JP2000172192A JP2000172192A JP2001350453A JP 2001350453 A JP2001350453 A JP 2001350453A JP 2000172192 A JP2000172192 A JP 2000172192A JP 2000172192 A JP2000172192 A JP 2000172192A JP 2001350453 A JP2001350453 A JP 2001350453A
Authority
JP
Japan
Prior art keywords
image
image display
display device
pixels
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000172192A
Other languages
English (en)
Inventor
Ikuo Hiyama
郁夫 檜山
Shinichi Komura
真一 小村
Tsunenori Yamamoto
恒典 山本
Tetsuya Aoyama
哲也 青山
Hideo Sato
秀夫 佐藤
Makoto Tsumura
津村　　誠
Katsumi Kondo
克己 近藤
Yuka Uchiumi
夕香 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000172192A priority Critical patent/JP2001350453A/ja
Priority to US09/829,078 priority patent/US7061456B2/en
Publication of JP2001350453A publication Critical patent/JP2001350453A/ja
Priority to US11/352,202 priority patent/US20060125765A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 実質的に高速動画表示領域と高精細静止画表
示領域とを任意に切り換え可能な画像表示装置を提供す
る。 【解決手段】 表示コントローラ10と画像変換回路11と
表示パネル15とを有する画像表示装置であって、表示パ
ネル15に解像度の異なるデータを送るフレームメモリと
動画・静止画判別回路とを含み、表示パネル15が、信号
配線に画像データ信号を印加する信号ドライバ12と、走
査配線に走査信号を印加するゲートドライバ13と、選択
信号配線に表示ブロック選択信号を印加する画素選択ド
ライバ14とを備えて、表示パネル15が、マトリクス状に
配置された多数の画素のうち所定数の複数画素を１ブロ
ック単位とし、１ブロック内の複数画素に１走査期間で
同じ情報を表示する動画表示領域15A と１ブロック内の
複数画素に複数回の走査でそれぞれ異なる情報を表示す
る静止画表示領域15B とを組み合わせて１画面を構成
し、表示する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像表示装置に係
り、特に、画像の表示解像度および書き換え速度を画面
内で任意に切り換える手段に関する。
【０００２】
【従来の技術】近年は、画像表示装置の薄型化，軽量化
が進んでおり、画像表示装置の主力であったＣＲＴに代
わり、液晶ディスプレイ，ＰＤＰ(Plasma Display Pane
l)，ＥＬＤ(Electroluminescent Display)などのフラッ
トパネルディスプレイが急速に普及し始めている。ま
た、ＦＥＤ(Field Emission Display)などの技術開発も
急速に進んでいる。さらに、パーソナルコンピュータ，
ＤＶＤ，デジタル放送などの普及に伴い、高精細でしか
も高階調の表示が必須となってきている。このような画
像表示装置の高性能化，特に高精細化などの要求は、今
後も大きいと考えられている。
【０００３】しかし、現行の画像の表示方法や画像表示
装置の駆動方式では、配線上の信号遅延，各画素への書
き込み時間の不足，走査周波数の増大などが原因とな
り、より高精細な表示に伴う表示周波数の上昇に対処す
ることは、困難になりつつある。
【０００４】また、液晶ディスプレイなどのホールド発
光型画像表示装置において動画を表示する時に画質が劣
化することに関する報告が、電気通信学会技術報告ＥＩ
Ｄ９６−４,pp.19−26(1996−06)などに記載されてい
る。
【０００５】この報告によると、ホールド発光している
動画と人間の動画追従視の際の視線移動との不一致によ
り、動画にぼけが発生するため、動画表示の画質が低下
してしまう。この動画表示の画質低下を改善するには、
フレーム周波数をｎ倍速化するなどの方法があることも
記載されている。
【０００６】フレーム周波数をｎ倍速化する方法とは、
液晶ディスプレイなどのホールド発光型画像表示装置で
動画を鮮明に映し出す際に、表示周波数を速くする方法
である。 しかし、既に述べたように、現行の画像の表
示方法や画像表示装置の駆動方式では、表示周波数の上
昇は、限界に近づいている。
【０００７】今後、要求がますます高まる高精細表示，
動画表示に対処するため、配線上の信号遅延の要因であ
る配線抵抗および配線容量を低減できるように、新材料
が検討されている。
【０００８】また、画素への書き込み能力を向上させる
ため、従来のアモルファスシリコンを用いた薄膜トラン
ジスタ(ＴＦＴ)からポリシリコンを用いたＴＦＴが、近
年製品化されている。
【０００９】さらに、特開平08−006526号公報は、解像
度を変えるために、１ライン選択と複数ライン同時選択
とを切り換える手段を有する液晶画像表示装置を示して
いる。
【００１０】しかし、この技術では、解像度は、ライン
上で一定である。しかも、高精細と高速表示とを両立さ
せる方法については、言及されていない。
【００１１】さらに、特開平09−329807号公報は、低消
費電力化のために、ブロック選択手段を有し、書き換わ
った画像のみをブロック単位で書き換える液晶画像表示
装置を示している。
【００１２】しかし、全画面が書き換わる動画表示時
は、前述の配線上の信号遅延や書き込み能力の限界によ
り、高速動画表示は、困難である。
【００１３】
【発明が解決しようとする課題】配線上の信号遅延を低
減し、書き込み能力を上げるには、材料やプロセスの開
発が必須である。しかし、信頼性，安定性，均一性など
の解決課題は大きく、満足すべき製品が得られるまでに
は、これから長い開発期間を要すると推定される。
【００１４】そこで、現状の配線材料とＴＦＴ，ＭＩＭ
などのアクティブ素子とを用いて、ますます要求が高ま
る高精細表示および動画表示ができる表示方法や駆動方
法を開発しなければならない。
【００１５】また、将来、配線材料やアクティブ素子の
能力が向上してもそのまま適用できる柔軟な手順構成の
画像表示方法が望まれる。
【００１６】人間の視覚特性の研究によれば、動画表示
時は、画像が高速に書き換わっているために、それほど
精細度を高めなくとも、十分な画質と認識される。一
方、静止画表示時は、高速に書き換える必要は無いが、
十分な画質と認識されるには、高精細表示が要求され
る。
【００１７】本発明の第１の目的は、静止画表示と動画
表示とに対する視覚の特性を利用し、認識度が低い情報
を削減し、実質的に高精細画像表示と高速動画表示とを
両立できる表示方法を提供することである。
【００１８】本発明の第２の目的は、静止画表示と動画
表示とに対する視覚の特性を利用し、実質的に高精細／
高速動画表示を実現するために、動画の精細度を低減し
高速書き換えで表示する領域と、静止画を低速書き換え
で高精細表示する領域とを任意に切り換え可能な画像表
示装置を提供することである。
【００１９】本発明の第３の目的は、画像発生手段と、
表示制御手段と、情報記憶手段と、動画／静止画の判別
手段と、上記画像表示装置とからなり、高精細表示と高
速動画表示とを両立できる画像表示システムを提供する
ことである。
【００２０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、複数の画素により構成された表示部を有
する画像表示装置の画像表示方法において、所定数の複
数画素を１ブロック単位とし、１ブロック内の複数画素
に１走査期間で同じ情報を表示する領域と１ブロック内
の複数画素に複数回の走査でそれぞれ異なる情報を表示
することが可能な領域を組み合わせて１画面を構成し表
示する画像表示方法を提案する。
【００２１】本発明は、また、複数の画素により構成さ
れた表示部を有する画像表示装置の画像表示方法におい
て、所定数の複数画素を１ブロック単位とし、各ブロッ
クに表示すべき画像が動画か静止画かを判別し、１ブロ
ック内の複数画素に１走査期間で同じ情報を表示する動
画領域と１ブロック内の複数画素に複数回の走査でそれ
ぞれの画素が異なる情報を表示することが可能な静止画
領域とを組み合わせて１画面を構成し表示する画像表示
方法を提案する。
【００２２】前記１ブロック単位で静止画の精細度を判
別し、精細度の低い静止画については前記１ブロック内
の任意の複数画素に１走査期間で同じ情報を表示するこ
ともできる。
【００２３】前記１画面は、１ブロック単位を構成する
複数画素の数と同数以下のフレームにより構成され、複
数画素が各フレームごとに選択される。
【００２４】前記画像表示装置の複数の走査配線および
複数の信号配線がマトリクス状に配置され、走査配線と
信号配線との交点に複数の走査配線と複数の信号配線と
に接続されたスイッチが形成され、スイッチに接続され
た画素電極に対向する対向電極が複数画素ごとに分割さ
れ、同じ情報を表示する領域と異なる情報を表示するこ
とが可能な領域とに応じて信号配線および対向電極にレ
ベルの異なる駆動波形を印加する。
【００２５】前記画像表示装置は、照明装置を背面に備
え、偏光板を有する一対の透明基板と一対の透明基板間
に挟まれた液晶層とを有し、液晶層に電界を印加して液
晶層の配向状態を制御し、画像を表示する表示装置であ
り、１ブロック内の複数画素に１走査期間で同じ情報を
表示する領域が１画面内に存在する時は、画素の走査に
同期して、照明装置をブリンク発光させることが望まし
い。
【００２６】前記画像表示装置と、画像表示装置に表示
する画像信号を発生する画像発生装置と、画像信号に基
づいて画像表示装置を制御する表示制御装置と、画像信
号に対応した情報を保持する情報記憶装置とからなる画
像表示システムの画像表示方法において、画像表示装置
が、同じ情報を表示する領域と異なる情報を表示するこ
とが可能な領域とを判別する方式を採用できる。
【００２７】前記画像表示装置と、画像表示装置に表示
する画像信号を発生する画像発生装置と、画像信号に基
づいて画像表示装置を制御する表示制御装置と、画像信
号に対応した情報を保持する情報記憶装置とからなる画
像表示システムの画像表示方法において、表示制御装置
が、同じ情報を表示する領域と異なる情報を表示するこ
とが可能な領域とを判別する方式としてもよい。
【００２８】前記画像表示装置と、画像表示装置に表示
する画像信号を発生する画像発生装置と、画像信号に基
づいて画像表示装置を制御する表示制御装置と、画像信
号に対応した情報を保持する情報記憶装置とからなる画
像表示システムの画像表示方法において、画像発生装置
が、同じ情報を表示する領域と異なる情報を表示するこ
とが可能な領域とを判別する方式を採用することも可能
である本発明は、さらに、画像データを表示データに変
換する表示コントローラと画像変換回路と表示パネルと
を有する画像表示装置であって、画像表示装置が、表示
パネルに解像度の異なるデータを送るフレームメモリと
動画・静止画判別回路とを含み、表示パネルが、信号配
線に画像データ信号を印加する信号ドライバと、走査配
線に走査信号を印加する制御信号ドライバと、選択信号
配線に表示ブロック選択信号を印加する画素選択ドライ
バとを備え、表示パネルが、マトリクス状に配置された
多数の画素のうち所定数の複数画素を１ブロック単位と
し、１ブロック内の複数画素に１走査期間で同じ情報を
表示する領域と１ブロック内の複数画素に複数回の走査
でそれぞれ異なる情報を表示することが可能な領域とを
組み合わせて１画面を構成し表示する画像表示装置を提
案する。
【００２９】本発明は、また、画像データを表示データ
に変換する表示コントローラと画像変換回路と表示パネ
ルとを有する画像表示装置であって、画像表示装置が、
表示パネルに解像度の異なるデータを送るフレームメモ
リと動画・静止画判別回路とを含み、表示パネルが、信
号配線に画像データ信号を印加する信号ドライバと、走
査配線に走査信号を印加する制御信号ドライバと、選択
信号配線に表示ブロック選択信号を印加する画素選択ド
ライバとを備え、表示パネルが、マトリクス状に配置さ
れた多数の画素のうち所定数の複数画素を１ブロック単
位とし、１ブロック内の複数画素に１走査期間で同じ情
報を表示する動画領域と１ブロック内の複数画素に複数
回の走査でそれぞれ異なる情報を表示することが可能な
静止画領域とを組み合わせて１画面を構成し、動画領域
を動画・静止画判別回路からの動画データに基づいて表
示し、静止画領域をフレームメモリからの静止画データ
に基づいて表示する画像表示装置を提案する。
【００３０】前記画像制御装置は、照明装置を背面に備
え、偏光板を有する一対の透明基板と、一対の透明基板
間に挟まれた液晶層とを有し、一対の透明基板の一方に
は、複数の走査配線と、複数の走査配線にマトリクス状
に形成された複数の第１の信号配線および複数の第２の
信号配線と、複数の走査配線と複数の第１の信号配線と
の交点に対応して形成された複数の第１のスイッチと、
複数の第２の信号配線と複数の第１のスイッチとの間に
形成された複数の第２のスイッチと、複数の第２のスイ
ッチに接続された画素電極とを有し、一対の透明基板の
どちらか一方に対向電極を有し、画素電極と対向電極と
の間に電界を印加し、液晶層の配向状態を制御して画像
を表示する画像表示装置とすることができる。
【００３１】前記表示パネルは、画素のピクセル部に横
電界を印加するためのピクセル電極と対向電極とを一つ
の基板上に備える。
【００３２】前記表示パネルは、画素のピクセル部に縦
電界を印加するために、一対の透明基板の一方にピクセ
ル電極を備えて、他方の透明基板に対向電極を備えるこ
ともできる。
【００３３】前記画素のピクセル部に搭載するカラーフ
ィルタを走査配線に平行なストライプ構造とすることが
望ましい。
【００３４】前記照明装置は、走査配線に印加される走
査信号と同期して、光射出領域を移動させる発光制御手
段を備えてもよい。
【００３５】本発明は、また、照明装置を背面に備え、
偏光板を有する一対の透明基板と、一対の透明基板間に
挟まれた液晶層とを有し、一対の透明基板の一方には、
複数の走査配線と、複数の走査配線にマトリクス状に形
成された複数の第１の信号配線および複数の第２の信号
配線と、複数の走査配線と複数の第１または第２の信号
配線の交点に対応して形成された複数の第１のスイッチ
と、複数の第２または第１の信号配線に対応して形成さ
れた複数の第２のスイッチと、複数の第１のスイッチま
たは複数の第２のスイッチに接続された画素電極と、複
数の第２のスイッチまたは複数の第１のスイッチに接続
された対向電極とを有し、画素電極と対向電極との間に
電界を印加し、液晶層の配向状態を制御して表示する画
像表示装置の形で実現することができる。
【００３６】本発明は、さらに、照明装置を背面に備
え、偏光板を有する一対の透明基板と、一対の透明基板
間に挟まれた液晶層とを有し、一対の透明基板の一方に
は、複数の走査配線と、複数の走査配線にマトリクス状
に形成された複数の第１の信号配線および複数の第２の
信号配線と、複数の走査配線と複数の第２の信号配線の
交点に対応して形成された複数の第１のスイッチと、複
数の第１の信号配線と複数の第１のスイッチ間に形成さ
れた複数の第２のスイッチと、複数の第２のスイッチに
接続された画素電極とを有し、一対の透明基板のどちら
か一方に対向電極を有し、画素電極と対向電極との間に
電界を印加し、液晶層の配向状態を制御して表示する画
像表示装置の形で製造することも可能である。
【００３７】前記表示パネルは、画素のピクセル部に横
電界を印加するためのピクセル電極と対向電極とを一つ
の基板上に備える。
【００３８】前記表示パネルは、画素のピクセル部に縦
電界を印加するために、一対の透明基板の一方にピクセ
ル電極を備え、他方の透明基板に対向電極を備え留事も
可能である。
【００３９】前記画素のピクセル部に搭載するカラーフ
ィルタを走査配線に平行なストライプ構造とすることが
望ましい。
【００４０】前記照明装置は、走査配線に印加される走
査信号と同期して、光射出領域を移動させる発光制御手
段を備えることができる。
【００４１】照明装置を背面に備え、偏光板を有する一
対の透明基板と、一対の透明基板間に挟まれた液晶層と
を有し、一対の透明基板の一方には、複数の走査配線
と、複数の走査配線にマトリクス状に形成された複数の
信号配線と、複数の走査配線と複数の信号配線の交点に
対応して形成された複数のスイッチと、複数のスイッチ
に接続された画素電極とを有し、一対の透明基板のどち
らか一方に形成された複数画素ごとに分割された対向電
極を有し、画素電極と対向電極との間に電界を印加し、
液晶層の配向状態を制御して表示する画像表示装置とし
てもよい。
【００４２】前記表示パネルは、画素のピクセル部に横
電界を印加するためのピクセル電極と対向電極とを一つ
の基板上に備える。
【００４３】前記表示パネルは、画素のピクセル部に縦
電界を印加するために、一対の透明基板の一方にピクセ
ル電極を備え、他方の透明基板に対向電極を備え留事も
できる。
【００４４】前記画素のピクセル部に搭載するカラーフ
ィルタを走査配線に平行なストライプ構造とすることが
望ましい。
【００４５】前記照明装置は、走査配線に印加される走
査信号と同期して、光射出領域を移動させる発光制御手
段を備えることもできる。
【００４６】前記スイッチの状態を制御する走査配線に
印加する選択信号レベルおよび対向電極に印加する選択
信号レベルが、それぞれ２値以上の選択信号レベルを有
し、対向電極の選択信号レベルに合わせて信号配線に印
加する画像データ信号のレベルを変更するレベルシフタ
を備えることも可能である。
【００４７】本発明は、所定数の複数画素を１ブロック
単位とし、１ブロック内の複数画素に１走査期間で同一
表示するための走査配線選択信号レベルおよび対向電極
信号レベルと、１ブロック内の任意の画素を選択するた
めの走査配線選択信号レベルおよび対向電極信号レベル
とを有し、１ブロック内の複数画素に１走査期間で同一
表示する領域と、１ブロック内の複数画素に複数回の走
査でそれぞれ異なる表示が可能な領域とを切り換える手
段を備えた画像表示装置として実現できる。
【００４８】前記照明装置は、走査配線に印加される走
査信号と同期して、光射出領域を移動させる発光制御手
段を備えることができる。
【００４９】本発明は、表示パネルとを有する画像表示
装置と、表示パネルに表示する画像信号を発生する画像
発生装置と、画像信号に基づいて画像表示装置を制御す
る表示制御装置と、表示制御装置に接続され画像信号に
対応した情報を保持するフレームメモリとからなり、画
像表示装置が、動画と静止画とを判別する判別回路を備
え、表示パネルが、マトリクス状に配置された多数の画
素のうち所定数の複数画素を１ブロック単位とし、１ブ
ロック内の複数画素に１走査期間で同じ情報を表示する
領域と１ブロック内の複数画素に複数回の走査でそれぞ
れ異なる情報を表示することが可能な領域とを組み合わ
せて１画面を構成し表示する画像表示システムを提案す
る。
【００５０】本発明は、また、表示パネルとを有する画
像表示装置と、表示パネルに表示する画像信号を発生す
る画像発生装置と、画像信号に基づいて画像表示装置を
制御する表示制御装置と、表示制御装置に接続され画像
信号に対応した情報を保持するフレームメモリとからな
り、表示制御装置が、動画と静止画とを判別する判別回
路を備え、表示パネルが、マトリクス状に配置された多
数の画素のうち所定数の複数画素を１ブロック単位と
し、１ブロック内の複数画素に１走査期間で同じ情報を
表示する領域と１ブロック内の複数画素に複数回の走査
でそれぞれ異なる情報を表示することが可能な領域とを
組み合わせて１画面を構成し表示する画像表示システム
を提案する。
【００５１】本発明は、さらに、表示パネルとを有する
画像表示装置と、表示パネルに表示する画像信号を発生
する画像発生装置と、画像信号に基づいて画像表示装置
を制御する表示制御装置と、表示制御装置に接続され画
像信号に対応した情報を保持するフレームメモリとから
なり、画像発生装置が、動画と静止画とを判別する判別
回路を備え、表示パネルが、マトリクス状に配置された
多数の画素のうち所定数の複数画素を１ブロック単位と
し、１ブロック内の複数画素に１走査期間で同じ情報を
表示する領域と１ブロック内の複数画素に複数回の走査
でそれぞれ異なる情報を表示することが可能な領域とを
組み合わせて１画面を構成し表示する画像表示システム
を提案する。
【００５２】
【発明の実施の形態】次に、図１ないし図２５を参照し
て、本発明による画像表示装置の実施形態を説明する。
【００５３】
【全体構成】図１は、本発明による画像表示装置の全体
構成を示すブロック図である。本実施形態の画像表示装
置は、表示コントローラ１０と、画像変換回路１１と、
表示パネル１５とを備えている。表示コントローラ１０
は、図示しない画像発生装置からの画像データを表示デ
ータに変換する。画像変換回路１１は、表示パネル１５
に解像度の異なるデータを送るフレームメモリと動画判
別回路とを含んでいる。
【００５４】表示パネル１５の周辺には、表示パネル１
５に画像データ信号を印加する信号ドライバ１２と、表
示パネル１５に走査信号を印加するゲートドライバ１３
と、表示ブロックを選択する選択信号を印加する画素選
択ドライバ１４とが、配置されている。
【００５５】表示パネル１５は、多数の画素がマトリク
ス状に配置された中の複数画素を１ブロック単位とし、
１ブロック内の複数画素に１走査期間で同時に選択して
同じ内容を表示する動画領域１５Ａと、１ブロック内の
複数画素に複数回の走査で選択しそれぞれ異なる表示が
可能な静止画領域１５Ｂとを任意に切り換え可能であ
る。
【００５６】本実施形態の画像表示装置においては、解
像度の低いデータを複数画素に１走査期間で同時に表示
して動画の滑らかな表示を実現し、解像度の高いデータ
を複数回で表示して静止画の高精細な表示を実現する。
【００５７】表示パネル１５の詳細な構造は後で説明す
るが、信号ドライバ１２，ゲートドライバ１３，画素選
択ドライバ１４からの入力信号により、１ブロック内の
複数画素に１走査期間で同時に選択して同じ内容を表示
する動画領域１５Ａと、１ブロック内の複数画素に複数
回の走査で選択しそれぞれ異なる表示が可能な静止画領
域１５Ｂとは、任意に選択でき、大きさや表示位置も変
えられる。
【００５８】また、図１の静止画領域１５Ｂの部分を動
画領域１５Ａに切り換え、現状の動画領域１５Ａを静止
画領域１５Ｂに切り換えることもできる。
【００５９】さらに、ブロック内を例えば２つのサブブ
ロックに分割し、表示すべき静止画の精細度に合わせ
て、比較的低精細度でもよい静止画については、それぞ
れのサブブロックに同じ情報を表示する方式を採用する
こともできる。
【００６０】なお、本明細書では、カラー表示の場合
は、赤，緑，青の３ピクセルで１画素を構成し、モノク
ロ表示の場合は、１ピクセルと１画素とは等しいとす
る。
【００６１】
【書き込み／保持動作】図２は、本実施形態におけるフ
レームごとの画素への書き込み状況を説明するために表
示エリアの一部を拡大して示す図である。本実施形態に
おいては、２×２画素の４画素を１ブロック単位と定義
した。
【００６２】まず、第１フレーム１００で、高精細静止
画領域は、画素１５０に画像データa（１） 1,1を書き込
み、同様に、その他の高精細静止画領域にも、それぞれ
４画素の内の１画素に画像データを書き込む。
【００６３】一方、低精細動画領域は、４画素１６０に
同一の画像データａ（１） 3,０を書き込み、同様に、そ
の他の低精細動画領域にも、それぞれ４画素に同一画像
データを書き込む。
【００６４】次に、第２フレーム１０１で、高精細静止
画領域は、前フレームに書き込んだ画素１５０の画像デ
ータａ（１） 1,1を保持し、新たにブロック内の前フレ
ームとは異なる画素１５１に画像データａ（2） 1,2を書
き込み、同様に、その他の高精細静止画領域にも、それ
ぞれ前フレームとは異なる１画素に画像データを書き込
む。
【００６５】一方、低精細動画領域は、４画素１６１に
同一で新しい画像データａ（2） 3, ０を書き込み、同様
に、その他の低精細動画領域にも、それぞれ４画素に同
一で新しい画像データを書き込む。
【００６６】次に、第３フレーム１０２で、高精細静止
画領域は、第１，第２フレームに書き込んだ画素１５
０，１５１の画像データを保持し、新たにブロック内の
第１，第２フレームとは異なる画素１５２に画像データ
ａ（3） 1,3を書き込み、同様にその他の高精細静止画領
域にも、それぞれ第１，第２フレームとは異なる１画素
に画像データを書き込む。
【００６７】一方、低精細動画領域は、４画素１６２に
同一で新しい画像データａ（3） 3, ０を書き込み、同様
にその他の低精細動画領域にも、それぞれ４画素に同一
で新しい画像データを書き込む。
【００６８】さらに、第４フレーム１０３で、高精細静
止画領域は、第１，第２，第３フレームに書き込んだ画
素１５０，１５１，１５２の画像データを保持し、新た
にブロック内の第１，第２，第３フレームとは異なる画
素１５３に画像データａ（4 ） 1,4を書き込み、同様にそ
の他の高精細静止画領域にも、それぞれ第１，第２，第
３フレームとは異なる１画素に画像データを書き込む。
【００６９】一方、低精細領域は、４画素１６３に同一
で新しい画像データａ（4） 3,０を書き込み、同様にそ
の他の低精細動画領域にもそれぞれ４画素に同一で新し
い画像データを書き込む。
【００７０】以上の工程を繰り返すと、高精細静止画表
示領域と低精細動画表示領域とを表示エリア内の任意の
領域に表示できる。
【００７１】高精細静止画領域は、４フレームで高精細
画像を形成し、低精細動画領域は、１フレームごとに新
しいデータを表示できる。したがって、４フレーム内で
変化の無い静止画は、高精細で表示でき、動きの速い動
画は、１フレームごとに高速表示が可能となる。
【００７２】本明細書では、前述のように表示エリア内
の任意領域の解像度を変えて表示する表示方式を像域分
離表示方式と呼ぶことにする。
【００７３】
【実施形態１】図３は、本発明による像域分離表示を実
現するための画素回路構成の実施形態を示す回路図であ
る。
【００７４】本実施形態１は、２×２画素を１ブロック
単位とした画素回路構成であり、この画素回路構成を多
数配置して、表示パネル１５の全表示エリアを形成す
る。１ブロック単位は、４画素に限定されない。しか
し、配線の増加などによる開口率の低下を考えると、４
画素１ブロックが好ましい。
【００７５】なお、本発明の像域分離表示方式を用いた
画像表示装置は、液晶ディスプレイに限定されず、ＥＬ
Ｄ，ＦＥＤ，ＰＤＰなどへの適用も可能である。ここで
は、最も好適である液晶ディスプレイを例として、本発
明を説明する。
【００７６】本実施形態１の液晶ディスプレイは、照明
装置を背面に備え、偏光板を有する一対の透明基板とこ
の一対の透明基板間に挟まれた液晶層とを有し、液晶層
に電界を印加して液晶層の配向状態を制御し、画像を表
示する。
【００７７】図３の４画素で１ブロック画素の回路構成
において、それぞれの構成要素について、左上の画素に
はＡ，右上の画素にはＢ，左下の画素にはＣ，右下の画
素はＤを番号の後に付与し、さらに、赤，緑，青のピク
セルに対応してそれぞれＲ，Ｇ，Ｂを付与する。
【００７８】本実施形態１においては、１ブロックは、
画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄの４画素により形
成される。画素５０Ａは、赤５０ＡＲと緑５０ＡＧと青
５０ＡＢとの３ピクセルからなる。画素５０Ｂは、赤５
０ＢＲと緑５０ＢＧと青５０ＢＢとの３ピクセルからな
る。画素５０Ｃは、赤５０ＣＲと緑５０ＣＧと青５０Ｃ
Ｂとの３ピクセルからなる。画素５０Ｄは、赤５０ＤＲ
と緑５０ＤＧと青５０ＤＢとの３ピクセルからなる。
【００７９】４画素に共通の走査配線２０が中央に形成
され、走査配線２０には、第１のスイッチである１２個
の薄膜トランジスタ２４ＡＲ，２４ＢＲ，２４ＣＢ，２
４ＤＢなどのゲートが接続されている。
【００８０】第１のスイッチである薄膜トランジスタ２
４ＡＲ，２４ＡＧ，２４ＡＢのドレイン電極には、ブロ
ック選択信号配線２１Ａが接続されている。薄膜トラン
ジスタ２４ＢＲ，２４ＢＧ，２４ＢＢのドレイン電極に
は、ブロック選択信号配線２１Ｂが接続されている。薄
膜トランジスタ２４ＣＲ，２４ＣＧ，２４ＣＢのドレイ
ン電極には、ブロック選択信号配線２１Ｃが接続されて
いる。薄膜トランジスタ２４ＤＲ，２４ＤＧ，２４ＤＢ
のドレイン電極には、ブロック選択信号配線２１Ｄが接
続されている。
【００８１】第１のスイッチである薄膜トランジスタ２
４ＡＲ，２４ＡＧ，２４ＡＢは、それぞれ画素５０Ａを
選択するためのスイッチであり、共通化して１個にする
こともできる。画素５０Ｂ，５０Ｃ，５０Ｄについても
同様に、第１のスイッチを共通化して１個にすることも
できる。
【００８２】第１のスイッチである薄膜トランジスタの
ソース電極には、第２のスイッチである薄膜トランジス
タ２３ＡＲ，２３ＢＲ，２３ＣＢ，２３ＤＢなど１２個
のゲート電極が接続されている。
【００８３】第２のスイッチである薄膜トランジスタの
ドレイン電極には、それぞれ赤色画像信号配線２２Ｒ，
緑色画像信号配線２２Ｇ，青色画像信号配線２２Ｂが接
続されている。
【００８４】第２のスイッチである薄膜トランジスタの
ソース電極には、それぞれピクセルの電極が接続され、
液晶層を挟んで、対向電極２６ＡＲ，２６ＢＲ，２６Ｃ
Ｂ，２６ＤＢなどが接続され、ピクセル部２５ＡＲ，２
５ＢＲ，２５ＣＢ，２５ＤＢなどを形成している。
【００８５】対向電極は、全画素に共通の電極である。
ピクセル部２５ＡＲ，２５ＢＲ，２５ＣＢ，２５ＤＢな
どには、保持容量が並列に形成されている。
【００８６】このような画素回路構成を採用すると、図
２で説明した像域分離表示が可能となる。
【００８７】また、本実施形態では、図３において、第
１のスイッチのゲートに走査配線２０を接続し、第１の
スイッチのドレイン電極にブロック選択信号配線を接続
したが、これらを入れ替えて、それぞれのゲートに画素
毎のブロック信号選択配線を接続し、４画素すべてのド
レイン電極に走査配線２０を接続した構成とすることも
できる。
【００８８】図４は、像域分離表示をするために図３の
各配線に印加する駆動電圧波形の一例を示すタイムチャ
ートである。ｊ番目の走査配線Ｙ(ｊ)について考える。
走査配線Ｙ(ｊ)には、フレーム周期３４ごとに第１のス
イッチである薄膜トランジスタをオンさせるゲート電圧
３０が印加される。このゲート電圧３０に同期して、高
精細表示する領域においては、４フレームごとにブロッ
ク選択信号配線Ｘ(ｉ) １〜Ｘ(ｉ)４２１Ａ〜２１Ｄにそ
れぞれ電圧３２Ａ〜３２Ｄが印加され、ゲート電圧３０
に同期して赤色Ｄ(ｉ)Ｒ，緑色Ｄ(ｉ)Ｇ，青色Ｄ(ｉ)Ｂ
に対応した画像信号３１が第２のスイッチを通して画素
に印加される。
【００８９】したがって、画素５０Ａ，５０Ｂ，５０
Ｃ，５０Ｄのいずれかのみが選択される。また、選択さ
れていない画素では、４フレームの間、電圧が保持され
る。
【００９０】一方、低精細表示する領域においては、フ
レームごとに、ブロック選択信号配線Ｘ(ｉ)ａｌｌであ
る２１Ａ〜２１Ｄにそれぞれ電圧３３が印加され、ゲー
ト電圧３０に同期して、赤色Ｄ(ｉ)Ｒ，緑色Ｄ(ｉ)Ｇ，
青色Ｄ(ｉ)Ｂに対応した画像信号３１が、第２のスイッ
チを通して、画素に印加される。したがって、すべての
画素５０Ａ，５０Ｂ，５０Ｃ，５０Ｄに同一信号が印加
され、４画素同一の表示をフレームごとに書き換え可能
となる。
【００９１】ｊ＋１番目の走査配線Ｙ(ｊ＋１)について
も、ｊ番目の走査配線と同様に、高精細表示領域か低精
細表示領域かを判別し、上記駆動波形を入力すると、像
域分離の表示が可能となる。
【００９２】したがって、高精細領域に静止画を表示し
低精細領域に動画を表示すると、動画と静止画とが混在
した表示においても、動画は高速で書き換えられ、静止
画は高精細に表示される。
【００９３】
【実施形態２】図５は、本発明による像域分離表示を実
現するための画素構造パターンの実施形態を示す平面図
である。
【００９４】本実施形態２は、同一基板上にピクセル電
極と対向電極とを有し、液晶層に横電界を印加する方式
である。本実施形態２は、２×２画素を１ブロック単位
とし、このブロック単位を多数配置して、全表示エリア
を形成する。１ブロック単位は４画素に限定されない。
しかし、配線の増加などによる開口率の低下を考える
と、４画素１ブロックが好ましい。
【００９５】なお、本発明の像域分離表示方式を用いた
画像表示装置は、液晶ディスプレイに限定されず、ＥＬ
Ｄ，ＦＥＤ，ＰＤＰなどへの適用も可能である。ここで
は、最も好適である液晶ディスプレイを例として、本発
明を説明する。
【００９６】本実施形態２の液晶ディスプレイは、照明
装置を背面に備え、偏光板を有する一対の透明基板とこ
の一対の透明基板間に挟まれた液晶層とを有し、液晶層
に電界を印加して液晶層の配向状態を制御し、画像を表
示する。
【００９７】本実施形態２においては、１ブロックは、
赤，緑，青の３ピクセルを１画素として、４画素により
形成される。
【００９８】なお、図５は、本出願図面が公報に印刷さ
れた時の解像度の限界を考慮して、２画素分だけを示し
ている。それぞれの構成要素について、左上の画素には
Ａ，左下の画素にはＣを番号の後に付与し、赤，緑，青
のピクセルに対応してそれぞれＲ，Ｇ，Ｂを付与する。
したがって、４画素のうちで、右上の画素Ｂと右下の画
素Ｄとは、図示されていない。４画素に共通の走査配線
２０が中央に形成され、走査配線２０には、第１のスイ
ッチである薄膜トランジスタ２４ＡＢ，２４ＣＢなどの
ゲートが接続されている。本実施形態２では、カラーフ
ィルタを走査配線２０に垂直なストライプ構造とした。
【００９９】第１のスイッチである薄膜トランジスタ２
４ＡＢ，２４ＣＢのドレイン電極には、それぞれブロッ
ク選択信号配線２１Ａ，２１Ｃが、コンタクト部２７Ａ
Ｂ，２７ＣＢにより接続されている。
【０１００】第１のスイッチである薄膜トランジスタの
ソース電極には、第２のスイッチである薄膜トランジス
タ２３ＡＢ，２３ＣＢのゲート電極が、コンタクト部５
３ＡＢ，５３ＣＢにより接続されている。
【０１０１】第２のスイッチである薄膜トランジスタの
ドレイン電極には、それぞれ赤色画像信号配線２２Ｒ，
緑色画像信号配線２２Ｇ，青色画像信号配線２２Ｂがコ
ンタクト部２８ＡＲ，２８ＡＧ，２８ＡＢを通して接続
されている。
【０１０２】第２のスイッチである薄膜トランジスタの
ソース電極には、それぞれピクセルの電極５１ＡＲ，５
１ＡＧ，５１ＡＢなどが接続され、液晶層を挟んで、対
向電極２６ＡＲ，２６ＢＲ，２６ＣＢ，２６ＤＢなどが
接続されている。
【０１０３】対向電極は、全画素に共通の電極である。
【０１０４】なお、ピクセル部の保持容量５２ＡＲ，５
２ＡＧ，５２ＡＢが、それぞれのピクセル部と並列に形
成されている。
【０１０５】本実施形態２では、層の異なる電極間をコ
ンタクト部２７，２８，２９，５３などで接続したが、
層構造は、この例に限定されない。
【０１０６】本実施形態２の画素構成を採用し、実施形
態１と同様に駆動すると、像域分離の表示が可能とな
る。
【０１０７】
【実施形態３】図６は、本発明による像域分離表示を実
現するための画素構造パターンの実施形態を示す平面図
である。本実施形態３は、一対の透明基板の一方にピク
セル電極を有し、他方の透明基板に対向電極を有し、液
晶層に縦電界を印加する方式である。本実施形態３で
は、カラーフィルタを走査配線２０に垂直なストライプ
構造とした。
【０１０８】４画素に共通の走査配線２０が中央に形成
され、走査配線２０には、第１のスイッチである薄膜ト
ランジスタ２４ＡＢ，２４ＣＢなどのゲートが接続され
ている。 第１のスイッチである薄膜トランジスタ２４
ＡＢ，２４ＣＢのドレイン電極には、それぞれブロック
選択信号配線２１Ａ，２１Ｃが、コンタクト部２７Ａ
Ｂ，２７ＣＢにより接続されている。
【０１０９】第１のスイッチである薄膜トランジスタの
ソース電極には、第２のスイッチである薄膜トランジス
タ２３ＡＢ，２３ＣＢのゲート電極が、コンタクト部５
３ＡＢ，５３ＣＢにより接続されている。
【０１１０】第２のスイッチである薄膜トランジスタの
ドレイン電極には、それぞれ赤色画像信号配線２２Ｒ，
緑色画像信号配線２２Ｇ，青色画像信号配線２２Ｂがコ
ンタクト部２８ＡＲ，２８ＡＧ，２８ＡＢを通して接続
されている。
【０１１１】第２のスイッチである薄膜トランジスタの
ソース電極には、それぞれピクセルの電極５１ＡＲ，５
１ＡＧ，５１ＡＢなどが接続され、ここでは図示してい
ないが、対向基板に形成されている対向電極との間に、
液晶層を挟んでいる。
【０１１２】対向電極は、全画素に共通の電極である。
【０１１３】なお、ピクセル部の保持容量は、図示され
ていないが、走査配線または信号配線との間に設けら
れ、ピクセル部とは並列に形成される。
【０１１４】本実施形態３では、層の異なる電極間をコ
ンタクト部２７，２８，５３などで接続したが、層構造
は、この例に限定されない。
【０１１５】本実施形態３の画素構成を採用し、実施形
態１と同様に駆動すると、像域分離の表示が可能とな
る。
【０１１６】
【実施形態４】図７は、本発明による像域分離表示を実
現するための画素構造パターンの実施形態を示す平面図
である。本実施形態４は、実施形態２とほぼ同様である
が、カラーフィルタを走査配線２０に平行なストライプ
構造とした。
【０１１７】本実施形態４の構成を採用すると、実施形
態２と比較して、開口率を上げることができる。
【０１１８】
【実施形態５】図８は、本発明による像域分離表示を実
現するための画素構造パターンの実施形態を示す平面図
である。本実施形態５は、実施形態３とほぼ同様である
が、カラーフィルタを走査配線２０に平行なストライプ
構造とした。
【０１１９】本実施形態５の構成を採用すると、実施形
態３と比較して、開口率を上げることができる。
【０１２０】
【実施形態６】図９は、本発明による像域分離表示方式
において、鮮明な動画を得るために、ブリンクバックラ
イトを適用した実施形態の動作波形を示すタイムチャー
トである。
【０１２１】本実施形態６では、１ピクセル内に２個の
スイッチを有する上記すべての実施形態に適用できる。
【０１２２】本実施形態６の液晶ディスプレイも、照明
装置を背面に備え、偏光板を有する一対の透明基板とこ
の一対の透明基板間に挟まれた液晶層とを有し、液晶層
に電界を印加して液晶層の配向状態を制御し、画像を表
示する。
【０１２３】液晶層の透過率が高解像度表示時は、曲線
７０Ａ，７０Ｂのように変化し、低精細表示時は、曲線
７１Ａ，７１Ｂのように変化する。その液晶の応答に同
期して、照明装置を曲線６０Ａ，６０Ｂ，６１Ａ，６１
Ｂのように発光させると、低精細で高速に書き換えられ
る領域で鮮明な画像が得られる。
【０１２４】高精細領域と低精細領域とを分割して照明
装置を発光させることが困難である場合は、高精細領域
の明るさと低精細領域の明るさとのバラツキを防止する
ために、すべての走査配線信号３０に同期して、照明装
置の発光をブリンクさせる必要がある。
【０１２５】
【実施形態７】図１０は、本発明による像域分離表示を
実現するための画素回路構成の実施形態を示す回路図で
ある。
【０１２６】本実施形態７は、２×２画素を１ブロック
単位とした画素回路構成であり、この画素回路構成を多
数配置して、表示パネル１５の全表示エリアを形成す
る。１ブロック単位は、４画素に限定されない。しか
し、配線の増加などによる開口率の低下を考えると、４
画素１ブロックが好ましい。
【０１２７】なお、本発明の像域分離表示方式を用いた
画像表示装置は、液晶ディスプレイに限定されず、ＥＬ
Ｄ，ＦＥＤ，ＰＤＰなどへの適用も可能である。ここで
は、最も好適である液晶ディスプレイを例として、本発
明を説明する。
【０１２８】本実施形態７の液晶ディスプレイは、照明
装置を背面に備え、偏光板を有する一対の透明基板とこ
の一対の透明基板間に挟まれた液晶層とを有し、液晶層
に電界を印加して液晶層の配向状態を制御し、画像を表
示する。
【０１２９】本実施形態７においては、１ブロックは、
赤５０ＡＲ，緑５０ＡＧ，青５０ＡＢの３ピクセルから
なる画素５０Ａと、画素５０Ｂと、画素５０Ｃと、画素
５０Ｄとにより形成される。
【０１３０】なお、図１０の４画素で１ブロック画素の
回路構成において、それぞれの構成要素について、左上
の画素にはＡ，右上の画素にはＢ，左下の画素にはＣ，
右下の画素はＤを番号の後に付与し、さらに、赤，緑，
青のピクセルに対応してＲ，Ｇ，Ｂを付与する。
【０１３１】４画素に共通の走査配線２０が中央に形成
され、走査配線２０には、第１のスイッチである１２個
の薄膜トランジスタ２４ＡＲ，２４ＢＲ，２４ＣＢ，２
４ＤＢなどのゲートが接続されている。
【０１３２】第２のスイッチである薄膜トランジスタ２
３ＡＲ，２３ＡＧ，２３ＡＢのゲート電極には、ブロッ
ク選択信号配線２１Ａが、接続されている。
【０１３３】第２のスイッチである薄膜トランジスタ２
３ＢＲ，２３ＢＧ，２３ＢＢのゲート電極には、ブロッ
ク選択信号配線２１Ｂが、薄膜トランジスタ２３ＣＲ，
２３ＣＧ，２３ＣＢのゲート電極には、ブロック選択信
号配線２１Ｃが、接続されている。薄膜トランジスタ２
３ＤＲ，２３ＤＧ，２３ＤＢのゲート電極には、ブロッ
ク選択信号配線２１Ｄが、接続されている。
【０１３４】第２のスイッチのドレイン電極には、電極
２６ＡＲ，２６ＢＲ，２６ＣＢ，２６ＤＢなどが接続さ
れ、それぞれが共通化されている。
【０１３５】第１のスイッチである薄膜トランジスタの
ドレイン電極には、それぞれ赤色画像信号配線２２Ｒ，
緑色画像信号配線２２Ｇ，青色画像信号配線２２Ｂが接
続されている。
【０１３６】第１のスイッチである薄膜トランジスタの
ソース電極がピクセルの電極となっている。
【０１３７】第２のスイッチである薄膜トランジスタ２
３ＡＲ，２３ＢＲ，２３ＣＢ，２３ＤＢなど１２個のソ
ース電極には、それぞれ対向電極が形成され、ピクセル
電極と対向電極との間に液晶層を挟んで、ピクセル部２
５ＡＲ，２５ＢＲ，２５ＣＢ，２５ＤＢなどを形成して
いる。
【０１３８】なお、ピクセル部２５ＡＲ，２５ＢＲ，２
５ＣＢ，２５ＤＢなどには、保持容量が、並列に配置さ
れている。
【０１３９】本実施形態７の画素構成を採用し、実施形
態１と同様に駆動すると、像域分離の表示が可能とな
る。
【０１４０】また、本実施形態では、図１０において、
第１のスイッチのゲート電極に走査配線２０を接続し、
第２のスイッチのゲート電極にブロック選択信号配線を
接続したが、これらを入れ替えて、第１のスイッチのゲ
ート電極にそれぞれ画素毎にブロック選択信号配線を接
続し、４画素すべての第２のスイッチのゲート電極に走
査配線２０を接続した構成とすることもできる。
【０１４１】なお、像域分離表示するために各配線に印
加する駆動電圧波形は、実施形態１で示した図４と同様
である。
【０１４２】したがって、高精細領域に静止画を表示
し、低精細領域に動画を表示すると、動画と静止画とが
混在した表示においても、動画は高速に書き換えられ、
静止画は高精細に表示される。
【０１４３】
【実施形態８】図１１は、本発明による像域分離表示を
実現するための画素構造パターンの実施形態を示す平面
図である。
【０１４４】本実施形態８は、実施形態７において、同
一基板上にピクセル電極と対向電極とを有し、液晶層に
横電界を印加する方式である。カラーフィルタを走査配
線２０に平行なストライプ構造とし、開口率の向上を上
げた。
【０１４５】ただし、カラーフィルタを走査配線２０に
垂直なストライプ構造とすることも可能である。
【０１４６】また、本実施形態８では、層の異なる電極
間をコンタクト部２７，２８，２９などで接続したが、
層構造はこれに限定されない。
【０１４７】その他の作用効果などは、実施形態７と同
様である。
【０１４８】
【実施形態９】図１２は、本発明による像域分離表示を
実現するための画素回路構成の実施形態を示す回路図で
ある。
【０１４９】本実施形態９は、２×２画素を１ブロック
単位とした画素回路構成であり、この画素回路構成を多
数配置して、表示パネル１５の全表示エリアを形成す
る。１ブロック単位は、４画素に限定されない。しか
し、配線の増加などによる開口率の低下を考えると、４
画素１ブロックが好ましい。
【０１５０】なお、本発明の像域分離表示方式を用いた
画像表示装置は、液晶ディスプレイに限定されず、ＥＬ
Ｄ，ＦＥＤ，ＰＤＰなどへの適用も可能である。ここで
は、最も好適である液晶ディスプレイを例として、本発
明を説明する。
【０１５１】本実施形態９の液晶ディスプレイは、照明
装置を背面に備え、偏光板を有する一対の透明基板とこ
の一対の透明基板間に挟まれた液晶層とを有し、液晶層
に電界を印加して液晶層の配向状態を制御し、画像を表
示する。
【０１５２】本実施形態９においては、１ブロックは、
赤５０ＡＲ，緑５０ＡＧ，青５０ＡＢの３ピクセルから
なる画素５０Ａと、画素５０Ｂと、画素５０Ｃと、画素
５０Ｄとにより形成される。
【０１５３】なお、図１２の４画素で１ブロック画素の
回路構成において、それぞれの構成要素について、左上
の画素にはＡ，右上の画素にはＢ，左下の画素にはＣ，
右下の画素はＤを番号の後に付与し、さらに、赤，緑，
青のピクセルに対応してＲ，Ｇ，Ｂを付与する。
【０１５４】４画素に共通の走査配線２０が中央に形成
され、走査配線２０には、第１のスイッチである１２個
の薄膜トランジスタ２４ＡＲ，２４ＢＲ，２４ＣＢ，２
４ＤＢなどのゲートが接続されている。
【０１５５】第１のスイッチである薄膜トランジスタ２
４ＡＲ，２４ＡＧ，２４ＡＢのドレイン電極には、それ
ぞれ赤色画像信号配線２２Ｒ，緑色画像信号配線２２
Ｇ，青色画像信号配線２２Ｂが接続されている。
【０１５６】第２のスイッチである薄膜トランジスタ２
３ＡＲ，２３ＡＧ，２３ＡＢのゲート電極には、ブロッ
ク選択信号配線２１Ａが、接続されている。
【０１５７】薄膜トランジスタ２３ＢＲ，２３ＢＧ，２
３ＢＢのゲート電極には、ブロック選択信号配線２１Ｂ
が接続されている。
【０１５８】薄膜トランジスタ２３ＣＲ，２３ＣＧ，２
３ＣＢのゲート電極には、ブロック選択信号配線２１Ｃ
が、接続されている。
【０１５９】薄膜トランジスタ２３ＤＲ，２３ＤＧ，２
３ＤＢのゲート電極には、ブロック選択信号配線２１Ｄ
が、接続されている。
【０１６０】上記第１のスイッチである薄膜トランジス
タのソース電極と、第２のスイッチである薄膜トランジ
スタのドレイン電極とが接続されている。
【０１６１】第２のスイッチである薄膜トランジスタの
ソース電極には、それぞれのピクセル電極が接続され、
ピクセル電極と対向電極２６ＡＲ，２６ＢＲ，２６Ｃ
Ｂ，２６ＤＢなどとの間に、液晶を挟んで、ピクセル部
２５ＡＲ，２５ＢＲ，２５ＣＢ，２５ＤＢなどを形成し
てある。
【０１６２】対向電極２６ＡＲ，２６ＢＲ，２６ＣＢ，
２６ＤＢなどは、全画素に共通の電極である。
【０１６３】ピクセル部２５ＡＲ，２５ＢＲ，２５Ｃ
Ｂ，２５ＤＢなどには、保持容量が並列に形成されてい
る。
【０１６４】本画素構成とすると、前述の図２で説明し
た像域分離の表示が可能となる。
【０１６５】図１２に示す本実施形態においては、第１
のスイッチのゲート電極に走査配線２０を接続し、第２
のスイッチのゲート電極にブロック選択信号配線を接続
したが、これらを入れ替えて、第１のスイッチのゲート
電極にそれぞれ画素毎にブロック選択信号配線を接続
し、４画素すべての第２のスイッチのゲート電極に走査
配線２０を接続した構成とすることもできる。
【０１６６】なお、像域分離表示するために各配線に印
加する駆動電圧波形は、実施形態１，７で示した図４と
同様である。
【０１６７】したがって、高精細領域に静止画を表示
し、低精細領域に動画を表示すると、動画と静止画が混
在した表示においても、動画は高速書き換えで表示さ
れ、静止画は高精細に表示される。
【０１６８】
【実施形態１０】図１３は、本発明による像域分離表示
を実現するための画素構造パターンの実施形態を示す平
面図である。
【０１６９】本実施形態１０は、実施形態９において、
同一基板上にピクセル電極と対向電極を有し、液晶層に
横電界を印加する方式である。カラーフィルタを走査配
線２０に平行なストライプ構造とし、開口率を上げた。
ただし、カラーフィルタを走査配線２０に垂直なストラ
イプ構造とすることも可能である。また、本実施形態１
０では、層の異なる電極間をコンタクト部２７，２８，
５３などで接続したが、層構造はこれに限定されない。
その他の効果作用などは実施形態９と同様である。
【０１７０】
【実施形態１１】図１４は、本発明による像域分離表示
を実現するための画素構造パターンの実施形態を示す平
面図である。本実施形態１１は、実施形態１０におい
て、一対の透明基板の一方にピクセル電極を有し、もう
一方の透明基板に対向電極を有し、液晶層に縦電界を印
加する方式である。その他の作用効果などは、実施形態
１０と同様である。
【０１７１】
【実施形態１２】図１５は、本発明による像域分離表示
を実現するための画素回路構成の実施形態を示す回路図
である。
【０１７２】本実施形態１２は、２×２画素を１ブロッ
ク単位とした画素回路構成であり、この画素回路構成を
多数配置して、表示パネル１５の全表示エリアを形成す
る。１ブロック単位は、４画素に限定されない。しか
し、配線の増加などによる開口率の低下を考えると、４
画素１ブロックが好ましい。
【０１７３】なお、本発明の像域分離表示方式を用いた
画像表示装置は、液晶ディスプレイに限定されず、ＥＬ
Ｄ，ＦＥＤ，ＰＤＰなどへの適用も可能である。ここで
は、最も好適である液晶ディスプレイを例として、本発
明を説明する。
【０１７４】本実施形態１２の液晶ディスプレイは、照
明装置を背面に備え、偏光板を有する一対の透明基板と
この一対の透明基板間に挟まれた液晶層とを有し、液晶
層に電界を印加して液晶層の配向状態を制御し、画像を
表示する。
【０１７５】本実施形態１２においては、１ブロック
は、赤，緑，青の３ピクセルを１画素としたとき、４画
素により形成される。
【０１７６】走査配線４０には、１ピクセルごとにスイ
ッチである薄膜トランジスタ４１ＡＲ，４１ＡＧ，４１
ＡＢなどのゲート電極が接続され、薄膜トランジスタ４
１のドレイン電極には、それぞれ赤色画像信号配線４３
Ｒ，緑色画像信号配線４３Ｇ，青色画像信号配線４３Ｂ
が接続されている。
【０１７７】薄膜トランジスタ４１のソース電極には、
ピクセル電極が接続され、ピクセル電極と対向電極４４
と間に、液晶層が挟まれて、ピクセル部４２を形成して
いる。
【０１７８】対向電極４４は、横方向２ピクセルごとに
共通化されており、さらに、１ラインごとに共通化さ
れ、図１５の横方向に４４Ａ，４４Ｂ，４４Ｃ，４４
Ｄ，４４Ｅ，４４Ｆとそれぞれ任意のタイミングで電圧
を印加できるように構成する。
【０１７９】このような構成を採用すると、実施形態１
から実施形態１１と比べて、画素構造が簡略化され、製
作プロセスを削減し、低コスト化できる。
【０１８０】本実施形態を示す図１５においては、横２
ピクセル毎に対向電極４４を共通化したが、ＲＧＢで３
ピクセル毎に共通化してもよい。３ピクセル毎に共通化
すると、対向電極配線４４を削減して、開口率を上げる
ことができる。また、１画素は、通常ＲＧＢの３ピクセ
ルから形成されているので、１画素毎に対向電極を制御
可能であり、駆動および信号処理の負荷を軽減できる。
【０１８１】図１６は、本発明による像域分離表示をす
るために図１５の各配線に印加する駆動電圧波形の一例
を示すタイムチャートである。
【０１８２】ｉ番目およびｉ＋１の走査配線４０のＧ
ｉ，Ｇｉ＋１について考える。走査配線Ｇｉには、フレ
ーム周期３４ごとに２レベルのゲート電圧３０Ａが印加
され、走査配線Ｇｉ＋１には、Ｇｉとは２レベルのゲー
ト電圧を反転させた３０Ｂが同時に印加される。
【０１８３】ここでは、時間３５の領域を高精細表示領
域、時間３６の領域を低精細表示領域とする。高精細表
示時間３５には、対向電極４４の電位３７Ａを高くし、
その時の画像信号３５Ａも同時に高くし、ゲート電圧３
０Ａ，３０Ｂの２レベルの低いレベルでは、薄膜トラン
ジスタ４１がＯＮしないようにし、ゲート電圧３０Ａ，
３０Ｂの２レベルの高い電位レベルでのみ薄膜トランジ
スタ４１をＯＮするようにし、２×２画素１２ピクセル
の内、６ピクセルに書き込み、残りの６ピクセルは前の
電圧を保持させる。
【０１８４】次のフレームで、走査配線４０のＧｉとＧ
ｉ＋１の電圧レベルを反転し、前フレームで書き込まれ
たピクセルのデータを保持し、前フレームで保持された
ピクセルのデータを書き換える。
【０１８５】一方、低精細表示時間３６には、対向電極
４４の電位３７Ｂを低くし、その時の画像信号３６Ａも
同時に低くし、ゲート電圧３０Ａ，３０Ｂの２レベルと
もに薄膜トランジスタ４１がＯＮするようにし、２×２
画素１２ピクセルの１２ピクセルすべてに画像を書き込
む。
【０１８６】したがって、高精細領域は、２フレームで
画像が構成され、低精細領域は、フレームごとに高速で
書き換えられる。
【０１８７】次の走査配線Ｇｉ＋２とＧｉ＋３でも、同
様に、高精細表示領域か低精細表示領域かを判別し、上
記駆動波形を入力すると、像域分離の表示が可能とな
る。したがって、高精細領域に静止画を表示し、低精細
領域に動画を表示すると、動画と静止画とが混在した表
示においても、動画は高速書き換えで表示され、静止画
は高精細に表示される。
【０１８８】図１７は、本実施形態１２において、画像
信号３５Ａ，３６Ａの電圧をレベルシフトする回路構成
を示す回路図である。まず、パーソナルコンピュータな
どの画像信号発生装置からの画像データをＤ／Ａ変換器
２００で変換し、動画・静止画の判別データにより、レ
ベルシフタ２０１でハイレベル信号３５Ａとローレベル
信号３６Ａとのいずれかを選択し、アンプ２０２を通し
て、信号配線４３に信号を印加する。
【０１８９】この時、高精細の静止画表示の場合は、信
号配線４３を通して、レベルシフタ２０１で得たハイレ
ベル信号３５Ａをブロック内の１画素４１に印加する。
次のフレームで、今回書き込んだピクセルを保持し、異
なるピクセルに書き込むと、高精細の表示が可能とな
る。
【０１９０】低精細の動画表示の場合は、信号配線４３
を通して、レベルシフタ２０１で得たローレベル信号３
６Ａをブロック内の全ピクセル４１に印加する。
【０１９１】本実施形態１２では、高精細領域では、１
ブロック内の１ピクセルを選択し表示したが、レベルシ
フタ２０１を信号配線４３ごとに配置すれば、対角のピ
クセル４１Ａ，４１Ｄを同時に書き込み、同様に、ピク
セル４１Ｂ，４１Ｃを同時に書き込みできる。
【０１９２】低精細表示時には、レベルシフタ２０１を
信号配線４３ごとに配置すれば、ピクセル４１Ａと４１
Ｃとは同一信号で書き込み、ピクセル４１Ｂと４１Ｄは
それとは異なる同一信号を同時に書き込みできる。
【０１９３】したがって、本実施形態１２は、走査ライ
ン４０ごとに任意の領域を選択し、精細度の異なる表示
が可能となる。
【０１９４】また、従来とほぼ同様に簡略な画素構造で
も、対向電極を分割するのみで、像域分離表示方式を実
現できる。
【０１９５】さらに、本方式は、走査ライン４０方向に
は、２ピクセル以上で、２ピクセルの整数倍であれば、
任意に領域を選択できる。
【０１９６】
【実施形態１３】図１８は、本発明による像域分離表示
を実現するための画素構造パターンの実施形態を示す平
面図である。
【０１９７】本実施形態１３は、実施形態１２におい
て、同一基板上にピクセル電極と対向電極とを有し、液
晶層に横電界を印加する方式である。１ブロックは、
赤，緑，青の３ピクセルを１画素としたとき、２×２ピ
クセルの４ピクセルより形成される。走査配線４０に
は、１ピクセルごとにスイッチである薄膜トランジスタ
４１ＡＲ，４１ＡＧ，４１ＡＢなどのゲート電極が接続
され、薄膜トランジスタ４１のドレイン電極には、それ
ぞれ赤色画像信号配線４３Ｒ，緑色画像信号配線４３
Ｇ，青色画像信号配線４３Ｂが接続されている。
【０１９８】薄膜トランジスタ４１のソース電極には、
ピクセル電極が接続され、ピクセル電極と対向電極４４
との間に、液晶層が挟まれている。
【０１９９】対向電極４４は、横方向２ピクセルごとに
共通化されており、さらに、１ラインごとに共通化さ
れ、対向電極４４Ａ，４４Ｂ，４４Ｃ，…で構成され、
ピクセル内でコンタクト部５２を介して、接続されてい
る。
【０２００】その他の効果作用などは、実施形態１２と
同様である。
【０２０１】
【実施形態１４】図１９は、本発明による像域分離表示
を実現するための画素構造パターンの実施形態を示す平
面図である。
【０２０２】本実施形態１４は、実施形態１２におい
て、一対の透明基板の一方にピクセル電極を設け、もう
一方の透明基板に対向電極を設け、液晶層に縦電界を印
加する方式である。
【０２０３】１ブロックは、赤，緑，青の３ピクセルを
１画素としたとき、２×２ピクセルの４ピクセルとして
形成される。走査配線４０には、１ピクセルごとにスイ
ッチである薄膜トランジスタ４１ＡＲ，４１ＡＧ，４１
ＡＢなどのゲート電極が接続され、薄膜トランジスタ４
１のドレイン電極には、それぞれ赤色画像信号配線４３
Ｒ，緑色画像信号配線４３Ｇ，青色画像信号配線４３Ｂ
が接続されている。
【０２０４】薄膜トランジスタ４１のソース電極には、
ピクセル電極が接続され、ピクセル電極と対向電極４４
との間に、液晶層が挟まれている。
【０２０５】対向電極４４は、対向基板側に配置され、
横方向２ピクセルごとに共通化されており、１ラインご
とに共通化され、対向電極４４Ａ，４４Ｂ，４４Ｃ，…
で構成され、コンタクト部４８を介して、ピクセル内で
接続されている。
【０２０６】ピクセル電極４５は、透明電極でなければ
ならないが、対向電極４４Ａ，４４Ｂを金属として、配
線抵抗を大幅に低減できる。
【０２０７】本実施形態１４の構造を採用すると、開口
率を飛躍的に上げることができる。
【０２０８】その他の作用効果などは、実施形態１３と
同様である。
【０２０９】
【実施形態１５】図２０は、本発明による像域分離表示
を実現するための画素構造パターンの実施形態を示す平
面図である。
【０２１０】本実施形態１５は、実施形態１３のカラー
フィルタを走査配線４０に平行なストライプ構造とし
た。
【０２１１】その他の作用効果などは、実施形態１３と
同様である。
【０２１２】
【実施形態１６】図２１は、本発明による像域分離表示
を実現するための画素構造パターンの実施形態を示す平
面図である。
【０２１３】本実施形態１６は、実施形態１４のカラー
フィルタを走査配線４０に平行なストライプ構造とし、
さらに開口率を上げた。
【０２１４】対向基板の対向電極４５も、図２１に示す
ように、２ピクセルごとに分割し、１走査ラインごとに
コンタクト部４８で接続されている。
【０２１５】その他の作用効果などは、実施形態１４と
同様である。
【０２１６】
【実施形態１７】図２２は、本発明による像域分離表示
方式において、鮮明な動画を得るために、ブリンクバッ
クライトを適用した実施形態の動作波形を示すタイムチ
ャートである。
【０２１７】本実施形態１７では、１ピクセル内に１個
のスイッチを有する上記すべての実施形態に適用でき
る。
【０２１８】本実施形態１２の液晶ディスプレイは、照
明装置を背面に備え、偏光板を有する一対の透明基板と
この一対の透明基板間に挟まれた液晶層とを有し、液晶
層に電界を印加して液晶層の配向状態を制御し、画像を
表示する。
【０２１９】液晶層の透過率が曲線７０Ａ，７１Ａのよ
うに変化するとき、その液晶の応答に同期して、照明装
置を曲線６０Ａ，６１Ａのように発光させると、低精細
で高速に書き換えられる領域で鮮明な画像が得られる。
【０２２０】高精細領域と低精細領域とを分割して照明
装置を発光させることが困難である場合は、高精細領域
の明るさと低精細領域の明るさとのバラツキを防止する
ために、すべての走査配線信号３０Ａ，３０Ｂに同期し
て、照明装置の発光をブリンクさせる必要がある。
【０２２１】
【実施形態１８】図２３は、本発明による像域分離表示
方式を適応した画像表示システムの実施形態を示すブロ
ック図である。本実施形態１８は、画像表示装置１７０
内に、動画・静止画判別回路１８０を備えている。パー
ソナルコンピュータなどの画像信号を発生する画像信号
発生装置１７１からの画像信号が、バス配線１７４を通
して、グラフィックコントローラである表示制御装置１
７２に入力され、全画面分のデータがフレームメモリ１
７３に蓄えられる。
【０２２２】動画・静止画判別回路１８０は、表示制御
装置１７２からのデータが動画か静止画かを判断し、画
像表示装置に表示する。
【０２２３】本実施形態１８によれば、従来の画像表示
装置に代えて、画像表示装置１７０を設置するのみで、
実質的に高精細画像表示と高速動画表示とを両立できる
像域分離の表示が可能となる。なお、従来の画像表示装
置と置き換える他に、従来の画像表示装置と併用しても
よい。
【０２２４】
【実施形態１９】図２４は、本発明による像域分離表示
方式を適応した画像表示システムの実施形態を示すブロ
ック図である。本実施形態１９は、グラフィックコント
ローラである表示制御装置１７２内に、動画・静止画判
別回路１８０を備えている。パーソナルコンピュータな
どの画像信号を発生する画像信号発生装置１７１からの
画像信号が、バス配線１７４を通して、グラフィックコ
ントローラである表示制御装置１７２に入力され、その
中で動画か静止画かを判別され、配線１７６を通して、
従来の画像表示装置１７０に送られる。
【０２２５】本実施形態１９によれば、配線１７６内の
信号周波数を低減でき、高密度な情報を伝送できる。ま
た、前フレームと変化の無い部分は、フレームメモリ１
７３からデータを転送し、前フレームで書き換わった部
分のみをグラフィックコントローラ１７２からできる。
したがって、グラフィックコントローラ１７２以下の伝
送路の負荷を低減でき、高密度表示が可能となる。
【０２２６】さらに、グラフィックコントローラ１７２
内に動画・静止画判別回路１８０を搭載したので、画像
表示装置１７０の大きさおよび重さの増大を避けて、コ
ンパクトな画像表示装置１７０を維持できる。
【０２２７】
【実施形態２０】図２５は、本発明による像域分離表示
方式を適応した画像表示システムの実施形態を示すブロ
ック図である。本実施形態２０は、パーソナルコンピュ
ータなどの画像信号発生装置１７１内に、動画・静止画
判別回路１８０を備えている。画像信号発生装置１７１
内で動画と静止画とを判別し、変化した画像のみをグラ
フィックコントローラ１７２に伝送し、変化の無い部分
は、フレームメモリ１７３から伝送する。
【０２２８】本実施形態２０によれば、すべてのバス配
線１７４，１７５，１７６の負荷を低減し、高密度な情
報を伝送できる。また、グラフィックコントローラの負
荷も低減でき、高密度な情報を高速に処理できる。
【０２２９】さらに、画像信号発生装置１７１内に動画
・静止画判別回路１８０を搭載したので、画像表示装置
１７０の大きさおよび重さの増大を避けて、コンパクト
な画像表示装置１７０を維持できる。
【０２３０】
【発明の効果】本発明によれば、人間の視覚の特性を利
用し、認識度の低い情報を削減し、実質的に高精細静止
画表示と高速動画表示とを両立できる画像表示装置が得
られる。
【０２３１】すなわち、本発明は、実質的に高精細静止
画表示と高速動画表示とを両立させるために、動画の精
細度を低減して高速書き換え表示する領域と、静止画を
低速で書き換え高精細表示する領域とを任意に切り換え
可能な像域分離表示方式を適用した画像表示装置を提供
できる。
【０２３２】その結果、高精細静止画表示，高速動画表
示，多階調表示が可能で、情報量が多く、満足すべき画
質の画像表示装置を提供できる。
【図面の簡単な説明】
【図１】本発明による画像表示装置の全体構成を示すブ
ロック図である。
【図２】図１の実施形態におけるフレームごとの画素へ
の書き込み状況を説明するために表示エリアの一部を拡
大して示す図である。
【図３】本発明による像域分離表示を実現するための画
素回路構成の実施形態１を示す回路図である。
【図４】本発明による像域分離表示をするために図３の
各配線に印加する駆動電圧波形の一例を示すタイムチャ
ートである。
【図５】本発明による像域分離表示を実現するための画
素構造パターンの実施形態２を示す平面図である。
【図６】本発明による像域分離表示を実現するための画
素構造パターンの実施形態３を示す平面図である。
【図７】本発明による像域分離表示を実現するための画
素構造パターンの実施形態４を示す平面図である。
【図８】本発明による像域分離表示を実現するための画
素構造パターンの実施形態５を示す平面図である。
【図９】本発明による像域分離表示方式において、鮮明
な動画を得るために、ブリンクバックライトを適用した
実施形態６の動作波形を示すタイムチャートである。
【図１０】本発明による像域分離表示を実現するための
画素回路構成の実施形態７を示す回路図である。
【図１１】本発明による像域分離表示を実現するための
画素構造パターンの実施形態８を示す平面図である。
【図１２】本発明による像域分離表示を実現するための
画素回路構成の実施形態９を示す回路図である。
【図１３】本発明による像域分離表示を実現するための
画素構造パターンの実施形態１０を示す平面図である。
【図１４】本発明による像域分離表示を実現するための
画素構造パターンの実施形態１１を示す平面図である。
【図１５】本発明による像域分離表示を実現するための
画素回路構成の実施形態１２を示す回路図である。
【図１６】本発明による像域分離表示をするために図１
５の各配線に印加する駆動電圧波形の一例を示すタイム
チャートである。
【図１７】実施形態１２において、画像信号３５Ａ，３
６Ａの電圧をレベルシフトする回路構成を示す回路図で
ある。
【図１８】本発明による像域分離表示を実現するための
画素構造パターンの実施形態１３を示す平面図である。
【図１９】本発明による像域分離表示を実現するための
画素構造パターンの実施形態１４を示す平面図である。
【図２０】本発明による像域分離表示を実現するための
画素構造パターンの実施形態１５を示す平面図である。
【図２１】本発明による像域分離表示を実現するための
画素構造パターンの実施形態１６を示す平面図である。
【図２２】本発明による像域分離表示方式において、鮮
明な動画を得るために、ブリンクバックライトを適用し
た実施形態１７の動作波形を示すタイムチャートであ
る。
【図２３】本発明による像域分離表示方式を適応した画
像表示システムの実施形態１８を示すブロック図であ
る。
【図２４】本発明による像域分離表示方式を適応した画
像表示システムの実施形態１９を示すブロック図であ
る。
【図２５】本発明による像域分離表示方式を適応した画
像表示システムの実施形態２０を示すブロック図であ
る。
【符号の説明】
１０ 表示コントローラ １１ 画像変換回路 １２ 信号ドライバ １３ 走査ドライバ １４ 画素選択ドライバ １５ 表示エリア １５Ａ 低精細領域 １５Ｂ 高精細領域 ２０ 走査配線 ２１ ブロック選択信号配線 ２２ 画像信号配線 ２３ 第２のスイッチ ２４ 第１のスイッチ ２５ ピクセル部 ２６ 対向電極 ２７ コンタクト部 ２８ コンタクト部 ２９ コンタクト部 ３０ 走査信号 ３１ 画像信号 ３２，３３ ブロック選択信号 ３４ １フレーム ３５ 静止画表示時間 ３５Ａ 静止画信号 ３６ 動画表示時間 ３６Ａ 動画信号 ３７Ａ 静止画対向電極電位 ３７Ｂ 動画対向電極電位 ４０ 走査配線 ４１ スイッチ ４２ ピクセル部 ４３ 画像信号配線 ４４ 対向電極 ４５ 対向電極 ４６ 画素電極 ４７ コンタクト部 ４８ コンタクト部 ４９ 対向電極 ５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ １画素 ５０＊Ｒ 赤表示１ピクセル ５０＊Ｇ 緑表示１ピクセル ５０＊Ｂ 青表示１ピクセル (＊は、画素の位置を示すＡ，Ｂ，Ｃ，Ｄのいずれか) ５１ 画素電極 ５２ 保持容量 ５３ コンタクト部 ５４ 対向電極 ６０，６１ 光出射時間 ７０，７１ 液晶透過率変化 １００ 第１フレーム １０１ 第２フレーム １０２ 第３フレーム １０３ 第４フレーム １５０ 第１フレーム高精細画素 １５１ 第２フレーム高精細画素 １５２ 第３フレーム高精細画素 １５３ 第４フレーム高精細画素 １６０ 第１フレームの低精細画素 １６１ 第２フレームの低精細画素 １６２ 第３フレームの低精細画素 １６３ 第４フレームの低精細画素 １７０ 画像表示装置 １７１ パーソナルコンピュータ １７２ グラフィックコントローラ １７３ フレームメモリ １７４，１７５，１７６ 配線 １８０ 動画・静止画判別回路 ２００ Ｄ／Ａ変換器 ２０１ 電圧レベル変換器 ２０２ アンプ ２０３ スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６３２Ｃ ６３２ ６５０Ｃ ６５０ ６６０Ｕ ６６０ ６６０Ｖ Ｈ０４Ｎ 5/66 Ｂ Ｈ０４Ｎ 5/66 Ｇ０２Ｆ 1/1335 ５３０ (72)発明者 山本 恒典 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 青山 哲也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 佐藤 秀夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 津村 誠 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 近藤 克己 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 内海 夕香 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H091 FA02Y GA11 GA13 LA15 2H093 NA06 NA41 NA64 NC15 NC29 NC42 5C006 AA22 AC02 AF01 AF19 AF42 AF47 BF02 FA05 FA11 FA56 5C058 AA09 AA10 AA11 AA12 AB03 AB05 BA01 BA21 BA25 BA35 BB13 BB19 5C080 AA10 BB06 CC03 DD08 DD30 EE19 EE32 FF09 JJ02 JJ03 JJ04 JJ06

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 複数の画素により構成された表示部を有
    する画像表示装置の画像表示方法において、 所定数の複数画素を１ブロック単位とし、 前記１ブロック内の前記複数画素に１走査期間で同じ情
    報を表示する領域と前記１ブロック内の前記複数画素に
    複数回の走査でそれぞれ異なる情報を表示することが可
    能な領域とを組み合わせて１画面を構成し表示すること
    を特徴とする画像表示方法。
  2. 【請求項２】 複数の画素により構成された表示部を有
    する画像表示装置の画像表示方法において、 所定数の複数画素を１ブロック単位とし、 前記各ブロックに表示すべき画像が動画か静止画かを判
    別し、 前記１ブロック内の前記複数画素に１走査期間で同じ情
    報を表示する動画領域と前記１ブロック内の前記複数画
    素に複数回の走査でそれぞれの画素が異なる情報を表示
    することが可能な静止画領域とを組み合わせて１画面を
    構成し表示することを特徴とする画像表示方法。
  3. 【請求項３】 請求項１または２に記載の画像表示方法
    において、 前記それぞれの領域を前記１ブロック単位以上の任意の
    大きさの領域に任意の時間で切り換え可能であることを
    特徴とする画像表示方法。
  4. 【請求項４】 請求項２または３に記載の画像表示方法
    において、 前記１ブロック単位で前記静止画の精細度を判別し、 精細度の低い静止画については前記１ブロック内の任意
    の複数画素に１走査期間で同じ情報を表示することを特
    徴とする画像表示方法。
  5. 【請求項５】 請求項１ないし４のいずれか一項に記載
    の画像表示方法において、 前記１画面が、前記１ブロック単位を構成する複数画素
    の数と同数以下のフレームにより構成され、 前記複数画素が各フレームごとに選択されることを特徴
    とする画像表示方法。
  6. 【請求項６】 請求項１ないし４のいずれか一項に記載
    の画像表示方法において、 前記画像表示装置の複数の走査配線および複数の信号配
    線がマトリクス状に配置され、 走査配線と信号配線との交点に複数の走査配線と複数の
    信号配線とに接続されたスイッチが形成され、 前記スイッチに接続された画素電極に対向する対向電極
    が前記複数画素ごとに分割され、 前記同じ情報を表示する領域と前記異なる情報を表示す
    ることが可能な領域とに応じて前記信号配線および前記
    対向電極にレベルの異なる駆動波形を印加することを特
    徴とする画像表示方法。
  7. 【請求項７】 請求項５または６に記載の画像表示方法
    において、 前記画像表示装置が、照明装置を背面に備え、偏光板を
    有する一対の透明基板と前記一対の透明基板間に挟まれ
    た液晶層とを有し、液晶層に電界を印加して液晶層の配
    向状態を制御し、画像を表示する表示装置であり、 前記１ブロック内の複数画素に１走査期間で同じ情報を
    表示する領域が前記１画面内に存在するときには、前記
    走査に同期して前記照明装置をブリンク発光させること
    を特徴とする画像表示方法。
  8. 【請求項８】 請求項１ないし７のいずれか一項に記載
    の画像表示装置と、前記画像表示装置に表示する画像信
    号を発生する画像発生装置と、前記画像信号に基づいて
    前記画像表示装置を制御する表示制御装置と、前記画像
    信号に対応した情報を保持する情報記憶装置とからなる
    画像表示システムの画像表示方法において、 前記画像表示装置が、前記同じ情報を表示する領域と前
    記異なる情報を表示することが可能な領域とを判別する
    ことを特徴とする画像表示方法。
  9. 【請求項９】 請求項１ないし７のいずれか一項に記載
    の画像表示装置と、前記画像表示装置に表示する画像信
    号を発生する画像発生装置と、前記画像信号に基づいて
    前記画像表示装置を制御する表示制御装置と、前記画像
    信号に対応した情報を保持する情報記憶装置とからなる
    画像表示システムの画像表示方法において、 前記表示制御装置が、前記同じ情報を表示する領域と前
    記異なる情報を表示することが可能な領域とを判別する
    ことを特徴とする画像表示方法。
  10. 【請求項１０】 請求項１ないし７のいずれか一項に記
    載の画像表示装置と、前記画像表示装置に表示する画像
    信号を発生する画像発生装置と、前記画像信号に基づい
    て前記画像表示装置を制御する表示制御装置と、前記画
    像信号に対応した情報を保持する情報記憶装置とからな
    る画像表示システムの画像表示方法において、 前記画像発生装置が、前記同じ情報を表示する領域と前
    記異なる情報を表示することが可能な領域とを判別する
    ことを特徴とする画像表示方法。
  11. 【請求項１１】 画像データを表示データに変換する表
    示コントローラと画像変換回路と表示パネルとを有する
    画像表示装置であって、 前記画像表示装置が、前記表示パネルに解像度の異なる
    データを送るフレームメモリと動画・静止画判別回路と
    を含み、 前記表示パネルが、信号配線に画像データ信号を印加す
    る信号ドライバと、走査配線に走査信号を印加する制御
    信号ドライバと、選択信号配線に表示ブロック選択信号
    を印加する画素選択ドライバとを備え、 前記表示パネルが、マトリクス状に配置された多数の画
    素のうち所定数の複数画素を１ブロック単位とし、前記
    １ブロック内の前記複数画素に１走査期間で同じ情報を
    表示する領域と前記１ブロック内の前記複数画素に複数
    回の走査でそれぞれ異なる情報を表示することが可能な
    領域とを組み合わせて１画面を構成し表示することを特
    徴とする画像表示装置。
  12. 【請求項１２】 画像データを表示データに変換する表
    示コントローラと画像変換回路と表示パネルとを有する
    画像表示装置であって、 前記画像表示装置が、前記表示パネルに解像度の異なる
    データを送るフレームメモリと動画・静止画判別回路と
    を含み、 前記表示パネルが、信号配線に画像データ信号を印加す
    る信号ドライバと、走査配線に走査信号を印加する制御
    信号ドライバと、選択信号配線に表示ブロック選択信号
    を印加する画素選択ドライバとを備え、 前記表示パネルが、マトリクス状に配置された多数の画
    素のうち所定数の複数画素を１ブロック単位とし、前記
    １ブロック内の前記複数画素に１走査期間で同じ情報を
    表示する動画領域と前記１ブロック内の前記複数画素に
    複数回の走査でそれぞれ異なる情報を表示することが可
    能な静止画領域とを組み合わせて１画面を構成し、 前記動画領域を前記動画・静止画判別回路からの動画デ
    ータに基づいて表示し、 前記静止画領域を前記フレームメモリからの静止画デー
    タに基づいて表示することを特徴とする画像表示装置。
  13. 【請求項１３】 請求項１１または１２に記載の画像表
    示装置において、照明装置を背面に備え、 偏光板を有する一対の透明基板と、前記一対の透明基板
    間に挟まれた液晶層とを有し、 前記一対の透明基板の一方には、複数の前記走査配線
    と、複数の前記走査配線にマトリクス状に形成された複
    数の第１の信号配線および複数の第２の信号配線と、複
    数の前記走査配線と複数の前記第１の信号配線との交点
    に対応して形成された複数の第１のスイッチと、複数の
    前記第２の信号配線と複数の前記第１のスイッチとの間
    に形成された複数の第２のスイッチと、複数の前記第２
    のスイッチに接続された画素電極とを有し、 前記一対の透明基板のどちらか一方に対向電極を有し、 前記画素電極と前記対向電極との間に電界を印加し、 前記液晶層の配向状態を制御して画像を表示することを
    特徴とする画像表示装置。
  14. 【請求項１４】 請求項１１ないし請求項１３のいずれ
    か一項に記載の画像表示装置において、 前記表示パネルが、前記画素のピクセル部に横電界を印
    加するためのピクセル電極と対向電極とを一つの基板上
    に備えたことを特徴とする画像表示装置。
  15. 【請求項１５】 請求項１１または請求項１３に記載の
    画像表示装置において、 前記表示パネルが、前記画素のピクセル部に縦電界を印
    加するために、一対の透明基板の一方にピクセル電極を
    備え、他方の透明基板に対向電極を備えたことを特徴と
    する画像表示装置。
  16. 【請求項１６】 請求項１４または請求項１５に記載の
    画像表示装置において、 前記画素のピクセル部に搭載するカラーフィルタを前記
    走査配線に平行なストライプ構造としたことを特徴とす
    る画像表示装置。
  17. 【請求項１７】 請求項１３ないし請求項１６のいずれ
    か一項に記載の画像表示装置において、 前記照明装置が、前記走査配線に印加される走査信号と
    同期して、光射出領域を移動させる発光制御手段を備え
    たことを特徴とする画像表示装置。
  18. 【請求項１８】 請求項１１または１２に記載の画像表
    示装置において、 照明装置を背面に備え、 偏光板を有する一対の透明基板と、前記一対の透明基板
    間に挟まれた液晶層とを有し、 前記一対の透明基板の一方には、複数の前記走査配線
    と、複数の前記走査配線にマトリクス状に形成された複
    数の前記第１の信号配線および複数の前記第２の信号配
    線と、複数の前記走査配線と複数の前記第１または前記
    第２の信号配線の交点に対応して形成された複数の前記
    第１のスイッチと、複数の前記第２または前記第１の信
    号配線に対応して形成された複数の前記第２のスイッチ
    と、複数の前記第１のスイッチまたは複数の前記第２の
    スイッチに接続された画素電極と、複数の前記第２のス
    イッチまたは複数の前記第１のスイッチに接続された対
    向電極とを有し、 前記画素電極と前記対向電極との間に電界を印加し、 前記液晶層の配向状態を制御して表示することを特徴と
    する画像表示装置。
  19. 【請求項１９】 請求項１１または１２に記載の画像表
    示装置において、 照明装置を背面に備え、 偏光板を有する一対の透明基板と、前記一対の透明基板
    間に挟まれた液晶層とを有し、 前記一対の透明基板の一方には、複数の前記走査配線
    と、複数の前記走査配線にマトリクス状に形成された複
    数の前記第１の信号配線および複数の前記第２の信号配
    線と、複数の前記走査配線と複数の前記第２の信号配線
    の交点に対応して形成された複数の前記第１のスイッチ
    と、複数の前記第１の信号配線と複数の前記第１のスイ
    ッチ間に形成された複数の前記第２のスイッチと、複数
    の前記第２のスイッチに接続された画素電極とを有し、 前記一対の透明基板のどちらか一方に対向電極を有し、 前記画素電極と前記対向電極との間に電界を印加し、 前記液晶層の配向状態を制御して表示することを特徴と
    する画像表示装置。
  20. 【請求項２０】 請求項１８または請求項１９に記載の
    画像表示装置において、 前記表示パネルが、前記画素のピクセル部に横電界を印
    加するためのピクセル電極と対向電極とを一つの基板上
    に備えたことを特徴とする画像表示装置。
  21. 【請求項２１】 請求項１８または請求項１９のいずれ
    か一項に記載の画像表示装置において、 前記表示パネルが、前記画素のピクセル部に縦電界を印
    加するために、一対の透明基板の一方にピクセル電極を
    備え、他方の透明基板に対向電極を備えたことを特徴と
    する画像表示装置。
  22. 【請求項２２】 請求項２０または請求項２１に記載の
    画像表示装置において、 前記画素のピクセル部に搭載するカラーフィルタを前記
    走査配線に平行なストライプ構造としたことを特徴とす
    る画像表示装置。
  23. 【請求項２３】 請求項１８ないし請求項２２のいずれ
    か一項に記載の画像表示装置において、 前記照明装置が、前記走査配線に印加される走査信号と
    同期して、光射出領域を移動させる発光制御手段を備え
    たことを特徴とする画像表示装置。
  24. 【請求項２４】 請求項１１または１２に記載の画像表
    示装置において、照明装置を背面に備え、 偏光板を有する一対の透明基板と、前記一対の透明基板
    間に挟まれた液晶層とを有し、 前記一対の透明基板の一方には、複数の前記走査配線
    と、複数の前記走査配線にマトリクス状に形成された複
    数の前記信号配線と、複数の前記走査配線と複数の前記
    信号配線の交点に対応して形成された複数の前記スイッ
    チと、複数の前記スイッチに接続された画素電極とを有
    し、 前記一対の透明基板のどちらか一方に形成された複数画
    素ごとに分割された対向電極を有し、 前記画素電極と前記対向電極との間に電界を印加し、 前記液晶層の配向状態を制御して表示することを特徴と
    する画像表示装置。
  25. 【請求項２５】 請求項２４に記載の画像表示装置にお
    いて、 前記表示パネルが、前記画素のピクセル部に横電界を印
    加するためのピクセル電極と対向電極とを一つの基板上
    に備えたことを特徴とする画像表示装置。
  26. 【請求項２６】 請求項２４または２５に記載の画像表
    示装置において、 前記表示パネルが、前記画素のピクセル部に縦電界を印
    加するために、一対の透明基板の一方にピクセル電極を
    備え、他方の透明基板に対向電極を備えたことを特徴と
    する画像表示装置。
  27. 【請求項２７】 請求項２４ないし２６のいずれか一項
    に記載の画像表示装置において、 前記画素のピクセル部に搭載するカラーフィルタを前記
    走査配線に平行なストライプ構造としたことを特徴とす
    る画像表示装置。
  28. 【請求項２８】 請求項２４ないし請求項２７のいずれ
    か一項に記載の画像表示装置において、 前記照明装置が、前記走査配線に印加される走査信号と
    同期して、光射出領域を移動させる発光制御手段を備え
    たことを特徴とする画像表示装置。
  29. 【請求項２９】 請求項２４ないし請求項２８のいずれ
    か一項に記載の画像表示装置において、 前記スイッチの状態を制御する前記走査配線に印加する
    選択信号レベルおよび前記対向電極に印加する選択信号
    レベルが、それぞれ２値以上の選択信号レベルを有し、 前記対向電極の選択信号レベルに合わせて前記信号配線
    に印加する画像データ信号のレベルを変更するレベルシ
    フタを備えたことを特徴とする画像表示装置。
  30. 【請求項３０】 請求項２９に記載の画像表示装置にお
    いて、 所定数の複数画素を１ブロック単位とし、 前記１ブロック内の前記複数画素に１走査期間で同一表
    示するための前記走査配線選択信号レベルおよび前記対
    向電極信号レベルと、前記１ブロック内の任意の画素を
    選択するための前記走査配線選択信号レベルおよび前記
    対向電極信号レベルとを有し、 前記１ブロック内の前記複数画素に１走査期間で同一表
    示する領域と、前記１ブロック内の前記複数画素に複数
    回の走査でそれぞれ異なる表示が可能な領域とを切り換
    える手段を備えたことを特徴とする画像表示装置。
  31. 【請求項３１】 請求項２９または３０に記載の画像表
    示装置において、 前記照明装置が、前記走査配線に印加される走査信号と
    同期して、光射出領域を移動させる発光制御手段を備え
    たことを特徴とする画像表示装置。
  32. 【請求項３２】 表示パネルとを有する画像表示装置
    と、前記表示パネルに表示する画像信号を発生する画像
    発生装置と、前記画像信号に基づいて前記画像表示装置
    を制御する表示制御装置と、前記表示制御装置に接続さ
    れ前記画像信号に対応した情報を保持するフレームメモ
    リとからなり、 前記画像表示装置が、動画と静止画とを判別する判別回
    路を備え、 前記表示パネルが、マトリクス状に配置された多数の画
    素のうち所定数の複数画素を１ブロック単位とし、前記
    １ブロック内の前記複数画素に１走査期間で同じ情報を
    表示する領域と前記１ブロック内の前記複数画素に複数
    回の走査でそれぞれ異なる情報を表示することが可能な
    領域とを組み合わせて１画面を構成し表示することを特
    徴とする画像表示システム。
  33. 【請求項３３】 表示パネルとを有する画像表示装置
    と、前記表示パネルに表示する画像信号を発生する画像
    発生装置と、前記画像信号に基づいて前記画像表示装置
    を制御する表示制御装置と、前記表示制御装置に接続さ
    れ前記画像信号に対応した情報を保持するフレームメモ
    リとからなり、 前記表示制御装置が、動画と静止画とを判別する判別回
    路を備え、 前記表示パネルが、マトリクス状に配置された多数の画
    素のうち所定数の複数画素を１ブロック単位とし、前記
    １ブロック内の前記複数画素に１走査期間で同じ情報を
    表示する領域と前記１ブロック内の前記複数画素に複数
    回の走査でそれぞれ異なる情報を表示することが可能な
    領域とを組み合わせて１画面を構成し表示することを特
    徴とする画像表示システム。
  34. 【請求項３４】 表示パネルとを有する画像表示装置
    と、前記表示パネルに表示する画像信号を発生する画像
    発生装置と、前記画像信号に基づいて前記画像表示装置
    を制御する表示制御装置と、前記表示制御装置に接続さ
    れ前記画像信号に対応した情報を保持するフレームメモ
    リとからなり、 前記画像発生装置が、動画と静止画とを判別する判別回
    路を備え、 前記表示パネルが、マトリクス状に配置された多数の画
    素のうち所定数の複数画素を１ブロック単位とし、前記
    １ブロック内の前記複数画素に１走査期間で同じ情報を
    表示する領域と前記１ブロック内の前記複数画素に複数
    回の走査でそれぞれ異なる情報を表示することが可能な
    領域とを組み合わせて１画面を構成し表示することを特
    徴とする画像表示システム。
JP2000172192A 2000-06-08 2000-06-08 画像表示方法および画像表示装置 Pending JP2001350453A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000172192A JP2001350453A (ja) 2000-06-08 2000-06-08 画像表示方法および画像表示装置
US09/829,078 US7061456B2 (en) 2000-06-08 2001-04-10 Image display method and image display apparatus
US11/352,202 US20060125765A1 (en) 2000-06-08 2006-02-13 Image display method and image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000172192A JP2001350453A (ja) 2000-06-08 2000-06-08 画像表示方法および画像表示装置

Publications (1)

Publication Number Publication Date
JP2001350453A true JP2001350453A (ja) 2001-12-21

Family

ID=18674633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000172192A Pending JP2001350453A (ja) 2000-06-08 2000-06-08 画像表示方法および画像表示装置

Country Status (2)

Country Link
US (2) US7061456B2 (ja)
JP (1) JP2001350453A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003262846A (ja) * 2002-03-07 2003-09-19 Mitsubishi Electric Corp 表示装置
JP2004046143A (ja) * 2002-05-21 2004-02-12 Canon Inc 画像形成装置及び放射線検出装置
JPWO2006100906A1 (ja) * 2005-03-18 2008-09-04 シャープ株式会社 画像表示装置、画像表示モニター、およびテレビジョン受像機
KR101032602B1 (ko) * 2004-05-28 2011-05-06 엘지디스플레이 주식회사 동영상 및 정지영상에 따른 직하형 백라이트 구동방법과이를 이용한 평판 디스플레이 장치
US7956876B2 (en) 2005-03-15 2011-06-07 Sharp Kabushiki Kaisha Drive method of display device, drive unit of display device, program of the drive unit and storage medium thereof, and display device including the drive unit
US8035589B2 (en) 2005-03-15 2011-10-11 Sharp Kabushiki Kaisha Drive method of liquid crystal display device, driver of liquid crystal display device, program of method and storage medium thereof, and liquid crystal display device
US8253678B2 (en) 2005-03-15 2012-08-28 Sharp Kabushiki Kaisha Drive unit and display device for setting a subframe period

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229547A (ja) * 2001-02-07 2002-08-16 Hitachi Ltd 画像表示システム及び画像情報伝送方法
KR100566605B1 (ko) * 2003-06-23 2006-03-31 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로 및 그 구동방법
US20090122207A1 (en) * 2005-03-18 2009-05-14 Akihiko Inoue Image Display Apparatus, Image Display Monitor, and Television Receiver
JP4722942B2 (ja) * 2005-11-25 2011-07-13 シャープ株式会社 画像表示方法、画像表示装置、画像表示モニター、および、テレビジョン受像機
US7782340B2 (en) * 2006-07-10 2010-08-24 Aten International Co., Ltd. Multiple video signals coexisting system and method thereof
US8049685B2 (en) * 2006-11-09 2011-11-01 Global Oled Technology Llc Passive matrix thin-film electro-luminescent display
KR102072781B1 (ko) * 2012-09-24 2020-02-04 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 표시 장치의 구동 장치
JP6076468B2 (ja) * 2013-04-02 2017-02-08 シャープ株式会社 表示装置およびその駆動方法
TWI615719B (zh) * 2017-02-23 2018-02-21 宏正自動科技股份有限公司 自動切換裝置及自動切換方法
CN107742512B (zh) * 2017-11-07 2020-09-01 北京京东方光电科技有限公司 一种显示驱动电路、其驱动方法及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06273803A (ja) * 1993-01-20 1994-09-30 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH0720823A (ja) * 1993-07-02 1995-01-24 Matsushita Electric Ind Co Ltd 映像信号表示方法及び表示装置
JPH08106077A (ja) * 1994-10-04 1996-04-23 Hitachi Ltd 液晶表示装置およびその駆動方法
JPH08248385A (ja) * 1995-03-08 1996-09-27 Hitachi Ltd アクティブマトリックス型液晶ディスプレイとその駆動方法
JPH095789A (ja) * 1995-06-23 1997-01-10 Toshiba Corp 液晶表示装置
WO1997011447A1 (fr) * 1995-09-20 1997-03-27 Hitachi, Ltd. Dispositif d'affichage d'images
JPH09106267A (ja) * 1995-10-13 1997-04-22 Hitachi Ltd 液晶表示装置及びその駆動方法
JPH09329807A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 液晶表示装置
WO1998002773A1 (fr) * 1996-07-15 1998-01-22 Hitachi, Ltd. Dispositif d'affichage
JPH11202286A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 液晶表示装置
JP2000267066A (ja) * 1999-03-15 2000-09-29 Canon Inc 液晶素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567011A (en) * 1979-06-29 1981-01-24 Toshiba Corp Liquid crystal indicator driving system
US5300928A (en) * 1988-12-27 1994-04-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal color display device
JPH04357927A (ja) * 1991-01-14 1992-12-10 Olympus Optical Co Ltd 画像表示装置
EP0502545B1 (en) * 1991-03-07 1996-09-11 Mitsubishi Denki Kabushiki Kaisha Encoding apparatus for encoding a digital image signal
JPH08240819A (ja) * 1995-03-01 1996-09-17 Fuji Xerox Co Ltd 液晶表示素子及びその駆動方法
AU4400496A (en) * 1996-01-11 1997-08-01 Fourie, Inc. Display
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JP3529241B2 (ja) * 1997-04-26 2004-05-24 パイオニア株式会社 ディスプレイパネルの中間調表示方法
JP3011161B2 (ja) * 1997-10-31 2000-02-21 日本電気株式会社 液晶表示装置
JP4212134B2 (ja) * 1997-12-25 2009-01-21 三洋電機株式会社 画像信号処理装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06273803A (ja) * 1993-01-20 1994-09-30 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH0720823A (ja) * 1993-07-02 1995-01-24 Matsushita Electric Ind Co Ltd 映像信号表示方法及び表示装置
JPH08106077A (ja) * 1994-10-04 1996-04-23 Hitachi Ltd 液晶表示装置およびその駆動方法
JPH08248385A (ja) * 1995-03-08 1996-09-27 Hitachi Ltd アクティブマトリックス型液晶ディスプレイとその駆動方法
JPH095789A (ja) * 1995-06-23 1997-01-10 Toshiba Corp 液晶表示装置
WO1997011447A1 (fr) * 1995-09-20 1997-03-27 Hitachi, Ltd. Dispositif d'affichage d'images
JPH09106267A (ja) * 1995-10-13 1997-04-22 Hitachi Ltd 液晶表示装置及びその駆動方法
JPH09329807A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 液晶表示装置
WO1998002773A1 (fr) * 1996-07-15 1998-01-22 Hitachi, Ltd. Dispositif d'affichage
JPH11202286A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 液晶表示装置
JP2000267066A (ja) * 1999-03-15 2000-09-29 Canon Inc 液晶素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003262846A (ja) * 2002-03-07 2003-09-19 Mitsubishi Electric Corp 表示装置
JP2004046143A (ja) * 2002-05-21 2004-02-12 Canon Inc 画像形成装置及び放射線検出装置
JP4514182B2 (ja) * 2002-05-21 2010-07-28 キヤノン株式会社 画像形成装置及び放射線検出装置
KR101032602B1 (ko) * 2004-05-28 2011-05-06 엘지디스플레이 주식회사 동영상 및 정지영상에 따른 직하형 백라이트 구동방법과이를 이용한 평판 디스플레이 장치
US7956876B2 (en) 2005-03-15 2011-06-07 Sharp Kabushiki Kaisha Drive method of display device, drive unit of display device, program of the drive unit and storage medium thereof, and display device including the drive unit
US8035589B2 (en) 2005-03-15 2011-10-11 Sharp Kabushiki Kaisha Drive method of liquid crystal display device, driver of liquid crystal display device, program of method and storage medium thereof, and liquid crystal display device
US8253678B2 (en) 2005-03-15 2012-08-28 Sharp Kabushiki Kaisha Drive unit and display device for setting a subframe period
JPWO2006100906A1 (ja) * 2005-03-18 2008-09-04 シャープ株式会社 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP4629096B2 (ja) * 2005-03-18 2011-02-09 シャープ株式会社 画像表示装置、画像表示モニター、およびテレビジョン受像機

Also Published As

Publication number Publication date
US20020051153A1 (en) 2002-05-02
US20060125765A1 (en) 2006-06-15
US7061456B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
JP3747768B2 (ja) 液晶表示装置
US6909442B2 (en) Display device for decompressing compressed image data received
CN100481194C (zh) 有源矩阵显示器件及其驱动方法
CN101825790B (zh) 液晶显示器重新排序后的倒转
US20060125765A1 (en) Image display method and image display apparatus
CN1996105B (zh) 液晶显示装置
JP2005346037A (ja) 液晶表示装置及びその駆動方法
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US20080117348A1 (en) Liquid crystal display with sub-pixel zones and method for driving same
KR20020065854A (ko) 화상 표시 시스템 및 화상 정보 전송 방법
CN1755440A (zh) 液晶面板和液晶显示器
JP3520131B2 (ja) 液晶表示装置
JP3305931B2 (ja) 液晶表示装置
JPH11295697A (ja) 液晶表示装置の駆動方法及び電子機器
US7969403B2 (en) Driving circuit, driving method, and liquid crystal display using same
US20030001811A1 (en) Drive circuit for improved brightness control in liquid crystal displays and method therefor
CN109164611B (zh) 阵列基板及其驱动方法和液晶显示装置及其驱动方法
JP3056631B2 (ja) 液晶表示装置
WO2011077802A1 (ja) 液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法
KR100518407B1 (ko) 액정표시장치의 어레이 구조 및 그 구동방법
JP4082198B2 (ja) 液晶表示装置
JPH10239710A (ja) 液晶表示装置
JP2003050404A (ja) アクティブマトリクス型液晶表示装置
JP4181364B2 (ja) 液晶表示装置
CN116631354A (zh) 阵列基板及其驱动方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404