WO2006098328A1 - 表示装置の駆動装置、表示装置 - Google Patents

表示装置の駆動装置、表示装置 Download PDF

Info

Publication number
WO2006098328A1
WO2006098328A1 PCT/JP2006/305039 JP2006305039W WO2006098328A1 WO 2006098328 A1 WO2006098328 A1 WO 2006098328A1 JP 2006305039 W JP2006305039 W JP 2006305039W WO 2006098328 A1 WO2006098328 A1 WO 2006098328A1
Authority
WO
WIPO (PCT)
Prior art keywords
subframe
data
display
display device
frame
Prior art date
Application number
PCT/JP2006/305039
Other languages
English (en)
French (fr)
Inventor
Makoto Shiomi
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to US11/884,230 priority Critical patent/US8253678B2/en
Publication of WO2006098328A1 publication Critical patent/WO2006098328A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration

Definitions

  • Display device drive device and display device
  • the present invention relates to a driving device and a signal processing device used for a display device that performs time-division driving.
  • Liquid crystal display devices capable of power-saving drive are widely used not only as portable devices but also as video display devices for stationary devices.
  • digital data corresponding to the gradation of each pixel of the display panel is input to the data signal line driving circuit, and the data signal line driving circuit outputs an analog signal potential corresponding to the value of the digital data.
  • the luminance of each pixel is controlled by applying the data signal line.
  • Patent Document 1 Japanese Published Patent Publication “JP-A-5-68221 (Publication Date; March 1993 1)
  • Patent Document 2 Japanese Patent Publication “Japanese Patent Laid-Open No. 2001-296841 (Publication Date; January 26, 2001)”
  • each subframe period is 1: 1, an input video signal having a frequency of 50 Hz as in PAL (one frame period is 20 [ms]), one subframe period is 10 [ms], which is 60 [Hz] like NTSC. If the input video signal has a wave number (one frame period is 16.6 [ms]), each sub-frame period is 8.3 [ms]. If the input video signal has a frequency of 24 2] as in a DVD movie (1 frame period power 3 ⁇ 42 [ms]), one subframe period is 21 [ms]. In addition to the type of input video signal, the total number of lines (scanning) per frame may be changed as appropriate on the user (eg, TV set manufacturer) side.
  • the present invention provides a configuration in which display quality does not vary with respect to various input video signals in a display device drive device that drives a display device in a time-sharing manner.
  • the display device driving device divides one frame into a plurality of subframes, and displays the input video data by the sum of the display of each subframe.
  • a display device driving device for driving a device wherein a subframe data generation unit that generates subframe data corresponding to each subframe, and at least one subframe period (time) depends on the type of the input video data And a subframe period fixing unit that performs setting so as to be a constant value.
  • the period of a predetermined subframe can be fixed without depending on the type of input video data (eg, PAL or NTSC). Therefore, it is possible to avoid display variations depending on the type of input video data (or an uneconomic situation in which a configuration corresponding to each input video data is prepared).
  • the subframes to be set (fixed) are based on individual devices, driving methods (how many frames are divided, etc.), visual characteristics (flickering subframe periods, etc.), etc. Determined. Note that which subframes are subject to setting may be determined in advance, or may be configured to be changeable (depending on the type of input video data, etc.).
  • a drive device for a display device divides one frame into a plurality of subframes, and drives the display device that displays input video data according to the sum of the display of each subframe.
  • a subframe data generation unit that generates subframe data corresponding to each subframe, and a subframe that sets a subframe period of a predetermined subframe to a predetermined value or less determined based on human visual characteristics.
  • a period setting unit that sets a subframe period of a predetermined subframe to a predetermined value or less determined based on human visual characteristics.
  • the subframe period of the predetermined subframe can be set to be equal to or less than a predetermined value determined based on human visual characteristics. Therefore, for example, by setting this predetermined value to the lowest value that allows humans to recognize the switching of each subframe, flickering feeling and the like can be reduced while improving moving image display characteristics.
  • the predetermined value is a switching between subframes including the predetermined subframe (switching to a subframe to be set or switching from a subframe to be a setting target). Is the minimum time that can be recognized
  • this minimum time should be set to 8 [ms]. For example, when one subframe is divided into two, the subframe of 8 [ms] is not recognized, so switching between the first and second subframes may not be recognized.
  • the subframe period setting unit may set the subframe period to be set depending on the type of input video data to a constant value that satisfies the above-described condition. In this way, it is necessary to set the subframe period individually according to the type of input video data. Convenient to lose.
  • the subframes to be set are based on individual devices, driving methods (how many frames are divided, etc.), visual characteristics (flickering subframe periods, etc.), etc. Determined. Note that which subframes are subject to setting may be determined in advance, or may be configured to be changeable (depending on the type of input video data, etc.).
  • the subframe period fixing unit includes a fixed clock generation unit that generates a fixed clock
  • the subframe data generation unit includes the fixed clock related to the type of input video data. Use it as a dot clock.
  • the subframe period of the target subframe can be fixed simply by setting Vtotal and Htotal, which is convenient.
  • the subframe period fixing unit is a setting target related to the type of input video data (the number of lines scanned in the subframe is constant). May be a fixed value.
  • Vtotal of the subframe to be set is constant regardless of the type of input video data, so the subframe period of the target subframe is fixed simply by setting its H total or dot clock. It is possible and convenient.
  • the subframe period fixing unit calculates the number of one-line dots of the subframe that is a setting target related to the type of input video data (the subframe period is constant). It may be a constant (fixed) value.
  • the subframe period of the target subframe can be set simply by setting its Vtotal and dot clock. Can be fixed and convenient.
  • the subframe period fixing unit converts the number of 1-line dots of subframes other than the subframe to be set (the subframe period is constant) into the input video data. It is preferable to change accordingly.
  • the predetermined subframe period is fixed regardless of the input video data, the subframe period other than the setting target is adjusted. There is a need to. If so, it is necessary to change at least one of dot clock and vt otal or Htotal of subframes that are not set. On the other hand, it is preferable to fix the dot clock and Vtotal in terms of device design or expansion (see below). Therefore, in the present invention, the Htotal (dot) of the subframe that is not set is changed.
  • a correction unit that corrects the current input video data based on the previous input video data and the current input video data is provided before the subframe data generation unit. You can have it. Further, a correction unit for correcting the current subframe data based on the past subframe data and the current current subframe data may be provided after the subframe data generation unit.
  • one frame is divided into two subframes, and the subframe data generation unit includes first and second subframe data corresponding to the first and second subframes. Is generated, the gradation of the second subframe data is changed while the gradation of the first subframe data is set near the minimum value for the low luminance display, and the gradation of the second subframe data is changed for the high luminance display. It is preferable to change the gradation of the first subframe data while making the gradation of the second subframe data near the maximum value.
  • the first sub-frame is a ⁇ display frame
  • the second sub-frame is a clear display frame.
  • Split display can be performed.
  • the subframe period fixing unit sets the period of the first subframe to be constant.
  • the ⁇ display subframe for example, by fixing the subframe period of the first subframe of ⁇ display to a predetermined value (e.g., 8. Oms) or less, the ⁇ display subframe itself The body can be prevented from being seen alone, and flicker can be eliminated regardless of the type of input video data.
  • a predetermined value e.g. 8. Oms
  • each pixel has a first subpixel and a second subpixel connected to the same source line and gate line, and is applied to the auxiliary capacitance line connected to each subpixel.
  • the first and second sub-pixels can be controlled to have different brightness for one display data, and one frame is divided into two sub-frames for one display data, and the first and second sub-frames
  • the subframe period fixing unit performs the number of lines scanned in the first subframe and the second subframe related to the type of input video data.
  • the total line which is the sum of the number of lines run in the frame, is set to a constant value, and the AC potential cycle of the auxiliary capacitance line is set to an integral multiple of one line period, so that the first and second subs It is preferable that the total line period of the flame is controlled so as to be (2n + 1) times the half cycle of the AC potential.
  • the Vtotal (number of lines) and the first subframe are changed. Since the sum of Vtotal (number of lines) of 2 subframes is a fixed value, the potential phase of the auxiliary capacitance line is shifted by exactly 180 degrees ( ⁇ ) during one frame, and the potential polarity of the auxiliary capacitance line is inverted every frame. Can be made.
  • a display device of the present invention includes the drive device for the display device described above and a display unit including pixels driven by the drive device.
  • the display device of the present invention includes an image receiving unit that receives a television broadcast and inputs a video signal indicating a video transmitted by the television broadcast to the driving device of the display device.
  • the display unit is a liquid crystal display panel and operates as a liquid crystal television receiver.
  • the display unit is a liquid crystal display panel, and a video signal is input from the outside to the driving device of the display device, and the video signal is displayed. It operates as a liquid crystal monitor device that displays video.
  • the display device drive device of the present invention is driven in a time-sharing manner. Display variations due to changes in the type of input video data and the like can be suppressed.
  • the display device drive device of the present invention when the display device is driven in a time-sharing manner, it is possible to reduce the occurrence of flicker due to a change in the type of input video data.
  • FIG. 1 is a block diagram showing a signal processing unit according to Embodiment 1.
  • FIG. 2 is a block diagram showing a signal processing unit according to Embodiment 2.
  • FIG. 3 is a block diagram showing a modification of the signal processing unit according to the second embodiment.
  • FIG. 4 is a block diagram showing a signal processing unit according to Embodiment 3.
  • FIG. 5 is a diagram for explaining a subframe data LUT according to the first embodiment.
  • FIG. 6 is a table showing a design example of a subframe period according to Embodiments 1 and 2.
  • FIG. 7 is a timing chart showing a Cs line control method according to the third embodiment.
  • FIG. 8 (a) is a graph showing a voltage (liquid crystal voltage) applied to the liquid crystal capacitance of the sub-pixel when a positive (Vcom) display signal is applied to the source line S.
  • FIG. 8 (b) is a graph showing the voltage (liquid crystal voltage) applied to the liquid crystal capacitance of the sub-pixel when a negative ( ⁇ Vcom) display signal is applied to the source line S.
  • FIG. 8 (c) is a graph showing the voltage (liquid crystal voltage) applied to the liquid crystal capacitance of the sub-pixel when a positive ( ⁇ Vcom) display signal is applied to the source line S.
  • FIG. 8 (d) is a graph showing the voltage (liquid crystal voltage) applied to the liquid crystal capacitance of the sub-pixel when a negative ( ⁇ Vcom) display signal is applied to the source line S.
  • FIG. 10 (a) This is a graph showing the change in the liquid crystal voltage (for one pixel) when the sub-frame display is performed while inverting the polarity of the liquid crystal voltage every l frame.
  • FIG. 10 (b) is a graph showing the liquid crystal voltage of the sub-pixel (bright pixel) that increases in luminance in pixel division driving.
  • FIG. 10 (c) is a graph showing the liquid crystal voltage of the sub-pixel (dark pixel) whose luminance is lowered.
  • FIG. 11 (a) is a graph showing the luminance of bright pixels and dark pixels corresponding to FIG. 10 (b).
  • FIG. 11 (b) is a graph showing the luminance of bright pixels and dark pixels corresponding to FIG. 10 (c).
  • FIG. 12 (a) is a graph showing the brightness of a bright pixel when polarity inversion is performed in a frame cycle.
  • FIG. 12 (b) is a graph showing the luminance of a pixel when polarity inversion is performed in a frame cycle.
  • FIG.13 Graph showing the combined display results (broken line and solid line) of subframe display, polarity inversion drive, and pixel division drive and the result of normal hold display (dashed line and solid line) It is.
  • FIG. 14 (a) is a graph showing the brightness of a bright pixel when polarity inversion is performed in a subframe period.
  • FIG. 14 (b) is a graph showing the luminance of dark pixels when polarity inversion is performed in the subframe period.
  • FIG. 15 is a diagram showing a schematic configuration of a liquid crystal display device according to Embodiments 1 and 2.
  • FIG. 16 is a diagram showing a partial configuration of the liquid crystal display device shown in FIG.
  • FIG. 17 is a diagram showing a schematic configuration of a liquid crystal display device according to a third embodiment.
  • FIG. 18 is a diagram showing a partial configuration of the liquid crystal display device shown in FIG.
  • FIG. 19 is a block diagram showing a modification of the signal processing unit according to the first embodiment.
  • FIG. 20 (a) is a block diagram showing a main configuration of a television receiver including the present liquid crystal display device.
  • FIG. 20 (b) is a block diagram showing a main configuration of a liquid crystal monitor device including the present liquid crystal display device.
  • the liquid crystal display device according to the present invention can be suitably used, for example, as a display device for a television receiver.
  • An example of television broadcasting received by the television receiver As terrestrial television broadcasting, BS (Broadcasting Satellite) digital broadcasting and CS (Communication Satellite) digital broadcasting using satellites, or
  • the present liquid crystal display device 1 includes a panel 11, a controller 2, a signal processing unit 9, and a power source 13, as shown in FIG.
  • the panel 11 includes a pixel array 10 (display unit) having pixels P IX (1, l) to PIX (n, m) arranged in a matrix, a data signal line driving circuit 3, and a scanning signal line driving circuit 4. With.
  • the signal processing unit 9 generates display data DAT1 and DAT2 of the first and second subframes based on the input video data D1 from the video signal source VS, and outputs it to the data signal line drive circuit 3.
  • the video signal source VS may be any device as long as it can generate input video data.
  • the television receiver 100a including the liquid crystal display device 1 includes the video signal source VS and the liquid crystal display device 1, and the video signal source VS includes, for example, a television broadcast signal. Is entered.
  • the video signal source VS includes a tuner unit TS that selects a channel from the television broadcast signal and outputs the television video signal of the selected channel to the signal processing unit 9 as input video data.
  • the liquid crystal monitor device 100b including the liquid crystal display device 1 is, for example, a monitor that outputs a video monitor signal from a personal computer or the like as a video signal to the panel 11.
  • a signal processing unit 161 is provided. Note that the monitor signal processing unit 161 may include the signal processing unit 9, or may be a circuit provided in the preceding stage or the subsequent stage.
  • the panel 11 is a panel capable of color display by configuring one pixel from pixels capable of displaying R, G, and B colors and controlling the luminance of each pixel, for example.
  • the pixel array 10 is provided with striking signal lines GLl to GLm and data signal lines SL1 to S Ln forces S.
  • Pixels PIX (1, l) to PIX ( n, m) are arranged in a matrix.
  • the data signal line driving circuit 3 drives the data signal lines SL1 to SLn.
  • the driving signal line driving circuit 4 drives the driving signal lines GLl to GLm.
  • one pixel PIX is composed of three pixels PIX adjacent in the direction along the scanning signal lines GLl to GLm.
  • the pixel array 10 includes a plurality (in this case, m) of data signal lines SLl to SLn and a plurality of data signal lines SL:! GSl signal lines GLl to GLm, where i is an arbitrary integer from 1 to n and j is an arbitrary integer from 1 to m, the data signal line SLi and the SK signal line GLj Pixel PIX (i, j) is provided for each combination.
  • each pixel PIX (i, j) is adjacent to two adjacent data signal lines SL (i ⁇ 1) ′ SLi.
  • the pixel PIX (i, j) includes, as switching elements, a field effect transistor SW (i, j) having a gate connected to the scanning signal line GLj and a drain connected to the data signal line SLi, and the field effect transistor SW It has a pixel capacitor Cp (i, j) with one electrode connected to the source of (i, j).
  • the other end of the pixel capacitor Cp (i, j) is connected to a common electrode line common to all the pixels PIX.
  • the pixel capacitor Cp (i, j) is composed of a liquid crystal capacitor CL (i, j) and an auxiliary capacitor Cs (i, j) added as necessary.
  • the field effect transistor SW (i, j) when the scanning signal line GLj is selected, the field effect transistor SW (i, j) is turned on, and the voltage applied to the data signal line SLi is changed to the pixel capacitance Cp. Mark to (i, j).
  • the pixel capacitor Cp (i, j) continues to hold the voltage at the cut-off.
  • the transmittance or reflectance of the liquid crystal varies depending on the voltage applied to the liquid crystal capacitance CL (i, j).
  • the pixel PIX (i , J) can be changed in accordance with the display data DAT (i, j, k).
  • the liquid crystal display device is a vertical alignment mode liquid crystal as a liquid crystal cell.
  • the liquid crystal molecules are aligned substantially perpendicular to the substrate, and the liquid crystal molecules are aligned according to the voltage applied to the liquid crystal capacitance CL (i, j) of the pixel PIX (i, j).
  • Vertically aligned state force An inclined liquid crystal cell is used, and the liquid crystal cell is used in a normally black mode (a mode in which black is displayed when no voltage is applied).
  • the scanning signal line driving circuit 4 shown in FIG. 15 outputs a signal indicating whether or not it is in the selection period, such as a voltage signal, to each of the scanning signal lines GL1 to GLm.
  • the scanning signal line drive circuit 4 changes the scanning signal line GLj that outputs a signal indicating the selection period, for example, based on a timing signal such as a clock signal GCK or a start pulse signal GSP supplied from the controller 2. Yes.
  • the strike signal lines GL :! to GLm are sequentially selected at a predetermined timing.
  • the data signal line driving circuit 3 transmits each pixel PIX (1, j) to PIX (n, j) corresponding to the scanning signal line GLj selected by the scanning signal line driving circuit 4
  • Data signal line SL Outputs a signal corresponding to the display data to each via! ⁇ SLn.
  • the data signal line drive circuit 3 DA-converts the display data (DAT1 'DAT2) output from the signal processing unit 9, and writes analog signal potentials to the data signal lines SLl to SLn. .
  • the data signal line drive circuit 3 determines the output timing of the sampling timing output signal based on timing signals such as the clock signal SCK and the start pulse signal SSP input from the controller 2. ing.
  • each pixel PIX (1, j) to PIX (n, j) is connected to its corresponding data signal line SL1 to SLn while the scanning signal line GLj corresponding to itself is selected.
  • the brightness and transmittance at the time of light emission are adjusted to determine its own brightness.
  • the driving signal line drive circuit 4 sequentially selects the driving signal lines GL :! to GLm.
  • the pixels PIX (1, l) to PIX (n, m) that make up all the pixels of the pixel array 10 can be set to the brightness (gradation) indicated by the data to each pixel.
  • the displayed video can be updated.
  • the input video data supplied from the video signal source VS to the signal processing unit 9 may be an analog signal or a digital signal. Also, it may be transmitted in frame units (entire screen unit), or one frame may be divided into multiple fields. In the following, a case where digital input video data is transmitted in frame units will be described as an example. That is, the video signal source VS according to the present embodiment transmits all video data for a certain frame when transmitting input video data to the signal processing unit 9 of the liquid crystal display device 1 via the video signal line. Later, video data for each frame is transmitted in a time-division manner, such as by transmitting video data for the next frame.
  • video data indicating the color of a pixel (for example, data displayed in RGB, etc.) is sequentially transmitted, and the signal processing unit 9 inputs the input video data of each pixel.
  • the display data (DAT1 ⁇ DAT2) for each pixel is generated based on the data.
  • the display data (DAT1 'DAT2) is composed of display data for each pixel after processing, and the display data for each pixel in a certain frame is transmitted to each pixel in each subframe. It is given as a combination of display data.
  • the video data composing the display data DAT1 ⁇ 2 is also transmitted in a time division manner.
  • the signal processing unit 9 transmits all the display data DAT1 ⁇ 2 for a certain frame and then displays the display data DAT1 ′ for the next frame.
  • Video data for each frame is transmitted in a time-sharing manner, such as by transmitting 2.
  • Each frame includes two subframes (first and second subframes), and the signal processing unit 9 transmits, for example, all the display data DAT1 for the first subframe.
  • the video data for each subframe is transmitted in a time-sharing manner, for example, by transmitting the display data DAT2 for the second subframe to be transmitted next.
  • the signal processing unit 9 of the present liquid crystal display device 1 includes a storage unit 6, a subframe data generation unit 22, a fixed clock generation unit 33 (subframe period fixing unit) and And Htotal change unit 34 (subframe period fixed unit).
  • the storage unit 6 includes the first subframe data LUT 18 and the second subframe data LUT19 etc. are stored. Further, data D2 is stored in the frame memory 20 of the storage unit 6 in units of frames, and sequentially read out to the subframe data generation unit 22 based on the internal clock generated by the fixed clock generation unit 33.
  • the fixed clock generation unit 33 generates a unique clock.
  • the subframe data generation unit 22 reads the input video data temporarily stored in the frame memory 20 based on the specific clock regardless of the type (standard) of the input signal.
  • the Htotal changing unit 34 changes the second subframe (HtotaK dots) according to the input video data.
  • the subframe data generation unit 22 reads the input video data (data D1) stored in the frame memory 20 twice with the specific clock, and acquires data D2a and D2b.
  • the subframe data generation unit 22 generates the first subframe data DAT1 based on the data D2a read for the first time and the LUT18 for the first subframe data, and the second data read for the second time.
  • Second subframe data DAT2 is generated based on D2b and second subframe data LUT19.
  • data D2a ⁇ 2b is read with a fixed dot clock Dcf (for example, 130 [MHz]) generated by fixed clock generation unit 33 regardless of the type of input signal.
  • Dcf for example, 130 [MHz]
  • the Vtotal of the first subframe data and the Vtotal of the second subframe are set to eigenvalues Va (for example, 820 lines) and ViS (for example, 830 lines), respectively.
  • the Htotal of the first subframe is set to the eigenvalue ⁇ (dot), while the Htotal (number of dots) of the second subframe is made changeable by the Htotal changing unit 34.
  • the period of the first subframe is the same (unique), and display variations due to the type (frequency) of the input signal can be prevented.
  • (Ht_Ht ′) Dcf XTxZVj3.
  • Fig. 6 shows a specific setting example.
  • Dcf is 130 [MHz]
  • VH 820
  • Vj3 830
  • H H 1236 (dots).
  • input signal A with a frequency of 60 [Hz] (for example, NTSC)
  • Htotal 1388 (dots) in the second subframe
  • input signal B with a frequency of 50 [Hz] (for example, PAL)
  • Htotal 1910 (dots).
  • the first subframe period ( ⁇ display period) is 7.80 [ms] and the second subframe period (bright display period) is 8.87. [ms].
  • the first subframe period ( ⁇ display period) is 7.8 [ms]
  • the second subframe period (bright display period) is 12.2 [ms. It becomes.
  • the period (dark display period) of the predetermined subframe (first subframe) is fixed without depending on the type of input video data (eg, PAL or NTSC). (For example, 7.8 [ms]). Accordingly, it is possible to avoid display variations depending on the type of input video data (or an uneconomic situation in which a configuration corresponding to each input video data is prepared). If the first subframe period is set to 8.0 [ms] or less, the switching from the first subframe to the second subframe is not visually recognized, and flickering can be prevented. In addition, by fixing the subframe period of the first subframe that performs ⁇ display to 8.0 [ms] or less, it is possible to prevent the ⁇ display subframe itself from being visually recognized. Flicker can be eliminated regardless of the type of video data.
  • the type of input video data eg, PAL or NTSC.
  • the controller 2 determines that each data signal line SLl '''has the unique dot clock D
  • the data signal line driving circuit 3 is controlled so as to be driven by cf.
  • the Htotal changing unit 34 changes the Htotal (number of dots) of the second subframe according to the type of the input signal, etc., but it is preferable to change the number of dots by changing the timing counter. This makes it easy to change the number of HtotaK dots).
  • first subframe data LUT 18 and the second subframe data LUT19 are provided corresponding to the first and second subframes, respectively.
  • the output gray scale level with respect to the input gray scale level up to the second intermediate brightness level L 2 through the minimum brightness level 0 and the first intermediate brightness level L 1. Is set to G min (0 gradation or its vicinity), while the output gradation for the input gradation from the second intermediate luminance L2 to the maximum luminance (255 gradations) through the third intermediate luminance L3 Increased from Gmin to Gma X.
  • the output gradation is increased from Gmin to Gmax with respect to the input gradation from the minimum luminance 0 to the second intermediate luminance L2 via the first intermediate luminance L1.
  • the output gradation is set to Gmax (maximum vicinity) with respect to the input gradation from the second intermediate luminance L2 to the maximum luminance (255 gradations) having passed through the third intermediate luminance L3.
  • the display data D2a'D2b input gradation relating to a certain pixel
  • the display data DAT1 of the first subframe is Gp
  • the display data DAT2 of the second subframe is Gq
  • Gp The display brightness corresponding to Gx is the sum of the display brightness by Gq (time integration value).
  • Gq time integration value
  • the subframe data generation unit 22 reads the data D2a′D2b from the frame memory 20 by the number of subframes (in this case, twice) for each frame.
  • the first subframe data LUT18 (hereinafter referred to as LUT18) stores a value indicating the data DAT1 to be output in association with each of the values that the read data D2a can take. Has been.
  • the second subframe data LUT19 (hereinafter referred to as LUT19 ) Stores a value indicating data DAT2 to be output in association with each of the possible values.
  • the subframe data generation unit 22 refers to the LUT 18 and outputs the data DAT1 corresponding to the read D2a, and also refers to the LUT 19 to output the data DAT2 corresponding to the read D2b. it can.
  • the value stored in the LUT 18'19 may be, for example, a difference from the above-mentioned possible value as long as the output data DAT1'DAT2 can be specified, but in this embodiment, the data D The value of ATI 'DAT2 itself is stored, and the subframe data generation unit 22 outputs the value read from each LUT 18 ⁇ 19 as data DAT1' DAT2.
  • the values stored in LUT18-19 are set as follows, where g is the possible value and Pl and P2 are the values stored in the values g. ing.
  • the data DAT1 of the first subframe may be set so as to indicate a higher level and luminance, but in the following, the data DAT2 of the second subframe is greater than or equal to the data DAT1 of the first subframe. The case where the brightness is set will be described.
  • the value P1 is set to a value within the range determined for the ⁇ display.
  • the value P2 is set according to the value P1 and the value g.
  • the range for ⁇ display is a gradation equal to or lower than the gradation predetermined for ⁇ display, and when the predetermined gradation for ⁇ display shows the lowest luminance, It is a gradation (black) indicating luminance.
  • the gradation previously determined for the haze display is set to a value that can suppress the amount of whitening described later to a desired amount or less.
  • the value P2 is a value within the range specified for display.
  • the value P1 is set to a value corresponding to the value P2 and the value g.
  • the bright display range is a gradation greater than or equal to a gradation predetermined for bright display, and the predetermined gradation for the bright display indicates the maximum luminance.
  • the gray level (white) indicates the highest luminance.
  • the gradation predetermined for the bright display is set to a value that can suppress the amount of whitening described later to a desired amount or less.
  • some In the case where the data D2 (input gradation) to the pixel PIX indicates a gradation equal to or lower than the above threshold value, that is, in the low luminance region, the luminance level of the pixel PIX in the frame is mainly a value. Controlled by the magnitude of P2.
  • the display state of the pixel PIX can be set to the ⁇ display state at least during the sub-frame period of the frame.
  • the light emission state of the pixel PIX in that frame can be brought close to an impulse type light emission such as a CRT (Cathode-Ray Tube).
  • CRT Cathode-Ray Tube
  • the luminance of the pixel PIX in the frame is determined. Is controlled mainly by the magnitude of the value P1. Therefore, the difference between the luminance in the first subframe and the luminance in the second subframe can be set larger than the configuration in which the luminances of both subframes are allocated approximately equally.
  • the light emission state of the pixel PIX in the frame can be brought close to the inner light emission, and the pixel array 10 can improve the image quality when displaying video.
  • the second subframe data DAT2 becomes a value within the range defined for bright display, and the display of the data D2 As the luminance increases, the first subframe data DAT1 increases. Therefore, the luminance of the pixel PIX in the frame can be increased as compared with a configuration in which a period for dark display is always provided even when white display is instructed.
  • the maximum value of the luminance of the pixel PIX can be significantly increased in spite of improving the image quality when displaying a moving image.
  • a brighter liquid crystal image display device 1 can be realized.
  • the VA panel which is called a wide viewing angle
  • the change in gradation characteristics due to the viewing angle cannot be completely eliminated.
  • the gradation characteristics deteriorate.
  • the viewing angle is 60 degrees
  • the front power panel is desired (viewing angle 0 degree)
  • the gradation ⁇ characteristics change, and the whitening phenomenon occurs where the halftone brightness becomes brighter.
  • one of the subframe data DAT1 and DAT2 is either when the data D2 indicates either the gradation of the high luminance area or the gradation of the low luminance area. It is set to a value within the range defined for bright display or a value within the range defined for blue display.
  • the brightness of the pixel PIX in the frame is mainly controlled by the other size.
  • the amount of whitening (deviation from the assumed luminance) is the largest in the case of the intermediate gradation, and in the case of sufficiently low luminance and in the case of sufficiently high luminance. Is relatively low. Therefore, compared with a configuration in which both the sub-frames are increased or decreased to the same extent to control the brightness level (a configuration in which both are halftone), or a configuration in which the display is performed without dividing the frame, The total amount of floating can be greatly reduced, and the viewing angle characteristics of the liquid crystal image display device 1 can be greatly improved.
  • the above configuration is a configuration in which the first subframe period is fixed regardless of the input video data (for example, a fixed value of 8 ms or less).
  • the first subframe period may not be fixed. good.
  • a frame period setting unit 30 is provided in the signal processing unit 9 ′, and the first subframe period is set to a predetermined value (a minimum time during which switching between subframes including the predetermined subframe is recognized. For example, it may be set to an arbitrary value (variable value) of 8 [ms]) or less.
  • the signal processing unit 109 performs correction to emphasize gradation transition in each pixel PIX on the video signal source Vs force data D3.
  • a gradation transition emphasizing unit 55 that outputs data D4 immediately after is provided. Since the functions of the subframe data generation unit 22, the fixed clock generation unit 33, and the Htotal change unit 34 are the same as those in the first embodiment, the same reference numerals are given.
  • the subframe data generation unit 22 reads the data D4 of the frame memory 20 by using a unique clock (Dcf) generated by the fixed clock generation unit 33, and data D5a ′ 5b for each subframe. Is generated.
  • the Htotal determining unit 34 determines the Htotal of the second subframe according to the type of the input video data D3, and outputs the determination result to the controller 2.
  • one frame is divided into two subframes, and the subframe data generation unit 22 performs frame data D4 and first / second subframe data LUT 118 ⁇ for each frame. Based on 119, data D5a'D5b corresponding to each subframe is output. Since the gradation transition emphasizing unit 55 is provided, the numerical values of the first and second subframe data LUTs 118 and 119 stored in the storage unit 106 are the first and second values of the first embodiment. It is different from LUT18 '19 for subframe data.
  • the subframe that is temporally previous is the first subframe (SFR1)
  • the subframe that is temporally later is the second subframe. (SFR2).
  • the gradation transition enhancement unit 55 performs prediction-type gradation transition enhancement processing, stores a predicted value E of each pixel PIX, and stores the frame memory 51 for storing the next frame, and the frame memory. 51, the correction processing unit 52 that corrects D3 of the current frame with reference to the predicted value E of the previous frame and outputs the corrected value as data D4, and each of the current frame A prediction processing unit 53 that updates the predicted value E related to the pixel PIX stored in the frame memory 51 to a new predicted value E with reference to the data D3 to the pixel PIX.
  • the predicted value E of the current frame is the pixel PIX force, the start point of the next frame, that is, the pixel PIX based on the data D4 of the next frame. Is a value corresponding to the luminance that is predicted to have reached the time point when the driving of the image is started.
  • the predicted value E is predicted based on the data D3 in the program.
  • the video data D4 after correction is subjected to frame division to generate two video data D5a and D5b per frame, and during one frame period
  • the corresponding voltages VI and V2 are applied to the pixel PIX.
  • the corrected video data D4 is specified, and if the data D4 is specified, both the above-mentioned images are displayed.
  • Image data D5a and D5b, and both voltages VI and V2 are also identified.
  • the predicted value E is a predicted value of the previous frame, in other words, the predicted value E is predicted that the pixel PIX has arrived at the start of the current frame. It is a value indicating the gradation corresponding to the luminance, and is a value indicating the display state of the pixel PIX at the start of the current frame.
  • the pixel PIX is a liquid crystal display element, the value also indicates the alignment state of the liquid crystal molecules of the pixel PIX.
  • the prediction processing unit 53 determines that the prediction value E of the previous frame and the video in the current frame Based on the data D, the predicted value E can also be accurately predicted.
  • the correction processing unit 52 performs the above-described prediction based on the predicted value E of the previous frame, that is, the value indicating the display state of the pixel PIX at the start time of the current frame, and the video data D3 of the current frame.
  • Data D3 can be corrected so that the gradation transition from the gradation indicated by predicted value E to data D3 is emphasized.
  • Both the processing units 52 and 53 may be realized only by the LUT, but in the present embodiment, they are realized by a combination of the LUT reference process and the interpolation process.
  • the correction processing unit 52 uses the LUT 61 of the storage unit 106.
  • the LUT 61 stores a value indicating data D4 to be output when the combination is input in association with each combination of the data D3 and the predicted value E.
  • the LUT 61 stores values corresponding to only some predetermined combinations.
  • a calculation unit (not shown) provided in the correction processing unit 52 is a combination not stored in the LUT 61.
  • values corresponding to a plurality of combinations close to the input combination are read from the LUT 61, and these values are interpolated by a predetermined calculation, and the input combination is input. The value corresponding to is calculated.
  • the LUT 71 used by the prediction processing unit 53 has a value indicating a value to be output when the combination is input in association with each combination of the data D3 and the predicted value E. Stored.
  • the LUT 71 also stores the value to be output (predicted value E) itself, as described above.
  • the combinations for storing values in the LUT 71 are also limited to some predetermined combinations, and the calculation unit (not shown) provided in the prediction processing unit 53 includes the LUT 71 The value corresponding to the input combination is calculated by interpolation calculation referring to.
  • the frame memory 51 stores the predicted value E which is not the data D3 of the previous frame
  • the correction processing unit 52 uses the predicted value of the previous frame, that is, the pixel at the start time of the current frame.
  • the image data D of the current frame is corrected with reference to the predicted value of the PIX display state.
  • the luminance of the pixel PIX at the end of the previous subframe may not reach the brightness indicated by the data D5a 'D5b in the first subframe.
  • Examples of this case include a case where the gradation difference is large, or the gradation before the gradation transition enhancement is close to the maximum value or the minimum value, and the gradation transition cannot be sufficiently enhanced.
  • the gradation transition emphasis unit 55 and the subframe data generation unit 22 consider that the luminance at the start time of the current subframe has reached the luminance indicated by the data D5a 'D5b of the first subframe. If tone transitions are emphasized, tone transitions may be overemphasized, or tone transitions may not be emphasized sufficiently.
  • the light emission state of the pixel PlX (iJ) is changed to the impulse light emission. Therefore, the brightness that the pixel PIX should take increases and decreases with each subframe. In other words, if the gradation transition is emphasized as described above, the image quality may deteriorate due to an inappropriate gradation transition.
  • the prediction value E is referred to, so that the prediction is performed with higher accuracy than in the case of considering as described above. Therefore, as a result of approaching the impulse-type light emission, the rise ⁇ decay Despite frequent repetition, improper gradation transition emphasis can be prevented. As a result, the image quality at the time of moving image display can be improved by the light emission that is close to the impulse type without causing deterioration in image quality due to inappropriate gradation transition emphasis.
  • the subframe data generation unit 22 reads D4 with a specific clock and generates subframe data D5a 'D5b, so the type (frequency) of the input signal (input video data) Regardless, the first subframe period (the above-mentioned Dcf XV a XH a WS is constant (fixed). As a result, the display luminance of the first subframe varies depending on the type (frequency) of the input signal. This avoids the problem that the above predictions are fluctuating (or the uneconomic situation of preparing LUTs according to various input signals).
  • the liquid crystal cell in the vertical alignment mode and the normally black mode is driven by being modulated so as to emphasize the gradation transition that is slower than the rise in the response speed with respect to the decay gradation transition.
  • the gradation transition of the decay from the previous time to the previous time a difference is likely to occur between the actual gradation transition and the desired gradation transition. Therefore, the effect is particularly great when the liquid crystal cell is used in the pixel array.
  • the signal processing unit 209 includes gradation transitions that perform substantially the same operations as the gradation transition enhancement unit 55 and the subframe data generation unit 22 (see FIGS. 1 and 2). Emphasis section 55 a and a subframe data generation unit 22a are provided. However, the subframe data generation unit 22a according to the present embodiment is provided in the preceding stage of the gradation transition emphasizing unit 55a, and performs frame division on the data D6 before correction, and corresponds to the data D6. The video data D8a'D8b of each subframe is output.
  • the LUTs 61a and 71a stored in the storage unit 206 are for the data D8a, and the LUTs 61b and 71b stored in the storage unit 206 are for the data D8b.
  • the gradation transition emphasizing unit 55a corrects each of the data S8a ′ D8b after being divided into subframes so as to emphasize the gradation transition, and after the correction. Is output as data DAT1 'DAT2.
  • Correction processing and prediction processing by the gradation transition emphasizing unit 55a are also performed in units of subframes, and the gradation transition emphasizing unit 55a reads the predicted value of the first subframe read from the frame memory 51a. Based on E and data D8a'D8b to pixel PIX in the current subframe, data D8a'D8b in the current subframe is corrected. Further, the gradation transition emphasizing unit 55a is based on the predicted value E and the data D8a′D8b, and the level corresponding to the luminance predicted to reach the pixel PIX at the start of the next subframe. The value indicating the key is predicted, and the predicted value E is stored in the frame memory. The details are as follows.
  • the data D8a from the subframe data generation unit 22a is input to the correction processing unit 52a and the prediction processing unit 53a, and the correction processing unit 52a outputs the corrected data as data DAT1. Yes.
  • the correction processing unit 52b and the prediction processing unit 53b receive the data D8b from the subframe data generation unit 22a, and the correction processing unit 52a outputs the corrected video data as data DAT2. Yes.
  • the prediction processing unit 53a outputs the predicted value E1 to the frame memory 51b referred to by the correction processing unit 52b that is not included in the frame memory 51a referred to by the correction processing unit 52a. Outputs the predicted value E2.
  • the predicted value E1 is predicted to arrive at the start of the next subframe.
  • the prediction processing unit 53a is a value indicating the gradation corresponding to the brightness of The predicted value E1 is predicted based on the data D8a in the frame and the predicted value E2 of the previous frame read from the frame memory 51a.
  • the predicted value E2 is a luminance predicted to reach the pixel PIX at the start of the next subframe.
  • the prediction processing unit 53b predicts the predicted value E2 based on the data D8b in the current frame and the predicted value E1 read from the frame memory 51b. .
  • the input video data D6 is stored in a certain frame data frame memory 20.
  • the subframe data generation unit 22a reads this data D6 as data D7a ′ D7b twice per frame.
  • the subframe data generation unit 22a outputs the subframe data D8a with reference to the LUT18 at the time of the first reading and also refers to the LTU19 at the time of the second reading with the data D8b for the subframe. Output.
  • the predicted value E2 updated with reference to the data DAT2 for the subframe of the previous frame is stored in the frame memory 51a, and the correction processing unit 52a refers to the predicted value E2 to The data D8a output from the frame data generator 22a is corrected and output as corrected data DAT1.
  • the prediction processing unit 53a generates a prediction value E1 based on the video data D8b and the prediction value E2, and stores it in the frame memory 51b.
  • the correction processing unit 52b refers to the predicted value E1, corrects the data D8b, and outputs the corrected data DAT2. Further, the prediction processing unit 53b generates a prediction value E2 based on the data D8b and the prediction value E1, and stores it in the frame memory 51a.
  • the liquid crystal display device has a configuration (multi-pixel structure) for pixel division driving (area gradation driving).
  • a Cs line drive circuit 4x (see FIG. 17) controlled by the controller 302 is provided. 1 having the same functions as those of the signal processing unit 9 in FIG.
  • FIGS. 17 and 18 are explanatory diagrams showing a specific configuration of the liquid crystal panel 411 driven by pixel division.
  • pixel division driving one pixel P connected to the gate line GL and source line SL of the liquid crystal panel 411 is depleted into two sub-pixels (sub-pixels) SP1 'SP2. . Then, display is performed by changing the voltage applied to each sub-pixel SP1'SP2.
  • the luminance of the pixel P is the sum of the luminances of the two subpixels SP1 ′ SP2 (corresponding to the liquid crystal transmittance).
  • auxiliary capacitance lines CS1 'and CS2 are arranged so as to sandwich one pixel P.
  • Each of these auxiliary capacitance lines CSl ′ CS2 is connected to one of the sub-pixels SP1 ′ SP2.
  • TFT431, liquid crystal capacitor 432, and auxiliary capacitor 433 are provided in each subpixel SPl'SP2.
  • CS1.2 is connected to the Cs line control circuit 4x (see FIG. 17).
  • the TFT 431 is connected to the gate line G, the source line S, and the liquid crystal capacitor 432.
  • the auxiliary capacitor 433 is connected to the TFT 431, the liquid crystal capacitor 432, and the auxiliary capacitor wiring CS1 or CS2.
  • An auxiliary signal which is an AC voltage signal having a predetermined frequency is applied to the auxiliary capacitance lines CS1′CS2.
  • the phases of the auxiliary signals applied to the auxiliary capacitance lines CS1 to CS2 are inverted (180 ° different from each other).
  • the liquid crystal capacitor 432 is connected to the TFT 431, the common voltage Vcom, and the auxiliary capacitor 433.
  • the liquid crystal capacitor 432 is a parasitic capacitor 434 generated between itself and the gate line G. Connected to. In this configuration, when the gate line G is turned on, the TFTs 431 of both sub-pixels SP1'SP2 in one pixel are turned on.
  • Fig. 8 (a) ⁇ Fig. 8 (c) is applied to the liquid crystal capacitance 432 of the sub-pixels SP1 'SP2 when a positive ( ⁇ Vcom) display signal is applied to the source line S at this time. It is a graph which shows the voltage (liquid crystal voltage) performed. In this case, as shown in FIGS. 8A and 8C, the voltage value of the liquid crystal capacitance 432 of both subpixels S P1 ′ SP2 rises to a value (V0) corresponding to the display signal.
  • the auxiliary signal of the auxiliary capacitance line CS2 falls (from high to low). Then, the liquid crystal voltage of the sub-pixel SP2 connected thereto decreases by a value Vcs corresponding to the amplitude of the auxiliary signal. After that, it vibrates between VO—Vd and V0—Vd—Vcs.
  • FIGS. 8B and 8D show the subpixel SP1 when a negative ( ⁇ Vcom) display signal is applied to the source line S when the gate line G is turned ON. 'This is a graph showing the liquid crystal voltage of SP2. In this case, as shown in these figures, the liquid crystal voltage of the sub-pixels SP1 and SP2 drops to a value (one VI) corresponding to the display signal. After that, when the gate line G is turned off, the liquid crystal voltage is further lowered by Vd due to the above-described pull-in phenomenon.
  • the liquid crystal voltages of the sub-pixels SP1 ′ and SP2 can be made different from each other. That is, when the display signal of the source line S is positive, the absolute value of the liquid crystal voltage is higher than the display signal voltage for the sub-pixel that inputs the auxiliary signal that rises immediately after the pull-in phenomenon (FIG. 8 (a)). On the other hand, the absolute value of the liquid crystal voltage is lower than the display signal voltage for the sub-pixel to which the auxiliary signal that falls at this time is input (FIG. 8 (c)).
  • the absolute value of the voltage applied to the liquid crystal capacitor 32 is the display signal. It becomes higher than the voltage (Fig. 8 (b)).
  • the absolute value of the liquid crystal voltage is lower than the display signal voltage by the sub-pixel receiving the auxiliary signal that rises at this time (FIG. 8 (d)).
  • the liquid crystal voltage (absolute value) of the sub-pixel SP1 is higher than that of the sub-pixel SP2 (the display luminance of the sub-pixel SP1 is Higher than sub-pixel SP2).
  • the liquid crystal voltage difference (Vcs) of the sub-pixels SP1′SP2 can be controlled according to the amplitude value of the auxiliary signal applied to the auxiliary capacitance wiring CS1′CS2. As a result, a desired difference can be given to the display luminance (first luminance, second luminance) of the two sub-pixels SP1′SP2.
  • Figure 8 (e) shows the polarity of the liquid crystal voltage applied to the sub-pixel (bright pixel) with high brightness and the sub-pixel (low pixel) with low brightness, and the auxiliary signal immediately after the pull-in phenomenon.
  • the state of is summarized.
  • the polarity of the liquid crystal voltage is indicated by “+, —”.
  • the case where the auxiliary signal rises immediately after the pull-in phenomenon is indicated by “T”, and the case where it falls is indicated by “I”.
  • Figure 9 shows two viewing angles (0 ° (front) and zero) when pixel division driving is not performed.
  • FIG. 6 is a graph showing the relationship between the transmittance of the liquid crystal panel 421 and the applied voltage at 60 °.
  • the transmittance at the front is NA (when the liquid crystal voltage is controlled to be NA)
  • the transmittance at a viewing angle of 60 ° is LA.
  • a voltage different by Vcs is applied to the two sub-pixels SP1 'SP2, and the respective transmittances are set to NB1 -NB2.
  • (NA (NB1 + NB2) / 2).
  • the luminance of one subpixel is set to black display (white display), and the luminance of the other subpixel is adjusted. It is also possible to display a low luminance (high luminance) image. As a result, similarly to the sub-frame display, the deviation between the display luminance and the actual luminance in one sub-pixel can be minimized, so that the viewing angle characteristics can be further improved.
  • one of the sub-pixels may be configured not to display black (white display). That is, if there is a luminance difference between both subpixels, in principle, the viewing angle can be improved. Therefore, since the CS amplitude can be reduced, the panel drive design becomes easy. In addition, it is not necessary to make a difference in the brightness of the subpixels SP1 'SP2 for all display signals. For example, when white display and black display are performed, it is preferable to make these luminances equal. Therefore, for at least one display signal (display signal voltage), the sub-pixel SP1 is designed to have the first luminance, while the sub-pixel SP2 is designed to have the second luminance different from the first luminance. That's fine.
  • the total voltage applied to the two liquid crystal capacitors 32 of the pixel P in two frames can be set to 0V. Therefore, it becomes possible to cancel the DC component of the applied voltage.
  • one pixel is divided into two.
  • the present invention is not limited to this, and one pixel may be divided into three sub-pixels.
  • the above-described pixel division driving may be combined with the normal hold display, or may be combined with the subframe display.
  • Fig. 10 (a) is a graph showing the change in the liquid crystal voltage (for one pixel) when sub-frame display is performed while inverting the polarity of the liquid crystal voltage every frame.
  • the liquid crystal voltage of each sub-pixel changes as shown in FIG. 10 (b) and FIG. 10 (c). That is, Fig. 10 (b) shows the liquid crystal voltage of the sub-pixel (bright pixel) that increases in luminance in pixel division driving, and Fig. 10 (c) shows the sub-pixel ( ⁇ pixel that also decreases in luminance).
  • FIG. 11 (a) and FIG. 11 (b) are graphs showing the luminance of the bright pixel and the dark pixel corresponding to FIGS. 10 (b) and 10 (c). Note that, and ⁇ shown in these figures are symbols indicating the state of the auxiliary signal immediately after the pulling phenomenon (whether it rises or falls immediately after the pulling phenomenon).
  • the liquid crystal voltage polarity of each sub-pixel is inverted every frame. This is because the liquid crystal voltages that differ between subframes are canceled appropriately (the total liquid crystal voltage in two frames is set to 0V).
  • the state of the auxiliary signal (phase immediately after the pull-in phenomenon; T, ⁇ ) is reversed with the same phase as the polarity inversion.
  • the liquid crystal voltage (absolute value) and Luminance is higher for bright pixels, but lower for dark pixels.
  • the amount of increase in the liquid crystal voltage at the bright pixel in the first subframe matches the amount of decrease at the dark pixel.
  • the amount of increase in the liquid crystal voltage at the bright pixel in the second subframe is equal to the amount of decrease at the dark pixel.
  • the total liquid crystal voltage in two frames can be set to 0 V (note that the first subframe and the second subframe
  • the amount of increase (decrease) in the liquid crystal voltage due to pixel division driving is different because the capacitance changes according to the transmittance of the liquid crystal).
  • the liquid crystal voltage polarity of each sub-pixel is inverted every frame.
  • the polarity of the liquid crystal voltage should be reversed in the frame period. Therefore, the liquid crystal voltage is reversed between two subframes in one frame.
  • the second subframe and the first subframe of the next frame may have the same polarity.
  • Fig. 12 (a) ⁇ Fig. 12 (b) are graphs showing the luminances of the bright pixels and the dark pixels when the polarity is inverted in this way.
  • the state of the auxiliary signal ( ⁇ , I) can be reversed to the same phase as the polarity reversal, so that the total liquid crystal voltage in 2 frames can be set to 0V.
  • Fig. 13 shows the result of displaying a combination of subframe display, polarity inversion driving, and pixel division driving (broken line and solid line) as described above, and normal hold display. It is a graph shown with a result.
  • the state of the auxiliary signal (phase immediately after the pull-in phenomenon; ⁇ , ⁇ ) is inverted at the same phase as the polarity inversion.
  • the polarity inversion is ignored and the state of the auxiliary signal is changed for each subframe, the liquid crystal voltage cannot be canceled appropriately.
  • the fluctuation amount of the liquid crystal voltage according to the state of the auxiliary signal varies depending on the magnitude (absolute value) of the original liquid crystal voltage (if the liquid crystal voltage is large, the fluctuation amount also increases).
  • the amount of increase (decrease) in the liquid crystal voltage due to pixel division driving differs between the first subframe and the second subframe (in the examples of Fig. 10 (b) ⁇ Fig. 10 (c)).
  • the fluctuation amount of the second subframe is larger than that of the first subframe).
  • FIGS. 17 and 18 The configuration of the liquid crystal display device is shown in FIGS. 17 and 18, and the signal processing unit 309 and the controller 302 are configured as shown in FIG.
  • the signal processing unit 309 is set according to the table of FIG.
  • An auxiliary signal which is an AC voltage signal having a predetermined frequency is applied to the auxiliary capacitance line CSl ′ C S2. Note that the phase of each auxiliary signal to CS1-C S2 is 180 ° different.
  • the phase force of the Cs waveform is set to be shifted by 180 degrees ( ⁇ ) between S1 frames regardless of the frequency of the input signal (one frame period). That is, as shown in Fig. 7, the Cs cycle is an integer multiple of one horizontal line period, and the Vtotal (number of lines HI) of the first subframe and the Vtotal (number of lines H2) of the second subframe are (input) (It depends on the signal frequency) and the total line period (HI + H2 line period that runs in one frame) is set to exactly (2n + l) times the half period of the Cs waveform.
  • the Vtotal (number of lines HI) of the first subframe and the second subframe are changed. Since the Vtotal (number of lines H2) of the frame is a fixed value, the phase force S of the Cs waveform is shifted by exactly 180 degrees ( ⁇ ) during one frame, and the polarity of the liquid crystal voltage can be inverted every frame.
  • the error with respect to the polarity is 1/300 or less for the entire 1H or less, and very good CS control can be realized. This is 20mV or less when assuming a CS2.5V fluctuation, and it can be said that this is a gray level difference that is normally unrecognizable. If this configuration is not used, an error of up to 10H can be considered, and the voltage error at this time is 200 mV (corresponding to a difference of several gradations in the low gradation region), so this effect can be clearly seen. In addition, although the error is less than 1 H, the timing error becomes clearly visible when accumulated, so it is usually preferable to reset it at the beginning or end of the DE (display period).
  • the function of each part or part of the signal processing unit 9 (109 ⁇ 209 ⁇ 309) is divided into a program for realizing the function and a hard drive for executing the program. It may be realized in combination with a computer.
  • a computer connected to the liquid crystal display device 101 is a device driver used to drive the computer.
  • the signal processing unit 9 (109 ⁇ 209 ⁇ 309) may be realized.
  • each part of the signal processing unit 9 (109-209-309) is realized as a conversion board built in or externally attached to the liquid crystal display device 101, and the signal processing unit 9 (109-109) is rewritten by rewriting a program such as firmware.
  • a program such as firmware.
  • the circuit operation that realizes each part can be changed, distribute the recording medium on which the software is recorded, or transmit the software via a communication path.
  • the hardware may be operated as the signal processing unit 9 (109, 209, 309) of each of the above embodiments.
  • the signal processing unit 9 (109) according to each of the above embodiments can be performed only by causing the hardware to execute the program. ⁇ 209 ⁇ 309) can be realized.
  • the program when implemented using software, the program means stored in a storage device such as a CPU or hardware that can execute the functions described above, such as a ROM or RAM.
  • the signal processing unit 9 (109, 209, 309) according to each of the above embodiments can be realized by executing and controlling peripheral circuits such as an input / output circuit (not shown).
  • the arithmetic means can also be realized by combining hardware that performs a part of the processing and the arithmetic means that executes the program code for controlling the hardware and the remaining processing. Further, among the above-described members, even the members described as hardware, the hardware for performing a part of the processing, and the arithmetic means for executing the program code for controlling the hardware and the remaining processing It can also be realized by combining.
  • the arithmetic means may be a single unit, or a plurality of arithmetic means connected via a bus inside the apparatus or various communication paths may execute the program code jointly.
  • the program code itself that can be directly executed by the arithmetic means, or a program as data that can generate the program code by a process such as unzipping described later, is stored in the recording medium. And store the recording medium
  • the body is distributed, or the program is transmitted by a communication means for transmitting via a wired or wireless communication path, and is distributed by the arithmetic means.
  • each transmission medium constituting the communication path propagates a signal ⁇ J indicating the program, so that the program is transmitted via the communication path. Is done.
  • the transmission device may superimpose the signal ⁇ J on the carrier by modulating the carrier with a signal sequence indicating a program. In this case, the signal sequence is restored by the receiving apparatus demodulating the carrier wave.
  • the transmission device may divide the signal sequence as a digital data sequence and transmit it. In this case, the receiving apparatus concatenates the received packet groups and restores the signal sequence.
  • the transmission device may multiplex and transmit the signal IJ with another signal sequence by a method such as time division Z frequency division Z code division.
  • the receiving apparatus extracts and restores individual signals ⁇ J from the multiplexed signal sequence. In either case, the same effect can be obtained if the program can be transmitted via the communication channel.
  • the recording medium for distributing the program is removable, but it does not matter whether the recording medium after distributing the program is removable.
  • the recording medium may be rewritten (written), volatile, recording method, and shape as long as a program is stored.
  • Examples of recording media include tapes such as magnetic tape and force set tape, magnetic disks such as floppy (registered trademark) disks and hard disks, CD-ROMs, magneto-optical disks (MO), mini-discs (MD), Discs such as digital video discs (DVDs).
  • the recording medium may be a card such as an IC card or an optical card, and a certain layer may be a semiconductor memory such as a mask ROM, EPROM, EEPROM or flash ROM. Alternatively, it may be a memory formed in a calculation means such as a CPU.
  • the program code may be a code for instructing the arithmetic means of all procedures of the processes, or a part or all of the processes may be executed by calling in a predetermined procedure. If a possible basic program (such as an operating system or library) already exists, replace all or part of the above procedure with code or pointers that instruct the arithmetic means to call the basic program. Moyore.
  • the format for storing the program in the recording medium may be a storage format that can be accessed and executed by the arithmetic means, for example, as in a state where the program is stored in the real memory.
  • the local storage medium for example, real memory, hard disk, etc.
  • the program may be stored as source code that is not limited to the compiled object code, or as intermediate code that is generated during interpretation or compilation.
  • the above calculation is performed by a process such as decompression of compressed information, decoding of encoded information, interpretation, compilation, linking, allocation to real memory, or a combination of processes. If the means can be converted into an executable format, the same effect can be obtained regardless of the format in which the program is stored in the recording medium.
  • the drive device of the display device of the present invention can perform high-quality display regardless of the type of input video data, and can easily expand gradation transition emphasis (OS) drive and pixel division drive. Therefore, the present invention can be applied to various display devices such as a television receiver and a monitor.
  • OS gradation transition emphasis

Abstract

　１フレームを複数のサブフレームに分割し、各サブフレームの表示の総和によって入力映像データの表示を行う表示装置を駆動する表示装置の駆動装置であって、各サブフレームに対応するサブフレームデータを生成するサブフレームデータ生成部と、少なくとも１サブフレーム期間が、上記入力映像データの種類によることなく一定値となるような設定を行うサブフレーム期間固定部と、を備える。これにより、各種の入力映像信号に対して表示品位がばらつかないようにすることができる。

Description

明 細 書
表示装置の駆動装置、表示装置
技術分野
[0001] 本発明は、時分割駆動を行う表示装置に用いる駆動装置や信号処理装置に関す る。
背景技術
[0002] 省電力駆動が可能な液晶表示装置は、携帯機器のみならず、据え置き型の機器 の映像表示装置としても、広く使用されている。液晶表示装置では、表示パネルの各 画素の階調に対応したデジタルデータがデータ信号線駆動回路に入力され、このデ ータ信号線駆動回路が当該デジタルデータの値に対応するアナログの信号電位を データ信号線に印加することによって、各画素の輝度が制御される。
[0003] 液晶表示装置では、 1フレーム期間に 1回だけ書き込みを行い（すなわち、 1フレー ム期間に全ゲートラインを 1回だけ ONする）、その状態を次のフレームまで維持する ホールド表示が一般的である。しかし、このようなホールド表示には動画ぼけが発生 し易いという問題がある。この問題の解決策として、 1フレームを分割し、 1フレーム期 間に各画素に複数回信号電位の書き込みを行う手法が提唱されている（時分割駆動 、例えば、下記特許文献 1、 2参照）。この時分割駆動においては、 1フレーム期間を 所定の比率 (例えば、 1 : 1)で分割し、各サブフレームの表示輝度の時間的総和によ つて 1フレームの表示輝度を表現する。
特許文献 1 :日本国公開特許公報「特開平 5— 68221号公報 (公開日； 1993年 3月 1
9日）」
特許文献 2 :日本国公開特許公報「特開 2001— 296841号公報 (公開日； 2001年 1 0月 26日）」
発明の開示
[0004] し力 ながら、 1フレームを 2サブフレームに分割し、各サブフレーム期間を 1： 1とす れば、 PALのように 50〔Hz〕の周波数を有する入力映像信号（1フレーム期間が 20〔 ms〕）であれば、 1サブフレーム期間は 10〔ms〕となり、 NTSCのように 60〔Hz〕の周 波数を有する入力映像信号（1フレーム期間が 16· 6〔ms〕）であれば、各サブフレー ム期間は 8· 3〔ms〕となる。また、 DVD映画のように 24 2〕の周波数を有する入力 映像信号（1フレーム期間力 ¾2〔ms〕）であれば、 1サブフレーム期間は 21〔ms〕とな る。なお、入力映像信号の種類だけでなくユーザ (例えば、テレビのセットメーカ）側 で 1フレームのトータル（走査)ライン数等が適宜変更されることもある。
[0005] ここで、サブフレーム期間が変わるとそれに伴って各サブフレームにおける各画素 の時間的輝度総和が変化する。したがって、各種規格の入力映像信号に対して同じ 駆動を行えば、入力映像信号の種類 (規格）によって表示にずれが生じることになる 。特に液晶表示装置では液晶の応答速度が比較的遅ぐ変動するフレーム期間に 対してサブフレーム間の応答を制御することは容易でなレ、。また、入力映像データの 種類によってフレーム期間（サブフレーム期間）が長くなり、サブフレーム期間が一定 値 (例えば、 [8ms])を超えてしまうと、サブフレーム間の切り替えがユーザ (視覚者） に認識されてしまい、いわゆるちらつき感を与えてしまう。一方で、さまざまな規格の 入力映像信号やユーザの都合に応じて駆動側の必要設計事項を変更できるようにし ておくと、コストが高くなつてしまう。
[0006] 本発明では、上記の課題に鑑み、表示装置を時分割駆動する表示装置の駆動装 置において、各種の入力映像信号に対しても表示品位がばらつかない構成を提供 する。
[0007] 本発明に係る表示装置の駆動装置は、上記課題を解決するために、 1フレームを 複数のサブフレームに分割し、各サブフレームの表示の総和によって入力映像デー タの表示を行う表示装置を駆動する表示装置の駆動装置であって、各サブフレーム に対応するサブフレームデータを生成するサブフレームデータ生成部と、少なくとも 1 サブフレーム期間（時間）が、上記入力映像データの種類によることなく一定値となる ような設定を行うサブフレーム期間固定部と、を備える。
[0008] 上記構成によれば、所定のサブフレームの期間を、入力映像データの種類 (例え ば、 PALや NTSC)によることなく固定することができる。したがって、入力映像デー タの種類によって表示にばらつきがでること（あるいは、各入力映像データに応じた 構成を用意しておくといった不経済な事態）を回避することができる。 [0009] ここで、設定（固定）対象となるサブフレームは、個々の装置、駆動方法（1フレーム を何分割にするか等）および視覚特性 (ちらつきが発生するサブフレーム期間等）等 に基づいて決定される。なお、どのサブフレームを設定対象にするかは事前に決定 しておいても良いし、（入力映像データの種類等によって）変更可能に構成しても良 レ、。
[0010] 本発明に係る表示装置の駆動装置は、 1フレームを複数のサブフレームに分割し、 各サブフレームの表示の総和によって入力映像データの表示を行う表示装置を駆動 する表示装置の駆動装置であって、各サブフレームに対応するサブフレームデータ を生成するサブフレームデータ生成部と、所定サブフレームのサブフレーム期間を、 人の視覚特性に基づいて決定される所定値以下に設定するサブフレーム期間設定 部と、を備える。
[0011] 上記構成によれば、サブフレームによる時分割駆動を行う際に、所定サブフレーム のサブフレーム期間を、人の視覚特性に基づいて決定される所定値以下に設定でき る。したがって、例えばこの所定値を、人間が各サブフレームの切り替えが認識でき る最低値にすることで、動画表示特性を向上させつつちらつき感等を低減することが できる。
[0012] 表示装置の駆動装置においては、上記所定値は、上記所定サブフレームを含むサ ブフレーム間の切り替え（設定対象となるサブフレームへの切り替え、あるいは設定 対象となるサブフレームからの切り替え）が認識できる最小時間であることが好ましい
[0013] 上記構成によれば、フレーム内にサブフレームが存在することを視認者に認識され なレ、。したがって、ちらつき感等を抑制することができる。具体的には、この最小時間 を 8[ms]とすればよレ、。例えば、 1サブフレームを 2分割する場合、 8[ms]のサブフレ ームは認識されないため、第 1 ·第 2サブフレーム間の切り替えが認識されることがな レ、。
[0014] サブフレーム期間設定部は、入力映像データの種類によることなぐ設定対象とな るサブフレーム期間を、上記の条件を満たす一定値に設定しても構わない。こうして おけば、入力映像データの種類によって個別にサブフレーム期間を設定する必要が なくなり便利である。
[0015] ここで、設定（固定)対象となるサブフレームは、個々の装置、駆動方法（1フレーム を何分割にするか等）および視覚特性 (ちらつきが発生するサブフレーム期間等）等 に基づいて決定される。なお、どのサブフレームを設定対象にするかは事前に決定 しておいても良いし、（入力映像データの種類等によって）変更可能に構成しても良 レ、。
[0016] 本表示装置の駆動装置においては、上記サブフレーム期間固定部は固定クロック を生成する固定クロック生成部を備え、上記サブフレームデータ生成部は、入力映像 データの種類に関係なぐ上記固定クロックをドットクロックとして用レ、ても良レ、。
[0017] 上記構成によれば、入力映像データの種類によらずドットクロックが一定となるので 、 Vtotalや Htotalを設定するだけで対象となるサブフレームのサブフレーム期間を 固定でき、便利である。
[0018] 本表示装置の駆動装置においては、上記サブフレーム期間固定部は、入力映像 データの種類に関係なぐ設定対象となる (サブフレーム期間を一定とする)サブフレ ームで走査されるライン数を固定値にしても良い。上記構成によれば、入力映像デ ータの種類によらず設定対象となるサブフレームの Vtotalが一定となるので、その H totalあるいはドットクロックを設定するだけで対象サブフレームのサブフレーム期間 を固定でき、便利である。
[0019] 本表示装置の駆動装置においては、上記サブフレーム期間固定部は、入力映像 データの種類に関係なぐ設定対象となる (サブフレーム期間を一定とする)サブフレ ームの 1ラインドット数を一定（固定)値にしても良い。
[0020] 上記構成によれば、入力映像データの種類によらず設定対象サブフレームの Htot al (ドット）が一定となるので、その Vtotalやドットクロックを設定するだけで対象サブフ レームのサブフレーム期間を固定でき、便利である。
[0021] 本表示装置の駆動装置においては、上記サブフレーム期間固定部は、設定対象と なる（サブフレーム期間を一定とする）サブフレーム以外のサブフレームの 1ラインドッ ト数を、入力映像データに応じて変更することが好ましい。所定のサブフレーム期間 を入力映像データによらず固定する場合、設定対象以外のサブフレーム期間を調整 する必要がある。とすれば、少なくともドットクロック、設定対象外のサブフレームの vt otalあるいは Htotalのいずれかを変更する必要がある。一方で、装置の設計あるい は拡張の点で、ドットクロックや Vtotalは固定させるのが好ましレ、（以下参照）。そこで 、本発明では、設定対象外のサブフレームの Htotal (ドット）を変更させている。
[0022] 本表示装置の駆動装置においては、上記サブフレームデータ生成部の前段に、過 去の入力映像データおよび今回の入力映像データに基づいて今回の入力映像デ ータを補正する補正部を備えていても構わなレ、。また、上記サブフレームデータ生成 部の後段に、過去のサブフレームデータおよび今回の現サブフレームデータに基づ レヽて該現サブフレームデータを補正する補正部を備えても構わなレ、。
[0023] 例えば、過去の入力映像データに基づいて今回の入力映像データを補正し、階調 遷移強調を行う場合、上記構成のように所定のサブフレーム期間が一定（固定)であ れば、入力映像データの種類によらず階調遷移を精度良く行うこと (または、各種入 力映像データに応じて階調遷移強調の設定を変更できる構成をあらかじめ設けてお くといった不経済な事態を回避すること）ができる。
[0024] 本表示装置の駆動装置においては、 1フレームを 2つのサブフレームに分割し、上 記サブフレームデータ生成部は、第 1および第 2サブフレームに対応する第 1および 第 2サブフレームデータを生成する際に、低輝度表示に対しては第 1サブフレームデ 一タの階調を最小値近傍とする一方で第 2サブフレームデータの階調を変化させ、 高輝度表示に対しては第 1サブフレームデータの階調を変化させる一方で第 2サブ フレームデータの階調を最大値近傍にすることが好ましい。
[0025] 上記構成によれば、第 1サブフレームが喑表示フレーム、第 2サブフレームが明表 示フレームとなるが、各サブフレームにおいて最小.最大階調近傍の階調を最大限 用いて時分割表示を行うことができる。これにより、上記効果に加え、動画ボケや所 定の階調領域での白浮き現象を効果的に低減することができる。
[0026] 本表示装置の駆動装置においては、上記サブフレーム期間固定部は、第 1サブフ レームの期間を一定に設定することが好ましい。
[0027] 上記構成によれば、例えば、喑表示の第 1サブフレームのサブフレーム期間を所定 値（一例として 8. Oms)以下に固定しておくことで、この喑表示サブフレームそれ自 体が単独で視認されることを防止でき、入力映像データの種類によらずちらつきをな くすことができる。
[0028] 本表示装置の駆動装置においては、各画素が同一のソースラインおよびゲートライ ンに接続された第 1副画素および第 2副画素を有し、各副画素に接続する補助容量 線に与えられる交流電位によって、 1つの表示データに対して、上記第 1および第 2 副画素を異なる輝度に制御可能とされるとともに、 1フレームを 2サブフレームに分割 し、第 1および第 2サブフレームの表示の総和によって入力映像データの表示を行う 表示装置を駆動するときに、上記サブフレーム期間固定部は、入力映像データの種 類に関係なぐ第 1サブフレームで走査されるライン数および第 2サブフレームで走查 されるライン数の和であるトータルラインを一定値に設定し、かつ、上記補助容量線 の交流電位の周期を 1ライン期間の整数倍として、第 1および第 2サブフレームのトー タルライン期間が、上記交流電位の半周期の（2n+ l)倍となるように制御されること が好ましい。
[0029] 上記構成によれば、各種の入力信号によってフレーム期間が変わったとしても（例 えば、 16· 6[ms]や 20[ms])、第 1サブフレームの Vtotal (ライン数）および第 2サブ フレームの Vtotal (ライン数）の和が固定値であるため 1フレームの間に補助容量線 の電位位相がちょうど 180度（ π )だけずれ、 1フレームごとに補助容量線の電位極性 を反転させることができる。
[0030] また、本発明の表示装置は、上記の表示装置の駆動装置と、当該駆動装置によつ て駆動される画素を含む表示部とを備えている。
[0031] また、本発明の表示装置は、テレビジョン放送を受信し、当該テレビジョン放送によ つて伝送された映像を示す映像信号を上記表示装置の駆動装置へ入力する受像手 段を備えていると共に、上記表示部は、液晶表示パネルであり、液晶テレビジョン受 像機として動作する。
[0032] また、本発明の表示装置は、上記表示部は、液晶表示パネルであり、上記表示装 置の駆動装置には、外部から映像信号が入力されていると共に、当該映像信号を示 す映像を表示する液晶モニタ装置として動作する。
[0033] 以上のように、本発明の表示装置の駆動装置によれば、表示装置を時分割駆動す る際、入力映像データの種類変更等に伴う表示ばらつきを抑制することができる。ま た、本発明の表示装置の駆動装置によれば、表示装置を時分割駆動する際、入力 映像データの種類変更等に伴うちらつきの発生を低減することができる。
図面の簡単な説明
[図 1]実施の形態 1に係る信号処理部を示すブロック図である。
[図 2]実施の形態 2に係る信号処理部を示すブロック図である。
[図 3]実施の形態 2に係る信号処理部の変形例を示すブロック図である。
[図 4]実施の形態 3に係る信号処理部を示すブロック図である。
[図 5]実施の形態 1に係るサブフレームデータ用 LUTを説明する図である。
[図 6]実施の形態 1 · 2に係るサブフレーム期間の設計例を示す表である。
[図 7]実施の形態 3に係る Cs線制御の方法を示すタイミングチャートである。
[図 8(a)]ソースライン Sに正（ Vcom)の表示信号が印加された場合における、副画 素の液晶容量に印加される電圧（液晶電圧）を示すグラフである。
[図 8(b)]ソースライン Sに負（≤Vcom)の表示信号が印加された場合における、副画 素の液晶容量に印加される電圧（液晶電圧）を示すグラフである。
[図 8(c)]ソースライン Sに正（≥Vcom)の表示信号が印加された場合における、副画 素の液晶容量に印加される電圧（液晶電圧）を示すグラフである。
[図 8(d)]ソースライン Sに負（≤Vcom)の表示信号が印加された場合における、副画 素の液晶容量に印加される電圧（液晶電圧）を示すグラフである。
[図 8(e)]輝度の高くなる副画素（明画素）および輝度の低くなる副画素（喑画素）に印 加される、液晶電圧の極性と、引き込み現象の直後での補助信号の状態を示す表で ある。
[図 9]画素分割駆動を行わない場合における、 2つの視野角（0° (正面）および 60°
)での、液晶パネルの透過率と印加電圧との関係を示すグラフである。
[図 10(a)] lフレームごとに液晶電圧の極性を反転させながらサブフレーム表示を行う 場合における、液晶電圧（1画素分）の変化を示すグラフである。
[図 10(b)]画素分割駆動において輝度の高くなる副画素（明画素）の液晶電圧を示す グラフである。 [図 10(c)]輝度の低くなる副画素（暗画素）の液晶電圧を示すグラフである。
[図 11(a)]図 10 (b)に対応する、明画素および喑画素の輝度を示すグラフである。
[図 11(b)]図 10 (c)に対応する、明画素および喑画素の輝度を示すグラフである。
[図 12(a)]フレーム周期で極性反転を行う場合における、明画素の輝度を示している グラフである。
[図 12(b)]フレーム周期で極性反転を行う場合における、喑画素の輝度を示すグラフ である。
[図 13]サブフレーム表示，極性反転駆動および画素分割駆動を組み合わせて表示 を行った結果 (破線および実線）と、通常ホールド表示を行った結果（一点鎖線およ び実線）と合わせて示すグラフである。
[図 14(a)]サブフレーム周期で極性反転を行う場合における、明画素の輝度を示すグ ラフである。
[図 14(b)]サブフレーム周期で極性反転を行う場合における、暗画素の輝度を示すグ ラフである。
[図 15]実施の形態 1 · 2に係る液晶表示装置の概略構成を示す図である。
[図 16]図 15に示す液晶表示装置の一部構成を示す図である。
[図 17]実施の形態 3係る液晶表示装置の概略構成を示す図である。
[図 18]図 17に示す液晶表示装置の一部構成を示す図である。
[図 19]本実施の形態 1係る信号処理部の変形例を示すブロック図である。
[図 20(a)]本液晶表示装置を備えたテレビジョン受像機の要部構成を示すブロック図 である。
[図 20(b)]本液晶表示装置を備えた液晶モニタ装置の要部構成を示すブロック図であ る。
発明を実施するための最良の形態
[0035] 本発明の実施の一形態について図 1〜図 20に基づいて説明すれば以下の通りで ある。
[0036] 本発明に係る液晶表示装置は、例えば、テレビジョン受像機の表示装置として、好 適に使用できる。なお、当該テレビジョン受像機が受像するテレビジョン放送の一例 としては、地上波テレビジョン放送、 BS(Broadcasting Satellite)ディジタル放送や CS( Communication Satellite)ディジタル放送などの人工衛星を用いた放送、あるいは、
Figure imgf000011_0001
[0037] 本液晶表示装置 1 (表示装置）は、図 15に示されるように、パネル 11と、コントローラ 2と、信号処理部 9と、電源 13とを備える。パネル 11は、マトリクス状に配された画素 P IX(1, l)〜PIX(n， m)を有する画素アレイ 10 (表示部）と、データ信号線駆動回路 3 と、走査信号線駆動回路 4とを備える。
[0038] 信号処理部 9は、映像信号源 VSからの入力映像データ D1に基づいて第 1および 第 2サブフレームの表示データ DAT1および DAT2を生成し、データ信号線駆動回 路 3に出力する。
[0039] ここで、上記映像信号源 VSは、入力映像データを生成できれば、どのような装置で あってもよレ、。図 20 (a)に示すように、液晶表示装置 1を含むテレビジョン受像機 100 aは、映像信号源 VSと液晶表示装置 1とを備え、当該映像信号源 VSには、例えば、 テレビ放送信号が入力される。さらに、当該映像信号源 VSは、当該テレビ放送信号 からのチャネルを選択し、選択されたチャネルのテレビ映像信号を、入力映像データ として信号処理部 9へ出力するチューナ部 TSを備える。
[0040] また、図 20 (b)に示すように、液晶表示装置 1を含む液晶モニタ装置 100bは、例え ば、パーソナルコンピュータなどからの映像のモニタ信号をパネル 11への映像信号 として出力するモニタ信号処理部 161を備える。なお、当該モニタ信号処理部 161は 信号処理部 9を含むものであってもよいし、その前段または後段に設けられる回路で あってもよい。
[0041] パネノレ 11は、例えば、 R、 G、 Bの各色を表示可能な画素から 1つの画素を構成し、 各画素の輝度を制御することによって、カラー表示可能なパネルである。画素アレイ 10には、図 15に示すように、走查信号線 GLl〜GLmおよびデータ信号線 SL1〜S Ln力 S設けられ、両者の交点近傍には、画素 PIX(1 , l)〜PIX(n, m)がマトリクス状に 配されている。ここで、データ信号線駆動回路 3はデータ信号線 SLl〜SLnを駆動 する。また、走查信号線駆動回路 4は走查信号線 GLl〜GLmを駆動する。
[0042] なお、上記各部および各回路は、電源 13からの電力供給によって動作する。また、 本実施形態では、走査信号線 GLl〜GLmに沿った方向に隣接する 3つの画素 PIX から、 1つの画素 PIXが構成されている。
[0043] まず、液晶表示装置 1全体の概略構成および動作を説明する。説明の便宜上、例 えば、 i番目のデータ信号線 SLiのように、位置を特定する必要がある場合にのみ、 位置を示す数字または英字を付して参照し、位置を特定する必要がない場合や総 称する場合には、位置を示す文字を省略して参照する。
[0044] 上記画素アレイ 10は、複数（この場合は、 n本）のデータ信号線 SLl〜SLnと、各 データ信号線 SL：!〜 SLnに、それぞれ交差する複数 (この場合は、 m本）の走查信 号線 GLl〜GLmとを備えており、 1から nまでの任意の整数を i、および 1から mまで の任意の整数を jとすると、データ信号線 SLiおよび走查信号線 GLjの組み合わせ毎 に、画素 PIX(i， j)が設けられている。
[0045] 本実施形態の場合、図 15および図 16に示されるように、各画素 PIX (i， j)は、隣接 する 2本のデータ信号線 SL (i— 1) ' SLiと、隣接する 2本の走査信号線 GL (j— 1) · GLjとで囲まれた部分に配されている。画素 PIX (i, j)は、スイッチング素子として、ゲ ートが走査信号線 GLjへ、ドレインがデータ信号線 SLiに接続された電界効果トラン ジスタ SW (i, j)と、当該電界効果トランジスタ SW (i, j)のソースに、一方電極が接続 された画素容量 Cp (i， j)とを備えている。また、画素容量 Cp (i， j)の他端は、全画素 PIX…に共通の共通電極線に接続されている。上記画素容量 Cp (i， j)は、液晶容量 CL (i， j)と、必要に応じて付加される補助容量 Cs (i， j)とから構成されている。
[0046] 上記画素 PIX (i, j)において、走査信号線 GLjが選択されると、電界効果トランジス タ SW (i, j)が導通し、データ信号線 SLiに印加された電圧が画素容量 Cp (i, j)へ印 カロされる。一方、当該走査信号線 GLjの選択期間が終了して、電界効果トランジスタ SW (i， j)が遮断されている間、画素容量 Cp (i， j)は、遮断時の電圧を保持し続ける 。ここで、液晶の透過率あるいは反射率は、液晶容量 CL (i, j)に印加される電圧によ つて変化する。したがって、走查信号線 GLjを選択し、当該画素 PIX (i, j)への表示 データ DAT (i， j, k)に応じた電圧をデータ信号線 SLiへ印加すれば、当該画素 PIX (i， j)の表示状態を、表示データ DAT (i, j, k)に合わせて変化させることができる。
[0047] 本実施形態に係る上記液晶表示装置は、液晶セルとして、垂直配向モードの液晶 セル、すなわち、電圧無印加時には、液晶分子が基板に対して略垂直に配向し、画 素 PIX (i, j)の液晶容量 CL (i， j)への印加電圧に応じて、液晶分子が垂直配向状態 力 傾斜する液晶セルを採用しており、当該液晶セルをノーマリブラックモード（電圧 無印加時には、黒表示となるモード）で使用している。
[0048] 上記構成において、図 15に示す走查信号線駆動回路 4は、各走查信号線 GL1〜 GLmへ、例えば、電圧信号など、選択期間か否力 ^示す信号を出力している。また 、走査信号線駆動回路 4は、選択期間を示す信号を出力する走査信号線 GLjを、例 えば、コントローラ 2から与えられるクロック信号 GCKやスタートパルス信号 GSPなど のタイミング信号に基づいて変更している。これにより、各走查信号線 GL：!〜 GLmは 、予め定められたタイミングで、順次選択される。
[0049] さらに、データ信号線駆動回路 3は、走查信号線駆動回路 4が選択中の走查信号 線 GLjに対応する各画素 PIX (1， j)〜PIX (n， j)へ、各データ信号線 SL：!〜 SLnを 介して、それぞれへの表示データに応じた信号を出力する。ここでは、データ信号線 駆動回路 3は、信号処理部 9から出力された表示データ（DAT1 ' DAT2)を DA変換 し、各データ信号線 SLl〜SLnにアナログの信号電位を書き込んでいくことになる。
[0050] なお、データ信号線駆動回路 3は、コントローラ 2力ら入力される、クロック信号 SCK およびスタートパルス信号 SSPなどのタイミング信号に基づいて、上記サンプリングタ イミングゃ出力信号の出力タイミングを決定している。
[0051] 一方、各画素 PIX (1， j)〜PIX (n， j)は、 自らに対応する走査信号線 GLjが選択さ れている間に、自らに対応するデータ信号線 SLl〜SLnに与えられた信号に応じて 、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。
[0052] ここで、走查信号線駆動回路 4は、走查信号線 GL：!〜 GLmを順次選択している。
したがって、画素アレイ 10の全画素を構成する画素 PIX (1 , l)〜PIX (n, m)を、そ れぞれへのデータが示す明るさ（階調）に設定でき、画素アレイ 10へ表示される映像 を更新できる。
[0053] 液晶表示装置 1において、映像信号源 VSから信号処理部 9へ与えられる入力映 像データは、アナログ信号であってもよいし、デジタル信号であってもよレ、。また、フレ ーム単位（画面全体単位）で伝送されていてもよいし、 1フレームを複数のフィールド に分割すると共に、当該フィールド単位で伝送されていてもよいが、以下では、一例 として、デジタルの入力映像データがフレーム単位で伝送される場合について説明 する。すなわち、本実施形態に係る映像信号源 VSは、映像信号線を介して液晶表 示装置 1の信号処理部 9に入力映像データを伝送する際、あるフレーム用の映像デ ータを全て伝送した後に、次のフレーム用の映像データを伝送するなどして、各フレ ーム用の映像データを時分割伝送している。
[0054] なお、本実施形態では、例えば、画素の色を示す映像データ（例えば、 RGBで表 示されたデータなど）が順次伝送されており、信号処理部 9が各画素の入力映像デ ータに基づレ、て各画素への表示データ（DAT1 · DAT2)を生成してレ、る。
[0055] なお、当該表示データ（DAT1 'DAT2)は、処理後の各画素への表示データから 構成されており、あるフレームにおける各画素への表示データは、各サブフレームに おける各画素への表示データの組み合わせとして与えられている。また、本実施形 態では、表示データ DAT1 · 2を構成する各映像データも時分割で伝送している。
[0056] より詳細に説明すると、信号処理部 9は、表示データ DAT1 ' 2を伝送する際、ある フレーム用の表示データ DAT1 · 2を全て伝送した後に、次のフレーム用の表示デー タ DAT1 ' 2を伝送するなどして、各フレーム用の映像データを時分割伝送している。 また、当該各フレームは、 2つのサブフレーム（第 1および第 2サブフレーム）から構成 されており、信号処理部 9は、例えば、第 1サブフレーム用の表示データ DAT1を全 て伝送した後で、次に伝送する第 2サブフレーム用の表示データ DAT2を伝送する などして、各サブフレーム用の映像データを時分割で伝送している。
[0057] 以下に、信号処理部 9の詳細およびその変形例について説明する。
[0058] 〔実施の形態 1〕
本発明の実施の形態 1を図 1、図 6、図 15および図 16等に基づいて説明すれば以 下のとおりである。
[0059] 図 1および図 15に示されるように、本液晶表示装置 1の信号処理部 9は、記憶部 6、 サブフレームデータ生成部 22、固定クロック生成部 33 (サブフレーム期間固定部）お よび Htotal変更部 34 (サブフレーム期間固定部）を備える。
[0060] 記憶部 6には、第 1サブフレームデータ用 LUT18および第 2サブフレームデータ用 LUT19等が格納されている。また、記憶部 6のフレームメモリ 20にはフレーム単位で データ D2が格納されており、固定クロック生成部 33が生成する内部クロックに基づ いて順次サブフレームデータ生成部 22に読み出される。
[0061] 固定クロック生成部 33は固有のクロックを生成する。サブフレームデータ生成部 22 は、入力信号の種類 (規格)等に関わらず、この固有クロックに基づいてフレームメモ リ 20に一旦格納された入力映像データを読み出す。 Htotal変更部 34は、入力映像 データに応じて、第 2サブフレームの HtotaKドット）を変更する。
[0062] サブフレームデータ生成部 22は、図 1に示すように、フレームメモリ 20に格納された 入力映像データ（データ D1)を上記固有クロックで 2回読み出し、データ D2aおよび D2bを取得する。ここで、サブフレームデータ生成部 22は、 1回目に読み出したデー タ D2aと第 1サブフレームデータ用 LUT18とに基づいて第 1サブフレームデータ DA T1を生成し、 2回目に読み出した第 2データ D2bと第 2サブフレームデータ用 LUT1 9とに基づいて第 2サブフレームデータ DAT2を生成している。
[0063] 本実施の形態では、入力信号の種類に関わらず、固定クロック生成部 33が生成す る固定のドットクロック Dcf (例えば、 130〔MHz〕）でデータD2a· 2bを読み出す。また 、入力信号の種類に関わらず、第 1サブフレームデータの Vtotalおよび第 2サブフレ ームの Vtotalを、それぞれ固有値 V a (例えば、 820ライン）および V iS (例えば、 83 0ライン）とする。また、第 1サブフレームの Htotalを固有値 Η α (ドット）とする一方、 第 2サブフレームの Htotal (ドット数）を Htotal変更部 34によって変更可能にしてお ぐ。
[0064] こうしておけば、入力信号の種類 (周波数）によらず、第 1サブフレーム期間は、 (1 /Dcf) X Vひ X Hひ =一定となる。これにより、入力信号 (入力信号の周波数）が異 なっても、第 1サブフレームの期間は同じ（固有）のものとなり、入力信号の種類 (周波 数）による表示ばらつきを防止することができる。
[0065] 各入力信号によるフレーム期間の相違は、上記のごとく第 2サブフレームの Htotal を変更することで調節する。周波数が Finの入力信号 (第 2サブフレームの Htotal = Ht)と、周波数が F' inの入力信号（第 2サブフレームの Htotal = H ）について考え てみると、 1/Fin(lフレーム期間） = (1/Dcf) XVa ΧΗα + (l/Dcf) XVj3 XHt 1/F，in(lフレーム期間） = (1/Dcf) XVa XHa + (l/Dcf) XV β XHt' が成り立つので、
2つの入力信号間におけるフレーム期間の差 Tx〔s〕 = (1/Fin) - (1/F'in) = ( l/Dcf) XV/3 X (Ht-Ht')
ゆえに、（Ht_Ht') =Dcf XTxZVj3となる。換言すれば、 1フレーム期間に Tx〔 s〕の差がある 2つの入力信号間では、それらの第 2サブフレームの Htotal間に、 Dcf XTxZV/3ドットの差をつければよレヽ。
[0066] 設定具体例を図 6に示す。ここでは、 Dcfを 130[MHz]、 Vひ =820、 Vj3 =830、 Hひ =1236 (ドット）とする。そして、周波数が 60[Hz]の入力信号 A (例えば、 NTSC )に対しては第 2サブフレームの Htotal=1388(ドット）とし、周波数が 50[Hz]の入 力信号 B (例えば、 PAL)に対しては第 2サブフレームの Htotal=1910(ドット）とす る。
[0067] このとき、入力信号 A(60[Hz])に関しては、第 1サブフレーム期間（喑表示期間）が 7. 80[ms]、第 2サブフレーム期間（明表示期間）が 8. 87[ms]となる。また、入力信 号 B(50[Hz])に関しては、第 1サブフレーム期間（喑表示期間）が 7. 8[ms]、第 2サ ブフレーム期間（明表示期間）が 12. 2[ms]となる。
[0068] このように、本実施の形態によれば、所定サブフレーム（第 1サブフレーム）の期間（ 暗表示期間）を、入力映像データの種類 (例えば、 PALや NTSC)によることなく固 定 (例えば、 7. 8[ms])することができる。したがって、入力映像データの種類によつ て表示にばらつきがでること（あるいは、各入力映像データに応じた構成を用意して おくといった不経済な事態）を回避することができる。カロえて、第 1サブフレーム期間 を 8. 0[ms]以下にすることで、第 1から第 2サブフレームへの切り替えが視認されるこ とがなくなり、ちらつきを防止することもできる。また、喑表示を行う第 1サブフレームの サブフレーム期間を 8. 0〔ms〕以下に固定しておくことで、この喑表示サブフレームそ れ自体が単独で視認されることを防止でき、入力映像データの種類によらずちらつき をなくすことができる。
[0069] 図 1に戻って、コントローラ 2は、各データ信号線 SLl'''が上記固有ドットクロック D cfで駆動されるように、データ信号線駆動回路 3を制御する。なお、 Htotal変更部 3 4は、入力信号の種類等に応じて第 2サブフレームの Htotal (ドット数）を変更するが 、このドット数の変更はタイミングカウンターの変更によって行うことが好ましい。これに より、 HtotaKドット数）の変更を容易に行うことができる。
[0070] また、第 1サブフレームデータ用 LUT18および第 2サブフレームデータ用 LUT19 は、それぞれ第 1および第 2サブフレームに対応して設けられており、図 5に示すよう に、データ D2a (D2b)の階調（入力階調、 8ビット）とデータ DAT1 (DAT2)の階調（ 出力階調、 8ビット）を組み合わせた対応表である。
[0071] ここで、図 5に示されるように、第 1サブフレームデータ用 LUT18では、最小輝度 0 力 第 1中間輝度 L1を経た第 2中間輝度 L2までの入力階調に対して出力階調が G min (0階調あるいはその近傍）とされる一方、該第 2中間輝度 L2から第 3中間輝度 L 3を経た最大輝度（255階調）までの入力階調に対して出力階調が Gmin〜GmaXま で増加させられている。
[0072] また、第 2サブフレームデータ用 LUT19では、最小輝度 0から第 1中間輝度 L1を 経た第 2中間輝度 L2までの入力階調に対して出力階調が Gminから Gmaxまで増加 させられる一方、該第 2中間輝度 L2から第 3中間輝度 L3を経た最大輝度（255階調 )までの入力階調に対して出力階調が Gmax (最大近傍）とされている。
[0073] 例えば、ある画素に関するデータ D2a'D2b (入力階調）が Gxであれば、第 1サブ フレームの表示データ DAT1が Gp、第 2サブフレームの表示データ DAT2が Gqとな り、 Gpと Gqによる表示輝度の時間的総和（時間的積分値）が Gxに対応する表示輝 度となる。これにより、第 1サブフレームが暗表示、第 2サブフレームが明表示となる。
[0074] 本実施の形態に係るサブフレームデータ生成部 22の作用および効果についてより 詳細に説明すれば以下のとおりである。
[0075] サブフレームデータ生成部 22は、各フレーム毎にサブフレームの個数（この場合は 、 2回）ずつ、当該フレームメモリ 20から、データ D2a'D2bを読み出す。また、第 1サ ブフレームデータ用 LUT18 (以下、 LUT18)には、読み出したデータ D2aが取り得 る値のそれぞれに関連付けて、その値を取った場合に出力すべきデータ DAT1を示 す値が記憶されている。同様に、第 2サブフレームデータ用 LUT19 (以下、 LUT19 )には、上記取り得る値のそれぞれに関連付けて、その値を取った場合に出力すベ きデータ DAT2を示す値が記憶されている。さらに、サブフレームデータ生成部 22は 、第 LUT18を参照して、読み出した D2aに対応するデータ DAT1を出力すると共に 、 LUT19を参照して、上記読み出した D2bに対応するデータ DAT2を出力すること ができる。
[0076] LUT18 ' 19に記憶されている値は、出力するデータ DAT1 'DAT2を特定できれ ば、例えば、上記取り得る値との差などであってもよいが、本実施形態では、データ D ATI ' DAT2の値自体が格納されており、サブフレームデータ生成部 22は、各 LUT 18 · 19から読み出した値を、データ DAT1 'DAT2として出力している。 LUT18 - 19 に格納されている値は、上記各取り得る値を g、当該値 gに対応して、それぞれに格 納されている値を、 Pl、 P2とするとき、以下のように設定されている。なお、第 1サブ フレームのデータ DAT1の方が高レ、輝度を示すように設定してもよレ、が、以下では、 第 2サブフレームのデータ DAT2が、第 1サブフレームのデータ DAT1以上の輝度を 示すように設定されている場合について説明する。
[0077] すなわち、 gが予め定められた閾値以下の階調（閾値の示す輝度と同じかより低い 輝度）を示している場合、値 P1は、喑表示用に定められた範囲内の値に設定され、 値 P2は、当該値 P1と上記値 gとに応じた値に設定されている。なお、喑表示用の範 囲は、喑表示用に予め定められた階調以下の階調であり、当該喑表示用に予め定 められた階調が最低輝度を示している場合は、最低輝度を示す階調 (黒)である。ま た、当該喑表示用に予め定められた階調は、後述する白浮きの量を所望の量以下 に抑制可能な値に設定することが望ましい。これとは逆に、 gが予め定められた閾値 よりも明るい階調（閾値の示す輝度よりも高い輝度）を示している場合、値 P2は、明表 示用に定められた範囲内の値に設定され、値 P1は、当該値 P2と上記値 gとに応じた 値に設定されている。
[0078] なお、明表示用の範囲は、明表示用に予め定められた階調以上の階調であり、当 該明表示用に予め定められた階調が最高輝度を示している場合は、最高輝度を示 す階調（白）である。また、当該明表示用に予め定められた階調は、後述する白浮き の量を所望の量以下に抑制可能な値に設定することが望ましい。この結果、あるフレ ームにおける、画素 PIXへのデータ D2 (入力階調）が、上記閾値以下の階調を示し ている場合、すなわち、低輝度領域では、当該フレームにおける画素 PIXの輝度の 高低は、主として、値 P2の大小によって制御される。したがって、画素 PIXの表示状 態を、フレームのうち、少なくともサブフレームの期間には、喑表示状態にすることが できる。これにより、あるフレームにおけるデータ D2が低輝度領域の階調を示してい るときに、当該フレームにおける画素 PIXの発光状態を、 CRT (Cathode-Ray Tube) のようなインパルス型発光に近づけることができ、画素アレイ 10に動画表示する際の 画質を向上できる。
[0079] また、あるフレームにおける、画素 PIXへのデータ D2 (入力階調）が、上記閾値より も高い階調を示している場合、すなわち、高輝度領域では、当該フレームにおける画 素 PIXの輝度の高低は、主として、値 P1の大小によって制御される。したがって、両 サブフレームの輝度を略等分に割り振る構成と比較して、画素の、第 1サブフレーム における輝度と、第 2サブフレームにおける輝度との差を大きく設定できる。この結果 、あるフレームにおけるデータ D2が高輝度領域の階調を示しているときにも、殆どの 場合で、当該フレームにおける画素 PIXの発光状態をインノ^レス型発光に近づける ことができ、画素アレイ 10に動画表示する際の画質を向上できる。
[0080] さらに、上記構成では、データ D2が高輝度領域の階調を示しているとき、第 2サブ フレームデータ DAT2は、明表示用に定められた範囲内の値になり、データ D2の示 す輝度が高くなるに従って、第 1サブフレームデータ DAT1が大きくなる。したがって 、白表示が指示された場合にも暗表示する期間を必ず設ける構成と比較して、当該 フレームにおける画素 PIXの輝度を高くすることができる。
[0081] この結果、画素 PIXの発光状態を上記インパルス型に近づけることによって、動画 表示時の画質を向上しているにも拘わらず、画素 PIXの輝度の最高値を大幅に増大 させることができ、より明るい液晶画像表示装置 1を実現できる。ここで、広視野角とい われている VAパネルでも、視野角度による階調特性の変化を完全になくすことはで きず、例えば左右方向の視野角度が大きくなると階調特性が悪化してしまう。例えば 、視野角度が 60度となると、正面力 パネルを望む場合 (視野角度 0度）に対し、階 調 γ特性が変わり、中間調の輝度が明るくなる白浮き現象が起こってしまう。 [0082] また、 IPSモードの液晶表示パネルに関しても、光学フィルムなどの光学特性の設 計にもよる力 程度の大小はあれ、視野角度の増加に応じて階調特性の変化が起こ つてしまう。これに対して、上記構成では、データ D2が高輝度領域の階調と低輝度 領域の階調とのいずれを示しているときであっても、サブフレームデータ DAT1およ び DAT2の一方は、明表示用に定められた範囲内の値、あるいは、喑表示用に定め られた範囲内の値に設定されており、当該フレームにおける画素 PIXの輝度の高低 は、主として、他方の大小によって制御される。
[0083] ここで、上記白浮きの量 (想定している輝度とのズレ）は、中間階調の場合で最も大 きくなり、充分に低い輝度の場合、および、充分に高い輝度の場合には、比較的少な い値に留められている。したがって、各サブフレームの双方を同程度に増減して上記 輝度の高低を制御する構成 (双方が中間調になる構成）、あるいは、フレーム分割せ ずに表示する構成と比較して、発生する白浮きの総量を大幅に抑えることができ、液 晶画像表示装置 1の視野角特性を大幅に向上できる。
[0084] 上記した構成は、第 1サブフレーム期間を入力映像データによらず固定 (例えば、 8 ms以下の固定値)する構成であるが、この第 1サブフレーム期間を固定値にしなくて も良い。例えば、図 19に示すように、信号処理部 9'にフレーム期間設定部 30を設け 、第 1サブフレーム期間を、所定値（上記所定サブフレームを含むサブフレーム間の 切り替えが認識される最小時間、例えば、 8[ms])以下の任意の値（可変の値）に設 定しても構わない。また、認識できる最小期間として、本実施の形態では、 8[ms]を採 用している力 これは一般に 60Hz映像のちらつきが CRTなどで弊害として指摘され ていないことに基づいている。従って、将来ディスプレイの輝度が大幅に向上し (輝 度が向上するとちらつきを認識できる周波数が上がってくる） 60Hzが問題ということ になればこの数値は例えば 80Hzに対応する、 6. 2[ms]などに設定される。むろんこ の場合でも上記した本実施の形態の効果は変わらない。
[0085] 〔実施の形態 2〕
本実施の形態では階調遷移を強調する構成 (オーバーシュート駆動）について説 明する。図 2に示すように、本実施の形態に係る信号処理部 109は、映像信号源 Vs 力 のデータ D3に対して各画素 PIXにおける階調遷移を強調する補正を行レ、、補 正後のデータ D4を出力する階調遷移強調部 55を備える。サブフレームデータ生成 部 22、固定クロック生成部 33および Htotal変更部 34の機能は実施の形態 1と同様 であるため同一符号を付す。
[0086] すなわち、上記サブフレームデータ生成部 22は、フレームメモリ 20のデータ D4を、 固定クロック生成部 33が生成する固有のクロック（上記 Dcf)で読み出し、各サブフレ ーム用のデータ D5a' 5bを生成する。 Htotal決定部 34は、入力映像データ D3の種 類に応じて第 2サブフレームの Htotalを決定し、決定結果をコントローラ 2に出力す る。
[0087] 本実施形態では、例えば、 1フレームを 2つのサブフレームに分割しており、サブフ レームデータ生成部 22は、フレーム毎に、フレームデータ D4と、第 1 ·第 2サブフレー ムデータ用 LUT118 - 119に基づレ、て、各サブフレームのそれぞれに対応するデー タ D5a'D5bを出力している。なお、階調遷移強調部 55が設けられているため、記憶 部 106に格納された第 1および第 2サブフレームデータ用 LUT118 · 119の数値自 体は、実施の形態 1の第 1および第 2サブフレームデータ用 LUT18 ' 19とは異なつ ている。
[0088] なお、以下では、あるフレームを構成する各サブフレームのうち、時間的に前のサ ブフレームを第 1サブフレーム（SFR1)、時間的に後のサブフレームを、第 2サブフレ ーム（SFR2)と称する。
[0089] 階調遷移強調部 55は、予測型の階調遷移強調処理を行っており、各画素 PIXの 予測値 Eを格納し、次のフレームまで記憶するフレームメモリ 51と、当該フレームメモ リ 51に格納されてレ、た、前フレームの予測値 Eを参照して、現フレームの D3を補正し て、補正後の値を、データ D4として出力する補正処理部 52と、現フレームの各画素 PIXへのデータ D3を参照して、当該フレームメモリ 51に格納されていた当該画素 PI Xに関する予測値 Eを、新たな予測値 Eへと更新する予測処理部 53とを備えている。
[0090] 現フレームの上記予測値 Eは、補正後のデータ D4によって画素 PIXが駆動された 場合に、当該画素 PIX力 次のフレームの開始時点、すなわち、次のフレームのデー タ D4による画素 PIXの駆動が開始される時点に到達していると予測される輝度に対 応する階調を示す値であって、予測処理部 53は、前フレームの予測値 Eと、現フレ ームにおけるデータ D3とに基づいて、上記予測値 Eを予測している。
[0091] 本実施形態では、上述したように、補正後の映像データ D4に対して、フレーム分割 を行って、 1フレームあたりに、 2つの映像データ D5aおよび D5bを生成し、 1フレー ム期間中に、それぞれに対応する電圧 VIおよび V2を、画素 PIXに印加している。た だし、後述するように、前フレームの予測値 Eと、現フレームのデータ D3とが特定され れば、補正後の映像データ D4が特定され、該データ D4が特定されれば、上記両映 像データ D5aおよび D5b、並びに、上記両電圧 VIおよび V2も特定される。
[0092] また、上記予測値 Eは、前フレームの予測値なので、現フレームを基準にして言い 直すと、当該予測値 Eは、画素 PIXが現フレームの開始時に到達していると予測され る輝度に対応する階調を示す値であり、現フレームの開始時点における画素 PIXの 表示状態を示す値である。なお、画素 PIXが液晶表示素子の場合、当該値は、画素 PIXの液晶分子の配向状態をも示してレ、る。
[0093] したがって、予測処理部 53による予測方法が正確であり、前フレームの予測値 Eが 正確に予測されていれば、予測処理部 53は、前フレームの予測値 Eと、現フレーム における映像データ Dとに基づいて、上記予測値 Eも正確に予測できる。
[0094] 一方、上記補正処理部 52は、上記前フレームの予測値 E、すなわち、現フレーム の開始時点における画素 PIXの表示状態を示す値と、現フレームの映像データ D3と に基づいて、当該予測値 Eの示す階調から、データ D3への階調遷移を強調するよう に、データ D3を補正できる。
[0095] 上記両処理部 52 · 53は、 LUTのみによって実現してもよいが、本実施形態では、 LUTの参照処理と補間処理との併用によって実現している。
[0096] 具体的には、本実施形態に係る補正処理部 52は、記憶部 106の LUT61を用いる 。当該 LUT61には、データ D3と予測値 Eとが取り得る組み合わせのそれぞれに対 応付けて、当該組み合わせが入力された場合に出力すべきデータ D4を示す値が格 納されている。
[0097] ここで、本実施形態に係る LUT61は、記憶容量を削減するため、予め定められた 一部の組み合わせについてのみ、それに対応する値を格納している。また、補正処 理部 52に設けられた演算部（図示せず）は、 LUT61に格納されていない組み合わ せが入力された場合は、 LUT61から、当該入力された組み合わせに近い複数の組 み合わせに対応する値を読み出し、それらの値を予め定められた演算によつて補間 して、入力された組み合わせに対応する値を算出している。
[0098] 同様に、予測処理部 53が用いる LUT71には、データ D3と予測値 Eとが取り得る 組み合わせのそれぞれに対応付けて、当該組み合わせが入力された場合に出力す べき値を示す値が格納されている。なお、 LUT71にも、上記と同様、出力すべき値（ 予測値 E)自体が格納されている。また、上記と同様に、 LUT71に値を格納する組 み合わせも予め定められた一部の組み合わせに制限されていると共に、予測処理部 53に設けられた演算部（図示せず）は、 LUT71を参照した補間演算によって、入力 された組み合わせに対応する値を算出している。
[0099] 上記構成では、フレームメモリ 51に、前フレームのデータ D3自体ではなぐ予測値 Eが格納されており、補正処理部 52は、前フレームの予測値、すなわち、現フレーム の開始時点における画素 PIXの表示状態を予測した値を参照して、現フレームの映 像データ Dを補正している。これにより、インパルス型発光に近づけて動画表示時の 画質を向上させた結果、ライズ→ディケイの繰り返しが頻繁に発生するにも拘わらず 、不適切な階調遷移強調を防止できる。
[0100] 具体的には、応答速度の遅い画素 PIXを使用している場合、前々回から前回への 階調遷移を強調しても、前回のサブフレームの終了時点における画素 PIXの輝度（ 現サブフレームの開始時点における輝度）が、第 1サブフレームのデータ D5a' D5b の示す輝度に到達していない場合がある。この場合の例としては、階調差が大きいと きや、階調遷移強調前の階調が、最大値または最小値に近くて、階調遷移を充分に 強調できない場合などが挙げられる。
[0101] この場合に、階調遷移強調部 55およびサブフレームデータ生成部 22が、現サブフ レームの開始時点における輝度が第 1サブフレームのデータ D5a' D5bの示す輝度 に到達していると見なして、階調遷移を強調すると、階調遷移を強調し過ぎたり、階 調遷移の強調が不充分だったりする。
[0102] 特に、輝度が増加する階調遷移 (ライズの階調遷移）と、輝度が減少する階調遷移
(ディケイの階調遷移）とを繰り返している場合には、上記のように見なして階調遷移 を強調すると、階調遷移を強調し過ぎて画素 PIXの輝度が不所望に明るくなつてしま う。この結果、不適切な階調遷移強調を、ユーザが視認し易くなり、画質が低下する 虞れがある。
[0103] ここで、本実施形態では、上述したように、データ D5aおよび D5bに対応する電圧 VIおよび V2を画素 PIXに印加することによって、当該画素 PlX(iJ)の発光状態をィ ンパルス型発光に近づけているため、画素 PIXが取るべき輝度は、サブフレーム毎 に増減している。すなわち、上記のように見なして階調遷移を強調すると、不適切な 階調遷移によって画質が低下する虞れがある。
[0104] そこで、本実施形態では、予測値 Eを参照することによって、上記のように見なす場 合よりも高精度に予測しているので、インパルス型発光に近づけた結果、ライズ→デ ィケィの繰り返しが頻繁に発生するにも拘わらず、不適切な階調遷移強調を防止でき る。この結果、不適切な階調遷移強調による画質低下を招くことなぐインパルス型に 近づけた発光によって動画表示時の画質を向上できる。
[0105] さらに、本実施の形態では、サブフレームデータ生成部 22が固有のクロックで D4を 読み出し、サブフレームデータ D5a' D5bを生成するため、入力信号 (入力映像デー タ）の種類 (周波数）によらず、第 1サブフレーム期間（上記した Dcf X V a X H a WS 一定（固定）となる。これにより、入力信号の種類 (周波数）によって第 1サブフレーム の表示輝度が変化し、結果的に上記予測がぶれてしまうといった問題 (あるいは、各 種入力信号に応じて LUT等を準備しておくといった不経済な事態）を回避できる。
[0106] また、垂直配向モードかつノーマリブラックモードの液晶セルは、ディケイの階調遷 移に対する応答速度がライズの場合に比べて遅ぐ階調遷移を強調するように変調 して駆動したとしても、前々回から前回へのディケイの階調遷移において、実際の階 調遷移と、所望の階調遷移とに差が発生しやすい。したがって、画素アレイに当該液 晶セルを用いた場合は、特に効果が大きい。
[0107] 次に、サブフレーム処理部の後段に変調処理部を配置する構成について説明する
[0108] 図 3に示すように、信号処理部 209には、上記した階調遷移強調部 55およびサブ フレームデータ生成部 22 (図 1 ·図 2参照）と略同様の動作を行う階調遷移強調部 55 aおよびサブフレームデータ生成部 22aが設けられている。ただし、本実施形態に係 るサブフレームデータ生成部 22aは、階調遷移強調部 55aの前段に設けられており、 補正前のデータ D6に対して、フレーム分割を行い、当該データ D6に対応する、各 サブフレームの映像データ D8a'D8bを出力している。なお、記憶部 206に格納され た LUT61aおよび 71aはデータ D8a用であり、同じく記憶部 206に格納された LUT 61bおよび 71bはデータ D8b用である。
[0109] この配置変更に伴って、階調遷移強調部 55aは、サブフレームへの分割後のデー タ S8a' D8bのそれぞれに対して、階調遷移を強調するように補正すると共に、補正 後のデータを、データ DAT1 'DAT2として出力している。
[0110] 階調遷移強調部 55aによる補正処理および予測処理も、サブフレーム単位で行わ れており、階調遷移強調部 55aは、フレームメモリ 51aから読み出された第 1サブフレ ームの予測値 Eと、現サブフレームにおける画素 PIXへのデータ D8a'D8bとに基づ いて、当該現サブフレームのデータ D8a'D8bを補正する。また、階調遷移強調部 5 5aは、上記予測値 Eと、データ D8a' D8bに基づいて、上記画素 PIXが次のサブフレ ームの開始時に到達していると予測される輝度に対応する階調を示す値を予測し、 当該予測値 Eを、上記フレームメモリに格納している。より詳細に説明すれば以下の とおりである。
[0111] 補正処理部 52aおよび予測処理部 53aには、サブフレームデータ生成部 22aから のデータ D8aが入力されており、補正処理部 52aは、補正後のデータを、データ DA T1として出力している。同様に、補正処理部 52bおよび予測処理部 53bには、サブ フレームデータ生成部 22aからのデータ D8bが入力されており、補正処理部 52aは、 補正後の映像データを、データ DAT2として出力している。一方、予測処理部 53aは 、上記補正処理部 52aの参照するフレームメモリ 51aではなぐ補正処理部 52bの参 照するフレームメモリ 51bに、予測値 E1を出力し、予測処理部 53bは、フレームメモリ 51aに予測値 E2を出力している。
[0112] ここで、上記予測値 E1は、上記補正処理部 52aの出力するデータ DAT1によって 画素 PIXが駆動された場合に、当該画素 PIXが次のサブフレームの開始時に到達し ていると予測される輝度に対応する階調を示す値であって、予測処理部 53aは、現 フレームにおけるデータ D8aと、フレームメモリ 51aから読み出した、前フレームの予 測値 E2とに基づいて、上記予測値 E1を予測している。同様に、上記予測値 E2は、 上記補正処理部 52bの出力するデータ DAT2によって画素 PIXが駆動された場合 に、当該画素 PIXが次のサブフレームの開始時に到達していると予測される輝度に 対応する階調を示す値であって、予測処理部 53bは、現フレームにおける上記デー タ D8bと、フレームメモリ 51bから読み出した上記予測値 E1とに基づいて、上記予測 値 E2を予測している。
[0113] 上記構成では、入力映像データ D6のあるフレームデータ力 フレームメモリ 20に 格納されていく。また、サブフレームデータ生成部 22aは、このデータ D6を、 1フレー ムあたり 2回ずつ、データ D7a' D7bとして読み出す。また、サブフレームデータ生成 部 22aは、 1回目の読み出し時には、 LUT18を参照して、サブフレームデータ D8a を出力すると共に、 2回目の読み出し時には、 LTU19を参照して、サブフレーム用 のデータ D8bを出力する。一方、フレームメモリ 51aには、前フレームのサブフレーム 用のデータ DAT2を参照して更新された予測値 E2が蓄積されており、補正処理部 5 2aは、当該予測値 E2を参照して、サブフレームデータ生成部 22aの出力するデータ D8aを補正し、補正後のデータ DAT1として出力する。同様に、予測処理部 53aは、 上記映像データ D8bと、予測値 E2とに基づいて、予測値 E1を生成し、フレームメモ リ 51bに格納する。
[0114] 同様に、補正処理部 52bは、当該予測値 E1を参照して、データ D8bをそれぞれ補 正し、補正後のデータ DAT2として出力する。また、予測処理部 53bは、上記データ D8bと、予測値 E1とに基づいて、予測値 E2を生成し、フレームメモリ 51aに格納する
[0115] 本実施形態では、サブフレームデータ生成部 22aが固有のクロックで D6を読み出 し、サブフレームデータ D8a' D8bを生成するため、入力信号（入力映像データ）の 種類 (周波数）によらず、第 1サブフレーム期間が Dcf X Vひ X Hひ =一定となる。こ れにより、入力信号の種類 (周波数）によって上記予測処理の精度が低下するといつ た問題や各種入力信号に応じて LUT等を準備しておくといった不経済な事態を回 避できる。 [0116] カロえて、本実施形態に係る信号処理部 209では、補正処理（階調遷移の強調処理 )および予測処理をサブフレーム単位で行っている。したがって、これらの処理をフレ ーム単位で行う構成と比較して、より正確な予測処理が可能であり、より的確に階調 遷移を強調できる。この結果、不適切な階調遷移強調による画質低下をさらに抑制し ながら、動画表示時の画質を向上できる。
[0117] [実施の形態 3]
本実施の形態は、図 17に示すように、液晶表示装置を画素分割駆動（面積階調駆 動）する構成（マルチ画素構造)である。この場合、図 4に示されるように、コントローラ 302が制御する Cs線駆動回路 4x (図 17参照）を設ける。なお、図 1の信号処理部 9と 同様の機能を有するものには同一の符号を付している。
[0118] 図 17 ·図 18は、画素分割で駆動される液晶パネル 411の具体的構成を示す説明 図である。図 18に示されるように、画素分割駆動では、液晶パネル 411のゲートライ ン GLおよびソースライン SLに接続された 1つの画素 Pを、 2つ副画素（サブピクセル） SP1 ' SP2に分害 IJする。そして、各副画素 SP1 ' SP2に印加する電圧を変えて、表示 を行う。なお、画素分割駆動では、画素 Pの輝度は、 2つの副画素 SP1 ' SP2の輝度 (液晶の透過率に相当）の合計となる。
[0119] 画素分割駆動を行う構成の液晶表示装置 101では、 1つの画素 Pを挟むように、異 なる 2本の補助容量配線 CS1 ' CS2が配されている。これら補助容量配線 CSl ' CS 2は、それぞれ、副画素 SP1 ' SP2の一方に接続されている。また、各副画素 SPl ' S P2内には、 TFT431 ,液晶容量 432,補助容量 433が設けられている。さらに、この CS1 .2は、 Cs線制御回路 4x (図 17参照）に接続される。
[0120] TFT431は、ゲートライン Gおよびソースライン Sおよび液晶容量 432に接続されて いる。補助容量 433は、 TFT431,液晶容量 432および補助容量配線 CS1あるいは CS2に接続されている。この補助容量配線 CS1 ' CS2には、所定周波数の交流電圧 信号である補助信号が印加されている。また、補助容量配線 CS1 - CS2に印加され る補助信号の位相は、互いに反転している（180° 異なっている）。
[0121] 液晶容量 432は、 TFT431 ,共通電圧 Vcomおよび補助容量 433に接続されてい る。また、液晶容量 432は、自身とゲートライン Gとの間に生成される、寄生容量 434 に接続される。この構成において、ゲートライン Gが ON状態となると、 1つの画素 に おける両副画素 SP1 ' SP2の TFT431が導通状態となる。
[0122] 図 8 (a) ·図 8 (c)は、このときにソースライン Sに正（≥Vcom)の表示信号が印加さ れた場合における、副画素 SP1 ' SP2の液晶容量 432に印加される電圧 (液晶電圧 )を示すグラフである。この場合、これらの図 8 (a) ·図 8 (c)に示すように、両副画素 S P1 ' SP2の液晶容量 432の電圧値は、表示信号に応じた値 (V0)まで上昇する。
[0123] そして、ゲートライン Gが OFF状態となると、寄生容量 434に起因するゲート引き込 み現象の影響で、液晶電圧力 SVdだけ下がる。このとき、図 8 (a)に示すように、補助 容量配線 CS1の補助信号が立ち上がった場合（ローからハイになった場合）、これに 接続されている副画素 SP1の液晶電圧は、 Vcs (補助容量配線 CS1に流れる補助 信号の振幅に応じた値)だけ上昇する。そして、 V0〜V0_Vdの間で、補助容量配 線 CSの周波数に応じて、振幅 Vcsをもって、補助信号の周波数に応じて振動するこ ととなる。
[0124] 一方、この場合には、図 8 (c)に示すように、補助容量配線 CS2の補助信号は立ち 下がる（ハイからローになる）。そして、これに接続されている副画素 SP2の液晶電圧 は、補助信号の振幅に応じた値 Vcsだけ下降する。その後、 VO— Vd〜V0— Vd— Vcsの間で振動する。
[0125] また、図 8 (b) ·図 8 (d)は、ゲートライン Gが ONとなったときにソースライン Sに負（≤ Vcom)の表示信号が印加された場合における、副画素 SP1 ' SP2の液晶電圧を示 すグラフである。この場合、これらの図に示すように、副画素 SP1 . SP2の液晶電圧は 、表示信号に応じた値（一 VI)まで下降する。その後、ゲートライン Gが OFF状態とな ると、上記の引き込み現象によって、液晶電圧は Vdだけさらに下がる。
[0126] このとき、図 8 (b)に示すように、補助容量配線 CS1の補助信号が立ち下がった場 合、これに接続されている副画素 SP1の液晶電圧は、 Vcsだけさらに下降する。そし て、 _V0_Vd_Vcs〜一 V0_Vdの間で振動することとなる。一方、この場合には、 図 8 (d)に示すように、補助容量配線 CS2の補助信号は立ち上がる。そして、これに 接続されている副画素 SP2の液晶電圧は、 Vcsだけ上昇する。その後、 V0_Vd〜 V0_Vd_Vcsの間で振動する。 [0127] このように、補助容量配線 CS1 ' CS2に位相の 180° 異なる補助信号を印加するこ とで、副画素 SP1 ' SP2の液晶電圧を、互いに異ならせることが可能となる。すなわち 、ソースライン Sの表示信号が正の場合、引き込み現象の直後に立ち上がる補助信 号を入力する副画素については、液晶電圧の絶対値が表示信号電圧より高くなる（ 図 8 (a) )。一方、このときに立ち下がる補助信号を入力する副画素については、液晶 電圧の絶対値が表示信号電圧より低くなる（図 8 (c) )。
[0128] また、ソースライン Sの表示信号が負の場合、引き込み現象の直後に電位が立ち下 力 ¾補助信号を入力する副画素については、液晶容量 32の印加電圧の絶対値が表 示信号電圧より高くなる（図 8 (b) )。一方、このときに立ち上がる補助信号を入力する 副画素にっレ、ては、液晶電圧の絶対値が表示信号電圧より低くなる（図 8 (d) )。
[0129] 従って、図 8 (a)〜図 8 (d)に示した例では、副画素 SP1の液晶電圧（絶対値）が、 副画素 SP2よりも高くなる（副画素 SP1の表示輝度が、副画素 SP2より高くなる）。ま た、副画素 SP1 ' SP2の液晶電圧の差 (Vcs)については、補助容量配線 CS1 ' CS2 に印加する補助信号の振幅値に応じて制御できる。これにより、 2つの副画素 SP1 ' SP2の表示輝度（第 1輝度，第 2輝度）に、所望の差をつけることが可能となる。
[0130] 図 8 (e)に、輝度の高くなる副画素（明画素）および輝度の低くなる副画素（喑画素） に印加される、液晶電圧の極性と、引き込み現象の直後での補助信号の状態をまと めて示す。なお、この表では、液晶電圧の極性を「 + , —」でしめしている。また、引き 込み現象の直後で補助信号が立ち上がる場合を「 T」で、立ち下がる場合を「 I」で 示している。
[0131] 図 9は、画素分割駆動を行わない場合における、 2つの視野角（0° (正面）および
60° )での、液晶パネル 421の透過率と印加電圧との関係を示すグラフである。 このグラフに示すように、正面での透過率が NAの場合 (NAとなるように液晶電圧を 制御した場合）、視野角 60° での透過率は LAとなる。ここで、画素分割駆動におい て正面の透過率を NAとするためには、 2つの副画素 SP1 ' SP2に、 Vcsだけ異なる 電圧を印加し、それぞれの透過率を NB1 -NB2とすればょレ、（NA= (NB1 +NB2) /2)。
[0132] また、畐 IJ画素 SP1 . SP2における 0° での透過率が NB1 ·ΝΒ2である場合、 60° で の透過率は LB1 .LB2となる。そして、 LB1は、ほぼ 0である。従って、 1画素での透 過率は M (LB2/2)となり、 LAより低くなる。このように、画素分割駆動を行うことで、 視野角特性を向上させることが可能となる。
[0133] また、例えば、画素分割駆動を用いれば、 CS信号の振幅を大きくすることにより、 一方の副画素の輝度を黒表示（白表示）とし、他方の副画素の輝度を調整することで 、低輝度（高輝度）の画像を表示することも可能である。これにより、サブフレーム表 示と同様に、一方の副画素における表示輝度と実際輝度とのズレを最小にできるた め、視野角特性をさらに向上させられる。
[0134] また、上記の構成において、一方の副画素を黒表示（白表示）としない構成としても よい。すなわち、双方の副画素に輝度差が生じれば、原理的には、視野角を改善で きる。従って、 CS振幅を小さくできるので、パネル駆動の設計が容易となる。また、全 ての表示信号に関して、副画素 SP1 ' SP2の輝度に差をつける必要はなレ、。例えば 、白表示'黒表示の際には、これらの輝度を等しくすることが好ましい。従って、少なく とも 1つの表示信号 (表示信号電圧）に対して、副画素 SP1を第 1輝度とする一方、副 画素 SP2を、第 1輝度とは異なる第 2輝度とするように設計されていればよい。
[0135] また、上記の画素分割駆動については、フレームごとに、ソースライン Sに印加する 表示信号の極性を変更することが好ましい。すなわち、あるフレームで副画素 SP1 ' SP2を図 8 (a) ·図 8 (c)のように駆動した場合、次のフレームでは、図 8 (b) ·図 8 (d) のように駆動することが好ましレ、。
[0136] これにより、画素 Pの 2つの液晶容量 32にかかる、 2フレームでのトータル電圧を 0V とできる。従って、印加電圧の直流成分をキャンセルすることが可能となる。なお、上 記した画素分割駆動では、 1つの画素を 2つに分割するとしている。し力 ながら、こ れに限らず、 1つの画素を 3つ上の副画素に分割してもよい。また、上記したような画 素分割駆動については、通常ホールド表示と組み合わせてもよいし、サブフレーム表 示とを組み合わせてもよい。
[0137] 以下に、画素分割駆動，サブフレーム表示および極性反転駆動の組み合わせに ついて説明する。図 10 (a)は、 1フレームごとに液晶電圧の極性を反転させながらサ ブフレーム表示を行う場合における、液晶電圧（1画素分）の変化を示すグラフである [0138] このような極性反転駆動によるサブフレーム表示と画素分割駆動と組み合わせる場 合、各副画素の液晶電圧は、図 10 (b)および図 10 (c)に示すように変遷する。すな わち、図 10 (b)は、画素分割駆動において輝度の高くなる副画素（明画素）の液晶 電圧を、また、図 10 (c)は、同じく輝度の低くなる副画素（喑画素）の液晶電圧を示す グラフである。なお、波線は画素分割駆動を行わない場合の液晶電圧を示す一方、 実線は、画素分割駆動を行う場合の液晶電圧を示している。
[0139] また、図 11 (a) '図 11 (b)は、図 10 (b) ·図 10 (c)に対応する、明画素および喑画 素の輝度を示すグラフである。なお、これらの図に示した† , 丄は、引き込み現象の 直後での補助信号の状態（引き込み現象の直後で立ち上がるか、立ち下がるか）を 示す記号である。
[0140] これらの図に示すように、この場合には、各副画素の液晶電圧極性を、 1フレームご とに反転させる。これは、サブフレーム間で異なる液晶電圧を、適切にキャンセルす る（2フレームでのトータルの液晶電圧を 0Vとする）ためである。また、補助信号の状 態（引き込み現象の直後での位相； T , 丄）については、極性の反転と同じ位相で反 転させる。
[0141] このように駆動すると、図 10 (b)および図 10 (c)および図 11 (a) ·図 1 1 (b)に示すよ うに、両サブフレームでの液晶電圧（絶対値）および輝度は、明画素では高くなる一 方、暗画素では低くなる。また、第 1サブフレームの明画素での液晶電圧の増加量は 、暗画素での減少量と一致する。同様に、第 2サブフレームの明画素での液晶電圧 の増加量は、暗画素での減少量と等しくなる。
[0142] 従って、 1画素に印加される液晶電圧に極性の偏りが生じることを防止できるので、 2フレームでのトータルの液晶電圧を 0Vとできる（なお、第 1サブフレームと第 2サブ フレームとでは、画素分割駆動による液晶電圧の増加量 (減少量）は異なる。これは 、液晶の透過率に応じて容量が変化してしまうために起こる）。
[0143] ここで、上記では、各副画素の液晶電圧極性を、 1フレームごとに反転させるとして いる。し力、しながら、これに限らず、液晶電圧の極性については、フレーム周期で反 転させればよレ、。従って、 1フレーム内の 2つのサブフレーム間で液晶電圧を逆極性 とし、さらに、第 2サブフレームと、 1つ後のフレームの第 1サブフレームとを同極性と するようにしてもよい。
[0144] 図 12 (a) ·図 12 (b)は、このように極性反転を行う場合における、明画素および喑 画素の輝度を示すグラフである。この場合も、補助信号の状態（ ΐ , I )については、 極性の反転と同位相で反転させることで、 2フレームでのトータルの液晶電圧を 0Vと できる。
[0145] 図 13は、本表示装置によって上記のようにサブフレーム表示，極性反転駆動およ び画素分割駆動を組み合わせて表示を行った結果 (破線および実線）と、通常ホー ルド表示を行った結果と合わせて示すグラフである。
[0146] このグラフに示すように、視野角を 60° とする場合、サブフレーム表示と画素分割 駆動とを組み合わせることで、実際輝度を予定輝度に非常に近づけることが可能とな る。従って、サブフレーム表示と画素分割駆動との相乗効果によって、視野角特性を 極めて良好な状態とできることがわかる。
[0147] なお、上記では、補助信号の状態（引き込み現象の直後での位相； ΐ , 丄）につい ては、極性の反転と同位相で反転させるとしている。これに対し、極性反転を無視し て、サブフレームごとに補助信号の状態を変えてしまうと、液晶電圧を適切にキャン セルできなくなる。
[0148] すなわち、補助信号の状態に応じた液晶電圧の変動量は、もとの液晶電圧の大き さ (絶対値）によって変わる (液晶電圧が大きい場合、変動量も大きくなる)。そして、 上記したように、第 1サブフレームと第 2サブフレームとでは、画素分割駆動による液 晶電圧の増加量 (減少量）は異なる（図 10 (b) ·図 10 (c)の例では、第 2サブフレーム の変動量が第 1サブフレームより多くなる）。
[0149] 従って、図 10 (a)に示したように液晶電圧を印加する場合、サブフレームごとに補 助信号の状態 (位相）を反転させると、図 14 (a)に示すように、明画素では、第 2サブ フレームの液晶電圧が大きく減少する。一方、第 1サブフレームの液晶電圧はすこし だけ増加する。また、図 14 (b)に示すように、喑画素では、第 2サブフレームの液晶 電圧が大きく増大する一方、第 1サブフレームの液晶電圧はすこしだけ減少する。従 つて、 2フレーム全体でのトータルの液晶電圧を 0Vとにできず（明画素では負、喑画 素では正になる）、その直流成分をキャンセルできない。このため、焼き付きゃフリツ 力などを十分に防止できないこととなる。
[0150] ここで、本実施の形態における Cs波形の制御について説明する。液晶表示装置の 構成を図 17 ·図 18とし、信号処理部 309およびコントローラ 302を図 4のように構成 する。また、信号処理部 309の設定を図 6の表に沿って行う。補助容量配線 CSl ' C S2には、所定周波数の交流電圧信号である補助信号が印加される。なお、 CS1 - C S2への各補助信号の位相は 180° 異なる。
[0151] 本実施の形態では、入力信号の周波数（1フレーム期間）によらず、 Cs波形の位相 力 S1フレーム間にちようど 180度（π )ずれるように設定している。すなわち、図 7に示 すように、 Csの周期を、 1水平ライン期間の整数倍として、第 1サブフレームの Vtotal (ライン数 HI)および第 2サブフレームの Vtotal (ライン数 H2)を (入力信号の周波数 によらす）固定値するとともに、それらのトータルライン期間（1フレームで走查する HI + H2ライン期間）が、 Cs波形の半周期のちょうど（2n+ l)倍となるようにしておく。
[0152] こうしておけば、各種の入力信号によってフレーム期間が変わったとしても（例えば 、 16. 6[ms]や 20[ms])、第 1サブフレームの Vtotal (ライン数 HI)および第 2サブフ レームの Vtotal (ライン数 H2)が固定値であるため 1フレームの間に Cs波形の位相 力 Sちょうど 180度（π )ずれ、 1フレームごとに液晶電圧の極性を反転させることができ る。
[0153] 上記した図 6 · 7の構成にすれば、極性に対する誤差は 1H以下全体からすると 130 0分の 1以下となり非常に良好な CS制御が実現できる。これは、 CS2. 5Vの変動を 仮定したときに 20mV以下となり、通常認識不能な階調差といえる。本構成によらな い場合には最大 10Hの誤差が考えられ、このときの電圧誤差は 200mVとなる（低階 調領域では数階調もの差に相当する）ため、この影響がはっきり視認できる。なお、 1 H以下の誤差とはいえ積算されるとタイミング誤差がはっきり視認できるようになるの で、通常は DE (表示期間）の最初または終わりに合わせてリセットすることが好ましい
[0154] なお、上記各実施形態では、信号処理部 9 (109 · 209 · 309)の各部または一部の 機能を、該機能を実現するためのプログラムと、そのプログラムを実行するハードゥエ ァ（コンピュータ）との組み合わせで実現してもよい。一例として、液晶表示装置 101 に接続されたコンピュータが、これを駆動する際に使用されるデバイスドライバとして
、信号処理部 9 (109 · 209 · 309)を実現してもよい。また、液晶表示装置 101に内蔵 あるいは外付けされる変換基板として、信号処理部 9 (109 - 209 - 309)の各部が実 現され、ファームウェアなどのプログラムの書き換えによって、該信号処理部 9 (109 · 209 · 309)の各部を実現する回路動作を変更できる場合には、当該ソフトウェアが記 録された記録媒体を配布したり、当該ソフトウェアを通信路を介して伝送するなどして 、当該ソフトウェアを配布し、上記ハードウェアに、そのソフトウェアを実行させることに よって、当該ハードウェアを、上記各実施形態の信号処理部 9 (109 · 209 · 309)とし て動作させてもよい。
[0155] これらの場合は、上述した機能を実行可能なハードウェアが用意されていれば、当 該ハードウェアに、上記プログラムを実行させるだけで、上記各実施形態に係る信号 処理部 9 (109 · 209 · 309)を実現できる。
[0156] より詳細に説明すると、ソフトウェアを用いて実現する場合、 CPU、あるいは、上述 した機能を実行可能なハードウェアなどからなる演算手段力 ROMや RAMなどの 記憶装置に格納されたプログラムコードを実行し、図示しない入出力回路などの周辺 回路を制御することによって上記各実施形態に係る信号処理部 9 (109 · 209 · 309) を実現できる。
[0157] この場合、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処 理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現すること もできる。さらに、上記各部材のうち、ハードウェアとして説明した部材であっても、処 理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプロダラ ムコードを実行する上記演算手段とを組み合わせても実現することもできる。なお、上 記演算手段は、単体であってもよいし、装置内部のバスや種々の通信路を介して接 続された複数の演算手段が共同してプログラムコードを実行してもよい。
[0158] 上記演算手段によって直接実行可能なプログラムコード自体、または、後述する解 凍などの処理によってプログラムコードを生成可能なデータとしてのプログラムは、当 該プログラム（プログラムコードまたは上記データ）を記録媒体に格納し、当該記録媒 体を配付したり、あるいは、上記プログラムを、有線または無線の通信路を介して伝 送するための通信手段で送信したりして配付され、上記演算手段で実行される。
[0159] なお、通信路を介して伝送する場合、通信路を構成する各伝送媒体が、プログラム を示す信号歹' Jを伝搬し合うことによって、当該通信路を介して、上記プログラムが伝 送される。また、信号列を伝送する際、送信装置が、プログラムを示す信号列により 搬送波を変調することによって、上記信号歹' Jを搬送波に重畳してもよい。この場合、 受信装置が搬送波を復調することによって信号列が復元される。一方、上記信号列 を伝送する際、送信装置が、デジタルデータ列としての信号列をパケット分割して伝 送してもよレ、。この場合、受信装置は、受信したパケット群を連結して、上記信号列を 復元する。また、送信装置が、信号列を送信する際、時分割 Z周波数分割 Z符号分 割などの方法で、信号歹 IJを他の信号列と多重化して伝送してもよい。この場合、受信 装置は、多重化された信号列から、個々の信号歹' Jを抽出して復元する。いずれの場 合であっても、通信路を介してプログラムを伝送できれば、同様の効果が得られる。
[0160] ここで、プログラムを配付する際の記録媒体は、取外し可能である方が好ましいが、 プログラムを配付した後の記録媒体は、取外し可能か否かを問わない。また、上記記 録媒体は、プログラムが記憶されていれば、書換え（書き込み）可能か否か、揮発性 か否か、記録方法および形状を問わない。記録媒体の一例として、磁気テープや力 セットテープなどのテープ、あるいは、フロッピー（登録商標）ディスクやハードディスク などの磁気ディスク、または、 CD— ROMや光磁気ディスク（MO)、ミニディスク（MD )やデジタルビデオディスク（DVD)などのディスクが挙げられる。また、記録媒体は、 ICカードや光カードのようなカード、あるレヽは、マスク ROMや EPROM、 EEPROM またはフラッシュ ROMなどのような半導体メモリであってもよレ、。あるいは、 CPUなど の演算手段内に形成されたメモリであってもよい。
[0161] なお、上記プログラムコードは、上記各処理の全手順を上記演算手段へ指示する コードであってもよいし、所定の手順で呼び出すことで、上記各処理の一部または全 部を実行可能な基本プログラム（例えば、オペレーティングシステムやライブラリなど） が既に存在していれば、当該基本プログラムの呼び出しを上記演算手段へ指示する コードやポインタなどで、上記全手順の一部または全部を置き換えてもよレ、。 [0162] また、上記記録媒体にプログラムを格納する際の形式は、例えば、実メモリに配置 した状態のように、演算手段がアクセスして実行可能な格納形式であってもよいし、 実メモリに配置する前で、演算手段が常時アクセス可能なローカルな記録媒体 (例え ば、実メモリやハードディスクなど）にインストールした後の格納形式、あるいは、ネット ワークや搬送可能な記録媒体などから上記ローカルな記録媒体にインストールする 前の格納形式などであってもよレ、。また、プログラムは、コンパイル後のオブジェクトコ ードに限るものではなぐソースコードや、インタプリトまたはコンパイルの途中で生成 される中間コードとして格納されていてもよレ、。いずれの場合であっても、圧縮された 情報の解凍、符号化された情報の復号、インタプリト、コンパイル、リンク、または、実 メモリへの配置などの処理、あるいは、各処理の組み合わせによって、上記演算手段 が実行可能な形式に変換可能であれば、プログラムを記録媒体に格納する際の形 式に拘わらず、同様の効果を得ることができる。
産業上の利用の可能性
[0163] 本発明の表示装置の駆動装置は、入力映像データの種類によらず高品位表示を 行うことができ、階調遷移強調 (OS)駆動や画素分割駆動の拡張が容易である。よつ て、テレビジョン受像機やモニタ等の種々の表示装置に適用可能である。

Claims

請求の範囲
[1] 1フレームを複数のサブフレームに分割し、各サブフレームの表示の総和によって 入力映像データの表示を行う表示装置を駆動する、表示装置の駆動装置であって、 各サブフレームに対応するサブフレームデータを生成するサブフレームデータ生成 部と、
所定サブフレームのサブフレーム期間を、上記入力映像データの種類に関わらず 一定値に設定するサブフレーム期間固定部と、を備える表示装置の駆動装置。
[2] 1フレームを複数のサブフレームに分割し、各サブフレームの表示の総和によって 入力映像データの表示を行う表示装置を駆動する表示装置の駆動装置であって、 各サブフレームに対応するサブフレームデータを生成するサブフレームデータ生成 部と、
所定サブフレームのサブフレーム期間を、人の視覚特性に基づいて決定される所 定値以下に設定するサブフレーム期間設定部と、を備える表示装置の駆動装置。
[3] 上記所定値は、上記所定サブフレームを含むサブフレーム間の切り替えが認識さ れる最小時間である請求項 2記載の表示装置の駆動装置。
[4] 上記所定値が 8[ms]である請求項 2記載の表示装置の駆動装置。
[5] サブフレーム期間設定部は、入力映像データの種類によることなぐ設定対象とな る所定サブフレームのサブフレーム期間を、上記の条件を満たす一定値に設定する 請求項 2記載の表示装置の駆動装置。
[6] 上記サブフレーム期間固定部は固定クロックを生成する固定クロック生成部を備え 上記サブフレームデータ生成部は、入力映像データの種類に関係なぐ上記固定 クロックをドットクロックとして用いる請求項 1または 5記載の表示装置の駆動装置。
[7] 上記サブフレーム期間固定部は、入力映像データの種類に関係なぐ上記所定サ ブフレームで走査されるライン数を一定値にする請求項 1または 5記載の表示装置の 駆動装置。
[8] 上記サブフレーム期間固定部は、入力映像データの種類に関係なぐ上記所定サ ブフレームの 1ラインドット数を一定値にする請求項 1または 5記載の表示装置の駆動 装置。
[9] 上記サブフレーム期間固定部は、上記所定サブフレーム以外のサブフレームの 1ラ インドット数を、入力映像データに応じて変更する請求項 1または 5記載の表示装置 の駆動装置。
[10] 上記サブフレームデータ生成部の前段に、過去の入力映像データと今回の入力映 像データとに基づいて今回の入力映像データを補正する補正部を備えている請求 項 1または 5記載の表示装置の駆動装置。
[11] 上記サブフレームデータ生成部の後段に、過去のサブフレームデータおよび今回 の現サブフレームデータに基づいて該現サブフレームデータを補正する補正部を備 えている請求項 1または 5記載の表示装置の駆動装置。
[12] 1フレームを 2つのサブフレームに分割する請求項 1または 5記載の表示装置の駆 動装置であって、
上記サブフレームデータ生成部は、第 1および第 2サブフレームに対応する第 1お よび第 2サブフレームデータを生成する際に、低輝度表示に対しては第 1サブフレー ムデータの階調を最小値近傍とする一方で第 2サブフレームデータの階調を変化さ せ、高輝度表示に対しては第 1サブフレームデータの階調を変化させる一方で第 2 サブフレームデータの階調を最大値近傍にする表示装置の駆動装置。
[13] 上記サブフレーム期間固定部は、第 1サブフレームの期間を一定に設定する請求 項 12記載の表示装置の駆動装置。
[14] 各画素が同一のソースラインおよびゲートラインに接続された第 1副画素および第 2 副画素を有し、各副画素に接続する補助容量線に与えられる交流電位によって、 1 つの表示データに対して、上記第 1および第 2副画素を異なる輝度に制御可能とさ れるとともに、 1フレームを 2サブフレームに分割し、第 1および第 2サブフレームの表 示の総和によって入力映像データの表示を行う表示装置を駆動する、請求項 1記載 の表示装置の駆動装置であって、
上記サブフレーム期間固定部は、入力映像データの種類に関係なぐ第 1サブフレ ームで走査されるライン数および第 2サブフレームで走査されるライン数の和であるト 一タルラインを一定値に設定し、かつ、 上記補助容量線の交流電位の周期を 1ライン期間の整数倍として、第 1および第 2 サブフレームのトータルライン期間力 S、上記交流電位の半周期の（2n+ l)倍となるよ うに制御される請求項 1または 5記載の表示装置の駆動装置。
[15] 請求項 1または 2記載の表示装置の駆動装置と、
当該駆動装置によって駆動される画素を含む表示部とを備えている表示装置。
[16] テレビジョン放送を受信し、当該テレビジョン放送によって伝送された映像を示す映 像信号を上記表示装置の駆動装置へ入力する受像手段を備えていると共に、 上記表示部は、液晶表示パネルであり、
液晶テレビジョン受像機として動作する請求項 15記載の表示装置。
[17] 上記表示部は、液晶表示パネルであり、
上記表示装置の駆動装置には、外部から映像信号が入力されていると共に、 当該映像信号を示す映像を表示する液晶モニタ装置として動作する請求項 15記 載の表示装置。
PCT/JP2006/305039 2005-03-15 2006-03-14 表示装置の駆動装置、表示装置 WO2006098328A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/884,230 US8253678B2 (en) 2005-03-15 2006-03-14 Drive unit and display device for setting a subframe period

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005073884 2005-03-15
JP2005-074009 2005-03-15
JP2005-073884 2005-03-15
JP2005074009 2005-03-15

Publications (1)

Publication Number Publication Date
WO2006098328A1 true WO2006098328A1 (ja) 2006-09-21

Family

ID=36991671

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/305039 WO2006098328A1 (ja) 2005-03-15 2006-03-14 表示装置の駆動装置、表示装置

Country Status (2)

Country Link
US (1) US8253678B2 (ja)
WO (1) WO2006098328A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038524A1 (ja) * 2008-09-30 2010-04-08 シャープ株式会社 表示装置および表示装置の駆動方法ならびに表示駆動の制御方法
CN103295550A (zh) * 2013-05-31 2013-09-11 京东方科技集团股份有限公司 一种驱动电压确定方法及装置
EP2571276A4 (en) * 2010-05-14 2015-06-24 Sharp Kk STEREOSCOPIC IMAGE DISPLAY METHOD AND STEREOSCOPIC IMAGE DISPLAY DEVICE

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098194A1 (ja) 2005-03-15 2006-09-21 Sharp Kabushiki Kaisha 表示装置の駆動方法、表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、それを備える表示装置
JP4444334B2 (ja) * 2005-03-15 2010-03-31 シャープ株式会社 液晶表示装置の駆動方法、液晶表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置
US20090122207A1 (en) * 2005-03-18 2009-05-14 Akihiko Inoue Image Display Apparatus, Image Display Monitor, and Television Receiver
WO2006100906A1 (ja) * 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha 画像表示装置、画像表示モニター、およびテレビジョン受像機
KR101352343B1 (ko) * 2006-12-11 2014-01-15 삼성디스플레이 주식회사 액정표시장치
KR100987589B1 (ko) * 2007-10-31 2010-10-12 가시오게산키 가부시키가이샤 액정표시장치 및 그 구동방법
US8593348B2 (en) 2009-04-07 2013-11-26 Galtronics Corporation Ltd. Distributed coupling antenna
JP5923815B2 (ja) * 2011-02-07 2016-05-25 Ｎｌｔテクノロジー株式会社 映像信号処理回路、該処理回路に用いられる映像信号処理方法、及び画像表示装置
US9607561B2 (en) * 2012-08-30 2017-03-28 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving same
CN105474296B (zh) 2013-08-12 2017-08-18 伊格尼斯创新公司 一种使用图像数据来驱动显示器的方法及装置
KR102036709B1 (ko) * 2013-09-12 2019-10-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR101747263B1 (ko) * 2015-09-25 2017-06-14 엘지디스플레이 주식회사 드라이버ｉｃ 및 이를 이용한 표시장치
CN109461423B (zh) * 2019-01-14 2020-11-10 合肥京东方显示技术有限公司 灰度驱动表生成装置及方法、显示面板及驱动方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07294881A (ja) * 1994-04-20 1995-11-10 Kodo Eizo Gijutsu Kenkyusho:Kk 液晶表示装置
JP2000187469A (ja) * 1998-12-24 2000-07-04 Fuji Film Microdevices Co Ltd 画像表示システム
JP2002108294A (ja) * 2000-09-28 2002-04-10 Advanced Display Inc 液晶表示装置
JP2003114648A (ja) * 2001-09-28 2003-04-18 Internatl Business Mach Corp <Ibm> 液晶表示装置、コンピュータ装置及びそのｌｃｄパネルの駆動制御方法
JP2004062146A (ja) * 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置
JP2004246312A (ja) * 2002-12-19 2004-09-02 Sharp Corp 液晶表示装置
JP2004302270A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 画像処理方法及びそれを用いた液晶表示装置

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56117483A (en) * 1980-02-20 1981-09-14 Matsushita Electric Ind Co Ltd Discriminating circuit for receiving system
JP2650479B2 (ja) 1989-09-05 1997-09-03 松下電器産業株式会社 液晶制御回路および液晶パネルの駆動方法
JP2761128B2 (ja) * 1990-10-31 1998-06-04 富士通株式会社 液晶表示装置
JP3295437B2 (ja) 1991-03-29 2002-06-24 日本放送協会 表示装置
JPH0568221A (ja) 1991-09-05 1993-03-19 Toshiba Corp 液晶表示装置の駆動方法
US5488389A (en) * 1991-09-25 1996-01-30 Sharp Kabushiki Kaisha Display device
JP3349527B2 (ja) 1991-10-01 2002-11-25 株式会社日立製作所 液晶中間調表示装置
JP3240218B2 (ja) 1992-08-19 2001-12-17 株式会社日立製作所 多色表示可能な情報処理装置
US5390293A (en) 1992-08-19 1995-02-14 Hitachi, Ltd. Information processing equipment capable of multicolor display
JPH0683295A (ja) 1992-09-03 1994-03-25 Hitachi Ltd マルチメディア表示システム
JPH08114784A (ja) 1994-08-25 1996-05-07 Toshiba Corp 液晶表示装置
KR0171938B1 (ko) 1994-08-25 1999-03-20 사토 후미오 액정표시장치
JP3305129B2 (ja) 1994-09-02 2002-07-22 キヤノン株式会社 表示装置
US5818419A (en) 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same
JPH10161600A (ja) 1996-11-29 1998-06-19 Hitachi Ltd 液晶表示制御装置
JP3703247B2 (ja) 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
JP3425083B2 (ja) 1997-07-24 2003-07-07 松下電器産業株式会社 画像表示装置及び画像評価装置
US6310588B1 (en) 1997-07-24 2001-10-30 Matsushita Electric Industrial Co., Ltd. Image display apparatus and image evaluation apparatus
ES2143883T3 (es) 1998-04-17 2000-05-16 Barco Nv Conversion de una señal de video para accionar una pantalla de cristal liquido.
AUPP340998A0 (en) 1998-05-07 1998-05-28 Canon Kabushiki Kaisha A method of halftoning an image on a video display having limited characteristics
JPH11352923A (ja) 1998-06-05 1999-12-24 Canon Inc 画像表示方法及び装置
EP1022714A3 (en) 1999-01-18 2001-05-09 Pioneer Corporation Method for driving a plasma display panel
JP3678401B2 (ja) 1999-08-20 2005-08-03 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP2000310969A (ja) 1999-02-25 2000-11-07 Canon Inc 画像表示装置及び画像表示装置の駆動方法
JP2001296841A (ja) 1999-04-28 2001-10-26 Matsushita Electric Ind Co Ltd 表示装置
JP3556150B2 (ja) 1999-06-15 2004-08-18 シャープ株式会社 液晶表示方法および液晶表示装置
JP4519251B2 (ja) 1999-10-13 2010-08-04 シャープ株式会社 液晶表示装置およびその制御方法
JP2001215916A (ja) 2000-02-03 2001-08-10 Kawasaki Steel Corp 画像処理装置及び液晶表示装置
JP3984772B2 (ja) * 2000-03-08 2007-10-03 株式会社日立製作所 液晶表示装置及び液晶表示装置用光源
JP4240743B2 (ja) 2000-03-29 2009-03-18 ソニー株式会社 液晶表示装置及びその駆動方法
JP2001350453A (ja) 2000-06-08 2001-12-21 Hitachi Ltd 画像表示方法および画像表示装置
JP3769463B2 (ja) 2000-07-06 2006-04-26 株式会社日立製作所 表示装置、表示装置を備えた画像再生装置及びその駆動方法
KR100442304B1 (ko) 2000-07-07 2004-08-04 가부시끼가이샤 도시바 액정 표시 방법
JP4655341B2 (ja) 2000-07-10 2011-03-23 日本電気株式会社 表示装置
JP2002091400A (ja) 2000-09-19 2002-03-27 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002131721A (ja) 2000-10-26 2002-05-09 Mitsubishi Electric Corp 液晶表示装置
EP1227460A3 (en) * 2001-01-22 2008-03-26 Toshiba Matsushita Display Technology Co., Ltd. Display device and method for driving the same
JP2002229547A (ja) 2001-02-07 2002-08-16 Hitachi Ltd 画像表示システム及び画像情報伝送方法
JP2002236472A (ja) 2001-02-08 2002-08-23 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP3660610B2 (ja) 2001-07-10 2005-06-15 株式会社東芝 画像表示方法
JP2003058120A (ja) 2001-08-09 2003-02-28 Sharp Corp 表示装置およびその駆動方法
JP2003177719A (ja) 2001-12-10 2003-06-27 Matsushita Electric Ind Co Ltd 画像表示装置
JP3999081B2 (ja) 2002-01-30 2007-10-31 シャープ株式会社 液晶表示装置
JP2003222790A (ja) 2002-01-31 2003-08-08 Minolta Co Ltd カメラ
JP2003241721A (ja) * 2002-02-20 2003-08-29 Fujitsu Display Technologies Corp 液晶パネルの表示制御装置および液晶表示装置
JP2003262846A (ja) 2002-03-07 2003-09-19 Mitsubishi Electric Corp 表示装置
KR100693957B1 (ko) 2002-05-17 2007-03-12 샤프 가부시키가이샤 액정 표시 장치
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR100908655B1 (ko) * 2002-11-27 2009-07-21 엘지디스플레이 주식회사 데이터 공급시간의 변조방법과 이를 이용한액정표시장치의 구동방법 및 장치
JP4079793B2 (ja) 2003-02-07 2008-04-23 三洋電機株式会社 表示方法、表示装置およびそれに利用可能なデータ書込回路
JP2004258139A (ja) 2003-02-24 2004-09-16 Sharp Corp 液晶表示装置
JP3980567B2 (ja) * 2003-03-26 2007-09-26 シャープ株式会社 液晶テレビジョン受像機、液晶表示制御方法、並びに、そのプログラムおよび記録媒体
US8502762B2 (en) 2003-03-31 2013-08-06 Sharp Kabushiki Kaisha Image processing method and liquid-crystal display device using the same
JP4457572B2 (ja) 2003-04-03 2010-04-28 セイコーエプソン株式会社 画像表示装置とその階調表現方法、投射型表示装置
JP4719429B2 (ja) 2003-06-27 2011-07-06 株式会社 日立ディスプレイズ 表示装置の駆動方法及び表示装置
JP4341839B2 (ja) 2003-11-17 2009-10-14 シャープ株式会社 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体
JP2005173387A (ja) 2003-12-12 2005-06-30 Nec Corp 画像処理方法、表示装置の駆動方法及び表示装置
JP4197322B2 (ja) 2004-01-21 2008-12-17 シャープ株式会社 表示装置，液晶モニター，液晶テレビジョン受像機および表示方法
US20050253793A1 (en) * 2004-05-11 2005-11-17 Liang-Chen Chien Driving method for a liquid crystal display
JP4828425B2 (ja) 2004-09-17 2011-11-30 シャープ株式会社 液晶表示装置の駆動方法、駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置
KR20060065956A (ko) 2004-12-11 2006-06-15 삼성전자주식회사 액정 표시 장치 및 표시 장치의 구동 장치
WO2006098194A1 (ja) 2005-03-15 2006-09-21 Sharp Kabushiki Kaisha 表示装置の駆動方法、表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、それを備える表示装置
JP4444334B2 (ja) 2005-03-15 2010-03-31 シャープ株式会社 液晶表示装置の駆動方法、液晶表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置
US20090122207A1 (en) 2005-03-18 2009-05-14 Akihiko Inoue Image Display Apparatus, Image Display Monitor, and Television Receiver
WO2006100906A1 (ja) 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP4497067B2 (ja) 2005-03-23 2010-07-07 セイコーエプソン株式会社 電気光学装置、電気光学装置用駆動回路および電気光学装置用駆動方法
WO2007060783A1 (ja) 2005-11-25 2007-05-31 Sharp Kabushiki Kaisha 画像表示方法、画像表示装置、画像表示モニター、および、テレビジョン受像機

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07294881A (ja) * 1994-04-20 1995-11-10 Kodo Eizo Gijutsu Kenkyusho:Kk 液晶表示装置
JP2000187469A (ja) * 1998-12-24 2000-07-04 Fuji Film Microdevices Co Ltd 画像表示システム
JP2002108294A (ja) * 2000-09-28 2002-04-10 Advanced Display Inc 液晶表示装置
JP2003114648A (ja) * 2001-09-28 2003-04-18 Internatl Business Mach Corp <Ibm> 液晶表示装置、コンピュータ装置及びそのｌｃｄパネルの駆動制御方法
JP2004062146A (ja) * 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置
JP2004246312A (ja) * 2002-12-19 2004-09-02 Sharp Corp 液晶表示装置
JP2004302270A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 画像処理方法及びそれを用いた液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038524A1 (ja) * 2008-09-30 2010-04-08 シャープ株式会社 表示装置および表示装置の駆動方法ならびに表示駆動の制御方法
CN102113045A (zh) * 2008-09-30 2011-06-29 夏普株式会社 显示装置和显示装置的驱动方法以及显示驱动的控制方法
JP5154655B2 (ja) * 2008-09-30 2013-02-27 シャープ株式会社 表示装置および表示装置の駆動方法ならびに表示駆動の制御方法
US8605019B2 (en) 2008-09-30 2013-12-10 Sharp Kabushiki Kaisha Display device and display device driving method, and display driving control method
EP2571276A4 (en) * 2010-05-14 2015-06-24 Sharp Kk STEREOSCOPIC IMAGE DISPLAY METHOD AND STEREOSCOPIC IMAGE DISPLAY DEVICE
CN103295550A (zh) * 2013-05-31 2013-09-11 京东方科技集团股份有限公司 一种驱动电压确定方法及装置
CN103295550B (zh) * 2013-05-31 2015-03-11 京东方科技集团股份有限公司 一种驱动电压确定方法及装置

Also Published As

Publication number Publication date
US20100156963A1 (en) 2010-06-24
US8253678B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
WO2006098328A1 (ja) 表示装置の駆動装置、表示装置
JP4197322B2 (ja) 表示装置，液晶モニター，液晶テレビジョン受像機および表示方法
JP5031553B2 (ja) 表示装置、液晶モニター、液晶テレビジョン受像機および表示方法
JP4444334B2 (ja) 液晶表示装置の駆動方法、液晶表示装置の駆動装置、そのプログラムおよび記録媒体、並びに、液晶表示装置
JP4567052B2 (ja) 表示装置，液晶モニター，液晶テレビジョン受像機および表示方法
US8624936B2 (en) Display panel control device, liquid crystal display device, electronic appliance, display device driving method, and control program
US7956876B2 (en) Drive method of display device, drive unit of display device, program of the drive unit and storage medium thereof, and display device including the drive unit
US7903064B2 (en) Method and apparatus for correcting the output signal for a blanking period
JP4176818B2 (ja) 表示装置、表示装置の調整方法、画像表示モニター、及びテレビジョン受像機
JP5110788B2 (ja) 表示装置
US7907155B2 (en) Display device and displaying method
KR102390980B1 (ko) 영상 처리 방법, 영상 처리 회로와, 그를 이용한 표시 장치
US20080246784A1 (en) Display device
JP4671715B2 (ja) 表示装置およびその駆動方法
JP2006292972A (ja) 表示装置の駆動装置および表示装置
US10089951B2 (en) Display apparatus and a method of driving the same
KR102259344B1 (ko) 표시장치용 표시패널
JP2006292973A (ja) 表示装置の駆動装置、および、それを備える表示装置
KR101211286B1 (ko) 액정표시장치 및 그의 구동방법
KR100994229B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100604272B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20170050674A (ko) 액정표시장치 및 이의 동작방법
JP2007206620A (ja) 画像表示装置および画像表示方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11884230

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06729073

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP